JP2001024457A - Automatic gain controller - Google Patents

Automatic gain controller

Info

Publication number
JP2001024457A
JP2001024457A JP11189427A JP18942799A JP2001024457A JP 2001024457 A JP2001024457 A JP 2001024457A JP 11189427 A JP11189427 A JP 11189427A JP 18942799 A JP18942799 A JP 18942799A JP 2001024457 A JP2001024457 A JP 2001024457A
Authority
JP
Japan
Prior art keywords
output
amplifiers
parallel
circuit
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11189427A
Other languages
Japanese (ja)
Inventor
Toshiro Aoki
敏郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11189427A priority Critical patent/JP2001024457A/en
Publication of JP2001024457A publication Critical patent/JP2001024457A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PROBLEM TO BE SOLVED: To evade the occurrence of any distortion or noise in an output signal when any of parallel amplifiers breaks down in an automatic gain controller into which parallel amplifiers are integrated due to the increase of the input signal levels of the other amplifiers or the amplification in a non-linear region. SOLUTION: A number of failure detecting circuit 11 detects a number X of the failure of parallel amplifiers 41 to 4N, and a reference voltage generating circuit 12 supplies preliminarily set reference voltages Vm0 to VmN to a control signal generating circuit 9 based on the detected number X. Therefore, even when the output is largely lowered due to the failure of the parallel amplifiers 41 to 4N, the control signal generating circuit 9 receives the reference voltages Vm0 to VmN whose reference level is different corresponding to this, and derives a control signal S. Thus, the sharp increase of the input signal level in the normal parallel amplifier can be reduced, the occurrence of any distortion or noise can be evaded, and the output signal whose characteristics are satisfactory can be successively transmitted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、テレビジョン送信
機等における大電力高周波出力増幅段に採用して好適な
自動利得制御装置の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in an automatic gain control device suitable for use in a high-power high-frequency output amplification stage in a television transmitter or the like.

【0002】[0002]

【従来の技術】テレビジョン送信機等の最終段において
は、単体の半導体素子を組込んだ増幅器で所望の大出力
を得ることが困難な場合が多い。従ってそのような場合
には通常、分配した入力高周波信号を並列増幅器でそれ
ぞれ増幅し、各増幅出力の合成によって所望の出力電力
を得るように構成されている。そのとき、並列増幅器に
組込まれた半導体素子は周囲温度によって特性が変化す
るということもあり、並列増幅器を自動利得制御系の中
に組込んで、常時安定出力が得られるように構成されて
いる。
2. Description of the Related Art In the final stage of a television transmitter or the like, it is often difficult to obtain a desired large output with an amplifier incorporating a single semiconductor element. Therefore, in such a case, the distributed input high-frequency signals are usually amplified by parallel amplifiers, and a desired output power is obtained by combining the amplified outputs. At that time, the characteristics of the semiconductor element incorporated in the parallel amplifier may change depending on the ambient temperature. Therefore, the parallel amplifier is incorporated in the automatic gain control system so that a stable output is always obtained. .

【0003】すなわち、図5は並列増幅器を組込んだ従
来の自動利得制御装置を示す回路図で、入力端子1に入
力された高周波信号は、可変減衰器2でレベル調整を受
けた後、分配器3に供給される。分配器3で複数(N)
に分配された高周波信号は複数(N)台で構成された並
列増幅器41〜4Nでそれぞれ増幅され、増幅された各
高周波信号は合成器5で合成された後、電力分配器6を
介して出力端子7ヘ出力される。
FIG. 5 is a circuit diagram showing a conventional automatic gain control device incorporating a parallel amplifier. A high-frequency signal input to an input terminal 1 is subjected to level adjustment by a variable attenuator 2 and then distributed. Is supplied to the vessel 3. Multiple (N) in distributor 3
Are amplified by parallel amplifiers 41 to 4N composed of a plurality of (N) units, and the amplified high-frequency signals are combined by a combiner 5 and output via a power divider 6. Output to terminal 7.

【0004】電力分配器6で分配された出力信号は出力
検出回路8に入力され、ここで出力電力に対応した電圧
Vに変換されて制御電圧生成回路9に供給される。ま
た、制御電圧生成回路9には、基準電圧生成回路10が
接続され、予め定められた出力に対応して設定された基
準電圧Vmが供給されている。
The output signal distributed by the power distributor 6 is input to an output detection circuit 8, where it is converted into a voltage V corresponding to the output power and supplied to a control voltage generation circuit 9. Further, a reference voltage generation circuit 10 is connected to the control voltage generation circuit 9, and a reference voltage Vm set corresponding to a predetermined output is supplied.

【0005】従って、制御電圧生成回路9は、その予め
定められた基準電圧Vmと、出力検出回路8で変換出力
された電圧Vと比較され、その差(Vm〜V)に対応し
た制御信号Sを可変減衰器2に供給し、可変減衰器2を
制御するので、たとえ周囲温度の変化により並列増幅器
41〜4Nの出力に変化が生じても、出力端子7からは
常に一定出力が導出されるようにフィードバック制御が
行われる。
Accordingly, the control voltage generation circuit 9 compares the predetermined reference voltage Vm with the voltage V converted and output by the output detection circuit 8, and generates a control signal S corresponding to the difference (Vm to V). Is supplied to the variable attenuator 2 to control the variable attenuator 2, so that even if the output of the parallel amplifiers 41 to 4N changes due to a change in the ambient temperature, a constant output is always derived from the output terminal 7. Feedback control is performed as described above.

【0006】そこで図5に示した回路において、N台の
並列増幅器41〜4N全てが正常に動作したときの合成
出力をY、N台の内のX台が故障したときの合成出力を
Zとし、制御電圧生成回路9からの信号が可変減衰器2
を制御しない条件のもとでの合成出力Zは次の式(1)
で表されることが知られている。
Therefore, in the circuit shown in FIG. 5, the combined output when all the N parallel amplifiers 41 to 4N operate normally and the combined output when X out of the N units fail are Z. , The signal from the control voltage generation circuit 9 is a variable attenuator 2
The output Z under the condition of not controlling the following equation (1)
It is known that

【0007】 Z=Y×((N−X)/N)2 (1) 例えばいま、上記式(1)において、5台(N=5)で
並列増幅器が運転されていて、その内の1台(並列増幅
器41、X=1)が故障したとすると、そのときの合成
出力Zは、Z=Y((5−1)/5)2 =0.64Yと
なり正常時の64%に低下する。
Z = Y × ((N−X) / N) 2 (1) For example, in the above equation (1), five (N = 5) parallel amplifiers are operated. Assuming that the unit (parallel amplifier 41, X = 1) fails, the combined output Z at that time is Z = Y ((5-1) / 5) 2 = 0.64Y, which is 64% of the normal state. .

【0008】そこで、制御電圧生成回路9は、可変減衰
器2における減衰量をより少なくなるように制御し、可
変減衰器2から分配器3への供給出力が正常動作時の1
/0.64倍となるように機能するので、正常動作を行
う残り4台の各並列増幅器42〜45の入力信号レベル
は増大し、所定の合成出力Zを得ることができる。
Therefore, the control voltage generation circuit 9 controls the variable attenuator 2 to reduce the amount of attenuation so that the output supplied from the variable attenuator 2 to the distributor 3 is 1 when the output is normal during normal operation.
/0.64 times, so that the input signal levels of the remaining four parallel amplifiers 42 to 45 performing normal operation increase, and a predetermined combined output Z can be obtained.

【0009】このように、並列増幅器のいずれかが故障
し規定の出力が得られなくなると、従来の自動利得制御
装置は、その低下した合成出力を補償すべく、その差信
号Sを可変減衰器2に供給し、可変減衰器2における通
過高周波信号の減衰量を少なくするように制御したの
で、残りの並列増幅器41〜4Nの入出力は大となり、
所定の合成出力電力が得られるように作動した。
As described above, when one of the parallel amplifiers fails and a prescribed output cannot be obtained, the conventional automatic gain control device adjusts the difference signal S to a variable attenuator in order to compensate for the reduced combined output. 2, the input and output of the remaining parallel amplifiers 41 to 4N become large, so that the attenuation of the passing high-frequency signal in the variable attenuator 2 is reduced.
It was operated to obtain a predetermined combined output power.

【0010】なお、上記構成の自動利得制御装置では、
可変減衰器2に代えて可変利得増幅器も採用され、可変
利得増幅器は、もしも並列増幅器41〜4Nのいずれか
が故障して出力低下した場合は、制御電圧生成回路9か
らの制御信号を受け、同様に、並列増幅器41〜4Nに
供給する出力を増大させるように機能した。
In the automatic gain control device having the above configuration,
A variable gain amplifier is also used in place of the variable attenuator 2. The variable gain amplifier receives a control signal from the control voltage generation circuit 9 if any one of the parallel amplifiers 41 to 4N fails and the output drops, Similarly, it functions to increase the output supplied to the parallel amplifiers 41 to 4N.

【0011】[0011]

【発明が解決しようとする課題】上記のように、並列増
幅器を組込んだ従来の自動利得制御装置は、並列増幅器
の内のいくつかが故障し、出力が得られなくなったりあ
るいは大幅に低下すると、制御回路はそれを補い所定の
合成出力電力が得られるように、可変減衰器等を制御し
たので、他の正常動作を行う並列増幅器への入力信号レ
ベルは増大した。
As described above, the conventional automatic gain control device incorporating the parallel amplifier has a problem in that when some of the parallel amplifiers fail and the output cannot be obtained or the output is greatly reduced. Since the control circuit compensates for this and controls the variable attenuator and the like so as to obtain a predetermined combined output power, the input signal level to the other parallel amplifiers that operate normally increases.

【0012】しかしながら、上記従来の自動利得制御装
置において、並列増幅器の内のいずれかが故障して、他
の並列増幅器への入力信号レベルが増大すると、それら
他の並列増幅器は、しばしば正常動作領域を越え、非線
形領域まで拡大して増幅動作を行うこととなった。その
結果、各並列増幅器は、非直線歪みに起因した歪みやノ
イズ(雑音)等を発生し、出力信号特性を著しく劣化さ
せたので何らかの改善が要望されていた。
However, in the above-mentioned conventional automatic gain control device, when one of the parallel amplifiers fails and the input signal level to the other parallel amplifiers increases, the other parallel amplifiers often become in the normal operating region. , The amplification operation is performed by expanding to the non-linear region. As a result, each of the parallel amplifiers generates distortion, noise (noise), and the like due to non-linear distortion, and significantly degrades output signal characteristics. Therefore, some improvement has been demanded.

【0013】そこで、この発明は並列増幅器を構成した
増幅器のうちのいずれかが故障しても、出力信号特性の
劣化を回避し得る自動利得制御装置を提供することを目
的とする。
An object of the present invention is to provide an automatic gain control device capable of avoiding deterioration of output signal characteristics even if one of the amplifiers constituting a parallel amplifier fails.

【0014】[0014]

【課題を解決するための手段】この発明は、上記従来の
課題を解決するためになされたもので、自動利得制御装
置において、高周波信号が供給される可変減衰器または
可変利得増幅器と、この可変減衰器または可変利得増幅
器に接続された分配器と、この分配器で分配された前記
高周波信号をそれぞれ増幅する並列増幅器と、この並列
増幅器に接続され各増幅された前記高周波信号を合成し
て出力する合成器と、この合成器で合成出力された前記
高周波信号の出力電力を検出し、対応した電圧を出力す
る出力検出回路と、前記並列増幅器に接続され、故障し
た増幅器の台数を検出する故障台数検出回路と、この故
障台数検出回路に接続され、故障増幅器台数に対応して
予め設定されたレベルの基準電圧を出力する基準電圧生
成回路と、この基準電圧生成回路からの前記基準電圧と
前記出力検出回路から導出された前記電圧との差を導出
して前記可変減衰器または可変利得増幅器を制御するよ
うに構成された制御信号生成回路とを具備することを特
徴とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems. In an automatic gain control device, a variable attenuator or a variable gain amplifier to which a high-frequency signal is supplied and a variable attenuator or a variable gain amplifier are provided. A divider connected to an attenuator or a variable gain amplifier, a parallel amplifier for amplifying the high-frequency signal distributed by the divider, respectively, and combining and outputting each amplified high-frequency signal connected to the parallel amplifier A synthesizer, an output detection circuit that detects the output power of the high-frequency signal synthesized and output by the synthesizer, and outputs a corresponding voltage, and a failure that is connected to the parallel amplifier and detects the number of failed amplifiers. A number detection circuit, a reference voltage generation circuit connected to the failure number detection circuit, and outputting a reference voltage of a preset level corresponding to the number of failed amplifiers; A control signal generation circuit configured to derive a difference between the reference voltage from a voltage generation circuit and the voltage derived from the output detection circuit to control the variable attenuator or the variable gain amplifier. It is characterized by the following.

【0015】このように、本発明は、故障台数検出回路
と基準電圧生成回路とを有し、制御電圧生成回路は、検
出された故障増幅器台数に対応した基準電圧値と出力電
圧に対応した電圧値とを比較して可変減衰器等を制御す
る。従って、たとえ並列増幅器のいずれかが故障し、合
成出力が大幅に低下したとしても、残りの正常な並列増
幅器への入力信号が増大しないように、可変減衰器等を
制御することができるので、並列増幅器は直線領域での
良好な増幅動作を継続維持し、非線形歪みのない良好な
高周波合成出力を導出することができる。
As described above, the present invention has the number-of-failures detection circuit and the reference voltage generation circuit, and the control voltage generation circuit has a reference voltage value corresponding to the detected number of failed amplifiers and a voltage corresponding to the output voltage. The variable attenuator and the like are controlled by comparing the values. Therefore, even if one of the parallel amplifiers fails and the combined output greatly decreases, the variable attenuator and the like can be controlled so that the input signal to the remaining normal parallel amplifier does not increase. The parallel amplifier can continuously maintain good amplification operation in the linear region, and can derive a good high-frequency combined output without nonlinear distortion.

【0016】[0016]

【発明の実施の形態】以下この発明による自動利得制御
装置の一実施の形態を図1ないし図4を参照して詳細に
説明する。なお、図5に示した従来の自動利得制御装置
と同一構成には同一符号を付して詳細な説明は省略す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the automatic gain control device according to the present invention will be described below in detail with reference to FIGS. The same components as those of the conventional automatic gain control device shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0017】すなわち、図1は本発明による自動利得制
御装置の一実施の形態を示した回路構成図で、入力端子
1に入力された高周波信号は可変減衰器2での減衰によ
りレベル制御を受け、分配器3に供給される。
FIG. 1 is a circuit diagram showing an embodiment of an automatic gain control device according to the present invention. A high-frequency signal input to an input terminal 1 is subjected to level control by attenuation in a variable attenuator 2. , To the distributor 3.

【0018】分配器3で複数(N)に分配された高周波
信号は、それぞれ並列増幅器41〜4Nで増幅され、合
成器7に供給されるとともに、一部は故障台数検出回路
11の故障検知器11a1〜11aNにそれぞれ供給さ
れる。合成器7で合成された並列増幅器41〜4Nの出
力電力は、従来と同様に、電力分配器6を介して出力端
子7ヘと供給される。また、電力分配器6で分配された
出力信号も、従来と同様に、出力検出回路8に入力さ
れ、ここで出力電力に対応した電圧Vに変換され、制御
電圧生成回路9に供給される。
The high frequency signals distributed to a plurality (N) by the distributor 3 are respectively amplified by the parallel amplifiers 41 to 4N and supplied to the synthesizer 7, and a part of the high frequency signals is supplied to the failure detector of the failure number detection circuit 11. 11a1 to 11aN, respectively. The output power of the parallel amplifiers 41 to 4N synthesized by the synthesizer 7 is supplied to the output terminal 7 via the power distributor 6 as in the conventional case. The output signal distributed by the power distributor 6 is also input to the output detection circuit 8 as in the related art, where it is converted into a voltage V corresponding to the output power and supplied to the control voltage generation circuit 9.

【0019】一方、並列増幅器41〜4Nの出力が分岐
して供給された故障台数検出回路11は、並列増幅器4
1〜4Nの故障台数を算出して基準電圧生成回路12に
供給するもので、並列増幅器41〜4Nにそれぞれ対応
接続されるように構成された複数の故障検知器11a1
〜11aNと、算出回路11bとで構成されている。
On the other hand, the number-of-failures detection circuit 11 to which the outputs of the parallel amplifiers 41 to 4N are branched and supplied is connected to the parallel amplifier 4
A plurality of fault detectors 11a1 configured to calculate and supply the number of faults of 1 to 4N to the reference voltage generation circuit 12, and to be connected to the parallel amplifiers 41 to 4N, respectively.
To 11aN and a calculation circuit 11b.

【0020】すなわち、まず並列増幅器41〜4Nに対
応接続され、各出力を分岐して導入する各故障検知器1
1a1〜11aNは、図2にその内の1個を例示したよ
うに、電圧変換・比較回路11a1aと、ツェナーダイ
オード等で構成された定電圧源11a1bとで構成され
る。電圧変換・比較回路11a1aは、並列増幅器41
からの出力が定電圧源11a1bで予め設定された電圧
値を越えたときのみ、正常動作しているものとしてレベ
ル「0」の信号を、また反対に故障して所定の出力が得
られないときにはレベル「1」の信号を出力すること
で、並列増幅器41〜4Nにおける所定出力の有無が検
出され、算出回路11bに供給される。
That is, first, each fault detector 1 is connected correspondingly to the parallel amplifiers 41 to 4N and branches and introduces each output.
Each of 1a1 to 11aN includes a voltage conversion / comparison circuit 11a1a and a constant voltage source 11a1b including a Zener diode or the like, as shown in FIG. The voltage conversion / comparison circuit 11a1a includes a parallel amplifier 41
Only when the output from the power supply exceeds the voltage value set in advance by the constant voltage source 11a1b, a signal of level "0" is regarded as operating normally, and conversely, when a predetermined output cannot be obtained due to a failure. By outputting the signal of level “1”, the presence or absence of the predetermined output in the parallel amplifiers 41 to 4N is detected and supplied to the calculation circuit 11b.

【0021】算出回路11bは、各故障検知器11a1
〜11aNからの並列増幅器41〜4Nにおける所定出
力の有無の検出信号を受け、故障増幅器台数Xを算出し
て導出するもので、その具体的回路構成を図3に示して
説明する。なお、図3においては、説明上、並列増幅器
41〜4Nが3台(N=3)の場合を示しており、3個
の故障検知器11a1〜11a3からの出力信号は、入
力回路11ba、マトリクス回路11bb及び論理演算
回路11bcとで構成された算出回路11bに供給され
る。
The calculation circuit 11b is connected to each of the failure detectors 11a1
The detection signals for the presence / absence of the predetermined output in the parallel amplifiers 41 to 4N from 1111aN are calculated, and the number X of faulty amplifiers is calculated and derived. The specific circuit configuration will be described with reference to FIG. 3 illustrates a case where three parallel amplifiers 41 to 4N (N = 3) are illustrated for the sake of explanation. Output signals from the three failure detectors 11a1 to 11a3 are input to an input circuit 11ba and a matrix. It is supplied to a calculation circuit 11b composed of a circuit 11bb and a logic operation circuit 11bc.

【0022】上記のように、この実施の形態では、入力
回路11baの各入力ラインに対し、並列増幅器41〜
43が正常動作のときには各レベル「0」の信号が、ま
たいずれかの増幅器が故障したときは、その該当の入力
ラインにはレベル「1」の信号が供給されるので、マト
リクス回路11bbにおける、図示のような入力信号ラ
インの組み合わせ構成により各信号は算出回路11bに
供給される。算出回路11bは論理和及び論理積からな
る論理演算回路で構成され、並列増幅器41,42,4
3の零(0)台をも含む故障台数に対応した出力信号
(レベル「1」)が、それぞれ対応する出力端子11b
0,11b1,11b2,12b3を介して、図1に示
した基準電圧生成回路12の切替器12aに供給され
る。
As described above, in this embodiment, the parallel amplifiers 41 to 41 are connected to each input line of the input circuit 11ba.
43 is a normal operation, a signal of each level “0” is supplied. If any of the amplifiers fails, a signal of a level “1” is supplied to the corresponding input line. Each signal is supplied to the calculation circuit 11b by a combination configuration of the input signal lines as illustrated. The calculation circuit 11b is composed of a logical operation circuit composed of a logical sum and a logical product, and the parallel amplifiers 41, 42, 4
Output signals (level "1") corresponding to the number of failed units including zero (0) units of 3 are output to corresponding output terminals 11b.
The signals are supplied to the switch 12a of the reference voltage generation circuit 12 shown in FIG. 1 via 0, 11b1, 11b2, and 12b3.

【0023】すなわち、算出回路11bの出力端子11
b0〜11b3からは、それぞれ並列増幅器41〜43
の故障台数に対応し、零(0)台故障11b0,1台故
障11b1,2台故障11b2及び3台故障11b3の
いずれかの信号レベル「1」の出力信号が該当出力端子
から切替器12aに供給される。勿論、零(0)台故障
11b0とは、並列増幅器41〜43が全て正常動作を
行っている場合であり、出力端子11b0からレベル
「1」の信号が切替器12aに供給される。
That is, the output terminal 11 of the calculation circuit 11b
From b0 to 11b3, the parallel amplifiers 41 to 43 are respectively provided.
The output signal of signal level "1" of one of the zero (0) faults 11b0, one fault 11b1, two faults 11b2 and three faults 11b3 is sent from the corresponding output terminal to the switch 12a. Supplied. Of course, the zero (0) unit failure 11b0 is a case where all of the parallel amplifiers 41 to 43 are operating normally, and a signal of level “1” is supplied to the switch 12a from the output terminal 11b0.

【0024】もっとも、上記例で、構成された3台の並
列増幅器41〜43が全て故障した場合の故障台数算出
出力(出力端子11b3の出力レベルが「1」の場合)
は、装置出力全体の停止あるいはそれに近い状態を意味
するので、自動利得制御が機能するまでもなく、例えば
装置全体の故障を表わすものとしてその信号を取り扱う
ことができる。
However, in the above example, the number of failed units calculated when all three configured parallel amplifiers 41 to 43 have failed (when the output level of the output terminal 11b3 is "1")
Means that the output of the entire apparatus is stopped or a state close thereto, so that the signal can be treated as, for example, indicating a failure of the entire apparatus without the automatic gain control functioning.

【0025】このようにして、故障台数検出回路11
は、各並列増幅器41〜4Nからの出力信号を導入し、
その出力電力値から、対応した出力電圧値が予め定めた
レベル値より低くなったか否かを判断し、予め定めたレ
ベル値よりも低下した並列増幅器を故障したものと判断
するとともに、その故障増幅器台数Xを算出し基準電圧
生成回路12の切替器12aに供給する。
In this manner, the faulty number detecting circuit 11
Introduces output signals from each of the parallel amplifiers 41 to 4N,
From the output power value, it is determined whether the corresponding output voltage value has become lower than a predetermined level value, and it is determined that the parallel amplifier that has dropped below the predetermined level value has failed, and The number X is calculated and supplied to the switch 12a of the reference voltage generation circuit 12.

【0026】基準電圧生成回路12は、図4に示すよう
に構成され、切替器12aには、並列増幅器41〜4N
の故障台数X(0〜N)に対応してそれぞれ設定した基
準電圧Vm0〜VmNを生成する基準電圧設定器12b
0〜12bNが接続されている。また、この実施の形態
では、各基準電圧Vm0〜VmNは前述の式(1)で算
出される故障台数Xに対応した割合の電圧レベルにそれ
ぞれ設定した。
The reference voltage generating circuit 12 is configured as shown in FIG. 4, and the switch 12a includes parallel amplifiers 41 to 4N
Reference voltage setter 12b that generates reference voltages Vm0 to VmN respectively set corresponding to the number of failures X (0 to N)
0 to 12 bN are connected. Further, in this embodiment, each of the reference voltages Vm0 to VmN is set to a voltage level at a rate corresponding to the number X of failures calculated by the above-described equation (1).

【0027】切替器12aは、図4に示したように、算
出回路11bの各故障台数に対応した出力信号が各リレ
ーR0〜RNに対応接続され、これらリレーR0〜RN
は前記故障台数検出回路11からの「1」レベルの信号
を受けたとき、対応するリレー接点R0a〜RNaを閉
じるように構成されたので、前記算出回路11bからの
故障検出台数の信号に基づき、それぞれ対応する基準電
圧Vm0〜VmNがリレー接点R0a〜RNaを介し
て、制御電圧生成回路9に供給される。
As shown in FIG. 4, the switch 12a connects the output signals corresponding to the number of faults of the calculation circuit 11b to the relays R0 to RN.
Is configured to close the corresponding relay contacts R0a to RNa when receiving a signal of "1" level from the number-of-failures detection circuit 11, so that based on the signal of the number of failures detected from the calculation circuit 11b, The corresponding reference voltages Vm0 to VmN are supplied to the control voltage generation circuit 9 via the relay contacts R0a to RNa.

【0028】そこで、制御電圧生成回路9は、電力検出
回路8からの検出電圧Vと切替器12aで選択された基
準電圧(Vm0〜VmN)の供給を受け、対応比較を行
い制御電圧S(=V〜(Vm0〜VmN))を可変減衰
器2に供給し減衰量を制御するように構成されている。
Then, the control voltage generation circuit 9 receives the detection voltage V from the power detection circuit 8 and the reference voltages (Vm0 to VmN) selected by the switch 12a, performs a corresponding comparison, and performs a control voltage S (= V to (Vm0 to VmN)) are supplied to the variable attenuator 2 to control the amount of attenuation.

【0029】従って、例えば、5台(N=5)の並列増
幅器41〜45が運転されていて、その内の1台(X=
1)が故障したとすると、そのときの合成出力Zは、上
記のように式(1)のZ=Y×((N−X)/N)2
照らし、Z=Y((5−1)/5)2 =0.64Yとな
り、正常時の出力Yの64%に低下するが、故障台数検
出回路11はその1台の故障を検出し、基準電圧生成回
路12の切替器12aは、1台故障したときの出力低下
に見合う基準電圧Vm1、すなわちVm1=0.64V
m0のレベルの基準電圧が基準電圧設定器12b1から
制御電圧生成回路9に供給される。
Therefore, for example, five (N = 5) parallel amplifiers 41 to 45 are operated, and one of them (X =
Assuming that 1) has failed, the composite output Z at that time is expressed as Z = Y × ((N−X) / N) 2 in equation (1) as described above, and Z = Y ((5-1) ) / 5) 2 = 0.64Y, which is reduced to 64% of the normal output Y. However, the number-of-failures detection circuit 11 detects one failure, and the switch 12a of the reference voltage generation circuit 12 The reference voltage Vm1 corresponding to the output drop when one unit fails, that is, Vm1 = 0.64V
The reference voltage at the level m0 is supplied from the reference voltage setting unit 12b1 to the control voltage generation circuit 9.

【0030】このように、基準電圧Vm1は、合成出力
の低下に対応して、基準電圧Vm0の0.64倍に相当
する低い電圧信号に設定されて制御電圧生成回路9に供
給される。同様に、X台故障した場合の基準電圧は、出
力低下に対応し、故障が全く無い場合の基準電圧Vm0
の((N一X)/X)2 倍に減少させて設定したので、
可変減衰器2は減衰量を必要以上に減少させることな
く、入力高周波信号を分配器3を介して並列増幅器42
〜4Nに供給することができる。従って、正常な増幅器
の各々の入出力特性は、引続き良好な状態を保つように
自動利得制御回路が動作し、増幅器における特性劣化を
回避することができる。
As described above, the reference voltage Vm1 is set to a low voltage signal corresponding to 0.64 times the reference voltage Vm0 and supplied to the control voltage generation circuit 9 in response to the decrease of the combined output. Similarly, the reference voltage in the case of X units failure corresponds to the output decrease, and the reference voltage Vm0 in the case of no failure.
Of ((N one X) / X) since the setting is reduced to 2-fold,
The variable attenuator 2 converts the input high-frequency signal into a parallel amplifier 42 through the distributor 3 without unnecessarily reducing the attenuation.
N4N. Accordingly, the automatic gain control circuit operates so that the input / output characteristics of each normal amplifier maintain a good state, and deterioration in the characteristics of the amplifier can be avoided.

【0031】なお上記説明において、故障検知器11a
1〜11aNの電圧変換・比較回路11a1aは、正常
動作しているものとしてレベル「0」の信号を出力する
ように説明したが、これを反転させ、正常動作している
ときにはレベル「1」、また故障しているときにはレベ
ル「0」の信号を出力させて、以後動作させるように構
成しても良い。
In the above description, the failure detector 11a
Although the voltage conversion / comparison circuits 11a1a of 1 to 11aN are described as outputting a signal of level "0" on the assumption that they are operating normally, they are inverted to output a signal of level "1" when operating normally. Further, when a failure occurs, a signal of level “0” may be output and the operation may be performed thereafter.

【0032】上記のように、この実施の形態における自
動利得制御装置は、出力電力を検出しその変換された電
圧Vは、並列増幅器41〜4Nの故障台数Xに対応した
基準電圧(Vm0〜VmN)と比較されるので、制御信
号Sが供給される可変減衰器2は、従来のように、その
減衰量をいたずらに少なくするように作動しないので、
正常動作する残りの各並列増幅器(41〜4N)は線形
領域での増幅動作を継続し、安定した自動制御を継続し
つつ、歪みやノイズの少ない良好な出力信号を導出する
ことができる。
As described above, the automatic gain control device according to this embodiment detects the output power and converts the converted voltage V to the reference voltage (Vm0 to VmN) corresponding to the number of failed X of the parallel amplifiers 41 to 4N. ), The variable attenuator 2 to which the control signal S is supplied does not operate so as to unnecessarily reduce the amount of attenuation as in the related art.
The remaining parallel amplifiers (41 to 4N) that operate normally continue the amplification operation in the linear region, and can derive a good output signal with little distortion and noise while maintaining stable automatic control.

【0033】なお、この実施の形態においては、従来と
同様に、可変減衰器2に代え自動利得増幅器を置き換え
ても同様な効果が得られることはいうまでもない。ま
た、この自動利得制御装置は、送信出力段の最終段のみ
ならず、中間周波数段その他に設けることもできる。
In this embodiment, it goes without saying that the same effect can be obtained by replacing the variable attenuator 2 with an automatic gain amplifier as in the conventional case. Further, this automatic gain control device can be provided not only in the final stage of the transmission output stage but also in the intermediate frequency stage and the like.

【0034】以上説明のように、本発明による自動制御
装置は、たとえ並列増幅器41〜4Nの内のいずれかが
故障したとしても、他の正常な並列増幅器には引続きほ
ぼ従前と同じレベルの入力信号が供給されるので、その
動作特性は直線特性からなる非線形領域を含まない動作
領域での増幅動作を継続し得て、歪みやノイズの少ない
出力信号を得ることができると同時に、温度変化等の動
作点の変化等に基づく出力レベル変動に対しては、通常
の自動制御作用が継続機能するので安定した出力を導出
することができ、実用に際して得られる効果大である。
As described above, even if one of the parallel amplifiers 41 to 4N fails, the automatic control apparatus according to the present invention can continue to input the almost same level of input to the other normal parallel amplifiers. Since the signal is supplied, the operating characteristics of the amplifier can be continued in the operating region that does not include the non-linear region composed of linear characteristics, and an output signal with less distortion and noise can be obtained. As for the output level fluctuation based on the change of the operating point, the normal automatic control operation continues to function, so that a stable output can be derived, and the effect obtained in practical use is large.

【0035】[0035]

【発明の効果】以上のように本発明によれば、自動利得
制御装置において、並列合成する複数増幅器の一部が故
障した場合でも、他の増幅特性を劣化させず、歪みやノ
イズ等を含まない高品質の高周波信号を継続して導出で
きるもので、テレビジョン送信機の送信出力段等に採用
して顕著な効果を得ることができる。
As described above, according to the present invention, in the automatic gain control device, even if a part of a plurality of amplifiers to be combined in parallel fails, other amplification characteristics are not deteriorated and distortion and noise are included. It is possible to continually derive a high-quality high-frequency signal, and it can be used in a transmission output stage or the like of a television transmitter to obtain remarkable effects.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による自動利得制御装置の一実施の形態
を示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of an automatic gain control device according to the present invention.

【図2】図1に示す装置の故障台数検出回路の故障検知
器を示す回路構成図である。
FIG. 2 is a circuit configuration diagram showing a failure detector of a failure number detection circuit of the apparatus shown in FIG.

【図3】図1に示す装置の故障台数検出回路の算出回路
を示す回路構成図である。
FIG. 3 is a circuit configuration diagram showing a calculation circuit of a failure number detection circuit of the device shown in FIG. 1;

【図4】図1に示す装置の基準電圧生成回路を示す回路
構成図である。
FIG. 4 is a circuit configuration diagram showing a reference voltage generation circuit of the device shown in FIG. 1;

【図5】従来の自動利得制御装置を示す回路図である。FIG. 5 is a circuit diagram showing a conventional automatic gain control device.

【符号の説明】[Explanation of symbols]

2 可変減衰器 3 分配器 41〜4N 並列増幅器 5 合成器 6 分配器 8 出力検出回路 9 制御電圧生成回路 10 基準電圧生成回路 11 故障台数検出回路 11a1〜11aN 故障検知器 11b 算出回路 12 基準電圧生成回路 12a 切替器 12b0〜12bN 基準電圧設定器 S 制御信号 Reference Signs List 2 variable attenuator 3 distributor 41-4N parallel amplifier 5 combiner 6 distributor 8 output detection circuit 9 control voltage generation circuit 10 reference voltage generation circuit 11 failure number detection circuit 11a1-11aN failure detector 11b calculation circuit 12 reference voltage generation Circuit 12a Switch 12b0-12bN Reference voltage setting unit S Control signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高周波信号が供給される可変減衰器また
は可変利得増幅器と、 この可変減衰器または可変利得増幅器に接続された分配
器と、 この分配器で分配された前記高周波信号をそれぞれ増幅
する並列増幅器と、 この並列増幅器に接続され各増幅された前記高周波信号
を合成して出力する合成器と、 この合成器で合成出力された前記高周波信号の出力電力
を検出し、対応した電圧を出力する出力検出回路と、 前記並列増幅器に接続され、故障した増幅器の台数を検
出する故障台数検出回路と、 この故障台数検出回路に接続され、故障増幅器台数に対
応して予め設定されたレベルの基準電圧を出力する基準
電圧生成回路と、 この基準電圧生成回路からの前記基準電圧と前記出力検
出回路から導出された前記電圧との差を導出して前記可
変減衰器または可変利得増幅器を制御するように構成さ
れた制御信号生成回路とを具備することを特徴とする自
動利得制御装置。
1. A variable attenuator or variable gain amplifier to which a high-frequency signal is supplied, a distributor connected to the variable attenuator or variable gain amplifier, and amplifying the high-frequency signal distributed by the distributor. A parallel amplifier, a combiner connected to the parallel amplifier, for combining and outputting the amplified high-frequency signals, and detecting an output power of the high-frequency signal combined and output by the combiner and outputting a corresponding voltage. An output detection circuit for detecting the number of failed amplifiers connected to the parallel amplifier, and a failure level detection circuit connected to the failure number detection circuit, the reference having a preset level corresponding to the number of failed amplifiers A reference voltage generation circuit for outputting a voltage; and deriving a difference between the reference voltage from the reference voltage generation circuit and the voltage derived from the output detection circuit. Automatic gain control apparatus characterized by comprising a control signal generating circuit configured to control an attenuator or a variable gain amplifier.
【請求項2】 前記基準電圧生成回路は、前記故障台数
検出回路からの出力信号を導入し、故障台数に対応し、
故障台数が多くなるに従ってレベルの低い基準電圧を前
記制御電圧生成回路に供給するように構成されたことを
特徴とする請求項1記載の自動利得制御装置。
2. The circuit according to claim 2, wherein the reference voltage generation circuit receives an output signal from the failure number detection circuit,
2. The automatic gain control device according to claim 1, wherein a reference voltage having a lower level is supplied to the control voltage generation circuit as the number of faults increases.
【請求項3】 前記基準電圧生成回路は、前記並列増幅
器の台数をN、そのN台の並列増幅器のうちの前記故障
増幅器台数をX、前記N台の並列増幅器が全て正常に動
作したときに出力する電圧値をYとしたとき、Y((N
−X)/N)2 を満足する電圧を出力するように設定し
たことを特徴とする請求項1または請求項2に記載の自
動利得制御装置。
3. The reference voltage generating circuit according to claim 1, wherein said number of said parallel amplifiers is N, said number of said faulty amplifiers among said N parallel amplifiers is X, and said N parallel amplifiers all operate normally. When the output voltage value is Y, Y ((N
3. The automatic gain control device according to claim 1, wherein a voltage satisfying -X) / N) 2 is set to be output.
JP11189427A 1999-07-02 1999-07-02 Automatic gain controller Withdrawn JP2001024457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11189427A JP2001024457A (en) 1999-07-02 1999-07-02 Automatic gain controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11189427A JP2001024457A (en) 1999-07-02 1999-07-02 Automatic gain controller

Publications (1)

Publication Number Publication Date
JP2001024457A true JP2001024457A (en) 2001-01-26

Family

ID=16241076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11189427A Withdrawn JP2001024457A (en) 1999-07-02 1999-07-02 Automatic gain controller

Country Status (1)

Country Link
JP (1) JP2001024457A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103137A1 (en) * 2002-05-31 2003-12-11 富士通株式会社 Amplification device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103137A1 (en) * 2002-05-31 2003-12-11 富士通株式会社 Amplification device
US7133466B2 (en) 2002-05-31 2006-11-07 Fujitsu Limited Amplifying apparatus

Similar Documents

Publication Publication Date Title
JP3434519B2 (en) Synthetic linear amplifier and control method thereof
JP2000092412A (en) Rf power amplifier control system
JP4083167B2 (en) Amplifier
JP2011188269A (en) High-output power amplifier
KR100255892B1 (en) Transmission device with low power consumption and with a small circuit scale
JP2001024457A (en) Automatic gain controller
JP6103035B2 (en) Power amplifier, failure detection method
KR20030025783A (en) Feed forward amplification apparatus for compensating non-linear distortion
JPH09284149A (en) Automatic gain control circuit for power amplifier section
JP2001237651A (en) Power amplifier
JPH0252512A (en) Power amplifier
JP2000201040A (en) Output amplifier circuit
JPH05304429A (en) Parallel operation amplifier and abnormality detection circuit therefor
JP2008118581A (en) Power amplifier, operation control method thereof and transmitter
JPH11274874A (en) High frequency power amplifier
JPH07123014A (en) Radio transmitter
JP2002050933A (en) Power amplification device
JPH05145357A (en) Power amplifier
JPS63197128A (en) Transmission channel switching device
JP4030319B2 (en) Feedforward nonlinear distortion compensation amplifier
JPH11251954A (en) Radio equipment
JP2024052833A (en) Amplification equipment, radar equipment
JPH0348702B2 (en)
JP6651477B2 (en) Power amplification device and power amplification control method
JP2004080564A (en) Amplifier, wireless apparatus, and signal amplifying method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070918