JP2001007394A - Semiconductor substrate, manufacture thereof and semiconductor light emitting element - Google Patents

Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Info

Publication number
JP2001007394A
JP2001007394A JP17249599A JP17249599A JP2001007394A JP 2001007394 A JP2001007394 A JP 2001007394A JP 17249599 A JP17249599 A JP 17249599A JP 17249599 A JP17249599 A JP 17249599A JP 2001007394 A JP2001007394 A JP 2001007394A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
gan
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17249599A
Other languages
Japanese (ja)
Inventor
Hirokazu Iwata
浩和 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP17249599A priority Critical patent/JP2001007394A/en
Publication of JP2001007394A publication Critical patent/JP2001007394A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a large-area and high-quality industrially practicable GaN semiconductor substrate, a manufacturing method thereof and a semiconductor light emitting element. SOLUTION: An InrAlsGa1-r-sN (0<=r<=1, 0<=s<=1, r+s<=1) single-crystal film 52 is formed on a first substrate 50, pasted on a second substrate 53 having approximately the same thermal expansion coefficient as that of the InrAlsGa1-r-sN (0<=r<=1, 0<=s<=1, r+s<=1) single crystal and separated from the first substrate 50, an InxAlyGa1-x-yN (0<=x<=1, 0<=y<=1, x+y<=1) single crystal 54 is epitaxially grown on the InrAlsGa1-r-sN single crystal film 52, this film 52 pasted on the second substrate 53, and the InxAlyGa1-x-yN single crystal 54 is separated from the second substrate 53.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、DVDやCD等の
光ピックアップ用光源などに利用される半導体基板およ
びその作製方法および半導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate used for a light source for an optical pickup such as a DVD or a CD, a method of manufacturing the same, and a semiconductor light emitting device.

【0002】[0002]

【従来の技術】従来、青色のLEDは赤色や緑色に比べ
て輝度が小さく実用化に難点があったが、近年、一般式
InAlGaNで表わされるGaN系化合物半導体にお
いて、低温AlNバッファ層、あるいは低温GaNバッ
ファ層を用いることによる結晶成長技術の向上と、Mg
をドープした低抵抗のp型半導体層が得られたことによ
り、高輝度の青色LEDが実用化され、さらには、実用
化には至らないが室温で連続発振する半導体レーザが実
現された。
2. Description of the Related Art Conventionally, a blue LED has low brightness compared to red and green, and has been difficult to put into practical use. However, in recent years, a low-temperature AlN buffer layer or a low-temperature Improvement of crystal growth technology by using a GaN buffer layer and Mg
By obtaining a low-resistance p-type semiconductor layer doped with, a high-intensity blue LED was put to practical use, and a semiconductor laser that did not reach practical use but continually oscillated at room temperature was realized.

【0003】ところで、一般に、高品質の半導体層を基
板上にエピタキシャル成長させる場合には、基板と半導
体層の格子定数や熱膨張係数が同程度である必要があ
る。しかし、GaN系半導体はこれらを同時に満足する
基板が現時点では存在しない。現在、GaNバルク単結
晶を作製する試みがなされているが、いまだに数ミリ程
度のものしか得られていないのが実状であり、実用化に
は程遠い状態である。従って、一般には、サファイア,
MgAl24 スピネル,SiCのようなGaN系半導
体とは格子定数や熱膨張係数の大きく異なる基板の上に
成長されている。そのため、GaN系半導体では、高品
質の結晶層を必要とする半導体レーザの作製のために、
基板と半導体レーザ結晶との格子定数や熱膨張係数の違
いに起因する結晶欠陥の発生を抑制する技術が用いられ
ている。
In general, when a high-quality semiconductor layer is epitaxially grown on a substrate, it is necessary that the substrate and the semiconductor layer have substantially the same lattice constant and thermal expansion coefficient. However, there is no GaN-based semiconductor that satisfies these requirements at the same time. At present, attempts have been made to produce bulk GaN single crystals, but in reality, only a few millimeters have been obtained, and it is far from practical use. Therefore, in general, sapphire,
It is grown on a substrate whose lattice constant and coefficient of thermal expansion are significantly different from those of GaN-based semiconductors such as MgAl 2 O 4 spinel and SiC. Therefore, in the case of a GaN-based semiconductor, in order to manufacture a semiconductor laser that requires a high-quality crystal layer,
Techniques have been used to suppress the occurrence of crystal defects due to differences in lattice constant and coefficient of thermal expansion between the substrate and the semiconductor laser crystal.

【0004】図12は文献「Applied Physics Letter
s Vol.72(1998)P.211」に示されている従来の端面発光
型半導体レーザの断面図であり、図12の半導体レーザ
も上述のような技術が用いられたものの一つである。図
12に示す従来の半導体レーザは、選択成長とラテラル
成長を組み合わせて作製される低欠陥基板上に形成され
ている。
FIG. 12 shows a document "Applied Physics Letter".
s Vol. 72 (1998) P. 211 "is a cross-sectional view of a conventional edge-emitting semiconductor laser, and the semiconductor laser of FIG. 12 is one of the ones using the above-described technique. The conventional semiconductor laser shown in FIG. 12 is formed on a low-defect substrate manufactured by combining selective growth and lateral growth.

【0005】すなわち、図12の半導体レーザは次のよ
うな方法で作製されている。先ず、厚さ100〜300
μmの(0001)面を主面とするサファイア(Al23
単結晶)基板111上に、n型GaNからなる低温バッ
ファ層112,n型のGaNからなる高温バッファ層1
13を成長する。次いで、n型GaN層113の表面に
SiO2を堆積し、ストライプ状のパターンを開け、選
択成長マスク114を形成する。次に、このマスクから
露出したGaN層113の表面にGaNを選択成長させ
る。そしてさらに、成長を継続して、マスク表面上への
ラテラル成長を行ない、最終的に厚さ約20μmのn型
GaN単結晶層を形成し、半導体レーザ結晶成長用基板
としている。
That is, the semiconductor laser shown in FIG. 12 is manufactured by the following method. First, thickness 100-300
sapphire (Al 2 O 3
On a (single-crystal) substrate 111, a low-temperature buffer layer 112 made of n-type GaN and a high-temperature buffer layer 1 made of n-type GaN
Grow 13. Next, SiO 2 is deposited on the surface of the n-type GaN layer 113, a stripe pattern is opened, and a selective growth mask 114 is formed. Next, GaN is selectively grown on the surface of the GaN layer 113 exposed from the mask. Further, the growth is continued, lateral growth is performed on the mask surface, and finally an n-type GaN single crystal layer having a thickness of about 20 μm is formed, thereby forming a semiconductor laser crystal growth substrate.

【0006】そして、半導体レーザ構造は、n−In
0.1Ga0.9Nクラック防止層115,n−Al0.14Ga
0.86N/GaN MD−SLS(モジュレーションドー
プ歪み超格子)クラッド層116,n−GaN光ガイド
層117,In0.15Ga0.85N/In0.02Ga0.98
MQW活性層118,p−Al0.2Ga0.8N転位伝播防
止層119,p−GaN層光ガイド層120,p−Al
0.14Ga0.86N/GaNMD−SLSクラッド層12
1,p型GaN層からなるキャップ層122がMOCV
D法により順次積層されている。この積層された半導体
層をリッジ状にドライエッチングすることによって、光
導波路と光共振器端面が形成され、さらに、エッチング
により露出したn−GaN層113および積層された半
導体層の表層であるキャップ層122にそれぞれn側電
極125およびp側電極123が設けられることによ
り、半導体レーザが形成されている。
The semiconductor laser structure has an n-In
0.1 Ga 0.9 N crack prevention layer 115, n-Al 0.14 Ga
0.86 N / GaN MD-SLS (modulation doped strained superlattice) cladding layer 116, n-GaN optical guide layer 117, In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N
MQW active layer 118, p-Al 0.2 Ga 0.8 N dislocation propagation prevention layer 119, p-GaN layer light guide layer 120, p-Al
0.14 Ga 0.86 N / GaN MD-SLS clad layer 12
The cap layer 122 made of a 1, p-type GaN layer is an MOCV
The layers are sequentially stacked by the D method. An optical waveguide and an optical resonator end face are formed by dry-etching the stacked semiconductor layers in a ridge shape, and further, the n-GaN layer 113 exposed by etching and a cap layer which is a surface layer of the stacked semiconductor layers. A semiconductor laser is formed by providing an n-side electrode 125 and a p-side electrode 123 at 122, respectively.

【0007】図12に示した選択成長とラテラル成長を
組み合わせて作製される低欠陥基板上への半導体レーザ
形成技術の開発により、半導体レーザの室温連続発振の
寿命も室温近傍で、低出力ながら推定10000時間程
度まで延びている。具体的に、このような構造のGaN
系半導体レーザによって、20℃、2mWでの連続発振
の寿命は推定10000時間程度まで延びている。
With the development of a technique for forming a semiconductor laser on a low-defect substrate manufactured by combining selective growth and lateral growth shown in FIG. 12, the lifetime of a semiconductor laser at room temperature continuous oscillation is estimated to be near room temperature and low power. It has been extended to about 10,000 hours. Specifically, GaN having such a structure
The lifetime of continuous oscillation at 20 ° C. and 2 mW is extended to about 10,000 hours by the system semiconductor laser.

【0008】しかしながら、図12のような従来のGa
N系化合物半導体層を使用した発光素子は、結晶構造の
異なる異種基板に成長するため、基板とGaN系化合物
半導体のへき開面が必ずしも一致しているわけではな
く、レーザ共振器端面の形成を従来のAlGaAs系等
のレーザようなへき開法で行なうことが困難である。
However, the conventional Ga shown in FIG.
Since a light emitting device using an N-based compound semiconductor layer grows on a heterogeneous substrate having a different crystal structure, the cleavage planes of the substrate and the GaN-based compound semiconductor do not always coincide with each other. It is difficult to perform the cleavage by a cleavage method such as a laser of AlGaAs type.

【0009】図12の従来例では、光共振器端面はドラ
イエッチングなどの方法で作製している。そのため、作
製プロセスもドライエッチング用マスクの形成、ドライ
エッチング、マスクの除去等の工程が必要とされ複雑化
していた。さらにはGaN系化合物半導体のドライエッ
チング技術は未だ確立されていないため、形成された共
振器ミラーには、縦筋状の凹凸があり、また、テーパー
状に形成されるなど、その平滑性、平行性、垂直性は未
だ十分ではなかった。また、ドライエッチングで共振器
ミラーを形成した場合には、共振器ミラー端面の前方に
基板がテラスとして残るため、このテラスによって、光
が反射され、ビーム形状が単峰にならなかった。
In the conventional example shown in FIG. 12, the end face of the optical resonator is manufactured by a method such as dry etching. For this reason, the manufacturing process is complicated because it requires steps such as formation of a dry etching mask, dry etching, and removal of the mask. Furthermore, since a dry etching technique for a GaN-based compound semiconductor has not yet been established, the formed resonator mirror has vertical streaks and irregularities, and is formed in a tapered shape. Sex and verticality were not yet enough. Further, when the resonator mirror was formed by dry etching, the substrate remained as a terrace in front of the end face of the resonator mirror, so that light was reflected by this terrace, and the beam shape did not become a single peak.

【0010】また、サファイア基板上に形成された従来
のGaN系化合物半導体を使用した発光素子は、サファ
イア基板が絶縁性であるため、基板裏面から電極をとる
ことができなかった。そのため、電極は素子表面に形成
されることになり、従来のAlGaAs系等のレーザの
ように基板裏面に電極を形成しダイボンディングするよ
うな実装ができない上、電極のスペースの分だけチップ
面積が大きくなるといった問題も残っていた。また、サ
ファイア基板の熱伝導性の悪さから、高温動作、あるい
は、大出力動作では、寿命は極端に短かった。
In a conventional light emitting device using a GaN-based compound semiconductor formed on a sapphire substrate, an electrode cannot be formed from the back surface of the substrate because the sapphire substrate is insulative. Therefore, the electrodes are formed on the surface of the element, so that the electrodes cannot be formed on the back surface of the substrate and mounted by die bonding as in a conventional AlGaAs-based laser, and the chip area is reduced by the space of the electrodes. The problem of becoming larger still remained. Further, due to the poor thermal conductivity of the sapphire substrate, the lifetime was extremely short in high-temperature operation or high-power operation.

【0011】サファイア基板以外の基板でのGaN系レ
ーザ素子について、(0001)c面SiC基板と(11
1)MgAl24基板を用いる場合が報告されている
が、SiC基板を用いる場合には、SiCとGaN系半
導体の熱膨張係数の違いから結晶成長時にクラックが入
り、レーザ構造として十分な厚さの積層構造の形成が困
難であり、室温連続発振には至っていない。また、(1
11) MgAl24基板を用いる場合には、サファイア
と同様に絶縁性であるため、基板裏面に電極を形成する
ことができない。
Regarding a GaN-based laser device on a substrate other than a sapphire substrate, a (0001) c-plane SiC substrate and (11)
1) It has been reported that a MgAl 2 O 4 substrate is used. However, when a SiC substrate is used, cracks occur during crystal growth due to a difference in thermal expansion coefficient between SiC and a GaN-based semiconductor, and a sufficient thickness for a laser structure is obtained. However, it is difficult to form a laminated structure having such a structure, and continuous oscillation at room temperature has not been achieved. Also, (1
11) When a MgAl 2 O 4 substrate is used, an electrode cannot be formed on the back surface of the substrate because the substrate is insulating like sapphire.

【0012】このような異種材料基板に作製されたGa
N系半導体レーザの問題点を解決すべく、サファイア基
板上に結晶成長したGaN系半導体層を基板から分離し
てGaN基板を作製し、GaN系半導体レーザを作製し
た報告もなされている。
The Ga formed on such a dissimilar material substrate
In order to solve the problems of the N-based semiconductor laser, there has been reported that a GaN-based semiconductor laser was manufactured by separating a GaN-based semiconductor layer crystal-grown on a sapphire substrate from the substrate and manufacturing a GaN substrate.

【0013】図13は、文献「Jpn.J.Appl.Phys.Vol.37
(1998)pp.L309-L312」に示されている従来の端面発光型
半導体レーザの断面図であり、図13の半導体レーザ
は、図12と同様の構造のレーザ構造がGaN基板上に
形成されたものである。
FIG. 13 shows a document "Jpn.J.Appl.Phys.Vol.37".
(1998) pp. L309-L312 "is a cross-sectional view of a conventional edge-emitting semiconductor laser shown in FIG. 13, and the semiconductor laser of FIG. 13 has a laser structure similar to that of FIG. 12 formed on a GaN substrate. It is a thing.

【0014】すなわち、図13の半導体レーザは、(0
001)面を主面とするGaNからなる80μmの厚さ
の基板131上に、n型のGaNからなる高温バッファ
層132,n−In0.1Ga0.9Nクラック防止層13
3,n−Al0.14Ga0.86N/GaN MD−SLS
(モジュレーションドープ歪み超格子)クラッド層13
4,n−GaN光ガイド層135,In0.15Ga0.85
/In0.02Ga0.98N MQW活性層136,p−Al
0.2Ga0.8N転位伝播防止層137,p−GaN層光ガ
イド層138,p−Al0.14Ga0.86N/GaN MD
−SLSクラッド層139,p型GaN層からなるキャ
ップ層140がMOCVD法により順次積層されてい
る。この積層された半導体層をリッジ状にドライエッチ
ングすることによって、光導波路が形成され、さらに、
エッチングにより露出したn−GaN層132および積
層された半導体層の表層であるキャップ層140にそれ
ぞれn側電極143およびp側電極141が設けられる
ことにより、半導体レーザが形成されている。レーザの
共振器ミラーはへき開によって作製されている。
That is, the semiconductor laser shown in FIG.
A high-temperature buffer layer 132 made of n-type GaN and an n-In 0.1 Ga 0.9 N crack prevention layer 13 are formed on a substrate 131 made of GaN having a (001) plane as a main surface and having a thickness of 80 μm.
3, n-Al 0.14 Ga 0.86 N / GaN MD-SLS
(Modulation doped strained superlattice) Cladding layer 13
4, n-GaN optical guide layer 135, In 0.15 Ga 0.85 N
/ In 0.02 Ga 0.98 N MQW active layer 136, p-Al
0.2 Ga 0.8 N dislocation propagation prevention layer 137, p-GaN layer light guide layer 138, p-Al 0.14 Ga 0.86 N / GaN MD
-An SLS cladding layer 139 and a cap layer 140 made of a p-type GaN layer are sequentially laminated by MOCVD. An optical waveguide is formed by dry-etching the laminated semiconductor layer in a ridge shape, and further,
A semiconductor laser is formed by providing an n-side electrode 143 and a p-side electrode 141 on the n-GaN layer 132 exposed by etching and the cap layer 140 which is a surface layer of the stacked semiconductor layers, respectively. The laser cavity mirror is made by cleavage.

【0015】このように、図13のGaN基板は、図1
2に示した半導体レーザの低欠陥基板上に、半導体レー
ザの積層構造115〜122の代わりにGaN層を約1
00μm成長したものを作製し、その後、サファイア基
板を研磨除去して、80μmの厚さのGaN基板として
作製されている。
As described above, the GaN substrate shown in FIG.
On the low-defect substrate of the semiconductor laser shown in FIG. 2, a GaN layer of about 1 was used instead of the stacked structure 115 to 122 of the semiconductor laser.
A GaN substrate having a thickness of 80 μm is manufactured by polishing a GaN substrate having a thickness of 00 μm and then removing the sapphire substrate by polishing.

【0016】また、図13に示した端面発光型半導体レ
ーザは、GaN基板上に形成されているので、共振器ミ
ラーの形成はへき開で行なうことができる。その結果、
基板での反射がなく、ビーム形状は単峰となった。ま
た、サファイア基板に比べ、熱伝導率が高いので、放熱
特性が向上し、高出力動作が可能となり、寿命は50
℃、30mW動作でも、250時間まで延びている。
Further, since the edge emitting semiconductor laser shown in FIG. 13 is formed on a GaN substrate, the resonator mirror can be formed by cleavage. as a result,
There was no reflection on the substrate, and the beam shape was unimodal. Also, since the thermal conductivity is higher than that of the sapphire substrate, the heat radiation characteristics are improved, high output operation is possible, and the life is 50%.
Even at 30 ° C. and 30 mW operation, it extends up to 250 hours.

【0017】図13の例のように、単結晶基板上にGa
N系半導体を厚く成長した後、基板からGaN系半導体
層を分離し、GaN系半導体基板を作製する方法はいく
つか提案されている。例えば、特開平7−202265
号公報,特開平7−165498号には、サファイア基
板上に、ZnOよりなるバッファ層を形成し、その上に
GaN系半導体を成長させた後、バッファ層を溶解除去
し、基板とGaN系半導体とを分離して作製する方法が
開示されている。
As shown in FIG. 13, Ga on a single crystal substrate
Several methods have been proposed for producing a GaN-based semiconductor substrate by separating a GaN-based semiconductor layer from a substrate after growing an N-based semiconductor thickly. For example, Japanese Patent Application Laid-Open No. Hei 7-202265
JP-A-7-165498 discloses that a buffer layer made of ZnO is formed on a sapphire substrate, a GaN-based semiconductor is grown thereon, and then the buffer layer is dissolved and removed. And a method of making the same separately.

【0018】また、特開平10−229218号には、
第1の基板上にGaN系半導体が成長された第1のウエ
ハーと、第2の基板上にGaN系半導体が成長された第
2のウエハーとを用意し、第1のウエハーと第2のウエ
ハーとをそれぞれのGaN系半導体同士が密着するよう
にして接着した後、第1の基板と第2の基板とを研磨除
去する方法が開示されている。
Japanese Patent Application Laid-Open No. Hei 10-229218 discloses that
A first wafer having a GaN-based semiconductor grown on a first substrate and a second wafer having a GaN-based semiconductor grown on a second substrate are prepared, and the first wafer and the second wafer are prepared. And bonding the GaN-based semiconductors so that the GaN-based semiconductors are in close contact with each other, and then polishing and removing the first substrate and the second substrate.

【0019】[0019]

【発明が解決しようとする課題】前述のように、低温バ
ッファ層の技術や選択成長とラテラル成長の組み合わせ
による低欠陥基板の作製技術により、サファイア等の異
種基板上への高品質GaN系化合物半導体の結晶成長が
可能となり、GaN系半導体レーザの室温近傍での低出
力動作時の長寿命化が図られた。さらには、GaN基板
が作製され、この基板を用いることによりGaN系半導
体レーザの特性の改善が見込まれつつある。しかるに、
工業的に実用化できる大面積,高品質のGaN基板は未
だ実現されていない。
As described above, a high-quality GaN-based compound semiconductor on a heterogeneous substrate such as sapphire can be formed by a low-temperature buffer layer technology or a low-defect substrate manufacturing technology by a combination of selective growth and lateral growth. Crystal growth of the GaN-based semiconductor laser was achieved, and the life of the GaN-based semiconductor laser was prolonged during low-power operation near room temperature. Further, a GaN substrate is manufactured, and the use of this substrate is expected to improve the characteristics of a GaN-based semiconductor laser. However,
A large-area, high-quality GaN substrate that can be industrially used has not been realized yet.

【0020】図13に示したGaN基板の作製方法で
は、GaNとサファイア基板との熱膨張係数差により、
厚いGaNを成長するとウエハーの反りが生じるため、
直径が2インチ程度のサファイア基板を研磨除去するこ
とは困難である。すなわち従来のような基板の研磨除去
の方法では、大面積のGaN基板を作製することは困難
であった。また、この反りのためにサファイア基板研磨
の過程で、GaN層に欠陥が導入されるなどして、結晶
性が悪くなり、その上に作製した半導体レーザのしきい
電流密度が増加するなど、半導体レーザの特性は必ずし
も良いものではなかった。
In the method of manufacturing a GaN substrate shown in FIG. 13, the difference in the coefficient of thermal expansion between GaN and a sapphire substrate causes
Wafer warpage occurs when growing thick GaN,
It is difficult to remove a sapphire substrate having a diameter of about 2 inches by polishing. That is, it is difficult to manufacture a large-area GaN substrate by the conventional method of polishing and removing the substrate. Also, in the process of polishing the sapphire substrate due to this warp, defects are introduced into the GaN layer, and the crystallinity is deteriorated, and the threshold current density of the semiconductor laser fabricated thereon is increased. Laser characteristics were not always good.

【0021】また、特開平10−229218号に開示
されている第1のウエハーと第2のウエハーとをそれぞ
れのGaN系半導体同士が密着するようにして接着した
後、第1の基板と第2の基板とを除去する方法では、基
板とGaN系半導体との熱膨張係数の違いによってGa
Nを厚く成長するとウエハーが反るため、大面積のウエ
ハーでは、ウエハー全面でGaN系半導体同士が完全に
密着しないこともある。また、密着の過程でクラックが
入る場合もある。さらに、第1の基板と第2の基板を研
磨除去するため、1枚のGaN基板を作製するのに2枚
の高価な基板を使うことになり高コストになるなどの問
題もあった。
Further, after bonding the first wafer and the second wafer disclosed in Japanese Patent Application Laid-Open No. Hei 10-229218 such that the respective GaN-based semiconductors are in close contact with each other, the first substrate and the second substrate are bonded together. In the method of removing the substrate, the difference in thermal expansion coefficient between the substrate and the GaN-based semiconductor is
When the N is grown to a large thickness, the wafer is warped. Therefore, in the case of a large-area wafer, the GaN-based semiconductors may not completely adhere to each other over the entire surface of the wafer. In addition, cracks may occur in the process of close contact. In addition, since the first substrate and the second substrate are polished and removed, two expensive substrates are used for manufacturing one GaN substrate, resulting in a high cost.

【0022】また、特開平7−202265号,特開平
7−165498号に示されている技術,すなわち、基
板の研磨除去を要しないGaN基板を作製する技術で
は、薄膜のZnOよりなるバッファ層を溶解除去するの
に非常に長時間を要し、実用化は難しかった。
In the technology disclosed in Japanese Patent Application Laid-Open Nos. 7-202265 and 7-165498, that is, a technology for producing a GaN substrate that does not require polishing and removal of the substrate, a buffer layer made of a thin ZnO film is used. It took a very long time to dissolve and remove, and practical application was difficult.

【0023】本発明は、このような従来のGaN系半導
体基板の作製方法の問題点を解決し、工業的に実用化で
きる大面積,高品質のGaN系の半導体基板およびその
作製方法および半導体発光素子を提供することを目的と
している。
The present invention solves such a problem of the conventional method of manufacturing a GaN-based semiconductor substrate, and realizes a large-area, high-quality GaN-based semiconductor substrate which can be industrially used, a method of manufacturing the same, and a semiconductor light emitting device. It is intended to provide an element.

【0024】[0024]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、第1の基板にInrAls
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単
結晶薄膜を形成する工程と、InrAlsGa(1-r-s)
(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜をI
xAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x+
y≦1)単結晶と熱膨張係数がほぼ同等である第2の基
板に貼り付ける工程と、第1の基板からInrAlsGa
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単結
晶薄膜を分離する工程と、第2の基板に貼り付けられた
InrAlsGa(1-r-s)N(0≦r≦1,0≦s≦1,r
+s≦1)単結晶薄膜上に、InxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶をエピタ
キシャル成長する工程と、第2の基板からInxAly
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単
結晶を分離する工程とにより、InxAlyGa(1-x-y)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶を半導
体基板として作製することを特徴としている。
To achieve SUMMARY OF to the above objects, the invention according to claim 1, the first substrate In r Al s G
a (1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) forming a single crystal thin film; and In r Al s Ga (1-rs) N
(0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1)
n x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x +
y ≦ 1) a step of attaching to a second substrate having substantially the same thermal expansion coefficient as that of the single crystal, and a step of attaching In r Al s Ga from the first substrate.
(1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) A step of separating a single crystal thin film, and a step of separating the In r Al s Ga (1-rs) attached to the second substrate. ) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r
A + s ≦ 1) single-crystal thin film, In x Al y Ga (1 -xy) N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) A step of epitaxially growing a single crystal, and a step of preparing In x Al y G from the second substrate.
a (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal separation step, whereby In x Al y Ga (1-xy)
It is characterized in that a single crystal of N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) is manufactured as a semiconductor substrate.

【0025】また、請求項2記載の発明は、請求項1記
載の半導体基板の作製方法において、第2の基板は、多
結晶IntAluGa(1-t-u)N(0≦t≦1,0≦u≦
1,t+u≦1)基板であることを特徴としている。
Further, an invention according to claim 2, wherein, in the method for manufacturing a semiconductor substrate according to claim 1, wherein the second substrate is a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1 , 0 ≦ u ≦
1, t + u ≦ 1) substrate.

【0026】また、請求項3記載の発明は、請求項2記
載の半導体基板の作製方法において、InrAlsGa
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単結
晶薄膜、多結晶IntAluGa(1-t-u)N(0≦t≦1,
0≦u≦1,t+u≦1)基板、InxAlyGa(1-x-y)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶の組成
がすべて同一であることを特徴としている。
[0026] The invention of claim 3, wherein, in the method for manufacturing a semiconductor substrate according to claim 2, wherein, In r Al s Ga
(1-rs) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystalline thin film, polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,
0 ≦ u ≦ 1, t + u ≦ 1) Substrate, In x Al y Ga (1-xy)
N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) is characterized in that all single crystals have the same composition.

【0027】請求項4記載の発明は、第1の基板にIn
tAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t+u
≦1)単結晶薄膜を形成する工程と、第1の基板からI
tAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t+
u≦1)単結晶薄膜を分離する工程と、IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜を低融点金属を介して第2の基板に貼り付ける工
程と、第2の基板に貼り付けられたIntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜上に、低融点金属の融点以上の温度で、Inx
yGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦
1)単結晶をエピタキシャル成長する工程と、第2の基
板からInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶を低融点金属の融点以上の温度
で分離する工程とにより、InxAlyGa (1-x-y)N(0
≦x≦1,0≦y≦1,x+y≦1)単結晶を半導体基
板として作製することを特徴としている。
According to a fourth aspect of the present invention, the first substrate has In
tAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u
≦ 1) a step of forming a single crystal thin film, and
ntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t +
u ≦ 1) a step of separating a single crystal thin film;tAluGa
(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single connection
For attaching a crystalline thin film to a second substrate via a low melting point metal
And the In pasted on the second substratetAluGa
(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single connection
At a temperature equal to or higher than the melting point of the low melting point metal,xA
lyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦
1) a step of epitaxially growing a single crystal;
In from platexAlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) The temperature of the single crystal is higher than the melting point of the low melting point metal.
By the step of separatingxAlyGa (1-xy)N (0
≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Single-crystal semiconductor
It is characterized by being manufactured as a plate.

【0028】また、請求項5記載の発明は、第1の基板
にIntAluGa(1-t-u)N(0≦t≦1,0≦u≦1,
t+u≦1)単結晶薄膜を形成する工程と、第1の基板
からIntAluGa(1-t-u)N(0≦t≦1,0≦u≦
1,t+u≦1)単結晶薄膜を分離する工程と、Int
uGa(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦
1)単結晶薄膜を溶融状態の金属Gaを介して第2の基
板に貼り付ける工程と、第2の基板に貼り付けられたI
tAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t+
u≦1)単結晶薄膜上に、金属Gaの融点以上の温度
で、InxAlyGa( 1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶をエピタキシャル成長し、金属
Gaを凝固させずに冷却させる工程と、第2の基板から
InxAlyGa(1 -x-y)N(0≦x≦1,0≦y≦1,x
+y≦1)単結晶を金属Gaの融点以上の温度で分離す
る工程とにより、InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶を半導体基板とし
て作製することを特徴としている。
According to a fifth aspect of the present invention, the first substrate is provided.
IntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1,
t + u ≦ 1) a step of forming a single crystal thin film and a first substrate
To IntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦
1, t + u ≦ 1) a step of separating a single crystal thin film;tA
luGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦
1) A single crystal thin film is formed through a molten metal
A step of attaching to the board, and a step of attaching I to the second substrate.
ntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t +
u ≦ 1) Temperature above the melting point of metallic Ga on single crystal thin film
And InxAlyGa( 1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) A single crystal is epitaxially grown and metal
A step of cooling Ga without coagulating;
InxAlyGa(1 -xy)N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+ Y ≦ 1) Separating the single crystal at a temperature higher than the melting point of metallic Ga
In stepxAlyGa(1-xy)N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) Single crystal as semiconductor substrate
It is characterized by being manufactured by

【0029】また、請求項6記載の発明は、請求項4ま
たは請求項5記載の半導体基板の作製方法において、前
記第1の基板はIntAluGa(1-t-u)N(0≦t≦1,
0≦u≦1,t+u≦1)単結晶薄膜と同程度の熱膨張
係数を有していることを特徴としている。
Further, an invention according to claim 6, wherein, in the method for manufacturing a semiconductor substrate according to claim 4 or claim 5, wherein the first substrate is In t Al u Ga (1- tu) N (0 ≦ t ≤1,
0 ≦ u ≦ 1, t + u ≦ 1) It is characterized by having a thermal expansion coefficient similar to that of a single crystal thin film.

【0030】また、請求項7記載の発明は、半導体基板
が、請求項1乃至請求項6のいずれか一項に記載の作製
方法によって作製されたInxAlyGa(1-x-y)N(0≦
x≦1,0≦y≦1,x+y≦1)単結晶からなること
を特徴としている。
According to a seventh aspect of the present invention, there is provided a semiconductor device according to the first aspect, wherein the semiconductor substrate is made of In x Al y Ga (1-xy) N ( 0 ≦
x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) It is characterized by being composed of a single crystal.

【0031】また、請求項8記載の発明は、半導体発光
素子が、請求項7のInxAlyGa (1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶の半導体基板上
に、少なくとも一つのP-N接合を含む一般式InvAl
wGa(1-V-W)N(0≦v≦1,0≦w≦1,v+w≦1)
で表わされるGaN系半導体積層構造が積層されて構成
されていることを特徴としている。
The invention according to claim 8 provides a semiconductor light emitting device.
The device according to claim 7, whereinxAlyGa (1-xy)N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) on single crystal semiconductor substrate
A general formula In containing at least one PN junctionvAl
wGa (1-VW) N (0 ≦ v ≦ 1, 0 ≦ w ≦ 1, v + w ≦ 1)
GaN-based semiconductor multilayer structure represented by
It is characterized by being.

【0032】[0032]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は本発明に係る半導体基板の作
製工程例を示す図である。図1の作製工程例では、 a.第1の基板(単結晶基板)50にInrAlsGa
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単結
晶薄膜52を形成する工程(図1(a))と、 b.InrAlsGa(1-r-s)N(0≦r≦1,0≦s≦
1,r+s≦1)単結晶薄膜52をInxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶と熱膨張係数がほぼ同等である第2の基板53に貼り
付ける工程(図1(b))と、 c.第1の基板(単結晶基板)50からInrAlsGa
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単結
晶薄膜52を分離する工程(図1(c))と、 d.第2の基板53に貼り付けられたInrAlsGa
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単結
晶薄膜52上に、InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶54をエピタキシ
ャル成長する工程(図1(d))と、 e.第2の基板53からInxAlyGa(1-x-y)N(0≦
x≦1,0≦y≦1,x+y≦1)単結晶54を分離す
る工程(図1(e))とを有し、最終的に、InxAly
Ga(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)
単結晶基板54を作製するようになっている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a view showing an example of a manufacturing process of a semiconductor substrate according to the present invention. In the example of the manufacturing process of FIG. The first substrate (single crystalline substrate) 50 In r Al s Ga
(1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) forming a single crystal thin film 52 (FIG. 1A); b. In r Al s Ga (1- rs) N (0 ≦ r ≦ 1,0 ≦ s ≦
1, r + s ≦ 1) The single crystal thin film 52 is formed of In x Al y Ga
(1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Step of sticking to a second substrate 53 having substantially the same thermal expansion coefficient as a single crystal (FIG. 1B) And c. From the first substrate (single crystalline substrate) 50 In r Al s Ga
(1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) a step of separating the single-crystal thin film 52 (FIG. 1C); d. In r Al s Ga attached to the second substrate 53
(1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) In x Al y Ga (1-xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) a step of epitaxially growing the single crystal 54 (FIG. 1D); e. From the second substrate 53, In x Al y Ga (1-xy) N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) a step (FIG. 1 (e)) of separating the single crystal 54, and finally In x Al y
Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1)
A single crystal substrate 54 is manufactured.

【0033】ここで、第1の基板(単結晶基板)50とし
ては、サファイア(0001)c面、サファイア(11
−20)a面、MaAl24スピネル(111)面、6
H−SiC(0001)c面、6H−SiC(1−10
0)m面等が使用可能である。
Here, the first substrate (single crystal substrate) 50 is a sapphire (0001) c-plane, a sapphire (11
-20) a-plane, MaAl 2 O 4 spinel (111) plane, 6
H-SiC (0001) c-plane, 6H-SiC (1-10
0) An m-plane or the like can be used.

【0034】また、aの工程において、InrAlsGa
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単結
晶薄膜52の結晶成長方法としては、MOCVD,HV
PE,MBE等の手段が使用可能であるが、上記方法に
限定されるものではなく、第1の基板(単結晶基板)50
に、InrAlsGa(1-r-s)N(0≦r≦1,0≦s≦
1,r+s≦1)単結晶薄膜52を結晶成長させること
ができる方法であれば、その他の方法を用いても良い。
また、InrAlsGa(1-r-s)N(0≦r≦1,0≦s≦
1,r+s≦1)単結晶薄膜52を成長する際に、Ga
NやAlN等の低温バッファ層を先に堆積しても差し支
えなく、第1の基板(単結晶基板)10を使用して成長し
た結晶層の表面層がInrAlsGa(1-r-s)N(0≦r≦
1,0≦s≦1,r+s≦1)単結晶であれば良い。
In step a, In r Al s Ga
(1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) MOCVD, HV
Although means such as PE and MBE can be used, the present invention is not limited to the above method, and the first substrate (single crystal substrate) 50
A, In r Al s Ga (1 -rs) N (0 ≦ r ≦ 1,0 ≦ s ≦
(1, r + s ≦ 1) Other methods may be used as long as the single-crystal thin film 52 can be crystal-grown.
Further, In r Al s Ga (1 -rs) N (0 ≦ r ≦ 1,0 ≦ s ≦
1, r + s ≦ 1) When growing the single crystal thin film 52, Ga
The low-temperature buffer layer, such as N or AlN not safely be deposited above the first substrate surface layer (single-crystal substrate) 10 crystal layer grown using the In r Al s Ga (1- rs) N (0 ≦ r ≦
1,0 ≦ s ≦ 1, r + s ≦ 1) Any single crystal may be used.

【0035】また、bの工程において、第2の基板53
としては、単結晶あるいは、多結晶のモリブデン基板
(6×10-6-1),単結晶YAlO3基板,単結晶GG
G(Gd3Ga512)基板、あるいは、熱膨張係数がI
xAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x+
y≦1)単結晶54と同程度になるように原料組成を調
節して作製された単結晶あるいは、多結晶あるいは非晶
質体等が使用可能である。
In the step b, the second substrate 53
A single crystal or polycrystalline molybdenum substrate (6 × 10 −6 k −1 ), a single crystal YAlO 3 substrate , a single crystal GG
G (Gd 3 Ga 5 O 12 ) substrate or a thermal expansion coefficient of I
n x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x +
y ≦ 1) A single crystal, a polycrystal, an amorphous body, or the like manufactured by adjusting the raw material composition so as to be approximately the same as the single crystal 54 can be used.

【0036】また、第2の基板53に貼り付ける方法と
しては、窒化物半導体の分解圧以上に加圧された窒素雰
囲気中でウエハを加熱し、InrAlsGa(1-r-s)N(0
≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜52と
第2の基板53とを拡散接合で直接接着することが可能
であるが、cの工程での第1の基板50の除去や、dの
工程でのInxAlyGa(1-x-y)N(0≦x≦1,0≦y
≦1,x+y≦1)単結晶54をエピタキシャル成長す
るのに支障の無い方法であれば、その他の方法であって
も差し支えない。
As a method of attaching the wafer to the second substrate 53, the wafer is heated in a nitrogen atmosphere pressurized to a pressure higher than the decomposition pressure of the nitride semiconductor, and In r Al s Ga (1-rs) N ( 0
≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) Although it is possible to directly bond the single crystal thin film 52 and the second substrate 53 by diffusion bonding, the first substrate 50 in the step c is used. Of In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y
.Ltoreq.1, x + y.ltoreq.1) Any other method may be used as long as it does not hinder the epitaxial growth of the single crystal 54.

【0037】また、貼り付けの程度は、InrAlsGa
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単結
晶薄膜52の表面全面が、第2の基板53に完全に接合
されている必要はなく、cの工程での第1の基板50の
除去やdの工程でのInxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶54をエピタキシ
ャル成長するのに支障の無い程度であれば、部分的に接
合されている程度でも差し支えない。また、その接合強
度も、cの工程での第1の基板50の除去やdの工程に
おけるInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶54をエピタキシャル成長する
のに支障の無ければ、弱くても差し支えない。
The degree of sticking is determined by In r Al s Ga
(1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) The entire surface of the single crystal thin film 52 does not need to be completely bonded to the second substrate 53, and Removal of the first substrate 50 in the step and In x Al y Ga (1-xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) As long as it does not hinder the epitaxial growth of the single crystal 54, it may be partially bonded. Further, the bonding strength, an In x Al in the first step of the removal and d of the substrate 50 in the c step y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
(1, x + y ≦ 1) If there is no problem in epitaxially growing the single crystal 54, it may be weak.

【0038】また、cの工程において、第1の基板(単
結晶基板)50をInrAlsGa(1-r -s)N(0≦r≦
1,0≦s≦1,r+s≦1)単結晶薄膜52から分離
する方法としては、化学エッチング,研磨等が使用可能
であるが、特に限定されるものではなく、適宜使用可能
である。
In the step c, the first substrate (simple substrate)
(Crystal substrate) 50rAlsGa(1-r -s)N (0 ≦ r ≦
1,0 ≦ s ≦ 1, r + s ≦ 1) Separated from single crystal thin film 52
Chemical etching, polishing, etc. can be used
, But is not particularly limited and can be used as appropriate
It is.

【0039】また、dの工程において、第2の基板53
に貼り付けられたInrAlsGa(1-r -s)N(0≦r≦
1,0≦s≦1,r+s≦1)単結晶薄膜52上に、I
xAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x+
y≦1)単結晶54をエピタキシャル成長する方法とし
ては、特に限定されるものではないが、厚い単結晶層を
成長することから、HVPE法や高速のMOCVD法等
の成長速度の速い方法が望ましい。また、n型やp型ド
ーパントをドープすることにより、伝導型を制御するこ
とが可能である。
In the step d, the second substrate 53
In pasted onrAlsGa(1-r -s)N (0 ≦ r ≦
1,0 ≦ s ≦ 1, r + s ≦ 1) On the single crystal thin film 52, I
nxAlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x +
y ≦ 1) A method of epitaxially growing the single crystal 54
Although not particularly limited, a thick single crystal layer
HVPE, high-speed MOCVD, etc.
It is desirable to use a method with a high growth rate. In addition, n-type and p-type
Control the conduction type by doping
And it is possible.

【0040】また、eの工程において、第2の基板53
からInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶54を分離する方法としては、
化学エッチング,研磨等が使用可能であるが、特に限定
されるものではなく、適宜可能である。
In the step e, the second substrate 53
From In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) As a method for separating the single crystal 54,
Chemical etching, polishing and the like can be used, but are not particularly limited and can be appropriately performed.

【0041】図2は図1に示した作製工程例の具体例を
示す図である。図2の工程例では、半導体基板として、
n型GaN単結晶基板を作製している。
FIG. 2 is a diagram showing a specific example of the example of the manufacturing process shown in FIG. In the example of the process shown in FIG.
An n-type GaN single crystal substrate is manufactured.

【0042】図2を参照すると、先ず、直径2インチの
(0001)c面サファイア基板50上に、520℃で
水素ガスをキャリアガスとして、III族原料にトリメチ
ルガリウム、V族原料にアンモニウムを使用して、Ga
Nバッファ層51を約25nm堆積し、その後、105
0℃に昇温し、GaN単結晶層52を8μm成長する
(図2(a))。
Referring to FIG. 2, first, on a (0001) c-plane sapphire substrate 50 having a diameter of 2 inches, hydrogen gas is used as a carrier gas at 520 ° C., and trimethyl gallium is used as a group III material and ammonium is used as a group V material. And Ga
An N buffer layer 51 is deposited to a thickness of about 25 nm,
The temperature is raised to 0 ° C., and a GaN single crystal layer 52 is grown to 8 μm (FIG. 2A).

【0043】次いで、表面をポリッシングして鏡面状に
した多結晶Mo基板53とGaN単結晶52の表面を密
着させ、耐熱性の治具で強く固定した状態で、アニール
装置に移送する。そして、窒素雰囲気中20気圧、11
00℃において、アニールを行い、両者を拡散接合させ
る(図2(b))。
Next, the surface of the polycrystalline Mo substrate 53 whose surface has been polished into a mirror surface and the surface of the GaN single crystal 52 are brought into close contact with each other, and are transferred to an annealing apparatus while being strongly fixed by a heat-resistant jig. Then, in a nitrogen atmosphere, 20 atm, 11
Annealing is performed at 00 ° C. to cause diffusion bonding of the two (FIG. 2B).

【0044】次いで、研磨装置を使用して、サファイア
(0001)基板50を研磨除去する(図2(c))。
この時、GaNバッファ層51は低温で成長した多結晶
層を含む層であるので同時に研磨除去し、さらに、露出
したGaN単結晶層52の表面を鏡面状にポリッシング
する。
Next, the sapphire (0001) substrate 50 is polished and removed using a polishing apparatus (FIG. 2C).
At this time, since the GaN buffer layer 51 is a layer including a polycrystalline layer grown at a low temperature, it is polished and removed at the same time, and the exposed surface of the GaN single crystal layer 52 is mirror-polished.

【0045】次いで、Mo基板53をHVPE装置に移
送し、N2ガスをキャリアガスとして、反応ガスにHC
lガス、III族原料に金属ガリウム、V族原料にアンモ
ニアガス、n型ドーパントガスに四塩化珪素(SiCl
4)を使用して、1050℃で露出したGaN単結晶層
52の表面にn型GaN単結晶54を300μm成長す
る(図2(d))。
Next, the Mo substrate 53 is transferred to an HVPE apparatus, and N 2 gas is used as a carrier gas and HC is added to the reaction gas.
l gas, metal gallium for group III raw material, ammonia gas for group V raw material, silicon tetrachloride (SiCl
Using 4 ), an n-type GaN single crystal 54 is grown to 300 μm on the surface of the GaN single crystal layer 52 exposed at 1050 ° C. (FIG. 2D).

【0046】次いで、研磨装置を使用して、Mo基板5
3を研磨除去する。さらに、露出したGaN単結晶層5
4の表面を鏡面状にポリッシングし、厚さ300μmの
n型GaN単結晶基板54を作製する(図2(e))。この
ようにして、半導体基板として、n型GaN単結晶基板
を作製することができる。
Next, the Mo substrate 5 is polished using a polishing apparatus.
3 is removed by polishing. Further, the exposed GaN single crystal layer 5
4 is mirror-polished to produce an n-type GaN single crystal substrate 54 having a thickness of 300 μm (FIG. 2E). Thus, an n-type GaN single crystal substrate can be manufactured as a semiconductor substrate.

【0047】図1,図2の作製工程例では、上述の工程
をとることによって、熱膨張係数差の大きな基板50に
厚く成長することによるクラックの発生や反りがなく、
実用的な面積のInxAlyGa(1-x-y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶基板54が作製され
る。また、第2の基板53は、熱膨張係数がInxAly
Ga(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)
単結晶54とほぼ同等であれば、その結晶構造や格子定
数は異なっても差し支えないので、基板選択の幅が増
え、安価な基板を選択することで、低コストでInx
yGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦
1)単結晶基板54が作製される。
In the example of the manufacturing process shown in FIGS. 1 and 2, the above-described process eliminates the occurrence of cracks and warpage due to the thick growth on the substrate 50 having a large difference in thermal expansion coefficient.
In x Al y Ga (1-xy) N (0 ≦ x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) A single crystal substrate 54 is manufactured. The second substrate 53 has a thermal expansion coefficient of an In x Al y
Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1)
If it is almost the same as the single crystal 54, the crystal structure and the lattice constant may be different, so that the range of substrate selection is increased, and by selecting an inexpensive substrate, In x A
l y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦
1) A single crystal substrate 54 is manufactured.

【0048】ところで、上述の図1,図2の作製方法で
は、InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶54と異なる材料からなる第2
の基板53を使用した場合、第2の基板の融点や化学的
安定性によって、結晶成長温度や成長雰囲気といった結
晶成長条件に制約がつく場合があった。また、第2の基
板53の構成元素がInxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶54中へ不純物と
して拡散する懸念もあった。
By the way, in the manufacturing method of FIGS. 1 and 2, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) The second made of a material different from the single crystal 54
When the substrate 53 is used, the crystal growth conditions such as the crystal growth temperature and the growth atmosphere may be restricted depending on the melting point and the chemical stability of the second substrate. Furthermore, constituent elements of the second substrate 53 is In x Al y Ga (1- xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) There is a concern that the impurities may diffuse into the single crystal 54 as impurities.

【0049】このような問題を回避するためには、第2
の基板53を、InxAlyGa(1-x -y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶層54と同種の材料か
らなる多結晶IntAluGa(1-t-u)N(0≦t≦1,0
≦u≦1,t+u≦1)基板とするのが良い。すなわ
ち、第2の基板53を多結晶IntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)基板にするのが
良い。
To avoid such a problem, the second
Substrate 53 of InxAlyGa(1-x -y)N (0 ≦ x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) Is the same type of material as the single crystal layer 54?
Polycrystalline IntAluGa(1-tu)N (0 ≦ t ≦ 1,0
≦ u ≦ 1, t + u ≦ 1) It is preferable to use a substrate. Sand
The second substrate 53 is made of polycrystalline In.tAluGa(1-tu)N
(0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1)
good.

【0050】図3は第2の基板53を多結晶IntAlu
Ga(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)
基板にする場合の作製工程例を示す図である。なお、図
3の例では、半導体基板として、n型In0.1Ga0.9
単結晶基板を作製している。
[0050] Figure 3 is polycrystalline and the second substrate 53 In t Al u
Ga (1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1)
It is a figure which shows the example of a manufacturing process in the case of making into a board | substrate. In the example of FIG. 3, the semiconductor substrate is n-type In 0.1 Ga 0.9 N
A single crystal substrate is being manufactured.

【0051】図3を参照すると、先ず、直径2インチの
(0001)c面サファイア基板50上に、520℃で
水素ガスをキャリアガスとして、III族原料にトリメチ
ルガリウム、V族原料にアンモニウムを使用して、Ga
Nバッファ層51を約25nm堆積し、その後、105
0℃に昇温し、GaN単結晶層52を8μm成長する
(図3(a))。
Referring to FIG. 3, first, on a (0001) c-plane sapphire substrate 50 having a diameter of 2 inches, hydrogen gas is used as a carrier gas at 520 ° C., and trimethylgallium is used as a group III material and ammonium is used as a group V material. And Ga
An N buffer layer 51 is deposited to a thickness of about 25 nm,
The temperature is raised to 0 ° C., and a GaN single crystal layer 52 is grown to 8 μm.
(FIG. 3 (a)).

【0052】次いで、表面をポリッシングして鏡面状に
した多結晶GaN基板53とGaN単結晶層52の表面
を密着させ(図3(b))、耐熱性の治具で強く固定した状
態で、アニール装置に移送する。そして、窒素雰囲気中
20気圧、1100℃において、アニールを行い、両者
を拡散接合させる。
Next, the surface of the GaN single-crystal layer 52 and the polycrystalline GaN substrate 53, whose surfaces have been polished to a mirror surface, are brought into close contact with each other (FIG. 3B), and are strongly fixed with a heat-resistant jig. Transfer to the annealing device. Then, annealing is performed at 20 atmospheres and 1100 ° C. in a nitrogen atmosphere, and the two are bonded by diffusion.

【0053】次いで、研磨装置を使用して、サファイア
(0001)基板50を研磨除去する。この時、GaN
バッファ層51は低温で成長した多結晶層を含む層であ
るので同時に研磨除去し、さらに、露出したGaN単結
晶層52の表面を鏡面状にポリッシングする(図3
(c))。
Next, the sapphire (0001) substrate 50 is polished and removed using a polishing apparatus. At this time, GaN
Since the buffer layer 51 is a layer including a polycrystalline layer grown at a low temperature, it is polished and removed at the same time, and the surface of the exposed GaN single-crystal layer 52 is mirror-polished (FIG. 3).
(c)).

【0054】次いで、多結晶GaN基板53をMOVP
E装置に移送し、N2ガスをキャリアガスとして、III族
原料にトリメチルガリウム,トリメチルインジウム、V
族原料にアンモニアガス,モノメチルヒドラジン、n型
ドーパントガスにモノシランを使用して、800℃で露
出したGaN単結晶層52の表面にn型In0.1Ga0.9
N単結晶54を200μm成長する(図3(d))。
Next, the polycrystalline GaN substrate 53 is
Transferred to E device, the N 2 gas as a carrier gas, trimethyl gallium III group material, trimethyl indium, V
Using ammonia gas, monomethylhydrazine as the group material and monosilane as the n-type dopant gas, the surface of the GaN single crystal layer 52 exposed at 800 ° C. is n-type In 0.1 Ga 0.9
An N single crystal 54 is grown to a thickness of 200 μm (FIG. 3D).

【0055】次いで、研磨装置を使用して、多結晶Ga
N基板53を研磨除去する。さらに、露出したGaN単
結晶層54の表面を鏡面状にポリッシングし、厚さ約2
00μmのn型In0.1Ga0.9N単結晶基板54を作製
する(図3(e))。
Next, using a polishing apparatus, polycrystalline Ga
The N substrate 53 is removed by polishing. Further, the exposed surface of the GaN single-crystal layer 54 is polished to a mirror-like surface to a thickness of about 2
An n-type In 0.1 Ga 0.9 N single crystal substrate 54 having a thickness of 00 μm is manufactured (FIG. 3E).

【0056】このように、図3の工程例によれば、第2
の基板53が多結晶IntAluGa (1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)基板であるので、熱膨張
係数差の大きな基板に厚く成長することによるクラック
の発生や反りがなく、実用的な面積のInxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶基板54が作製される。また、構成元素が同一である
ので、基板からの不純物の混入が低減される。
As described above, according to the process example of FIG.
Substrate 53 is polycrystalline IntAluGa (1-tu)N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) thermal expansion
Crack due to thick growth on substrate with large coefficient difference
Of practical area without generation and warpage of InxAlyGa
(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single connection
A crystal substrate 54 is manufactured. In addition, the constituent elements are the same
Therefore, contamination of the substrate with impurities is reduced.

【0057】ところで、図3の作製工程例では、第2の
基板53にInxAlyGa(1-x-y)N(0≦x≦1,0≦
y≦1,x+y≦1)単結晶層54と同種の材料からな
る多結晶IntAluGa(1-t-u)N(0≦t≦1,0≦u
≦1,t+u≦1)基板を使用することによって、Inx
AlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y
≦1)単結晶層54の成長条件の第2の基板53による
制約をなくし、基板53の構成元素が不純物として混入
する懸念を低減したが、多結晶IntAluGa (1-t-u)
N(0≦t≦1,0≦u≦1,t+u≦1)基板53は、
InxAlyGa( 1-x-y)N(0≦x≦1,0≦y≦1,x
+y≦1)単結晶層とは混晶組成が異なっているので、
第2の基板53とInxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶層54とでは、熱
膨張係数が異なる。従って、熱膨張係数差に起因する熱
歪みのため欠陥が発生することが懸念される。
By the way, in the example of the manufacturing process shown in FIG.
In the substrate 53xAlyGa(1-xy)N (0 ≦ x ≦ 1,0 ≦
y ≦ 1, x + y ≦ 1) The same type of material as the single crystal layer 54 is used.
Polycrystalline IntAluGa(1-tu)N (0 ≦ t ≦ 1,0 ≦ u
≦ 1, t + u ≦ 1) By using a substrate, Inx
AlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y
≦ 1) The growth condition of the single crystal layer 54 depends on the second substrate 53
Eliminate restrictions, and constituent elements of substrate 53 are mixed as impurities
Has been reduced, but polycrystalline IntAluGa (1-tu)
The N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) substrate 53
InxAlyGa( 1-xy)N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+ Y ≦ 1) Since the mixed crystal composition is different from that of the single crystal layer,
Second substrate 53 and InxAlyGa(1-xy)N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) The single crystal layer 54
Different expansion coefficients. Therefore, the heat caused by the difference in thermal expansion coefficient
There is a concern that defects may occur due to distortion.

【0058】このような問題を回避するためには、図3
の作製工程例において、InrAlsGa(1-r-s)N(0≦
r≦1,0≦s≦1,r+s≦1)単結晶薄膜52、多
結晶IntAluGa(1-t-u)N(0≦t≦1,0≦u≦
1,t+u≦1)基板53、InxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶54の組
成をすべて同一にして、第2の基板53と結晶層54の
熱膨張係数差をほぼゼロにして、熱歪みによる欠陥の発
生を低減するのが良い。
In order to avoid such a problem, FIG.
In the manufacturing process example, In r Al s Ga (1 -rs) N (0 ≦
r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52, a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1, t + u ≦ 1) substrate 53, In x Al y Ga ( 1-xy) N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) The composition of the single crystal 54 is made all the same, the difference in the coefficient of thermal expansion between the second substrate 53 and the crystal layer 54 is made almost zero, It is desirable to reduce the occurrence of defects due to

【0059】図4はInrAlsGa(1-r-s)N(0≦r≦
1,0≦s≦1,r+s≦1)単結晶薄膜52、多結晶
IntAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t
+u≦1)基板53、InxAlyGa(1-x-y)N(0≦x
≦1,0≦y≦1,x+y≦1)単結晶54の組成をす
べて同一にする場合の作製工程例を示す図である。な
お、図4の例では、半導体基板として、n型Al0.15
0.85N単結晶基板を作製している。
[0059] Figure 4 is In r Al s Ga (1- rs) N (0 ≦ r ≦
1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52, a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t
+ U ≦ 1) substrate 53, In x Al y Ga (1-xy) N (0 ≦ x
.Ltoreq.1, 0.ltoreq.y.ltoreq.1, x + y.ltoreq.1) This is a diagram showing an example of a manufacturing process when the compositions of the single crystals 54 are all the same. In the example of FIG. 4, n-type Al 0.15 G
a 0.85 N single crystal substrate is manufactured.

【0060】図4を参照すると、先ず、直径2インチの
(0001)c面サファイア基板50上に、520℃で
水素ガスをキャリアガスとして、III族原料にトリメチ
ルガリウム、V族原料にアンモニウムを使用して、Al
0.15Ga0.85Nバッファ層51を約25nm堆積し、そ
の後、1050℃に昇温し、Al0.15Ga0.85N単結晶
層52を8μm成長する(図4(a))。
Referring to FIG. 4, first, on a (0001) c-plane sapphire substrate 50 having a diameter of 2 inches, hydrogen gas is used as a carrier gas at 520 ° C., and trimethylgallium is used as a group III material and ammonium is used as a group V material. And Al
A 0.15 Ga 0.85 N buffer layer 51 is deposited to a thickness of about 25 nm, and then the temperature is raised to 1050 ° C. to grow an Al 0.15 Ga 0.85 N single crystal layer 52 to 8 μm (FIG. 4A).

【0061】次いで、表面をポリッシングして鏡面状に
した多結晶Al0.15Ga0.85N基板53とAl0.15Ga
0.85N単結晶52の表面を密着させ(図4(b))、耐熱
性の治具で強く固定した状態で、アニール装置に移送す
る。そして、窒素雰囲気中20気圧、1100℃におい
て、アニールを行い、両者を拡散接合させる。
Next, a polycrystalline Al 0.15 Ga 0.85 N substrate 53 whose surface is polished to a mirror surface and an Al 0.15 Ga
The surface of the 0.85 N single crystal 52 is brought into close contact (FIG. 4B), and is transferred to an annealing apparatus while being strongly fixed with a heat-resistant jig. Then, annealing is performed at 20 atmospheres and 1100 ° C. in a nitrogen atmosphere, and the two are bonded by diffusion.

【0062】次いで、研磨装置を使用して、サファイア
(0001)基板50を研磨除去する。この時、Al
0.15Ga0.85Nバッファ層51は低温で成長した多結晶
層を含む層であるので同時に研磨除去し、さらに、露出
したAl0.15Ga0.85N単結晶層52の表面を鏡面状に
ポリッシングする(図4(c))。
Next, the sapphire (0001) substrate 50 is polished and removed using a polishing apparatus. At this time, Al
Since the 0.15 Ga 0.85 N buffer layer 51 is a layer including a polycrystalline layer grown at a low temperature, it is polished and removed at the same time, and the surface of the exposed Al 0.15 Ga 0.85 N single crystal layer 52 is mirror-polished (FIG. 4). (c)).

【0063】次いで、Al0.15Ga0.85N基板53をM
OVPE装置に移送し、H2ガスをキャリアガスとし
て、III族原料にトリメチルガリウム、トリメチルアル
ミニウム、V族原料にアンモニアガス、n型ドーパント
ガスにモノシランを使用して、1050℃で露出したA
0.15Ga0.85N単結晶層52の表面にn型Al0.15
0.85N単結晶54を300μm成長する(図4
(d))。
Next, an Al 0.15 Ga 0.85 N substrate 53
Transferred to an OVPE apparatus and exposed at 1050 ° C. using H 2 gas as a carrier gas, trimethylgallium and trimethylaluminum as a group III raw material, ammonia gas as a group V raw material, and monosilane as an n-type dopant gas.
l 0.15 Ga 0.85 N The n-type Al 0.15 G
a 0.85 N single crystal 54 is grown to 300 μm (FIG. 4)
(d)).

【0064】次いで、研磨装置を使用して、多結晶Al
0.15Ga0.85N基板53を研磨除去する。さらに、露出
したAl0.15Ga0.85N単結晶層54の表面を鏡面状に
ポリッシングし、厚さ300μmのn型Al0.15Ga
0.85N単結晶基板54を作製する(図4(e))。
Then, using a polishing apparatus, polycrystalline Al
The 0.15 Ga 0.85 N substrate 53 is removed by polishing. Further, the exposed surface of the Al 0.15 Ga 0.85 N single crystal layer 54 is polished to a mirror-like surface, and a 300 μm thick n-type Al 0.15 Ga
A 0.85 N single crystal substrate 54 is manufactured (FIG. 4E).

【0065】上述の例では、半導体基板として、n型A
0.15Ga0.85N単結晶基板を作製する例を示したが、
他の例として、n型GaN単結晶基板を作製することも
できる。n型GaN単結晶基板を作製する方法を、便宜
上、前述した図4を用いてて説明する。
In the above example, an n-type A
An example of manufacturing a l 0.15 Ga 0.85 N single crystal substrate has been described.
As another example, an n-type GaN single crystal substrate can be manufactured. A method for manufacturing an n-type GaN single crystal substrate will be described with reference to FIG. 4 for convenience.

【0066】半導体基板として、n型GaN単結晶基板
を作製する場合、先ず、直径2インチの(0001)c
面サファイア基板50上に、520℃で水素ガスをキャ
リアガスとして、III族原料にトリメチルガリウム、V
族原料にアンモニウムを使用して、GaNバッファ層5
1を約25nm堆積し、その後、1050℃に昇温し、
GaN単結晶層52を8μm成長する(図4(a))。
When fabricating an n-type GaN single crystal substrate as a semiconductor substrate, first, a (0001) c having a diameter of 2 inches is used.
On a planar sapphire substrate 50, at 520 ° C., hydrogen gas was used as a carrier gas, and trimethylgallium and V
GaN buffer layer 5 using ammonium as group material
1 was deposited to about 25 nm, and then heated to 1050 ° C.
The GaN single crystal layer 52 is grown to 8 μm (FIG. 4A).

【0067】次いで、多結晶GaN基板33とGaN単
結晶32の表面を密着させ(図4(b))、耐熱性の治具
で強く固定した状態で、アニール装置に移送する。そし
て、窒素雰囲気中20気圧、1100℃において、アニ
ールを行い、両者を拡散接合させる。
Then, the surface of the polycrystalline GaN substrate 33 and the surface of the GaN single crystal 32 are brought into close contact with each other (FIG. 4B), and are transferred to an annealing apparatus while being strongly fixed by a heat-resistant jig. Then, annealing is performed at 20 atmospheres and 1100 ° C. in a nitrogen atmosphere, and the two are bonded by diffusion.

【0068】次いで、研磨装置を使用して、サファイア
(0001)基板50を研磨除去する。この時、GaN
バッファ層51は低温で成長した多結晶層を含む層であ
るので同時に研磨除去し、さらに、露出したGaN単結
晶層52の表面を鏡面状にポリッシングする(図4
(c))。
Next, the sapphire (0001) substrate 50 is polished and removed using a polishing apparatus. At this time, GaN
Since the buffer layer 51 is a layer including a polycrystalline layer grown at a low temperature, it is polished and removed at the same time, and the surface of the exposed GaN single crystal layer 52 is mirror-polished (FIG. 4).
(c)).

【0069】次いで、多結晶GaN基板53をHVPE
装置に移送し、N2ガスをキャリアガスとして、反応ガ
スにHClガス、III族原料に金属ガリウム、V族原料
にアンモニアガス、n型ドーパントガスに四塩化珪素
(SiCl4)を使用して、1050℃で露出したGa
N単結晶層52の表面にn型GaN単結晶54を300
μm成長する(図4(d))。
Next, the polycrystalline GaN substrate 53 is
Using an N 2 gas as a carrier gas, HCl gas as a reaction gas, metal gallium as a group III material, ammonia gas as a group V material, and silicon tetrachloride (SiCl 4 ) as an n-type dopant gas, Ga exposed at 1050 ° C.
On the surface of the N single crystal layer 52, 300
It grows by μm (FIG. 4D).

【0070】次いで、研磨装置を使用して、多結晶Ga
N基板53を研磨除去する。さらに、露出したGaN単
結晶層54の表面を鏡面状にポリッシングし、厚さ30
0μmのn型GaN単結晶基板54を作製する(図4
(e))。
Then, using a polishing apparatus, polycrystalline Ga
The N substrate 53 is removed by polishing. Further, the exposed surface of the GaN single crystal layer 54 is polished to a mirror-like shape to have a thickness of 30%.
A 0 μm n-type GaN single crystal substrate 54 is manufactured.
(e)).

【0071】このように、図4の作製工程例によれば、
InrAlsGa(1-r-s)N(0≦r≦1,0≦s≦1,r
+s≦1)単結晶薄膜52、多結晶IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)基板
53、InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶54の組成がすべて同一である
ので、図3の作製方法よりもさらに熱膨張係数差による
クラックの発生や反りが低減され、図3の作製方法より
もさらに高品質の実用的な面積のInxAlyGa(1-x
-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基
板54が作製される。また構成元素が同一であるので、
基板からの不純物も低減される。
As described above, according to the example of the manufacturing process shown in FIG.
InrAlsGa(1-rs)N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r
+ S ≦ 1) Single-crystal thin film 52, polycrystalline IntAluGa
(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) substrate
53, InxAlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) The compositions of the single crystals 54 are all the same
Therefore, the difference in the coefficient of thermal expansion is greater than in the manufacturing method of FIG.
Crack generation and warpage are reduced, and the manufacturing method of FIG.
Even higher quality practical area of InxAlyGa(1-x
-y)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal group
A plate 54 is made. Since the constituent elements are the same,
Impurities from the substrate are also reduced.

【0072】本発明では、上述したような各作製方法で
作製されたInxAlyGa(1-x-y)N(0≦x≦1,0≦
y≦1,x+y≦1)単結晶基板54を提供できる。そ
して、InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶54を成長する工程で、n型や
p型ドーパントをドープすることで、所望の伝導型を示
す導電性基板を提供できる。
In the present invention, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦
y ≦ 1, x + y ≦ 1) A single crystal substrate 54 can be provided. Then, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) In the step of growing the single crystal 54, a conductive substrate exhibiting a desired conductivity type can be provided by doping an n-type or p-type dopant.

【0073】すなわち、本発明では、GaN系半導体と
熱膨張係数差がほとんどなく、かつ、格子整合性,熱伝
導性,へき開性,導電性を備えた大面積のInxAly
(1 -x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単
結晶基板を提供できる。また、第1の基板50は、サフ
ァイア(0001)c面、サファイア(11−20)a
面、MgAl24スピネル(111)面、6H−SiC
(0001)c面、6H−SiC(1−100)m面等
が使用可能であるので、基板の面方向によって、(00
01)c面や(1−100)m面を主面とするInx
yGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦
1)単結晶基板となる。例えば、第1の基板50にサフ
ァイア(0001)c面、サファイア(11−20)a
面、MgAl24スピネル(111)面、6H−SiC
(0001)c面を使用すれば、(0001)c面を主
面とするInxAlyGa(1-x-y)N(0≦x≦1,0≦y
≦1,x+y≦1)単結晶基板となり、6H−SiC
(1−100)m面基板を使用すれば、(1−100)
m面を主面とするInxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶基板となる。
That is, in the present invention, a GaN-based semiconductor
Little difference in coefficient of thermal expansion, lattice matching, heat transfer
Large-area In with conductivity, cleavage, and conductivityxAlyG
a(1 -xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single
A crystal substrate can be provided. Further, the first substrate 50 is
Fire (0001) c-plane, sapphire (11-20) a
Surface, MgAlTwoOFourSpinel (111) plane, 6H-SiC
(0001) c-plane, 6H-SiC (1-100) m-plane, etc.
Can be used, (00) depends on the plane direction of the substrate.
01) In having a c-plane or (1-100) m-plane as a main surfacexA
lyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦
1) It becomes a single crystal substrate. For example, the first substrate 50
Fire (0001) c-plane, sapphire (11-20) a
Surface, MgAlTwoOFourSpinel (111) plane, 6H-SiC
If the (0001) c-plane is used, the (0001) c-plane is mainly used.
Surface InxAlyGa(1-xy)N (0 ≦ x ≦ 1,0 ≦ y
≦ 1, x + y ≦ 1) 6H-SiC
If a (1-100) m-plane substrate is used, (1-100)
In with m-plane as the main surfacexAlyGa(1-xy)N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) It becomes a single crystal substrate.

【0074】また、本発明では、上述したように作製さ
れたInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶基板54上に、少なくとも1つ
のP−N接合を含む一般式InvAlwGa(1-V-W)N(0
≦v≦1,0≦w≦1,v+w≦1)で表わされるGa
N系半導体積層構造を積層して、半導体発光素子を提供
できる。
Further, in the present invention, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) on the single crystal substrate 54, the general formula In v Al w Ga (1- VW) N (0 containing at least one P-N junction
≦ v ≦ 1, 0 ≦ w ≦ 1, v + w ≦ 1)
A semiconductor light emitting device can be provided by stacking N-based semiconductor stacked structures.

【0075】半導体発光素子は、半導体発光素子のp
型,n型層に対応した電極に電流が印加され、P−N接
合に電流が注入され、キャリアの再結合によって、発光
するものである。半導体発光素子を構成するGaN系化
合物半導体積層構造は、少なくとも1つのP−N接合を
有し、このP−N接合に電流が注入され、キャリアの再
結合によって、発光する構造であれば、ホモ接合、シン
グルヘテロ接合、ダブルヘテロ接合、量子井戸構造、多
重量子井戸構造、その他どのような構造であっても差し
支えない。
The semiconductor light emitting device is a semiconductor light emitting device having p
A current is applied to the electrodes corresponding to the type and n-type layers, a current is injected into the PN junction, and light is emitted by recombination of carriers. The GaN-based compound semiconductor laminated structure that constitutes the semiconductor light emitting device has at least one PN junction. If a current is injected into the PN junction and light is emitted by recombination of carriers, a homogenous structure is obtained. A junction, a single hetero junction, a double hetero junction, a quantum well structure, a multiple quantum well structure, or any other structure may be used.

【0076】また、本発明では、半導体発光素子の基板
にInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,
x+y≦1)単結晶基板54が用いられており、基板が
へき開可能であるので、半導体発光素子を半導体レーザ
とした場合には、平行性,平滑性の良いへき開によるレ
ーザ共振器ミラーを有することができる。さらに、基板
を導電性にすることにより(すなわち、InxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶基板54にn型やp型ドーパントをドープすることに
より)、基板裏面に電極を形成された発光素子とするこ
とが可能である。
In the present invention, the substrate of the semiconductor light-emitting device is formed of In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1,
x + y ≦ 1) Since the single crystal substrate 54 is used and the substrate can be cleaved, when the semiconductor light emitting element is a semiconductor laser, a laser resonator mirror with cleavage having good parallelism and smoothness should be provided. Can be. Further, by making the substrate to the conductive (i.e., an In x Al y Ga
(1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Doping the single crystal substrate 54 with an n-type or p-type dopant, and light emission with electrodes formed on the back surface of the substrate It can be an element.

【0077】図5は本発明に係る半導体発光素子の具体
例を示す図である。なお、図5の半導体発光素子は半導
体レーザとして構成されている。図5を参照すると、こ
の半導体発光素子は、上述したような作製方法で作製し
たn−Al0.15Ga0.85N単結晶基板54上に、nーG
aNバッファ層31,n−Al0.15Ga0.85Nクラッド
層32,n−GaN光ガイド層33,In0.15Ga0.85
N/In0.02Ga0.98N多重量子井戸構造活性層34,
p−GaN光ガイド層35,p−Al0.15Ga 0.85Nク
ラッド層36,p−GaNキャップ層37が順次積層さ
れた積層構造を有している。
FIG. 5 shows a specific example of the semiconductor light emitting device according to the present invention.
It is a figure showing an example. The semiconductor light emitting device shown in FIG.
It is configured as a body laser. Referring to FIG.
The semiconductor light emitting device of the above is manufactured by the manufacturing method described above.
N-Al0.15Ga0.85On the N single crystal substrate 54, nG
aN buffer layer 31, n-Al0.15Ga0.85N clad
Layer 32, n-GaN light guide layer 33, In0.15Ga0.85
N / In0.02Ga0.98N multiple quantum well structure active layer 34,
p-GaN optical guide layer 35, p-Al0.15Ga 0.85N
A lad layer 36 and a p-GaN cap layer 37 are sequentially laminated.
It has a laminated structure.

【0078】そして、この積層構造のp型GaNキャッ
プ層37の表面からp−Al0.15Ga0.85Nクラッド層
36の途中までが、幅5μmの残しストライパターンを
使用してエッチングされて導波路となるリッジ構造が形
成されている。ここで、導波路の方向は、<1−100>
方向である。
Then, a portion from the surface of the p-type GaN cap layer 37 of the laminated structure to the middle of the p-Al 0.15 Ga 0.85 N clad layer 36 is etched using the remaining stripe pattern of 5 μm to form a waveguide. A ridge structure is formed. Here, the direction of the waveguide is <1-100>
Direction.

【0079】このようにリッジ構造が形成されることに
より露出したp−Al0.15Ga0.85Nクラッド層36表
面には、SiO2からなる保護層38が堆積されてい
る。また、p−GaNキャップ層37上には、p側オー
ミック電極39が形成されている。また、n−Al0.15
Ga0.85N単結晶基板54の裏面には、n側オーミック
電極40が形成されている。この半導体レーザの光共振
器面は(1−100)m面をへき開することによって形
成されている。
A protective layer 38 made of SiO 2 is deposited on the surface of the p-Al 0.15 Ga 0.85 N clad layer 36 exposed by forming the ridge structure as described above. A p-side ohmic electrode 39 is formed on the p-GaN cap layer 37. Also, n-Al 0.15
On the back surface of the Ga 0.85 N single crystal substrate 54, an n-side ohmic electrode 40 is formed. The optical resonator surface of this semiconductor laser is formed by cleaving the (1-100) m plane.

【0080】図5の半導体発光素子において、nーGa
Nバッファ層31,n−Al0.15Ga0.85Nクラッド層
32,n−GaN光ガイド層33,In0.15Ga0.85
/In0.02Ga0.98N多重量子井戸構造活性層34,p
−GaN光ガイド層35,p−Al0.15Ga0.85Nクラ
ッド層36,p−GaNキャップ層37はMOCVD法
によって結晶成長した。
In the semiconductor light emitting device shown in FIG.
N buffer layer 31, n-Al 0.15 Ga 0.85 N cladding layer 32, n-GaN optical guide layer 33, In 0.15 Ga 0.85 N
/ In 0.02 Ga 0.98 N multiple quantum well structure active layer 34, p
-GaN optical guide layer 35, p-Al 0.15 Ga 0.85 N cladding layer 36, p-GaN cap layer 37 was grown by the MOCVD method.

【0081】また、p側オーミック電極39は、Au/
Pt/Niを真空蒸着し、700℃の温度で、20分間
熱処理して形成した。また、n側オーミック電極40
は、Al/Tiを真空蒸着し、熱処理して形成した。
Further, the p-side ohmic electrode 39 is Au /
Pt / Ni was formed by vacuum deposition and heat-treated at a temperature of 700 ° C. for 20 minutes. Also, the n-side ohmic electrode 40
Was formed by vacuum deposition of Al / Ti and heat treatment.

【0082】図5の半導体レーザは、p側オーミック電
極39、n側オーミック電極40に電流が印加される
と、In0.15Ga0.85N/In0.02Ga0.98N多重量子
井戸構造活性層34に電流が注入され、キャリアの再結
合によって発光し、へき開によって形成された共振器面
によって、反射増幅が繰り返され、レーザ光として外部
に出力される。
In the semiconductor laser shown in FIG. 5, when a current is applied to the p-side ohmic electrode 39 and the n-side ohmic electrode 40, a current flows in the In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N multiple quantum well structure active layer. The light is injected, emits light by recombination of carriers, and is reflected and amplified by the resonator surface formed by cleavage, and is output to the outside as laser light.

【0083】図5の半導体レーザでは、基板54に、ク
ラッド層と同一組成のn−Al0.15Ga0.85N単結晶基
板を使用しているので、サファイアやGaN基板を使用
する場合に比べ、クラッド層のAlの混晶比を大きくし
ても結晶成長時にクラックが入りにくく、従って、光の
閉じ込めに十分な組成と厚さを備えたクラッド層が形成
できる。その結果、クラッド層からの光の漏れによるビ
ーム形状の悪化がなく、かつ発振しきい電流密度が低い
半導体レーザが作製される。
In the semiconductor laser of FIG. 5, an n-Al 0.15 Ga 0.85 N single crystal substrate having the same composition as that of the cladding layer is used for the substrate 54, so that the cladding layer is smaller than when a sapphire or GaN substrate is used. Even when the mixed crystal ratio of Al is increased, cracks are unlikely to occur during crystal growth, so that a cladding layer having a composition and a thickness sufficient for confining light can be formed. As a result, a semiconductor laser having a low oscillation threshold current density without deterioration of the beam shape due to light leakage from the cladding layer is manufactured.

【0084】図6は本発明に係る半導体基板の他の作製
工程例を示す図である。図6の作製工程例では、 a.第1の基板(単結晶基板)10にIntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜12を形成する工程(図6(a))と、 b.第1の基板(単結晶基板)10からIntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜12を分離する工程(図6(b))と、 c.IntAluGa(1-t-u)N(0≦t≦1,0≦u≦
1,t+u≦1)単結晶薄膜12を低融点金属16を介
して第2の基板15に貼り付ける工程(図6(c))
と、 d.第2の基板15に貼り付けられたIntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜12上に、低融点金属16の融点以上の温度で、
InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x
+y≦1)単結晶17をエピタキシャル成長する工程
(図6(d))と、 e.第2の基板15からInxAlyGa(1-x-y)N(0≦
x≦1,0≦y≦1,x+y≦1)単結晶17を低融点
金属16の融点以上の温度で分離する工程(図6
(e))とを有し、最終的に、InxAlyGa(1-x-y)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板1
7を作製するようになっている。
FIG. 6 is a view showing another example of the manufacturing process of the semiconductor substrate according to the present invention. In the example of the manufacturing process shown in FIG. The first substrate (single crystal substrate) 10 In t Al u Ga
(1-tu) a step of forming an N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single crystal thin film 12 (FIG. 6A); b. From the first substrate (single crystal substrate) 10 In t Al u Ga
(1-tu) a step of separating the N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single crystal thin film 12 (FIG. 6B); c. In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1, t + u ≦ 1) a step of attaching the single crystal thin film 12 to the second substrate 15 via the low melting point metal 16 (FIG. 6C)
And d. In t Al u Ga affixed to the second substrate 15
(1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) on the single crystal thin film 12 at a temperature equal to or higher than the melting point of the low melting metal 16,
In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+ Y ≦ 1) a step of epitaxially growing the single crystal 17 (FIG. 6D); e. From the second substrate 15, In x Al y Ga (1-xy) N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) a step of separating the single crystal 17 at a temperature equal to or higher than the melting point of the low melting point metal 16 (FIG. 6)
(E)), and finally In x Al y Ga (1-xy)
N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 1
7 are produced.

【0085】ここで、第1の基板(単結晶基板)10とし
ては、サファイア(0001)c面、サファイア(11
−20)a面、MaAl24スピネル(111)面、6
H−SiC(0001)c面、6H−SiC(1−10
0)m面等が使用可能である。
Here, the first substrate (single crystal substrate) 10 is a sapphire (0001) c-plane, a sapphire (11
-20) a-plane, MaAl 2 O 4 spinel (111) plane, 6
H-SiC (0001) c-plane, 6H-SiC (1-10
0) An m-plane or the like can be used.

【0086】また、aの工程において、IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜12の結晶成長方法としては、MOCVD,HV
PE,MBE等が使用可能であるが、上記方法に限定さ
れるものではなく、第1の基板(単結晶基板)10に、I
tAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t+
u≦1)単結晶薄膜12を結晶成長させることができる
方法であれば、その他の方法を用いても良い。また、I
tAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t+
u≦1)単結晶薄膜12を成長する前に、GaNやAl
N等の低温バッファ層やその他の層を先に堆積しても差
し支えなく、第1の基板(単結晶基板)10を使用して成
長した結晶層の表面層がIntAluGa(1-t-u)N(0≦
t≦1,0≦u≦1,t+u≦1)単結晶であれば良
い。
[0086] In the step of a, In t Al u Ga
(1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) MOCVD, HV
Although PE, MBE and the like can be used, the present invention is not limited to the above method, and the first substrate (single crystal substrate) 10
n t Al u Ga (1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t +
u ≦ 1) Other methods may be used as long as the single-crystal thin film 12 can be crystal-grown. Also, I
n t Al u Ga (1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t +
u ≦ 1) Before growing the single crystal thin film 12, GaN or Al
No harm in a low-temperature buffer layer or other layers deposited above such as N, the first substrate (single crystalline substrate) 10 crystal layer surface layer grown using the In t Al u Ga (1- tu) N (0 ≦
t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) Any single crystal may be used.

【0087】また、bの工程において、第1の基板(単
結晶基板)10からIntAluGa(1 -t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜12を分離す
る方法としては、IntAluGa(1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜12を支持基
板に貼り付けた後、化学エッチング,研磨等の方法で第
1の基板(単結晶基板)10を除去する方法や、第1の基
板(単結晶基板)10とIn tAluGa(1-t-u)N(0≦t
≦1,0≦u≦1,t+u≦1)単結晶層12との間に
エッチング等が可能な層を成長しておいた後にその層を
エッチングしリフトオフによって第1の基板(単結晶基
板)10を分離する方法等が使用可能であるが、分離の
方法に関しては、上記の方法に特に限定されるものでは
ない。
In step b, the first substrate (single substrate)
(Crystal substrate) 10 to IntAluGa(1 -tu)N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) Separating the single crystal thin film 12
As a method, IntAluGa(1-tu)N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) Supporting single crystal thin film 12
After affixing to the board, use chemical etching, polishing, etc.
A method of removing one substrate (single crystal substrate) 10 or a first substrate
Plate (single crystal substrate) 10 and In tAluGa(1-tu)N (0 ≦ t
≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) between the single crystal layer 12
After growing a layer that can be etched etc.,
Etch and lift off the first substrate (single crystal substrate
Plate) 10 can be used.
As for the method, it is not particularly limited to the above method.
Absent.

【0088】また、cの工程において、低融点金属16
としては、その融点がInxAlyGa(1-x-y)N(0≦x
≦1,0≦y≦1,x+y≦1)の成長温度と、第2の
基板15を分離する温度よりも低いものであれば、単金
属でも合金でも良い。例えば、インジウム、スズ、ガリ
ウム等が使用可能である。また、第2の基板15として
は、後の工程でInxAlyGa(1-x-y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶をエピタキシャル成長
する際に、その成長温度、成長雰囲気で安定であれば良
く、サファイア,Si,石英等を、単結晶,多結晶,非
晶質を問わず、使用可能である。
In the step c, the low melting metal 16
Has a melting point of In x Al y Ga (1-xy) N (0 ≦ x
A single metal or an alloy may be used as long as it is lower than the growth temperature of ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) and the temperature at which the second substrate 15 is separated. For example, indium, tin, gallium and the like can be used. Further, as the second substrate 15, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) When a single crystal is epitaxially grown, it is sufficient that the single crystal is stable at the growth temperature and in the growth atmosphere, and sapphire, Si, quartz or the like may be used as a single crystal, polycrystal, or amorphous. And can be used.

【0089】また、dの工程において、第2の基板15
に貼り付けられたIntAluGa(1 -t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜12上に、低
融点金属16の融点以上の温度で、InxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶17をエピタキシャル成長する時、IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜12は、溶融金属16上にあるので、第2の基板
15とInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶17との熱膨張係数差や結晶構
造の違い等の影響を受けずに、単結晶17の結晶成長が
進む。結晶成長の方法は、特に限定するものではない
が、厚い単結晶層17を成長することから、HVPE法
や高速のMOCVD法等の成長速度の速い方法が望まし
い。また、n型やp型ドーパントをドープすることによ
り、伝導型を制御することが可能である。
In the step d, the second substrate 15
In pasted ontAluGa(1 -tu)N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) Low on the single crystal thin film 12
At a temperature equal to or higher than the melting point of the melting point metal 16, InxAlyGa
(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single connection
When the crystal 17 is epitaxially grown, IntAluGa
(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single connection
Since the crystalline thin film 12 is on the molten metal 16, the second substrate
15 and InxAlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) Difference in thermal expansion coefficient from single crystal 17 or crystal structure
The crystal growth of the single crystal 17 is not affected by the difference in structure, etc.
move on. The method of crystal growth is not particularly limited.
However, since the thick single crystal layer 17 is grown, the HVPE method is used.
A method with a high growth rate such as a high-speed MOCVD method is desirable.
No. Also, doping with n-type or p-type dopants
It is possible to control the conduction type.

【0090】図7,図8は図6に示した作製工程例の具
体例を示す図である。図7,図8の工程例では、半導体
基板として、n型GaN単結晶基板を作製している。
FIGS. 7 and 8 show a specific example of the example of the manufacturing process shown in FIG. 7 and 8, an n-type GaN single crystal substrate is manufactured as a semiconductor substrate.

【0091】図7,図8を参照すると、先ず、直径2イ
ンチの(0001)c面サファイア基板10上に、MO
CVD法でGaN層12を成長する。GaN層12の成
長は、MOCVD法で行ない、520℃で水素ガスをキ
ャリアガスとして、III族原料にトリメチルガリウム、
V族原料にアンモニアを使用して、GaNバッファ層1
1を約25nm堆積し、その後、1050℃に昇温し、
GaN単結晶層12を10μm成長することによってな
される(図7(a))。
Referring to FIGS. 7 and 8, first, an MO is placed on a (0001) c-plane sapphire substrate 10 having a diameter of 2 inches.
The GaN layer 12 is grown by the CVD method. The GaN layer 12 is grown by MOCVD at 520 ° C. using hydrogen gas as a carrier gas and trimethylgallium as a group III raw material.
GaN buffer layer 1 using ammonia as group V material
1 was deposited to about 25 nm, and then heated to 1050 ° C.
This is performed by growing the GaN single crystal layer 12 by 10 μm (FIG. 7A).

【0092】次いで、有機系の接着剤13で支持基板1
4にGaN単結晶層12の表面を接着し(図7(b−
1))、次いで、サファイア基板10を研磨装置で研磨
除去する(図7(b−2))。
Next, the support substrate 1 was coated with an organic adhesive 13.
4 is bonded to the surface of the GaN single crystal layer 12 (FIG. 7 (b-
1)) Then, the sapphire substrate 10 is polished and removed by a polishing apparatus (FIG. 7B-2).

【0093】次いで、石英基板15とGaN単結晶層1
2とをインジウム16で接着する(図7(c−1))。
ここで、接着方法としては、石英基板15上にインジウ
ム16を載せ、さらにその上に支持基板14に貼り付け
たGaN単結晶層12をGaN単結晶層12表面をイン
ジウム16側にして載せ、インジウム16の融点以上の
温度に加熱し、インジウム16を溶融状態にして接着す
る。
Next, the quartz substrate 15 and the GaN single crystal layer 1
2 are bonded with indium 16 (FIG. 7C-1).
Here, as a bonding method, indium 16 is placed on a quartz substrate 15, and a GaN single crystal layer 12 attached to a support substrate 14 is further placed on the quartz substrate 15 with the surface of the GaN single crystal layer 12 facing indium 16. The indium 16 is heated to a temperature equal to or higher than the melting point of 16 to bond the indium 16 in a molten state.

【0094】しかる後、有機溶剤で有機系の接着剤13
を溶解し、支持基板14を分離する(図8(c−
2))。
Thereafter, the organic adhesive 13 with an organic solvent is used.
Is dissolved to separate the support substrate 14 (FIG. 8C-
2)).

【0095】次いで、GaN単結晶層12を接着した石
英基板15をHVPE装置に移送し、N2ガスをキャリ
アガスとして、また、反応ガスにHClガス、III族原
料に金属ガリウム、V族原料にアンモニアガス、n型ド
ーパントガスに四塩化珪素(SiCl4)を使用して、
1050℃でGaN単結晶層12の表面にn型GaN単
結晶17を300μmの厚さに成長する(図8
(d))。
Next, the quartz substrate 15 to which the GaN single crystal layer 12 was bonded was transferred to an HVPE apparatus, N 2 gas was used as a carrier gas, HCl gas was used as a reaction gas, metal gallium was used as a group III raw material, and metal gallium was used as a group V raw material. Using silicon tetrachloride (SiCl 4 ) for ammonia gas and n-type dopant gas,
At 1050 ° C., an n-type GaN single crystal 17 is grown to a thickness of 300 μm on the surface of the GaN single crystal layer 12 (FIG. 8).
(D)).

【0096】次いで、n型GaN単結晶層17を成長し
た石英基板15をインジウム16の融点以上の温度に加
熱し、インジウム16を溶融状態にして石英基板15を
分離する(図8(e−1))。しかる後、研磨装置を使
用して、GaNバッファ層11を研磨除去し、さらに、
GaN単結晶層17の表面を鏡面状にポリッシングし、
厚さ約300μmのn型GaN単結晶基板17を作製す
る(図8(e−2))。このようにして、半導体基板と
して、n型GaN単結晶基板を作製することができる。
Next, the quartz substrate 15 on which the n-type GaN single crystal layer 17 has been grown is heated to a temperature equal to or higher than the melting point of the indium 16, and the indium 16 is melted to separate the quartz substrate 15 (FIG. 8 (e-1)). )). Thereafter, using a polishing apparatus, the GaN buffer layer 11 is polished and removed.
The surface of the GaN single crystal layer 17 is mirror-polished,
An n-type GaN single crystal substrate 17 having a thickness of about 300 μm is manufactured (FIG. 8E-2). Thus, an n-type GaN single crystal substrate can be manufactured as a semiconductor substrate.

【0097】図6,図7,図8の作製工程例では、In
xAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y
≦1)単結晶17の結晶成長後の冷却過程で、低融点金
属16の凝固点までは、InxAlyGa(1-x-y)N(0≦
x≦1,0≦y≦1,x+y≦1)単結晶層17は基板
15と結合していないので、InxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶層17を
大面積のものにしても、結晶成長温度から低融点金属1
6の凝固点までの冷却時における基板15とIn xAly
Ga(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)
単結晶層17との熱収縮差によるクラックの発生や反り
が低減される。従って、クラックや反りの低減された大
面積のInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶基板17を作製することができ
る。
In the example of the manufacturing process shown in FIGS.
xAlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y
≦ 1) In the cooling process after the crystal growth of the single crystal 17,
Until the solidification point of genus 16, InxAlyGa(1-xy)N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) The single crystal layer 17 is a substrate
15 because it is not bonded toxAlyGa(1-xy)N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1)
Even for large areas, low melting point metals 1
Substrate 15 and In during cooling to the freezing point xAly
Ga(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1)
Crack generation and warpage due to thermal shrinkage difference with single crystal layer 17
Is reduced. Therefore, large cracks and warpage are reduced.
Area InxAlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) The single crystal substrate 17 can be manufactured.
You.

【0098】また、第2の基板15からのInxAly
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単
結晶層17の分離を第2の基板15を損傷することなく
容易に行なうことができ、再利用が可能であるので、低
コスト化が図られる。さらに、第2の基板15には、単
結晶,多結晶,非晶質等が使用できるので、基板選択の
幅が広がり、安価な基板を選択することによって、低コ
スト化が図られる。
The In x Al y G from the second substrate 15
a (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) The single crystal layer 17 can be easily separated without damaging the second substrate 15 and reused. Is possible, so that the cost can be reduced. Further, since a single crystal, polycrystal, amorphous, or the like can be used for the second substrate 15, the range of substrate selection is widened, and the cost can be reduced by selecting an inexpensive substrate.

【0099】なお、上述したcの工程(図6(c))
で、低融点金属16として室温近傍(約30℃)に融点を
もつGa(ガリウム)を使用し、d,eの工程(図6
(d),(e))におけるInxAlyGa(1-x-y)N(0
≦x≦1,0≦y≦1,x+y≦1)単結晶17のエピ
タキシャル成長から、第2の基板15の分離までをGa
を凝固させることなく行なうこともできる。
The above-mentioned step c (FIG. 6 (c))
In this case, Ga (gallium) having a melting point near room temperature (about 30 ° C.) is used as the low melting point metal 16, and the steps d and e are performed (FIG. 6).
(D), (e)) In x Al y Ga (1-xy) N (0
≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) From the epitaxial growth of the single crystal 17 to the separation of the second substrate 15, Ga
Can be performed without coagulation.

【0100】すなわち、この場合には、 a.第1の単結晶基板10にIntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12
を形成する工程(図6(a))と、 b.第1の単結晶基板10からIntAluGa(1-t-u)
N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜1
2を分離する工程(図6(b))と、 c.IntAluGa(1-t-u)N(0≦t≦1,0≦u≦
1,t+u≦1)単結晶薄膜12を溶融状態の金属Ga
(ガリウム)16を介して第2の基板15に貼り付ける
工程(図6(c))と、 d.第2の基板15に貼り付けられたIntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜12上に、金属Ga(ガリウム)16の融点以上
の温度で、InxAlyGa(1-x-y)N(0≦x≦1,0≦
y≦1,x+y≦1)単結晶17をエピタキシャル成長
し、金属Ga(ガリウム)16を凝固させずに冷却させ
る工程(図6(d))と、 e.第2の基板15からInxAlyGa(1-x-y)N(0≦
x≦1,0≦y≦1,x+y≦1)単結晶17を金属G
a(ガリウム)16の融点以上の温度で分離する工程
(図6(e))とを有し、最終的に、InxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶基板17を作製するようになっている。
That is, in this case, a. Int Al u Ga (1-tu) N is provided on the first single crystal substrate 10.
(0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) Single-crystal thin film 12
(FIG. 6A); b. Int Al u Ga (1-tu) from the first single crystal substrate 10
N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single crystal thin film 1
2 (FIG. 6 (b)); c. In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1, t + u ≦ 1) The single crystal thin film 12 is melted into metallic Ga
(G) the step of attaching to the second substrate 15 via the (gallium) 16 (FIG. 6C); d. In t Al u Ga affixed to the second substrate 15
On the (1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single crystal thin film 12, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦
y ≦ 1, x + y ≦ 1) a step of epitaxially growing the single crystal 17 and cooling without solidifying the metal Ga (gallium) 16 (FIG. 6D); e. From the second substrate 15, In x Al y Ga (1-xy) N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) The single crystal 17 is
and a a step of separating at a temperature above the melting point of (gallium) 16 (FIG. 6 (e)), and finally, In x Al y Ga
A (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 17 is manufactured.

【0101】このように、cの工程(図6(c))で、
低融点金属16として室温近傍(約30℃)に融点をもつ
Gaを使用し、d,eの工程(図6(d),(e))に
おけるInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶17のエピタキシャル成長か
ら、第2の基板15の分離までをGaを凝固させること
なく行なうようにすることで、第2の基板15とInx
AlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y
≦1)単結晶17の熱膨張係数差による結晶成長後の冷
却過程での熱歪みの影響を全く受けずに、単結晶基板を
作製することが可能となる。
As described above, in the step c (FIG. 6C),
Ga having a melting point near room temperature (about 30 ° C.) is used as the low melting point metal 16, and In x Al y Ga (1-xy) N ( ) is used in the steps d and e (FIGS. 6D and 6E). 0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) By performing the steps from the epitaxial growth of the single crystal 17 to the separation of the second substrate 15 without solidifying Ga, the second substrate 15 and In x
Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y
.Ltoreq.1) A single crystal substrate can be manufactured without any influence of thermal strain in a cooling process after crystal growth due to a difference in thermal expansion coefficient of the single crystal 17.

【0102】低融点金属16として室温近傍(約30℃)
に融点をもつGaを使用し、InxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶17のエ
ピタキシャル成長から、第2の基板15の分離までをG
aを凝固させることなく行なう場合の具体例について説
明する。なお、この具体例では、半導体基板として、n
型GaN単結晶基板を作製している。
Near room temperature (about 30 ° C.) as low melting point metal 16
Using Ga having a melting point for In x Al y Ga (1-xy) N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) From the epitaxial growth of the single crystal 17 to the separation of the second substrate 15, G
A specific example in the case where a is performed without coagulation will be described. In this specific example, the semiconductor substrate is n
A GaN single crystal substrate is manufactured.

【0103】この具体例では、先ず、直径2インチの
(0001)c面サファイア基板10上に、MOCVDで
GaN層12を成長する。GaN層12の成長はMOC
VDで行ない、520℃で水素ガスをキャリアガスとし
て、III族原料にトリメチルガリウム、V族原料にアン
モニアを使用して、GaNバッファ層11を約25nm
堆積し、その後、1050℃に昇温し、GaN単結晶層
12を10μm成長することによってなされる(図7
(a))。
In this specific example, first, a 2 inch diameter
A GaN layer 12 is grown on a (0001) c-plane sapphire substrate 10 by MOCVD. MOC growth of GaN layer 12
The GaN buffer layer 11 is formed to a thickness of about 25 nm at 520 ° C. using hydrogen gas as a carrier gas, trimethylgallium as a group III material and ammonia as a group V material.
The GaN single crystal layer 12 is deposited and then heated to 1050 ° C. to grow the GaN single crystal layer 12 by 10 μm (FIG. 7).
(A)).

【0104】次いで、有機系の接着剤13で支持基板1
4にGaN単結晶層12の表面を接着し(図7(b−
1))、次いで、サファイア基板10を研磨装置で研磨
除去する(図7(b−2))。
Next, the support substrate 1 was coated with an organic adhesive 13.
4 is bonded to the surface of the GaN single crystal layer 12 (FIG. 7 (b-
1)) Then, the sapphire substrate 10 is polished and removed by a polishing apparatus (FIG. 7B-2).

【0105】次いで、石英基板15とGaN単結晶層1
2とをGa(ガリウム)16で接着する(図7(c−
1))。ここで、接着方法としては、石英基板15上に
Ga(ガリウム)16を載せ、さらにその上に支持基板1
4に貼り付けたGaN単結晶層12をGaN単結晶層1
2表面をGa(ガリウム)16側にして載せ、Ga(ガリ
ウム)16の融点以上の温度に加熱し、Ga(ガリウム)
16を溶融状態にして接着する。
Next, the quartz substrate 15 and the GaN single crystal layer 1
2 are bonded with Ga (gallium) 16 (FIG. 7 (c-
1)). Here, as a bonding method, Ga (gallium) 16 is placed on a quartz substrate 15, and the supporting substrate 1 is further placed thereon.
4 is applied to the GaN single crystal layer 1
2 The surface was placed with the Ga (gallium) 16 side, and heated to a temperature higher than the melting point of Ga (gallium) 16,
16 is melted and bonded.

【0106】しかる後、有機溶剤で有機系の接着材13
を溶解し、支持基板14を分離する(図8(c−
2))。このときの温度はGa(ガリウム)16の融点以
下とする。
Thereafter, the organic adhesive 13 with an organic solvent is used.
Is dissolved to separate the support substrate 14 (FIG. 8C-
2)). The temperature at this time is lower than the melting point of Ga (gallium) 16.

【0107】次いで、GaN単結晶層12を接着した石
英基板15をHVPE装置に移送し、N2ガスをキャリ
アガスとして、また、反応ガスにHClガス、III族原
料に金属ガリウム、V族原料にアンモニアガス、n型ド
ーパントガスに四塩化珪素(SiCl4)を使用して、
1050℃でGaN単結晶基板12の表面にn型GaN
単結晶17を300μmの厚さに成長する(図8
(d))。
Next, the quartz substrate 15 to which the GaN single crystal layer 12 was bonded was transferred to an HVPE apparatus, and N 2 gas was used as a carrier gas, HCl gas was used as a reaction gas, metal gallium was used as a group III raw material, and metal gallium was used as a group V raw material. Using silicon tetrachloride (SiCl 4 ) for ammonia gas and n-type dopant gas,
At 1050 ° C., n-type GaN
A single crystal 17 is grown to a thickness of 300 μm (FIG. 8)
(D)).

【0108】次いで、n型GaN単結晶17の成長後、
Ga(ガリウム)16の融点以上の35℃まで冷却し、こ
の温度を保持して石英基板15を分離する(図8(e−
1))。しかる後、研磨装置を使用して、GaNバッフ
ァ層11を研磨除去し、さらに、GaN単結晶層17の
表面を鏡面状にポリッシングし、厚さ約300μmのn
型GaN単結晶基板17を作製する(図8(e−
2))。このようにして、半導体基板として、n型Ga
N単結晶基板を作製することができる。
Next, after growing the n-type GaN single crystal 17,
The quartz substrate 15 is separated by cooling to 35 ° C. which is equal to or higher than the melting point of Ga (gallium) 16 and maintaining this temperature (see FIG.
1)). Thereafter, the GaN buffer layer 11 is polished and removed using a polishing apparatus, and the surface of the GaN single crystal layer 17 is polished to a mirror-like surface.
A GaN single crystal substrate 17 is manufactured (FIG. 8 (e-
2)). Thus, n-type Ga is used as the semiconductor substrate.
An N single crystal substrate can be manufactured.

【0109】このように、上述のcの工程(図6
(c))で、低融点金属16として室温近傍(約30℃)
に融点をもつGaを使用し、d,eの工程(図6
(d),(e))におけるInxAlyGa(1-x-y)N(0
≦x≦1,0≦y≦1,x+y≦1)単結晶17のエピ
タキシャル成長から、第2の基板15の分離までをGa
を凝固させることなく行なうこともできる。この場合に
は、InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶17の結晶成長中および成長後
の冷却過程においても、金属Ga(ガリウム)16は溶
融状態であるので、InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶層17は第2の基
板15と結合していない。そのため、InxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶層17は、結晶成長中も成長終了後の冷却時も、第2
の基板15とInxAlyGa(1-x-y)N(0≦x≦1,0
≦y≦1,x+y≦1)単結晶層17との熱膨張係数差
による熱歪みの影響をまったく受けないので、Inx
yGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦
1)単結晶層17を大面積にしてもクラックの発生およ
び反りがない。従って、クラックや反りの低減された大
面積のInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶基板17を作製することができ
る。
As described above, the above-mentioned step c (FIG. 6)
(C)), as the low melting point metal 16, around room temperature (about 30 ° C.)
The steps d and e (FIG. 6)
(D), (e)) In x Al y Ga (1-xy) N (0
≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) From the epitaxial growth of the single crystal 17 to the separation of the second substrate 15, Ga
Can be performed without coagulation. In this case, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) Even during the crystal growth of the single crystal 17 and during the cooling process after the growth, the metal Ga (gallium) 16 is in a molten state, so that In x Al y Ga (1-xy) N (0 ≦ x ≤
1,0 ≦ y ≦ 1, x + y ≦ 1) The single crystal layer 17 is not bonded to the second substrate 15. Therefore, In x Al y Ga
The (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 17 has the second crystal structure both during crystal growth and during cooling after the growth is completed.
Substrate 15 and In x Al y Ga (1-xy) N (0 ≦ x ≦ 1,0
.Ltoreq.y.ltoreq.1, x + y.ltoreq.1) Since there is no influence of thermal distortion due to a difference in thermal expansion coefficient from the single crystal layer 17, In x A
l y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦
1) Even if the single crystal layer 17 has a large area, there is no crack generation or warpage. Therefore, large area In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) A single crystal substrate 17 can be manufactured.

【0110】また、第2の基板15は、単結晶,多結
晶,非晶質等が使用できるので、基板選択の幅が広が
り、安価な基板を選択することができる。さらに、第2
の基板15からInxAlyGa(1-x-y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶層17を第2の基板1
5を損傷することなく、容易に分離することができるの
で、基板の再利用が可能である。従って、低コスト化が
図られる。また、低融点金属に母材元素と同じGaを使
用するので、低融点金属による不純物汚染が低減され
る。
Since the second substrate 15 can be made of single crystal, polycrystal, amorphous, or the like, the range of substrate selection can be widened and an inexpensive substrate can be selected. Furthermore, the second
In x Al y Ga (1-xy) N (0 ≦ x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) The single crystal layer 17 is
5 can be easily separated without damaging the substrate 5, so that the substrate can be reused. Therefore, cost reduction is achieved. Further, since the same Ga as the base material element is used as the low melting point metal, impurity contamination by the low melting point metal is reduced.

【0111】また、上述した作製工程例において、第1
の基板(単結晶基板)10は、IntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12
と同程度の熱膨張係数を有しているのが良い。
Further, in the above-described example of the manufacturing process, the first
Substrate (single crystal substrate) 10, In t Al u Ga (1 -tu) N
(0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) Single-crystal thin film 12
It is preferable to have the same thermal expansion coefficient as that of.

【0112】すなわち、第1の基板(単結晶基板)10
は、その上に結晶成長するIntAluGa(1-t-u)N(0
≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12と
熱膨張係数が同程度であり、IntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12
が結晶成長するものであれば良い。例えば、GaNの場
合には、GaAsやGGG(Gd3Ga512)等が使用
できる。GaAsの場合は、(100)GaAsを使用
することで、立方晶GaNが成長し、(111)GaA
sを使用することで、六方晶GaNを成長することがで
きる。
That is, the first substrate (single crystal substrate) 10
Indicates that In t Al u Ga (1-tu) N (0
≦ t ≦ 1,0 ≦ u ≦ 1 , t + u ≦ 1) single-crystal thin film 12 and the thermal expansion coefficient is the same degree, In t Al u Ga (1 -tu) N
(0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) Single-crystal thin film 12
May be any as long as the crystal grows. For example, in the case of GaN, GaAs or GGG (Gd 3 Ga 5 O 12 ) can be used. In the case of GaAs, cubic GaN grows by using (100) GaAs, and (111) GaAs is grown.
By using s, hexagonal GaN can be grown.

【0113】このように、第1の基板(単結晶基板)10
は、IntAluGa(1-t-u)N(0≦t≦1,0≦u≦
1,t+u≦1)単結晶薄膜12と同程度の熱膨張係数
を有していることによって、第1の基板10との熱膨張
係数差によるIntAluGa(1 -t-u)N(0≦t≦1,0
≦u≦1,t+u≦1)単結晶薄膜12の成長後の冷却
時に発生する反りやクラックが少なくなる。これによ
り、大面積基板に比較的厚いIntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)単結晶層12を
成長することができる。従って、IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶層12を第1の基板10から分離する作業も薄い結晶
層を分離する場合に比べて容易になり、歩留まりも向上
する。
As described above, the first substrate (single crystal substrate) 10
Is IntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦
1, t + u ≦ 1) Thermal expansion coefficient similar to that of single crystal thin film 12
Has thermal expansion with the first substrate 10
In by coefficient differencetAluGa(1 -tu)N (0 ≦ t ≦ 1,0
≦ u ≦ 1, t + u ≦ 1) Cooling after growth of single crystal thin film 12
Warpage and cracks that occur sometimes are reduced. This
Relatively large IntAluGa(1-tu)N
(0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1)
Can grow. Therefore, IntAluGa
(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single connection
The work of separating the crystal layer 12 from the first substrate 10 is also a thin crystal.
Easier and better yield than separating layers
I do.

【0114】また、第1の基板10との熱膨張係数差が
小さいので、熱歪みによって、発生する欠陥も熱膨張係
数差が大きな基板を使用した場合に比べて低減される。
最終的に基板となるInxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶層17は、この欠
陥の少ないIntAluGa(1-t-u)N(0≦t≦1,0≦
u≦1,t+u≦1)単結晶層12上に成長するので、
欠陥の少ない高品質のものとなる。従って、不純物が少
なく、クラックや反りが低減されることに加えて、さら
に、大面積で、低コスト、高品質のInxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶基板を作製できる。
Further, since the difference in thermal expansion coefficient from the first substrate 10 is small, defects caused by thermal distortion are reduced as compared with the case where a substrate having a large difference in thermal expansion coefficient is used.
In x Al y Ga (1-xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 17 is less the defect In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦
u ≦ 1, t + u ≦ 1) Since it grows on the single crystal layer 12,
High quality with few defects. Therefore, in addition to having a small amount of impurities, cracks and warpage are reduced, a large-area, low-cost, high-quality In x Al y Ga
(1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate can be manufactured.

【0115】また、第1の基板(単結晶基板)10は、I
tAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t+
u≦1)単結晶薄膜12と熱膨張係数が同程度であれ
ば、その上に積層構造を有していても差し支えない。例
えば、後述のように、第1の基板10として、GaAs
基板上にAlAsやGaAsを積層していても良い。
The first substrate (single crystal substrate) 10
n t Al u Ga (1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t +
u ≦ 1) If the thermal expansion coefficient of the single crystal thin film 12 is substantially the same as that of the single crystal thin film 12, a laminated structure may be provided thereon. For example, as described later, GaAs is used as the first substrate 10.
AlAs or GaAs may be stacked on the substrate.

【0116】また、IntAluGa(1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜12の結晶成
長方法としては、MOCVD,HVPE,MBE等の手
段が使用可能であるが、これは特に限定するものでな
く、第1の基板(単結晶基板)10に、IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単結
晶薄膜12を結晶成長することができる方法であればそ
の他の方法を用いても良い。
[0116] Also, In t Al u Ga (1 -tu) N (0 ≦ t ≦
1, 0 ≦ u ≦ 1, t + u ≦ 1) As a method for growing the single crystal thin film 12, means such as MOCVD, HVPE, MBE, etc. can be used, but this is not particularly limited and the first method can be used. substrate (single crystal substrate) 10, in t Al u Ga
(1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) Other methods may be used as long as the single crystal thin film 12 can be crystal-grown.

【0117】また、IntAluGa(1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜12を成長す
る前に、GaNやAlN等の低温バッファ層やその他の
層を先に堆積しても差し支えなく、第1の基板(単結晶
基板)10を使用して成長した結晶層の表面層がInt
uGa(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦
1)単結晶であれば良い。
[0117] Also, In t Al u Ga (1 -tu) N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) Before growing the single-crystal thin film 12, a low-temperature buffer layer such as GaN or AlN or another layer may be deposited first, and the first substrate (single-layer) may be used. crystal substrate) surface layer of the crystal layer grown using 10 an in t a
l u Ga (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦
1) A single crystal may be used.

【0118】図9,図10は図6に示した作製工程例の
他の具体例を示す図である。なお、図9,図10の工程
例では、半導体基板として、n型GaN単結晶基板を作
製している。
FIGS. 9 and 10 are views showing another specific example of the example of the manufacturing process shown in FIG. 9 and 10, an n-type GaN single crystal substrate is manufactured as a semiconductor substrate.

【0119】図9,図10を参照すると、先ず、直径2
インチの(111)GaAs基板20上にMOCVD法で
AlAs層21,GaAs層22を順次にエピタキシャ
ル成長し、これを第1の基板10とする。そして、この
第1の基板10上にGaN層12を成長する。GaN層
12の成長は、MOCVD法で行ない、520℃で水素
ガスをキャリアガスとして、III族原料にトリメチルガ
リウム、V族原料にアンモニア、モノメチルヒドラジン
を使用して、GaNバッファ層11を約25nm堆積
し、その後、750℃に昇温し、GaN単結晶層11を
20μm成長することによってなされる(図9
(a))。
Referring to FIGS. 9 and 10, first, the diameter 2
An AlAs layer 21 and a GaAs layer 22 are sequentially epitaxially grown on an inch (111) GaAs substrate 20 by MOCVD, and this is used as a first substrate 10. Then, a GaN layer 12 is grown on the first substrate 10. The GaN layer 12 is grown by MOCVD, and a GaN buffer layer 11 is deposited at about 520 nm at 520 ° C. using hydrogen gas as a carrier gas, trimethylgallium as a group III material, and ammonia and monomethylhydrazine as a group V material. Then, the temperature is raised to 750 ° C., and the GaN single crystal layer 11 is grown by 20 μm (FIG. 9).
(A)).

【0120】次いで、有機系の接着剤13で支持基板1
4にGaN単結晶層12の表面を接着し(図9(b−
1))、次いで、フッ酸水溶液に浸し、AlAs層21
を選択的にエッチング除去して、GaAs基板20を分
離する(図9(b−2))。
Next, the support substrate 1 was coated with an organic adhesive 13.
4 was bonded to the surface of the GaN single crystal layer 12 (FIG. 9 (b-
1)) Then, the AlAs layer 21 is immersed in a hydrofluoric acid aqueous solution.
Is selectively removed by etching to separate the GaAs substrate 20 (FIG. 9B-2).

【0121】次いで、石英基板15とGaN単結晶層1
2をGa(ガリウム)16で接着する(図9(c−
1))。接着方法としては、石英基板15上にGa(ガ
リウム)16を載せ、さらにその上に支持基板14に貼
り付けたGaN単結晶層12をGaAs層22をGa
(ガリウム)16側にして載せ、Ga(ガリウム)16の融
点以上の温度に加熱し、Ga(ガリウム)16を溶融状態
にして接着する。
Next, the quartz substrate 15 and the GaN single crystal layer 1
2 are bonded with Ga (gallium) 16 (FIG. 9 (c-
1)). As a bonding method, Ga (gallium) 16 is placed on a quartz substrate 15, and the GaN single crystal layer 12 bonded to the support substrate 14 is further bonded to the GaAs layer 22 by Ga.
It is placed on the (gallium) 16 side, and heated to a temperature equal to or higher than the melting point of Ga (gallium) 16 to bond the gallium 16 in a molten state.

【0122】しかる後、有機溶剤で有機系の接着材13
を溶解し、支持基板14を分離する(図10(c−
2))。このときの温度はGa(ガリウム)16の融点以
下とする。
Thereafter, the organic adhesive 13 with an organic solvent is used.
Is dissolved to separate the support substrate 14 (FIG. 10 (c-
2)). The temperature at this time is lower than the melting point of Ga (gallium) 16.

【0123】次いで、GaN単結晶層12を接着した石
英基板15をHVPE装置に移送し、N2ガスをキャリ
アガスとして、また、反応ガスにHClガス、III族原
料に金属ガリウム、V族原料にアンモニアガス、n型ド
ーパントガスに四塩化珪素(SiCl4)を使用して、
1050℃でGaN単結晶層12の表面にn型GaN単
結晶17を300μm成長する(図10(d))。
Next, the quartz substrate 15 to which the GaN single crystal layer 12 was adhered was transferred to an HVPE apparatus, N 2 gas was used as a carrier gas, HCl gas was used as a reaction gas, metal gallium was used as a group III raw material, and metal gallium was used as a group V raw material. Using silicon tetrachloride (SiCl 4 ) for ammonia gas and n-type dopant gas,
At 1050 ° C., an n-type GaN single crystal 17 is grown to 300 μm on the surface of the GaN single crystal layer 12 (FIG. 10D).

【0124】このように、n型GaN単結晶17の成長
後、Ga(ガリウム)16の融点以上の35℃まで冷却
し、この温度を保持して石英基板15を分離する(図1
0(e−1))。しかる後、研磨装置を使用して、Ga
As層22、GaNバッファ層11を研磨除去し、さら
に、GaN単結晶層17の表面を鏡面状にポリッシング
し、厚さ約300μmのn型GaN単結晶基板17を作
製する(図10(e−2))。このようにして、半導体
基板として、n型GaN単結晶基板を作製することがで
きる。
As described above, after the n-type GaN single crystal 17 is grown, it is cooled to 35 ° C., which is higher than the melting point of Ga (gallium) 16, and the quartz substrate 15 is separated while maintaining this temperature (FIG. 1).
0 (e-1)). Then, using a polishing apparatus, Ga
The As layer 22 and the GaN buffer layer 11 are polished and removed, and the surface of the GaN single crystal layer 17 is mirror-polished to produce an n-type GaN single crystal substrate 17 having a thickness of about 300 μm (FIG. 10E- 2)). Thus, an n-type GaN single crystal substrate can be manufactured as a semiconductor substrate.

【0125】図9,図10の作製工程例では、第1の基
板10として、(111)GaAs基板20にAlAs
層21,GaAs層22を順次に積層したものを使用し
ており、AlAsとGaAsとのフッ酸によるエッチン
グの選択比は非常に大きいので、容易にAlAs層21
のみをエッチング除去することが可能である。従って、
大面積のGaN単結晶層12を容易に、しかもGaAs
基板20を損傷することなく分離することができる。よ
って、大面積で、低コストのGaN基板を作製すること
が可能となる。
In the example of the manufacturing process shown in FIGS. 9 and 10, a (111) GaAs substrate 20 is
Since the layer 21 and the GaAs layer 22 are sequentially laminated and the selectivity of etching between AlAs and GaAs by hydrofluoric acid is very large, the AlAs layer 21 is easily formed.
It is possible to remove only by etching. Therefore,
A large-area GaN single crystal layer 12 can be easily formed using GaAs.
The substrate 20 can be separated without damage. Therefore, a large-area, low-cost GaN substrate can be manufactured.

【0126】本発明では、上述したような各作製方法で
作製されたInxAlyGa(1-x-y)N(0≦x≦1,0≦
y≦1,x+y≦1)単結晶基板17を提供できる。そ
して、InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶17を成長する工程で、n型や
p型ドーパントをドープすることで、所望の伝導型を示
す導電性基板を提供できる。
In the present invention, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦
y ≦ 1, x + y ≦ 1) A single crystal substrate 17 can be provided. Then, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) In the step of growing the single crystal 17, a conductive substrate having a desired conductivity type can be provided by doping with an n-type or p-type dopant.

【0127】すなわち、本発明では、GaN系半導体と
熱膨張係数差がほとんどなく、かつ、格子整合性,熱伝
導性,へき開性,導電性を備えた大面積のInxAly
(1 -x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単
結晶基板を提供できる。
That is, in the present invention, a GaN-based semiconductor
Little difference in coefficient of thermal expansion, lattice matching, heat transfer
Large-area In with conductivity, cleavage, and conductivityxAlyG
a(1 -xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single
A crystal substrate can be provided.

【0128】また、本発明では、上述したように作製さ
れたInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶基板17上に、少なくとも1つ
のP−N接合を含む一般式InvAlwGa(1-V-W)N(0
≦v≦1,0≦w≦1,v+w≦1)で表わされるGa
N系半導体積層構造を積層して、半導体発光素子を提供
できる。
Further, according to the present invention, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) on the single crystal substrate 17, the general formula In v Al w Ga (1- VW) N (0 containing at least one P-N junction
≦ v ≦ 1, 0 ≦ w ≦ 1, v + w ≦ 1)
A semiconductor light emitting device can be provided by stacking N-based semiconductor stacked structures.

【0129】半導体発光素子は、半導体発光素子のp
型,n型層に対応した電極に電流が印加され、P−N接
合に電流が注入され、キャリアの再結合によって、発光
するものである。半導体発光素子を構成するGaN系化
合物半導体積層構造は、少なくとも1つのP−N接合を
有し、このP−N接合に電流が注入され、キャリアの再
結合によって、発光する構造であれば、ホモ接合、シン
グルヘテロ接合、ダブルヘテロ接合、量子井戸構造、多
重量子井戸構造、その他どのような構造であっても差し
支えない。
The semiconductor light emitting device is a semiconductor light emitting device having p
A current is applied to the electrodes corresponding to the type and n-type layers, a current is injected into the PN junction, and light is emitted by recombination of carriers. The GaN-based compound semiconductor laminated structure that constitutes the semiconductor light emitting device has at least one PN junction. If a current is injected into the PN junction and light is emitted by recombination of carriers, a homogenous structure is obtained. A junction, a single hetero junction, a double hetero junction, a quantum well structure, a multiple quantum well structure, or any other structure may be used.

【0130】また、本発明では、半導体発光素子の基板
にInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,
x+y≦1)単結晶基板17が用いられており、基板が
へき開可能であるので、半導体発光素子を半導体レーザ
とした場合には、平行性,平滑性の良いへき開によるレ
ーザ共振器ミラーを有することができる。さらに、基板
を導電性にすることにより(すなわち、InxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶基板17にn型やp型ドーパントをドープすることに
より)、基板裏面に電極を形成された発光素子とするこ
とが可能である。
Further, in the present invention, the substrate of the semiconductor light emitting device has In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1,
x + y ≦ 1) Since the single crystal substrate 17 is used and the substrate can be cleaved, when the semiconductor light emitting element is a semiconductor laser, a laser resonator mirror with cleavage having good parallelism and smoothness should be provided. Can be. Further, by making the substrate to the conductive (i.e., an In x Al y Ga
(1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) By doping the single crystal substrate 17 with an n-type or p-type dopant, and emitting light with electrodes formed on the back surface of the substrate It can be an element.

【0131】図11は本発明に係る半導体発光素子の具
体例を示す図である。なお、図11の半導体発光素子は
半導体レーザとして構成されている。図11を参照する
と、この半導体発光素子は、上述したような作製方法で
作製したn−GaN単結晶基板17上に、n−GaNバ
ッファ層31,n−Al0.15Ga0.85Nクラッド層3
2,n−GaN光ガイド層33,In0.15Ga0.85N/
In0.02Ga0.98N多重量子井戸構造活性層34,p−
GaN光ガイド層35,p−Al0.15Ga0.85Nクラッ
ド層36,p−GaNキャップ層37が順次積層された
積層構造を有している。
FIG. 11 is a view showing a specific example of the semiconductor light emitting device according to the present invention. Note that the semiconductor light emitting device of FIG. 11 is configured as a semiconductor laser. Referring to FIG. 11, this semiconductor light emitting device has an n-GaN buffer layer 31, an n-Al 0.15 Ga 0.85 N cladding layer 3 on an n-GaN single crystal substrate 17 manufactured by the above-described manufacturing method.
2, n-GaN optical guide layer 33, In 0.15 Ga 0.85 N /
In 0.02 Ga 0.98 N multiple quantum well structure active layer 34, p-
It has a laminated structure in which a GaN light guide layer 35, a p-Al 0.15 Ga 0.85 N clad layer 36, and a p-GaN cap layer 37 are sequentially laminated.

【0132】そして、この積層構造のp型GaNキャッ
プ層37の表面からp−Al0.15Ga0.85Nクラッド層
36の途中まで、幅5μmの残しストライタパターンを
使用してエッチングされて導波路となるリッジ構造が形
成されている。ここで、導波路の方向は、〈1−10
0〉方向である。
Then, from the surface of the p-type GaN cap layer 37 having the laminated structure to the middle of the p-Al 0.15 Ga 0.85 N clad layer 36, the waveguide is etched by using the remaining 5 μm wide striper pattern. A ridge structure is formed. Here, the direction of the waveguide is <1-10
0> direction.

【0133】このようにリッジ構造が形成されることに
より露出したp−Al0.15Ga0.85Nクラッド層36表
面には、SiO2からなる保護層38が堆積されてい
る。また、p―GaNキャップ層37上には、p側オー
ミック電極39が形成されている。また、n−GaN単
結晶基板17の裏面には、n側オーミック電極40が形
成されている。この半導体レーザの光共振器面は(1−
100)面をへき開することによって形成されている。
A protective layer 38 made of SiO 2 is deposited on the surface of the p-Al 0.15 Ga 0.85 N clad layer 36 exposed by the formation of the ridge structure. A p-side ohmic electrode 39 is formed on the p-GaN cap layer 37. An n-side ohmic electrode 40 is formed on the back surface of the n-GaN single crystal substrate 17. The optical resonator surface of this semiconductor laser is (1-
100) The surface is formed by cleavage.

【0134】図11の半導体発光素子において、n−G
aNバッファ層31,n−Al0.15Ga0.85Nクラッド
層32,n−GaN光ガイド層33,In0.15Ga0.85
N/In0.02Ga0.98N多重量子井戸構造活性層34,
p−GaN光ガイド層35,p−Al0.15Ga0.85Nク
ラッド層36,p−GaNキャップ層37は、MOCV
D法によって結晶成長した。
In the semiconductor light emitting device shown in FIG.
aN buffer layer 31, n-Al 0.15 Ga 0.85 N cladding layer 32, n-GaN optical guide layer 33, In 0.15 Ga 0.85
N / In 0.02 Ga 0.98 N multiple quantum well structure active layer 34,
The p-GaN optical guide layer 35, the p-Al 0.15 Ga 0.85 N cladding layer 36, and the p-GaN cap layer 37 are composed of MOCV
The crystal was grown by Method D.

【0135】また、p側オーミック電極39は、Au/
Pt/Niを真空蒸着し、700℃の温度で、20分間
熱処理して形成した。また、n側オーミック電極40
は、Al/Tiを真空蒸着し、熱処理して形成した。
The p-side ohmic electrode 39 has an Au /
Pt / Ni was formed by vacuum deposition and heat-treated at a temperature of 700 ° C. for 20 minutes. Also, the n-side ohmic electrode 40
Was formed by vacuum deposition of Al / Ti and heat treatment.

【0136】図11の半導体レーザは、p側オーミック
電極39,n側オーミック電極40に電流が印加される
と、In0.15Ga0.85N/In0.02Ga0.98N多重量子
井戸構造活性層34に電流が注入され、キャリアの再結
合によって発光し、へき開によって形成された共振器面
によって、反射増幅が繰り返され、レーザ光として外部
に出力される。
In the semiconductor laser shown in FIG. 11, when a current is applied to the p-side ohmic electrode 39 and the n-side ohmic electrode 40, a current flows in the In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N multiple quantum well structure active layer. The light is injected, emits light by recombination of carriers, and is reflected and amplified by the resonator surface formed by cleavage, and is output to the outside as laser light.

【0137】このように、本発明では、上述したように
作製されたInxAlyGa(1-x-y)N(0≦x≦1,0≦
y≦1,x+y≦1)単結晶基板17上に、少なくとも
1つのP−N接合を含む一般式InvAlwGa(1-V-W)
N(0≦v≦1,0≦w≦1,v+w≦1)で表わされる
GaN系半導体積層構造を積層して、半導体発光素子が
構成されているので、格子不整合や熱膨張係数の違いに
よる欠陥の発生が抑制された高品質な結晶層からなる発
光素子を提供できる。また、基板裏面に電極が形成され
た発光素子やへき開で形成した共振器ミラーを有する半
導体レーザを作製することも可能である。
As described above, according to the present invention, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦
y ≦ 1, x + on the y ≦ 1) single crystal substrate 17, the formula includes at least one P-N junction In v Al w Ga (1- VW)
Since a semiconductor light emitting device is formed by stacking GaN-based semiconductor laminated structures represented by N (0 ≦ v ≦ 1, 0 ≦ w ≦ 1, v + w ≦ 1), lattice mismatch and difference in thermal expansion coefficient A light-emitting element comprising a high-quality crystal layer in which the generation of defects due to GaN is suppressed can be provided. It is also possible to manufacture a semiconductor laser having a light emitting element in which an electrode is formed on the back surface of the substrate or a resonator mirror formed by cleavage.

【0138】[0138]

【発明の効果】以上に説明したように、請求項1記載の
発明によれば、第1の基板にInrAlsGa(1-r-s)
(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を形
成する工程と、InrAlsGa(1-r-s)N(0≦r≦1,
0≦s≦1,r+s≦1)単結晶薄膜をInxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶と熱膨張係数がほぼ同等である第2の基板に貼り付け
る工程と、第1の基板からInrAlsGa(1-r-s)N(0
≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を分離
する工程と、第2の基板に貼り付けられたInrAls
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単
結晶薄膜上に、InxAlyGa(1-x-y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶をエピタキシャル成長
する工程と、第2の基板からInxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶を分離す
る工程とにより、InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶を半導体基板とし
て作製するので、熱膨張係数差の大きな基板に厚く成長
することによるクラックの発生や反りがなく、実用的な
面積のInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶基板が作製できる。また、第2
の基板は、熱膨張係数がInxAlyGa(1-x-y)N(0≦
x≦1,0≦y≦1,x+y≦1)単結晶とほぼ同等で
あるので、その結晶構造や格子定数は異なっても差し支
えなく、これにより、基板選択の幅が増え、安価な基板
を選択することで、低コストでInxAlyGa(1-x-y)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板が
作製できる。
As described above, according to the present invention, according to the first aspect of the invention, the first substrate In r Al s Ga (1- rs) N
(0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) a step of forming a single crystal thin film, and In r Al s Ga (1-rs) N (0 ≦ r ≦ 1,
0 ≦ s ≦ 1, r + s ≦ 1) The single crystal thin film is formed of In x Al y Ga
(1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) a step of attaching to a second substrate having a thermal expansion coefficient substantially equal to that of a single crystal; r Al s Ga (1-rs) N (0
≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) a step of separating a single-crystal thin film, and In r Al S G attached to the second substrate.
a (1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) In x Al y Ga (1-xy) N (0 ≦ x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) a step of epitaxially growing a single crystal, and a step of preparing In x Al y Ga (1-xy) N from the second substrate.
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) By separating the single crystal, In x Al y Ga (1-xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) Since a single crystal is manufactured as a semiconductor substrate, there is no cracking or warpage due to thick growth on a substrate having a large difference in coefficient of thermal expansion, and a practical area of In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) A single crystal substrate can be manufactured. Also, the second
Has a thermal expansion coefficient of In x Al y Ga (1-xy) N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Since it is almost equivalent to a single crystal, its crystal structure and lattice constant may be different, thereby increasing the range of substrate selection and inexpensive substrates. By selecting, low cost In x Al y Ga (1-xy)
A single crystal substrate of N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) can be manufactured.

【0139】また、請求項2記載の発明によれば、請求
項1記載の半導体基板の作製方法において、第2の基板
は、多結晶IntAluGa(1-t-u)N(0≦t≦1,0≦
u≦1,t+u≦1)基板であるので、熱膨張係数差の
大きな基板に厚く成長することによるクラックの発生や
反りがなく、実用的な面積のInxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板が作
製できる。また、構成元素が同一であるので、基板から
の不純物の混入が低減できる。
[0139] According to the second aspect of the present invention, in the method for manufacturing a semiconductor substrate according to claim 1, wherein the second substrate is a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≤1,0≤
u ≦ 1, t + u ≦ 1) Since there is no crack or warpage due to thick growth on a substrate having a large difference in thermal expansion coefficient, In x Al y Ga (1-xy) N has a practical area.
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) A single crystal substrate can be manufactured. Further, since the constituent elements are the same, the intrusion of impurities from the substrate can be reduced.

【0140】また、請求項3記載の発明によれば、請求
項2記載の半導体基板の作製方法において、InrAls
Ga(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)
単結晶薄膜、多結晶IntAluGa(1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)基板、InxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶の組成がすべて同一であるので、熱膨張係数差による
クラックの発生や反りがより一層低減され、より高品質
の実用的な面積のInxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶基板が作製でき
る。また構成元素が同一であるので、基板からの不純物
も低減される。
According to the third aspect of the present invention, there is provided a method of manufacturing a semiconductor substrate according to the second aspect, wherein the In r Al s
Ga (1-rs) N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1)
Single crystal thin film, polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) Substrate, In x Al y Ga
(1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Since the compositions of the single crystals are all the same, the occurrence of cracks and warpage due to the difference in thermal expansion coefficient are further reduced, higher quality practical area of in x Al y Ga (1- xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) A single crystal substrate can be manufactured. Since the constituent elements are the same, impurities from the substrate are also reduced.

【0141】請求項4記載の発明によれば、第1の基板
にIntAluGa(1-t-u)N(0≦t≦1,0≦u≦1,
t+u≦1)単結晶薄膜を形成する工程と、第1の基板
からIntAluGa(1-t-u)N(0≦t≦1,0≦u≦
1,t+u≦1)単結晶薄膜を分離する工程と、Int
uGa(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦
1)単結晶薄膜を低融点金属を介して第2の基板に貼り
付ける工程と、第2の基板に貼り付けられたIntAlu
Ga(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)
単結晶薄膜上に、低融点金属の融点以上の温度で、In
xAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x+y
≦1)単結晶をエピタキシャル成長する工程と、第2の
基板からInxAlyGa(1-x-y)N(0≦x≦1,0≦y
≦1,x+y≦1)単結晶を低融点金属の融点以上の温
度で分離する工程とにより、InxAl yGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶を半導体
基板として作製するので、クラックや反りが低減された
実用的な面積のInxAlyGa(1 -x-y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶基板を低コストで作製
することができる。
According to the fourth aspect of the present invention, the first substrate
IntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1,
t + u ≦ 1) a step of forming a single crystal thin film and a first substrate
To IntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦
1, t + u ≦ 1) a step of separating a single crystal thin film;tA
luGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦
1) A single crystal thin film is attached to a second substrate via a low melting point metal.
Attaching step and In attached to the second substrate.tAlu
Ga(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1)
At a temperature higher than the melting point of the low melting point metal,
xAlyGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y
≦ 1) a step of epitaxially growing a single crystal;
In from substratexAlyGa(1-xy)N (0 ≦ x ≦ 1,0 ≦ y
≦ 1, x + y ≦ 1) A single crystal is heated to a temperature not lower than the melting point of
By the process of separatingxAl yGa(1-xy)N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Single crystal semiconductor
Cracks and warpage are reduced because it is manufactured as a substrate
Practical area of InxAlyGa(1 -xy)N (0 ≦ x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) Low cost production of single crystal substrate
can do.

【0142】また、請求項5記載の発明によれば、第1
の基板にIntAluGa(1-t-u)N(0≦t≦1,0≦u
≦1,t+u≦1)単結晶薄膜を形成する工程と、第1
の基板からIntAluGa(1-t-u)N(0≦t≦1,0≦
u≦1,t+u≦1)単結晶薄膜を分離する工程と、I
tAluGa(1-t-u)N(0≦t≦1,0≦u≦1,t+
u≦1)単結晶薄膜を溶融状態の金属Gaを介して第2
の基板に貼り付ける工程と、第2の基板に貼り付けられ
たIntAluGa(1-t-u)N(0≦t≦1,0≦u≦1,
t+u≦1)単結晶薄膜上に、金属Gaの融点以上の温
度で、InxAl yGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶をエピタキシャル成長し、金属
Gaを凝固させずに冷却させる工程と、第2の基板から
InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦1,x
+y≦1)単結晶を金属Gaの融点以上の温度で分離す
る工程とにより、InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶を半導体基板とし
て作製するので、不純物が少なく、クラックや反りが低
減された実用的な面積のInxAlyGa(1-x-y)N(0≦
x≦1,0≦y≦1,x+y≦1)単結晶基板を低コス
トで作製することができる。
According to the fifth aspect of the present invention, the first
In substratetAluGa(1-tu)N (0 ≦ t ≦ 1,0 ≦ u
≦ 1, t + u ≦ 1) a step of forming a single crystal thin film;
From the substrate oftAluGa(1-tu)N (0 ≦ t ≦ 1,0 ≦
u ≦ 1, t + u ≦ 1) a step of separating a single crystal thin film;
ntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t +
u ≦ 1) The single crystal thin film is
Attaching to the second substrate, and attaching to the second substrate
IntAluGa(1-tu)N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1,
t + u ≦ 1) Temperature above the melting point of metallic Ga on the single crystal thin film
In degreesxAl yGa(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) A single crystal is epitaxially grown and metal
A step of cooling Ga without coagulating;
InxAlyGa(1-xy)N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+ Y ≦ 1) Separating the single crystal at a temperature higher than the melting point of metallic Ga
In stepxAlyGa(1-xy)N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) Single crystal as semiconductor substrate
Since it is manufactured by the method, there are few impurities and low cracks and warpage.
Reduced practical area of InxAlyGa(1-xy)N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Low cost single crystal substrate
Can be made with

【0143】また、請求項6記載の発明によれば、請求
項4または請求項5記載の半導体基板の作製方法におい
て、前記第1の基板はIntAluGa(1-t-u)N(0≦t
≦1,0≦u≦1,t+u≦1)単結晶薄膜と同程度の
熱膨張係数を有しているので、クラックや反りが低減さ
れた実用的な面積の高品質なInxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板を低
コストで作製することができる。
[0143] According to the sixth aspect of the present invention, in the method for manufacturing a semiconductor substrate according to claim 4 or claim 5, wherein the first substrate is In t Al u Ga (1- tu) N (0 ≤t
≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) Since it has a thermal expansion coefficient similar to that of a single crystal thin film, high-quality In x Al y Ga with a practical area in which cracks and warpage are reduced. (1-xy) N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) A single crystal substrate can be manufactured at low cost.

【0144】また、請求項7記載の発明によれば、請求
項1乃至請求項6のいずれか一項に記載の作製方法によ
って作製されたInxAlyGa(1-x-y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶からなるので、GaN
系半導体との格子整合性,熱伝導性,へき開性,導電性
を備えた大面積のInxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶基板を提供でき
る。
According to the seventh aspect of the present invention, In x Al y Ga (1-xy) N (0 ≦ 1) manufactured by the manufacturing method according to any one of the first to sixth aspects. x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) Since it is composed of a single crystal, GaN
Lattice matching with the system semiconductor, thermal conductivity, cleavage resistance, a large area with a conductive In x Al y Ga (1- xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) A single crystal substrate can be provided.

【0145】また、請求項8記載の発明によれば、請求
項7のInxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶の半導体基板上に、少なくとも
一つのP-N接合を含む一般式InvAlwGa(1-V-W)N
(0≦v≦1,0≦w≦1,v+w≦1)で表わされるG
aN系半導体積層構造が積層されて構成されているの
で、欠陥が低減された高品質な結晶層からなる半導体発
光素子を提供できる。また、基板裏面に電極が形成さ
れ、へき開による共振器ミラーを有する半導体レーザを
提供できる。
According to the invention of claim 8, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + a y ≦ 1) single crystal semiconductor substrate, the general formula In v Al w Ga (1- VW) N containing at least one P-N junction
G represented by (0 ≦ v ≦ 1, 0 ≦ w ≦ 1, v + w ≦ 1)
Since the aN-based semiconductor stacked structure is formed by stacking, a semiconductor light emitting device including a high-quality crystal layer with reduced defects can be provided. Further, it is possible to provide a semiconductor laser having an electrode formed on the back surface of the substrate and having a cavity mirror formed by cleavage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体基板の作製工程例を示す図
である。
FIG. 1 is a view showing an example of a manufacturing process of a semiconductor substrate according to the present invention.

【図2】図1に示した半導体基板の作製工程例の具体例
を示す図である。
FIG. 2 is a diagram showing a specific example of a manufacturing process example of the semiconductor substrate shown in FIG.

【図3】第2の基板を多結晶IntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)基板にする場合
の作製工程例を示す図である。
[3] The second substrate polycrystalline In t Al u Ga (1- tu) N
It is a figure which shows the example of a manufacturing process in the case of making into a (0 <= t <1,0 <= u <1, t + u <= 1) board | substrate.

【図4】InrAlsGa(1-r-s)N(0≦r≦1,0≦s
≦1,r+s≦1)単結晶薄膜、多結晶IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)基
板、InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶の組成をすべて同一にする場合
の作製工程例を示す図である。
[4] In r Al s Ga (1- rs) N (0 ≦ r ≦ 1,0 ≦ s
≦ 1, r + s ≦ 1 ) single-crystalline thin film, polycrystalline In t Al u Ga
(1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) substrate, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) is a diagram showing an example of a manufacturing process in the case where the compositions of single crystals are all the same.

【図5】本発明に係る半導体発光素子の具体例を示す図
である。
FIG. 5 is a diagram showing a specific example of a semiconductor light emitting device according to the present invention.

【図6】本発明に係る半導体基板の作製工程例を示す図
である。
FIG. 6 is a diagram illustrating an example of a manufacturing process of a semiconductor substrate according to the present invention.

【図7】図6に示した半導体基板の作製工程例の具体例
を示す図である。
FIG. 7 is a diagram illustrating a specific example of a manufacturing process example of the semiconductor substrate illustrated in FIG. 6;

【図8】図6に示した半導体基板の作製工程例の具体例
を示す図である。
8 is a diagram showing a specific example of a manufacturing process example of the semiconductor substrate shown in FIG.

【図9】図6に示した半導体基板の作製工程例の具体例
を示す図である。
9 is a diagram showing a specific example of a manufacturing process example of the semiconductor substrate shown in FIG.

【図10】図6に示した半導体基板の作製工程例の具体
例を示す図である。
10 is a diagram showing a specific example of a manufacturing process example of the semiconductor substrate shown in FIG. 6;

【図11】本発明に係る半導体発光素子の具体例を示す
図である。
FIG. 11 is a diagram showing a specific example of a semiconductor light emitting device according to the present invention.

【図12】従来の半導体レーザを示す図である。FIG. 12 is a view showing a conventional semiconductor laser.

【図13】従来の半導体レーザを示す図である。FIG. 13 is a diagram showing a conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

10 第1の基板(単結晶基板) 11 GaNバッファ層 12 IntAluGa(1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜 13 有機系の接着剤 14 支持基板 15 第2の基板 16 低融点金属(インジウムまたはガリ
ウム) 17 InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶基板 20 (111)GaAs基板 21 AlAs層 22 GaAs層 31 n−GaNバッファ層 32 n−Al0.15Ga0.85Nクラッド層 33 n−GaN光ガイド層 34 In0.15Ga0.85N/In0.02Ga0.98N多
重量子井戸構造活性層 35 p−GaN光ガイド層 36 p−Al0.15Ga0.85Nクラッド層 37 p−GaNキャップ層 38 SiO2からなる保護層 39 p側オーミック電極 40 n側オーミック電極 50 第1の基板(単結晶基板) 51 GaNバッファ層 52 InrAlsGa(1-r-s)N(0≦r≦
1,0≦s≦1,r+s≦1)単結晶薄膜 53 第2の基板 54 InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶 111 (0001)サファイア基板 112 n型GaN低温バッファ層 113,132 n型のGaNからなる高温バッファ
層 114 SiO2選択成長マスク 115,133 n−In0.1Ga0.9Nクラック防止
層 116,134 n−Al0.14Ga0.86N/GaN
MD−SLS(モジュレーションドープ歪み超格子)クラ
ッド層 117,135 n−GaN光ガイド層 118,136 In0.15Ga0.86N/In0.02Ga
0.98N MQW活性層 120,138 p−GaN層光ガイド層 121,139 p−Al0.14Ga0.86N/GaN M
D−SLSクラッド層 122,140 p型GaN層キャップ層 123,143 P側電極 124,142 SiO2保護層 125,141 n側電極 131 (0001)面GaN基板
10 first substrate (single crystalline substrate) 11 GaN buffer layer 12 In t Al u Ga (1 -tu) N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) Single-crystal thin film 13 Organic adhesive 14 Support substrate 15 Second substrate 16 Low melting point metal (indium or gallium) 17 In x Al y Ga (1-xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 20 (111) GaAs substrate 21 AlAs layer 22 GaAs layer 31 n-GaN buffer layer 32 n-Al 0.15 Ga 0.85 N cladding layer 33 n-GaN optical guide layer 34 In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N Multiple quantum well structure active layer 35 p-GaN optical guide layer 36 p-Al 0.15 Ga 0.85 N clad layer 37 p-GaN cap layer 38 protective layer made of SiO 2 39 p side ohmic electrode 40 n-side ohmic electrode 50 first substrate (single crystalline substrate) 51 GaN buffer layer 52 in r Al s Ga (1 -rs) n (0 ≦ r ≦
1,0 ≦ s ≦ 1, r + s ≦ 1) Single-crystal thin film 53 Second substrate 54 In x Al y Ga (1-xy) N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal 111 (0001) sapphire substrate 112 n-type GaN low-temperature buffer layer 113, 132 high-temperature buffer layer made of n-type GaN 114 SiO 2 selective growth mask 115, 133 n− In 0.1 Ga 0.9 N crack prevention layer 116, 134 n-Al 0.14 Ga 0.86 N / GaN
MD-SLS (modulation-doped strained superlattice) cladding layer 117,135 n-GaN optical guiding layer 118,136 In 0.15 Ga 0.86 N / In 0.02 Ga
0.98 N MQW active layer 120,138 p-GaN layer Light guide layer 121,139 p-Al 0.14 Ga 0.86 N / GaN M
D-SLS cladding layer 122, 140 p-type GaN layer cap layer 123, 143 P-side electrode 124, 142 SiO 2 protective layer 125, 141 n-side electrode 131 (0001) plane GaN substrate

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01S 5/343 H01S 5/343 Fターム(参考) 4G077 AA03 BE11 BE15 DB08 ED06 FJ03 FJ06 HA02 HA12 TA04 5F041 AA40 CA02 CA03 CA04 CA05 CA14 CA23 CA34 CA40 CA65 CA74 CA82 CA92 FF16 5F045 AA02 AA04 AB09 AB14 AB17 AB31 AB32 AC07 AC12 AC15 AC19 AD14 AE29 AF01 AF04 AF07 AF09 CA09 CA10 CA11 CA12 CB01 CB02 DA51 DA52 DA53 DA54 DA55 DA57 DA62 DA63 DA64 DB01 GH08 GH09 HA11 HA12 HA14 HA16 5F073 AA13 AA74 CA07 CB02 CB04 CB05 CB07 DA05 EA29 5F103 AA04 DD01 GG01 HH03 HH04 JJ01 JJ03 KK01 LL01 LL02 LL03 LL16 LL17 LL18 PP03 PP07 RR08 RR10 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H01S 5/343 H01S 5/343 F term (reference) 4G077 AA03 BE11 BE15 DB08 ED06 FJ03 FJ06 HA02 HA12 TA04 5F041 AA40 CA02 CA03 CA04 CA05 CA14 CA23 CA34 CA40 CA65 CA74 CA82 CA92 FF16 5F045 AA02 AA04 AB09 AB14 AB17 AB31 AB32 AC07 AC12 AC15 AC19 AD14 AE29 AF01 AF04 AF07 AF09 CA09 CA10 CA11 CA12 CB01 CB02 DA51 DA52 DA53 DA54 DA55 DA57 DA62 DA63 DA64 DB01 GH08 GH08 AA13 AA74 CA07 CB02 CB04 CB05 CB07 DA05 EA29 5F103 AA04 DD01 GG01 HH03 HH04 JJ01 JJ03 KK01 LL01 LL02 LL03 LL16 LL17 LL18 PP03 PP07 RR08 RR10

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板にInrAlsGa(1-r-s)
(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を形
成する工程と、InrAlsGa(1-r-s)N(0≦r≦1,
0≦s≦1,r+s≦1)単結晶薄膜をInxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶と熱膨張係数がほぼ同等である第2の基板に貼り付け
る工程と、第1の基板からInrAlsGa(1-r-s)N(0
≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を分離
する工程と、第2の基板に貼り付けられたInrAls
(1-r-s)N(0≦r≦1,0≦s≦1,r+s≦1)単
結晶薄膜上に、InxAlyGa(1-x-y)N(0≦x≦1,
0≦y≦1,x+y≦1)単結晶をエピタキシャル成長
する工程と、第2の基板からInxAlyGa(1-x- y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶を分離す
る工程とにより、InxAlyGa(1-x-y)N(0≦x≦
1,0≦y≦1,x+y≦1)単結晶を半導体基板とし
て作製することを特徴とする半導体基板の作製方法。
1. A first substrate comprising InrAlsGa(1-rs)N
(0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1)
And InrAlsGa(1-rs)N (0 ≦ r ≦ 1,
0 ≦ s ≦ 1, r + s ≦ 1)xAlyGa
(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single connection
To a second substrate that has almost the same thermal expansion coefficient as the crystal
And the step of removing In from the first substrate.rAlsGa(1-rs)N (0
≤ r ≤ 1, 0 ≤ s ≤ 1, r + s ≤ 1) Separation of single crystal thin film
And the step of bonding In on the second substrate.rAlsG
a(1-rs)N (0 ≦ r ≦ 1, 0 ≦ s ≦ 1, r + s ≦ 1) unit
In the crystal thin film, InxAlyGa(1-xy)N (0 ≦ x ≦ 1,
0 ≦ y ≦ 1, x + y ≦ 1) Single crystal epitaxial growth
And a step of performing In from the second substrate.xAlyGa(1-x- y)N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Separates a single crystal
In stepxAlyGa(1-xy)N (0 ≦ x ≦
1,0 ≦ y ≦ 1, x + y ≦ 1) Single crystal as semiconductor substrate
A method for manufacturing a semiconductor substrate, characterized by being manufactured by:
【請求項2】 請求項1記載の半導体基板の作製方法に
おいて、第2の基板は、多結晶IntAluGa(1-t-u)
N(0≦t≦1,0≦u≦1,t+u≦1)基板であるこ
とを特徴とする半導体基板の作製方法。
2. A method for manufacturing a semiconductor substrate according to claim 1, wherein the second substrate is a polycrystalline In t Al u Ga (1- tu)
A method for manufacturing a semiconductor substrate, wherein the substrate is an N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) substrate.
【請求項3】 請求項2記載の半導体基板の作製方法に
おいて、InrAlsGa(1-r-s)N(0≦r≦1,0≦s
≦1,r+s≦1)単結晶薄膜、多結晶IntAluGa
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)基
板、InxAlyGa(1-x-y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶の組成がすべて同一であること
を特徴とする半導体基板の作製方法。
3. The method for manufacturing a semiconductor substrate according to claim 2, wherein In r Al s Ga (1-rs) N (0 ≦ r ≦ 1, 0 ≦ s
≦ 1, r + s ≦ 1 ) single-crystalline thin film, polycrystalline In t Al u Ga
(1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) substrate, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) A method for manufacturing a semiconductor substrate, wherein the compositions of single crystals are all the same.
【請求項4】 第1の基板にIntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を形
成する工程と、第1の基板からIntAluGa(1-t-u)
N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を
分離する工程と、IntAluGa(1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜を低融点金属
を介して第2の基板に貼り付ける工程と、第2の基板に
貼り付けられたIntAluGa(1-t-u)N(0≦t≦1,
0≦u≦1,t+u≦1)単結晶薄膜上に、低融点金属
の融点以上の温度で、InxAlyGa(1-x-y)N(0≦x
≦1,0≦y≦1,x+y≦1)単結晶をエピタキシャ
ル成長する工程と、第2の基板からInxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶を低融点金属の融点以上の温度で分離する工程とによ
り、InxAlyGa(1-x -y)N(0≦x≦1,0≦y≦
1,x+y≦1)単結晶を半導体基板として作製するこ
とを特徴とする半導体基板の作製方法。
4. The method according to claim 1, wherein the first substrate comprises In.tAluGa(1-tu)N
(0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1)
Forming the first substrate and forming In from the first substrate.tAluGa(1-tu)
N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) single crystal thin film
Separating and IntAluGa(1-tu)N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) Use single crystal thin film with low melting point metal
Attaching to the second substrate through
Pasted IntAluGa(1-tu)N (0 ≦ t ≦ 1,
0 ≦ u ≦ 1, t + u ≦ 1) Low melting point metal on single crystal thin film
At a temperature equal to or higher than the melting point ofxAlyGa(1-xy)N (0 ≦ x
≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) Epitaxy single crystal
And a step of growing In from the second substrate.xAlyGa
(1-xy)N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single connection
Separating the crystals at a temperature above the melting point of the low melting metal.
InxAlyGa(1-x -y)N (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) Production of single crystal as semiconductor substrate
And a method for manufacturing a semiconductor substrate.
【請求項5】 第1の基板にIntAluGa(1-t-u)
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を形
成する工程と、第1の基板からIntAluGa(1-t-u)
N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を
分離する工程と、IntAluGa(1-t-u)N(0≦t≦
1,0≦u≦1,t+u≦1)単結晶薄膜を溶融状態の
金属Gaを介して第2の基板に貼り付ける工程と、第2
の基板に貼り付けられたIntAluGa(1-t-u)N(0≦
t≦1,0≦u≦1,t+u≦1)単結晶薄膜上に、金
属Gaの融点以上の温度で、InxAlyGa(1-x-y)
(0≦x≦1,0≦y≦1,x+y≦1)単結晶をエピタ
キシャル成長し、金属Gaを凝固させずに冷却させる工
程と、第2の基板からInxAlyGa(1-x-y)N(0≦x
≦1,0≦y≦1,x+y≦1)単結晶を金属Gaの融
点以上の温度で分離する工程とにより、InxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶を半導体基板として作製することを特徴とする半導体
基板の作製方法。
5. A first substrate In t Al u Ga (1- tu) N
(0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) forming a single-crystal thin film, the first substrate In t Al u Ga (1- tu)
N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) and the step of separating the single crystal thin film, In t Al u Ga (1 -tu) N (0 ≦ t ≦
1,0 ≦ u ≦ 1, t + u ≦ 1) a step of attaching the single crystal thin film to the second substrate via the molten metal Ga;
An In t pasted in the substrate Al u Ga (1-tu) N (0 ≦
to t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film, at a temperature above the melting point of the metal Ga, In x Al y Ga ( 1-xy) N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) a step of epitaxially growing a single crystal and cooling without solidifying the metal Ga, and a step of In x Al y Ga (1-xy) from the second substrate N (0 ≦ x
≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) a step of separating the single crystal at a temperature equal to or higher than the melting point of metal Ga, thereby obtaining In x Al y Ga
A method for manufacturing a semiconductor substrate, comprising using (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal as a semiconductor substrate.
【請求項6】 請求項4または請求項5記載の半導体基
板の作製方法において、前記第1の基板はIntAlu
(1-t-u)N(0≦t≦1,0≦u≦1,t+u≦1)単
結晶薄膜と同程度の熱膨張係数を有していることを特徴
とする半導体基板の作製方法。
6. The method of claim 4 or the method for manufacturing a semiconductor substrate according to claim 5, wherein the first substrate is In t Al u G
a (1-tu) N (0 ≦ t ≦ 1, 0 ≦ u ≦ 1, t + u ≦ 1) A method for manufacturing a semiconductor substrate, which has a thermal expansion coefficient similar to that of a single crystal thin film.
【請求項7】 請求項1乃至請求項6のいずれか一項に
記載の作製方法によって作製されたInxAlyGa
(1-x-y)N(0≦x≦1,0≦y≦1,x+y≦1)単結
晶からなることを特徴とする半導体基板。
7. An In x Al y Ga manufactured by the manufacturing method according to any one of claims 1 to 6.
A semiconductor substrate comprising (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) single crystal.
【請求項8】 請求項7のInxAlyGa(1-x-y)N(0
≦x≦1,0≦y≦1,x+y≦1)単結晶の半導体基
板上に、少なくとも一つのP-N接合を含む一般式Inv
AlwGa(1-V-W)N(0≦v≦1,0≦w≦1,v+w
≦1)で表わされるGaN系半導体積層構造が積層され
て構成されていることを特徴とする半導体発光素子。
8. The method of claim 7, wherein In x Al y Ga (1-xy) N (0
≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) The general formula In v including at least one PN junction on a single crystal semiconductor substrate
Al w Ga ( 1-VW ) N (0 ≦ v ≦ 1, 0 ≦ w ≦ 1, v + w
<1) A semiconductor light emitting device comprising a stacked structure of a GaN-based semiconductor laminated structure represented by the formula (1).
JP17249599A 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element Pending JP2001007394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17249599A JP2001007394A (en) 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17249599A JP2001007394A (en) 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Publications (1)

Publication Number Publication Date
JP2001007394A true JP2001007394A (en) 2001-01-12

Family

ID=15943044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17249599A Pending JP2001007394A (en) 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP2001007394A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319545A (en) * 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd MANUFACTURING METHOD OF GaN CRYSTAL AND BASE MATERIAL FOR CRYSTAL GROWTH
US7105857B2 (en) 2002-07-08 2006-09-12 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
US7301175B2 (en) 2001-10-12 2007-11-27 Nichia Corporation Light emitting apparatus and method of manufacturing the same
JP2008543087A (en) * 2005-05-31 2008-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method and apparatus for growing flat nonpolar {1-100} m-plane gallium nitride by metal organic chemical vapor deposition (MOCVD)
KR100916199B1 (en) * 2007-08-16 2009-09-08 삼성전기주식회사 Manufacturing method of single crystal substrate and manufacturing method of solar cell using it
WO2012090252A1 (en) * 2010-12-28 2012-07-05 Dowaエレクトロニクス株式会社 Semiconductor device and process for production thereof
US8450192B2 (en) 2002-12-16 2013-05-28 The Regents Of The University Of California Growth of planar, non-polar, group-III nitride films
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
US9196793B2 (en) 2012-03-27 2015-11-24 Nichia Corporation Vertical nitride semiconductor device and method for manufacturing same

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319545A (en) * 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd MANUFACTURING METHOD OF GaN CRYSTAL AND BASE MATERIAL FOR CRYSTAL GROWTH
US7301175B2 (en) 2001-10-12 2007-11-27 Nichia Corporation Light emitting apparatus and method of manufacturing the same
US7390684B2 (en) 2001-10-12 2008-06-24 Nichia Corporation Light emitting apparatus and method of manufacturing the same
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US7105857B2 (en) 2002-07-08 2006-09-12 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
US7378334B2 (en) 2002-07-08 2008-05-27 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
US8450192B2 (en) 2002-12-16 2013-05-28 The Regents Of The University Of California Growth of planar, non-polar, group-III nitride films
KR101499203B1 (en) 2005-05-31 2015-03-18 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Growth of planar non-polar (1-100) m-plane gallium nitride with metalorganic chemical vapor deposition (MOCVD)
JP2014099616A (en) * 2005-05-31 2014-05-29 Regents Of The Univ Of California Method and device for growing planar non-polar {1-100} m-plane gallium nitride using metalorganic chemical vapor deposition (mocvd)
US8795440B2 (en) 2005-05-31 2014-08-05 The Regents Of The University Of California Growth of non-polar M-plane III-nitride film using metalorganic chemical vapor deposition (MOCVD)
JP2008543087A (en) * 2005-05-31 2008-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method and apparatus for growing flat nonpolar {1-100} m-plane gallium nitride by metal organic chemical vapor deposition (MOCVD)
KR100916199B1 (en) * 2007-08-16 2009-09-08 삼성전기주식회사 Manufacturing method of single crystal substrate and manufacturing method of solar cell using it
CN103283003A (en) * 2010-12-28 2013-09-04 同和电子科技有限公司 Semiconductor device and process for production thereof
US20140015105A1 (en) * 2010-12-28 2014-01-16 Wavesquare Inc. Semiconductor device and manufacturing method therefor
WO2012090252A1 (en) * 2010-12-28 2012-07-05 Dowaエレクトロニクス株式会社 Semiconductor device and process for production thereof
US8963290B2 (en) 2010-12-28 2015-02-24 Dowa Electronics Materials Co., Ltd. Semiconductor device and manufacturing method therefor
JP5847732B2 (en) * 2010-12-28 2016-01-27 Dowaエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
US9196793B2 (en) 2012-03-27 2015-11-24 Nichia Corporation Vertical nitride semiconductor device and method for manufacturing same
US9287481B2 (en) 2012-03-27 2016-03-15 Nichia Corporation Vertical nitride semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP4388720B2 (en) Manufacturing method of semiconductor light emitting device
JP3974667B2 (en) Manufacturing method of semiconductor light emitting device
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP2000323417A (en) Manufacture for iii group nitride semiconductor and light emitting element thereof
JP2002217116A (en) Method for manufacturing crystal film, crystal substrate, and semiconductor device
US6797532B2 (en) Semiconductor device and method for manufacturing the same
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2002145700A (en) Sapphire substrate, semiconductor device, electronic part and crystal growing method
JP2001111174A (en) Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate
JPH11260737A (en) Manufacture of semiconductor substrate and semiconductor light emitting element
JP2001007394A (en) Semiconductor substrate, manufacture thereof and semiconductor light emitting element
JP2000252219A (en) PRODUCTION OF GaN SUBSTRATE
JP2003124576A (en) Nitride semiconductor substrate and its growing method
JP4551203B2 (en) Group III nitride crystal manufacturing method
JP2002009003A (en) Semiconductor substrate, its manufacturing method, and light emitting device
JP3528814B2 (en) Method for manufacturing single substrate made of nitride semiconductor
JP3566476B2 (en) Method for manufacturing semiconductor light emitting device
JP3454037B2 (en) GaN-based element substrate, method of manufacturing the same, and GaN-based element
JP2003264314A (en) Semiconductor device and its manufacturing method
JP2000022283A (en) Semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
JP2003332244A (en) Method for manufacturing nitride semiconductor substrate
JP4141076B2 (en) Method for manufacturing group III nitride semiconductor substrate
JPH1197803A (en) Semiconductor light-emitting device
JP2003218468A (en) Semiconductor laser element and manufacturing method therefor