JP2000357699A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000357699A JP2000357699A JP11170257A JP17025799A JP2000357699A JP 2000357699 A JP2000357699 A JP 2000357699A JP 11170257 A JP11170257 A JP 11170257A JP 17025799 A JP17025799 A JP 17025799A JP 2000357699 A JP2000357699 A JP 2000357699A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- film
- bump
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。特には、ＴＡＢ実装時にパッシベ
ーション膜へのクラックの発生を抑制できる半導体装置
及びその製造方法に関する。The present invention relates to a semiconductor device and a method for manufacturing the same. In particular, the present invention relates to a semiconductor device capable of suppressing the occurrence of cracks in a passivation film during TAB mounting and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】図２は、従来の半導体装置を示す断面図
である。2. Description of the Related Art FIG. 2 is a sectional view showing a conventional semiconductor device.
【０００３】シリコン基板１０上に絶縁膜１１を形成し
た後、この絶縁膜１１上にスパッタ法によりＡｌ合金膜
を堆積する。次に、このＡｌ合金膜上にフォトレジスト
膜（図示せず）を設け、このフォトレジスト膜をマスク
としてＡｌ合金膜をエッチングすることにより、絶縁膜
１１上にＡｌ合金パッド２１，２２を形成する。これら
のＡｌ合金パッド２１，２２は隣接して配置されてい
る。また、Ａｌ合金パッド２１，２２は図示せぬ半導体
素子に電気的に接続されている。After an insulating film 11 is formed on a silicon substrate 10, an Al alloy film is deposited on the insulating film 11 by a sputtering method. Next, a photoresist film (not shown) is provided on the Al alloy film, and the Al alloy film is etched using the photoresist film as a mask, thereby forming Al alloy pads 21 and 22 on the insulating film 11. . These Al alloy pads 21 and 22 are arranged adjacent to each other. The Al alloy pads 21 and 22 are electrically connected to a semiconductor element (not shown).
【０００４】この後、Ａｌ合金パッド２１，２２及び絶
縁膜１１の上にパッシベーション膜１５を形成する。次
に、このパッシベーション膜１５に、Ａｌ合金パッド２
１，２２の上に位置する開口部を形成する。この後、こ
の開口部内及びパッシベーション膜１５上にＡｕのメッ
キ用金属層１７を形成する。次に、このメッキ用金属層
１７の上に、金属メッキ法によりＡｕバンプ１９，２０
を形成する。After that, a passivation film 15 is formed on the Al alloy pads 21 and 22 and the insulating film 11. Next, the Al alloy pad 2 is formed on the passivation film 15.
An opening is formed over the first and second openings. Thereafter, an Au plating metal layer 17 is formed in the opening and on the passivation film 15. Next, Au bumps 19 and 20 are formed on the plating metal layer 17 by a metal plating method.
To form
【０００５】この後、上記半導体装置にＴＡＢ(Tape Au
tomated Bonding)実装を行う。すなわわち、テープ上に
形成したＣｕ薄膜パターンにＳｎメッキしたリード２
４，２５をＡｕバンプ１９，２０上に置き、リードとＡ
ｕバンプ１９，２０を４５０〜５００℃に加熱し、リー
ド単位面積当り０．１〜０．００１ｇ／μｍ２の荷重を
かけて加圧圧着する。これにより、ＡｕとＳｎを共晶化
させてＴＡＢ実装を行う。After that, TAB (Tape Au) is added to the semiconductor device.
tomated Bonding) implementation. That is, the lead 2 in which the Cu thin film pattern formed on the tape is Sn-plated.
4 and 25 are placed on the Au bumps 19 and 20, and the lead and A
The u bumps 19 and 20 are heated to 450 to 500 ° C. and pressure-compressed with a load of 0.1 to 0.001 g / μm 2 per lead unit area. Thereby, Au and Sn are made eutectic, and TAB mounting is performed.
【０００６】[0006]
【発明が解決しようとする課題】上記ＴＡＢ実装の際、
Ａｕバンプ１９，２０に圧力が加えられるため、比較的
軟らかく変形しやすい金属であるＡｌ合金からなるパッ
ド２１，２２がその圧力で図２に示すように変形、移動
することがある。これにより、Ａｌ合金パッド２１，２
２の周辺及び開口部近傍のパッシベーション膜１５に応
力が集中し、その結果、その部分のパッシベーション膜
１５にクラック１５ａが発生してしまい、クラック１５
ａがひどくなると隣接するパッド２１，２２同士がショ
ートしてしまう。従って、このようなクラックが発生す
ると実装信頼性が低下してしまう。In the above TAB mounting,
Since pressure is applied to the Au bumps 19 and 20, the pads 21 and 22 made of an Al alloy, which is a relatively soft and easily deformable metal, may be deformed and moved by the pressure as shown in FIG. Thereby, the Al alloy pads 21 and
The stress concentrates on the passivation film 15 in the vicinity of the opening 2 and in the vicinity of the opening, and as a result, a crack 15a is generated in the passivation film 15 in that portion, and the crack 15a is formed.
When a becomes severe, the adjacent pads 21 and 22 are short-circuited. Therefore, when such cracks occur, the mounting reliability decreases.
【０００７】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、パッシベーション膜への
クラックの発生を抑制することにより、ＴＡＢ実装の信
頼性を向上させた半導体装置及びその製造方法を提供す
ることにある。The present invention has been made in consideration of the above circumstances, and has as its object to reduce the occurrence of cracks in a passivation film, thereby improving the reliability of TAB mounting. It is to provide a manufacturing method thereof.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、絶縁膜上に形成され
た、Ａｌ合金より変形しにくい金属又は高融点金属シリ
サイドからなるパッドと、前記パッドの上に形成され
た、熱圧着によりインナーリードと接合するための金属
バンプと、を具備することを特徴とする。In order to solve the above-mentioned problems, a semiconductor device according to the present invention comprises a pad made of a metal or a high-melting-point metal silicide which is formed on an insulating film and is less deformable than an Al alloy. And a metal bump formed on the pad and joined to the inner lead by thermocompression bonding.
【０００９】上記半導体装置では、パッドをＡｌ合金よ
り変形しにくい金属又は高融点金属シリサイドにより形
成しているため、ＴＡＢ実装の際、金属バンプに圧力が
加えられても、その圧力でパッドが変形、移動すること
がない。これにより、パッドの周辺及び開口部近傍のパ
ッシベーション膜にクラックが発生することを抑制で
き、従来の半導体装置のようにパッド同士がショートし
てしまうこともない。従って、ＴＡＢ実装の信頼性を向
上させることができる。In the above-described semiconductor device, since the pad is formed of a metal or a refractory metal silicide which is less likely to be deformed than the Al alloy, even if a pressure is applied to the metal bump during TAB mounting, the pad is deformed by the pressure. , Never move. As a result, it is possible to suppress the occurrence of cracks in the passivation film around the pads and in the vicinity of the openings, and the pads are not short-circuited as in the conventional semiconductor device. Therefore, the reliability of the TAB mounting can be improved.
【００１０】また、本発明に係る半導体装置において
は、前記金属が、Ｃｕ、Ｔａ、Ｃｏ、Ｔｉ、Ｗ、Ｍｏ、
Ｎｉ、Ｖ、Ｉｒ、Ｃｒ及びＮｂの群より選ばれた一つ又
はその一つの金属を含む合金であることが好ましい。In the semiconductor device according to the present invention, the metal is Cu, Ta, Co, Ti, W, Mo,
It is preferably one selected from the group consisting of Ni, V, Ir, Cr and Nb, or an alloy containing one of the metals.
【００１１】また、本発明に係る半導体装置において
は、前記高融点金属シリサイドが、ＷＳｉ、ＭｏＳｉ、
ＮｉＳｉ、ＶＳｉ、ＴｉＳｉ、ＣｏＳｉ、ＴａＳｉ、及
び、ＮｂＳｉの群より選ばれた一つであることが好まし
い。Further, in the semiconductor device according to the present invention, the refractory metal silicide is WSi, MoSi,
It is preferably one selected from the group consisting of NiSi, VSi, TiSi, CoSi, TaSi, and NbSi.
【００１２】また、本発明に係る半導体装置において
は、前記金属バンプが、Ａｕバンプ、Ｃｕバンプ、Ｎｉ
バンプ又ははんだバンプであることが好ましい。In the semiconductor device according to the present invention, the metal bumps may be Au bumps, Cu bumps, Ni bumps,
Preferably, it is a bump or a solder bump.
【００１３】本発明に係る半導体装置の製造方法は、絶
縁膜上に、Ａｌ合金より変形しにくい金属又は高融点金
属シリサイドからなるパッドを形成する工程と、前記パ
ッドの上に、熱圧着によりインナーリードと接合するた
めの金属バンプを形成する工程と、を具備することを特
徴とする。According to the method of manufacturing a semiconductor device of the present invention, there is provided a step of forming a pad made of a metal or a high melting point metal silicide which is less deformable than an Al alloy on an insulating film, and forming an inner layer on the pad by thermocompression bonding. Forming a metal bump to be joined to the lead.
【００１４】[0014]
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１５】図１は、本発明の実施の形態による半導体
装置を示す断面図である。FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.
【００１６】この半導体装置はシリコン基板１０を有
し、このシリコン基板１０上には絶縁膜１１が形成され
ている。この絶縁膜１１上には、Ａｌ合金より変形しに
くい金属又は高融点金属シリサイドからなるパッド１
３，１４が形成されている。パッド１３，１４は、回路
の入出力及び電源電圧を供給するためのものである。ま
た、パッド１３，１４を構成する金属としては、例え
ば、Ｃｕ、Ｔａ、Ｃｏ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｖ、Ｉ
ｒ、Ｃｒ又はＮｂ等、その一つの金属を含む合金等が用
いられる。また、前記高融点金属シリサイドとしては、
ＷＳｉ、ＭｏＳｉ、ＮｉＳｉ、ＶＳｉ、ＴｉＳｉ、Ｃｏ
Ｓｉ、ＴａＳｉ、又は、ＮｂＳｉ等が用いられる。This semiconductor device has a silicon substrate 10 on which an insulating film 11 is formed. On this insulating film 11, a pad 1 made of a metal or a refractory metal silicide which is less deformable than an Al alloy is used.
3 and 14 are formed. The pads 13 and 14 are for supplying the input / output of the circuit and the power supply voltage. The metal constituting the pads 13 and 14 is, for example, Cu, Ta, Co, Ti, W, Mo, Ni, V, I
An alloy containing one of the metals such as r, Cr or Nb is used. Further, as the refractory metal silicide,
WSi, MoSi, NiSi, VSi, TiSi, Co
Si, TaSi, NbSi, or the like is used.
【００１７】パッド１３，１４及び絶縁膜１１の上には
パッシベーション膜１５が形成されている。このパッシ
ベーション膜１５には、パッド１３，１４上に位置する
開口部が形成されている。この開口部内及びパッシベー
ション膜１５上にはＴｉＷ又はＴｉからなるバリアメタ
ル層（図示せず）が形成されており、このバリアメタル
層の上にはＡｕ又はＰｔからなるメッキ用金属層１７が
形成されている。このメッキ用金属層１７の上には金属
メッキバンプ１９，２０が形成されている。この金属メ
ッキバンプ１９，２０としては、Ａｕバンプ、Ｎｉバン
プ又ははんだバンプ等が用いられる。A passivation film 15 is formed on the pads 13 and 14 and the insulating film 11. The passivation film 15 has an opening formed on the pads 13 and 14. A barrier metal layer (not shown) made of TiW or Ti is formed in the opening and on the passivation film 15, and a plating metal layer 17 made of Au or Pt is formed on the barrier metal layer. ing. Metal plating bumps 19 and 20 are formed on the plating metal layer 17. As the metal plating bumps 19 and 20, an Au bump, a Ni bump, a solder bump, or the like is used.
【００１８】上記実施の形態による半導体装置によれ
ば、パッド１３，１４をＡｌ合金より変形しにくい金属
又は高融点金属シリサイドにより形成しているため、後
述するＴＡＢ実装の際、Ａｕバンプ１９，２０に圧力が
加えられても、その圧力でパッド１３，１４が変形、移
動することがない。これにより、パッド１３，１４の周
辺及び開口部近傍のパッシベーション膜１５にクラック
が発生することを抑制でき、従来の半導体装置のように
パッド同士がショートしてしまうこともない。従って、
ＴＡＢ実装の信頼性を向上させることができる。According to the semiconductor device of the above embodiment, since the pads 13 and 14 are formed of a metal or a refractory metal silicide which is less likely to be deformed than the Al alloy, the Au bumps 19 and 20 are used for TAB mounting described later. , The pads 13 and 14 are not deformed or moved by the pressure. Thereby, it is possible to suppress the occurrence of cracks in the passivation film 15 around the pads 13 and 14 and in the vicinity of the opening, and the pads are not short-circuited unlike the conventional semiconductor device. Therefore,
The reliability of TAB mounting can be improved.
【００１９】また、上記のようにＴＡＢ実装を確実に行
うことができるため、さらにパッドピッチを狭くして
も、パッシベーション膜へのクラックの発生を抑制でき
る。従って、更なる高密度化が可能となる。Further, since the TAB mounting can be performed reliably as described above, even if the pad pitch is further reduced, generation of cracks in the passivation film can be suppressed. Therefore, it is possible to further increase the density.
【００２０】次に、この半導体装置の製造方法について
説明する。Next, a method of manufacturing the semiconductor device will be described.
【００２１】シリコン基板１０上に絶縁膜１１を形成
し、この絶縁膜１１上にスパッタ法によりＡｌ合金より
変形しにくい金属膜又は高融点金属シリサイド膜を堆積
する。この金属膜又は高融点金属シリサイドの具体例
は、前述したものと同様である。An insulating film 11 is formed on a silicon substrate 10, and a metal film or a refractory metal silicide film which is harder to deform than an Al alloy is deposited on the insulating film 11 by a sputtering method. Specific examples of the metal film or the refractory metal silicide are the same as those described above.
【００２２】この後、この金属膜又は高融点金属シリサ
イド膜の上にフォトレジスト膜（図示せず）を設け、こ
のフォトレジスト膜をマスクとして該金属膜又は高融点
金属シリサイド膜をドライエッチングする。これによ
り、絶縁膜１１上にはパッド１３，１４が形成される。Thereafter, a photoresist film (not shown) is provided on the metal film or the refractory metal silicide film, and the metal film or the refractory metal silicide film is dry-etched using the photoresist film as a mask. Thereby, pads 13 and 14 are formed on insulating film 11.
【００２３】次に、パッド１３，１４及び絶縁膜１１の
上にＣＶＤ(Chemical Vapor Deposition)法によりシリ
コン窒化膜からなるパッシベーション膜１５を堆積す
る。この後、このパッシベーション膜１５上にフォトレ
ジスト膜（図示せず）を設け、このフォトレジスト膜を
マスクとして該パッシベーション膜１５をエッチングす
る。これにより、パッシベーション膜１５には、パッド
１３，１４上に位置する開口部が形成される。Next, a passivation film 15 made of a silicon nitride film is deposited on the pads 13 and 14 and the insulating film 11 by a CVD (Chemical Vapor Deposition) method. Thereafter, a photoresist film (not shown) is provided on the passivation film 15, and the passivation film 15 is etched using the photoresist film as a mask. As a result, an opening located on the pads 13 and 14 is formed in the passivation film 15.
【００２４】次に、この開口部内及びパッシベーション
膜１５上にＴｉＷ膜からなるバリアメタル層（図示せ
ず）をスパッタ法により堆積し、その後連続してスパッ
タ法によりＡｕ膜からなるメッキ用金属層１７を堆積す
る。Next, a barrier metal layer (not shown) made of a TiW film is deposited in the opening and on the passivation film 15 by a sputtering method, and subsequently, a plating metal layer 17 made of an Au film is continuously formed by a sputtering method. Is deposited.
【００２５】この後、メッキ用金属層１７上に、金属メ
ッキバンプ１９，２０を形成する領域を開口した厚さ３
０μｍのフォトレジスト膜（図示せず）を設ける。次
に、図示せぬメッキ用給電部を用いてフォトレジスト膜
の開口部にＡｕ等を析出、成長させることにより、パッ
ド１３，１４の上に金属メッキバンプ１９，２０を形成
する。この後、フォトレジスト膜を剥離する。Thereafter, on the plating metal layer 17, a thickness 3 in which an area where metal plating bumps 19 and 20 are formed is opened.
A 0 μm photoresist film (not shown) is provided. Next, metal plating bumps 19 and 20 are formed on the pads 13 and 14 by depositing and growing Au or the like in the openings of the photoresist film using a plating power supply unit (not shown). Thereafter, the photoresist film is stripped.
【００２６】次に、金属メッキバンプ１９，２０をマス
クとしてヨウ化カリウムとヨウ素の混合液を用いて前記
メッキ用金属層１７をエッチングする。続いて、金属メ
ッキバンプ１９，２０をマスクとして過酸化水素水と水
の混合液を用いて前記バリアメタル層をエッチングす
る。このようにして半導体装置が形成される。Next, using the metal plating bumps 19 and 20 as a mask, the plating metal layer 17 is etched using a mixed solution of potassium iodide and iodine. Subsequently, the barrier metal layer is etched using a mixed solution of hydrogen peroxide and water with the metal plating bumps 19 and 20 as a mask. Thus, a semiconductor device is formed.
【００２７】この後、この半導体装置にＴＡＢ実装を行
う。Thereafter, TAB mounting is performed on the semiconductor device.
【００２８】すなわち、テープ上に形成したＣｕ薄膜パ
ターンにＳｎメッキしたリード（図示せず）をＡｕバン
プ１９，２０上に置き、これらを４５０〜５００℃に加
熱し、リード単位面積当り０．１〜０．００１ｇ／μｍ
２の荷重をかけて加圧圧着する。これにより、ＡｕとＳ
ｎの共晶化を行い、リードとＡｕバンプ１９，２０を電
気的に接続し、ＴＡＢ実装を行う。That is, leads (not shown) in which a Cu thin film pattern formed on a tape is Sn-plated are placed on Au bumps 19 and 20, and these are heated to 450 to 500 ° C., and 0.1% per lead unit area. ~ 0.001g / μm
2. Apply pressure and apply pressure. Thus, Au and S
The eutectic of n is performed, the leads are electrically connected to the Au bumps 19 and 20, and TAB mounting is performed.
【００２９】上記実施の形態による半導体装置の製造方
法によれば、従来の半導体装置と同じ工数で、パッシベ
ーション膜１５へのクラックの発生を抑制することがで
き、ＴＡＢ実装の信頼性を向上させることができる。つ
まり、Ａｌ合金より変形しにくい金属膜又は高融点金属
シリサイド膜はスパッタ法により容易に堆積することが
可能であり、金属膜又は高融点金属シリサイド膜の加工
もドライエッチングにより容易である。従って、従来と
同じ工数で、パッシベーション膜１５へのクラックの発
生を抑制できる。According to the method of manufacturing a semiconductor device according to the above-described embodiment, cracks in the passivation film 15 can be suppressed with the same man-hour as the conventional semiconductor device, and the reliability of TAB mounting can be improved. Can be. That is, a metal film or a high-melting-point metal silicide film that is less likely to be deformed than an Al alloy can be easily deposited by a sputtering method, and processing of the metal film or the high-melting-point metal silicide film is also easy by dry etching. Therefore, generation of cracks in the passivation film 15 can be suppressed with the same number of steps as in the related art.
【００３０】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。The present invention is not limited to the above-described embodiment, but can be implemented with various modifications.
【００３１】[0031]
【発明の効果】以上説明したように本発明によれば、パ
ッドをＡｌ合金より変形しにくい金属又は高融点金属シ
リサイドにより形成している。したがって、パッシベー
ション膜へのクラックの発生を抑制することにより、Ｔ
ＡＢ実装の信頼性を向上させた半導体装置及びその製造
方法を提供することができる。As described above, according to the present invention, the pad is formed of a metal or a refractory metal silicide which is less likely to be deformed than the Al alloy. Therefore, by suppressing generation of cracks in the passivation film, T
A semiconductor device with improved AB mounting reliability and a method for manufacturing the same can be provided.
【図１】本発明の実施の形態による半導体装置を示す断
面図である。FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.
【図２】従来の半導体装置を示す断面図である。FIG. 2 is a cross-sectional view illustrating a conventional semiconductor device.
１０ シリコン基板 １１ 絶縁膜 １３，１４ パッド １５ パッシベ
ーション膜 １５ａ クラック １７ メッキ用
金属層 １９，２０ 金属メッキバンプ ２１，２２ パ
ッド ２４，２５ インナーリードDESCRIPTION OF SYMBOLS 10 Silicon substrate 11 Insulating film 13, 14 pad 15 Passivation film 15a Crack 17 Plating metal layer 19, 20 Metal plating bump 21, 22, Pad 24, 25 Inner lead
Claims (5)
形しにくい金属又は高融点金属シリサイドからなるパッ
ドと、 前記パッドの上に形成された、熱圧着によりインナーリ
ードと接合するための金属バンプと、 を具備することを特徴とする半導体装置。1. A pad formed of a metal or a refractory metal silicide that is less likely to deform than an Al alloy and is formed on an insulating film, and a metal formed on the pad for bonding to an inner lead by thermocompression bonding. A semiconductor device comprising: a bump;
Ｗ、Ｍｏ、Ｎｉ、Ｖ、Ｉｒ、Ｃｒ及びＮｂの群より選ば
れた一つ又はその一つの金属を含む合金であることを特
徴とする請求項１記載の半導体装置。2. The method according to claim 1, wherein the metal is Cu, Ta, Co, Ti,
2. The semiconductor device according to claim 1, wherein the semiconductor device is one selected from the group consisting of W, Mo, Ni, V, Ir, Cr and Nb, or an alloy containing one of the metals.
ＭｏＳｉ、ＮｉＳｉ、ＶＳｉ、ＴｉＳｉ、ＣｏＳｉ、Ｔ
ａＳｉ、及び、ＮｂＳｉの群より選ばれた一つであるこ
とを特徴とする請求項１記載の半導体装置。3. The refractory metal silicide is WSi,
MoSi, NiSi, VSi, TiSi, CoSi, T
2. The semiconductor device according to claim 1, wherein the semiconductor device is one selected from the group consisting of aSi and NbSi.
ンプ、Ｎｉバンプ又ははんだバンプであることを特徴と
する請求項１〜３のうちいずれか１項記載の半導体装
置。4. The semiconductor device according to claim 1, wherein the metal bump is an Au bump, a Cu bump, a Ni bump, or a solder bump.
金属又は高融点金属シリサイドからなるパッドを形成す
る工程と、 前記パッドの上に、熱圧着によりインナーリードと接合
するための金属バンプを形成する工程と、 を具備することを特徴とする半導体装置の製造方法。5. A step of forming a pad made of a metal or a high melting point metal silicide which is less deformable than an Al alloy on an insulating film; and forming a metal bump for bonding to an inner lead by thermocompression bonding on the pad. Forming a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170257A JP2000357699A (en) | 1999-06-16 | 1999-06-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170257A JP2000357699A (en) | 1999-06-16 | 1999-06-16 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357699A true JP2000357699A (en) | 2000-12-26 |
Family
ID=15901597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11170257A Withdrawn JP2000357699A (en) | 1999-06-16 | 1999-06-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357699A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878758A (en) * | 2018-06-14 | 2018-11-23 | 深圳市达俊宏科技股份有限公司 | Lithium battery pole ear preparation method |
| JP2019206750A (en) * | 2018-04-06 | 2019-12-05 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Method for forming metal silicon compound layer, and metal silicon compound layer formed therefrom |
| US11361978B2 (en) | 2018-07-25 | 2022-06-14 | Applied Materials, Inc. | Gas delivery module |
| US11462417B2 (en) | 2017-08-18 | 2022-10-04 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11527421B2 (en) | 2017-11-11 | 2022-12-13 | Micromaterials, LLC | Gas delivery system for high pressure processing chamber |
| US11581183B2 (en) | 2018-05-08 | 2023-02-14 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US11610773B2 (en) | 2017-11-17 | 2023-03-21 | Applied Materials, Inc. | Condenser system for high pressure processing system |
| US11694912B2 (en) | 2017-08-18 | 2023-07-04 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11705337B2 (en) | 2017-05-25 | 2023-07-18 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| US11749555B2 (en) | 2018-12-07 | 2023-09-05 | Applied Materials, Inc. | Semiconductor processing system |
| US11881411B2 (en) | 2018-03-09 | 2024-01-23 | Applied Materials, Inc. | High pressure annealing process for metal containing materials |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
-
1999
- 1999-06-16 JP JP11170257A patent/JP2000357699A/en not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705337B2 (en) | 2017-05-25 | 2023-07-18 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| US11462417B2 (en) | 2017-08-18 | 2022-10-04 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11694912B2 (en) | 2017-08-18 | 2023-07-04 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11469113B2 (en) | 2017-08-18 | 2022-10-11 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11527421B2 (en) | 2017-11-11 | 2022-12-13 | Micromaterials, LLC | Gas delivery system for high pressure processing chamber |
| US11756803B2 (en) | 2017-11-11 | 2023-09-12 | Applied Materials, Inc. | Gas delivery system for high pressure processing chamber |
| US11610773B2 (en) | 2017-11-17 | 2023-03-21 | Applied Materials, Inc. | Condenser system for high pressure processing system |
| US11881411B2 (en) | 2018-03-09 | 2024-01-23 | Applied Materials, Inc. | High pressure annealing process for metal containing materials |
| US10916433B2 (en) | 2018-04-06 | 2021-02-09 | Applied Materials, Inc. | Methods of forming metal silicide layers and metal silicide layers formed therefrom |
| JP2019206750A (en) * | 2018-04-06 | 2019-12-05 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Method for forming metal silicon compound layer, and metal silicon compound layer formed therefrom |
| US11581183B2 (en) | 2018-05-08 | 2023-02-14 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| CN108878758A (en) * | 2018-06-14 | 2018-11-23 | 深圳市达俊宏科技股份有限公司 | Lithium battery pole ear preparation method |
| US11361978B2 (en) | 2018-07-25 | 2022-06-14 | Applied Materials, Inc. | Gas delivery module |
| US11749555B2 (en) | 2018-12-07 | 2023-09-05 | Applied Materials, Inc. | Semiconductor processing system |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262126B2 (en) | Sealing and protecting integrated circuit bonding pads | |
| US7947592B2 (en) | Thick metal interconnect with metal pad caps at selective sites and process for making the same | |
| US9373596B2 (en) | Passivated copper chip pads | |
| US20140015127A1 (en) | Contact support pillar structure for flip chip semiconductor devices and method of manufacture therefore | |
| US5272376A (en) | Electrode structure for a semiconductor device | |
| CN106206518B (en) | Solder metalization stack with and forming method thereof | |
| JP2001351940A (en) | Copper interconnection wiring for ic chip | |
| JPH0621062A (en) | Metallized composite and semiconductor device | |
| JPH11340265A (en) | Semiconductor device and its manufacture | |
| JPH1084003A (en) | Method and structure for formation of semiconductor metallization system | |
| JP2000357699A (en) | Semiconductor device | |
| JP2008543035A (en) | UBM pad, solder contact and solder joining method | |
| CN107431000A (en) | There are the metal bond pads of cobalt interconnection layer and solder thereon | |
| US7535104B2 (en) | Structure and method for bond pads of copper-metallized integrated circuits | |
| US6461954B1 (en) | Method and an apparatus for forming an under bump metallization structure | |
| JP2730492B2 (en) | Semiconductor device | |
| JP2757796B2 (en) | Semiconductor integrated circuit device | |
| JP2006237374A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH06196526A (en) | Manufacture of semiconductor device | |
| JP3230909B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004221098A (en) | Semiconductor device and manufacturing method therefor | |
| JP2001053074A (en) | Semiconductor device and its manufacturer | |
| JPH07263555A (en) | Production process of semiconductor device | |
| JPH038346A (en) | Brazing material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |