JP2000348997A - Fiducial mark, charged particle beam exposure system having the same and manufacture of semiconductor device - Google Patents

Fiducial mark, charged particle beam exposure system having the same and manufacture of semiconductor device

Info

Publication number
JP2000348997A
JP2000348997A JP11155192A JP15519299A JP2000348997A JP 2000348997 A JP2000348997 A JP 2000348997A JP 11155192 A JP11155192 A JP 11155192A JP 15519299 A JP15519299 A JP 15519299A JP 2000348997 A JP2000348997 A JP 2000348997A
Authority
JP
Japan
Prior art keywords
charged particle
substrate
particle beam
mark
fiducial mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11155192A
Other languages
Japanese (ja)
Inventor
Tomoharu Fujiwara
朋春 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP11155192A priority Critical patent/JP2000348997A/en
Priority to US09/513,308 priority patent/US6429090B1/en
Publication of JP2000348997A publication Critical patent/JP2000348997A/en
Priority to US10/068,172 priority patent/US6632722B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide fiducial marks which can prevent the charging up of a low thermal expansion substrate formed of a nonconduction material and can detect precise mark positions. SOLUTION: A fiducial mark 15 is formed of a substrate 35 formed of a nonconducting material with a low thermal expansion coefficient, mark bodies 31 formed on the surface and a conducting material layer 33, which is installed in the substrate and connected with a ground. Since electrons which are made incident on the fiducial mark substrate 35 escape to the ground from the conducting material layer 33, charge-up of the substrate can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子線等の荷電粒
子線の照射を受けるフィデュシャルマークに関する。ま
た、例えば電子線露光装置において、マスクやレチクル
などが配置される第1面上に形成されている指標マーク
と、ウエハなどの感応基板が配置される第2面上のフィ
デュシャルマークとを用いて両者の相対位置を決め、好
適な位置合わせをする装置に関する。特には、正確なマ
ーク位置検出が可能なフィデュシャルマーク、及び、そ
のようなフィデュシャルマークを有し高精度のパターン
形成を行うことのできる荷電粒子線露光装置に関する。
さらには、そのような荷電粒子線露光装置を用いて高精
度の半導体デバイスを製造する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fiducial mark irradiated with a charged particle beam such as an electron beam. Further, for example, in an electron beam exposure apparatus, an index mark formed on a first surface on which a mask, a reticle, and the like are disposed, and a fiducial mark on a second surface on which a sensitive substrate such as a wafer is disposed. The present invention relates to an apparatus for determining a relative position between the two and using them to perform a suitable alignment. In particular, the present invention relates to a fiducial mark capable of accurately detecting a mark position, and a charged particle beam exposure apparatus having such a fiducial mark and capable of forming a highly accurate pattern.
Further, the present invention relates to a method for manufacturing a highly accurate semiconductor device using such a charged particle beam exposure apparatus.

【0002】[0002]

【従来の技術】電子線露光装置のある種のものは、マス
ク上のパターンを電子線で照明し、このマスクを通過し
た電子線を感応基板(ウエハ等)上に投影結像させてパ
ターンを転写する。このような装置においては、マスク
はマスクステージ上に載置され、ウエハはウエハステー
ジ上に載置される。
2. Description of the Related Art A certain type of electron beam exposure apparatus illuminates a pattern on a mask with an electron beam and projects an electron beam passing through the mask onto a sensitive substrate (a wafer or the like) to form a pattern. Transcribe. In such an apparatus, a mask is mounted on a mask stage, and a wafer is mounted on a wafer stage.

【0003】電子線投影光学系のある条件下におけるマ
スクステージとウエハステージとの相対的位置関係を知
る方法の一つに、次のような方法がある。すなわち、マ
スクステージ上に電子線が通過可能な指標マークを設
け、ウエハステージ上には重金属等からなるフィデュシ
ャルマークを設け、マスクステージ上のマークを通過し
た電子線をフィデュシャルマーク上で走査し、フィデュ
シャルマークからの反射電子を検出して、指標マークの
投影像とフィデュシャルマークとの相対的位置関係を知
ることができる。その結果に基づき、マスクとウエハと
のアライメントを取ったり、投影光学系における電子線
束の歪等を知ることができる。
One of the methods for finding the relative positional relationship between the mask stage and the wafer stage under certain conditions of the electron beam projection optical system is as follows. That is, an index mark through which an electron beam can pass is provided on the mask stage, a fiducial mark made of heavy metal or the like is provided on the wafer stage, and the electron beam passing through the mark on the mask stage is placed on the fiducial mark. By scanning and detecting reflected electrons from the fiducial mark, the relative positional relationship between the projected image of the index mark and the fiducial mark can be known. Based on the result, the alignment between the mask and the wafer can be obtained, and the distortion of the electron beam in the projection optical system can be known.

【0004】このマーク検出方法においては、マスクス
テージ上の指標マークの位置を、マスクステージ位置座
標に対して正確に把握する必要がある。このことは、ウ
エハステージの場合も同じである。したがって、フィデ
ュシャルマークの材質は、電子線照射による熱変形等が
できるだけ小さいものが求められる。
In this mark detection method, it is necessary to accurately grasp the position of the index mark on the mask stage with respect to the position coordinates of the mask stage. This is the same for the wafer stage. Therefore, the material of the fiducial mark is required to have as small a thermal deformation as possible due to electron beam irradiation.

【0005】[0005]

【発明が解決しようとする課題】そこで、ショット(SC
HOTT)社(独)製ゼロデュア(ZERODUR )等の低熱膨張
率の物質を用いてフィデュシャルマークの基板を作製す
ることが考えられる。しかし、この種の低熱膨張率物質
は、一般的に非導電性であるため、電子線の照射を受け
ると電荷が溜って帯電(チャージアップ)する。チャー
ジアップが起きると、フィデュシャルマーク周辺に電場
が生じ、電子線の軌道に乱れが生じる。あるいはチャー
ジアップがひどくなると、放電が生じフィデュシャルマ
ークが破壊されることもありうる。
Therefore, the shot (SC
It is conceivable to manufacture a fiducial mark substrate by using a material having a low coefficient of thermal expansion such as Zerodur manufactured by HOTT (Germany). However, since this kind of low thermal expansion material is generally non-conductive, when it is irradiated with an electron beam, electric charges accumulate and become charged (charge up). When charge-up occurs, an electric field is generated around the fiducial mark, and the orbit of the electron beam is disturbed. Alternatively, when the charge-up is severe, discharge may occur and the fiducial mark may be destroyed.

【0006】チャージアップ防止対策としてゼロデュア
表面の金属コートが考えられるが、このコートは反射電
子信号のコントラスト低下を引き起こす可能性が高い。
そこで、コントラスト低下を起こさず、また基板の低熱
膨張率特性を維持したままチャージアップを防止する方
法が必要となる。
As a countermeasure for preventing charge-up, a metal coating on the surface of Zerodur is conceivable, but this coating is highly likely to cause a decrease in the contrast of the reflected electron signal.
Therefore, there is a need for a method of preventing charge-up without causing a decrease in contrast and maintaining a low coefficient of thermal expansion of the substrate.

【0007】本発明は、このような問題点に鑑みてなさ
れたもので、非導電性物質からなる低熱膨張基板のチャ
ージアップを防止でき正確なマーク位置検出が可能なフ
ィデュシャルマーク、及び、そのようなフィデュシャル
マークを有し高精度のパターン形成を行うことのできる
電子線露光装置を提供することを目的とする。さらに
は、そのような荷電粒子線露光装置を用い、高精度の半
導体デバイスを製造する方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a fiducial mark capable of preventing charge-up of a low thermal expansion substrate made of a non-conductive material and capable of accurately detecting a mark position, and An object of the present invention is to provide an electron beam exposure apparatus having such a fiducial mark and capable of forming a highly accurate pattern. Still another object is to provide a method for manufacturing a highly accurate semiconductor device using such a charged particle beam exposure apparatus.

【0008】[0008]

【課題を解決するための手段及び発明の実施の形態】上
記課題を解決するため、本発明のフィデュシャルマーク
は、低熱膨張率で非導電性の物質からなる基板と、 該
基板表面に形成された荷電粒子線照射を受けるマーク本
体と、 該基板内又は裏面に設けられアース接続された
導電性物質層と、 を備えることを特徴とする。
In order to solve the above-mentioned problems, a fiducial mark of the present invention comprises a substrate made of a non-conductive substance having a low coefficient of thermal expansion and a substrate formed on the surface of the substrate. A mark body that receives the charged particle beam irradiation, and a grounded conductive material layer provided in or on the substrate.

【0009】本発明の荷電粒子線露光装置は、感応基板
上に荷電粒子線を照射してパターンを形成する装置であ
って; 該感応基板を載置するステージ上に、荷電粒子
線照射位置と該ステージとの相対的位置関係あるいは荷
電粒子線束形状を測定するフィデュシャルマークが設置
されており、 このフィデュシャルマークが、 低熱膨
張率で非導電性の物質からなる基板と、 該基板表面に
形成された荷電粒子線照射を受けるマーク本体と、 該
基板内又は裏面に設けられアース接続された導電性物質
層と、を備えることを特徴とする。
A charged particle beam exposure apparatus according to the present invention is an apparatus for irradiating a charged substrate with a charged particle beam to form a pattern; a charged particle beam irradiation position on a stage on which the sensitive substrate is placed; A fiducial mark for measuring a relative positional relationship with respect to the stage or a charged particle beam shape is provided. The fiducial mark includes a substrate made of a non-conductive material having a low coefficient of thermal expansion, and a surface of the substrate. And a mark body for receiving the charged particle beam irradiation formed thereon, and a conductive material layer provided in the substrate or on the back surface thereof and connected to ground.

【0010】フィデュシャルマーク基板に入射した電子
あるいはイオンの電荷は、上記導電性物質層からアース
に逃げるので、基板のチャージアップを防止できる。ま
た、マーク本体の上に導電性物質層をコートするわけで
はないので、マークのコントラストにほとんど影響を与
えない。
The charge of electrons or ions incident on the fiducial mark substrate escapes from the conductive material layer to the ground, so that the charge up of the substrate can be prevented. Further, since the conductive material layer is not coated on the mark body, the contrast of the mark is hardly affected.

【0011】本発明においては、上記導電性物質層が、
上記フィデュシャルマーク全体の熱膨張に影響を与え
ず、チャージアップ防止に有効なパターン形状であるこ
とが好ましい。そのため、例えば上記導電性物質層を網
目状に形成したり、上記マーク本体の形状に対応して、
上記荷電粒子線の直接照射を受ける部位のみに上記導電
性物質層を形成することもできる。
In the present invention, the conductive material layer is
It is preferable that the pattern shape has an effective shape for preventing charge-up without affecting the thermal expansion of the entire fiducial mark. Therefore, for example, the conductive material layer is formed in a mesh shape, or corresponding to the shape of the mark body,
The conductive material layer may be formed only at a portion that is directly irradiated with the charged particle beam.

【0012】本発明の半導体デバイス製造方法は、上記
荷電粒子線露光装置を用いてリソグラフィー工程の露光
を行うことを特徴とする。
A semiconductor device manufacturing method according to the present invention is characterized in that exposure in a lithography step is performed by using the above charged particle beam exposure apparatus.

【0013】以下、図面を参照しつつ説明する。図3
は、本発明の1実施例に係る露光装置(電子線縮小転写
装置)の構成を示す斜視図である。マスクステージ1
は、図示せぬ照明光学系により図の上方から照明ビーム
B1を受ける。マスクステージ1上には、複数の帯状の
パターンの集合体であるビーム成形用パターン(指標マ
ーク)11が形成されている。通常は、ビーム成形用パ
ターン11は、マスクステージ1(又はマスク)に孔の
開いたものである。照明ビームB1は、ビーム成形用パ
ターン11を通過して成形されビームB2となる。
Hereinafter, description will be made with reference to the drawings. FIG.
1 is a perspective view showing a configuration of an exposure apparatus (electron beam reduction transfer apparatus) according to one embodiment of the present invention. Mask stage 1
Receives an illumination beam B1 from above in the figure by an illumination optical system (not shown). On the mask stage 1, a beam forming pattern (index mark) 11, which is an aggregate of a plurality of band-shaped patterns, is formed. Normally, the beam forming pattern 11 has a hole in the mask stage 1 (or mask). The illumination beam B1 passes through the beam shaping pattern 11 and is shaped into a beam B2.

【0014】マスクステージ1の下には投影光学系3が
配置されている。投影光学系3中には電磁レンズやダイ
ナミックフォーカスコイル、非点補正コイル、倍率・回
転調整コイル等(いずれも図示されず)が配置されてい
る。投影光学系3に入射するビームB2は、投影光学系
3の作用により反転・縮小される。投影光学系3で縮小
されたビームB3は、ウエハステージ9上に結像され
る。
A projection optical system 3 is arranged below the mask stage 1. An electromagnetic lens, a dynamic focus coil, an astigmatism correction coil, a magnification / rotation adjustment coil, and the like (all not shown) are arranged in the projection optical system 3. The beam B2 incident on the projection optical system 3 is inverted and reduced by the operation of the projection optical system 3. The beam B3 reduced by the projection optical system 3 forms an image on the wafer stage 9.

【0015】投影光学系3の下方には、偏向器5が配置
されている。偏向器5は、静電力あるいは電磁力でビー
ムB3を偏向させ、ウエハステージ9上の所望の位置に
ビームB3を当てる。ビームB3は上述のようにウエハ
ステージ9上に結像する。この結像したビームを指標マ
ーク像13とする。また、ウエハステージ9上には、フ
ィデュシャルマーク15が形成されている。
A deflector 5 is arranged below the projection optical system 3. The deflector 5 deflects the beam B3 by electrostatic force or electromagnetic force, and irradiates the beam B3 to a desired position on the wafer stage 9. The beam B3 forms an image on the wafer stage 9 as described above. This focused beam is used as an index mark image 13. A fiducial mark 15 is formed on the wafer stage 9.

【0016】ウエハステージ9の上方には、反射電子検
出器7が配置されている。この反射電子検出器7は、ビ
ームB3がウエハステージ9上のフィデュシャル・マー
ク15に当たって反射してくる電子を検出する。同反射
電子検出器7の信号を処理することにより、指標マーク
像13とフィデュシャルマーク15との相対的位置関係
を測定することができる。
Above the wafer stage 9, a backscattered electron detector 7 is arranged. The reflected electron detector 7 detects electrons reflected by the beam B3 hitting the fiducial mark 15 on the wafer stage 9. By processing the signal of the backscattered electron detector 7, the relative positional relationship between the index mark image 13 and the fiducial mark 15 can be measured.

【0017】図1は、本発明の1実施例に係るフィデュ
シャルマークの詳細を模式的に示す図である。(A)は
平面図であり、(B)は側面断面図である。このフィデ
ュシャルマーク15は、低熱膨張率物質(例えばショッ
ト社製ゼロデュア)からなる基板35と、その基板35
の表面に形成された金属(W、Ta等)のマーク本体3
1を有する。この例ではマーク本体31は十字形であ
る。
FIG. 1 is a diagram schematically showing details of a fiducial mark according to one embodiment of the present invention. (A) is a plan view and (B) is a side sectional view. The fiducial mark 15 includes a substrate 35 made of a substance having a low coefficient of thermal expansion (for example, Zerodur manufactured by Schott) and the substrate 35.
Mark body 3 of metal (W, Ta, etc.) formed on the surface of
One. In this example, the mark body 31 has a cross shape.

【0018】基板35内には、網目状の導電線(導電性
物質層)33が埋め込まれている。このような網目状と
したのは、できるだけ埋め込み面積を減らし、基板の低
熱膨張特性を阻害しないようにするためである。導電線
33にはアース線37が接続されており、フィデュシャ
ルマーク15への電子線照射に伴って入射した電子が、
導電線33からアース線37を伝って流れる。したがっ
て、フィデュシャルマーク15のチャージアップを避け
ることができる。
In the substrate 35, mesh-shaped conductive lines (conductive material layer) 33 are embedded. The mesh is formed in order to reduce the buried area as much as possible and not to impair the low thermal expansion characteristics of the substrate. A ground wire 37 is connected to the conductive wire 33, and electrons incident upon irradiation of the fiducial mark 15 with an electron beam are
It flows from the conductive line 33 through the ground line 37. Therefore, charge-up of the fiducial mark 15 can be avoided.

【0019】上記導電性物質層の埋め込み深さ(基板表
層35の厚さ)は、例えば数十μm程度で効果があると
考えられる。具体的には、次の事項を考慮して、電子線
の加速電圧等に応じて実験で決めることができるが、 (1)導電性物質層からの反射電子によりフィデュシャ
ルマークの反射電子記号のコントラストの低下が問題と
ならない程度深くする。 (2)フィデュシャルマークに入射する電子が十分にア
ースに流れ、帯電が問題にならない程度に浅くする。
It is considered that the embedded depth of the conductive material layer (the thickness of the surface layer 35 of the substrate) is, for example, about several tens μm, which is effective. Specifically, it can be determined experimentally according to the acceleration voltage of the electron beam, taking into account the following items. (1) The reflected electron symbol of the fiducial mark is determined by the reflected electrons from the conductive material layer. Is made deep enough so that the decrease in contrast does not matter. (2) Electrons incident on the fiducial mark sufficiently flow to the ground, and shallow enough to avoid charging.

【0020】このようなフィデュシャルマークを製作す
る方法は、基板の成形時に導電性物質層を埋め込む方法
や、基板35の基層35bの上に導電線33を形成した
後に、導電性物質層上の基板表層(図1の35a)を成
膜により形成する方法等を採用できる。
The method of manufacturing such a fiducial mark includes a method of embedding a conductive material layer at the time of molding a substrate, and a method of forming a conductive line 33 on a base layer 35b of a substrate 35, and then forming a conductive line 33 on the base material 35b. A method of forming the substrate surface layer (35a in FIG. 1) by film formation can be adopted.

【0021】図2は、本発明の他の1実施例に係るフィ
デュシャルマークの構成を模式的に示す図である。
(A)は平面図、(B)は側面断面図である。この例の
フィデュシャルマーク15′は、基板45の表面にCr
などの金属のコート層41が設けられており、同表面の
一部分が基板45が露出したマーク開口42となってい
る。そしてマーク開口42の下に、マーク開口と同形状
又は少し大き目の導電体層パターン43を配置する。図
の左側のマーク開口42及び導電体層パターン43は、
十字形であり、図の右側のマーク開口42′及び導電体
層パターン43′は正方形である。各導電体層パターン
43、43′はアース線47、47′に接続されてい
る。なお表面コート層41もアース線47に接続されて
いる。
FIG. 2 is a diagram schematically showing a configuration of a fiducial mark according to another embodiment of the present invention.
(A) is a plan view and (B) is a side sectional view. The fiducial mark 15 'in this example is such that Cr 45
A metal coating layer 41 is provided, and a part of the surface is a mark opening 42 where the substrate 45 is exposed. Then, a conductor layer pattern 43 having the same shape as or slightly larger than the mark opening is arranged below the mark opening 42. The mark opening 42 and the conductor layer pattern 43 on the left side of the drawing are
The mark opening 42 'and the conductor layer pattern 43' on the right side of the figure are square. Each conductor layer pattern 43, 43 'is connected to a ground wire 47, 47'. The surface coat layer 41 is also connected to the ground wire 47.

【0022】導電体層のパターンは、局所的なアースル
ープなどを作らないようにするなど、ゼロデュア表面の
マークに対して最適な形状を設計、配置できる。なお、
アースループがあると、ループ内の電位差が生じた場合
に電流が流れて有害な磁場が生じたり、アースラインに
ノイズが乗るおそれがある。
The pattern of the conductive layer can be designed and arranged in an optimum shape for the mark on the zero-dur surface, for example, by preventing the formation of a local earth loop or the like. In addition,
If there is an earth loop, when a potential difference occurs in the loop, a current may flow to generate a harmful magnetic field or noise may be put on the earth line.

【0023】次に本発明の露光装置の使用形態の一例を
説明する。図4は、本発明の半導体デバイス製造方法の
一例を示すフローチャートである。この例の製造工程は
以下の各主工程を含む。 ウエハを製造するウエハ製造工程(又はウエハを準備
するウエハ準備工程) 露光に使用するマスクを製作するマスク製造工程(又
はマスクを準備するマスク準備工程) ウエハに必要な加工処理を行うウエハプロセッシング
工程 ウエハ上に形成されたチップを1個づつ切り出し、動
作可能にならしめるチップ組立工程 できたチップを検査するチップ検査工程 なお、それぞれの工程はさらにいくつかのサブ工程から
なっている。
Next, an example of the usage of the exposure apparatus of the present invention will be described. FIG. 4 is a flowchart showing an example of the semiconductor device manufacturing method of the present invention. The manufacturing process of this example includes the following main processes. Wafer manufacturing process for manufacturing a wafer (or wafer preparing process for preparing a wafer) Mask manufacturing process for manufacturing a mask to be used for exposure (or mask preparing process for preparing a mask) Wafer processing process for performing necessary processing on a wafer Wafer Chip assembling step of cutting out the chips formed on the chip one by one to make it operable Chip inspecting step of inspecting the resulting chips Each of the steps further includes several sub-steps.

【0024】この主工程の中で、半導体のデバイスの性
能に決定的な影響を及ぼす主工程がウエハプロセッシン
グ工程である。この工程では、設計された回路パターン
をウエハ上に順次積層し、メモリやMPUとして動作す
るチップを多数形成する。このウエハプロセッシング工
程は以下の各工程を含む。 絶縁層となる誘電体薄膜や配線部、あるいは電極部を
形成する金属薄膜等を形成する薄膜形成工程(CVDや
スパッタリング等を用いる) この薄膜層やウエハ基板を酸化する酸化工程 薄膜層やウエハ基板等を選択的に加工するためにマス
ク(レチクル)を用いてレジストのパターンを形成する
リソグラフィー工程 レジストパターンに従って薄膜層や基板を加工するエ
ッチング工程(例えばドライエッチング技術を用いる) イオン・不純物注入拡散工程 レジスト剥離工程 さらに加工されたウエハを検査する検査工程 なお、ウエハプロセッシング工程は必要な層数だけ繰り
返し行い、設計通り動作する半導体デバイスを製造す
る。
Among these main steps, the main step that has a decisive effect on the performance of the semiconductor device is the wafer processing step. In this step, designed circuit patterns are sequentially stacked on a wafer, and a number of chips that operate as memories and MPUs are formed. This wafer processing step includes the following steps. A thin film forming step of forming a dielectric thin film to be an insulating layer, a wiring portion, or a metal thin film forming an electrode portion (using CVD or sputtering, etc.) An oxidation step of oxidizing the thin film layer or the wafer substrate Thin film layer or wafer substrate A lithography process of forming a resist pattern using a mask (reticle) in order to selectively process etc. An etching process of processing a thin film layer or a substrate according to a resist pattern (for example, using a dry etching technology) An ion / impurity implantation diffusion process Resist stripping step Inspection step for inspecting the processed wafer Further, the wafer processing step is repeated by a necessary number of layers to manufacture a semiconductor device that operates as designed.

【0025】図5は、図4のウエハプロセッシング工程
の中核をなすリソグラフィー工程を示すフローチャート
である。このリソグラフィー工程は以下の各工程を含
む。 前段の工程で回路パターンが形成されたウエハ上にレ
ジストをコートするレジスト塗布工程 レジストを露光する露光工程 露光されたレジストを現像してレジストのパターンを
得る現像工程 現像されたレジストパターンを安定化させるためのア
ニール工程 上記露光工程に本発明の露光装置を用いると、リソグラ
フィー工程のパターン形成の精度が大幅に改善される。
特に、必要な最小線幅、及びそれに見合った重ね合わせ
精度を実現することに係わる工程はリソグラフィー工
程、その中でも位置合わせ制御を含めた露光工程であ
り、本発明の適用により、今まで困難であった半導体デ
バイスの製造が可能になる。
FIG. 5 is a flowchart showing a lithography step which is the core of the wafer processing step shown in FIG. This lithography step includes the following steps. A resist coating step of coating a resist on a wafer on which a circuit pattern has been formed in the preceding step An exposing step of exposing the resist A developing step of developing the exposed resist to obtain a resist pattern Stabilizing the developed resist pattern Annealing Step for Using the exposure apparatus of the present invention in the above-mentioned exposure step, the accuracy of pattern formation in the lithography step is greatly improved.
In particular, the process related to realizing the required minimum line width and the overlay accuracy corresponding thereto is a lithography process, in particular, an exposure process including alignment control, and it has been difficult until now by applying the present invention. Semiconductor devices can be manufactured.

【0026】[0026]

【発明の効果】以上の説明から明らかなように、本発明
によれば、非導電性物質からなる低熱膨張率基板のチャ
ージアップを防止でき、正確なマーク位置検出が可能な
フィデュシャルマークを提供できる。また、そのような
フィデュシャルマークを有する、高精度のパターン形成
が可能な荷電粒子線露光装置を提供できる。さらには、
そのような荷電粒子線露光装置を用い、高精度の半導体
デバイス製造を行う方法を提供できる。
As is apparent from the above description, according to the present invention, it is possible to prevent a charge-up of a low thermal expansion coefficient substrate made of a non-conductive substance and to provide a fiducial mark capable of accurately detecting a mark position. Can be provided. Further, a charged particle beam exposure apparatus having such a fiducial mark and capable of forming a pattern with high accuracy can be provided. Moreover,
A method for manufacturing a semiconductor device with high accuracy using such a charged particle beam exposure apparatus can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の1実施例に係るフィデュシャルマーク
の詳細を模式的に示す図である。(A)は平面図であ
り、(B)は側面断面図である。
FIG. 1 is a diagram schematically showing details of a fiducial mark according to one embodiment of the present invention. (A) is a plan view and (B) is a side sectional view.

【図2】本発明の他の1実施例に係るフィデュシャルマ
ークの構成を模式的に示す図である。(A)は平面図、
(B)は側面断面図である。
FIG. 2 is a diagram schematically showing a configuration of a fiducial mark according to another embodiment of the present invention. (A) is a plan view,
(B) is a side sectional view.

【図3】本発明の1実施例に係る露光装置(電子線縮小
転写装置)の構成を示す斜視図である。
FIG. 3 is a perspective view showing a configuration of an exposure apparatus (electron beam reduction transfer apparatus) according to one embodiment of the present invention.

【図4】本発明の半導体デバイス製造方法の一例を示す
フローチャートである。
FIG. 4 is a flowchart illustrating an example of a semiconductor device manufacturing method according to the present invention.

【図5】図4のウエハプロセッシング工程の中核をなす
リソグラフィー工程を示すフローチャートである。
FIG. 5 is a flowchart showing a lithography step which is the core of the wafer processing step shown in FIG. 4;

【符号の説明】[Explanation of symbols]

1 マスクステージ 3 投影光学
系 5 偏向器 7 反射電子
検出器 9 ウエハステージ 11 ビーム成
形用パターン 13 成形ビーム 15 フィデ
ュシャルマーク 31 マーク本体 33 網目
状導電線 35 基板 35a 表層 35b 基層 37 アー
ス線 41 金属コート層 42 マー
ク開口 43 導電性物質層 45 基板 47 アース線
REFERENCE SIGNS LIST 1 mask stage 3 projection optical system 5 deflector 7 backscattered electron detector 9 wafer stage 11 beam shaping pattern 13 shaping beam 15 fiducial mark 31 mark body 33 mesh conductive wire 35 substrate 35 a surface layer 35 b base layer 37 ground wire 41 metal Coat layer 42 Mark opening 43 Conductive material layer 45 Substrate 47 Ground wire

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 低熱膨張率で非導電性の物質からなる基
板と、 該基板表面に形成された荷電粒子線照射を受けるマーク
本体と、 該基板内又は裏面に設けられアース接続された導電性物
質層と、を備えることを特徴とするフィデュシャルマー
ク。
1. A substrate made of a non-conductive substance having a low coefficient of thermal expansion, a mark body formed on a surface of the substrate for receiving a charged particle beam, and a conductive member provided in or on the back surface of the substrate and connected to ground. A fiducial mark comprising: a material layer.
【請求項2】 感応基板上に荷電粒子線を照射してパタ
ーンを形成する荷電粒子線露光装置であって;該感応基
板を載置するステージ上に、荷電粒子線照射位置と該ス
テージとの相対的位置関係あるいは荷電粒子線束形状を
測定するフィデュシャルマークが設置されており、 このフィデュシャルマークが、 低熱膨張率で非導電性の物質からなる基板と、 該基板表面に形成された荷電粒子線照射を受けるマーク
本体と、 該基板内又は裏面に設けられアース接続された導電性物
質層と、を備えることを特徴とする荷電粒子線露光装
置。
2. A charged particle beam exposure apparatus for irradiating a charged substrate with a charged particle beam to form a pattern on a sensitive substrate, wherein a charged particle beam irradiation position and a stage are arranged on a stage on which the sensitive substrate is mounted. A fiducial mark for measuring a relative positional relationship or a charged particle beam bundle shape is provided, and the fiducial mark is formed on a substrate made of a non-conductive material with a low coefficient of thermal expansion, and formed on the surface of the substrate. A charged particle beam exposure apparatus comprising: a mark body receiving charged particle beam irradiation; and a conductive material layer provided in or on the substrate and connected to ground.
【請求項3】 上記導電性物質層が網目状に形成されて
いることを特徴とする請求項1記載のフィデュシャルマ
ーク又は請求項2記載の荷電粒子線露光装置。
3. The charged particle beam exposure apparatus according to claim 1, wherein the conductive material layer is formed in a mesh shape.
【請求項4】 上記マーク本体の形状に対応して、上記
荷電粒子線の直接照射を受ける部位のみに上記導電性物
質層が形成されていることを特徴とする請求項1記載の
フィデュシャルマーク又は請求項2記載の荷電粒子線露
光装置。
4. The fiducial according to claim 1, wherein the conductive material layer is formed only in a portion to be directly irradiated with the charged particle beam according to a shape of the mark body. A mark or a charged particle beam exposure apparatus according to claim 2.
【請求項5】 上記導電性物質層が、上記フィデュシャ
ルマーク全体の熱膨張に影響を与えず、チャージアップ
防止に有効なパターン形状であることを特徴とする請求
項1記載のフィデュシャルマーク又は請求項2記載の荷
電粒子線露光装置。
5. The fiducial according to claim 1, wherein the conductive material layer has a pattern shape effective for preventing charge-up without affecting the thermal expansion of the entire fiducial mark. A mark or a charged particle beam exposure apparatus according to claim 2.
【請求項6】 請求項2〜5のいずれかに記載の荷電粒
子線露光装置を用いてリソグラフィー工程の露光を行う
ことを特徴とする半導体デバイス製造方法。
6. A method for manufacturing a semiconductor device, comprising performing exposure in a lithography step using the charged particle beam exposure apparatus according to claim 2. Description:
JP11155192A 1999-03-03 1999-06-02 Fiducial mark, charged particle beam exposure system having the same and manufacture of semiconductor device Pending JP2000348997A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11155192A JP2000348997A (en) 1999-06-02 1999-06-02 Fiducial mark, charged particle beam exposure system having the same and manufacture of semiconductor device
US09/513,308 US6429090B1 (en) 1999-03-03 2000-02-25 Fiducial mark bodies for charged-particle-beam (CPB) microlithography, methods for making same, and CPB microlithography apparatus comprising same
US10/068,172 US6632722B2 (en) 1999-03-03 2002-02-06 Fiducial mark bodies for charged-particle-beam (CPB) microlithography, methods for making same, and CPB microlithography apparatus comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11155192A JP2000348997A (en) 1999-06-02 1999-06-02 Fiducial mark, charged particle beam exposure system having the same and manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000348997A true JP2000348997A (en) 2000-12-15

Family

ID=15600511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155192A Pending JP2000348997A (en) 1999-03-03 1999-06-02 Fiducial mark, charged particle beam exposure system having the same and manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000348997A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531786B1 (en) 1999-06-02 2003-03-11 Nikon Corporation Durable reference marks for use in charged-particle-beam (CPB) microlithography, and CPB microlithography apparatus and methods comprising same
US6830873B2 (en) 2001-08-31 2004-12-14 Infineon Technologies Ag Method for adjusting and expposing the second level of a phase-shift mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531786B1 (en) 1999-06-02 2003-03-11 Nikon Corporation Durable reference marks for use in charged-particle-beam (CPB) microlithography, and CPB microlithography apparatus and methods comprising same
US6830873B2 (en) 2001-08-31 2004-12-14 Infineon Technologies Ag Method for adjusting and expposing the second level of a phase-shift mask

Similar Documents

Publication Publication Date Title
US6632722B2 (en) Fiducial mark bodies for charged-particle-beam (CPB) microlithography, methods for making same, and CPB microlithography apparatus comprising same
US20020036273A1 (en) Methods for manufacturing reticles for charged-particle-beam microlithography exhibiting reduced proximity effects, and reticles produced using same
JPH10303125A (en) Formation of pattern
JP2008521221A (en) Pattern lock device for particle beam exposure apparatus
JP3251875B2 (en) Charged particle beam exposure system
US6528806B1 (en) Charged-particle-beam microlithography apparatus, reticles, and methods for reducing proximity effects, and device-manufacturing methods comprising same
US6831281B2 (en) Methods and devices for detecting and canceling magnetic fields external to a charged-particle-beam (CPB) optical system, and CPB microlithography apparatus and methods comprising same
US6841402B1 (en) Alignment-mark detection methods and devices for charged-particle-beam microlithography, and microelectronic-device manufacturing methods comprising same
US20030150737A1 (en) Method of forming a pattern of sub-micron broad features
JP2000348997A (en) Fiducial mark, charged particle beam exposure system having the same and manufacture of semiconductor device
US6680481B2 (en) Mark-detection methods and charged-particle-beam microlithography methods and apparatus comprising same
JPS6258621A (en) Fine pattern forming method
US6531786B1 (en) Durable reference marks for use in charged-particle-beam (CPB) microlithography, and CPB microlithography apparatus and methods comprising same
US6337164B1 (en) Charged-particle-beam microlithography methods exhibiting improved pattern-feature accuracy, and device manufacturing methods comprising same
US4737646A (en) Method of using an electron beam
JP2001102278A (en) Charged beam exposure method
JP2008311311A (en) Charged particle beam exposure method and charged particle beam exposure system
JP2003249445A (en) Position adjustment method, hollow aperture optical system, and charged particle beam projection aligner
JP2003077798A (en) Proximity effect correcting method and device manufacturing method
US20050019697A1 (en) Method of treating wafers with photoresist to perform metrology analysis using large current e-beam systems
JP2000058447A (en) Charged particle beam exposure system and semiconductor device manufacturing method therefor
JP2011103177A (en) Electron beam irradiation method and electron beam irradiation device
JP2006210459A (en) Charged particle beam exposure apparatus and method, and method of fabricating device
JP3472564B2 (en) Pattern transfer mask, pattern transfer method, exposure method, method of manufacturing semiconductor device, and semiconductor device
US6799312B1 (en) Dark line CD and XY-CD improvement method of the variable shaped beam lithography in mask or wafer making

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040629