JP2000323434A - Sputtering target, wiring film, and electronic part - Google Patents

Sputtering target, wiring film, and electronic part

Info

Publication number
JP2000323434A
JP2000323434A JP11130230A JP13023099A JP2000323434A JP 2000323434 A JP2000323434 A JP 2000323434A JP 11130230 A JP11130230 A JP 11130230A JP 13023099 A JP13023099 A JP 13023099A JP 2000323434 A JP2000323434 A JP 2000323434A
Authority
JP
Japan
Prior art keywords
tan
film
target
peak intensity
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11130230A
Other languages
Japanese (ja)
Inventor
Koichi Watanabe
光一 渡邊
Yukinobu Suzuki
幸伸 鈴木
Takashi Ishigami
隆 石上
Naomi Fujioka
直美 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11130230A priority Critical patent/JP2000323434A/en
Publication of JP2000323434A publication Critical patent/JP2000323434A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce with superior reproducibility in-plane uniformity of a TaN film to be used as a barrier layer of a semiconductor element by a method wherein the peak intensity in a specified direction measured by an X rays diffraction method is specified on the surface of a sputtering target composed of high pure TaN. SOLUTION: A sputtering target is one composed of high pure TaN, and a ratio of the peak intensity on (111) plane measured by an X rays diffraction method on a target surface to the gross sum of the peak intensity on the other crystal planes, namely a peak intensity ratio of (111)/ (110)+(101)+(111)+(201)+(300)+(211)+(220)+(112)+(311)} is in the range of 0.05 to 0.20. Thus, it becomes possible to fairly increase the film thickness distribution of a TaN film formed by using it. Here, on a surface (target plane) of a TaN target, a plurality of crystal direction measured by the X rays diffraction method exist, and releasing angles of particles flying by sputtering the (111) plane thereamong are narrowed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、Cu配線のバリア
材などの形成に好適なスパッタターゲットと、それを用
いた配線膜および電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sputter target suitable for forming a barrier material for a Cu wiring, a wiring film and an electronic component using the same.

【0002】[0002]

【従来の技術】近年、LSIに代表される半導体工業は
急速に進捗しつつある。高速ロジックなどの半導体素子
においては、高集積化、高信頼性化、高機能化が進むに
つれて、微細加工技術に要求される精度も益々高まって
きている。このような集積回路の高密度化や高速化など
に伴って、AlやCuを主成分として形成される金属配
線の幅は 1/4μm 以下になりつつある。
2. Description of the Related Art In recent years, the semiconductor industry represented by LSI has been rapidly advancing. 2. Description of the Related Art In semiconductor devices such as high-speed logic, as the degree of integration, reliability, and functionality increases, the precision required for microfabrication technology has been increasing. With the increase in density and speed of such integrated circuits, the width of metal wiring formed mainly of Al or Cu is becoming 1/4 μm or less.

【0003】一方、集積回路を高速で動作させるために
は、Al配線やCu配線の抵抗を低減することが必須と
なる。従来の配線構造では、配線の高さを厚くすること
で配線抵抗を低減することが一般的であった。しかし、
さらなる高集積化・高密度化された半導体デバイスなど
では、これまでの積層構造を用いた際に配線上に形成さ
れる絶縁膜のカバレッジ性が悪くなり、当然歩留まりも
低下するため、デバイスの配線技術そのものを改良する
ことが求められている。
On the other hand, in order to operate an integrated circuit at high speed, it is essential to reduce the resistance of Al wiring and Cu wiring. In the conventional wiring structure, it is common to reduce the wiring resistance by increasing the height of the wiring. But,
In semiconductor devices with higher integration and higher densities, the coverage of the insulating film formed on the wiring becomes worse when the conventional laminated structure is used, and the yield naturally lowers. There is a need to improve the technology itself.

【0004】そこで、従来の配線技術とは異なる、デュ
アルダマシン(DD)配線技術を適用することが検討さ
れている。DD技術とは、予め下地膜に形成した配線溝
上に、配線材となるAlやCuを主成分とする金属をス
パッタリング法やCVD法などを用いて成膜し、熱処理
(リフロー)によって溝へ流し込み、CMP(Chemical
Mechanical Polishing) 法などにより余剰の配線金属を
除去する技術である。
Therefore, application of a dual damascene (DD) wiring technique, which is different from the conventional wiring technique, is being studied. The DD technique means that a metal mainly composed of Al or Cu as a wiring material is formed on a wiring groove previously formed in a base film by using a sputtering method or a CVD method, and is poured into the groove by heat treatment (reflow). , CMP (Chemical
This is a technique for removing excess wiring metal by mechanical polishing or the like.

【0005】上述したような半導体デバイスなどに用い
られる配線材料としては、抵抗率がAlに比べて低いC
uが主流となりつつあり、ロジックなどの半導体デバイ
スではおおよそCu配線が使用されている。Cu配線が
有利な点としては、Al配線に比べて耐エレクトロマイ
グレーション性に優れていることも挙げられる。しかし
一方で、CuやAu、Feといった金属は、シリコン内
を格子拡散することから拡散速度が速く、シリコン内に
入ると少数キャリアの寿命を短くすることが懸念されて
いる。
[0005] As a wiring material used for a semiconductor device as described above, C has a lower resistivity than Al.
Since u is becoming mainstream, Cu wiring is generally used in semiconductor devices such as logic. An advantage of the Cu wiring is that it has excellent electromigration resistance as compared with the Al wiring. However, on the other hand, metals such as Cu, Au, and Fe are lattice-diffused in silicon, so that the diffusion speed is high, and there is a concern that the life of minority carriers may be shortened when they enter silicon.

【0006】このようなことから、Cu配線を適用する
場合には、CuのSi中への拡散防止を目的としたバリ
アメタル層を設けることが必須である。ここで、半導体
素子用のバリアメタルとしてはTiNが使用されてきた
が、最近Cu配線用のバリア材料としてTaNが提案さ
れ、CuのSi中への拡散防止に対してはTaNが有効
であることが明らかとなりつつある。
[0006] For this reason, when a Cu wiring is applied, it is essential to provide a barrier metal layer for preventing the diffusion of Cu into Si. Here, TiN has been used as a barrier metal for semiconductor elements. Recently, TaN has been proposed as a barrier material for Cu wiring, and TaN is effective for preventing diffusion of Cu into Si. Is becoming apparent.

【0007】そこで、Cu配線用のバリア層にはTaN
を適用する方向に進んでいる。このようなバリア層とし
てのTaN膜の形成方法としては、従来のTiN膜と同
様に、Taターゲットを用いたArとN2 の混合ガスに
よる化相スパッタ、すなわちArと共にN2 + イオンで
Taターゲット表面を衝撃し、TaとN2 イオンの化合
物(TaN)として飛翔させる化学スパッタリングが主
に適用されている。
Therefore, the barrier layer for Cu wiring is made of TaN.
Are moving in the direction of applying. As a method of forming such a TaN film as a barrier layer, as in the case of the conventional TiN film, chemical sputtering using a mixed gas of Ar and N 2 using a Ta target, that is, Ta target using N 2 + ions together with Ar Chemical sputtering, which bombards the surface and flies as a compound of Ta and N 2 ions (TaN), is mainly applied.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、従来の
Taターゲットを用いた化相スパッタで得られるTaN
膜では、上述したようなDD配線を適用して、その際の
配線溝のアスペクト比が1/4以上になることが予想され
る次世代のロジックなどに求められる膜の均質性を満足
させることが非常に困難な状況にあり、既に限界となり
つつある。
However, the TaN obtained by the conventional chemical vapor deposition using a Ta target has a problem.
For the film, use the above-mentioned DD wiring to satisfy the film homogeneity required for next-generation logic, etc., where the aspect ratio of the wiring groove at that time is expected to be 1/4 or more. Is in a very difficult situation and is already reaching its limits.

【0009】例えば、 8インチサイズのSiウエハで膜
の面内均一性を5%以下に制御することが求められている
が、従来のTaターゲットを用いた化相スパッタでは、
そのような条件を満足するTaN膜を再現性よく得るこ
とはできない。
For example, it is required to control the in-plane uniformity of the film to 5% or less on an 8-inch Si wafer. In the case of conventional phase sputtering using a Ta target,
A TaN film satisfying such conditions cannot be obtained with good reproducibility.

【0010】本発明はこのような課題に対処するために
なされたもので、半導体素子のバリア層などとして用い
られるTaN膜の面内均一性を例えば5%以下に再現性よ
く低減することを可能にしたスパッタターゲットを提供
することを目的としており、またそのようなスパッタタ
ーゲットを用いることによって、次世代のロジックなど
に求められる高精細および高信頼性を満足する配線膜、
およびそのような配線膜を用いた電子部品を提供するこ
とを目的としている。
The present invention has been made to address such a problem, and it is possible to reduce the in-plane uniformity of a TaN film used as a barrier layer of a semiconductor element, for example, to 5% or less with good reproducibility. The purpose of the present invention is to provide a sputter target, and by using such a sputter target, a wiring film that satisfies high definition and high reliability required for next-generation logic and the like,
It is another object of the present invention to provide an electronic component using such a wiring film.

【0011】[0011]

【課題を解決するための手段】本発明者らは上記課題を
解決するために種々検討した結果、TaNターゲットを
用いることが有効であることを見出した。さらに、Ta
Nターゲット表面の結晶方位とスパッタ粒子の放出角度
との関係について調査した結果、 (111)面がスパッタさ
れて飛翔する粒子の放出角度が45°以下と狭いことが判
明した。そこで、 (111)面のピーク強度と他の結晶面の
ピーク強度の総和との比を適度な範囲に制御することに
よって、従来達成することができなかったTaN膜の面
内均一性が実現可能であることを見出した。
Means for Solving the Problems The present inventors have conducted various studies to solve the above problems, and as a result, have found that it is effective to use a TaN target. Furthermore, Ta
As a result of investigating the relationship between the crystal orientation of the N target surface and the emission angle of sputtered particles, it was found that the emission angle of particles flying by sputtering the (111) plane was as narrow as 45 ° or less. Therefore, by controlling the ratio of the peak intensity of the (111) plane to the sum of the peak intensities of the other crystal planes within an appropriate range, in-plane uniformity of the TaN film, which could not be achieved conventionally, can be realized. Was found.

【0012】本発明はこのような知見に基づいて成され
たものであり、本発明のスパッタターゲットは、請求項
1に記載したように、高純度TaNからなるスパッタタ
ーゲットであって、ターゲット表面においてX線回折法
で測定された (111)面のピーク強度が (111)/{ (110)
+ (101)+ (111)+ (201)+ (300)+ (211)+ (220)+
(112)+ (311)}の強度比として0.05〜0.20の範囲であ
ることを特徴としている。
The present invention has been made based on such knowledge, and the sputter target of the present invention is a sputter target made of high-purity TaN, as described in claim 1, wherein The peak intensity of the (111) plane measured by the X-ray diffraction method is (111) / {(110)
+ (101) + (111) + (201) + (300) + (211) + (220) +
The intensity ratio of (112) + (311)} is in the range of 0.05 to 0.20.

【0013】本発明のスパッタターゲットは、さらに請
求項2に記載したように、前記ターゲット表面全体にお
ける前記 (111)面のピーク強度比[(111)/{ (110)+
(101)+ (111)+ (201)+ (300)+ (211)+ (220)+ (1
12)+ (311)}の強度比]のバラツキが±30% 以内であ
ることを特徴としている。
[0013] The sputter target according to the present invention further has a peak intensity ratio of the (111) plane [(111) / {(110) +] over the entire surface of the target.
(101) + (111) + (201) + (300) + (211) + (220) + (1
12) + (311)}] is within ± 30%.

【0014】本発明のスパッタターゲットは、例えば請
求項3に記載したように、バッキングプレートと接合し
て用いられる。この際のスパッタターゲットとバッキン
グプレートとの接合には、請求項4に記載したソルダー
接合、請求項5に記載した拡散接合などが用いられる。
The sputter target of the present invention is used, for example, by bonding it to a backing plate. At this time, the bonding between the sputter target and the backing plate is performed by the solder bonding described in claim 4 or the diffusion bonding described in claim 5.

【0015】本発明の配線膜は、請求項6に記載したよ
うに、上記した本発明のスパッタターゲットを用いて成
膜してなるTaN膜を具備することを特徴としている。
本発明の配線膜において、例えば請求項7に記載したよ
うに、TaN膜はCu膜に対するバリア材として用いら
れる。
According to a sixth aspect of the present invention, there is provided a wiring film including a TaN film formed by using the above-described sputtering target of the present invention.
In the wiring film of the present invention, for example, the TaN film is used as a barrier material for the Cu film.

【0016】本発明の電子部品は、請求項8に記載した
ように、上記した本発明の配線膜を有することを特徴と
している。本発明の電子部品において、前記配線膜は例
えば請求項9に記載したように、TaN膜とその上に存
在するCu膜とを有することを特徴としている。本発明
の電子部品は、請求項10に記載したように、例えば半
導体素子である。
An electronic component according to the present invention is characterized in that it has the above-described wiring film according to the present invention. The electronic component according to the present invention is characterized in that the wiring film includes, for example, a TaN film and a Cu film present thereon. The electronic component of the present invention is, for example, a semiconductor element.

【0017】[0017]

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
Embodiments of the present invention will be described below.

【0018】本発明のスパッタターゲットは、高純度T
aNからなるスパッタターゲットであって、ターゲット
表面においてX線回折法で測定された (111)面のピーク
強度と他の結晶面のピーク強度の総和との比、すなわち
(111)/{ (110)+ (101)+(111)+ (201)+ (300)+
(211)+ (220)+ (112)+ (311)}のピーク強度比が0.0
5〜0.20の範囲である。なお、本発明で言うTaN(窒
化タンタル)とはTa1 1-x (x= 0.9〜1.0)であ
る。
The sputter target of the present invention has a high purity T
aN, a ratio of the peak intensity of the (111) plane measured by X-ray diffraction on the target surface to the sum of the peak intensities of the other crystal planes, that is,
(111) / {(110) + (101) + (111) + (201) + (300) +
The peak intensity ratio of (211) + (220) + (112) + (311) 0.0 is 0.0
It is in the range of 5 to 0.20. Incidentally, a TaN in the present invention and (tantalum nitride) Ta 1 N 1-x ( x = 0.9~1.0).

【0019】ここで、TaNターゲットの表面(ターゲ
ット面)において、X線回折法で測定される結晶方位は
多数存在する。それらの中で (111)面がスパッタされて
飛翔する粒子の放出角度が狭いことが判明した。そこ
で、ターゲット面の (111)面のピーク強度と他の結晶面
のピーク強度の総和との比、すなわち (111)/{ (110)
+ (101)+ (111)+ (201)+ (300)+ (211)+ (220)+
(112)+ (311)}のピーク強度比を変化させた複数のT
aNターゲットを用いて評価した結果、 (111)/{ (11
0)+ (101)+ (111)+ (201)+ (300)+ (211)+ (220)
+ (112)+ (311)}のピーク強度比が0.05〜0.20の範囲
であるときに、それを用いて形成したTaN膜の膜厚分
布を大幅に高めることが可能であることを見出した。
Here, on the surface (target surface) of the TaN target, there are many crystal orientations measured by the X-ray diffraction method. Among them, it was found that the (111) plane was sputtered and the emission angle of flying particles was narrow. Therefore, the ratio of the peak intensity of the (111) plane of the target plane to the sum of the peak intensities of the other crystal planes, that is, (111) / {(110)
+ (101) + (111) + (201) + (300) + (211) + (220) +
A plurality of T's with different peak intensity ratios of (112) + (311)}
As a result of evaluation using an aN target, (111) / {(11
0) + (101) + (111) + (201) + (300) + (211) + (220)
It has been found that when the peak intensity ratio of + (112) + (311)} is in the range of 0.05 to 0.20, it is possible to greatly increase the thickness distribution of the TaN film formed using the peak intensity ratio.

【0020】TaNターゲットの表面において、X線回
折法で測定された (111)/{ (110)+ (101)+ (111)+
(201)+ (300)+ (211)+ (220)+ (112)+ (311)}の
ピーク強度比が0.05〜0.20の範囲である場合には、スパ
ッタ粒子の放射角度を例えば45°以下とすることがで
き、これにより垂直成分を有するスパッタ粒子のみを基
板上に被着させることができる。従って、得られるTa
N膜の膜厚の均一性を高めることができる。
On the surface of the TaN target, (111) / {(110) + (101) + (111) +
When the peak intensity ratio of (201) + (300) + (211) + (220) + (112) + (311)} is in the range of 0.05 to 0.20, the emission angle of the sputtered particles is, for example, 45 ° or less. Thus, only sputter particles having a vertical component can be deposited on the substrate. Therefore, the resulting Ta
The uniformity of the thickness of the N film can be improved.

【0021】このようなことから、本発明のスパッタタ
ーゲットでは、ターゲット表面の(111)/{ (110)+
(101)+ (111)+ (201)+ (300)+ (211)+ (220)+ (1
12)+(311)}のピーク強度比を0.05〜0.20の範囲として
いる。このTaNスパッタターゲットのターゲット面に
おけるピーク強度比は、0.08〜0.15の範囲とすることが
さらに好ましい。
From the above, in the sputter target of the present invention, (111) / {(110) +
(101) + (111) + (201) + (300) + (211) + (220) + (1
The peak intensity ratio of (12) + (311)} is in the range of 0.05 to 0.20. More preferably, the peak intensity ratio at the target surface of the TaN sputtering target is in the range of 0.08 to 0.15.

【0022】TaNターゲット表面の上記したピーク強
度比が0.05より小さいと、スパッタ粒子の放射角度が例
えば45°以上となり、スパッタ粒子の垂直成分が損われ
ることから、膜厚分布が低下する。また、基板周辺部に
スパッタ粒子が多数飛散することになるため、ダストの
発生が増加する。一方、上記したピーク強度比が0.20を
超えると垂直成分は増加するが、TaとNとのスパッタ
レートの差が大きくなるため、選択スパッタされること
になり、膜の面内均一性が悪くなる。
If the above-mentioned peak intensity ratio on the surface of the TaN target is smaller than 0.05, the radiation angle of the sputtered particles becomes, for example, 45 ° or more, and the vertical component of the sputtered particles is impaired, so that the film thickness distribution is reduced. Further, since a large number of sputter particles are scattered around the substrate, generation of dust increases. On the other hand, when the above-described peak intensity ratio exceeds 0.20, the vertical component increases, but the difference in the sputtering rate between Ta and N increases, so that selective sputtering is performed, and the in-plane uniformity of the film deteriorates. .

【0023】なお、本発明における (111)面および他の
結晶面のピーク強度は、X線回折により得られる各ピー
クの最大強度値を、 JCPDSカードに記載されている補正
強度値で補正した値を指すものである。すなわち、例え
ば (111)面のピーク強度は、{ (111)面の最大強度値/
12(JCPDSカード記載の補正強度値)}となる。なお、表
1に JCPDSカードに記載されている補正強度値の一覧を
示す。
The peak intensity of the (111) plane and other crystal planes in the present invention is a value obtained by correcting the maximum intensity value of each peak obtained by X-ray diffraction with a correction intensity value described in a JCPDS card. It refers to That is, for example, the peak intensity of the (111) plane is expressed by the maximum intensity value of the (111) plane /
12 (correction intensity value described on JCPDS card)} Table 1 shows a list of the correction intensity values described on the JCPDS card.

【0024】[0024]

【表1】 本発明において、ターゲット面の (111)/{ (110)+
(101)+ (111)+ (201)+ (300)+ (211)+ (220)+ (1
12)+ (311)}のピーク強度比のバラツキは、ターゲッ
ト表面全体として±30% 以内とすることが好ましい。こ
のように、ターゲット表面全体として上記したピーク強
度比を一定範囲内に制御することによって、それを用い
て形成したTaN膜全体としての膜厚や膜特性などを向
上させることができる。ターゲット表面全体としての上
記したピーク強度比のバラツキは±20% 以内とすること
がさらに好ましく、特に±10% 以内とすることが望まし
い。
[Table 1] In the present invention, (111) / {(110) +
(101) + (111) + (201) + (300) + (211) + (220) + (1
It is preferable that the variation of the peak intensity ratio of (12) + (311)} be within ± 30% on the entire target surface. As described above, by controlling the above-mentioned peak intensity ratio within a certain range for the entire target surface, it is possible to improve the film thickness and film characteristics of the entire TaN film formed using the same. The above-mentioned variation in the peak intensity ratio of the entire target surface is more preferably within ± 20%, particularly preferably within ± 10%.

【0025】すなわち、TaNターゲット表面全体とし
てのピーク強度比のバラツキが±30% の範囲を超える
と、それを用いて形成したTaN膜を使用した半導体デ
バイスなどの均一性に悪影響を及ぼすことになる。現在
の半導体デバイスは、 8インチSiウエハから数万個単
位で生産されるため、TaNターゲット表面のピーク強
度比のバラツキがそのままSiウエハの配線膜に影響を
及ぼし、各半導体デバイスの信頼性にバラツキを生じさ
せる結果となる。例えば、Siウエハの端部から生産し
たデバイスは信頼性が良好であるが、中央から生産した
デバイスは信頼性が低いといった問題が発生してしま
う。
That is, if the variation in the peak intensity ratio of the entire surface of the TaN target exceeds the range of ± 30%, the uniformity of a semiconductor device using a TaN film formed using the TaN target is adversely affected. . Since current semiconductor devices are produced in units of tens of thousands from an 8-inch Si wafer, variations in the peak intensity ratio on the surface of the TaN target directly affect the wiring film on the Si wafer, and variations in the reliability of each semiconductor device. As a result. For example, a device produced from the edge of a Si wafer has good reliability, but a device produced from the center has a low reliability.

【0026】なお、本発明のスパッタターゲットは、高
純度TaNにより構成されるものであるが、例えば一般
的な高純度金属材のレベル程度であれば多少の不純物元
素を含んでいてもよい。ただし、例えば配線抵抗の低減
などを図る上で不純物元素量は低減することが好まし
い。
Although the sputter target of the present invention is made of high-purity TaN, it may contain some impurity elements, for example, at the level of a general high-purity metal material. However, it is preferable to reduce the amount of the impurity element in order to reduce the wiring resistance, for example.

【0027】本発明のスパッタターゲットは、例えば以
下のようにして作製される。
The sputter target of the present invention is produced, for example, as follows.

【0028】例えば、純度2N程度のTaN粉末を用い
て、HIP法やホットプレス法などの公知の焼結法を適
用して焼結体を作製する。焼結雰囲気はN2 雰囲気とす
ることが好ましい。焼結体のサイズは直径 100〜 400mm
程度とすることが好ましい。ターゲット中の窒素含有量
を変化させる場合には、混合比を適宜調整したTaN粉
末とTa粉末との混合粉末を出発原料として用いてもよ
い。
For example, a sintered body is manufactured by using a TaN powder having a purity of about 2N and applying a known sintering method such as a HIP method or a hot press method. The sintering atmosphere is preferably an N 2 atmosphere. The size of the sintered body is 100 ~ 400mm in diameter
It is preferable to set the degree. When changing the nitrogen content in the target, a mixed powder of TaN powder and Ta powder whose mixing ratio is appropriately adjusted may be used as a starting material.

【0029】次に、上記した焼結体に対して再度真空中
で 100〜 500℃程度の温度で熱処理を施す。このような
熱処理によって、ターゲット面における (111)/{ (11
0)+(101)+ (111)+ (201)+ (300)+ (211)+ (220)
+ (112)+ (311)}のピーク強度比を0.05〜0.20の範囲
内に制御すると共に、ターゲット表面全体としてのピー
ク強度比のバラツキを±30% 以内に制御する。このよう
にして得られる高純度TaN素材を機械加工し、例えば
CuやAlからなるバッキングプレートと接合する。
Next, the above-mentioned sintered body is again heat-treated at a temperature of about 100 to 500 ° C. in a vacuum. By such a heat treatment, (111) / {(11
0) + (101) + (111) + (201) + (300) + (211) + (220)
The peak intensity ratio of + (112) + (311)} is controlled within the range of 0.05 to 0.20, and the variation of the peak intensity ratio of the entire target surface is controlled within ± 30%. The high-purity TaN material thus obtained is machined and joined to a backing plate made of, for example, Cu or Al.

【0030】ここで、バッキングプレートとの接合に
は、例えばソルダー接合や拡散接合を適用する。拡散接
合を適用する場合には、接合時の温度を 600℃以下とす
ることが好ましい。これはバッキングプレートの塑性変
形を防止するためである。ここで得られた素材を所定サ
イズに機械加工することによって、本発明のスパッタタ
ーゲットが得られる。
Here, for example, solder bonding or diffusion bonding is applied to the bonding with the backing plate. When diffusion bonding is applied, the temperature at the time of bonding is preferably set to 600 ° C. or less. This is to prevent plastic deformation of the backing plate. By machining the obtained material to a predetermined size, the sputter target of the present invention can be obtained.

【0031】本発明の配線膜は、前述した本発明のスパ
ッタターゲットを用いて、スパッタ成膜してなるTaN
膜を具備するものである。このようにして得られるTa
N膜は膜厚や膜特性の均一性に優れ、例えば膜面内の膜
厚分布を5%以下とすることができる。
The wiring film of the present invention is a TaN film formed by sputtering using the above-described sputtering target of the present invention.
It has a film. Ta obtained in this way
The N film is excellent in the uniformity of the film thickness and film characteristics, and for example, the film thickness distribution in the film surface can be 5% or less.

【0032】このようなTaN膜は、例えばCu配線
(Cu膜またはCu合金膜)のバリア材に好適であり、
本発明の配線膜は例えば上記したTaN膜上にCu膜を
存在させて構成されるものである。このような配線膜
は、例えばDD配線技術を適用する際に、配線膜に求め
られる均質性を十分に満足するものである。
Such a TaN film is suitable as a barrier material for a Cu wiring (Cu film or Cu alloy film), for example.
The wiring film of the present invention is formed by, for example, providing a Cu film on the above-described TaN film. Such a wiring film sufficiently satisfies the homogeneity required for the wiring film when, for example, the DD wiring technology is applied.

【0033】上記した本発明の配線膜は、半導体素子に
代表される各種の電子部品に使用することができる。具
体的には、本発明の配線膜を用いたULSIやVLSI
などの半導体素子、さらにはSAWデバイスやTPHな
どの電子部品が挙げられる。本発明の電子部品は、この
ような半導体素子、SAWデバイス、TPHなどを含む
ものである。
The wiring film of the present invention described above can be used for various electronic parts typified by semiconductor elements. Specifically, ULSI or VLSI using the wiring film of the present invention
And other electronic components such as SAW devices and TPH. The electronic component of the present invention includes such a semiconductor element, a SAW device, a TPH, and the like.

【0034】[0034]

【実施例】次に、本発明の具体的な実施例およびその評
価結果について述べる。
Next, specific examples of the present invention and evaluation results thereof will be described.

【0035】実施例1 まず、純度2NのTaN粉末をボールミルで24時間混合し
た後、HIP法により6個の焼結体を作製した。HIP
処理条件は、温度1200℃、保持時間 5時間、面圧 120MP
a とした。これら焼結体に 400℃×120minの条件で熱処
理を施した。
Example 1 First, TaN powder having a purity of 2N was mixed in a ball mill for 24 hours, and then six sintered bodies were produced by the HIP method. HIP
Processing conditions are: temperature 1200 ° C, holding time 5 hours, surface pressure 120MP
a. These sintered bodies were subjected to a heat treatment at 400 ° C. for 120 minutes.

【0036】次いで、各焼結体を機械加工により直径 3
20mm×厚さ10mmに加工してTaN材を作製した。この
後、これら各TaN材をCuバッキングプレートとソル
ダー接合して、 6種類のTaNスパッタターゲットを得
た。これら 6種類のTaNターゲットは加工条件、熱処
理条件(温度、時間)を制御することにより、ターゲッ
ト表面の (111)/{ (110)+ (101)+ (111)+ (201)+
(300)+ (211)+ (220)+ (112)+ (311)}のピーク強
度比を変化させたものである。
Next, each sintered body was machined to a diameter of 3 mm.
A TaN material was manufactured by processing to 20 mm × 10 mm in thickness. Thereafter, these TaN materials were soldered to a Cu backing plate to obtain six types of TaN sputter targets. By controlling the processing conditions and heat treatment conditions (temperature and time), these six types of TaN targets can be used to (111) / {(110) + (101) + (111) + (111) + (201) +
The peak intensity ratio of (300) + (211) + (220) + (112) + (311)} is changed.

【0037】なお、ターゲット表面のX線回折は理学社
製のXRD装置を用いて実施し、その際に測定された
(111)面ピークの最大強度値と他の結晶面( (110)、 (1
01)、(111)、 (201)、 (300)、 (211)、 (220)、 (11
2)、 (311))のピークの最大強度値を用いて、 (111)/
{ (110)+ (101)+ (111)+ (201)+ (300)+ (211)+
(220)+ (112)+ (311)}のピーク強度比を求めた。
The X-ray diffraction of the target surface was carried out using an XRD apparatus manufactured by Rigaku Co., Ltd., and measured at that time.
The maximum intensity value of the (111) plane peak and other crystal planes ((110), (1
01), (111), (201), (300), (211), (220), (11
2), (311)), using the maximum intensity value of the peak, (111) /
{(110) + (101) + (111) + (201) + (300) + (211) +
The peak intensity ratio of (220) + (112) + (311)} was determined.

【0038】このようにして得た 6種類のTaNスパッ
タターゲットをそれぞれ用いて、スパッタ方式:LTS
スパッタ、背圧: 1×10-5Pa、スパッタガス:Ar、出
力:DC15kW、スパッタ時間:1minの条件下で、予め配
線溝を形成したSiウエハ(8インチ)上にTaN膜を成
膜し、配線溝内を含めて厚さ 0.5μm のバリア層を形成
した。その後、Cuターゲットを用いて、上記した条件
と同様な条件下でスパッタを実施し、厚さ 1μm 程度の
Cu膜を形成した。これをリフロー処理によって配線溝
に充填した後、CMPによって配線を形成した。
Using each of the six types of TaN sputter targets thus obtained, a sputtering method: LTS
Sputtering, back pressure: 1 × 10 -5 Pa, sputtering gas: Ar, output: DC 15 kW, sputtering time: 1 min, forming a TaN film on a Si wafer (8 inches) in which wiring grooves were formed in advance. Then, a barrier layer having a thickness of 0.5 μm including the inside of the wiring groove was formed. Thereafter, sputtering was performed using a Cu target under the same conditions as those described above to form a Cu film having a thickness of about 1 μm. After filling this into the wiring groove by reflow treatment, a wiring was formed by CMP.

【0039】これらの配線について、各バリア層の膜厚
の面内均一性を測定した。その結果をTaNターゲット
表面の (111)/{ (110)+ (101)+ (111)+ (201)+
(300)+ (211)+ (220)+ (112)+ (311)}ピーク強度
比およびそのバラツキと共に表2に示す。
For these wirings, the in-plane uniformity of the thickness of each barrier layer was measured. The result is expressed as (111) / {(110) + (101) + (111) + (201) + on the TaN target surface.
(300) + (211) + (220) + (112) + (311)} Table 2 shows the peak intensity ratio and its variation.

【0040】[0040]

【表2】 表2から明らかなように、試料1 〜4 の本発明のTaN
ターゲットを用いて成膜したTaN膜からなるバリア層
は、膜の均一性に優れ、試料5 〜6 のTaNターゲット
を用いて成膜したTaN膜と比べて、膜の均一性が5%以
下と向上させることが可能であることが判明した。この
ようなTaNバリア層を有する配線膜を適用することに
よって、製品歩留まりも大幅に向上させることが可能と
なる。
[Table 2] As is clear from Table 2, the TaN of the present invention of Samples 1 to 4
The barrier layer composed of a TaN film formed using a target has excellent film uniformity, and has a film uniformity of 5% or less as compared with the TaN films formed using the TaN targets of Samples 5 and 6. It has been found that it is possible to improve. By applying a wiring film having such a TaN barrier layer, the product yield can be significantly improved.

【0041】[0041]

【発明の効果】以上説明したように、本発明のTaNス
パッタターゲットによれば、膜厚や膜特性の均一性に優
れるTaN膜を得ることができる。従って、このような
スパッタターゲットを用いて成膜したTaN膜を有する
本発明の配線膜、およびそれを用いた電子部品によれ
ば、信頼性や製品歩留まりを大幅に向上させることが可
能となる。
As described above, according to the TaN sputtering target of the present invention, it is possible to obtain a TaN film having excellent uniformity in film thickness and film characteristics. Therefore, according to the wiring film of the present invention having the TaN film formed by using such a sputter target and the electronic component using the same, it is possible to greatly improve the reliability and the product yield.

【0042】[0042]

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石上 隆 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 (72)発明者 藤岡 直美 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 4K029 BA08 BA58 BB02 BD02 DC05 DC22 DC24 4M104 BB04 BB32 DD40 FF18 HH20 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Ishigami 8th Shinsugitacho, Isogo-ku, Yokohama, Kanagawa Prefecture Inside Toshiba Yokohama Office (72) Inventor Naomi Fujioka 8th Shinsugitacho, Isogo-ku, Yokohama, Kanagawa 4K029 BA08 BA58 BB02 BD02 DC05 DC22 DC24 4M104 BB04 BB32 DD40 FF18 HH20

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 高純度TaNからなるスパッタターゲッ
トであって、ターゲット表面においてX線回折法で測定
された (111)面のピーク強度が、 (111)/{(110)+ (1
01)+ (111)+ (201)+ (300)+ (211)+ (220)+ (11
2)+ (311)}の強度比として0.05〜0.20の範囲であるこ
とを特徴とするスパッタターゲット。
1. A sputter target comprising high-purity TaN, wherein a peak intensity of a (111) plane measured by an X-ray diffraction method on the target surface is (111) / {(110) + (1
01) + (111) + (201) + (300) + (211) + (220) + (11
2) A sputter target, wherein the intensity ratio of (311)} is in the range of 0.05 to 0.20.
【請求項2】 請求項1記載のスパッタターゲットにお
いて、 前記ターゲット表面全体における前記 (111)面のピーク
強度比のバラツキが±30% 以内であることを特徴とする
スパッタターゲット。
2. The sputter target according to claim 1, wherein a variation in a peak intensity ratio of the (111) plane over the entire surface of the target is within ± 30%.
【請求項3】 請求項1または請求項2記載のスパッタ
ターゲットにおいて、 前記スパッタターゲットはバッキングプレートと接合さ
れていることを特徴とするスパッタターゲット。
3. The sputter target according to claim 1, wherein the sputter target is joined to a backing plate.
【請求項4】 請求項3記載のスパッタターゲットにお
いて、 前記スパッタターゲットと前記バッキングプレートと
は、ソルダー接合により接合されていることを特徴とす
るスパッタターゲット。
4. The sputter target according to claim 3, wherein the sputter target and the backing plate are joined by a solder joint.
【請求項5】 請求項3記載のスパッタターゲットにお
いて、 前記スパッタターゲットと前記バッキングプレートと
は、拡散接合により接合されていることを特徴とするス
パッタターゲット。
5. The sputter target according to claim 3, wherein the sputter target and the backing plate are bonded by diffusion bonding.
【請求項6】 請求項1記載のスパッタターゲットを用
いて成膜してなるTaN膜を具備することを特徴とする
配線膜。
6. A wiring film comprising a TaN film formed by using the sputter target according to claim 1.
【請求項7】 請求項6記載の配線膜において、 前記TaN膜はCu膜に対するバリア材であることを特
徴とする配線膜。
7. The wiring film according to claim 6, wherein the TaN film is a barrier material for a Cu film.
【請求項8】 請求項6記載の配線膜を有することを特
徴とする電子部品。
8. An electronic component comprising the wiring film according to claim 6.
【請求項9】 請求項8記載の電子部品において、 前記配線膜は、前記TaN膜と、前記TaN膜上に存在
するCu膜とを有することを特徴とする電子部品。
9. The electronic component according to claim 8, wherein the wiring film includes the TaN film and a Cu film existing on the TaN film.
【請求項10】 請求項8または請求項9記載の電子部
品において、 半導体素子であることを特徴とする電子部品。
10. The electronic component according to claim 8, wherein the electronic component is a semiconductor device.
JP11130230A 1999-05-11 1999-05-11 Sputtering target, wiring film, and electronic part Withdrawn JP2000323434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11130230A JP2000323434A (en) 1999-05-11 1999-05-11 Sputtering target, wiring film, and electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11130230A JP2000323434A (en) 1999-05-11 1999-05-11 Sputtering target, wiring film, and electronic part

Publications (1)

Publication Number Publication Date
JP2000323434A true JP2000323434A (en) 2000-11-24

Family

ID=15029222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11130230A Withdrawn JP2000323434A (en) 1999-05-11 1999-05-11 Sputtering target, wiring film, and electronic part

Country Status (1)

Country Link
JP (1) JP2000323434A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002167668A (en) * 2000-11-30 2002-06-11 Toshiba Corp Sputtering target
JP2002363736A (en) * 2001-06-06 2002-12-18 Toshiba Corp Sputter target, barrier film and electronic part
WO2004027109A1 (en) * 2002-09-20 2004-04-01 Nikko Materials Co., Ltd. Tantalum sputtering target and method for preparation thereof
WO2005045090A1 (en) * 2003-11-06 2005-05-19 Nikko Materials Co., Ltd. Tantalum sputtering target
JP2007073980A (en) * 2006-10-30 2007-03-22 Toshiba Corp Tan film for semiconductor device and semiconductor device using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002167668A (en) * 2000-11-30 2002-06-11 Toshiba Corp Sputtering target
JP4503817B2 (en) * 2000-11-30 2010-07-14 株式会社東芝 Sputtering target and thin film
JP2002363736A (en) * 2001-06-06 2002-12-18 Toshiba Corp Sputter target, barrier film and electronic part
WO2004027109A1 (en) * 2002-09-20 2004-04-01 Nikko Materials Co., Ltd. Tantalum sputtering target and method for preparation thereof
JP2004107758A (en) * 2002-09-20 2004-04-08 Nikko Materials Co Ltd Tantalum sputtering target and its production method
WO2005045090A1 (en) * 2003-11-06 2005-05-19 Nikko Materials Co., Ltd. Tantalum sputtering target
JP2007073980A (en) * 2006-10-30 2007-03-22 Toshiba Corp Tan film for semiconductor device and semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP3445276B2 (en) Mo-W target for wiring formation, Mo-W wiring thin film, and liquid crystal display device using the same
JP4996639B2 (en) Sputter target
JP5933887B2 (en) touch screen
JP2907907B2 (en) Sputtering target and method for manufacturing the same
Lanford et al. Alloying of copper for use in microelectronic metallization
US20150162172A1 (en) Modified tungsten-titanium sputtering targets
JPH08316233A (en) Manufacture of semiconductor device
Sugawara et al. Comparison of the agglomeration behavior of Ag (Al) films and Ag (Au) films
JP4949551B2 (en) A barrier layer tuned to improve the electrical transfer resistance of copper interconnects
JP4817536B2 (en) Sputter target
JP2004506814A (en) Sputtering target
JP2000323434A (en) Sputtering target, wiring film, and electronic part
KR100365061B1 (en) Semiconductor device and semiconductor device manufacturing method
US6534398B2 (en) Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
JP4825345B2 (en) Sputtering target, barrier layer using the same, and method of forming electronic device
JP2000323433A (en) Sputtering target, wiring film and electronic part
US7385293B2 (en) Copper alloy, fabrication method thereof, and sputtering target
JP3898043B2 (en) Sputtering target and semiconductor device and sputtering apparatus using the same
JP5053471B2 (en) Wiring film manufacturing method and electronic component manufacturing method
JP7488127B2 (en) METHOD FOR FORMING METAL WIRING AND FILM DEPOSITION APPARATUS
JP2001342560A (en) Sputtering target
JP2001303240A (en) Sputtering target
JP5731770B2 (en) Sputtering target manufacturing method and sputtering target
JP2003338465A (en) Mo-W TARGET FOR FORMING WIRING, Mo-W WIRING THIN FILM USING THE SAME, AND LIQUID-CRYSTAL DISPLAY DEVICE
JP2007242951A (en) Barrier film for semiconductor wiring, copper wiring for semiconductor, manufacturing method of this wiring, and sputtering target for forming semiconductor barrier film

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801