JP2000322289A - Method and system for controller emulation and computer readable recording medium for storing program for implementation of controller emulation method by computer - Google Patents

Method and system for controller emulation and computer readable recording medium for storing program for implementation of controller emulation method by computer

Info

Publication number
JP2000322289A
JP2000322289A JP11130707A JP13070799A JP2000322289A JP 2000322289 A JP2000322289 A JP 2000322289A JP 11130707 A JP11130707 A JP 11130707A JP 13070799 A JP13070799 A JP 13070799A JP 2000322289 A JP2000322289 A JP 2000322289A
Authority
JP
Japan
Prior art keywords
address
unit
control device
memory
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11130707A
Other languages
Japanese (ja)
Inventor
Yoshiaki Katayama
吉章 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11130707A priority Critical patent/JP2000322289A/en
Publication of JP2000322289A publication Critical patent/JP2000322289A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To perform efficient debugging by emulating a controller without changing a program as the debugging object or an OS. SOLUTION: After initialization processing is executed by an initialization control part 3, an address conversion part 5 converts an address, which is stored in an I/O address storage part 1 where the address of a controller 93 is stored, to an address of an I/O memory 20 where data is read and written. Next, a main control part reads in the address converted from the address indicating the controller 93 to the address of the I/O memory 20 by the address conversion part 5 and controls the access to the address of the read-in I/O memory 20, thereby implementing the emulation of a controller which accesses the I/O memory 20 instead of the controller 93.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、外部に接続され
た入出力装置を制御する入出力制御装置に関する。特
に、入出力装置のエミュレーションを行う場合の入出力
制御装置に関する。
The present invention relates to an input / output control device for controlling an externally connected input / output device. In particular, the present invention relates to an input / output control device for emulating an input / output device.

【0002】[0002]

【従来の技術】図22は、例えば、特開平5−4643
6に示された従来の制御装置エミュレーション方法を実
現するプログラム制御装置のメモリマップである。図に
おいて、ユーザタスク空間とは、中央処理装置の制御ソ
フトウェアをロードする部分である。仮想共有メモリ空
間とは、実設備においては周辺制御装置とのやり取りを
行う空間であり、本プログラム制御装置では、実設備と
同一のアドレスに位置している。実設備とは、実際に制
御装置が接続された状態を示している。I/O(Inp
ut/Output)メモリとは、実設備において周辺
制御装置とI/O命令によって情報のやり取りを行うI
/O空間をメモリ上に仮想的に割り当てたものであり、
ユーザタスク(制御ソフトウェア)を本プログラム制御
装置で動作させる場合は、I/O命令をI/Oメモリに
対する読み書きで代用する。仮想動作タスク空間とは、
周辺制御装置の仮想的な動作をソフト的に行うタスクが
存在する空間である。
2. Description of the Related Art FIG.
7 is a memory map of a program controller realizing the conventional controller emulation method shown in FIG. In the figure, a user task space is a portion where control software of the central processing unit is loaded. The virtual shared memory space is a space for exchanging with a peripheral control device in a real facility, and is located at the same address as the real facility in the present program control device. The actual equipment indicates a state where the control device is actually connected. I / O (Inp
Out / Output) memory is an I / O that exchanges information with peripheral controllers in an actual facility by I / O commands.
/ O space is virtually allocated on the memory,
When a user task (control software) is operated by the present program control device, I / O instructions are substituted for reading and writing to the I / O memory. What is a virtual action task space?
This is a space where there is a task for performing a virtual operation of the peripheral control device by software.

【0003】次に、プログラム制御装置上で周辺制御装
置の仮想的な動作を行う仮想動作タスクについて説明す
る。仮想動作タスクは、システムスタートと共に動作を
開始し、内部メモリ、動作状態表示画面の初期化を行っ
た後、ある一定の時間間隔をおいて、周辺制御装置の仮
想動作を行い、その動作状態を表示し、キーボードから
の入力があれば、それに従って特定のメモリにデータを
セットしたり、特定の仮想I/Oにデータをセットした
りする。
[0005] Next, a virtual operation task for performing a virtual operation of the peripheral control device on the program control device will be described. The virtual operation task starts the operation at the start of the system, initializes the internal memory and the operation state display screen, then performs a virtual operation of the peripheral control device at a certain time interval, and changes the operation state. Then, if there is an input from the keyboard, data is set in a specific memory or data is set in a specific virtual I / O according to the input.

【0004】[0004]

【発明が解決しようとする課題】従来の制御装置エミュ
レーション方法は、プログラム制御装置が周辺装置の仮
想動作を行うために、ソフトウェア開発者が制御ソフト
ウェアのI/O命令を発行する部分を特定の(仮想)メ
モリ空間に対する読み書きに変更する必要があるという
問題点があった。
In the conventional control device emulation method, in order for the program control device to perform a virtual operation of a peripheral device, a part where a software developer issues an I / O instruction of control software is specified. There is a problem that it is necessary to change to reading and writing to the (virtual) memory space.

【0005】この発明は、上記のような問題点を解決す
るためになされたもので、制御装置が無い場合でも、デ
バッグ対象の制御ソフトウェアやOSを修正することな
く、制御装置のソフトウェアによるエミュレーションを
実現し、効率的なデバッグを可能にすることを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. Even when a control device is not provided, emulation by software of a control device can be performed without modifying control software or an OS to be debugged. It aims at realizing and enabling efficient debugging.

【0006】また、この発明は、エミュレーション動作
時に、I/Oメモリ及び仮想共有メモリ領域を参照する
ことで、入出力制御部が制御装置に書き込む内容を確認
することができ、正しく入出力制御部が動作しているか
どうか確かめることができることを目的とする。
Further, according to the present invention, the contents written by the input / output control unit to the control device can be confirmed by referring to the I / O memory and the virtual shared memory area during the emulation operation. The purpose is to be able to check if is working.

【0007】更に、この発明は、制御装置が無い場合で
も、制御装置の動作を模擬した結果を入出力制御部に与
えることができ、入出力制御部を修正することなく、入
出力制御部の様々な動作を確かめることができることを
目的とする。
Further, according to the present invention, even when there is no control device, a result simulating the operation of the control device can be given to the input / output control unit, and the input / output control unit can be modified without modifying the input / output control unit. The purpose is to be able to confirm various operations.

【0008】また、この発明は、入出力制御部をコンパ
イル、リンクした後でも、入出力制御部のコンパイル、
リンク時に作成したメモリマッピング情報を用いて、入
出力制御部をエミュレーション動作させることを目的と
する。
Further, the present invention provides a method for compiling and linking an input / output control unit even after compiling and linking the input / output control unit.
An object of the present invention is to emulate an input / output control unit using memory mapping information created at the time of linking.

【0009】更に、この発明は、入出力制御部がエミュ
レーションにより正しく動作することを確認した後、入
出力制御部を再コンパイル、リンクしなくても、エミュ
レーション動作を行わないようにし、速やかに実際の装
置を制御することを目的とする。
Further, according to the present invention, after confirming that the input / output control unit operates correctly by emulation, the emulation operation is not performed even if the input / output control unit is not recompiled and linked, so that the actual The purpose of this is to control the device.

【0010】また、この発明は、制御装置に障害が発生
しても、速やかに入出力制御部をエミュレーション動作
に移行させることができるため、ハードウェアとソフト
ウェアの並行開発を行う場合の効率の向上を目的とす
る。
Further, according to the present invention, even if a failure occurs in the control device, the input / output control unit can be promptly shifted to the emulation operation, so that the efficiency of parallel development of hardware and software is improved. With the goal.

【0011】[0011]

【課題を解決するための手段】この発明に係る制御装置
エミュレーション方式は、デバイスの制御を行う制御装
置と、上記制御装置のアドレスを記憶するI/O(In
put/Output)アドレス記憶部と、データの読
み書きを行うI/O(Input/Output)メモ
リと、上記I/Oアドレス記憶部に記憶されたアドレス
を上記I/Oメモリのアドレスへ変換するアドレス変換
部と、上記アドレス変換部により変換された上記I/O
アドレス記憶部に記憶されたアドレスを読み込み、読み
込んだI/Oメモリのアドレスへのアクセスを制御する
入出力制御部とを備えたことを特徴とする。
According to a control device emulation method according to the present invention, a control device for controlling a device and an I / O (In) for storing an address of the control device are provided.
(Put / Output) address storage unit, I / O (Input / Output) memory for reading and writing data, and address conversion for converting an address stored in the I / O address storage unit to an address of the I / O memory. And the I / O converted by the address conversion unit
An input / output control unit for reading an address stored in the address storage unit and controlling access to the read address of the I / O memory.

【0012】上記入出力制御部は、初期化処理を行う初
期化制御部と、制御装置へのアクセスを実施するメイン
制御部とを備え、上記アドレス変換部は、上記初期化制
御部を実行後、メイン制御部実行前にアドレスを変換す
ることを特徴とする。
The input / output control section includes an initialization control section for performing an initialization process, and a main control section for performing access to a control device. The address conversion section executes the initialization control section after executing the initialization control section. The address is converted before execution of the main control unit.

【0013】上記制御装置エミュレーション方式は、更
に、上記I/Oメモリへ書き込まれたデータの内容を参
照するデータ参照部を備えたことを特徴とする。
The control device emulation method is characterized in that the control device emulation method further includes a data reference unit for referring to the contents of data written in the I / O memory.

【0014】上記制御装置エミュレーション方式は、更
に、上記I/Oメモリへ書き込まれたデータの内容を更
新するデータ更新部を備えたことを特徴とする。
[0014] The control device emulation method is characterized in that the control device emulation method further includes a data update unit for updating the content of data written in the I / O memory.

【0015】上記I/Oアドレス記憶部は、入出力制御
部のプログラム内に含まれ、上記プログラムのコンパイ
ル・リンクの際にメモリ上のアドレスが決定され、上記
制御装置エミュレーション方式は、プログラムのコンパ
イル・リンク時に作成されるメモリマッピング情報を保
持する保持部を備え、上記アドレス変換部は、上記メモ
リマッピング情報を用いてI/Oアドレス記憶部を格納
するアドレスを検出するアドレス検出部を備え、上記ア
ドレス変換部は、上記アドレス検出部で検出したI/O
アドレス記憶部を格納するアドレスによってI/Oアド
レス記憶部をアクセスことを特徴とする。
The I / O address storage section is included in a program of the input / output control section, and an address on a memory is determined at the time of compiling and linking the program. A holding unit for holding memory mapping information created at the time of linking; the address conversion unit including an address detection unit for detecting an address for storing an I / O address storage unit using the memory mapping information; The address conversion unit is configured to detect the I / O detected by the address detection unit.
The I / O address storage unit is accessed by an address storing the address storage unit.

【0016】上記アドレス変換部は、I/Oアドレス記
憶部に記憶するアドレスを退避する退避用アドレス記憶
部を備え、上記アドレス変換部は、上記I/Oアドレス
記憶部に記憶するアドレスを上記アドレス変換部によっ
て変換する前に、I/Oアドレス記憶部に記憶するアド
レスを退避用アドレス記憶部へ退避するアドレス退避部
と、上記退避用アドレス記憶部に退避したアドレスをI
/Oアドレス記憶部へ復帰するアドレス復帰部とを備え
たことを特徴とする。
The address conversion unit includes a save address storage unit for saving an address stored in the I / O address storage unit, and the address conversion unit stores the address stored in the I / O address storage unit in the address. Before the conversion by the conversion unit, the address saving unit that saves the address stored in the I / O address storage unit to the saving address storage unit, and the address saved in the saving address storage unit to I
/ O address storage unit for returning to the address storage unit.

【0017】上記アドレス変換部は、制御装置の故障を
検出する故障検出部を備え、上記アドレス変換部は、上
記故障検出部で制御装置の故障を検出した場合には、上
記I/Oアドレス記憶部に記憶するアドレスを仮想I/
Oメモリのアドレスへ変換することを特徴とする。
The address translation unit includes a failure detection unit that detects a failure of the control device. The address translation unit stores the I / O address when the failure detection unit detects a failure of the control device. Address to be stored in the virtual I /
It is characterized in that it is converted to an O memory address.

【0018】上記アドレス変換部は、I/Oアドレス記
憶部のアドレスが制御装置のアドレスか、I/Oメモリ
のアドレスかを示すアドレス変換フラグを備え、上記デ
ータ参照部は、上記アドレス変換フラグの値がI/Oメ
モリのアドレスを示している場合に動作することを特徴
とする。
The address conversion unit includes an address conversion flag indicating whether an address of the I / O address storage unit is an address of a control device or an address of an I / O memory. It operates when the value indicates the address of the I / O memory.

【0019】上記アドレス変換部は、I/Oアドレス記
憶部のアドレスが制御装置のアドレスか、I/Oメモリ
のアドレスかを示すアドレス変換フラグを備え、上記デ
ータ更新部は、上記アドレス変換フラグの値がI/Oメ
モリのアドレスを示している場合に動作することを特徴
とする。
The address conversion unit has an address conversion flag indicating whether the address of the I / O address storage unit is the address of the control device or the address of the I / O memory. It operates when the value indicates the address of the I / O memory.

【0020】上記制御装置エミュレーション方式は、更
に、外部から設定可能な動作制御フラグを備え、アドレ
ス変換部は、上記動作制御フラグの値に基づいて、I/
Oアドレス記憶部に記憶するアドレスを変換するか否か
を判断することを特徴とする。
The control device emulation method further includes an operation control flag that can be set from the outside, and the address conversion unit performs I / O based on the value of the operation control flag.
It is characterized in that it is determined whether or not to convert the address stored in the O address storage unit.

【0021】上記I/Oアドレス記憶部及び上記アドレ
ス変換部は、入出力制御部内に含まれていることを特徴
とする。
The I / O address storage section and the address conversion section are included in an input / output control section.

【0022】この発明に係る制御装置エミュレーション
方法は、デバイスの制御を行う制御装置と、データの読
み書きを行うI/O(Input/Output)メモ
リとを備えたシステムにおける制御装置エミュレーショ
ン方法において、上記デバイスのアドレスを記憶するア
ドレス記憶工程と、上記アドレス記憶工程で記憶された
アドレスを上記I/Oメモリのアドレスへ変換するアド
レス変換工程と、上記アドレス変換工程により変換され
たアドレスを読み込み、読み込んだI/Oメモリのアド
レスへアクセスを制御する入出力制御工程とを備えたこ
とを特徴とする。
A control device emulation method according to the present invention is the control device emulation method for a system including a control device for controlling a device and an I / O (Input / Output) memory for reading and writing data. An address storage step of storing the address of the I / O memory; an address conversion step of converting the address stored in the address storage step into an address of the I / O memory; and an address read by the address conversion step. And an input / output control step of controlling access to an address of the / O memory.

【0023】この発明に係る制御装置エミュレーション
方法を計算機に実現させるためのプログラムを記憶した
計算機読取可能な記録媒体は、デバイスの制御を行う制
御装置と、データの読み書きを行うI/O(Input
/Output)メモリとを備えたシステムにおける制
御装置エミュレーション方法において、上記デバイスの
アドレスを記憶するアドレス記憶工程と、上記アドレス
記憶工程で記憶されたアドレスを上記I/Oメモリのア
ドレスへ変換するアドレス変換工程と、上記アドレス変
換工程により変換されたアドレスを読み込み、読み込ん
だI/Oメモリのアドレスへアクセスを制御する入出力
制御工程とを実現するプログラムを記憶することを特徴
とする。
A computer-readable recording medium storing a program for causing a computer to implement the control device emulation method according to the present invention includes a control device for controlling a device and an I / O (Input / Output) for reading and writing data.
/ Output) In a control device emulation method in a system including a memory, an address storage step of storing an address of the device, and an address conversion for converting the address stored in the address storage step to an address of the I / O memory A program for implementing a step and an input / output control step of reading an address converted in the address conversion step and controlling access to the read address of the I / O memory is stored.

【0024】[0024]

【発明の実施の形態】実施の形態1.図1は、この発明
の実施の形態1である制御装置エミュレーション方式及
び方法の一例を示すものである。図1において、91
は、計算機内に内蔵されるメモリ空間であって、OS
(Operating System)が管理するメモ
リ空間の一つである。92は、OSである。93は、デ
バイスの制御を行う制御装置であって、計算機外部に存
在する。制御装置は制御カードによって計算機と接続し
ているものが一例としてあげられる。20は、データの
読み書きを行うI/O(Input/Output)メ
モリであって、エミュレーションに必要な仮想I/O空
間(仮想I/Oメモリ)もしくは仮想共有メモリ空間で
ある。以下では、仮想I/O空間(仮想I/Oメモリ)
もしくは仮想共有メモリ空間を「I/Oメモリ」とい
う。1は、制御装置のアドレスを記憶するI/Oアドレ
ス記憶部である。具体的には、制御装置のI/O空間も
しくは共有メモリ空間(以下、まとめて「I/O空間」
という)のアドレスを格納することになる。5は、I/
Oアドレス記憶部1に記憶されたアドレスを上記I/O
メモリ20のアドレスへ変換するアドレス変換部であ
る。2は、I/Oアドレス記憶部1に格納されたアドレ
スを参照して制御装置をアクセスする入出力制御部であ
る。また、アドレス変換部5により変換されたI/Oア
ドレス記憶部1に記憶されたアドレスを読み込み、読み
込んだI/Oメモリのアドレスへアクセスを制御する。
また、上記入出力制御部2は、初期化処理を行う初期化
制御部3と、制御装置へのアクセスを実施するメイン制
御部4とを備える。上記二つの構成は、同一のアドレス
空間を使用する。更に、アドレス変換部5は、メイン制
御部4より高優先度に設定され、かつ、入出力制御部2
と同一アドレス空間内で動作する。また、優先度とは、
OSが実行させる処理の順序を決定する順位を示すもの
である。高優先度のものほど早く実行することになる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 shows an example of a control device emulation method and method according to a first embodiment of the present invention. In FIG. 1, 91
Is a memory space built in the computer,
(Operating System). Reference numeral 92 denotes an OS. Reference numeral 93 denotes a control device for controlling devices, which is provided outside the computer. The control device is connected to a computer by a control card as an example. Reference numeral 20 denotes an I / O (Input / Output) memory for reading and writing data, which is a virtual I / O space (virtual I / O memory) or a virtual shared memory space required for emulation. Hereinafter, the virtual I / O space (virtual I / O memory)
Alternatively, the virtual shared memory space is called “I / O memory”. Reference numeral 1 denotes an I / O address storage unit that stores an address of the control device. Specifically, the I / O space or the shared memory space of the control device (hereinafter collectively referred to as “I / O space”)
) Is stored. 5 is I /
The address stored in the O address storage unit 1 is stored in the I / O
An address conversion unit that converts the address into the address of the memory 20. Reference numeral 2 denotes an input / output control unit that accesses a control device with reference to an address stored in the I / O address storage unit 1. Further, it reads the address stored in the I / O address storage unit 1 converted by the address conversion unit 5, and controls access to the read address of the I / O memory.
The input / output control unit 2 includes an initialization control unit 3 for performing an initialization process and a main control unit 4 for accessing a control device. The two configurations use the same address space. Further, the address conversion unit 5 is set to a higher priority than the main control unit 4 and the input / output control unit 2
And operates in the same address space. Also, the priority is
This indicates the order in which the order of processing to be executed by the OS is determined. Higher priority ones will execute faster.

【0025】I/Oアドレス記憶部1は、大域変数とし
て実装され、入出力制御部2、アドレス変換部5から参
照可能なものであり、制御に必要な制御装置のI/O空
間のすべてのアドレスを格納するか、もしくはI/O空
間のベースアドレスだけを格納するものである。図2
に、I/Oアドレス記憶部1の例を示す。初期化制御部
3は、メイン制御部4及びアドレス変換部5が実行され
る前に一度だけ実行されるものである。従って、初期化
制御部3は、メイン制御部4及びアドレス変換部5より
高優先度に設定しておくか、またはOSの初期化時に実
行するように設定しておく。
The I / O address storage unit 1 is implemented as a global variable, can be referred to by the input / output control unit 2 and the address conversion unit 5, and stores all of the I / O space of the control device necessary for control. The address is stored, or only the base address of the I / O space is stored. FIG.
1 shows an example of the I / O address storage unit 1. The initialization control unit 3 is executed only once before the main control unit 4 and the address conversion unit 5 are executed. Therefore, the initialization control unit 3 is set to have a higher priority than the main control unit 4 and the address conversion unit 5, or is set to be executed when the OS is initialized.

【0026】次に、動作について説明する。まず、実際
の制御装置が有る場合、つまり、制御装置のエミュレー
ションを行わない場合の動作手順を図3を用いて説明す
る。この場合、動作に必要なタスクは初期化制御部3、
メイン制御部4だけである。従って、アドレス変換部5
は、コンパイル・リンクしない。S101においては、
初期化制御部3がOSから起動され、制御に必要な制御
装置のI/O空間のアドレスをI/Oアドレス記憶部1
に格納する。例えば、図2では、PORT1_ADDR
の変数にはI/Oアドレスが0xFF001040の制
御装置の出力ポートが割り当てられ、PORT2_AD
DRの変数には0xFF001042の制御、ベースア
ドレスとしてBASE_ADDRに0xFF02000
が割り当てられた場合を示している。S102において
は、メイン制御部4がOSから起動され、I/Oアドレ
ス記憶部1より制御に必要なI/O空間のアドレスを取
得する。S103において、取得したアドレスに対し
て、読み書きのアクセスを行う。もし、取得したアドレ
スがベースアドレス(図2のBASE_ADDR)を指
している場合は、取得したアドレスにオフセット値を加
えることにより制御装置へのアクセスを行う。メイン制
御部4が制御装置に対してデータを出力したい場合、以
下の処理を行う。まず、処理S102において、I/O
アドレス記憶部1を参照し、PORT1_ADDRの値
を取得する。ここで取得した値は、0xFF00104
0である。次に、処理S103において、取得したアド
レスに対してデータを書き込む。つまり、アドレス0x
FF001040にデータを書き込むことになる。な
お、S102〜S103の処理は、制御装置へアクセス
を行う度に実行されるものである。また、メイン制御部
4は、OSによって繰り返し実行される場合も有り得
る。
Next, the operation will be described. First, the operation procedure when there is an actual control device, that is, when the emulation of the control device is not performed will be described with reference to FIG. In this case, the tasks required for the operation are the initialization control unit 3,
Only the main control unit 4 is provided. Therefore, the address conversion unit 5
Does not compile and link. In S101,
The initialization control unit 3 is activated by the OS, and stores an address in the I / O space of the control device necessary for control in the I / O address storage unit 1
To be stored. For example, in FIG. 2, PORT1_ADDR
The output port of the control device with the I / O address of 0xFF001040 is assigned to the variable of PORT2_AD
The control of 0xFF001042 is set to the variable of DR, and 0xFF02000 is set to BASE_ADDR as the base address.
Is assigned. In S102, the main control unit 4 is activated by the OS, and acquires an address of the I / O space necessary for control from the I / O address storage unit 1. In S103, read / write access is performed to the obtained address. If the acquired address points to the base address (BASE_ADDR in FIG. 2), the control device is accessed by adding an offset value to the acquired address. When the main control unit 4 wants to output data to the control device, the following processing is performed. First, in process S102, I / O
The value of PORT1_ADDR is acquired with reference to the address storage unit 1. The value obtained here is 0xFF00104
0. Next, in step S103, data is written to the obtained address. That is, address 0x
Data will be written to FF001040. The processing of S102 to S103 is executed every time the control device is accessed. The main control unit 4 may be repeatedly executed by the OS.

【0027】次に、制御装置が無い場合、つまり、制御
装置のエミュレーションを行う場合の動作手順を図4を
用いて説明する。この場合、初期化制御部3、メイン制
御部4の他に、アドレス変換部5もコンパイル・リンク
する必要がある。また、各タスクの優先度は、高い順
に、初期化制御部3、アドレス変換部5、メイン制御部
4の順である。従って、アドレス変換部5は、メイン制
御部4よりも高優先度に設定しているため、初期化制御
部3の実行後、かつ、メイン制御部4の実行前に実行さ
れる。
Next, the operation procedure when there is no control device, that is, when emulating the control device will be described with reference to FIG. In this case, in addition to the initialization control unit 3 and the main control unit 4, it is necessary to compile and link the address conversion unit 5 as well. The priority of each task is, in descending order, the order of the initialization control unit 3, the address conversion unit 5, and the main control unit 4. Therefore, the address conversion unit 5 is set to have a higher priority than the main control unit 4, and thus is executed after the execution of the initialization control unit 3 and before the execution of the main control unit 4.

【0028】次に、動作を説明する。S101は、上記
と同様である。S111においては、データの読み書き
を行うメモリであって、エミュレーションに必要な仮想
I/O空間、もしくは、仮想共有メモリ空間(以下、エ
ミュレーションに必要な仮想I/O空間を「I/Oメモ
リ」という)を確保する。なお、静的にI/Oメモリ2
0を確保している場合には、本処理S111は不要であ
る。S112においては、I/Oアドレス記憶部1に格
納されたアドレスを1つ読み出す。S113において
は、読み出したアドレスの値を対応するI/Oメモリ2
0のアドレスの値に上書きすることにより、アドレス変
換を行う。次に、S112〜S113の動作をI/Oア
ドレス記憶部1に格納されたすべてのアドレスに対して
行う。アドレス変換部5により、S111〜S114の
処理が実行された結果、デバッグの対象であるメイン制
御部4は、制御装置へアクセスしようとした際、I/O
メモリへアクセスするようになる。
Next, the operation will be described. S101 is the same as above. In S111, the memory for reading and writing data is a virtual I / O space required for emulation or a virtual shared memory space (hereinafter, a virtual I / O space required for emulation is referred to as an “I / O memory”). ) To secure. Note that the I / O memory 2 is statically
If 0 is secured, the processing S111 is unnecessary. In S112, one address stored in the I / O address storage unit 1 is read. In S113, the read address value is stored in the corresponding I / O memory 2
Address conversion is performed by overwriting the address value of 0. Next, the operations of S112 to S113 are performed for all the addresses stored in the I / O address storage unit 1. As a result of the execution of the processing of S111 to S114 by the address conversion unit 5, the main control unit 4 to be debugged, when attempting to access the control device,
Access to memory.

【0029】なお、初期化制御部3、アドレス変換部5
の処理を一度実行した後、メイン制御部4は何度でも実
行することが可能である。また、初期化制御部3は、O
Sが起動してから、アドレス変換部5とメイン制御部4
を実行する前に必ず実行する必要がある。制御装置のエ
ミュレーション動作を実施したい場合には、アドレス変
換部5は、初期化制御部3を実行後必ず実行する必要が
ある。即ち、アドレス変換部5実行後から制御装置のエ
ミュレーション動作を行うようになる。従って、アドレ
ス変換部5は、エミュレーション動作を行う直前に実行
する。
The initialization control unit 3 and the address conversion unit 5
After the process of step (1) is executed once, the main control unit 4 can execute the process any number of times. In addition, the initialization control unit 3
After S is started, the address conversion unit 5 and the main control unit 4
Must be executed before executing. When it is desired to execute the emulation operation of the control device, the address conversion unit 5 must be executed after the initialization control unit 3 is executed. That is, the emulation operation of the control device is performed after the execution of the address conversion unit 5. Therefore, the address conversion unit 5 executes the process immediately before performing the emulation operation.

【0030】また、図4では、メイン制御部4は、一度
実行するように表しているが、初期化制御部3実行後、
OSをシャットダウンしない限り、何度でも実行可能で
ある。また、以降の実施の形態でも同様である。更に、
この実施の形態では、優先度を用いることによって、処
理の実行の順序を制御したが、これに限られるわけでは
ない。処理の実行単位となるタスクを順番に起動するよ
うに、プログラムIで設定することも可能である。ま
た、各タスクを起動する実行ファイルを作成してもよ
い。
In FIG. 4, the main control unit 4 is shown to be executed once, but after the initialization control unit 3 is executed,
It can be executed any number of times as long as the OS is not shut down. The same applies to the following embodiments. Furthermore,
In this embodiment, the order of processing is controlled by using the priority, but the present invention is not limited to this. It is also possible to set the program I so that the tasks that are the execution units of the processing are sequentially activated. Further, an execution file for starting each task may be created.

【0031】以上のように、デバッグの対象である入出
力制御部2は、I/Oアドレス記憶部1を経由して制御
装置のI/O空間にアクセスするようになっているた
め、高優先度に設定されたアドレス変換部5をコンパイ
ル、リンクするだけで、I/Oアドレス記憶部1に格納
されたアドレスがI/Oメモリのアドレスに変換され、
入出力制御部2やOSを一切変更せずに、制御装置のエ
ミュレーション動作を行うことができる。これにより、
制御装置の有無に関わらず、効率良くデバッグを行うこ
とができるようになり、デバッグ期間の短縮ができる。
As described above, since the input / output control unit 2 to be debugged accesses the I / O space of the control device via the I / O address storage unit 1, it has a high priority. Just by compiling and linking the address conversion unit 5 set each time, the address stored in the I / O address storage unit 1 is converted into an address of the I / O memory,
The emulation operation of the control device can be performed without changing the input / output control unit 2 or the OS at all. This allows
Regardless of the presence or absence of the control device, debugging can be performed efficiently, and the debugging period can be shortened.

【0032】このようにして、優先度スケジューリング
機能及びマルチタスク動作機能を有するオペレーティン
グシステム(OS)上で動作し、かつ、I/Oや共有メ
モリにより制御装置との情報のやり取りを行う入出力制
御部をデバッグする場合において、(a)制御装置のI
/O空間もしくは共有メモリ空間のアドレスを格納した
I/Oアドレス記憶部、(b)I/Oアドレス記憶部に
格納されたアドレスを参照して制御装置をアクセスする
入出力制御部、(c)入出力制御部より高優先度で動作
し、かつ、入出力制御部と同一アドレス空間内で動作
し、I/Oアドレス記憶部に格納されたアドレスをI/
Oメモリ、もしくは、仮想共有メモリ空間のアドレスに
変換するアドレス変換部、を備えることにより制御装置
エミュレーション方式及び方法を実施することができ
る。
As described above, the input / output control which operates on the operating system (OS) having the priority scheduling function and the multitask operation function and exchanges information with the control device by I / O and shared memory. When debugging the unit, (a) I
An I / O address storage unit that stores addresses in the / O space or the shared memory space; (b) an input / output control unit that accesses a control device by referring to an address stored in the I / O address storage unit; It operates at a higher priority than the input / output control unit, operates in the same address space as the input / output control unit, and stores the address stored in the I / O address storage unit as an I / O address.
The control device emulation method and method can be implemented by providing an O memory or an address conversion unit that converts the address into an address in the virtual shared memory space.

【0033】実施の形態2.図5は、この発明の実施の
形態2である制御装置エミュレーション方式及び方法の
一例を示すものであり、図5において、6はメイン制御
部4によってI/Oメモリに書き出されたデータを参照
するデータ参照部である。なお、I/Oアドレス記憶部
1、入出力制御部2、初期化制御部3、メイン制御部
4、アドレス変換部5は、実施の形態1に示したものと
同じである。データ参照部6は、入出力制御部2及びア
ドレス変換部5と同一アドレス空間内で動作し、メイン
制御部4の処理を実行後、実行されるように設定してお
く。
Embodiment 2 FIG. FIG. 5 shows an example of a control device emulation method and method according to a second embodiment of the present invention. In FIG. 5, reference numeral 6 denotes data written to the I / O memory by the main control unit 4. This is the data reference section to be executed. Note that the I / O address storage unit 1, the input / output control unit 2, the initialization control unit 3, the main control unit 4, and the address conversion unit 5 are the same as those described in the first embodiment. The data reference unit 6 operates in the same address space as the input / output control unit 2 and the address conversion unit 5, and is set to be executed after the process of the main control unit 4 is executed.

【0034】次に、動作について説明する。データ参照
部6は、メイン制御部4より低優先度に設定し、コンパ
イル・リンクしておくことで、メイン制御部4の処理を
実行後、実行されるようにしておく。実施の形態1にデ
ータ参照部6を追加した場合の動作手順を、図6を用い
て説明する。S101,S111〜S114,S102
〜S103の処理は、実施の形態1と同じであるため、
説明を省略する。S201においては、I/Oメモリの
データ内容を読み出す。S202においては、読み出し
た結果をユーザに通知する。ユーザに通知する方法は、
以下の通りである。第1の方法は、読み出した結果を画
面表示し、ユーザに通知する。第2の方法は、読み出し
た結果をファイルへ書き込み、そのファイルを経由して
ユーザに通知する。第3の方法は、メイン制御部4を実
行するとI/O空間がどのような状態になるかを事前に
予測しておき、その予測結果と、実際にI/Oメモリを
読み出した結果とを比較し、比較の結果をユーザに通知
する。
Next, the operation will be described. The data reference unit 6 is set to a lower priority than the main control unit 4 and compiled and linked so that the data reference unit 6 is executed after the process of the main control unit 4 is executed. An operation procedure when the data reference unit 6 is added to the first embodiment will be described with reference to FIG. S101, S111 to S114, S102
Since the processing of S103 is the same as that of the first embodiment,
Description is omitted. In S201, the data content of the I / O memory is read. In S202, the read result is notified to the user. To notify the user,
It is as follows. The first method is to display the read result on a screen and notify the user. The second method writes the read result to a file and notifies the user via the file. A third method predicts in advance what state the I / O space will be in when the main control unit 4 is executed, and compares the prediction result with the result of actually reading the I / O memory. Compare, and notify the user of the result of the comparison.

【0035】以上のように、エミュレーション動作を行
う際、アドレス変換部5と共にデータ参照部6を追加す
るだけで、入出力制御部2が制御装置に書き込む内容を
確認することができる。また、正しく入出力制御部が動
作しているかどうか確かめることができるため、デバッ
ガなどのツールを使わずに、デバッグを効率良く進める
ことができる。
As described above, when the emulation operation is performed, the contents written by the input / output control unit 2 to the control device can be confirmed only by adding the data reference unit 6 together with the address conversion unit 5. In addition, since it is possible to check whether the input / output control unit is operating correctly, debugging can be efficiently performed without using a tool such as a debugger.

【0036】データ参照部6は、メイン制御部4より低
優先度に設定しておくことで、メイン制御部4の実行
後、OSから起動されるようにしたが、以下の2つの方
法を用いても同じ効果が得られる。第1の方法は、メイ
ン制御部4の動作に関わらず、周期的にOSから呼び出
されるようにしておく。第2の方法は、メイン制御部4
が周期的に実行される場合、同じ周期かつメインタスク
よりも高い優先度になるように設定を行っておくことに
よって、メイン制御部4の実行前にOSから呼び出され
るようにしておく。つまり、これは、最初の1回を除く
とメイン制御部4の実行後にOSから呼び出されること
に等しい。
The data reference unit 6 is set to have a lower priority than the main control unit 4 so that it is started from the OS after the execution of the main control unit 4. However, the following two methods are used. The same effect can be obtained. The first method is to be called periodically from the OS regardless of the operation of the main control unit 4. The second method is that the main control unit 4
Is executed periodically, the setting is made so as to have the same period and a higher priority than the main task, so that the OS is called from before the execution of the main control unit 4. That is, this is equivalent to being called from the OS after execution of the main control unit 4 except for the first time.

【0037】このように、入出力制御部実行後に、入出
力制御部2が書き込みを行ったI/Oメモリ20のデー
タ内容を参照するデータ参照部を備えたことを特徴とす
る。
As described above, after the execution of the input / output control unit, the data input / output control unit 2 has a data reference unit for referring to the data content of the I / O memory 20 to which the data has been written.

【0038】実施の形態3.図7は、この発明の実施の
形態3である制御装置エミュレーション方式及び方法の
一例を示すものであり、図7において、7はメイン制御
部4実行前に擬似的に作成したデータをI/Oメモリに
書き込むデータ更新部である。なお、I/Oアドレス記
憶部1、入出力制御部2、初期化制御部3、メイン制御
部4、アドレス変換部5は、実施の形態1に示したもの
と同じである。データ更新部7は、入出力制御部2及び
アドレス変換部5と同一アドレス空間内で動作し、メイ
ン制御部4よりも高優先度に設定しておくことで、メイ
ン制御部4の処理を実行する前に、実行されるように設
定しておく。
Embodiment 3 FIG. 7 shows an example of a control device emulation method and method according to a third embodiment of the present invention. In FIG. This is a data update unit that writes data to the memory. Note that the I / O address storage unit 1, the input / output control unit 2, the initialization control unit 3, the main control unit 4, and the address conversion unit 5 are the same as those described in the first embodiment. The data update unit 7 operates in the same address space as the input / output control unit 2 and the address conversion unit 5, and executes processing of the main control unit 4 by setting the priority to a higher priority than the main control unit 4. Before executing, set it to be executed.

【0039】次に、動作について説明する。データ更新
部7は、メイン制御部4より高優先度に設定し、コンパ
イル・リンクしておくことで、メイン制御部4の処理を
実行する前に、実行されるようにしておく。実施の形態
1にデータ更新部7を追加した場合の動作手順を、図8
を用いて説明する。S101,S111〜S114,S
102〜S103の処理は、実施の形態1と同じである
ため、説明を省略する。S301においては、I/Oメ
モリに書き込むデータを擬似的に作成する。S302に
おいては、作成したデータをI/Oメモリに書き込む。
擬似的にデータを作成する方法は、公知の技術であり、
ここでは言及しない。
Next, the operation will be described. The data update unit 7 is set to a higher priority than the main control unit 4 and compiled and linked so that the data update unit 7 is executed before executing the process of the main control unit 4. FIG. 8 shows an operation procedure when the data update unit 7 is added to the first embodiment.
This will be described with reference to FIG. S101, S111 to S114, S
The processing in steps S102 to S103 is the same as in the first embodiment, and a description thereof will not be repeated. In S301, data to be written to the I / O memory is created in a pseudo manner. In S302, the created data is written to the I / O memory.
The method of creating data in a pseudo manner is a known technique,
Not mentioned here.

【0040】このように、入出力制御部より高優先度で
動作し、入出力制御部実行前に擬似的に作成したデータ
をI/Oメモリに書き込むデータ更新部を備えたことを
特徴とする。
As described above, a data update unit which operates at a higher priority than the input / output control unit and writes data simulated before execution of the input / output control unit into the I / O memory is provided. .

【0041】以上のように、制御装置が無い場合でも、
アドレス変換部5と共にデータ更新部7を追加するだけ
で、制御装置の動作を模擬した結果を入出力制御部2に
与えることができる。そのため、入出力制御部を修正す
ることなく、入出力制御部の様々な動作を確かめること
ができる。
As described above, even if there is no control device,
The result of simulating the operation of the control device can be given to the input / output control unit 2 only by adding the data update unit 7 together with the address conversion unit 5. Therefore, various operations of the input / output control unit can be confirmed without modifying the input / output control unit.

【0042】実施の形態4.図9は、この発明の実施の
形態4である制御装置エミュレーション方式及び方法の
一例を示すものであり、図9において、8は入出力制御
部2のコンパイル、リンク時に作成したメモリマッピン
グ情報であり、I/Oアドレス記憶部1のメモリ配置箇
所を示すものである。9はメモリマッピング情報8を参
照してI/Oアドレス記憶部1の格納されたアドレスを
検出するアドレス検出部である。なお、I/Oアドレス
記憶部1、初期化制御部3、メイン制御部4は、実施の
形態1に示したものと同じである。アドレス変換部5d
は、上記アドレス検出部9が更に加わった点を除いて、
実施の形態1に示したものと同じである。また、この実
施の形態では、入出力制御部2は、初期化制御部3とメ
イン制御部4とから構成される。
Embodiment 4 FIG. 9 shows an example of a control device emulation method and method according to the fourth embodiment of the present invention. In FIG. 9, reference numeral 8 denotes memory mapping information created at the time of compiling and linking the input / output control unit 2. , I / O address storage unit 1 are shown. Reference numeral 9 denotes an address detection unit that detects an address stored in the I / O address storage unit 1 with reference to the memory mapping information 8. The I / O address storage unit 1, the initialization control unit 3, and the main control unit 4 are the same as those described in the first embodiment. Address converter 5d
Except that the address detection unit 9 is further added.
This is the same as that shown in the first embodiment. In this embodiment, the input / output control unit 2 includes an initialization control unit 3 and a main control unit 4.

【0043】図10に、メモリマッピング情報8の例を
示す。メモリマッピング情報には、入出力制御部2をコ
ンパイル、リンクした際に、入出力制御部2(初期化制
御部3やメイン制御部4)がメモリ空間のどこに配置さ
れるか、また、入出力制御部2が使用する変数(I/O
アドレス記憶部1を含む)がメモリ空間のどこに配置さ
れるかが、図10に示すように記述されている。本メモ
リマッピング情報8は、通常、リンクする際にリンカに
よって生成されるものである。
FIG. 10 shows an example of the memory mapping information 8. The memory mapping information includes information on where the input / output control unit 2 (initialization control unit 3 and main control unit 4) is located in the memory space when the input / output control unit 2 is compiled and linked. Variable (I / O) used by the control unit 2
Where the address storage unit 1 is located in the memory space is described as shown in FIG. The memory mapping information 8 is normally generated by a linker when linking.

【0044】次に、動作について説明する。アドレス検
出部9は、アドレス変換部内に実装する。実施の形態1
にメモリマッピング情報8及びアドレス検出部9を追加
した場合の動作手順を、図11を用いて説明する。S1
01,S111〜S114,S102〜S103の処理
は、実施の形態1と同じであるため、説明を省略する。
S401においては、メモリマッピング情報8からI/
Oアドレス記憶部1が格納されたアドレスを取得する。
具体的には、I/Oアドレス検出部9は、メモリマッピ
ング情報8を参照し、I/Oアドレス記憶部1が格納さ
れているアドレスを検索する。図10に示す例では、I
/Oアドレス記憶部1の変数名称がio_addres
s_tableであるとしている。I/Oアドレス検出
部9は、図10に示すメモリマッピング情報8を一行ず
つ読み出し、io_address_tableが格納
されたアドレスが0x0008018であることを検出
する。本処理において、I/Oアドレス記憶部1の格納
位置がわかるため、その後のS112〜S113の処理
を行うことができる。このように、アドレス検出部9
は、メモリマッピング情報8から所望のアドレスを検出
するものである。従って、メモリマッピング情報8に記
憶されているアドレスであれば、I/Oアドレス記憶部
1以外のアドレスを検出することも可能である。
Next, the operation will be described. The address detection unit 9 is mounted in the address conversion unit. Embodiment 1
The operation procedure when the memory mapping information 8 and the address detection unit 9 are added to the configuration will be described with reference to FIG. S1
01, S111 to S114, and S102 to S103 are the same as those in the first embodiment, and a description thereof will not be repeated.
In S401, the I / O
The O address storage unit 1 acquires the stored address.
Specifically, the I / O address detection unit 9 refers to the memory mapping information 8 and searches for an address where the I / O address storage unit 1 is stored. In the example shown in FIG.
The variable name of the / O address storage unit 1 is io_address
s_table. The I / O address detection unit 9 reads the memory mapping information 8 shown in FIG. 10 line by line, and detects that the address where the io_address_table is stored is 0x0008018. In this processing, since the storage position of the I / O address storage unit 1 is known, the subsequent processing of S112 to S113 can be performed. Thus, the address detection unit 9
Is for detecting a desired address from the memory mapping information 8. Therefore, if the address is stored in the memory mapping information 8, an address other than the I / O address storage unit 1 can be detected.

【0045】このように、入出力制御部をコンパイル、
リンクする際に作成したメモリマッピング情報を用い
て、I/Oアドレス記憶部が配置されているアドレスを
取得するI/Oアドレス検出部を備えたことを特徴とす
る。
Thus, the input / output control unit is compiled,
An I / O address detection unit is provided for acquiring an address at which an I / O address storage unit is arranged, using memory mapping information created at the time of linking.

【0046】以上のように、入出力制御部をコンパイ
ル、リンクした後でも、入出力制御部のコンパイル、リ
ンク時に作成したメモリマッピング情報を用いることに
よって、入出力制御部を再コンパイル、リンクすること
なく、OSが提供する動的タスク追加部を用いてアドレ
ス変換部を追加、動作させ、エミュレーション動作を行
うことができる。
As described above, even after compiling and linking the input / output control unit, it is possible to recompile and link the input / output control unit by using the memory mapping information created at the time of compiling and linking the input / output control unit. In addition, an emulation operation can be performed by adding and operating an address conversion unit using a dynamic task addition unit provided by the OS.

【0047】実施の形態5.図12は、この発明の実施
の形態5である制御装置エミュレーション方式及び方法
の一例を示すものであり、図12において、10はI/
Oアドレス記憶部1の内容を退避しておくための退避用
アドレス記憶部、11はI/Oアドレスを退避するため
のアドレス退避部、12は退避したアドレスを復帰する
アドレス復帰部である。なお、I/Oアドレス記憶部
1、入出力制御部2、初期化制御部3、メイン制御部
4、メモリマッピング情報8、アドレス検出部9は、実
施の形態4に示したものと同じである。退避用アドレス
記憶部10は、アドレス変換部5eから読み書きできる
ようにしておく。アドレス変換部5eは、アドレス検出
部9、アドレス退避部11及びアドレス復帰部12を含
む構成となっている点が実施の形態4の場合と異なって
いる。
Embodiment 5 FIG. 12 shows an example of a control device emulation method and method according to a fifth embodiment of the present invention. In FIG.
A save address storage unit for saving the contents of the O address storage unit 1, an address save unit 11 for saving the I / O address, and an address return unit 12 for restoring the saved address. The I / O address storage unit 1, input / output control unit 2, initialization control unit 3, main control unit 4, memory mapping information 8, and address detection unit 9 are the same as those described in the fourth embodiment. . The evacuation address storage unit 10 is made readable and writable from the address conversion unit 5e. The address conversion unit 5e differs from the fourth embodiment in that the address conversion unit 5e includes an address detection unit 9, an address saving unit 11, and an address restoration unit 12.

【0048】次に、動作について説明する。アドレス退
避部11は、アドレス変換部5e内に実装されるもので
あり、アドレス復帰部12は、デバッグ作業終了直前に
呼び出されるものである。実施の形態4に退避用アドレ
ス記憶部10、アドレス退避部11及びアドレス復帰部
12を追加した場合の動作手順を、図13を用いて説明
する。S101,S401,S111〜S114,S1
02〜S103の処理は、実施の形態4と同じであるた
め、説明を省略する。S501においては、I/O空間
のアドレスをI/Oメモリのアドレスに変換する前に、
I/Oアドレス記憶部1に格納されたすべてのI/O空
間のアドレス値を退避用アドレス記憶部10にコピーす
る。S511においては、デバッグ作業の終了時に呼び
出され、退避用アドレス記憶部10をI/Oアドレス記
憶部1にコピーすることによって、変換する前に退避し
ておいたアドレスに戻す。S512においては、S11
1において確保したI/Oメモリを解放する。なお、静
的にI/Oメモリを確保している場合には、本処理S5
12は不要である。
Next, the operation will be described. The address saving unit 11 is mounted in the address conversion unit 5e, and the address restoration unit 12 is called immediately before the end of the debugging work. An operation procedure in a case where a save address storage unit 10, an address save unit 11, and an address return unit 12 are added to the fourth embodiment will be described with reference to FIG. S101, S401, S111 to S114, S1
Since the processing of 02 to S103 is the same as that of the fourth embodiment, the description is omitted. In S501, before converting an address in the I / O space to an address in the I / O memory,
The address values of all I / O spaces stored in the I / O address storage unit 1 are copied to the evacuation address storage unit 10. In S511, this is called at the end of the debugging work, and the evacuation address storage unit 10 is copied to the I / O address storage unit 1 to return to the evacuation address before conversion. In S512, S11
The I / O memory secured in step 1 is released. When the I / O memory is statically secured, the process S5
12 is unnecessary.

【0049】このように、I/Oアドレス記憶部の内容
を退避しておくための退避用アドレス記憶部と、I/O
アドレス記憶部を退避するためのアドレス退避部と、ア
ドレス退避部によって退避したI/Oアドレス記憶部を
もとに戻すアドレス復帰部とを備えたことを特徴とす
る。
As described above, the evacuation address storage unit for saving the contents of the I / O address storage unit and the I / O address storage unit
An address saving unit for saving the address storage unit, and an address return unit for returning the I / O address storage unit saved by the address saving unit to the original state are provided.

【0050】デバッグ作業終了時に、I/Oメモリのア
ドレスを制御装置のアドレスに戻すことによって、デバ
ッグ作業終了後、入出力制御部2を止めずに、実際に装
置を制御することができる。
By returning the address of the I / O memory to the address of the control device at the end of the debugging operation, the device can be actually controlled without stopping the input / output control unit 2 after the debugging operation.

【0051】実施の形態6.図14は、この発明の実施
の形態6である制御装置エミュレーション方式及び方法
の一例を示すものであり、図14において、13は制御
装置の故障を検出する故障検出部である。なお、I/O
アドレス記憶部1、入出力制御部2、初期化制御部3、
メイン制御部4は、実施の形態1に示したものと同じで
ある。アドレス変換部5fは、故障検出部13を含む点
が実施の形態1と異なっている。また、退避用アドレス
記憶部10、アドレス退避部11は、実施の形態5に示
したものと同じである。故障検出部13は、アドレス変
換部内に実装されるものである。
Embodiment 6 FIG. FIG. 14 shows an example of a control device emulation method and method according to a sixth embodiment of the present invention. In FIG. 14, reference numeral 13 denotes a failure detection unit that detects a failure of the control device. In addition, I / O
Address storage unit 1, input / output control unit 2, initialization control unit 3,
The main control unit 4 is the same as that shown in the first embodiment. The address conversion unit 5f differs from the first embodiment in that it includes a failure detection unit 13. The save address storage unit 10 and the address save unit 11 are the same as those described in the fifth embodiment. The failure detection unit 13 is mounted in the address conversion unit.

【0052】次に、動作について説明する。実施の形態
1に退避用アドレス記憶部10、アドレス退避部11、
故障検出部13を追加した場合の動作手順を、図15を
用いて説明する。S101,S111〜S114,S1
02〜S103の処理は、実施の形態1と同じであるた
め、説明を省略する。S601においては、制御装置が
故障したかどうかを検査し、故障を検出しなければ、I
/Oアドレス記憶部1の変換を行わずに、メイン制御部
に動作を移す。もし、故障を検出すれば、I/Oアドレ
ス記憶部1の変換処理S111〜S114を行う。更
に、メイン制御部4が繰り返し動作を行う場合、メイン
制御部4と共にアドレス変換部5を繰り返し動作させる
ことにより、制御装置の故障を検出すれば、メイン制御
部4は速やかにエミュレーション動作に移行することが
できる。
Next, the operation will be described. In Embodiment 1, the evacuation address storage unit 10, the address evacuation unit 11,
An operation procedure when the failure detection unit 13 is added will be described with reference to FIG. S101, S111 to S114, S1
Since the processing of 02 to S103 is the same as that of the first embodiment, the description is omitted. In S601, it is checked whether or not the control device has failed.
The operation is shifted to the main control unit without performing the conversion of the / O address storage unit 1. If a failure is detected, conversion processing S111 to S114 of the I / O address storage unit 1 is performed. Furthermore, when the main control unit 4 repeatedly performs the operation, the main control unit 4 promptly shifts to the emulation operation when the failure of the control device is detected by repeatedly operating the address conversion unit 5 together with the main control unit 4. be able to.

【0053】このように、制御装置の故障を検出する故
障検出部13を備えたことを特徴とする。
As described above, the present invention is characterized by including the failure detection unit 13 for detecting a failure of the control device.

【0054】以上のように、制御装置に障害が発生して
も、アドレス変換部5fを動作させ、メイン制御部4を
速やかにエミュレーション動作に移行させることができ
る。
As described above, even if a failure occurs in the control device, the address conversion unit 5f can be operated to quickly shift the main control unit 4 to the emulation operation.

【0055】実施の形態7.図16は、この発明の実施
の形態7である制御装置エミュレーション方式及び方法
の一例を示すものであり、図16において、14はアド
レス変換部5gによりアドレス変換が行われたかどうか
を示すアドレス変換フラグである。なお、I/Oアドレ
ス記憶部1、入出力制御部2、初期化制御部3、メイン
制御部4は、実施の形態1に示したものと同じである。
アドレス変換部5gは、故障検出部13を含む点が実施
の形態1に示したものと異なっている。また、データ参
照部6は実施の形態2で示したものであり、データ更新
部7は実施の形態3で示したものである。更に、故障検
出部13は、実施の形態6に示したものと同じである。
アドレス変換フラグ14は、アドレス変換部内に実装さ
れるものである。しかし、これに限るわけではない。ま
た、アドレス変換フラグ14は、ON/OFFの二値の
値を示すものとする。
Embodiment 7 FIG. FIG. 16 shows an example of a control device emulation method and method according to a seventh embodiment of the present invention. In FIG. 16, reference numeral 14 denotes an address conversion flag indicating whether or not address conversion has been performed by the address conversion unit 5g. It is. Note that the I / O address storage unit 1, the input / output control unit 2, the initialization control unit 3, and the main control unit 4 are the same as those described in the first embodiment.
The address conversion unit 5g differs from that shown in the first embodiment in that it includes a failure detection unit 13. The data reference unit 6 is the same as that described in the second embodiment, and the data updating unit 7 is the same as that described in the third embodiment. Further, the failure detection unit 13 is the same as that shown in the sixth embodiment.
The address conversion flag 14 is implemented in the address conversion unit. However, this is not a limitation. The address conversion flag 14 indicates a binary value of ON / OFF.

【0056】次に、動作について説明する。実施の形態
1に、故障検出部13、データ参照部6、データ更新部
7、アドレス変換フラグ14を追加した場合の動作手順
を、図17及び図18を用いて説明する。S101,S
601,S111〜S114,S301〜S302,S
102〜S103,S201〜S202の処理は、実施
の形態1,実施の形態2,実施の形態3,実施の形態6
で示したものと同じであるため、説明を省略する。S7
01においては、制御装置が故障し、I/Oアドレス記
憶部1の変換処理S111〜S114を行った場合に、
アドレス変換フラグ14をONにする。S711におい
ては、既にアドレス変換フラグ14がONであるかどう
か検査し、フラグがONでない、即ち、OFFであれ
ば、データ更新部7の処理を終了する。フラグがONで
あれば、次の処理S301に移る。S721において
は、既にアドレス変換フラグ14がONであるかどうか
検査し、フラグがOFFであれば、データ参照部6の処
理を終了する。フラグがONであれば、次の処理S20
1に移る。なお、フラグの代わりに、セマフォを使用す
ることで同じ効果が得られる。また、この他の方法を用
いても構わない。
Next, the operation will be described. An operation procedure in the case where the failure detection unit 13, the data reference unit 6, the data update unit 7, and the address conversion flag 14 are added to the first embodiment will be described with reference to FIGS. S101, S
601, S111 to S114, S301 to S302, S
The processes of 102 to S103 and S201 to S202 are performed in the first, second, third, and sixth embodiments.
The description is omitted because it is the same as that shown in FIG. S7
01, when the control device fails and performs the conversion processes S111 to S114 of the I / O address storage unit 1,
The address conversion flag 14 is turned on. In step S711, it is checked whether the address conversion flag 14 is already ON. If the flag is not ON, that is, if the flag is OFF, the processing of the data updating unit 7 ends. If the flag is ON, the process proceeds to the next processing S301. In S721, it is checked whether or not the address conversion flag 14 is already ON. If the flag is OFF, the processing of the data reference unit 6 is ended. If the flag is ON, the next processing S20
Move to 1. The same effect can be obtained by using a semaphore instead of a flag. Further, another method may be used.

【0057】実施の形態6において、データ参照部6と
データ更新部7を実行しようとした場合、I/O空間か
らI/Oメモリ20へのアドレス変換を行っていない時
でも、データ参照部6やデータ更新部7が実行され、意
味のないI/Oメモリを読み書きしてしまうという問題
点があった。本実施の形態では、アドレス変換フラグ1
4を付加することで上記の問題点を解決できる。
In the sixth embodiment, when the data reference unit 6 and the data update unit 7 are to be executed, even when the address conversion from the I / O space to the I / O memory 20 is not performed, the data reference unit 6 And the data updating unit 7 is executed, and a meaningless I / O memory is read and written. In the present embodiment, the address conversion flag 1
By adding 4, the above problem can be solved.

【0058】実施の形態8.図19は、この発明の実施
の形態7である制御装置エミュレーション方式及び方法
の一例を示すものであり、図19において、15はアド
レス変換部の動作を制御する動作制御フラグである。動
作制御フラグ15は、ON/OFFの二値の値を示すも
のとする。なお、I/Oアドレス記憶部1、入出力制御
部2、初期化制御部3、メイン制御部4、アドレス変換
部5は、実施の形態1に示したものと同じである。ま
た、退避用アドレス記憶部10、アドレス退避部11
は、実施の形態5で示したものである。動作制御フラグ
15は、アドレス変換部から参照できるものであり、外
部の割り込みルーチンやタスクの処理によってフラグの
状態が変化させられるものである。
Embodiment 8 FIG. FIG. 19 shows an example of a control device emulation method and method according to the seventh embodiment of the present invention. In FIG. 19, reference numeral 15 denotes an operation control flag for controlling the operation of the address conversion unit. The operation control flag 15 indicates a binary value of ON / OFF. Note that the I / O address storage unit 1, the input / output control unit 2, the initialization control unit 3, the main control unit 4, and the address conversion unit 5 are the same as those described in the first embodiment. The evacuation address storage unit 10 and the address evacuation unit 11
Is shown in the fifth embodiment. The operation control flag 15 can be referred to from the address conversion unit, and the state of the flag can be changed by an external interrupt routine or task processing.

【0059】次に、動作について説明する。実施の形態
1に退避用アドレス記憶部10、アドレス退避部11、
動作制御フラグ15を追加した場合の動作手順を、図2
0を用いて説明する。S101,S501,S111〜
S114,S511〜S512,S102〜S103の
処理は、実施の形態1,実施の形態5と同じであるた
め、説明を省略する。S801においては、動作制御フ
ラグ15が前回検査した値に等しいかどうかを検査す
る。もし、同じであった場合、アドレス変換部5は、何
も処理を行わずに終了する。異なる場合、動作制御フラ
グ15がONであるかどうか検査する。フラグがONで
ある場合、S501,S111〜S114の処理を行
い、アドレス変換を行う。フラグがOFFである場合、
S511〜S512の処理を行い、アドレス復帰処理を
行う。
Next, the operation will be described. In Embodiment 1, the evacuation address storage unit 10, the address evacuation unit 11,
FIG. 2 shows an operation procedure when the operation control flag 15 is added.
Explanation will be made using 0. S101, S501, S111-
The processes in S114, S511 to S512, and S102 to S103 are the same as those in the first and fifth embodiments, and a description thereof will not be repeated. In S801, it is checked whether the operation control flag 15 is equal to the value checked last time. If they are the same, the address conversion unit 5 ends without performing any processing. If not, it is checked whether the operation control flag 15 is ON. When the flag is ON, the processes of S501 and S111 to S114 are performed to perform the address conversion. If the flag is OFF,
The processing of S511 to S512 is performed, and the address return processing is performed.

【0060】以上のように、動作制御フラグ15を設け
ることによって、外部からエミュレーション動作を行う
か行わないかの制御が可能となり、デバッグ時の利便性
が向上する。
As described above, the provision of the operation control flag 15 makes it possible to externally control whether or not to perform the emulation operation, thereby improving the convenience in debugging.

【0061】実施の形態9.上記実施の形態では、I/
Oアドレス記憶部1が入出力制御部2内に設定されてい
る場合を説明したが、I/Oアドレス記憶部1は、I/
Oメモリ上に、ファイルの形式で設定されている場合で
も構わない。図21に制御装置エミュレーション方式ま
たは方法の一例を示す。上記の場合にも、アドレス変換
部5によって、I/Oアドレス記憶部1に記憶されてい
るアドレスを変換することによって、制御装置に直接ア
クセスすることなく、I/Oメモリ20にアクセスする
ことによってデバッグ作業が可能になり、上記実施の形
態で説明したようなデータ参照部6、データ更新部7を
利用することによって、デバッグ作業が容易にできる。
また、アドレス変換部5を入出力制御部をコンパイル・
リンクする際に含めなかった場合にも動作するため、容
易に制御装置をエミュレーションすることができる。
Embodiment 9 FIG. In the above embodiment, I /
Although the case where the O address storage unit 1 is set in the input / output control unit 2 has been described, the I / O address storage unit 1
The file may be set on the O memory in a file format. FIG. 21 shows an example of a control device emulation method or method. Also in the above case, the address conversion unit 5 converts the address stored in the I / O address storage unit 1 so as to access the I / O memory 20 without directly accessing the control device to debug. The work becomes possible, and the debug work can be easily performed by using the data reference unit 6 and the data update unit 7 as described in the above embodiment.
Also, the address translation unit 5 is compiled with an input / output control unit.
Since the operation is performed even when it is not included when linking, the control device can be easily emulated.

【0062】[0062]

【発明の効果】この発明に係る制御装置エミュレーショ
ン方式及び方法によれば、制御装置が無い場合でも、デ
バッグ対象のソフトウェアやOSを修正することなく、
制御装置のソフトウェアによるエミュレーションを実現
し、効率的なデバッグを可能にすることができる。
According to the control device emulation method and method according to the present invention, even if there is no control device, without modifying the software or OS to be debugged,
Emulation by software of the control device can be realized, and efficient debugging can be performed.

【0063】この発明に係る制御装置エミュレーション
方式及び方法によれば、制御装置が無い場合でも、エミ
ュレーション動作によって書き込まれたデータの参照が
容易になり、正しく制御プログラムが動作しているかど
うか確かめることができる。
According to the control device emulation method and method according to the present invention, even when there is no control device, it is easy to refer to the data written by the emulation operation, and it is possible to confirm whether the control program is operating correctly. it can.

【0064】この発明に係る制御装置エミュレーション
方式及び方法によれば、制御装置が無い場合でも、エミ
ュレーション動作によって制御するデータを更新するこ
とが容易となり、制御プログラムを修正することなく、
制御プログラムの様々な動作を確かめることができる。
According to the control device emulation method and method according to the present invention, even when there is no control device, it is easy to update the data to be controlled by the emulation operation, and without modifying the control program,
Various operations of the control program can be confirmed.

【0065】この発明に係る制御装置エミュレーション
方式及び方法によれば、デバッグ対象のプログラムをコ
ンパイル、リンクした後でも、プログラムのコンパイ
ル、リンク時に作成したメモリマッピング情報を用い
て、プログラムをエミュレーション動作させることがで
きる。
According to the control device emulation method and method according to the present invention, even after compiling and linking a program to be debugged, the program is emulated using the memory mapping information created at the time of compiling and linking the program. Can be.

【0066】この発明に係る制御装置エミュレーション
方式及び方法によれば、デバッグが終了した後にプログ
ラムを止めることなく、動作を継続することができる。
According to the control device emulation method and method according to the present invention, the operation can be continued without stopping the program after the debugging is completed.

【0067】この発明に係る制御装置エミュレーション
方式及び方法によれば、制御装置に障害が発生しても、
速やかにデバッグ対象のプログラムをエミュレーション
動作に移行させることができるため、ハードウェアとソ
フトウェアの並行開発を行う場合の効率をあげることが
できる。
According to the control device emulation method and method according to the present invention, even if a failure occurs in the control device,
Since the program to be debugged can be promptly shifted to the emulation operation, the efficiency in parallel development of hardware and software can be improved.

【0068】この発明に係る制御装置エミュレーション
方式及び方法によれば、制御装置がエミュレーションの
動作であるか否かを判断できるため、必要な場合にデー
タ参照やデータ更新を実行することができる。
According to the control device emulation method and method according to the present invention, it is possible to determine whether or not the control device is performing the emulation operation, so that data reference and data update can be executed when necessary.

【0069】この発明に係る制御装置エミュレーション
方式及び方法によれば、制御プログラムがエミュレーシ
ョンにより正しく動作することを確認した後、制御プロ
グラムを再コンパイル、リンクしなくても、エミュレー
ション動作を行わないようにし、速やかに実際の装置を
制御することができる。
According to the control device emulation method and method according to the present invention, after confirming that the control program operates correctly by emulation, the emulation operation is not performed without recompiling and linking the control program. Thus, the actual device can be quickly controlled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1における入出力装置
エミュレーション方式及び方法の一例を示す図である。
FIG. 1 is a diagram illustrating an example of an input / output device emulation method and method according to a first embodiment of the present invention.

【図2】 I/Oアドレス記憶部1の一例を表す図であ
る。
FIG. 2 is a diagram illustrating an example of an I / O address storage unit 1.

【図3】 この発明の実施の形態1の制御装置のエミュ
レーション行わない場合の動作手順を示す図である。
FIG. 3 is a diagram illustrating an operation procedure when emulation of the control device according to the first embodiment of the present invention is not performed.

【図4】 この発明の実施の形態1の制御装置のエミュ
レーションを行う場合の動作手順を示す図である。
FIG. 4 is a diagram illustrating an operation procedure when emulating the control device according to the first embodiment of the present invention;

【図5】 この発明の実施の形態2における入出力装置
エミュレーション方式及び方法の一例を示す図である。
FIG. 5 is a diagram illustrating an example of an input / output device emulation method and method according to a second embodiment of the present invention.

【図6】 この発明の実施の形態2の制御装置のエミュ
レーションを行う場合の動作手順を示す図である。
FIG. 6 is a diagram illustrating an operation procedure when emulating the control device according to the second embodiment of the present invention;

【図7】 この発明の実施の形態3における入出力装置
エミュレーション方式及び方法の一例を示す図である。
FIG. 7 is a diagram illustrating an example of an input / output device emulation method and method according to a third embodiment of the present invention.

【図8】 この発明の実施の形態3の制御装置のエミュ
レーションを行う場合の動作手順を示す図である。
FIG. 8 is a diagram showing an operation procedure when emulating the control device according to the third embodiment of the present invention.

【図9】 この発明の実施の形態4における入出力装置
エミュレーション方式及び方法の一例を示す図である。
FIG. 9 is a diagram showing an example of an input / output device emulation method and method according to Embodiment 4 of the present invention.

【図10】 メモリマッピング制御の一例を表す図であ
る。
FIG. 10 is a diagram illustrating an example of memory mapping control.

【図11】 この発明の実施の形態4の制御装置のエミ
ュレーションを行う場合の動作手順を示す図である。
FIG. 11 is a diagram illustrating an operation procedure when emulating the control device according to the fourth embodiment of the present invention;

【図12】 この発明の実施の形態5における入出力装
置エミュレーション方式及び方法の一例を示す図であ
る。
FIG. 12 is a diagram illustrating an example of an input / output device emulation method and method according to a fifth embodiment of the present invention.

【図13】 この発明の実施の形態5の制御装置のエミ
ュレーションを行う場合の動作手順を示す図である。
FIG. 13 is a diagram showing an operation procedure when emulating the control device according to the fifth embodiment of the present invention.

【図14】 この発明の実施の形態6における入出力装
置エミュレーション方式及び方法の一例を示す図であ
る。
FIG. 14 is a diagram illustrating an example of an input / output device emulation method and method according to a sixth embodiment of the present invention.

【図15】 この発明の実施の形態6の制御装置のエミ
ュレーションを行う場合の動作手順を示す図である。
FIG. 15 is a diagram showing an operation procedure when emulating the control device according to the sixth embodiment of the present invention.

【図16】 この発明の実施の形態7における入出力装
置エミュレーション方式及び方法の一例を示す図であ
る。
FIG. 16 is a diagram illustrating an example of an input / output device emulation method and method according to a seventh embodiment of the present invention.

【図17】 この発明の実施の形態7の制御装置のエミ
ュレーションを行う場合の動作手順を示す図である。
FIG. 17 is a diagram showing an operation procedure when emulating the control device according to the seventh embodiment of the present invention.

【図18】 この発明の実施の形態7の制御装置のエミ
ュレーションを行う場合の動作手順を示す図である。
FIG. 18 is a diagram illustrating an operation procedure when emulating the control device according to the seventh embodiment of the present invention.

【図19】 この発明の実施の形態8における入出力装
置エミュレーション方式及び方法の一例を示す図であ
る。
FIG. 19 is a diagram illustrating an example of an input / output device emulation method and method according to an eighth embodiment of the present invention.

【図20】 この発明の実施の形態8の制御装置のエミ
ュレーションを行う場合の動作手順を示す図である。
FIG. 20 is a diagram showing an operation procedure when emulating the control device according to the eighth embodiment of the present invention.

【図21】 この発明の実施の形態9における入出力装
置エミュレーション方式及び方法の一例を示す図であ
る。
FIG. 21 is a diagram illustrating an example of an input / output device emulation method and method according to a ninth embodiment of the present invention.

【図22】 従来の制御エミュレーション方法を示す図
である。
FIG. 22 is a diagram illustrating a conventional control emulation method.

【符号の説明】[Explanation of symbols]

1 I/Oアドレス記憶部、2 入出力制御部、3 初
期化制御部、4 メイン制御部、5,5d,5e,5
f,5g,5h アドレス変換部、6 データ参照部、
7 データ更新部、8 メモリマッピング情報、9 ア
ドレス検出部、10 退避用アドレス記憶部、11 ア
ドレス退避部、12 アドレス復帰部、13 故障検出
部、14 アドレス変換フラグ、15 動作制御フラ
グ、20 I/Oメモリ、91 単一アドレス空間、9
2 OS(Operating System)、93
制御装置。
1 I / O address storage unit, 2 input / output control unit, 3 initialization control unit, 4 main control unit, 5, 5d, 5e, 5
f, 5g, 5h address conversion unit, 6 data reference unit,
7 data update unit, 8 memory mapping information, 9 address detection unit, 10 evacuation address storage unit, 11 address evacuation unit, 12 address return unit, 13 failure detection unit, 14 address conversion flag, 15 operation control flag, 20 I / O memory, 91 single address space, 9
2 OS (Operating System), 93
Control device.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 デバイスの制御を行う制御装置と、 上記制御装置のアドレスを記憶するI/O(Input
/Output)アドレス記憶部と、 データの読み書きを行うI/O(Input/Outp
ut)メモリと、 上記I/Oアドレス記憶部に記憶されたアドレスを上記
I/Oメモリのアドレスへ変換するアドレス変換部と、 上記アドレス変換部により変換された上記I/Oアドレ
ス記憶部に記憶されたアドレスを読み込み、読み込んだ
I/Oメモリのアドレスへのアクセスを制御する入出力
制御部とを備えたことを特徴とする制御装置エミュレー
ション方式。
A control device for controlling a device, and an I / O (Input) for storing an address of the control device.
/ Output) address storage unit and I / O (Input / Output) for reading and writing data
out) a memory; an address conversion unit for converting an address stored in the I / O address storage unit to an address in the I / O memory; and storing in the I / O address storage unit converted by the address conversion unit A read-out address, and an input / output control unit for controlling access to the read-out I / O memory address.
【請求項2】 上記入出力制御部は、初期化処理を行う
初期化制御部と、 制御装置へのアクセスを実施するメイン制御部とを備
え、 上記アドレス変換部は、上記初期化制御部を実行後、メ
イン制御部実行前にアドレスを変換することを特徴とす
る請求項1記載の制御装置エミュレーション方式。
2. The input / output control unit includes: an initialization control unit that performs an initialization process; and a main control unit that performs an access to a control device. 2. The control device emulation method according to claim 1, wherein an address is converted after execution and before execution of the main control unit.
【請求項3】 上記制御装置エミュレーション方式は、
更に、上記I/Oメモリへ書き込まれたデータの内容を
参照するデータ参照部を備えたことを特徴とする請求項
1記載の制御装置エミュレーション方式。
3. The control device emulation method according to claim 1,
2. The control device emulation method according to claim 1, further comprising a data reference unit for referring to the contents of the data written to the I / O memory.
【請求項4】 上記制御装置エミュレーション方式は、
更に、上記I/Oメモリへ書き込まれたデータの内容を
更新するデータ更新部を備えたことを特徴とする請求項
1記載の制御装置エミュレーション方式。
4. The control device emulation method according to claim 1,
2. The control device emulation method according to claim 1, further comprising a data updating unit for updating the content of the data written to the I / O memory.
【請求項5】 上記I/Oアドレス記憶部は、入出力制
御部のプログラム内に含まれ、上記プログラムのコンパ
イル・リンクの際にメモリ上のアドレスが決定され、 上記制御装置エミュレーション方式は、プログラムのコ
ンパイル・リンク時に作成されるメモリマッピング情報
を保持する保持部を備え、 上記アドレス変換部は、上記メモリマッピング情報を用
いてI/Oアドレス記憶部を格納するアドレスを検出す
るアドレス検出部を備え、 上記アドレス変換部は、上記アドレス検出部で検出した
I/Oアドレス記憶部を格納するアドレスによってI/
Oアドレス記憶部をアクセスことを特徴とする請求項1
記載の制御装置エミュレーション方式。
5. The I / O address storage section is included in a program of an input / output control section, and an address on a memory is determined when compiling and linking the program. The memory mapping information created at the time of compiling and linking the memory. The address conversion unit includes an address detection unit that detects an address for storing an I / O address storage unit using the memory mapping information. The address conversion unit performs I / O according to an address stored in the I / O address storage unit detected by the address detection unit.
2. An O-address storage unit is accessed.
Control device emulation method as described.
【請求項6】 上記アドレス変換部は、I/Oアドレス
記憶部に記憶するアドレスを退避する退避用アドレス記
憶部を備え、 上記アドレス変換部は、上記I/Oアドレス記憶部に記
憶するアドレスを上記アドレス変換部によって変換する
前に、I/Oアドレス記憶部に記憶するアドレスを退避
用アドレス記憶部へ退避するアドレス退避部と、 上記退避用アドレス記憶部に退避したアドレスをI/O
アドレス記憶部へ復帰するアドレス復帰部とを備えたこ
とを特徴とする請求項1記載の制御装置エミュレーショ
ン方式。
6. The address conversion section includes a save address storage section for saving an address stored in an I / O address storage section, and the address conversion section stores an address stored in the I / O address storage section. Before the conversion by the address conversion unit, the address saving unit for saving the address stored in the I / O address storage unit to the saving address storage unit; and the I / O saving the address saved in the saving address storage unit.
The control device emulation method according to claim 1, further comprising: an address return unit that returns to the address storage unit.
【請求項7】 上記アドレス変換部は、制御装置の故障
を検出する故障検出部を備え、 上記アドレス変換部は、上記故障検出部で制御装置の故
障を検出した場合には、上記I/Oアドレス記憶部に記
憶するアドレスを仮想I/Oメモリのアドレスへ変換す
ることを特徴とする請求項2記載の制御装置エミュレー
ション方式。
7. The address conversion unit includes a failure detection unit that detects a failure of a control device. The address conversion unit, when the failure detection unit detects a failure of the control device, the I / O 3. The control device emulation method according to claim 2, wherein an address stored in the address storage unit is converted into an address of a virtual I / O memory.
【請求項8】 上記アドレス変換部は、I/Oアドレス
記憶部のアドレスが制御装置のアドレスか、I/Oメモ
リのアドレスかを示すアドレス変換フラグを備え、 上記データ参照部は、上記アドレス変換フラグの値がI
/Oメモリのアドレスを示している場合に動作すること
を特徴とする請求項3記載の制御装置エミュレーション
方式。
8. The address conversion unit includes an address conversion flag indicating whether an address of an I / O address storage unit is an address of a control device or an address of an I / O memory. If the value of the flag is I
4. The control device emulation method according to claim 3, wherein the operation is performed when an address of the / O memory is indicated.
【請求項9】 上記アドレス変換部は、I/Oアドレス
記憶部のアドレスが制御装置のアドレスか、I/Oメモ
リのアドレスかを示すアドレス変換フラグを備え、 上記データ更新部は、上記アドレス変換フラグの値がI
/Oメモリのアドレスを示している場合に動作すること
を特徴とする請求項4記載の制御装置エミュレーション
方式。
9. The address conversion unit includes an address conversion flag indicating whether an address of an I / O address storage unit is an address of a control device or an address of an I / O memory. If the value of the flag is I
5. The control device emulation method according to claim 4, wherein the operation is performed when an address of the / O memory is indicated.
【請求項10】 上記制御装置エミュレーション方式
は、更に、外部から設定可能な動作制御フラグを備え、 アドレス変換部は、上記動作制御フラグの値に基づい
て、I/Oアドレス記憶部に記憶するアドレスを変換す
るか否かを判断することを特徴とする請求項1記載の制
御装置エミュレーション方式。
10. The control device emulation system further includes an operation control flag that can be set from the outside, and the address conversion unit stores an address stored in an I / O address storage unit based on a value of the operation control flag. 2. The control device emulation method according to claim 1, wherein it is determined whether or not to convert.
【請求項11】 上記I/Oアドレス記憶部及び上記ア
ドレス変換部は、入出力制御部内に含まれていることを
特徴とする請求項2記載の制御装置エミュレーション方
式。
11. The control device emulation method according to claim 2, wherein the I / O address storage unit and the address conversion unit are included in an input / output control unit.
【請求項12】 デバイスの制御を行う制御装置と、デ
ータの読み書きを行うI/O(Input/Outpu
t)メモリとを備えたシステムにおける制御装置エミュ
レーション方法において、 上記デバイスのアドレスを記憶するアドレス記憶工程
と、 上記アドレス記憶工程で記憶されたアドレスを上記I/
Oメモリのアドレスへ変換するアドレス変換工程と、 上記アドレス変換工程により変換されたアドレスを読み
込み、読み込んだI/Oメモリのアドレスへアクセスを
制御する入出力制御工程とを備えたことを特徴とする制
御装置エミュレーション方法。
12. A control device for controlling a device, and an I / O (Input / Output) for reading and writing data.
t) in a control device emulation method in a system including a memory, an address storage step of storing an address of the device, and an address stored in the address storage step,
An address conversion step of converting the address into the address of the O memory; and an input / output control step of reading the address converted in the address conversion step and controlling access to the read address of the I / O memory. Control device emulation method.
【請求項13】 デバイスの制御を行う制御装置と、デ
ータの読み書きを行うI/O(Input/Outpu
t)メモリとを備えたシステムにおける制御装置エミュ
レーション方法において、 上記デバイスのアドレスを記憶するアドレス記憶工程
と、 上記アドレス記憶工程で記憶されたアドレスを上記I/
Oメモリのアドレスへ変換するアドレス変換工程と、 上記アドレス変換工程により変換されたアドレスを読み
込み、読み込んだI/Oメモリのアドレスへアクセスを
制御する入出力制御工程とを備えた制御装置エミュレー
ション方法を計算機に実現させるためのプログラムを記
憶した計算機読取可能な記録媒体。
13. A control device for controlling devices and an I / O (Input / Output) for reading and writing data.
t) in a control device emulation method in a system including a memory, an address storage step of storing an address of the device, and an address stored in the address storage step,
A control device emulation method comprising: an address conversion step of converting an address of an O memory; and an input / output control step of reading an address converted by the address conversion step and controlling access to the read I / O memory address. A computer-readable recording medium storing a program to be realized by a computer.
JP11130707A 1999-05-12 1999-05-12 Method and system for controller emulation and computer readable recording medium for storing program for implementation of controller emulation method by computer Withdrawn JP2000322289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11130707A JP2000322289A (en) 1999-05-12 1999-05-12 Method and system for controller emulation and computer readable recording medium for storing program for implementation of controller emulation method by computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11130707A JP2000322289A (en) 1999-05-12 1999-05-12 Method and system for controller emulation and computer readable recording medium for storing program for implementation of controller emulation method by computer

Publications (1)

Publication Number Publication Date
JP2000322289A true JP2000322289A (en) 2000-11-24

Family

ID=15040706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11130707A Withdrawn JP2000322289A (en) 1999-05-12 1999-05-12 Method and system for controller emulation and computer readable recording medium for storing program for implementation of controller emulation method by computer

Country Status (1)

Country Link
JP (1) JP2000322289A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241616A (en) * 2006-03-08 2007-09-20 Nec Corp Chip set emulation device and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241616A (en) * 2006-03-08 2007-09-20 Nec Corp Chip set emulation device and method

Similar Documents

Publication Publication Date Title
JP6124994B2 (en) Method and system for restoring from legacy OS environment to Unified Extensible Firmware Interface (UEFI) pre-boot environment, and computer program
US20050216701A1 (en) Automatic configuration of a microprocessor
JPH11232138A (en) Emulation method
US9092570B2 (en) Memory management for remote software debuggers and methods
CN113672342B (en) Embedded virtualization system, construction and test methods, terminal and medium
WO2013088818A1 (en) Virtual computer system, virtualization mechanism, and data management method
JP2000020349A (en) Device and method for supporting program development and medium recording program for program development support
JP3764405B2 (en) Debugging apparatus and debugging method
JP2005122334A (en) Memory dump method, memory dumping program and virtual computer system
US5603033A (en) Tool for debugging an operating system
JP2009134565A (en) Virtual machine system and method for controlling virtual machine system
JP2001265620A (en) Program debugging system for rom
JP2000322289A (en) Method and system for controller emulation and computer readable recording medium for storing program for implementation of controller emulation method by computer
KR101083271B1 (en) System and method for converting active x control
JP2005353020A (en) Simulation system for computer program
JPH0410081B2 (en)
WO2024069730A1 (en) Debugging device and debugging method
CN112802527B (en) Method for realizing high-speed programming of embedded flash memory and programming system of embedded flash memory
JPH05282160A (en) Real time simulation development mechanism
JP3085309B2 (en) Debug system
JP2002366378A (en) Method and device for debugging program and storage medium
JPS63271542A (en) Rom debugger
JPH0883198A (en) Program simulation device
JP5208706B2 (en) Code execution system, method and program
JPH064298A (en) Program development environment constituting system

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051011

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801