JP2000315855A - Facedown mounting substrate and facedown mounting method - Google Patents

Facedown mounting substrate and facedown mounting method

Info

Publication number
JP2000315855A
JP2000315855A JP12297399A JP12297399A JP2000315855A JP 2000315855 A JP2000315855 A JP 2000315855A JP 12297399 A JP12297399 A JP 12297399A JP 12297399 A JP12297399 A JP 12297399A JP 2000315855 A JP2000315855 A JP 2000315855A
Authority
JP
Japan
Prior art keywords
opening
substrate
face
terminal
down mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12297399A
Other languages
Japanese (ja)
Inventor
Mitsuji Kitani
充志 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12297399A priority Critical patent/JP2000315855A/en
Publication of JP2000315855A publication Critical patent/JP2000315855A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To always realize stable electrical continuity, without being affected by fluidity of anisotropic conductive paste(ACP) and degree of dispersion of conducting particles. SOLUTION: In this facedown mounting substrate, a terminal 12 formed in a substrate 7 is covered with a protective film 11 so that an aperture part is formed, a bump 1 of a metal protruding part is formed in an IC element 5, and electrical connection is made by interposing conductive adhesive agent in which conducting particles 4 are dispersed. A second connection surface 12a of the aperture part is set larger than a first connection surface 1a of the bump 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フェイスダウン実
装基板及びフェイスダウン実装方法に係り、特に異方性
導電接着剤(以下、ACPとも言う)を用いたフェイス
ダウン実装であるフリップチップ実装方式に用いられる
配線基板及びICの構造に適応される技術に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a face-down mounting board and a face-down mounting method, and more particularly to a flip-chip mounting method which is a face-down mounting using an anisotropic conductive adhesive (hereinafter, also referred to as ACP). The present invention relates to a technique adapted to a structure of a wiring board and an IC to be used.

【0002】[0002]

【従来の技術】従来より、半導体の実装技術としてフェ
イスダウン実装方式であるフリップチップが知られてい
る。この方式は、大型コンピューターの半導体実装方式
として開発されたものであが、近年電子デバイスの、駆
動ICの多ピン化及び小型化の要求に応えるためにこの
実装方式が汎用小型の半導体実装基板にも導入されてい
る。
2. Description of the Related Art A flip-chip, which is a face-down mounting method, has been known as a semiconductor mounting technique. This method was developed as a semiconductor mounting method for large-sized computers, but in recent years this mounting method has been applied to general-purpose and small-sized semiconductor mounting substrates in order to respond to the demand for more pins and smaller drive ICs for electronic devices. Has also been introduced.

【0003】例えば、サーマルラインプリントヘッド用
のドライバー基板に於いてはヘッドの発熱部であるヒー
ターを個別駆動するためのドライバーICを3000〜
4000ビット(bit)分搭載する必要があるので、
各ビット毎にヒーターとドライバーICの端子を接続す
ることになるが、半田バンプによるフリップチップ方式
によれば一括で接続できることから採用されている。
For example, in a driver substrate for a thermal line print head, a driver IC for individually driving a heater, which is a heating portion of the head, is provided with a driver IC of 3,000 to 3,000.
Since it is necessary to mount 4000 bits (bits),
The heater and the terminal of the driver IC are connected for each bit, but the flip-chip method using solder bumps is adopted because they can be connected collectively.

【0004】また、液晶表示装置のドライバ実装に於い
ては、表示装置の小型化の必要性から、パネル周辺の硝
子基板上に異方性導電フィルム(以下、ACFとも言
う)を用いてIC上に金属突起(以下、バンプとも言
う)を形成したドライバーICを搭載するようにしたフ
リップチップ実装方式が用いられるようになっている。
Further, in mounting a driver on a liquid crystal display device, an anisotropic conductive film (hereinafter, also referred to as ACF) is used on an IC substrate on a glass substrate around the panel due to the necessity of miniaturizing the display device. A flip-chip mounting method has been used in which a driver IC having a metal projection (hereinafter, also referred to as a bump) formed thereon is mounted.

【0005】上記の一括半田をするためには、リフロー
による半田付けプロセスが用いられる。この半田付けの
条件的は、100℃、180℃程度で2段階に基板ごと
加熱され、最終加熱に於いて240℃で10〜20se
c間の加熱が行われる。また、フリップチップ用ボンデ
ィングマシンで接続する場合には、半田の融点が183
℃のために200℃以上で加熱される。
In order to perform the above-mentioned batch soldering, a reflow soldering process is used. The condition of this soldering is that the substrate is heated in two stages at about 100 ° C. and 180 ° C., and the final heating is performed at 240 ° C. for 10 to 20 seconds.
Heating for c is performed. In the case of connection using a flip chip bonding machine, the melting point of the solder is 183.
Heated above 200 ° C for ° C.

【0006】またACFの場合は、前工程である程度の
硬化状態にされているために、樹脂として再流動化させ
る必要があるが、この再流動化のために溶融温度の18
0℃以上の高温を印加させる必要があり、加工条件が高
温になることが避けられなかった。
In the case of ACF, since it has been hardened to some extent in the previous step, it needs to be reflowed as a resin.
It was necessary to apply a high temperature of 0 ° C. or higher, and it was inevitable that the processing conditions would be high.

【0007】また、近年の小型の液晶表示装置、カラー
フィルターを乗せたエリアセンター等によれば、150
℃以下での接続が望まれる新規の電子デバイスが注目を
集めていることから、このような新規の電子デバイスを
使用するときのデバイス、材料に及ぼす高温の影響が無
視できない状況となっている。
According to recent small liquid crystal display devices, area centers on which color filters are mounted, etc.
Since new electronic devices that require a connection at a temperature of less than ° C. are attracting attention, the effects of high temperatures on devices and materials when using such new electronic devices are not negligible.

【0008】そこで、エポキシ接着剤に導電粒子を分散
させた異方性導電ペースト(ACP)を使用すること
で、低温化を可能にしてACF等の基板の実装を行なう
技術が近年注目されている。
In view of the above, a technique of mounting a substrate such as an ACF by using an anisotropic conductive paste (ACP) in which conductive particles are dispersed in an epoxy adhesive to enable a low temperature has been attracting attention in recent years. .

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記の
ACPは初期状態では液状である。図面を参照して、従
来のACPを用いた接続方法について述べる。
However, the above-mentioned ACP is initially in a liquid state. With reference to the drawings, a connection method using a conventional ACP will be described.

【0010】図6(a)は、接続状態を示した断面図で
あって、シリコン基部105上に金のバンプ101が形
成されており、異方性導電ペースト(ACP)3を介在
させで、ACP中の導電粒子4を基板107上に形成さ
れた配線112との間で挟むようにして電気的導通を図
るものである。この場合、基板上にACPを塗布した後
に、熱圧着しようとした場合には、導電粒子4が液状接
着剤と共にバンプ101と端子112の周辺に流れ出し
てしまい、導電粒子4が残らないことがあることから、
電気的に接続されない問題がある。
FIG. 6A is a sectional view showing a connection state, in which a gold bump 101 is formed on a silicon base 105 and an anisotropic conductive paste (ACP) 3 is interposed. The conductive particles 4 in the ACP are sandwiched between the wirings 112 formed on the substrate 107 so as to achieve electrical conduction. In this case, when the thermocompression bonding is performed after the application of the ACP on the substrate, the conductive particles 4 may flow out around the bumps 101 and the terminals 112 together with the liquid adhesive, and the conductive particles 4 may not remain. From that
There is a problem of not being electrically connected.

【0011】また、図6(b)と図6(c)は、接続状
態を示した断面図であって、端子112の周囲が保護膜
111で囲まれている場合を図示しており、この場合に
は、保護膜111が端子112の周辺部位を取り囲むの
で空間部112aが形成されることになり、この空間部
112a内で、図6(c)に図示のように導電粒子4を
十分に潰すことができず、導通が取れなくなる問題が指
摘されている。
FIGS. 6B and 6C are cross-sectional views showing the connection state, in which the terminal 112 is surrounded by a protective film 111. In this case, since the protective film 111 surrounds the peripheral portion of the terminal 112, a space 112a is formed. In the space 112a, the conductive particles 4 are sufficiently filled as shown in FIG. It has been pointed out that it cannot be crushed and cannot be conducted.

【0012】このような問題を解消するために、従来
は、ACPの塗布量、加圧、加熱条件、加圧タイミング
を最適化するなどして対処している。
Conventionally, in order to solve such a problem, measures have been taken by optimizing the application amount of ACP, pressurization, heating conditions and pressurization timing.

【0013】しかし、異方性導電ペースト(ACP)の
流動性、導電粒子の分散度合にばらつきが発生しやすい
ことから、安定性に欠けるので、不良品発生率も意外に
高いことからより積極的な対策が望まれていた。
However, since the fluidity of the anisotropic conductive paste (ACP) and the degree of dispersion of the conductive particles are likely to vary, the stability is lacking. Measures were desired.

【0014】したがって、本発明は上述した問題点に鑑
みてなされたものであり、異方性導電ペースト(AC
P)の流動性、導電粒子の分散程度如何に影響されず、
常に安定して電気的導通が図ることができるフェイスダ
ウン実装基板及びフェイスダウン実装方法の提供を目的
としている。
Accordingly, the present invention has been made in view of the above-mentioned problems, and has been made in consideration of the above-described problems.
P), regardless of the fluidity and the degree of dispersion of the conductive particles,
It is an object of the present invention to provide a face-down mounting board and a face-down mounting method that can always stably establish electrical conduction.

【0015】[0015]

【課題を解決するための手段】上述の課題を解決し、目
的を達成するために本発明のフェイスダウン実装基板及
びフェイスダウン実装方法によれば、基板上に形成され
た配線及び配線を覆う保護膜と、前記保護膜の開口部で
形成された端子を設けた配線基板に対し、IC側の端子
上にメタル層及び前記メタル層上に金属突起部を設け、
導電性接着剤で、前記基板の配線及び端子を設けた面と
前記IC側の金属突起を設けた面とを接着し、同時に端
子間の電気的接続をとるフェイスダウン実装基板であっ
て、前記金属突起の寸法より、基板側の接続端子の前記
保護膜の開口部の寸法が大きいことを特徴としている。
According to the face-down mounting substrate and the face-down mounting method of the present invention, in order to solve the above-mentioned problems and achieve the object, a wiring formed on the substrate and a protection covering the wiring are provided. For a film and a wiring board provided with terminals formed at the openings of the protective film, a metal layer is provided on the terminal on the IC side and a metal protrusion is provided on the metal layer,
A face-down mounting board for bonding a surface of the substrate, on which wiring and terminals are provided, and a surface of the IC, on which metal projections are provided, with a conductive adhesive, and simultaneously making an electrical connection between the terminals, The size of the opening of the protective film of the connection terminal on the substrate side is larger than the size of the metal protrusion.

【0016】また、基板上に形成された配線及び配線を
覆う保護膜と、前記保護膜の開口部で形成された端子を
設けた配線基板あるいは前記保護膜の開口部上に前記配
線基板の保護膜より凸になる突起を形成した基板と、C
側の端子上にメタル層及び前記メタル層上に金属突起部
を設け、導電性接着剤で、前記基板の配線及び端子を設
けた面と前記IC側の金属突起を設けた面とを接着し、
同時に端子間の電気的接続をとるフェイスダウン実装基
板において、前記配線基板側の接続端子の凸部、あるい
は前記配線基板側の前記保護膜の開口部を囲むように土
手を配したことを特徴としている。
Also, a wiring formed on the substrate, a protective film covering the wiring, and a wiring substrate provided with terminals formed in the opening of the protective film or a protective film for protecting the wiring substrate on the opening of the protective film. A substrate on which a projection that is more convex than the film is formed;
A metal layer is provided on the terminal on the side and a metal protrusion is provided on the metal layer, and the surface of the substrate on which the wiring and the terminal are provided and the surface on which the metal protrusion is provided on the IC side are bonded with a conductive adhesive. ,
At the same time, in a face-down mounting board which takes electrical connection between terminals, a bank is arranged so as to surround a projection of the connection terminal on the wiring board side or an opening of the protective film on the wiring board side. I have.

【0017】また、前記開口部あるいは基板側の保護膜
より凸になる端子を囲む土手の高さは、前記IC側の金
属突起の高さより低くしたことを特徴としている。
Further, the height of the bank surrounding the opening or the terminal protruding from the protective film on the substrate side is smaller than the height of the metal projection on the IC side.

【0018】また、前記開口部の高さ、または前記土手
の高さを、第1の接続面の高さより低くしたことを特徴
としている。
Further, the height of the opening or the height of the bank is set lower than the height of the first connection surface.

【0019】また、前記開口部または前記土手は、少な
くとも1個所の切れ目を形成したことを特徴としてい
る。
Further, the opening or the bank is characterized by forming at least one cut.

【0020】また、前記切れ目は、途中部位または隅部
位に設けられることを特徴としている。
Further, the cut is provided at an intermediate part or a corner part.

【0021】また、前記開口部または前記土手部は、有
機樹脂材料から形成されることを特徴としている。
Further, the opening or the bank is formed of an organic resin material.

【0022】また、前記有機樹脂材料は、感光性有機樹
脂材料であることを特徴としている。
Further, the organic resin material is a photosensitive organic resin material.

【0023】また、前記基板は、前記IC素子としてサ
ーマルラインヘッド駆動用また液晶表示装置用の多端子
の駆動ドライバーICを実装したことを特徴としてい
る。
Further, the substrate is characterized in that a multi-terminal drive driver IC for driving a thermal line head or for a liquid crystal display device is mounted as the IC element.

【0024】また、基板に形成された端子を開口部を有
するように保護膜で被覆し、IC素子の端子上に金属突
起部を形成し、前記開口部と前記金属突起部との間にお
いて導電粒子を分散した導電性接着剤を介在させ、加熱
と加圧で、前記端子と前記金属突起間の電気的接続を図
るフェイスダウン実装方法であって、前記金属突起の第
1の接続面よりも前記開口部の第2の接続面を大きく設
定して、前記導電粒子が前記第1の接続面と前記第2の
接続面の間に確実に介在させることを特徴としている。
Further, the terminal formed on the substrate is covered with a protective film so as to have an opening, a metal projection is formed on the terminal of the IC element, and a conductive film is formed between the opening and the metal projection. A face-down mounting method in which a conductive adhesive in which particles are dispersed is interposed, and the terminal and the metal protrusion are electrically connected to each other by heating and pressurizing, wherein the metal protrusion has a lower surface than the first connection surface. The second connection surface of the opening is set large so that the conductive particles are reliably interposed between the first connection surface and the second connection surface.

【0025】また、基板に形成された端子を開口部を有
するように保護膜で被覆し、かつ前記保護膜より凸にな
る突起部を前記開口部の縁部に形成し、IC素子の端子
上に金属突起部を形成し、前記開口部と前記金属突起部
との間において導電粒子を分散した導電性接着剤を介在
させ、加熱と加圧で、前記端子と前記金属突起部との間
の電気的接続を図るフェイスダウン実装方法であって、
前記金属突起の第1の接続面よりも前記開口部の第2の
接続面を大きく設定するとともに、前記突起部の周辺に
土手部を形成し、前記土手部で囲まれる範囲において前
記導電粒子が前記第1の接続面と前記第2の接続面の間
に確実に介在させることを特徴としている。
Further, the terminal formed on the substrate is covered with a protective film so as to have an opening, and a projection which is protruded from the protective film is formed at an edge of the opening, so that the terminal of the IC element is formed. A metal projection is formed, and a conductive adhesive in which conductive particles are dispersed is interposed between the opening and the metal projection. By heating and pressing, between the terminal and the metal projection. A face-down mounting method for electrical connection,
The second connection surface of the opening is set to be larger than the first connection surface of the metal protrusion, and a bank is formed around the protrusion, and the conductive particles are formed in a range surrounded by the bank. It is characterized in that it is reliably interposed between the first connection surface and the second connection surface.

【0026】また、記開口部の高さ、または前記土手の
高さを、第1の接続面の高さより低くしたことを特徴と
している。
Further, the height of the opening or the height of the bank is set lower than the height of the first connection surface.

【0027】そして、前記開口部または前記土手部は、
少なくとも1個所の切れ目を形成し、過剰分の前記導電
性接着剤を前記切れ目から除去可能にしたことを特徴と
している。
The opening or the bank is
At least one cut is formed, and an excessive amount of the conductive adhesive can be removed from the cut.

【0028】以上の構成により、基板側の保護膜による
開口部により第2の接続面を取り囲み、この第2の接続
面の内部に第1の接続面が位置決めされるように設定す
ることにより、加熱と加圧時の導電粒子が開口部の内部
で止まるために流出が阻止され、確実に導電粒子が残存
して電気的導通をすることを可能にする。
According to the above configuration, the second connection surface is surrounded by the opening formed by the protective film on the substrate side, and the first connection surface is set so as to be positioned inside the second connection surface. Since the conductive particles at the time of heating and pressurization are stopped inside the opening, the outflow is prevented, and the conductive particles remain reliably to enable electrical conduction.

【0029】また、更に、基板側の開口部の周囲にIC
素子の金属製突起部の高さより低い土手部を形成するこ
とにより導電粒子の流出が更に抑制され、また土手部に
切れ目を形成することにより、導電粒子の流出は適度に
制限され、接着に不要な液状部分は切れ目より外部に排
出され、より確実にバンプと配線間に導電粒子が残存し
確実に接続が可能になる。
Further, an IC is provided around the opening on the substrate side.
The formation of a bank lower than the height of the metal projection of the element further suppresses the outflow of conductive particles, and the formation of a cut in the bank restricts the outflow of conductive particles appropriately and is unnecessary for bonding. Such a liquid portion is discharged to the outside from the cut, and the conductive particles remain more reliably between the bump and the wiring, so that the connection can be reliably performed.

【0030】[0030]

【発明の実施の形態】以下に、本発明の好適な各実施形
態について添付の図面を参照して述べる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

【0031】図1は、本発明に於ける第1の実施形態の
ICの配線部及びパシベーション膜の断面図であって、
IC素子を基板にフリップチップ実装した様子を示した
図である。
FIG. 1 is a sectional view of a wiring portion and a passivation film of an IC according to a first embodiment of the present invention.
FIG. 4 is a diagram illustrating a state in which an IC element is flip-chip mounted on a substrate.

【0032】本図において、配線配線基板7上に実装さ
れたIC素子5には、アルミパッド6と、チタン金属と
鉛合金からなるバリアメタル2と、パシベーション膜1
0とが図示のように形成されており、アルミパッド6の
上に金属突起部である金からなるバンプ1が形成されて
おり、このパンブ1を介して配線基板7上の他の電子素
子との間の電気信号のやり取りを行なうように構成され
ている。
In FIG. 1, an IC element 5 mounted on a wiring board 7 includes an aluminum pad 6, a barrier metal 2 made of a titanium metal and a lead alloy, and a passivation film 1.
0 is formed as shown in the figure, and a bump 1 made of gold, which is a metal protrusion, is formed on an aluminum pad 6. The bump 1 is connected to another electronic element on a wiring board 7 through the pump 1. And an electric signal is exchanged between them.

【0033】一方、このIC素子5を実装するように所
定の回路パターンを形成した配線基板7には、回路パタ
ーンに接続する多数の端子12が図示のようにバンプ1
に対向する位置にそれぞれ形成されており、各端子12
の周りを図示のように開口部を有する保護膜11、13
で被覆している。
On the other hand, on the wiring board 7 on which a predetermined circuit pattern is formed so as to mount the IC element 5, a large number of terminals 12 connected to the circuit pattern are provided on the bump 1 as shown in FIG.
Are formed at positions opposite to the terminals 12, respectively.
Protective films 11 and 13 having openings as shown in the figure.
It is covered with.

【0034】また、金属突起部であるパンブ1と端子1
2との間には無数の細かい導電粒子4をエポキシ樹脂か
らなる接着剤中に均一に分散した導電性接着剤であるA
CP3が介在され、端子12とバンプ1の間の電気的接
続を導通に寄与する導電粒子4aにより導通可能にして
いる。
Further, the bump 1 and the terminal 1 which are metal projections are provided.
2 is a conductive adhesive in which countless fine conductive particles 4 are uniformly dispersed in an adhesive made of epoxy resin.
The CP3 is interposed, and the electrical connection between the terminal 12 and the bump 1 is made conductive by the conductive particles 4a contributing to conduction.

【0035】このときに、金属突起であるバンプ1の第
1の接続面1aの面積16よりも開口部で囲まれる第2
の接続面12aの面積15を大きく設定することによ
り、面積15を有する開口部で囲まれる第2の接続面1
2aの内部に、面積16を有する第1の接続面1aが確
実に位置決めされるようにして、所定個数分の導電粒子
4aを確実に介在できるようにしている。
At this time, the second area surrounded by the opening is larger than the area 16 of the first connection surface 1a of the bump 1 which is a metal projection.
By setting the area 15 of the connection surface 12a to be large, the second connection surface 1 surrounded by the opening having the area 15
The first connection surface 1a having the area 16 is reliably positioned inside 2a, so that a predetermined number of conductive particles 4a can be reliably interposed.

【0036】ここで、配線基板7は無アルカリ硝子が用
いられ、配線は接続端子部を兼ね、また配線基板の保護
膜は端子部の開口部分を形成している。バンプ形成につ
いては、半導体形成のプロセスを終了したウエハーを洗
浄し、次にスパッタリングでバリアメタル膜をチタン金
属膜で4000Å形成してある。このほかにはタングス
テン或いはチタン・タングステンを用いる。
The wiring board 7 is made of non-alkali glass, the wiring also serves as a connection terminal, and the protective film of the wiring board forms an opening of the terminal. As for the bump formation, the wafer after the semiconductor formation process is washed, and then a barrier metal film is formed with a titanium metal film at a thickness of 4000 ° by sputtering. In addition, tungsten or titanium tungsten is used.

【0037】更に、バンプ1をめっきで付けるためにバ
リアメタルとの密着層として例えば金或いは鉛を300
0Å形成する。金、或いは鉛膜をバンプを形成する位置
に所定の形状でパターン加工し、更にメッキ用レジスト
でバンプ形成部を抜いた形状でバリアメタルのチタン層
を電極にしてバンプ1を形成する。ここで、バンプ1の
サイズは60μm角、ピッチは115μmで形成され
る。
Further, in order to attach the bump 1 by plating, for example, gold or lead
0 ° is formed. A bump is formed by patterning a gold or lead film at a position where a bump is to be formed in a predetermined shape, and further using a titanium layer of a barrier metal as an electrode in a shape where a bump forming portion is removed with a plating resist. Here, the size of the bump 1 is 60 μm square and the pitch is 115 μm.

【0038】配線基板7側の端子部は配線部を無機或い
は有機の保護膜で覆い、端子部分は保護膜が角形状に除
かれており開口部が形成される。この開口部は、装置側
のボンディング精度±10μmを考慮して75μm角と
し、開口部間のスペースを40μmに設定している。
The terminal portion on the side of the wiring board 7 covers the wiring portion with an inorganic or organic protective film, and the terminal portion has an opening formed by removing the protective film in a square shape. This opening is 75 μm square considering the bonding accuracy ± 10 μm on the device side, and the space between the openings is set to 40 μm.

【0039】図1に図示の状態にするためには、あらか
じめ、ボンディング装置上でACPをディスペンサー或
いは転写で所定位置に所定量塗布し、次にボンディング
ツールがチップトレイからIC素子の裏面を吸着し持ち
上げる。更に、ボンディングツール側に吸着されたIC
チップのアライメントマークをカメラで認識し、配線基
板7上のアライメントマークをカメラで認識し、ICチ
ップを配線基板7上の所定位置に合わせ圧着する。
In order to obtain the state shown in FIG. 1, a predetermined amount of ACP is previously applied to a predetermined position by a dispenser or transfer on a bonding apparatus, and then a bonding tool sucks the back surface of the IC element from the chip tray. lift. Furthermore, the IC adsorbed on the bonding tool side
The alignment mark of the chip is recognized by the camera, the alignment mark on the wiring board 7 is recognized by the camera, and the IC chip is aligned with a predetermined position on the wiring board 7 and pressed.

【0040】この段階でバンプ1の先端が端子12に到
達するが、従来のように基板側がパターンだけの場合、
ACP3の持つ流動性のためにバンプパターン間から流
れ出してしまうが、上記の場合には、配線基板7側の保
護膜11の段差部分で導電粒子4の流れ出しが押さえら
れるため、バンプ−パターン間から無くなることはなく
確実に導通されることになる。
At this stage, the tip of the bump 1 reaches the terminal 12, but when only the pattern is formed on the substrate side as in the prior art,
Although the fluid flows out from between the bump patterns due to the fluidity of the ACP 3, in the above case, the flow of the conductive particles 4 is suppressed at the step portion of the protective film 11 on the wiring substrate 7 side. The conduction is ensured without disappearing.

【0041】この後に、接着剤分を硬化させるため加圧
した状態でツール側から加熱を行うが、この加熱条件と
しては、液状エポキシ接着剤の場合で150℃、70s
ec程度で硬化が終了することになる。尚、ツールは加
圧時、加熱時に変形しにくいセラミックスを用い、パル
スヒートで加熱を行うと良い。
Thereafter, heating is performed from the tool side in a pressurized state to cure the adhesive. The heating conditions are 150 ° C. and 70 s for a liquid epoxy adhesive.
Curing is completed in about ec. Note that the tool is preferably made of ceramics that are not easily deformed when pressed and heated, and is heated by pulse heat.

【0042】以上説明した構成及び加圧加熱方法を採用
するにより、接続温度の低温化が可能になり、しかも熱
圧着時に導電粒子の流れ出しが少なく確実に導通が図れ
ることになる。
By employing the above-described structure and the pressurizing and heating method, it is possible to lower the connection temperature, and furthermore, the conductive particles are less likely to flow out during the thermocompression bonding, so that conduction can be reliably achieved.

【0043】次に、図2は第2の実施形態において、I
C素子を基板にフリップチップ実装した様子を示した断
面図である。
FIG. 2 shows a second embodiment of the present invention.
It is sectional drawing which showed the mode that the C element was flip-chip mounted on the board | substrate.

【0044】図2において、既に説明済みの構成部品に
ついては同様の符号を附して説明を割愛すると、保護膜
11は端子12の縁部にオーバーラップする突起部11
aを形成している。また、この突起部11aを周りから
取り囲むようにして土手部14が有機樹脂材料である感
光性有機樹脂材料から形成されている。
In FIG. 2, the same reference numerals are given to the components already described, and the description thereof is omitted. The protective film 11 is a projection 11 overlapping the edge of the terminal 12.
a. The bank 14 is formed of a photosensitive organic resin material, which is an organic resin material, so as to surround the protrusion 11a from the periphery.

【0045】図2に図示の構成によれば、ACP3に大
きな流動性があっても、土手部14で囲まれる範囲に留
めることで外部に流れ出してしまうことが防止できるの
で、導電粒子4の流れ出しが押さえられるため、より確
実に導通されることになる。また、図3(a)は、上記
の第2の実施形態において、土手部14に切れ目16を
設けた様子を示した平面図であり、図3(b)はぞのX
−X線矢視断面図である。図3において、土手部14
は、図示のように正方形の端子12を取り囲むように形
成されるとともに、その途中に樹脂排出用の切れ目16
が4個所形成されている。
According to the configuration shown in FIG. 2, even if the ACP 3 has a large fluidity, it can be prevented from flowing outside by keeping the ACP 3 in the area surrounded by the bank portion 14. Is held down, so that conduction is performed more reliably. FIG. 3A is a plan view showing a state in which a cut 16 is provided in the bank portion 14 in the second embodiment, and FIG.
-It is an X-ray arrow sectional drawing. In FIG. 3, the bank 14
Are formed so as to surround the square terminal 12 as shown in the figure, and a cut 16 for discharging the resin is provided in the middle thereof.
Are formed at four places.

【0046】また、図4(a)は、上記の第2の実施形
態において、土手部14を略直線的に形成する様子を示
した平面図であり、図4(b)はぞのX−X線矢視断面
図である。
FIG. 4A is a plan view showing how the bank portion 14 is formed substantially linearly in the second embodiment, and FIG. It is X-ray arrow sectional drawing.

【0047】図4において、土手部14の四隅の角部に
切り目16を形成している。また、端子12上にはめっ
きで作られた凸部17がさらに形成されている。
In FIG. 4, cuts 16 are formed at the four corners of the bank 14. Further, on the terminal 12, a projection 17 made of plating is further formed.

【0048】図3、4に図示の土手を形成するために、
図5のフローチャートにおいて、基板7の保護膜11を
ステップS1で形成し、ステップS2に進み、感光性の
ドライフィルム、塗布レジスト等により所定の膜厚のド
ライフィルムを貼り付け密着を確保するためにプリベー
クを行う。次に基板側の端子部を囲む所定のパターンに
露光し、現像することでパターン加工が終了し、更にポ
ストベークを行い土手部14の形成を終了する(ステッ
プS3)。この土手部14の厚み(高さ)はバンプ1の
高さが20μmである場合には、圧着時のバンプ変形量
を見込み、若干低い16μmに設定する必要がある。バ
ンプ1より土手部14のほうが高い場合は土手部14の
ほうが先にICの素子面に当たってしまい端子間が接続
されなくなる。ここで塗布レジストの場合も塗布工程が
異なるだけでほぼ同様である。
To form the bank shown in FIGS.
In the flowchart of FIG. 5, the protective film 11 of the substrate 7 is formed in step S1, and the process proceeds to step S2, in which a dry film having a predetermined thickness is attached with a photosensitive dry film, a coating resist, or the like to secure adhesion. Perform pre-bake. Next, pattern processing is completed by exposing and developing a predetermined pattern surrounding the terminal portion on the substrate side, and post-baking is performed to complete the formation of the bank portion 14 (step S3). When the height of the bump 1 is 20 μm, the thickness (height) of the bank portion 14 needs to be set at a slightly lower value of 16 μm in consideration of the amount of deformation of the bump at the time of pressure bonding. When the bank portion 14 is higher than the bump 1, the bank portion 14 comes into contact with the element surface of the IC first, and the terminals are not connected. Here, the case of a coating resist is almost the same except that the coating process is different.

【0049】上記のように端子12の周辺に土手部14
を形成した基板7にボンディング装置上でACPをディ
スペンサー或いは転写で所定位置に所定量塗布し(ステ
ップS4)、次にボンディングツールがチップトレイか
らICの裏面を吸着し持ち上げる。更に、ボンディング
ツール側に吸着されたICチップのアライメントマーク
をカメラで認識し、基板上のアライメントマークをカメ
ラで認識し、ICチップを基板上の所定位置に合わせ圧
着する(ステップS5)。以上の各工程を経ることで完
成する。
As described above, the bank portion 14 is provided around the terminal 12.
ACP is applied to a predetermined position on the substrate 7 with a dispenser or transfer on a bonding apparatus by a dispenser or transfer (step S4), and then the bonding tool sucks and lifts the back surface of the IC from the chip tray. Further, the alignment mark of the IC chip adsorbed on the bonding tool side is recognized by the camera, the alignment mark on the substrate is recognized by the camera, and the IC chip is aligned with a predetermined position on the substrate and crimped (step S5). It is completed through the above steps.

【0050】このとき、圧着時にバンプ、基板側端子間
の樹脂の排出は土手部14の各切れ目16から行われ
る。このときACP3の排出と共に導電粒子4も若干は
流れ出すが従来の場合よりも圧倒的に少ないことから、
土手部14の内部に多く残ることになる。このためバン
プ、基板端子間の導電粒子の流れ出しが押さえられるた
め、バンプ−パターン間から一切無くなることはなくな
り、確実に導通されることになる。更に液状エポキシ接
着剤を用いた接着剤の場合には、硬化させるため加圧し
た状態でツール側から、加熱条件である150℃、70
sec程度で硬化が終了することになる。
At this time, the resin between the bumps and the board-side terminals is discharged from the cuts 16 of the bank portion 14 at the time of pressure bonding. At this time, the conductive particles 4 slightly flow out along with the discharge of the ACP 3, but since they are overwhelmingly less than in the conventional case,
A large amount will remain inside the bank portion 14. For this reason, the flow of the conductive particles between the bump and the substrate terminal is suppressed, so that the conductive particles are not completely eliminated from between the bump and the pattern, and the conduction is ensured. Further, in the case of an adhesive using a liquid epoxy adhesive, a heating condition of 150 ° C., 70 ° C.
The curing is completed in about sec.

【0051】切れ目16の位置に関しては図4に図示の
ように隅にある場合、導電粒子の流れ出しが若干多くな
る。また、図3に図示のように土手部14の途中にある
場合は、角部内側の導電粒子密度が高くなることが確認
された。
When the cut 16 is located at the corner as shown in FIG. 4, the flow of the conductive particles slightly increases. Also, as shown in FIG. 3, it was confirmed that the conductive particle density inside the corner became high when it was in the middle of the bank portion 14.

【0052】以上から、バンプ、基板側端子間に残る導
電粒子の数が多いために、切れ目は土手の途中にある方
が望ましい。
As described above, since the number of conductive particles remaining between the bump and the terminal on the substrate side is large, it is desirable that the cut is located in the middle of the bank.

【0053】以上の工程を経て、ガラス基板上にパター
ンを形成し、ACPを塗布後にIC実装を行なったとこ
ろ、従前のものとの比較において良好な結果を得ること
ができた。
Through the above steps, a pattern was formed on a glass substrate, and after applying ACP, IC mounting was performed. As a result, good results were obtained in comparison with the conventional one.

【0054】尚、上記の各実施形態によれば、基板側の
接続のための端子部が保護膜より凸の場合でも周囲を部
分的に切れ目を入れた土手で囲むことにより、導電粒子
の流れ出しを押さえ、しかもバンプ、端子間の接着剤の
排出は支障無く行えるようになり、確実に接続を行える
ものである。
According to each of the above embodiments, even when the terminal portion for connection on the substrate side is more convex than the protective film, the periphery is partially surrounded by cut banks, so that the conductive particles can flow out. , And the adhesive between the bumps and the terminals can be discharged without any trouble, so that the connection can be reliably performed.

【0055】本発明によれば、基板側の保護膜で端子部
の周囲を囲むことにより加圧時の導電粒子の流出が押さ
えられ確実に接続が可能になるものである。
According to the present invention, by surrounding the periphery of the terminal portion with the protective film on the substrate side, the outflow of the conductive particles at the time of pressurization is suppressed, and the connection can be reliably performed.

【0056】更に、基板側の開口部の周囲にIC側に形
成されたバンプの高さより低い土手を形成し、基板側の
端子の開口部を囲むように土手を設け、切れ目を角部、
或いは辺部に設けることにより加圧時の導電粒子の流出
が更に押さえられより確実に接続が可能になるものであ
る。
Further, a bank lower than the height of the bump formed on the IC side is formed around the opening on the substrate side, and a bank is provided so as to surround the opening of the terminal on the substrate side.
Alternatively, by providing it on the side, the outflow of the conductive particles at the time of pressurization is further suppressed, and connection can be made more reliably.

【0057】[0057]

【発明の効果】以上説明したように、本発明によれば、
異方性導電ペースト(ACP)の流動性、導電粒子の分
散程度如何に影響されず、常に安定した電気的導通を図
ることができるフェイスダウン実装基板及びフェイスダ
ウン実装方法を提供することができる。
As described above, according to the present invention,
It is possible to provide a face-down mounting board and a face-down mounting method that can always achieve stable electrical conduction regardless of the fluidity of the anisotropic conductive paste (ACP) and the degree of dispersion of conductive particles.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る、基板とICの
フリップチップ実装後の断面図である。
FIG. 1 is a cross-sectional view of a substrate and an IC after flip-chip mounting according to a first embodiment of the present invention.

【図2】本発明の第2の実施形態に係る、基板とICの
フリップチップ実装後の断面図である。
FIG. 2 is a cross-sectional view of a substrate and an IC after flip-chip mounting according to a second embodiment of the present invention.

【図3】(a)土手部14の平面図、(b)(a)のX
−X線矢視断面図である。
3 (a) is a plan view of a bank portion 14, and FIG.
-It is an X-ray arrow sectional drawing.

【図4】(a)土手部14の平面図、(b)(a)のX
−X線矢視断面図である。
FIG. 4 (a) is a plan view of a bank portion 14, and FIG.
-It is an X-ray arrow sectional drawing.

【図5】基板実装工程を示すフローチャートである。FIG. 5 is a flowchart showing a substrate mounting step.

【図6】(a)〜(c)従来の基板とICのフリップチ
ップ実装後の断面図である。
FIGS. 6A to 6C are cross-sectional views of a conventional substrate and an IC after flip-chip mounting.

【符号の説明】[Explanation of symbols]

1 バンプ(金属突起部) 2 バリアメタル 3 ACP(異方性導電接着剤) 4 導電粒子 4a 接続に寄与する導電粒子 5 IC素子 6 パッド 7 配線基板 10 パシベーション膜 11 保護膜 12 端子部 14 土手部 16 土手の切れ目 17 基板端子部のめっきによる凸部 DESCRIPTION OF SYMBOLS 1 Bump (metal protrusion part) 2 Barrier metal 3 ACP (Anisotropic conductive adhesive) 4 Conductive particle 4a Conductive particle which contributes to connection 5 IC element 6 Pad 7 Wiring board 10 Passivation film 11 Protective film 12 Terminal part 14 Bank part 16 Break of bank 17 Protrusion by plating of board terminal

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された配線及び配線を覆う
保護膜と、前記保護膜の開口部で形成された端子を設け
た配線基板に対し、IC側の端子上にメタル層及び前記
メタル層上に金属突起部を設け、導電性接着剤で、前記
基板の配線及び端子を設けた面と前記IC側の金属突起
を設けた面とを接着し、同時に端子間の電気的接続をと
るフェイスダウン実装基板であって、 前記金属突起の寸法より、基板側の接続端子の前記保護
膜の開口部の寸法が大きいことを特徴とするフェイスダ
ウン実装基板。
1. A wiring layer provided on a substrate, a protective film covering the wiring, and a wiring substrate provided with terminals formed at openings of the protective film. A metal projection is provided on the layer, and the surface of the substrate on which the wiring and terminals are provided and the surface of the IC provided with the metal projection are bonded with a conductive adhesive, and electrical connection between the terminals is simultaneously established. A face-down mounting board, wherein a dimension of an opening of the protective film of a connection terminal on the board side is larger than a dimension of the metal protrusion.
【請求項2】 基板上に形成された配線及び配線を覆う
保護膜と、前記保護膜の開口部で形成された端子を設け
た配線基板あるいは前記保護膜の開口部上に前記配線基
板の保護膜より凸になる突起を形成した基板と、C側の
端子上にメタル層及び前記メタル層上に金属突起部を設
け、導電性接着剤で、前記基板の配線及び端子を設けた
面と前記IC側の金属突起を設けた面とを接着し、同時
に端子間の電気的接続をとるフェイスダウン実装基板に
おいて、 前記配線基板側の接続端子の凸部、あるいは前記配線基
板側の前記保護膜の開口部を囲むように土手を配したこ
とを特徴とするフェイスダウン実装基板。
2. A wiring formed on a substrate, a protective film covering the wiring, and a wiring substrate provided with a terminal formed in an opening of the protective film or a protection film for protecting the wiring substrate on the opening of the protective film. A substrate having projections formed from the film, a metal layer on the terminal on the C side and a metal projection on the metal layer, and a surface provided with wiring and terminals of the substrate with a conductive adhesive. In a face-down mounting board that adheres to a surface provided with a metal projection on the IC side and simultaneously establishes electrical connection between terminals, the protrusion of the connection terminal on the wiring board side or the protective film on the wiring board side A face-down mounting board, wherein a bank is arranged so as to surround the opening.
【請求項3】 前記開口部あるいは基板側の保護膜より
凸になる端子を囲む土手の高さは、前記IC側の金属突
起の高さより低くしたことを特徴とする請求項1または
2のいずれかに記載のフェイスダウン実装基板。
3. The height of a bank surrounding the opening or a terminal protruding from the protection film on the substrate side is lower than the height of a metal projection on the IC side. A face-down mounting board as described in Crab.
【請求項4】 前記開口部または前記土手は、少なくと
も1個所以上の切れ目を形成したことを特徴とする請求
項2乃至3のいずれか1項に記載のフェイスダウン実装
基板。
4. The face-down mounting board according to claim 2, wherein the opening or the bank has at least one cut.
【請求項5】 前記開口部または前記切れ目は、途中部
位または隅部位に設けられることを特徴とする請求項4
に記載のフェイスダウン実装基板。
5. The device according to claim 4, wherein the opening or the cut is provided at a middle part or a corner part.
The face-down mounting board according to 1.
【請求項6】 前記開口部または前記土手は、有機樹脂
材料から形成されることを特徴とする請求項2乃至5の
いずれか1項にフェイスダウン実装基板。
6. The face-down mounting board according to claim 2, wherein the opening or the bank is formed of an organic resin material.
【請求項7】 前記有機樹脂材料は、感光性有機樹脂材
料であることを特徴とする請求項6に記載のフェイスダ
ウン実装基板。
7. The face-down mounting board according to claim 6, wherein the organic resin material is a photosensitive organic resin material.
【請求項8】 前記基板は、前記IC素子としてサーマ
ルラインヘッド駆動用また液晶表示装置用の多端子の駆
動ドライバーICを実装したことを特徴とする請求項1
乃至7のいずれか1項に記載のフェイスダウン実装基
板。
8. The substrate according to claim 1, wherein a multi-terminal drive driver IC for driving a thermal line head or for a liquid crystal display device is mounted as the IC element.
A face-down mounting board according to any one of claims 1 to 7.
【請求項9】 基板に形成された端子を開口部を有する
ように保護膜で被覆し、IC素子の端子上に金属突起部
を形成し、前記開口部と前記金属突起部との間において
導電粒子を分散した導電性接着剤を介在させ、加熱と加
圧で、前記端子と前記金属突起間の電気的接続を図るフ
ェイスダウン実装方法であって、 前記金属突起の第1の接続面よりも前記開口部の第2の
接続面を大きく設定して、前記導電粒子が前記第1の接
続面と前記第2の接続面の間に確実に介在させることを
特徴とするフェイスダウン実装方法。
9. A terminal formed on the substrate is covered with a protective film so as to have an opening, a metal projection is formed on a terminal of the IC element, and a conductive portion is formed between the opening and the metal projection. A face-down mounting method in which a conductive adhesive in which particles are dispersed is interposed, and the terminal and the metal protrusion are electrically connected by heating and pressurization, wherein: A face-down mounting method, wherein a second connection surface of the opening is set large so that the conductive particles are reliably interposed between the first connection surface and the second connection surface.
【請求項10】 基板に形成された端子を開口部を有す
るように保護膜で被覆し、かつ前記保護膜より凸になる
突起部を前記開口部の縁部に形成し、IC素子の端子上
に金属突起部を形成し、前記開口部と前記金属突起部と
の間において導電粒子を分散した導電性接着剤を介在さ
せ、加熱と加圧で、前記端子と前記金属突起との間の電
気的接続を図るフェイスダウン実装方法であって、 前記金属突起の第1の接続面よりも前記開口部の第2の
接続面を大きく設定するとともに、前記突起部の周辺に
土手部を形成し、前記土手部で囲まれる範囲において前
記導電粒子が前記第1の接続面と前記第2の接続面の間
に確実に介在させることを特徴とするフェイスダウン実
装方法。
10. A terminal formed on a substrate is covered with a protective film so as to have an opening, and a protruding portion projecting from the protective film is formed at an edge of the opening. Forming a metal protrusion on the opening, interposing a conductive adhesive in which conductive particles are dispersed between the opening and the metal protrusion, and heating and pressurizing the electric connection between the terminal and the metal protrusion. A face-down mounting method for establishing an electrical connection, wherein a second connection surface of the opening is set to be larger than a first connection surface of the metal protrusion, and a bank portion is formed around the protrusion. A face-down mounting method, wherein the conductive particles are reliably interposed between the first connection surface and the second connection surface in a range surrounded by the bank portion.
【請求項11】 前記開口部の高さ、または前記土手部
の高さを、第1の接続面の高さより低くしたことを特徴
とする請求項9または10のいずれかに記載のフェイス
ダウン実装方法。
11. The face-down mounting according to claim 9, wherein the height of the opening or the height of the bank is lower than the height of the first connection surface. Method.
【請求項12】 前記開口部または前記土手部は、少な
くとも1個所以上の切れ目を形成し、過剰分の前記導電
性接着剤を前記切れ目から除去可能にしたことを特徴と
する請求項10または11のいずれか1項に記載のフェ
イスダウン実装方法。
12. The opening or the bank portion has at least one cut formed therein, and an excess amount of the conductive adhesive can be removed from the cut. The face-down mounting method according to any one of the above.
JP12297399A 1999-04-28 1999-04-28 Facedown mounting substrate and facedown mounting method Withdrawn JP2000315855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12297399A JP2000315855A (en) 1999-04-28 1999-04-28 Facedown mounting substrate and facedown mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12297399A JP2000315855A (en) 1999-04-28 1999-04-28 Facedown mounting substrate and facedown mounting method

Publications (1)

Publication Number Publication Date
JP2000315855A true JP2000315855A (en) 2000-11-14

Family

ID=14849176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12297399A Withdrawn JP2000315855A (en) 1999-04-28 1999-04-28 Facedown mounting substrate and facedown mounting method

Country Status (1)

Country Link
JP (1) JP2000315855A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414397B1 (en) * 1998-12-02 2002-07-02 Seiko Epson Corporation Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
JP2003092309A (en) * 2001-09-19 2003-03-28 Fuji Electric Co Ltd Integrated semiconductor device
US20150102434A1 (en) * 2013-10-16 2015-04-16 Stmicroelectronics S.R.L. Microelectromechanical device with protection for bonding and process for manufacturing a microelectromechanical device
JP2015533227A (en) * 2012-09-26 2015-11-19 グーグル・インク Assembling thin silicon chips on contact lenses
JP2021013025A (en) * 2013-07-19 2021-02-04 日亜化学工業株式会社 Light-emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414397B1 (en) * 1998-12-02 2002-07-02 Seiko Epson Corporation Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
JP2003092309A (en) * 2001-09-19 2003-03-28 Fuji Electric Co Ltd Integrated semiconductor device
JP2015533227A (en) * 2012-09-26 2015-11-19 グーグル・インク Assembling thin silicon chips on contact lenses
US9488853B2 (en) 2012-09-26 2016-11-08 Verily Life Sciences Llc Assembly bonding
JP2021013025A (en) * 2013-07-19 2021-02-04 日亜化学工業株式会社 Light-emitting device
JP7054025B2 (en) 2013-07-19 2022-04-13 日亜化学工業株式会社 Light emitting device
US20150102434A1 (en) * 2013-10-16 2015-04-16 Stmicroelectronics S.R.L. Microelectromechanical device with protection for bonding and process for manufacturing a microelectromechanical device
US10239748B2 (en) * 2013-10-16 2019-03-26 Stmicroelectronics S.R.L. Microelectromechanical device with protection for bonding

Similar Documents

Publication Publication Date Title
JP2570628B2 (en) Semiconductor package and manufacturing method thereof
US9545013B2 (en) Flip chip interconnect solder mask
JPS60262430A (en) Manufacture of semiconductor device
JPS63160352A (en) Method for packaging semiconductor device
JP2000315855A (en) Facedown mounting substrate and facedown mounting method
US6853086B1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP3162068B2 (en) Semiconductor chip mounting method
JP3026204B1 (en) Bare chip mounting method
JPH06168982A (en) Flip chip packaging structure
JP2000150584A (en) Semiconductor device mounting device
JPH10233401A (en) Semiconductor device
JP2806362B2 (en) Method for manufacturing semiconductor device
KR100221654B1 (en) Method for manufacturing metal bump used screen printing
KR20060017213A (en) A junction method of a chip bump and a substrate pad using underfill resin and supersonic
JP3283947B2 (en) Semiconductor device and manufacturing method thereof
JPH04242721A (en) Liquid crystal display unit
JP2000183111A (en) Mounting method for semiconductor element
JP2004342993A (en) Semiconductor device, electronic device, electronic equipment, and manufacturing method of semiconductor device
KR100536947B1 (en) Method of fabricating Film Carrier Tape
JPH0526747Y2 (en)
JP2004214373A (en) Semiconductor device with bumps and its packaging method
JP2000208544A (en) Bare ic chip and semiconductor device
JPH08274209A (en) Chip carrier and its manufacture
JPH05303106A (en) Liquid crystal display device
JPH08292445A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704