JP2000214035A - Electrical capacitance pressure sensor and its manufacture - Google Patents

Electrical capacitance pressure sensor and its manufacture

Info

Publication number
JP2000214035A
JP2000214035A JP11325335A JP32533599A JP2000214035A JP 2000214035 A JP2000214035 A JP 2000214035A JP 11325335 A JP11325335 A JP 11325335A JP 32533599 A JP32533599 A JP 32533599A JP 2000214035 A JP2000214035 A JP 2000214035A
Authority
JP
Japan
Prior art keywords
film
pressure
substrate
capacitance
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11325335A
Other languages
Japanese (ja)
Other versions
JP3362714B2 (en
Inventor
Keiichi Shimaoka
敬一 島岡
Norikazu Ota
則一 太田
Hideya Yamadera
秀哉 山寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP32533599A priority Critical patent/JP3362714B2/en
Publication of JP2000214035A publication Critical patent/JP2000214035A/en
Application granted granted Critical
Publication of JP3362714B2 publication Critical patent/JP3362714B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00Electrostatic transducers
    • H04R19/005Electrostatic transducers using semiconductor materials
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R7/00Diaphragms for electromechanical transducers; Cones
    • H04R7/02Diaphragms for electromechanical transducers; Cones characterised by the construction
    • H04R7/04Plane diaphragms
    • H04R7/06Plane diaphragms comprising a plurality of sections or layers
    • H04R7/10Plane diaphragms comprising a plurality of sections or layers comprising superposed layers in contact

Abstract

PROBLEM TO BE SOLVED: To decrease the temperature dependency of the zero point and sensitivity of the electrical capacitance pressure sensor using a movable diaphragm formed of a thin film. SOLUTION: On the main surface of a single-crystal silicon substrate 50, a pressure-sensitive capacity part 500 which varies in capacitance by pressure application and a reference capacity part 600 which does not vary are provided are the movable diaphragm 300 is formed of 1st and 2nd insulating diaphragm films 100 and 130, a 1st upper electrode 110, and a heat-stress reducing film 200 (silicon nitride film by, e.g. plasma CVD) using a material having a coefficient of thermal expansion close to that of the single-crystal silicon substrate. Consequently, the mean coefficient of thermal expansion of the movable diaphragm 300 is approximated to that of the substrate and thermal stress decreases. Further, the capacity difference between the two capacitors of the pressure-sensitive capacity part 500 and reference capacity part 600 which are close to each other is detected to cancel the effect of temperature.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、静電容量型圧力セ
ンサ、特に半導体のプロセス技術と所望のエッチング技
術を組み合わせたシリコンマイクロマシニング技術を利
用し、シリコン基板表面にダイヤフラムを形成した静電
容量型圧力センサと、その製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitance type pressure sensor, in particular, a capacitance formed by forming a diaphragm on the surface of a silicon substrate by using a silicon micromachining technology combining a semiconductor processing technology and a desired etching technology. The present invention relates to a mold pressure sensor and a method for manufacturing the same.

【0002】[0002]

【従来技術】図15に半導体基板の表面に薄膜ダイヤフ
ラムを形成した従来の静電容量型圧力センサの断面構造
を示す。
2. Description of the Related Art FIG. 15 shows a sectional structure of a conventional capacitance type pressure sensor in which a thin film diaphragm is formed on a surface of a semiconductor substrate.

【0003】この静電容量型圧力センサは、シリコン基
板10の主表面に形成された下部電極11、下部電極1
1上に形成された圧力基準室30、可動ダイヤフラム4
0、および圧力基準室30を所望の圧力状態に保持する
ための封止キャップ16とから構成されている。可動ダ
イヤフラム40は、圧力基準室30上を覆うように形成
されており、第1の絶縁性ダイヤフラム膜13と上部電
極14と第2の絶縁性ダイヤフラム膜15とを備えてい
る。
The capacitance type pressure sensor comprises a lower electrode 11 and a lower electrode 1 formed on a main surface of a silicon substrate 10.
1, a pressure reference chamber 30, a movable diaphragm 4
0, and a sealing cap 16 for maintaining the pressure reference chamber 30 at a desired pressure state. The movable diaphragm 40 is formed so as to cover the pressure reference chamber 30 and includes a first insulating diaphragm film 13, an upper electrode 14, and a second insulating diaphragm film 15.

【0004】このセンサにおいて、図中矢印で示す方向
から圧力Pが印加されると、これに応じて可動ダイヤフ
ラム40が変形する。この変形により可動ダイヤフラム
40を構成する上部電極14と下部電極11の間隙が変
化し、上部電極14と下部電極11とで形成されるキャ
パシタの静電容量が変化する。そして、この静電容量を
検出することによって、圧力Pが検出される。
In this sensor, when a pressure P is applied from a direction indicated by an arrow in the figure, the movable diaphragm 40 is deformed in response thereto. Due to this deformation, the gap between the upper electrode 14 and the lower electrode 11 constituting the movable diaphragm 40 changes, and the capacitance of the capacitor formed by the upper electrode 14 and the lower electrode 11 changes. Then, the pressure P is detected by detecting the capacitance.

【0005】ここで、シリコン基板10はn型の単結晶
シリコン基板が用いられ、下部電極11は、シリコン基
板10の主表面に不純物としてボロンをイオン注入して
高濃度に含有するよう添加、拡散して得たp型半導体を
用いて形成されている。下部電極11と、圧力基準室3
0との間には、予め、減圧CVDによって多結晶シリコ
ンを用いた犠牲膜12が形成されている。上部電極14
は減圧CVDにより成膜された多結晶シリコンに、不純
物としてボロンをイオン注入しこれを高濃度に含有する
よう処理して形成し、高伝導度特性を得るようにしてい
る。また、この上部電極14の上下を覆うよう形成され
ている第1および第2の絶縁性ダイヤフラム膜13、1
5は、減圧CVDにより成膜されたシリコン窒化膜を用
いている。
Here, an n-type single-crystal silicon substrate is used for the silicon substrate 10, and the lower electrode 11 is doped and diffused so that boron is ion-implanted into the main surface of the silicon substrate 10 as an impurity to contain a high concentration. It is formed using the p-type semiconductor obtained as described above. Lower electrode 11 and pressure reference chamber 3
Between 0 and 0, a sacrificial film 12 using polycrystalline silicon is formed in advance by low-pressure CVD. Upper electrode 14
Is formed by ion-implanting boron as an impurity into polycrystalline silicon formed by low-pressure CVD and treating it to contain a high concentration of boron to obtain high conductivity characteristics. Further, the first and second insulating diaphragm films 13 and 1 formed to cover the upper and lower portions of the upper electrode 14 are formed.
Reference numeral 5 uses a silicon nitride film formed by low-pressure CVD.

【0006】圧力基準室30は、第2の絶縁性ダイヤフ
ラム膜15と第1の絶縁性ダイヤフラム膜13を貫通し
て上記犠牲膜12に到達するようにエッチング液注入口
20を形成し、この注入口20を介して犠牲膜12をエ
ッチング除去することにより形成している。封止キャッ
プ16はプラズマCVDにより成膜された窒化シリコン
膜を用い、圧力基準室30を所望の圧力状態に保つよう
エッチング液注入口20を密封している。
The pressure reference chamber 30 is formed with an etching solution injection port 20 so as to penetrate the second insulating diaphragm film 15 and the first insulating diaphragm film 13 and reach the sacrificial film 12. It is formed by etching and removing the sacrificial film 12 through the entrance 20. The sealing cap 16 uses a silicon nitride film formed by plasma CVD, and seals the etching solution inlet 20 so as to keep the pressure reference chamber 30 at a desired pressure state.

【0007】上述した犠牲膜12のエッチング除去に
は、一般に、水酸化カリウム水溶液や水酸化テトラメチ
ルアンモニウム水溶液などのエッチング液が用いられ
る。このエッチングにおいて、第1および第2の絶縁性
ダイヤフラム膜13、15にはエッチング液に対して耐
性を有すること、上部電極14がエッチングされないよ
うに保護できること(緻密な材料であること)、犠牲膜
12をエッチング除去後にフラットに保持できること
(内部応力が引張であること)が望まれる。この条件を
満足するために、第1および第2の絶縁性ダイヤフラム
膜13、15に減圧CVDにより成膜された窒化シリコ
ン膜を用いている。
An etching solution such as an aqueous solution of potassium hydroxide or an aqueous solution of tetramethylammonium hydroxide is generally used to remove the sacrificial film 12 by etching. In this etching, the first and second insulating diaphragm films 13 and 15 have resistance to an etchant, can protect the upper electrode 14 from being etched (a dense material), and have a sacrificial film. It is desired that 12 can be held flat after etching removal (the internal stress is tensile). In order to satisfy this condition, a silicon nitride film formed by low pressure CVD is used for the first and second insulating diaphragm films 13 and 15.

【0008】このような静電容量型圧力センサは、キャ
パシタを形成する対向電極間の間隙を狭くすることによ
り感度を高くすることができる。また、原理的には誘電
率の温度依存性が小さいので、感度の温度依存性が小さ
い、などの特徴を有している。
In such a capacitance type pressure sensor, the sensitivity can be increased by narrowing the gap between the opposing electrodes forming the capacitor. Further, since the temperature dependence of the dielectric constant is small in principle, the temperature dependence of the sensitivity is small.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、この従
来の静電容量型圧力センサにおいて、第1および第2の
絶縁性ダイヤフラム膜13、15は、減圧CVDにより
成膜された窒化シリコン膜を用いており、これらの膜の
熱膨張係数は、単結晶シリコンから成るシリコン基板1
0よりかなり小さい。このため、センサの周囲温度が変
化する場合には、この熱膨張係数の差に起因して熱応力
が変化し、センサの零点および感度の温度特性を劣化さ
せるという問題があった。なお、可動ダイヤフラム40
を構成する上部電極14の多結晶シリコン膜はシリコン
基板10の熱膨張係数とほぼ同等であるので、センサの
零点および感度の温度特性に与える影響は小さい。
However, in this conventional capacitance type pressure sensor, the first and second insulating diaphragm films 13 and 15 are formed by using a silicon nitride film formed by low pressure CVD. The thermal expansion coefficients of these films are the same as those of the silicon substrate 1 made of single crystal silicon.
It is considerably smaller than 0. Therefore, when the ambient temperature of the sensor changes, the thermal stress changes due to the difference in the coefficient of thermal expansion, and the temperature characteristics of the zero point and the sensitivity of the sensor deteriorate. The movable diaphragm 40
Since the polycrystalline silicon film of the upper electrode 14 constituting the above is substantially equal to the thermal expansion coefficient of the silicon substrate 10, the influence of the zero point of the sensor and the sensitivity on the temperature characteristics is small.

【0010】例えば、下部電極11と第1の絶縁性ダイ
ヤフラム膜13の間隙寸法が200nmで、第1および
第2の絶縁性ダイヤフラム膜13、15を構成する窒化
シリコン膜の膜厚が、共に、200nmで、上部電極1
4の多結晶シリコンの膜厚が200nmで、可動ダイヤ
フラム40の直径が100μmで構成されたセンサの零
点および感度の温度係数は、それぞれ−3000ppm
/℃、1000ppm/℃と温度依存性の大きなセンサ
であった。
For example, the gap between the lower electrode 11 and the first insulating diaphragm film 13 is 200 nm, and the thicknesses of the silicon nitride films forming the first and second insulating diaphragm films 13 and 15 are both 200 nm, upper electrode 1
The temperature coefficient of the zero point and the temperature coefficient of the sensitivity of the sensor in which the thickness of the polycrystalline silicon of No. 4 is 200 nm and the diameter of the movable diaphragm 40 is 100 μm are each -3000 ppm.
/ ° C, 1000 ppm / ° C.

【0011】本発明はこのような従来の課題に鑑みなさ
れたものであり、その目的は零点、感度の温度依存性が
小さい、静電容量型圧力センサを提供することにある。
The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a capacitance type pressure sensor having zero temperature and small temperature dependence of sensitivity.

【0012】[0012]

【課題を解決するための手段】上述した課題を解決する
ため、本発明は、基板上に形成された感圧容量部の容量
変化により圧力を検出するための静電容量型圧力センサ
において、前記感圧容量部は、前記基板の第1面に形成
された第1の下部電極と、該第1の下部電極上方に該電
極と所定の間隙を隔てて形成された可動ダイヤフラム
と、前記第1の下部電極と前記可動ダイヤフラムとの間
隙に構成された圧力基準室とを備え、前記可動ダイヤフ
ラムは、前記圧力基準室側に形成された第1の絶縁性ダ
イヤフラム膜と、該第1の絶縁性ダイヤフラム膜上に前
記第1の下部電極と対向するように形成された第1の上
部電極と、該第1の上部電極上に形成された第2の絶縁
性ダイヤフラム膜とを備えると共に、更に、前記第2の
絶縁性ダイヤフラム膜上に前記基板の熱膨張係数に近い
材料から形成した熱応力緩和膜を備えることを特徴とす
る。
In order to solve the above-mentioned problems, the present invention relates to a capacitance type pressure sensor for detecting pressure by a change in capacitance of a pressure-sensitive capacitance portion formed on a substrate. A pressure-sensitive capacitance portion, a first lower electrode formed on a first surface of the substrate, a movable diaphragm formed above the first lower electrode with a predetermined gap from the electrode, A pressure reference chamber formed in a gap between the lower electrode and the movable diaphragm, wherein the movable diaphragm has a first insulating diaphragm film formed on the pressure reference chamber side, and a first insulating film. A first upper electrode formed on the diaphragm film so as to face the first lower electrode, and a second insulating diaphragm film formed on the first upper electrode; The second insulating diaphragm Characterized in that it comprises a thermal stress relieving layer formed of a material having a thermal expansion coefficient close to that of the substrate above.

【0013】この熱応力緩和膜は、例えば前記第1およ
び第2の絶縁性ダイヤフラム膜に比べて基板の熱膨張係
数に近い材料で構成されており、具体的には、例えばプ
ラズマCVDにより形成された窒化シリコン膜を用いる
ことができる。
This thermal stress relaxation film is made of a material having a coefficient of thermal expansion closer to that of the substrate than the first and second insulating diaphragm films, for example, and is formed by, for example, plasma CVD. Silicon nitride film can be used.

【0014】このように、本発明では、第2の絶縁性ダ
イヤフラム膜上に、感圧容量部の可動ダイヤフラムに基
板の熱膨張係数に近い熱応力緩和膜を被覆形成してい
る。この熱応力緩和膜と第1および第2の絶縁性ダイヤ
フラム膜の膜厚比を調整すれば、可動ダイヤフラムの平
均的な熱膨張係数を基板の熱膨張係数に近づけることが
容易である。従って、周囲の温度変化によって可動ダイ
ヤフラムと基板との間に発生する熱応力を小さくするこ
とができ、センサの零点および感度の温度特性の劣化を
防止することが可能となる。
As described above, according to the present invention, the movable diaphragm of the pressure-sensitive capacitance portion is formed on the second insulating diaphragm film by coating the thermal stress relaxation film having a thermal expansion coefficient close to the coefficient of thermal expansion of the substrate. By adjusting the thickness ratio between the thermal stress relaxation film and the first and second insulating diaphragm films, it is easy to make the average thermal expansion coefficient of the movable diaphragm close to the thermal expansion coefficient of the substrate. Therefore, the thermal stress generated between the movable diaphragm and the substrate due to a change in ambient temperature can be reduced, and the temperature characteristics of the zero point and the sensitivity of the sensor can be prevented from deteriorating.

【0015】また、本発明の他の特徴は、上記構成の感
圧容量部に近接して同一基板上に基準容量部を形成する
ことである。
Another feature of the present invention is that a reference capacitance portion is formed on the same substrate in proximity to the pressure-sensitive capacitance portion having the above-described structure.

【0016】この基準容量部は、例えば、前記第1の下
部電極と同一材料により前記基板の主面に形成された第
2の下部電極と、該第1の下部電極上に形成された前記
第1の絶縁性ダイヤフラム膜と、前記第2の下部電極に
対向するよう前記第1の絶縁性ダイヤフラム膜上に形成
され前記第1の上部電極と同一材料からなる第2の上部
電極と、該第2の上部電極を覆うように形成された前記
第2の絶縁性ダイヤフラム膜と、前記第2の絶縁性ダイ
ヤフラム膜上に形成された熱応力緩和膜とを備える構成
とすることができる。
The reference capacitance portion includes, for example, a second lower electrode formed on the main surface of the substrate using the same material as the first lower electrode, and the second lower electrode formed on the first lower electrode. An insulating diaphragm film, a second upper electrode formed on the first insulating diaphragm film so as to face the second lower electrode and made of the same material as the first upper electrode; A second insulating diaphragm film formed so as to cover the second upper electrode, and a thermal stress relieving film formed on the second insulating diaphragm film.

【0017】また、基準容量部の他の構成としては、前
記第1の下部電極と同一材料により前記基板の主面に形
成された第2の下部電極と、該第2の下部電極上に設け
られた空洞部と、該空洞部を覆うように前記基板の主面
側に形成された前記第1の絶縁性ダイヤフラム膜と、前
記第2の下部電極に対向するよう前記第1の絶縁性ダイ
ヤフラム膜上に形成され前記第1の上部電極と同一材料
からなる第2の上部電極と、該第2の上部電極を覆うよ
うに形成された前記第2の絶縁性ダイヤフラム膜と、前
記第2の絶縁性ダイヤフラム膜上に形成された熱応力緩
和膜とを備える構成が適用可能である。
Further, as another configuration of the reference capacitance section, a second lower electrode formed on the main surface of the substrate by the same material as the first lower electrode, and a second lower electrode provided on the second lower electrode are provided. Cavity, the first insulating diaphragm film formed on the main surface side of the substrate so as to cover the cavity, and the first insulating diaphragm so as to face the second lower electrode. A second upper electrode formed on the film and made of the same material as the first upper electrode, the second insulating diaphragm film formed so as to cover the second upper electrode, and the second upper electrode; A configuration including a thermal stress relaxation film formed on an insulating diaphragm film is applicable.

【0018】以上のような感圧容量部とほぼ等しい構造
の基準容量部をこの感圧容量部の近くに配置し、感圧容
量部と基準容量部との容量差をとれば、第1および第2
絶縁性ダイヤフラム膜などを構成する例えば窒化シリコ
ン膜等の誘電率の温度変化に起因して発生するセンサ温
度特性の変化を相殺することができる。従って、より精
度良く実現でき、かつ零点および感度の温度特性の劣化
を防止できる。
By disposing a reference capacitance part having a structure substantially equal to the pressure-sensitive capacitance part as described above near this pressure-sensitive capacitance part, and taking the capacitance difference between the pressure-sensitive capacitance part and the reference capacitance part, Second
It is possible to cancel the change in the sensor temperature characteristic caused by the temperature change of the dielectric constant of, for example, a silicon nitride film forming the insulating diaphragm film. Therefore, it can be realized with higher accuracy, and the deterioration of the temperature characteristics of the zero point and the sensitivity can be prevented.

【0019】また、本発明の他の特徴は、上記センサに
おいて、前記基板の主表面の受圧領域を覆う犠牲膜と、
前記第2の絶縁性ダイヤフラム膜と前記第1の絶縁性ダ
イヤフラム膜を貫通して前記犠牲膜に到達するよう形成
された少なくとも1個の第1のエッチング液注入口と、
前記第1のエッチング液注入口を介して前記犠牲膜をエ
ッチング除去することにより形成され、かつ該エッチン
グ液注入口が前記熱応力緩和膜によって密封された圧力
基準室と、を含むことである。
Another feature of the present invention is that, in the above-described sensor, a sacrifice film covering a pressure receiving region on a main surface of the substrate;
At least one first etchant inlet formed to penetrate the second insulating diaphragm film and the first insulating diaphragm film and reach the sacrificial film;
A pressure reference chamber formed by etching and removing the sacrificial film through the first etching liquid injection port, wherein the etching liquid injection port is sealed by the thermal stress relaxation film.

【0020】また、本発明の他の特徴は、第1の下部電
極と、圧力基準室と、第1および第2の絶縁性ダイヤフ
ラム膜および第1の上部電極を備える感圧容量部と、第
2の下部電極と、前記第1および第2の絶縁性ダイヤフ
ラム膜および第2の上部電極を備える基準容量部と、が
同一半導体基板上に形成された静電容量型圧力センサの
製造方法に関し、前記基板の主面に前記第1および前記
第2の下部電極を形成する工程と、前記基板の前記感圧
容量部形成領域を覆うように犠牲膜を形成する工程と、
該犠牲膜を覆うように前記半導体基板の主面上に第1の
絶縁性ダイヤフラム膜を形成する工程と、前記第1の絶
縁性ダイヤフラム膜上の前記第1の下部電極に対向する
位置に第1の上部電極を形成し、同時に前記第1の絶縁
性ダイヤフラム膜上の前記第2の下部電極に対向する位
置に第2の上部電極を形成する工程と、前記第1および
前記第2の上部電極を覆うように第2の絶縁性ダイヤフ
ラム膜を形成する工程と、前記第2および第1の絶縁性
ダイヤフラム膜を貫通して前記犠牲膜に到達するよう
に、少なくとも1個のエッチング液注入口を形成する工
程と、前記感圧容量部形成領域において、前記エッチン
グ液注入口を介して前記犠牲膜をエッチング除去するこ
とにより圧力基準室を形成する工程と、前記第2の絶縁
性ダイヤフラム膜上にプラズマCVDによって前記基板
の熱膨張係数に近い材料を用いて熱応力緩和膜を形成す
る工程と、を含むことを特徴とする。
Another feature of the present invention is that a first lower electrode, a pressure reference chamber, a pressure-sensitive capacitance section having first and second insulating diaphragm films and a first upper electrode, A lower capacitance electrode and a reference capacitance unit including the first and second insulating diaphragm films and the second upper electrode are formed on the same semiconductor substrate. Forming the first and second lower electrodes on a main surface of the substrate, and forming a sacrificial film so as to cover the pressure-sensitive capacitance portion forming region of the substrate;
Forming a first insulating diaphragm film on the main surface of the semiconductor substrate so as to cover the sacrificial film; and forming a first insulating diaphragm film on the first insulating diaphragm film at a position facing the first lower electrode. Forming a first upper electrode, and simultaneously forming a second upper electrode on the first insulating diaphragm film at a position facing the second lower electrode; and forming the first and second upper electrodes on the first insulating diaphragm film. Forming a second insulating diaphragm film so as to cover the electrodes; and at least one etching solution inlet so as to penetrate the second and first insulating diaphragm films and reach the sacrificial film. Forming a pressure reference chamber by etching and removing the sacrificial film through the etchant inlet in the pressure-sensitive capacitance portion forming region; and forming a pressure reference chamber on the second insulating diaphragm film. Characterized in that it comprises a step of forming a thermal stress relieving layer by using a material having a thermal expansion coefficient close to that of the substrate by plasma CVD, a.

【0021】このような静電容量型圧力センサにおい
て、エッチング液注入孔が熱応力緩和膜を用いて封止し
た場合、封止のためだけに特別な工程を付加することな
く、圧力基準室内の圧力状態を例えば真空状態に維持さ
せることが可能である。このため、絶対圧力を検出する
ことができる。
In such a capacitance type pressure sensor, when the etching solution injection hole is sealed by using a thermal stress relaxation film, a special process for sealing alone is not required, and the pressure in the pressure reference chamber is reduced. The pressure state can be maintained, for example, in a vacuum state. Therefore, the absolute pressure can be detected.

【0022】また、以上のような静電容量型圧力センサ
では、圧力状態が所定状態に維持されており、センサに
圧力が作用されると、常にその圧力に応じて、感圧容量
部の可動ダイヤフラムが変形し、第1の上部電極と、第
1の下部電極の距離が変化する。そしてこの距離変化に
応じて、第1の上部電極と第1の下部電極とで形成され
るキャパシタの静電容量が変化する。また、感圧容量部
に対して基準容量部が併設されていれば、この基準容量
部に圧力が作用していても、第2の上部電極と、第2の
下部電極の距離が変化しない。従って第2の上部電極と
第2の下部電極とで形成されるキャパシタの静電容量は
変化せず、感圧容量部と基準容量部との静電容量の差を
とることによって、温度の影響等を相殺することができ
る。
Further, in the above-described capacitance type pressure sensor, the pressure state is maintained at a predetermined state, and when pressure is applied to the sensor, the pressure-sensitive capacitance portion is always moved according to the pressure. The diaphragm is deformed, and the distance between the first upper electrode and the first lower electrode changes. Then, the capacitance of the capacitor formed by the first upper electrode and the first lower electrode changes according to the change in the distance. Further, if a reference capacitance portion is provided in addition to the pressure-sensitive capacitance portion, the distance between the second upper electrode and the second lower electrode does not change even when pressure acts on the reference capacitance portion. Therefore, the capacitance of the capacitor formed by the second upper electrode and the second lower electrode does not change, and the difference in capacitance between the pressure-sensitive capacitance portion and the reference capacitance portion is used to obtain the influence of temperature. Etc. can be offset.

【0023】また、この容量差はスイッチトキャパシタ
回路により、容易に電圧に変換し、検出することができ
る。さらに、このスイッチトキャパシタ回路は、通常の
半導体プロセスにより、容易に形成できるため、上述の
ような本発明のセンサと同一基板上に形成することも容
易である。従って、集積化センサを形成することができ
る。
This capacitance difference can be easily converted to a voltage and detected by a switched capacitor circuit. Further, since the switched capacitor circuit can be easily formed by a normal semiconductor process, it can be easily formed on the same substrate as the above-described sensor of the present invention. Therefore, an integrated sensor can be formed.

【0024】また、本発明の他の特徴は、前記圧力基準
室は、密封されるのでなく、前記基板を貫通して形成さ
れた圧力導入口につながった圧力導入室により構成され
ることである。
Further, another feature of the present invention is that the pressure reference chamber is not sealed but is constituted by a pressure introduction chamber connected to a pressure introduction port formed through the substrate. .

【0025】本発明の更に別の特徴は、基板を貫通して
形成された第1の圧力導入口につながった第1の圧力基
準室と、第1および第2の絶縁性ダイヤフラム膜および
第1の上部電極を備える感圧容量部と、第2の下部電極
と、前記第1および第2の絶縁性ダイヤフラム膜を貫通
して形成された第2の圧力導入口につながった第2の圧
力基準室と、第2の上部電極とを備える基準容量部と、
が同一半導体基板上に形成された静電容量型圧力センサ
の製造方法である。この方法においては、前記基板の第
1面に前記第1および前記第2の下部電極を形成する工
程と、前記基板の前記感圧容量部及び前記基準容量部の
形成領域に犠牲膜を形成する工程と、該犠牲膜を覆うよ
うに前記基板の第1面上に第1の絶縁性ダイヤフラム膜
を形成する工程と、前記第1の絶縁性ダイヤフラム膜上
の前記第1の下部電極に対向する位置に第1の上部電極
を形成し、同時に前記第1の絶縁性ダイヤフラム膜上の
前記第2の下部電極に対向する位置に第2の上部電極を
形成する工程と、前記第1および前記第2の上部電極を
覆うように第2の絶縁性ダイヤフラム膜を形成する工程
と、前記基板に、該基板の第2面側から前記第1圧力基
準室の形成位置の前記犠牲膜にまで到達するように前記
第1の圧力導入口を形成する工程と、前記基板の第1面
側に配置されている前記第2および第1の絶縁性ダイヤ
フラム膜を貫通して前記第2圧力基準室の形成位置の前
記犠牲膜に到達するように前記第2の圧力導入口を形成
する工程と、前記第1及び前記第2の圧力導入口をエッ
チング液注入口として前記第1及び第2の圧力基準室の
形成位置にある前記犠牲膜をエッチング除去し、第1及
び第2の圧力基準室を形成する工程と、前記第2の絶縁
性ダイヤフラム膜上にプラズマCVDによって前記基板
の熱膨張係数に近い材料を用いて熱応力緩和膜を形成す
る工程と、を含むことを特徴とする。
Still another feature of the present invention is that a first pressure reference chamber connected to a first pressure inlet formed through the substrate, a first and a second insulating diaphragm film, and a first pressure reference chamber. A second pressure reference connected to a pressure-sensitive capacitance section having an upper electrode, a second lower electrode, and a second pressure inlet formed through the first and second insulating diaphragm films. A reference capacitance unit including a chamber and a second upper electrode;
Is a method for manufacturing a capacitance type pressure sensor formed on the same semiconductor substrate. In this method, a step of forming the first and second lower electrodes on a first surface of the substrate, and a step of forming a sacrificial film in a region where the pressure-sensitive capacitance section and the reference capacitance section are formed on the substrate Forming a first insulating diaphragm film on the first surface of the substrate so as to cover the sacrificial film; and opposing the first lower electrode on the first insulating diaphragm film. Forming a first upper electrode at a position, and simultaneously forming a second upper electrode at a position on the first insulating diaphragm film opposite to the second lower electrode; Forming a second insulating diaphragm film so as to cover the second upper electrode, and reaching the substrate from the second surface side of the substrate to the sacrificial film at the position where the first pressure reference chamber is formed. Forming the first pressure inlet as described above; The second pressure is applied so as to penetrate the second and first insulating diaphragm films disposed on the first surface side of the substrate and reach the sacrificial film at the position where the second pressure reference chamber is formed. Forming an inlet, and etching the sacrificial film at a position where the first and second pressure reference chambers are formed by using the first and second pressure inlets as an etchant inlet; And forming a second pressure reference chamber, and forming a thermal stress relaxation film on the second insulating diaphragm film using a material having a thermal expansion coefficient close to that of the substrate by plasma CVD. It is characterized by the following.

【0026】このような圧力導入口につながった圧力導
入室の構成を採用することで基板の第1面側と第2面側
における圧力差によって可動ダイヤフラムがたわみ、こ
れを静電容量変化として検出することができる。
By employing such a structure of the pressure introduction chamber connected to the pressure introduction port, the movable diaphragm bends due to the pressure difference between the first surface side and the second surface side of the substrate, and this is detected as a change in capacitance. can do.

【0027】本発明の他の特徴は、上記静電容量型圧力
センサ又はその製造方法において、前記第1及び第2の
下部電極は、不純物がシリコン基板に5×1019/cm
3以上導入されて形成された不純物拡散層から構成さ
れ、前記第1及び第2の上部電極は、不純物がシリコン
膜に5×1019/cm3以上導入された不純物拡散層か
ら構成されることである。
Another feature of the present invention is that in the above-mentioned capacitance type pressure sensor or the method of manufacturing the same, the first and second lower electrodes have an impurity concentration of 5 × 10 19 / cm on the silicon substrate.
3 is introduced or formed of an impurity diffusion layer formed, the first and second upper electrodes, the impurity is composed of impurity diffusion layer introduced 5 × 10 19 / cm 3 or more silicon film It is.

【0028】下部電極及び上部電極をこのように高濃度
の不純物を導入して形成することにより、これらの電極
の抵抗が十分低くなる。このため、感圧容量部における
抵抗成分が容量検出回路の性能、例えば感度の温度依存
性や応答周波数などに悪影響を与えることを防ぐことが
でき、特に応答周波数、即ちセンサの応答性を向上する
ことが可能となる。
By forming the lower electrode and the upper electrode by introducing such a high concentration of impurities, the resistance of these electrodes is sufficiently reduced. For this reason, it is possible to prevent the resistance component in the pressure-sensitive capacitance section from adversely affecting the performance of the capacitance detection circuit, for example, the temperature dependency of the sensitivity, the response frequency, and the like, and particularly improve the response frequency, that is, the response of the sensor. It becomes possible.

【0029】[0029]

【発明の実施の形態】以下に、本発明に係る好適な実施
の形態(以下、実施形態という)について、図面に従っ
て詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments according to the present invention (hereinafter, referred to as embodiments) will be described below in detail with reference to the drawings.

【0030】[基本的構成]図1は、本発明に係る静電
容量型圧力センサの基本的構成例を示しており、図2
は、図1のA−B線に沿った断面図である。また、図3
は、図1のC−D線に沿った断面図である。
[Basic Configuration] FIG. 1 shows an example of a basic configuration of a capacitance type pressure sensor according to the present invention.
FIG. 2 is a sectional view taken along line AB in FIG. 1. FIG.
FIG. 2 is a sectional view taken along the line CD of FIG. 1.

【0031】本発明の静電容量型圧力センサでは、例え
ば単結晶シリコンからなる基板50上に、基準容量部6
00と、下部電極と圧力基準室および可動ダイヤフラム
とを有する感圧容量部500とを併設している。
In the capacitance type pressure sensor of the present invention, the reference capacitance portion 6 is provided on the substrate 50 made of, for example, single crystal silicon.
00 and a pressure-sensitive capacitance section 500 having a lower electrode, a pressure reference chamber, and a movable diaphragm.

【0032】基板50の表面にはp型またはn型の不純
物を高濃度に含有するよう処理された領域が形成され、
この領域により、感圧容量部500では第1の下部電極
60、第1の下部電極リード61、第1の下部電極接続
端子62が構成され、基準容量部600では、第2の下
部電極70、第2の下部電極リード71、第2の下部電
極接続端子72が構成されている。
A region is formed on the surface of the substrate 50 so as to contain p-type or n-type impurities at a high concentration.
With this region, the first lower electrode 60, the first lower electrode lead 61, and the first lower electrode connection terminal 62 are formed in the pressure-sensitive capacitance section 500, and the second lower electrode 70, A second lower electrode lead 71 and a second lower electrode connection terminal 72 are configured.

【0033】基板50の表面全域には、必要に応じて耐
エッチング特性を有する基板保護膜80が被覆形成され
ている。この基板保護膜80の表面には感圧容量部形成
領域(以下、受圧領域という)を覆うように、予め、等
方性エッチング特性を有する犠牲膜90が被覆形成され
ている。そして、基板50の主表面には、その全域にわ
たって前記犠牲膜90を覆うよう第1の絶縁性ダイヤフ
ラム膜100が被覆形成されている。
The entire surface of the substrate 50 is coated with a substrate protective film 80 having etching resistance as required. A sacrificial film 90 having isotropic etching characteristics is previously formed on the surface of the substrate protection film 80 so as to cover a pressure-sensitive capacitance portion forming region (hereinafter, referred to as a pressure receiving region). A first insulating diaphragm film 100 is formed on the main surface of the substrate 50 so as to cover the sacrificial film 90 over the entire area.

【0034】前記第1の絶縁性ダイヤフラム膜100上
の受圧領域には、第1の上部電極110が配置され、こ
の第1の上部電極110から受圧領域外には第1の上部
電極リード111が引き出され更に第1の上部電極接続
端子112が構成されている。また、基準容量部形成領
域において、上記第1の絶縁性ダイヤフラム膜100上
の第2の下部電極70との対向位置には、第2の上部電
極120が形成され、この第2の上部電極120から第
2の上部電極リード121が引き出され、更に第2の上
部電極接続端子122が構成されている。これら第1お
よび第2の上部電極110、120と、第1および第2
の上部電極リード111、121と、更に第1および第
2の上部電極接続端子112、122とは、ここでは、
全て同一の半導体膜170から形成されている。例え
ば、この半導体膜170に多結晶シリコン膜を用いる場
合、多結晶シリコン膜からなる半導体膜170はp型ま
たはn型の不純物を高濃度に含有するよう処理し、高伝
導度特性を得るようにする。また、第2の絶縁性ダイヤ
フラム膜130は、この半導体膜170を覆うように形
成されている。上記第1および第2の絶縁性ダイヤフラ
ム膜は、例えば減圧CVDにより成膜した窒化シリコン
膜を用いている。
A first upper electrode 110 is disposed in a pressure receiving region on the first insulating diaphragm film 100, and a first upper electrode lead 111 is provided outside the pressure receiving region from the first upper electrode 110. The first upper electrode connection terminal 112 is drawn out and further configured. A second upper electrode 120 is formed on the first insulating diaphragm film 100 at a position facing the second lower electrode 70 in the reference capacitance portion forming region. , A second upper electrode lead 121 is drawn out, and further a second upper electrode connection terminal 122 is formed. The first and second upper electrodes 110 and 120 and the first and second
In this case, the upper electrode leads 111 and 121 and the first and second upper electrode connection terminals 112 and 122 are
All are formed from the same semiconductor film 170. For example, when a polycrystalline silicon film is used as the semiconductor film 170, the semiconductor film 170 made of the polycrystalline silicon film is processed so as to contain p-type or n-type impurities at a high concentration, so that high conductivity characteristics are obtained. I do. The second insulating diaphragm film 130 is formed so as to cover the semiconductor film 170. As the first and second insulating diaphragm films, for example, a silicon nitride film formed by low-pressure CVD is used.

【0035】そして、本発明では、この第2の絶縁性ダ
イヤフラム膜130を覆うように、所定の厚さの熱応力
緩和膜200が形成されている。この熱応力緩和膜20
0は、上記第1および第2の絶縁性ダイヤフラム膜より
も基板50の熱膨張係数に近い係数を有する材料を用い
て形成されており、例えば、プラズマCVDにより成膜
した窒化シリコン膜よりなる。
In the present invention, a thermal stress relaxation film 200 having a predetermined thickness is formed so as to cover the second insulating diaphragm film 130. This thermal stress relaxation film 20
Numeral 0 is formed using a material having a coefficient closer to the thermal expansion coefficient of the substrate 50 than the first and second insulating diaphragm films, and is, for example, a silicon nitride film formed by plasma CVD.

【0036】図1および図3に示すように、第1の上部
電極接続孔113が、第2の絶縁性ダイヤフラム膜13
0を貫通して前記第1の上部電極接続端子112に達す
るように形成され、第2の上部電極接続孔123が、前
記第2の上部電極接続端子122に達するように形成さ
れている。そして、第1の絶縁性ダイヤフラム膜100
を介して第1の上部電極110は、第1の上部電極出力
端子115に接続され、第2の上部電極接続孔123を
介して第2の上部電極120は第2の上部電極出力端子
125に接続されている。
As shown in FIGS. 1 and 3, the first upper electrode connection hole 113 is formed in the second insulating diaphragm film 13.
The second upper electrode connection hole 123 is formed so as to reach the first upper electrode connection terminal 112 through the first upper electrode connection terminal 112. Then, the first insulating diaphragm film 100
The first upper electrode 110 is connected to the first upper electrode output terminal 115 through the second upper electrode output terminal 125, and the second upper electrode 120 is connected to the second upper electrode output terminal 125 through the second upper electrode connection hole 123. It is connected.

【0037】また、第1および第2の下部電極接続孔6
3、73が、第1の絶縁性ダイヤフラム膜100および
第2の絶縁性ダイヤフラム膜130を貫通して対応する
第1および第2の下部電極接続端子62、72にそれぞ
れ達するように形成されている。このため、この第1の
下部電極接続孔63を介して第1の下部電極60は第1
の下部電極出力端子65に接続されている。また、第2
の下部電極接続孔73を介して第2の下部電極70は第
2の下部電極出力端子75に接続されている。
The first and second lower electrode connection holes 6
3 and 73 are formed so as to penetrate the first insulating diaphragm film 100 and the second insulating diaphragm film 130 and reach the corresponding first and second lower electrode connection terminals 62 and 72, respectively. . For this reason, the first lower electrode 60 is connected to the first lower electrode 60 through the first lower electrode connection hole 63.
Is connected to the lower electrode output terminal 65 of Also, the second
The second lower electrode 70 is connected to the second lower electrode output terminal 75 via the lower electrode connection hole 73.

【0038】受圧領域中の所定位置には第1の絶縁性ダ
イヤフラム膜100および第2の絶縁性ダイヤフラム膜
130を貫通して犠牲膜90に到達する少なくとも1個
の第1のエッチング液注入口141が形成されている。
この第1のエッチング液注入口141を介して犠牲膜9
0の全てをエッチング除去することで第1の下部電極6
0と第1の絶縁性ダイヤフラム膜100との間に圧力基
準室400となる間隙が形成される。
At a predetermined position in the pressure receiving region, at least one first etching solution inlet 141 which penetrates the first insulating diaphragm film 100 and the second insulating diaphragm film 130 and reaches the sacrificial film 90. Are formed.
The sacrificial film 9 is formed through the first etching solution inlet 141.
Of the first lower electrode 6
A gap serving as the pressure reference chamber 400 is formed between the first diaphragm membrane 0 and the first insulating diaphragm film 100.

【0039】本発明の静電容量型圧力センサを絶対圧測
定タイプとして用いる場合には、犠牲膜90の除去後、
真空雰囲気において、上記熱応力緩和膜200を基板5
0の主面に被覆形成する際、これと同時に前記第1のエ
ッチング液注入口141の全てをこの熱応力緩和膜20
0によって封止してしまう。これにより、基板50と第
1の絶縁性ダイヤフラム膜100により囲まれた真空の
圧力基準室400が形成されると同時に、圧力基準室4
00の上面側に、基板50と分離された可動ダイヤフラ
ム300が形成される。なお、可動ダイヤフラム300
は、第1の絶縁性ダイヤフラム膜100、半導体膜17
0、第2の絶縁性ダイヤフラム膜130および熱応力緩
和膜200より構成されている。
When the capacitance type pressure sensor of the present invention is used as an absolute pressure measurement type, after the sacrificial film 90 is removed,
In a vacuum atmosphere, the thermal stress relaxation film 200 is
When the coating is formed on the main surface of the thermal stress relieving film 20 at the same time,
0 seals. As a result, a vacuum pressure reference chamber 400 surrounded by the substrate 50 and the first insulating diaphragm film 100 is formed, and at the same time, the pressure reference chamber 4
The movable diaphragm 300 separated from the substrate 50 is formed on the upper surface side of the substrate 00. In addition, the movable diaphragm 300
Are the first insulating diaphragm film 100 and the semiconductor film 17
0, a second insulating diaphragm film 130 and a thermal stress relaxation film 200.

【0040】ここで、本発明の特徴は第1および第2の
絶縁性ダイヤフラム膜100、130の熱膨張係数に比
べ、基板50に近い熱応力緩和膜200で構成され、可
動ダイヤフラム300の平均的な熱膨張係数を基板50
に近づけたことにある。
Here, the feature of the present invention is that, compared with the thermal expansion coefficients of the first and second insulating diaphragm films 100 and 130, the thermal stress relaxation film 200 close to the substrate 50 is formed. Substrate 50
It has approached to.

【0041】例えば、基板50に直径100mm、厚さ
500μmの(100)面方位の単結晶シリコンウエハ
(熱膨張係数:3.2×10-6/℃)を使用し、第1お
よび第2の絶縁性ダイヤフラム膜100、130として
共に200nmの厚さに減圧CVDによって窒化シリコ
ン膜(熱膨張係数:2.5×10-6/℃)を形成し、熱
応力緩和膜を形成しない場合、センサの周囲温度の変化
に伴い、可動ダイヤフラムと基板の熱膨張係数差に起因
して可動ダイヤフラムに発生する熱応力は0.25MP
a/℃となる。一方、本発明のように第2の絶縁性ダイ
ヤフラム膜130上に、熱応力緩和膜200として、基
板50の熱膨張係数に近いプラズマCVDによって窒化
シリコン膜(熱膨張係数:2.8×10-6/℃)を厚さ
1.5μm形成した場合、センサの周囲温度の変化に伴
い、可動ダイヤフラム300に発生する熱応力は0.1
4MPa/℃程度に低減でき、センサの零点および感度
の温度特性が小さいセンサが得られることがわかる。
For example, using a (100) plane single crystal silicon wafer (coefficient of thermal expansion: 3.2 × 10 −6 / ° C.) having a diameter of 100 mm and a thickness of 500 μm as the substrate 50, If a silicon nitride film (coefficient of thermal expansion: 2.5 × 10 −6 / ° C.) is formed by low-pressure CVD to have a thickness of 200 nm for both the insulating diaphragm films 100 and 130, and the thermal stress relaxation film is not formed, The thermal stress generated in the movable diaphragm due to the difference in thermal expansion coefficient between the movable diaphragm and the substrate due to the change in the ambient temperature is 0.25MP.
a / ° C. On the other hand, as in the present invention, a silicon nitride film (thermal expansion coefficient: 2.8 × 10 −) is formed as a thermal stress relaxation film 200 on the second insulating diaphragm film 130 by plasma CVD close to the thermal expansion coefficient of the substrate 50. 6 / ° C.) with a thickness of 1.5 μm, the thermal stress generated in the movable diaphragm 300 due to the change in the ambient temperature of the sensor is 0.1%.
It can be seen that the sensor can be reduced to about 4 MPa / ° C. and the temperature characteristics of the sensor zero point and sensitivity are small.

【0042】また、感圧容量部500に近接して形成し
ている基準容量部600との容量差をとることによっ
て、窒化シリコン膜等の誘電率の温度変化による温度特
性の影響を相殺することができ、さらに、零点および感
度の温度依存性を小さくできる。
Further, by taking the capacitance difference from the reference capacitance portion 600 formed close to the pressure-sensitive capacitance portion 500, the influence of the temperature characteristic due to the temperature change of the dielectric constant of the silicon nitride film or the like can be offset. And the temperature dependence of the zero point and the sensitivity can be reduced.

【0043】本発明の静電容量型圧力センサを絶対圧測
定タイプとして用いる場合には上述したように真空雰囲
気において、第1のエッチング液注入口141の全てを
熱応力緩和膜200により封止する。これにより、圧力
基準室400が真空状態となり、印加された絶対圧力に
比例して感圧容量部500の可動ダイヤフラム300が
たわみ、このたわみによって、第1の下部電極60と第
1の上部電極110とで形成されるキャパシタの静電容
量が変化する。一方、基準容量部600の第2の下部電
極70と第2の上部電極120とで形成されるキャパシ
タの静電容量は変化しない。従って、この静電容量の差
をとることによって、可動ダイヤフラム300に印加さ
れる絶対圧力を測定することができ、センサ周囲の温度
の影響等も相殺することができる。
When the capacitance type pressure sensor of the present invention is used as an absolute pressure measurement type, the entire first etching solution inlet 141 is sealed by the thermal stress relaxation film 200 in a vacuum atmosphere as described above. . As a result, the pressure reference chamber 400 is evacuated, and the movable diaphragm 300 of the pressure-sensitive capacitance section 500 is bent in proportion to the applied absolute pressure, and the first lower electrode 60 and the first upper electrode 110 are bent by this bending. Then, the capacitance of the capacitor formed changes. On the other hand, the capacitance of the capacitor formed by the second lower electrode 70 and the second upper electrode 120 of the reference capacitance section 600 does not change. Therefore, by taking the difference in capacitance, the absolute pressure applied to the movable diaphragm 300 can be measured, and the influence of the temperature around the sensor can be canceled.

【0044】[製造方法]次に、本発明に係る静電容量
型圧力センサの製造方法の一例を説明する。
[Manufacturing Method] Next, an example of a manufacturing method of the capacitance type pressure sensor according to the present invention will be described.

【0045】まず、単結晶シリコンからなる基板50表
面にイオン注入あるいは熱拡散によりp型またはn型の
不純物を高濃度に含有する第1の下部電極60、第1の
下部電極リード61、第1の下部電極接続端子62と、
第2の下部電極70、第2の下部電極リード71、第2
の下部電極接続端子72を形成する。次に、基板50の
表面全域に耐エッチング特性を有する基板保護膜80を
被覆形成し、この基板保護膜80の表面に等方性エッチ
ング特性を有する犠牲膜90を被覆形成し、更に、この
犠牲膜90の受圧領域の周辺部をエッチング除去する。
First, a first lower electrode 60, a first lower electrode lead 61, and a first lower electrode 60 containing a high concentration of p-type or n-type impurities by ion implantation or thermal diffusion on the surface of a substrate 50 made of single crystal silicon. A lower electrode connection terminal 62 of
The second lower electrode 70, the second lower electrode lead 71, the second
Is formed. Next, an entire surface of the substrate 50 is coated with a substrate protective film 80 having etching resistance, and a surface of the substrate protective film 80 is coated with a sacrificial film 90 having isotropic etching characteristics. The periphery of the pressure receiving region of the film 90 is removed by etching.

【0046】次に、基板50の主表面の全域にわたって
犠牲膜90を覆うよう第1の絶縁性ダイヤフラム膜10
0を被覆形成する。次に、第1の絶縁性ダイヤフラム膜
100の表面に半導体膜170を被覆形成する。例え
ば、この半導体膜170に多結晶シリコン膜を用いる場
合、イオン注入あるいは熱拡散によりp型またはn型の
不純物を高濃度に含有し、高伝導度特性を得るように処
理する。
Next, the first insulating diaphragm film 10 is formed so as to cover the sacrificial film 90 over the entire main surface of the substrate 50.
0 is coated. Next, a semiconductor film 170 is formed on the surface of the first insulating diaphragm film 100 by coating. For example, in the case where a polycrystalline silicon film is used for the semiconductor film 170, a process is performed so as to contain p-type or n-type impurities at a high concentration by ion implantation or thermal diffusion and to obtain high conductivity characteristics.

【0047】半導体膜170形成後、受圧領域の第1の
絶縁性ダイヤフラム膜100上に形成する第1の上部電
極110と、受圧領域外に形成する第1の上部電極リー
ド111、第1の上部電極接続端子112と、第2の下
部電極に対向する位置の第1の絶縁性ダイヤフラム膜1
00上に形成する第2の上部電極120、第2の上部電
極リード121、第2の上部電極接続端子122の周辺
部の半導体膜170をエッチング除去して所望のパター
ンとする。その後、基板50の主表面の全域にわたって
半導体膜170を覆うよう第2の絶縁性ダイヤフラム膜
130を被覆形成する。
After forming the semiconductor film 170, the first upper electrode 110 formed on the first insulating diaphragm film 100 in the pressure receiving region, the first upper electrode lead 111 formed outside the pressure receiving region, and the first upper electrode The electrode connecting terminal 112 and the first insulating diaphragm film 1 at a position facing the second lower electrode
The semiconductor film 170 around the second upper electrode 120, the second upper electrode lead 121, and the second upper electrode connection terminal 122 formed on the second upper electrode 120 is removed by etching to obtain a desired pattern. After that, a second insulating diaphragm film 130 is formed so as to cover the semiconductor film 170 over the entire main surface of the substrate 50.

【0048】更に、受圧領域所定位置にて、第2の絶縁
性ダイヤフラム膜130、第1の絶縁性ダイヤフラム膜
100を貫通して犠牲膜90に到達するよう少なくとも
1個の第1のエッチング液注入口141を形成する。そ
して、この第1のエッチング液注入口141を介してエ
ッチング液を注入することにより、犠牲膜90を全てエ
ッチング除去し、基板50と第1の絶縁性ダイヤフラム
膜100との間に、犠牲膜90の形状寸法に従った大き
さの圧力基準室400を形成する。例えば、犠牲膜90
に多結晶シリコンを用いた場合、犠牲膜90のエッチン
グ除去のために用いるエッチング液は水酸化テトラメチ
ルアンモニウム(TMAH)水溶液を使用する。圧力基
準室400の上面側に位置する第1、第2の絶縁性ダイ
ヤフラム膜100、130は、TMAH水溶液に対して
耐エッチング性を有することからエッチング除去される
ことがない。
Further, at a predetermined position of the pressure receiving region, at least one first etching solution is injected so as to reach the sacrificial film 90 through the second insulating diaphragm film 130 and the first insulating diaphragm film 100. An inlet 141 is formed. Then, the sacrificial film 90 is entirely removed by etching by injecting the etchant through the first etchant inlet 141, and the sacrificial film 90 is provided between the substrate 50 and the first insulating diaphragm film 100. The pressure reference chamber 400 having a size according to the shape and size of the pressure reference chamber 400 is formed. For example, the sacrificial film 90
When polycrystalline silicon is used, an etchant used for etching and removing the sacrificial film 90 uses an aqueous solution of tetramethylammonium hydroxide (TMAH). Since the first and second insulating diaphragm films 100 and 130 located on the upper surface side of the pressure reference chamber 400 have etching resistance to the TMAH aqueous solution, they are not removed by etching.

【0049】次に、第2の絶縁性ダイヤフラム膜130
を貫通して第1の上部電極接続端子112に達する第1
の上部電極接続孔113と、第2の上部電極接続端子1
22に達する第2の上部電極接続孔123を形成する。
また、第2の絶縁性ダイヤフラム膜130、第1の絶縁
性ダイヤフラム膜100および基板保護膜80を貫通し
て第1の下部電極接続端子62に達する第1の下部電極
接続孔63と、第2の下部電極接続端子72に達する第
2の下部電極接続孔73を形成する。
Next, the second insulating diaphragm film 130
Through the first upper electrode connection terminal 112
Upper electrode connection hole 113 and second upper electrode connection terminal 1
A second upper electrode connection hole 123 reaching 22 is formed.
A first lower electrode connection hole 63 that penetrates through the second insulating diaphragm film 130, the first insulating diaphragm film 100, and the substrate protection film 80 to reach the first lower electrode connection terminal 62; A second lower electrode connection hole 73 reaching the lower electrode connection terminal 72 is formed.

【0050】各電極接続孔形成後、基板50の表面全域
にアルミニウムを被覆形成し、第1の上部電極出力配線
114、第1の下部電極出力配線64、第2の上部電極
出力配線124および第2の下部電極出力配線74領域
の周辺部のアルミニウムをエッチング除去する。これに
より、第1の上部電極110は第1の上部電極接続孔1
13、第1の上部電極出力配線114を介して第1の上
部電極出力端子115に接続され、第1の下部電極60
は第1の下部電極接続孔63、第1の下部電極出力配線
64を介して第1の下部電極出力端子65に接続され、
第2の上部電極120は第2の上部電極接続孔123、
第2の上部電極出力配線124を介して第2の上部電極
出力端子125に接続され、第2の下部電極70は第2
の下部電極接続孔73、第2の下部電極出力配線74を
介して第2の下部電極出力端子75に接続される。
After the formation of each electrode connection hole, aluminum is formed on the entire surface of the substrate 50 so as to cover the first upper electrode output wiring 114, the first lower electrode output wiring 64, the second upper electrode output wiring 124, and the second upper electrode output wiring 124. The aluminum at the periphery of the lower electrode output wiring 74 area of No. 2 is removed by etching. As a result, the first upper electrode 110 is connected to the first upper electrode connection hole 1.
13. The first lower electrode 60 is connected to the first upper electrode output terminal 115 through the first upper electrode output wiring 114;
Is connected to a first lower electrode output terminal 65 via a first lower electrode connection hole 63 and a first lower electrode output wiring 64,
The second upper electrode 120 has a second upper electrode connection hole 123,
The second lower electrode 70 is connected to the second upper electrode output terminal 125 via the second upper electrode output wiring 124.
Is connected to a second lower electrode output terminal 75 via a lower electrode connection hole 73 and a second lower electrode output wiring 74.

【0051】静電容量型圧力センサを絶対圧測定タイプ
として用いる場合には真空雰囲気において、基板50の
表面全域に第1のエッチング液注入口141が密封封止
できる程度の厚さの熱応力緩和膜200を被覆形成す
る。最後に、フォトエッチングで第1の上部電極出力端
子115、第2の上部電極出力端子125、第1の下部
電極出力端子65および第2の下部電極出力端子75の
アルミニウムが露出するように熱応力緩和膜200を除
去して開口する。
When the capacitance type pressure sensor is used as an absolute pressure measurement type, the thermal stress relaxation is such that the first etching liquid inlet 141 can be hermetically sealed over the entire surface of the substrate 50 in a vacuum atmosphere. The film 200 is formed by coating. Finally, thermal stress is applied so that aluminum of the first upper electrode output terminal 115, the second upper electrode output terminal 125, the first lower electrode output terminal 65, and the second lower electrode output terminal 75 is exposed by photoetching. An opening is formed by removing the relaxing film 200.

【0052】例えば、基板50に(100)面方位の単
結晶シリコン基板を使用し、第1および第2の絶縁性ダ
イヤフラム膜100、130共に減圧CVDにより成膜
する窒化シリコン膜を使用し、熱応力緩和膜200に減
圧CVDにより成膜する窒化シリコン膜に比べ、(10
0)面方位の単結晶シリコンウエハから成る基板50の
熱膨張係数に近いプラズマCVDにより成膜する窒化シ
リコン膜を使用する。これにより、可動ダイヤフラム3
00の熱膨張係数は(100)面方位の単結晶シリコン
ウエハから成る基板50に近づく。
For example, a single crystal silicon substrate having a (100) plane orientation is used as the substrate 50, and a silicon nitride film formed by low-pressure CVD is used for both the first and second insulating diaphragm films 100 and 130. Compared to a silicon nitride film formed on the stress relaxation film 200 by low pressure CVD, (10
0) A silicon nitride film formed by plasma CVD having a thermal expansion coefficient close to that of a substrate 50 made of a single crystal silicon wafer having a plane orientation is used. Thereby, the movable diaphragm 3
The coefficient of thermal expansion of 00 approaches that of a substrate 50 made of a single crystal silicon wafer having a (100) plane orientation.

【0053】この結果、圧力基準室400の上面側に位
置する第1の絶縁性ダイヤフラム膜100、半導体膜1
70、第2の絶縁性ダイヤフラム膜130および熱応力
緩和膜200との積層膜が可動ダイヤフラム300とし
て機能する絶対圧力測定タイプの静電容量型圧力センサ
において、その零点、感度の温度依存性を非常に小さく
することができる。
As a result, the first insulating diaphragm film 100 and the semiconductor film 1 located on the upper surface side of the pressure reference chamber 400
70, the temperature dependence of the zero point and the sensitivity of the absolute pressure measurement type capacitance type pressure sensor in which the laminated film of the second insulating diaphragm film 130 and the thermal stress relaxation film 200 functions as the movable diaphragm 300. Can be made smaller.

【0054】(実施形態1)以下、本発明の実施形態1
について説明する。
(Embodiment 1) Hereinafter, Embodiment 1 of the present invention will be described.
Will be described.

【0055】まず、上述した基本的構成例の説明におい
て使用した図1〜3を再び参照して実施形態1の静電容
量型圧力センサについて説明する。
First, the capacitance type pressure sensor according to the first embodiment will be described with reference to FIGS. 1 to 3 used in the description of the basic configuration example.

【0056】基板50はn型の(100)方位の単結晶
シリコン基板を用いる。この単結晶シリコン基板50の
主表面には不純物としてボロンをイオン注入法を用いて
高濃度に含有するよう添加、拡散し、p型半導体に処理
された深さ2μmの第1の下部電極60、第1の下部電
極リード61、第1の下部電極接続端子62と、第2の
下部電極70、第2の下部電極リード71、第2の下部
電極接続端子72を形成する。
As the substrate 50, an n-type (100) single crystal silicon substrate is used. On the main surface of the single-crystal silicon substrate 50, boron is added as an impurity at a high concentration using an ion implantation method, diffused, and processed into a p-type semiconductor to form a first lower electrode 60 having a depth of 2 μm. A first lower electrode lead 61, a first lower electrode connection terminal 62, a second lower electrode 70, a second lower electrode lead 71, and a second lower electrode connection terminal 72 are formed.

【0057】次に、単結晶シリコン基板50の表面全域
に耐エッチング特性を有する基板保護膜80として、減
圧CVDにより成膜する窒化シリコン膜を厚さ100n
mに被覆形成する。また、この基板保護膜80の表面に
は、受圧領域を覆うように犠牲膜90を形成する。この
犠牲膜90は等方性エッチング特性を有し、後工程でエ
ッチング除去される。本実施形態において、この犠牲膜
90は減圧CVDにより成膜された厚さ200nmの多
結晶シリコンを用いている。
Next, as a substrate protective film 80 having etching resistance over the entire surface of the single crystal silicon substrate 50, a silicon nitride film formed by low pressure CVD with a thickness of 100 n
m. A sacrificial film 90 is formed on the surface of the substrate protective film 80 so as to cover the pressure receiving region. This sacrificial film 90 has isotropic etching characteristics, and is removed by etching in a later step. In this embodiment, the sacrificial film 90 is made of polycrystalline silicon having a thickness of 200 nm formed by low-pressure CVD.

【0058】犠牲膜90形成後、単結晶シリコン基板5
0の主表面の全域にわたってこの犠牲膜90を覆うよう
第1の絶縁性ダイヤフラム膜100を形成する。この第
1の絶縁性ダイヤフラム膜100は、減圧CVDにより
窒化シリコン膜を厚さ200nmに被覆したものであ
る。
After forming the sacrificial film 90, the single crystal silicon substrate 5
A first insulating diaphragm film 100 is formed so as to cover the sacrificial film 90 over the entire area of the main surface 0. The first insulating diaphragm film 100 is formed by coating a silicon nitride film to a thickness of 200 nm by low pressure CVD.

【0059】第1の絶縁性ダイヤフラム膜100の表面
上には、半導体膜170として、減圧CVDにより成膜
する多結晶シリコンを厚さ200nmに成膜する。この
半導体膜170には、フォトエッチングにより第1の上
部電極110、第1の上部電極リード111、第1の上
部電極接続端子112、第2の上部電極120、第2の
上部電極リード121、第2の上部電極接続端子122
を形成する。本実施形態において、この多結晶シリコン
から成る半導体膜170は、ボロンをイオン注入法を用
いて高濃度に含有し、高伝導度特性を得るようにp型半
導体に処理されている。
On the surface of the first insulating diaphragm film 100, as the semiconductor film 170, a 200-nm-thick polycrystalline silicon film is formed by low-pressure CVD. The first upper electrode 110, the first upper electrode lead 111, the first upper electrode connection terminal 112, the second upper electrode 120, the second upper electrode lead 121, the first upper electrode 110, the first upper electrode lead 111, 2 upper electrode connection terminal 122
To form In the present embodiment, the semiconductor film 170 made of polycrystalline silicon contains boron at a high concentration using an ion implantation method, and is processed into a p-type semiconductor to obtain high conductivity characteristics.

【0060】次に、単結晶シリコン基板50の主表面の
全域にわたってこの半導体膜170を覆うよう第2の絶
縁性ダイヤフラム膜130を形成する。この第2の絶縁
性ダイヤフラム膜130は、減圧CVDにより窒化シリ
コン膜を厚さ200nmに被覆形成したものである。
Next, a second insulating diaphragm film 130 is formed so as to cover this semiconductor film 170 over the entire main surface of single crystal silicon substrate 50. The second insulating diaphragm film 130 is formed by coating a silicon nitride film to a thickness of 200 nm by low pressure CVD.

【0061】次に、受圧領域所定位置にて、第2の絶縁
性ダイヤフラム膜130、第1の絶縁性ダイヤフラム膜
100を貫通して犠牲膜90に到達する直径10μmの
第1のエッチング液注入口141をフォトエッチングに
より開口形成する。そして、この第1のエッチング液注
入口141を介してエッチング液を注入することによ
り、当初形成されていた犠牲膜90は全てエッチング除
去され、単結晶シリコン基板50と第1の絶縁性ダイヤ
フラム膜100との間に、犠牲膜90の形状寸法に従っ
た大きさの圧力基準室400となる空洞が形成される。
本実施形態においては、エッチング液は水酸化テトラメ
チルアンモニウム(TMAH)水溶液が用いられてい
る。このとき、圧力基準室400の下面側に位置する基
板保護膜80、上面側に位置する第1、第2の絶縁性ダ
イヤフラム膜100、130は、TMAH水溶液に対し
て耐エッチング性を有することからエッチング除去され
ることがない。
Next, at a predetermined position in the pressure receiving region, a first etching liquid injection port having a diameter of 10 μm which reaches the sacrificial film 90 through the second insulating diaphragm film 130 and the first insulating diaphragm film 100. An opening 141 is formed by photoetching. Then, by injecting the etching solution through the first etching solution injection port 141, the sacrificial film 90 formed at the beginning is entirely removed by etching, and the single crystal silicon substrate 50 and the first insulating diaphragm film 100 are removed. In between, a cavity is formed to be a pressure reference chamber 400 having a size according to the shape and size of the sacrificial film 90.
In this embodiment, an aqueous solution of tetramethylammonium hydroxide (TMAH) is used as the etching solution. At this time, the substrate protective film 80 located on the lower surface side of the pressure reference chamber 400 and the first and second insulating diaphragm films 100 and 130 located on the upper surface side have etching resistance to the TMAH aqueous solution. It is not removed by etching.

【0062】次に、第2の絶縁性ダイヤフラム膜130
を貫通して第1の上部電極接続端子112に達する第1
の上部電極接続孔113と、第2の上部電極接続端子1
22に達する第2の上部電極接続孔123をフォトエッ
チングにより開口形成する。また、第2の絶縁性ダイヤ
フラム膜130、第1の絶縁性ダイヤフラム膜100お
よび基板保護膜80を貫通して第1の下部電極接続端子
62に達する第1の下部電極接続孔63と、第2の下部
電極接続端子72に達する第2の下部電極接続孔73を
フォトエッチングにより開口形成する。
Next, the second insulating diaphragm film 130
Through the first upper electrode connection terminal 112
Upper electrode connection hole 113 and second upper electrode connection terminal 1
A second upper electrode connection hole 123 reaching 22 is formed by photoetching. A first lower electrode connection hole 63 that penetrates through the second insulating diaphragm film 130, the first insulating diaphragm film 100, and the substrate protection film 80 to reach the first lower electrode connection terminal 62; A second lower electrode connection hole 73 reaching the lower electrode connection terminal 72 is formed by photoetching.

【0063】その後、単結晶シリコン基板50上の第2
の絶縁性ダイヤフラム膜130上の所定部分に、第1の
上部電極出力配線114、第1の下部電極出力配線6
4、第2の上部電極出力配線124および第2の下部電
極出力配線74を形成する。これらの配線は単結晶シリ
コン基板50の表面全域に真空蒸着あるいはスパッタリ
ングにより、アルミニウムを800nmの厚さで被覆形
成し、不要な部分のアルミニウムをフォトエッチングに
より除去して形成する。このとき、第1の上部電極11
0は第1の上部電極接続孔113、第1の上部電極出力
配線114を介して第1の上部電極出力端子115に接
続され、第1の下部電極60は第1の下部電極接続孔6
3、第1の下部電極出力配線64を介して第1の下部電
極出力端子65に接続される。また、第2の上部電極1
20は、第2の上部電極接続孔123、第2の上部電極
出力配線124を介して第2の上部電極出力端子125
に接続され、第2の下部電極70は第2の下部電極接続
孔73、第2の下部電極出力配線74を介して第2の下
部電極出力端子75に接続される。
Thereafter, the second on the single crystal silicon substrate 50
The first upper electrode output wiring 114 and the first lower electrode output wiring 6 are provided at predetermined portions on the insulating diaphragm film 130 of FIG.
4. The second upper electrode output wiring 124 and the second lower electrode output wiring 74 are formed. These wirings are formed by vacuum-depositing or sputtering aluminum over the entire surface of the single-crystal silicon substrate 50 to a thickness of 800 nm, and removing unnecessary portions of the aluminum by photoetching. At this time, the first upper electrode 11
0 is connected to the first upper electrode output terminal 115 via the first upper electrode connection hole 113 and the first upper electrode output wiring 114, and the first lower electrode 60 is connected to the first lower electrode connection hole 6.
3. Connected to the first lower electrode output terminal 65 via the first lower electrode output wiring 64. Also, the second upper electrode 1
Reference numeral 20 denotes a second upper electrode output terminal 125 via a second upper electrode connection hole 123 and a second upper electrode output wiring 124.
The second lower electrode 70 is connected to a second lower electrode output terminal 75 via a second lower electrode connection hole 73 and a second lower electrode output wiring 74.

【0064】本実施形態の静電容量型圧力センサを絶対
圧測定タイプとして用いる場合には、真空雰囲気におい
て、単結晶シリコン基板50の表面全域に第1のエッチ
ング液注入口141が密封封止できる程度の厚さの熱応
力緩和膜200を被覆形成する。本実施形態では、熱応
力緩和膜200としては、プラズマCVD法により成膜
した窒化シリコン膜であり、その厚さは1.2μmとし
ている。
When the capacitance type pressure sensor of this embodiment is used as an absolute pressure measurement type, the first etching solution inlet 141 can be hermetically sealed over the entire surface of the single crystal silicon substrate 50 in a vacuum atmosphere. A thermal stress relaxation film 200 having a thickness of about a thickness is formed. In this embodiment, the thermal stress relaxation film 200 is a silicon nitride film formed by a plasma CVD method, and has a thickness of 1.2 μm.

【0065】熱応力緩和膜200を形成した後、フォト
エッチングで熱応力緩和膜200の所定位置を除去して
開口部を形成することで、第1の上部電極出力端子11
5、第2の上部電極出力端子125、第1の下部電極出
力端子65および第2の下部電極出力端子75のアルミ
ニウムを露出させる。
After the thermal stress relieving film 200 is formed, a predetermined position of the thermal stress relieving film 200 is removed by photoetching to form an opening, thereby forming the first upper electrode output terminal 11.
5. The aluminum of the second upper electrode output terminal 125, the first lower electrode output terminal 65, and the second lower electrode output terminal 75 is exposed.

【0066】以上のように真空状態中で熱応力緩和膜2
00を形成することで、この熱応力緩和膜200によっ
て圧力基準室400が封止され、圧力基準室400が真
空状態となる。
As described above, the thermal stress relaxation film 2 in a vacuum state
By forming 00, the pressure reference chamber 400 is sealed by the thermal stress relaxation film 200, and the pressure reference chamber 400 is in a vacuum state.

【0067】従って、印加された絶対圧力に比例して感
圧容量部500の可動ダイヤフラム300がたわみ、こ
のたわみによって、第1の下部電極60と第1の上部電
極110とで形成される圧力検出キャパシタCXの静電
容量が変化する。
Accordingly, the movable diaphragm 300 of the pressure-sensitive capacitance section 500 flexes in proportion to the applied absolute pressure, and the flexure causes the pressure detection formed by the first lower electrode 60 and the first upper electrode 110 to be detected. The capacitance of the capacitor C X changes.

【0068】一方、基準容量部600の第2の下部電極
70と第2の上部電極120とで形成される基準キャパ
シタCRの静電容量は変化しない。従って、この静電容
量の差をとることによって、可動ダイヤフラム300に
印加される絶対圧力を測定することができ、さらに、セ
ンサ周囲の温度の影響等も相殺することができる。
Meanwhile, the capacitance of the reference capacitor C R to the second lower electrode 70 of the reference capacitor portion 600 is formed by the second upper electrode 120 is not changed. Therefore, by taking the difference in capacitance, the absolute pressure applied to the movable diaphragm 300 can be measured, and the influence of the temperature around the sensor can be canceled.

【0069】この様な本実施形態に係るセンサにおける
容量変化を検出する方法の1つに容量を電圧に変換する
充放電タイプのスイッチトキャパシタ回路がある。図4
にスイッチトキャパシタ型容量検出回路を示す。
One of the methods of detecting a change in capacitance in the sensor according to the present embodiment is a charge / discharge type switched capacitor circuit for converting capacitance to voltage. FIG.
Shows a switched capacitor type capacitance detection circuit.

【0070】この回路では4つのスイッチのSW1〜S
W4を有しており、この4つのスイッチSW1〜SW4
が、所定の周波数のクロック信号によって、切り換えら
れる。SW1とSW2は、圧力検出キャパシタCXと基
準キャパシタCRの一端をアースまたは電源VPに交互に
接続する。すなわち、いずれか一方のキャパシタCX
たはCRをアースに接続し、他方を電源VPに接続する。
In this circuit, four switches SW1 to S
W4, and the four switches SW1 to SW4
Are switched by a clock signal of a predetermined frequency. SW1 and SW2 are alternately connects one end of the pressure detecting capacitor C X and the reference capacitor C R to the ground or power V P. In other words, any plug one capacitor C X or C R to ground, connecting the other to the power supply V P.

【0071】圧力検出キャパシタCXおよび基準キャパ
シタCRの他端は、オペアンプの負入力端に接続されて
いる。なお、そのオペアンプの正入力端は、アースに接
続されている。また、このオペアンプの出力端と負入力
端の間には、フィードバックキャパシタCFとスイッチ
SW3とが並列して接続されている。また、オペアンプ
の出力はスイッチSW4を介して出力端に接続されてい
る。なお、回路の出力端には、他端がアースに接続され
た平滑用のコンデンサCOが接続されている。
The other ends of the pressure detection capacitor C X and the reference capacitor C R are connected to the negative input terminal of the operational amplifier. The positive input terminal of the operational amplifier is connected to the ground. A feedback capacitor CF and a switch SW3 are connected in parallel between the output terminal and the negative input terminal of the operational amplifier. The output of the operational amplifier is connected to an output terminal via a switch SW4. A smoothing capacitor C O whose other end is connected to the ground is connected to the output end of the circuit.

【0072】図4の回路の例では、スイッチSW1が電
源VPに接続されているときには、SW2がアースに接
続され、SW3がオン(クローズ)、SW4がオフ(オ
ープン)となり、スイッチSW2が電源VPに接続され
ているときには、SW1がアースに接続され、SW3が
オフ、SW4がオンになる。
[0072] In the example of the circuit of FIG. 4, when the switch SW1 is connected to the power supply V P is, SW2 is connected to ground, SW3 are turned on (closed), SW4 is turned off (open), and the switch SW2 is power when connected to the V P is, SW1 is connected to ground, SW3 is turned off, SW4 is turned on.

【0073】スイッチトキャパシタ回路では、スイッチ
ングによりCX、CR、CFは、実質的に抵抗とし、オペ
アンプの増幅率は、入力側の容量(2つの容量CX、CR
が交互に接続されるため、この差)と、帰還側の容量の
比で決定される。そこで、このスイッチトキャパシタ回
路の出力電圧をE0とすると、このE0は、E0=VP(C
X−CR)/CFで表わされ、出力電圧E0は2つのキャパ
シタCX、CRの容量差を検出することができる。ここで
キャパシタCXは、感圧容量部に相当し、キャパシタCR
は、基準容量部に相当する。従って、図4の回路によっ
て、印加された圧力を検出できる。
In the switched capacitor circuit, C X , C R , and C F are substantially made resistors by switching, and the amplification factor of the operational amplifier is determined by the input-side capacitance (two capacitances C X and C R).
Are alternately connected, the ratio is determined by the ratio between the difference) and the capacitance on the feedback side. Therefore, assuming that the output voltage of this switched capacitor circuit is E 0 , this E 0 becomes E 0 = V P (C
X− C R ) / C F , and the output voltage E 0 can detect the capacitance difference between the two capacitors C X and C R. Here, the capacitor C X corresponds to a pressure-sensitive capacitance portion, and the capacitor C R
Corresponds to a reference capacitance section. Therefore, the applied pressure can be detected by the circuit of FIG.

【0074】本実施形態のセンサをこのような構成のス
イッチトキャパシタ型容量検出回路に接続してセンサ特
性を測定した結果、100kPaの絶対圧力に対して、
出力電圧は0.03V以上、印加圧力に対する出力電圧
特性の非直線性は−1.6%F.S.以下で、−30〜
80℃の温度範囲において、零点および感度の温度係数
は、それぞれ500ppm/℃、−300ppm/℃と
優れた温度特性を有することが確認された。
As a result of connecting the sensor of this embodiment to the switched-capacitor type capacitance detecting circuit having such a configuration and measuring the sensor characteristics, the absolute pressure of 100 kPa was obtained.
The output voltage is 0.03 V or more, and the nonlinearity of the output voltage characteristic with respect to the applied pressure is -1.6% F. S. Below, -30 to
In the temperature range of 80 ° C., it was confirmed that the temperature coefficient of the zero point and the temperature coefficient of the sensitivity had excellent temperature characteristics of 500 ppm / ° C. and −300 ppm / ° C., respectively.

【0075】以上、説明したように、本実施形態の静電
容量型圧力センサによれば、LSIの製造において、一
般的に用いられている薄膜材料の構成で小型に製作で
き、かつ零点および感度の温度依存性が小さい静電容量
型圧力センサを実現可能であることが理解される。
As described above, according to the capacitance type pressure sensor of this embodiment, in the manufacture of an LSI, it can be manufactured in a small size by using a thin film material generally used, and has a zero point and sensitivity. It can be understood that a capacitance-type pressure sensor having a small temperature dependency can be realized.

【0076】また、本実施形態においては、熱応力緩和
膜200として、厚さ1.5μmのプラズマCVDによ
り成膜した窒化シリコン膜を使用した。そして、この窒
化シリコン膜の厚さを変化させれば、周囲温度の変化に
伴う可動ダイヤフラム300に発生する熱応力の制御が
可能である。以下、この熱応力緩和膜200の厚さと可
動ダイヤフラムの熱応力との関係について図5を参照し
て説明する。
In this embodiment, a silicon nitride film formed by plasma CVD with a thickness of 1.5 μm is used as the thermal stress relaxation film 200. By changing the thickness of the silicon nitride film, it is possible to control the thermal stress generated in the movable diaphragm 300 due to the change in the ambient temperature. Hereinafter, the relationship between the thickness of the thermal stress relaxation film 200 and the thermal stress of the movable diaphragm will be described with reference to FIG.

【0077】図5では、単結晶シリコン基板50上に、
第1および第2の絶縁性ダイヤフラム膜100、130
に用いる減圧CVD法より窒化シリコン膜を厚さ400
nmに形成し、その上に熱応力緩和膜200に用いるプ
ラズマCVD法による窒化シリコン膜を形成し、その形
成膜厚を変化させた場合の熱応力の測定結果を示して
る。ここで、熱応力は周囲温度変化による単結晶シリコ
ン基板50の反り量に基づいて求めた。
In FIG. 5, on a single crystal silicon substrate 50,
First and second insulating diaphragm films 100 and 130
The silicon nitride film to a thickness of 400
3 shows the results of measurement of thermal stress when a silicon nitride film was formed thereon by a plasma CVD method used for the thermal stress relaxation film 200 and the formed film thickness was changed. Here, the thermal stress was determined based on the amount of warpage of the single crystal silicon substrate 50 due to a change in ambient temperature.

【0078】図5の結果から熱応力緩和膜が0.7μm
以上の厚さになると可動ダイヤフラムに発生する熱応力
は0.15MPa/℃程度以下となり、その後熱応力緩
和膜を厚くしていくと、熱応力は更に低下し、膜厚1.
5μm以上の領域では熱応力の更なる低下が見られるが
その低下率は小さくなる。以上のことから、熱応力緩和
膜を例えば厚さ1.0μmや2.0μm、すなわち、プ
ラズマCVDの窒化シリコン膜と減圧CVDの窒化シリ
コン膜との膜厚比を2.5から5.0程度とすれば、可
動ダイヤフラム全体の熱膨張係数を単結晶シリコン基板
の該係数(3.2×10-6/℃)に近づけることがで
き、可動ダイヤフラムにおける熱応力が小さくなること
が分かる。
From the results shown in FIG. 5, the thermal stress relaxation film has a thickness of 0.7 μm.
When the thickness becomes the above-mentioned thickness, the thermal stress generated in the movable diaphragm becomes about 0.15 MPa / ° C. or less, and when the thermal stress relaxation film is subsequently thickened, the thermal stress further decreases, and the film thickness becomes 1.
In the region of 5 μm or more, the thermal stress is further reduced, but the rate of reduction is small. From the above, for example, the thickness of the thermal stress relaxation film is 1.0 μm or 2.0 μm, that is, the thickness ratio of the silicon nitride film of plasma CVD to the silicon nitride film of low pressure CVD is about 2.5 to 5.0 Then, it can be seen that the thermal expansion coefficient of the entire movable diaphragm can be made close to the coefficient (3.2 × 10 −6 / ° C.) of the single crystal silicon substrate, and the thermal stress in the movable diaphragm becomes small.

【0079】また、上述した本実施形態における熱応力
緩和膜200に1.5μmの厚さのプラズマCVDによ
り成膜する窒化シリコン膜を用いたセンサは、100k
Paの絶対圧力に対して、出力電圧は0.02V以上、
印加圧力に対する出力電圧特性の非直線性は−1.1%
F.S.以下で、−30〜80℃の温度範囲において、
零点および感度の温度係数は、それぞれ1500ppm
/℃、−200ppm/℃と優れた温度特性を有するこ
とも確認されている。
The sensor using a silicon nitride film formed by plasma CVD with a thickness of 1.5 μm on the thermal stress relaxation film 200 in the above-described embodiment is 100 k.
The output voltage is 0.02 V or more with respect to the absolute pressure of Pa,
Non-linearity of output voltage characteristics to applied pressure is -1.1%
F. S. Below, in the temperature range of -30 to 80 ° C,
Temperature coefficient of zero point and sensitivity is 1500 ppm each
/ ° C and -200 ppm / ° C.

【0080】(実施形態2)次に、本発明の好適な実施
形態2を説明する。なお、実施形態1と対応する部材に
は同一符号を付し、説明は省略する。
(Embodiment 2) Next, a preferred embodiment 2 of the present invention will be described. Members corresponding to those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

【0081】図6は実施形態2に係る静電容量型圧力セ
ンサを示した断面図である。
FIG. 6 is a sectional view showing a capacitance type pressure sensor according to the second embodiment.

【0082】まず、単結晶シリコン基板50の主表面に
第1の下部電極60、第2の下部電極70を形成する。
次に、単結晶シリコン基板50の表面全域に耐エッチン
グ特性を有する基板保護膜80として減圧CVDにより
成膜する窒化シリコン膜を厚さ100nmに被覆形成す
る。また、この基板保護膜80の表面には、第1の下部
電極60上の受圧領域および第2の下部電極70上に厚
さ200nmの多結晶シリコン膜から成る犠牲膜90を
形成しておく。
First, a first lower electrode 60 and a second lower electrode 70 are formed on the main surface of a single crystal silicon substrate 50.
Next, a 100 nm-thick silicon nitride film is formed over the entire surface of the single crystal silicon substrate 50 as a substrate protective film 80 having etching resistance by a low pressure CVD method. A sacrificial film 90 made of a polycrystalline silicon film having a thickness of 200 nm is formed on the surface of the substrate protection film 80 on the pressure receiving region on the first lower electrode 60 and on the second lower electrode 70.

【0083】次に、第1実施形態と同様に第1の絶縁性
ダイヤフラム膜100と半導体膜170を成膜する。こ
の半導体膜170をフォトエッチングすることにより、
第1の上部電極110、第2の上部電極120が形成さ
れる。次に、単結晶シリコン基板50の主表面の全域に
わたってこの半導体膜170を覆うよう第2の絶縁性ダ
イヤフラム膜130を被覆形成する。更に、第2の絶縁
性ダイヤフラム膜130、第1の絶縁性ダイヤフラム膜
100を貫通して犠牲膜90に到達する直径10μmの
第1のエッチング液注入口141と第2のエッチング液
注入口142をフォトエッチングにより開口形成する。
得られたこの第1のエッチング液注入口141、第2の
エッチング液注入口142を介して水酸化テトラメチル
アンモニウム(TMAH)エッチング液を注入すること
により、当初形成されていた犠牲膜90を全てエッチン
グ除去する。これにより、単結晶シリコン基板50と第
1の絶縁性ダイヤフラム膜100との間に、犠牲膜90
の形状寸法に従った大きさの圧力基準室400となる空
洞と、圧力導入室150となる空洞とが形成される。
Next, as in the first embodiment, a first insulating diaphragm film 100 and a semiconductor film 170 are formed. By photo-etching this semiconductor film 170,
A first upper electrode 110 and a second upper electrode 120 are formed. Next, a second insulating diaphragm film 130 is formed so as to cover the semiconductor film 170 over the entire main surface of the single crystal silicon substrate 50. Further, a first etching liquid injection port 141 and a second etching liquid injection port 142 having a diameter of 10 μm that reach the sacrificial film 90 through the second insulating diaphragm film 130 and the first insulating diaphragm film 100 are formed. An opening is formed by photoetching.
By injecting the obtained tetramethylammonium hydroxide (TMAH) etching solution through the obtained first etching solution injection port 141 and second etching solution injection port 142, all of the sacrificial film 90 initially formed is completely removed. Remove by etching. Thereby, the sacrificial film 90 is placed between the single crystal silicon substrate 50 and the first insulating diaphragm film 100.
And a cavity serving as the pressure introduction chamber 150 are formed.

【0084】なお、各電極の配線は第1実施形態と同様
に形成されている。
The wiring of each electrode is formed in the same manner as in the first embodiment.

【0085】次に、真空雰囲気にて、単結晶シリコン基
板50の表面全域にプラズマCVDにより厚さ1.2μ
mの窒化シリコン膜からなる熱応力緩和膜200を形成
する。そして、フォトエッチングで第2のエッチング液
注入口142上の熱応力緩和膜200を除去し、圧力導
入室150に印加圧力を導入するための圧力導入口16
0を形成する。
Next, in a vacuum atmosphere, the entire surface of the single-crystal silicon substrate 50 is applied with a thickness of 1.2 μm by plasma CVD.
Then, a thermal stress relaxation film 200 made of a silicon nitride film having a thickness of m is formed. Then, the thermal stress relaxation film 200 on the second etchant injection port 142 is removed by photoetching, and the pressure introduction port 16 for introducing an applied pressure to the pressure introduction chamber 150 is removed.
0 is formed.

【0086】この結果、感圧容量部側には、可動ダイヤ
フラム300が形成され、基準容量部側には不動メンブ
レン350が形成される。可動ダイヤフラム300は、
圧力基準室400の上面側に位置する第1の絶縁性ダイ
ヤフラム膜100、その上の半導体膜170、半導体膜
170上の第2の絶縁性ダイヤフラム膜130および熱
応力緩和膜200より構成されている。また、不動メン
ブレン350は、圧力導入室150の上面側に位置する
第1の絶縁性ダイヤフラム膜100、その上の半導体膜
170、半導体膜170上の第2の絶縁性ダイヤフラム
膜130および熱応力緩和膜200より構成されてい
る。
As a result, the movable diaphragm 300 is formed on the pressure-sensitive capacitance portion side, and the immovable membrane 350 is formed on the reference capacitance portion side. The movable diaphragm 300
It is composed of a first insulating diaphragm film 100 located on the upper surface side of the pressure reference chamber 400, a semiconductor film 170 thereon, a second insulating diaphragm film 130 on the semiconductor film 170, and a thermal stress relaxation film 200. . In addition, the immobile membrane 350 includes the first insulating diaphragm film 100 located on the upper surface side of the pressure introducing chamber 150, the semiconductor film 170 thereon, the second insulating diaphragm film 130 on the semiconductor film 170, and the thermal stress relaxation. It is composed of a film 200.

【0087】印加された絶対圧力に比例して感圧容量部
500の可動ダイヤフラム300がたわみ、このたわみ
によって、第1の下部電極60と第1の上部電極110
とで形成されるキャパシタCXの静電容量が変化する。
しかし、不動メンブレン350は、センサの周囲圧力と
圧力導入室150の圧力が同じであるため、印加された
圧力によって、たわむことはない。従って、基準容量部
600の第2の下部電極70と第2の上部電極120と
で形成されるキャパシタCRの静電容量は変化しない。
従って、この2つのキャパシタCX、CRの静電容量の差
をとることによって、可動ダイヤフラム300に印加さ
れる絶対圧力を測定することができる。特に、この2つ
のキャパシタはほぼ同一の構成であるため、2つのキャ
パシタCX、CRの温度依存性が揃っており、センサ周囲
の温度の影響を精度よく相殺することができる。
The movable diaphragm 300 of the pressure-sensitive capacitance section 500 flexes in proportion to the applied absolute pressure, and the flexure causes the first lower electrode 60 and the first upper electrode 110 to flex.
The capacitance of the capacitor C X formed by the above changes.
However, since the pressure around the sensor and the pressure in the pressure introducing chamber 150 are the same, the immobile membrane 350 does not bend due to the applied pressure. Therefore, the capacitance of the capacitor C R formed by the second and the lower electrode 70 and the second upper electrode 120 of the reference capacitance 600 does not change.
Therefore, the absolute pressure applied to the movable diaphragm 300 can be measured by taking the difference between the capacitances of the two capacitors C X and C R. In particular, since these two capacitors have substantially the same configuration, the two capacitors C X and C R have the same temperature dependence, so that the influence of the temperature around the sensor can be accurately canceled.

【0088】本実施形態のセンサをスイッチトキャパシ
タ型容量検出回路に接続してセンサ特性を測定した結
果、100kPaの絶対圧力に対して、出力電圧は0.
03V以上、印加圧力に対する出力電圧特性の非直線性
は−1.6%F.S.以下で、−30〜80℃の温度範
囲において、零点および感度の温度係数は、それぞれ3
00ppm/℃、−300ppm/℃と優れた温度特性
を有することが確認された。
As a result of connecting the sensor of this embodiment to a switched-capacitor type capacitance detection circuit and measuring the sensor characteristics, the output voltage was 0.1 kPa for an absolute pressure of 100 kPa.
03 V or higher, the nonlinearity of the output voltage characteristic with respect to the applied pressure is -1.6% F. S. Hereinafter, in the temperature range of -30 to 80 ° C, the temperature coefficients of the zero point and the sensitivity are 3
It was confirmed to have excellent temperature characteristics of 00 ppm / ° C. and −300 ppm / ° C.

【0089】(実施形態3)図7は、本発明の実施形態
3に係る静電容量型圧力センサの平面構成を示してい
る。
(Embodiment 3) FIG. 7 shows a plan configuration of a capacitance type pressure sensor according to Embodiment 3 of the present invention.

【0090】本実施形態3では、印加圧力に対する出力
電圧特性の直線性を劣化することなく、印加圧力に対す
る静電容量の変化量を増加させるための構成を備えてい
る。
The third embodiment is provided with a configuration for increasing the amount of change in the capacitance with respect to the applied pressure without deteriorating the linearity of the output voltage characteristic with respect to the applied pressure.

【0091】実施形態3では、単結晶シリコン基板50
の所定位置に、実施形態1および実施形態2で説明した
構成の感圧容量部500および基準容量部600をそれ
ぞれ複数並列接続している。なお、感圧容量部500お
よび基準容量部600のそれぞれの形状および寸法は、
上述の実施形態で示したものと同じとしている。但し、
必ずしも同じ形状および寸法としなくてもよい。
In the third embodiment, the single crystal silicon substrate 50
A plurality of pressure-sensitive capacitance units 500 and reference capacitance units 600 having the configurations described in the first and second embodiments are connected in parallel at predetermined positions. The shapes and dimensions of the pressure-sensitive capacitance section 500 and the reference capacitance section 600 are as follows.
This is the same as that shown in the above embodiment. However,
The shapes and dimensions do not necessarily have to be the same.

【0092】図7に示す例では、感圧容量部500およ
び基準容量部600は、それぞれ16個接続配列されて
いる。16個の感圧容量部500の第1の上部電極11
0は、第1の上部電極接続配線510によって並列接続
されている。また、16個の基準容量部600の第2の
上部電極120は、第2の上部電極接続配線610によ
り並列接続されている。
In the example shown in FIG. 7, 16 pressure-sensitive capacitance units 500 and 16 reference capacitance units 600 are connected and arranged. First upper electrode 11 of 16 pressure-sensitive capacitance units 500
0 are connected in parallel by the first upper electrode connection wiring 510. Further, the second upper electrodes 120 of the sixteen reference capacitance units 600 are connected in parallel by the second upper electrode connection wiring 610.

【0093】本実施形態3のセンサを図4に示したよう
なスイッチトキャパシタ型容量検出回路に接続し、その
センサ特性を測定した結果、100kPaの絶対圧力に
対して、出力電圧は0.5V以上であった。更に、印加
圧力に対する出力電圧特性の非直線性は−1.6%F.
S.以下で、−30〜80℃の温度範囲において、零点
および感度の温度係数は、±500ppm/℃以下と優
れた温度特性を有することが確認された。
The sensor of the third embodiment was connected to a switched-capacitor type capacitance detecting circuit as shown in FIG. 4, and the sensor characteristics were measured. As a result, the output voltage was 0.5 V or more with respect to the absolute pressure of 100 kPa. Met. Further, the nonlinearity of the output voltage characteristic with respect to the applied pressure is -1.6% F.
S. Below, in the temperature range of -30 to 80 ° C, it was confirmed that the temperature coefficient of the zero point and the sensitivity had excellent temperature characteristics of ± 500 ppm / ° C or less.

【0094】(実施形態4)図8は、実施形態4に係る
静電容量型圧力センサの平面構成を示している。
(Embodiment 4) FIG. 8 shows a plan configuration of a capacitance type pressure sensor according to Embodiment 4.

【0095】本実施形態では、上述の実施形態のような
構成の静電容量型圧力センサと、例えば図4に示すよう
な集積化した容量検出回路とを一体化している。
In the present embodiment, the capacitance type pressure sensor having the configuration as in the above-described embodiment and an integrated capacitance detection circuit as shown in FIG. 4, for example, are integrated.

【0096】図8において、単結晶シリコン基板50の
所定位置には、実施形態1および実施形態2で説明した
感圧容量部500および基準容量部600が形成されて
いる。更に、この単結晶シリコン基板50上には半導体
製造技術を用いて回路部700が形成されている。回路
部700は、例えば、図4に示すような容量変化を電圧
に変換するスイッチトキャパシタ型容量検出回路から構
成することができる。
In FIG. 8, the pressure-sensitive capacitance section 500 and the reference capacitance section 600 described in the first and second embodiments are formed at predetermined positions of the single-crystal silicon substrate 50. Further, a circuit portion 700 is formed on the single crystal silicon substrate 50 by using a semiconductor manufacturing technique. The circuit section 700 can be composed of, for example, a switched-capacitor type capacitance detection circuit that converts a capacitance change into a voltage as shown in FIG.

【0097】感圧容量部500の第1の上部電極11
0、第1の下部電極60は、それぞれ第1の上部電極出
力端子115、第1の下部電極出力端子65を介して回
路部700に接続されている。また、基準容量部600
の第2の上部電極120、第2の下部電極70は、それ
ぞれ第2の上部電極出力端子125、下部電極出力端子
75を介して回路部700に接続されている。図4に示
すスイッチトキャパシタ型容量検出回路を採用した場
合、第1の上部電極110および第1の下部電極60
は、図4のキャパシタCXの電極と電気的に接続される
こととなり、第2の上部電極120および第2の下部電
極70は、図4のキャパシタCRの電極と電気的に接続
されることとなる。
First upper electrode 11 of pressure-sensitive capacitance section 500
0 and the first lower electrode 60 are connected to the circuit section 700 via the first upper electrode output terminal 115 and the first lower electrode output terminal 65, respectively. Also, the reference capacitance section 600
The second upper electrode 120 and the second lower electrode 70 are connected to the circuit section 700 via the second upper electrode output terminal 125 and the lower electrode output terminal 75, respectively. When the switched capacitor type capacitance detection circuit shown in FIG. 4 is adopted, the first upper electrode 110 and the first lower electrode 60
Is electrically connected to the electrode of the capacitor C X of FIG. 4, and the second upper electrode 120 and the second lower electrode 70 are electrically connected to the electrode of the capacitor C R of FIG. It will be.

【0098】上述のように例えば図4の回路は、そのオ
ペアンプや各スイッチ、コンデンサなどを単結晶シリコ
ン基板上に集積することができる。従って、このような
容量検出回路部分をセンサと同一基板上に集積化すれ
ば、1つの半導体加工プロセスによって、電気的出力が
得られる静電容量型圧力センサを製造することができ、
集積回路と一体化した、いわゆる集積化圧力センサを容
易に作製することができる。
As described above, for example, in the circuit shown in FIG. 4, the operational amplifier, switches, capacitors, and the like can be integrated on a single crystal silicon substrate. Therefore, if such a capacitance detection circuit portion is integrated on the same substrate as the sensor, a capacitance type pressure sensor that can obtain an electrical output can be manufactured by one semiconductor processing process.
A so-called integrated pressure sensor integrated with an integrated circuit can be easily manufactured.

【0099】(実施形態5)本実施形態5の特徴は、第
1及び第2の下部電極60、70において、基板50に
注入する不純物を高濃度、具体的には5×1019/cm
3としていること、第1及び第2の上部電極110、1
20についても多結晶シリコン膜170に注入する不純
物を更に高濃度、具体的には5×1019/cm3注入し
ていることである。このように高濃度の不純物が導入さ
れて形成された第1及び第2の下部電極60、70の抵
抗値は60Ωで、第1及び第2の上部電極110、12
0の抵抗値は1kΩであり、非常に低い値とすることが
可能となっている。
(Embodiment 5) The feature of Embodiment 5 is that in the first and second lower electrodes 60 and 70, the impurity to be implanted into the substrate 50 is at a high concentration, specifically 5 × 10 19 / cm 3.
3 , the first and second upper electrodes 110, 1
Also in the case of 20, the impurity to be implanted into the polycrystalline silicon film 170 is implanted at a higher concentration, specifically, 5 × 10 19 / cm 3 . The resistance value of the first and second lower electrodes 60 and 70 formed by introducing the high-concentration impurities is 60Ω, and the first and second upper electrodes 110 and 12 are formed.
The resistance value of 0 is 1 kΩ, which can be a very low value.

【0100】図4に示すような容量検出回路の応答性
は、オペアンプ部に入力される感圧容量部の容量Cx
その抵抗Rの積に反比例する。従って、上部電極及び下
部電極の抵抗を小さくすることで、高い応答性が得られ
る。また、容量検出回路から感圧容量部(Cx)へ供給
される電圧は、センサの出力電圧の大きさを決定する。
このため、上部及び下部電極の抵抗値を小さくすること
で、pn接合部のリーク電流による感度温度特性の低下
を防ぐことができ、感度の温度依存性を小さく抑えるこ
とができる。
[0100] response of the capacitance detection circuit as shown in FIG. 4 is inversely proportional to the capacitance C x and the product of the resistance R of the pressure sensitive capacitance section which is input to the operational amplifier unit. Therefore, high responsiveness can be obtained by reducing the resistance of the upper electrode and the lower electrode. The voltage supplied from the capacitance detection circuit to the pressure-sensitive capacitance unit (C x ) determines the magnitude of the output voltage of the sensor.
For this reason, by lowering the resistance values of the upper and lower electrodes, it is possible to prevent the sensitivity temperature characteristics from being degraded due to the leak current at the pn junction, and it is possible to reduce the temperature dependence of the sensitivity.

【0101】図9は、下部電極の抵抗値(横軸)と得ら
れる静電容量型センサの感度の温度係数(縦軸:ppm
/℃:ppm=10-6)との関係を示している。また、
図10は、上部電極の抵抗値(横軸)とセンサの応答周
波数(縦軸:kHz)の関係を示している。本実施形態
5のように不純物濃度を5×1019/cm3とすること
で下部電極の抵抗値が60Ωとなれば、図9からも分か
るように、センサの感度の温度係数は、例えば−300
ppm/℃となる。よって、上述の各実施形態で得られ
たセンサの感度の温度係数と絶対値で比較して同等の特
性が得られている。また、本実施形態5のように上部電
極についても同様に不純物濃度を5×1019/cm3
することで上部電極の抵抗値は1kΩが達成され、図1
0から分かるように、センサの応答周波数は例えば10
0kHzが実現されている。
FIG. 9 is a graph showing the resistance value of the lower electrode (horizontal axis) and the temperature coefficient of the sensitivity of the obtained capacitance type sensor (vertical axis: ppm).
/ ° C .: ppm = 10 −6 ). Also,
FIG. 10 shows the relationship between the resistance value of the upper electrode (horizontal axis) and the response frequency of the sensor (vertical axis: kHz). If the resistance value of the lower electrode becomes 60Ω by setting the impurity concentration to 5 × 10 19 / cm 3 as in the fifth embodiment, as can be seen from FIG. 300
ppm / ° C. Therefore, the same characteristic is obtained by comparing the absolute value and the temperature coefficient of the sensitivity of the sensor obtained in each of the above embodiments. Also, as in the fifth embodiment, by setting the impurity concentration of the upper electrode to 5 × 10 19 / cm 3 , the resistance value of the upper electrode is 1 kΩ.
0, the response frequency of the sensor is, for example, 10
0 kHz has been realized.

【0102】ここで、図15に示す従来のセンサにおい
て、下部電極11及び上部電極14での不純物注入濃度
を1×1019/cm3として、センサの特性を調べたと
ころ、下部電極の抵抗値は200Ω、上部電極の抵抗値
は10kΩ、そして、感度の温度係数は−1000pp
m/℃、応答周波数は10kHzであった。
Here, in the conventional sensor shown in FIG. 15, when the impurity implantation concentration in the lower electrode 11 and the upper electrode 14 was set to 1 × 10 19 / cm 3 , the characteristics of the sensor were examined. Is 200Ω, the resistance of the upper electrode is 10kΩ, and the temperature coefficient of sensitivity is -1000pp.
m / ° C., and the response frequency was 10 kHz.

【0103】従って、本実施形態5のように下部電極及
び上部電極の抵抗を低減することにより、センサの感度
の温度係数については従来の3分の1以下とでき、応答
周波数については約10倍以上とすることが可能となる
ことがわかる。
Therefore, by reducing the resistance of the lower electrode and the upper electrode as in the fifth embodiment, the temperature coefficient of the sensitivity of the sensor can be reduced to one third or less of that of the conventional sensor, and the response frequency can be reduced to about 10 times. It can be seen that the above can be achieved.

【0104】(実施形態6)図11は本実施形態6に係
る静電容量型圧力センサの平面構成、図12は、図11
のE−F線に沿った断面、図13は図11のG−H線に
沿った断面を示す図である。以上説明した各実施形態1
〜5は、可動ダイヤフラムに印加される絶対圧力を測定
する静電容量型圧力センサに関するものであるが、本実
施形態6は相対圧力を測定する静電容量型圧力センサで
ある点で、上述の実施形態と相違する。
(Embodiment 6) FIG. 11 is a plan view of a capacitance type pressure sensor according to Embodiment 6, and FIG.
13 is a diagram showing a cross section taken along line EF, and FIG. 13 is a diagram showing a cross section taken along line GH in FIG. Embodiment 1 described above
5 to 5 relate to a capacitance type pressure sensor for measuring an absolute pressure applied to a movable diaphragm, and the sixth embodiment is a capacitance type pressure sensor for measuring a relative pressure. This is different from the embodiment.

【0105】この静電容量型圧力センサでは、圧力基準
室が密封されておらず、シリコン基板50の第1面(主
面)側に印加される圧力P1と、第2面(裏面)側から
印加される圧力P2との差圧により静電容量が変化する
感圧容量部500と、静電容量の変化しない基準容量部
600とが併設されて構成されている。
In this capacitance type pressure sensor, the pressure reference chamber is not sealed, and the pressure P 1 applied to the first surface (main surface) of the silicon substrate 50 and the pressure P 1 applied to the second surface (back surface) capacitance due to the pressure difference between the pressure P 2 applied from the the pressure sensitive capacitance portion 500 which changes the reference capacitor portion 600 does not change in capacitance is constituted by juxtaposed.

【0106】感圧容量部500は、基板50の第1面側
に形成された第1の下部電極60、基板50の第2面側
に開口形成された第1の圧力導入口、この導入口につな
がった第1の圧力基準室(圧力導入室)151、基板5
0の主面側に形成された可動ダイヤフラム300を備え
る。また、基準容量部600は、基板50に形成された
第2の下部電極70、基板50の第1面側に形成された
第2の圧力導入口162、この導入口162につながっ
た第2の圧力基準室(圧力導入室)152、基板の第1
面側に形成された不動メンブレン350を備える。
The pressure-sensitive capacitance section 500 includes a first lower electrode 60 formed on the first surface side of the substrate 50, a first pressure introduction port formed on the second surface side of the substrate 50, Pressure reference chamber (pressure introduction chamber) 151 and substrate 5 connected to
0 is provided with a movable diaphragm 300 formed on the main surface side. In addition, the reference capacitance unit 600 includes a second lower electrode 70 formed on the substrate 50, a second pressure inlet 162 formed on the first surface side of the substrate 50, and a second pressure inlet 162 connected to the inlet 162. Pressure reference chamber (pressure introduction chamber) 152, first substrate
An immovable membrane 350 formed on the surface side is provided.

【0107】基板50は、n型の(100)面方位の単
結晶シリコン基板であり、この基板の第1面側には不純
物として例えばボロンがイオン注入により高濃度、具体
的には5×1019/cm3以上の濃度となるように添
加、拡散されp型半導体領域が形成されている。そし
て、この不純物領域に、感圧容量部500では第1の下
部電極60、第1の下部電極リード61、第1の下部電
極接続端子62が構成され、基準容量部600では、第
2の下部電極70、第2の下部電極リード71、第2の
下部電極接続端子72が構成されている。
The substrate 50 is an n-type (100) oriented single-crystal silicon substrate. On the first surface side of the substrate, for example, boron as an impurity is doped at a high concentration by ion implantation, specifically, 5 × 10 5 A p-type semiconductor region is formed by adding and diffusing so as to have a concentration of 19 / cm 3 or more. In the impurity region, a first lower electrode 60, a first lower electrode lead 61, and a first lower electrode connection terminal 62 are formed in the pressure-sensitive capacitance portion 500, and a second lower electrode 60 is formed in the reference capacitance portion 600. An electrode 70, a second lower electrode lead 71, and a second lower electrode connection terminal 72 are configured.

【0108】なお、後に基板50の第2面側から第1の
圧力導入口161が基板50を貫通して感圧容量部50
0の中央領域に形成されるため、第1の下部電極60
は、この導入口側壁に露出しないよう、導入口161の
径より大きい開口部が中央領域に設けられている。ま
た、第2の下部電極70は、第1の下部電極60と同じ
面積とする必要があるため第1の下部電極60と同じパ
ターンに形成されている。
Incidentally, the first pressure inlet 161 penetrates through the substrate 50 from the second surface side of the substrate 50 later.
0, the first lower electrode 60
An opening larger than the diameter of the inlet 161 is provided in the central region so as not to be exposed on the side wall of the inlet. Further, the second lower electrode 70 needs to have the same area as the first lower electrode 60, and thus is formed in the same pattern as the first lower electrode 60.

【0109】基板50の第1面及び第2面には、それぞ
れ耐エッチング特性を有する第1の基板保護膜80、第
2の基板保護膜82が形成されている。この保護膜8
0、82は、減圧CVDによって例えば100nmの厚
さに成膜された窒化シリコン膜からなる。また、第1の
基板保護膜80の上の感圧容量部500及び基準容量部
600の形成領域には、予め多結晶シリコンからなる犠
牲膜90が被覆形成され、後に除去されて第1及び第2
の圧力導入室151、152となる。この犠牲膜90及
び保護膜80を覆うように第1の絶縁性ダイヤフラム膜
100が被覆形成されている。この第1の絶縁性ダイヤ
フラム膜100は、減圧CVDにより例えば200nm
の厚さに成膜された窒化シリコン膜からなる。
On the first and second surfaces of the substrate 50, a first substrate protection film 80 and a second substrate protection film 82 having etching resistance are formed, respectively. This protective film 8
Numerals 0 and 82 are made of a silicon nitride film formed to a thickness of, for example, 100 nm by low pressure CVD. Further, a sacrificial film 90 made of polycrystalline silicon is previously formed on the formation region of the pressure-sensitive capacitance portion 500 and the reference capacitance portion 600 on the first substrate protection film 80, and the first and second sacrificial films 90 are removed later. 2
Are the pressure introduction chambers 151 and 152. A first insulating diaphragm film 100 is formed so as to cover the sacrificial film 90 and the protective film 80. The first insulating diaphragm film 100 is formed, for example, to 200 nm by low pressure CVD.
Made of a silicon nitride film having a thickness of

【0110】前記第1の絶縁性ダイヤフラム膜100上
の受圧領域であって、第1の下部電極60と対向する位
置には、第1の上部電極110が形成され、この第1の
上部電極110から受圧領域外に第1の上部電極リード
111が引き出され、更に第1の上部電極接続端子11
2が構成されている。また、基準容量部形成領域では、
上記第1の絶縁性ダイヤフラム膜100上において、第
2の下部電極70との対向位置に第2の上部電極120
が形成され、この第2の上部電極120から第2の上部
電極リード121が引き出され、更に第2の上部電極接
続端子122が構成されている。
A first upper electrode 110 is formed in a pressure-receiving region on the first insulating diaphragm film 100 and opposed to the first lower electrode 60. , The first upper electrode lead 111 is drawn out of the pressure receiving region, and the first upper electrode connection terminal 11
2 are configured. Further, in the reference capacitance portion forming region,
On the first insulating diaphragm film 100, the second upper electrode 120 is located at a position facing the second lower electrode 70.
Are formed, a second upper electrode lead 121 is drawn out from the second upper electrode 120, and a second upper electrode connection terminal 122 is formed.

【0111】これら第1及び第2の上部電極110、1
20と、第1及び第2の上部電極リード111、121
と、更に第1及び第2の上部電極接続端子112、12
2とは、全て同一の半導体膜170から形成されてい
る。この半導体膜170は、減圧CVDにより成膜され
た厚さ200nmの多結晶シリコン膜からなる。更に、
この多結晶シリコン膜170には、不純物として、例え
ばイオン注入によってボロンが高濃度、具体的には5×
1019/cm3以上添加、拡散され、p型導電性が与え
られている。
The first and second upper electrodes 110, 1
20 and first and second upper electrode leads 111 and 121
And the first and second upper electrode connection terminals 112 and 12
2 are all formed from the same semiconductor film 170. This semiconductor film 170 is formed of a polycrystalline silicon film having a thickness of 200 nm formed by low-pressure CVD. Furthermore,
This polycrystalline silicon film 170 has a high concentration of boron as an impurity, for example, by ion implantation, specifically 5 ×.
It is added and diffused by 10 19 / cm 3 or more to give p-type conductivity.

【0112】また、第2の絶縁性ダイヤフラム膜130
は、この半導体膜170を覆うように形成されている。
上記第1および第2の絶縁性ダイヤフラム膜は、例えば
減圧CVDにより成膜した窒化シリコン膜を用いてい
る。
Further, the second insulating diaphragm film 130
Are formed so as to cover the semiconductor film 170.
As the first and second insulating diaphragm films, for example, a silicon nitride film formed by low-pressure CVD is used.

【0113】そして、他の実施形態と同様に、この第2
の絶縁性ダイヤフラム膜130を覆うように、例えば
1.5μmの厚さの熱応力緩和膜200が形成されてい
る。この熱応力緩和膜200は、上記第1および第2の
絶縁性ダイヤフラム膜よりも基板50の熱膨張係数に近
い係数を有する材料を用いて形成されており、例えば、
プラズマCVDにより成膜した窒化シリコン膜よりな
る。
Then, as in the other embodiments, the second
The thermal stress relaxation film 200 having a thickness of, for example, 1.5 μm is formed so as to cover the insulating diaphragm film 130. The thermal stress relaxation film 200 is formed using a material having a coefficient closer to the coefficient of thermal expansion of the substrate 50 than the first and second insulating diaphragm films.
It is made of a silicon nitride film formed by plasma CVD.

【0114】次に、実施形態6に係るセンサの製造方法
について上述の実施形態と異なる事項を中心に説明す
る。基板50は、上述のようにn型の(100)面方位
の単結晶シリコン基板で、この基板の第1面側にはボロ
ンがイオン注入により5×1019/cm3以上の濃度導
入され、第1の下部電極60、第1の下部電極リード6
1、第1の下部電極接続端子62、第2の下部電極7
0、第2の下部電極リード71、第2の下部電極接続端
子72が構成される。
Next, a method of manufacturing the sensor according to the sixth embodiment will be described focusing on matters different from the above-described embodiment. The substrate 50 is an n-type (100) plane single crystal silicon substrate as described above, and boron is introduced into the first surface side of the substrate by ion implantation at a concentration of 5 × 10 19 / cm 3 or more. First lower electrode 60, first lower electrode lead 6
1, first lower electrode connection terminal 62, second lower electrode 7
0, a second lower electrode lead 71, and a second lower electrode connection terminal 72.

【0115】下部電極60、70等を基板50に形成し
た後、基板50の第1面側に第1の基板保護膜80を形
成し、第2面側には第2の基板保護膜82を形成する。
次に、上記第1の基板保護膜80の上に犠牲膜90を形
成するが、その前に、受圧領域中の所定位置において第
1の基板保護膜80を直径10μmの領域だけ除去し、
第1の基板保護膜開口部81を形成する。
After the lower electrodes 60 and 70 are formed on the substrate 50, a first substrate protective film 80 is formed on the first surface side of the substrate 50, and a second substrate protective film 82 is formed on the second surface side. Form.
Next, a sacrificial film 90 is formed on the first substrate protective film 80. Before that, the first substrate protective film 80 is removed only at a predetermined position in the pressure receiving region by a region having a diameter of 10 μm.
A first substrate protective film opening 81 is formed.

【0116】基板50の第1面側に、犠牲膜90を形成
してこの犠牲膜90を第1及び第2の圧力導入室15
1、152に応じた所定パターンにエッチングした後、
窒化シリコン膜からなる第1の絶縁性ダイヤフラム膜1
00を形成する(厚さ200nm)。
On the first surface side of the substrate 50, a sacrificial film 90 is formed, and the sacrificial film 90 is formed on the first and second pressure introducing chambers 15.
After etching into a predetermined pattern corresponding to 1, 152,
First insulating diaphragm film 1 made of a silicon nitride film
00 (thickness: 200 nm).

【0117】更に多結晶シリコン膜170を形成し、こ
の膜170に不純物(ボロン)を高濃度、具体的には、
5×1019/cm3以上導入し所定パターンにエッチン
グして、第1の上部電極110、第1の上部電極リード
111、第1の上部電極接続端子112、第2の上部電
極120、第2の上部電極リード121、第2の上部電
極接続端子122を形成する。
Further, a polycrystalline silicon film 170 is formed, and an impurity (boron) is added to this film 170 at a high concentration, specifically,
Introducing at least 5 × 10 19 / cm 3 and etching into a predetermined pattern, the first upper electrode 110, the first upper electrode lead 111, the first upper electrode connection terminal 112, the second upper electrode 120, the second upper electrode The upper electrode lead 121 and the second upper electrode connection terminal 122 are formed.

【0118】次に、これら上部電極及びその電極リー
ド、接続端子全体を覆うように窒化シリコン膜からなる
第2の絶縁性ダイヤフラム膜130を形成する(厚さ2
00nm)。
Next, a second insulating diaphragm film 130 made of a silicon nitride film is formed so as to cover these upper electrodes, their electrode leads, and the entire connection terminals.
00 nm).

【0119】第2の絶縁性ダイヤフラム膜130形成
後、第1の基板保護膜開口部81と対向するように基板
50の第2面側の第2の基板保護膜82に、一辺が75
0μmの第2の基板保護膜開口部83を形成する。第2
の基板保護膜開口部83を形成した後、基板50の第1
面側では、基準容量部600において、第2の絶縁性ダ
イヤフラム130、第1の絶縁性ダイヤフラム100を
貫通して犠牲膜90に到達する直径10μm程度の第2
のエッチング液注入口142をフォトエッチングによっ
て形成する。
After the formation of the second insulating diaphragm film 130, the second substrate protective film 82 on the second surface side of the substrate 50 has a side of 75
A second substrate protection film opening 83 of 0 μm is formed. Second
After forming the substrate protective film opening 83 of FIG.
On the surface side, in the reference capacitance section 600, the second insulating film 130 having a diameter of about 10 μm that reaches the sacrificial film 90 through the second insulating diaphragm 130 and the first insulating diaphragm 100.
Is formed by photoetching.

【0120】その後、エッチング液として、例えば、水
酸化テトラメチルアンモニウム水溶液を用い、上記第2
の基板保護膜開口部83で露出した基板50を異方性エ
ッチングし基板を貫通する第1の圧力導入口161を形
成する。更にこの第1の圧力導入口161を第1のエッ
チング液注入口とし、この注入口を介して露出した犠牲
膜90をエッチングし、また第2のエッチング液注入口
142を介して露出した犠牲膜90をエッチング除去す
る。犠牲膜90が全てをエッチング除去されると、感圧
容量部500には、第1の圧力導入口161につながっ
た第1の圧力導入室151となる空洞が形成され、基準
容量部600では、第2の圧力導入口162につながっ
た第2の圧力導入室152となる空洞が形成される。
Thereafter, for example, an aqueous solution of tetramethylammonium hydroxide is used as an etching solution,
The substrate 50 exposed at the substrate protective film opening 83 is anisotropically etched to form a first pressure inlet 161 penetrating the substrate. Further, the first pressure inlet 161 is used as a first etching liquid inlet, the sacrificial film 90 exposed through the inlet is etched, and the sacrificial film exposed through the second etching liquid inlet 142 is etched. 90 is removed by etching. When the sacrifice film 90 is entirely removed by etching, a cavity serving as the first pressure introduction chamber 151 connected to the first pressure introduction port 161 is formed in the pressure-sensitive capacitance section 500. In the reference capacitance section 600, A cavity that forms the second pressure introduction chamber 152 connected to the second pressure introduction port 162 is formed.

【0121】本実施形態6では、上述のように第1及び
第2の下部電極60、70、第1及び第2の上部電極1
10、120は全て、不純物が高濃度に注入され、具体
的には例えばボロンイオンが5×1019/cm3の濃度
注入されたp型半導体で形成されており、このような高
濃度不純物領域は、上記水酸化テトラメチルアンモニウ
ム水溶液に対して耐エッチング性を備えている。
In the sixth embodiment, as described above, the first and second lower electrodes 60 and 70, and the first and second upper electrodes 1
10 and 120 are all formed of a p-type semiconductor into which impurities are implanted at a high concentration, specifically, for example, boron ions implanted at a concentration of 5 × 10 19 / cm 3. Has etching resistance to the aqueous solution of tetramethylammonium hydroxide.

【0122】図14は、第2の基板保護膜開口部83の
形成位置が、第1の下部電極60に対して理想的な位置
からずれた場合に形成される第1の圧力導入口161の
状態を示している。なお、図14は、上述の図11のG
−H線に沿った断面を示しており、図14において点線
で示す位置が理想的な第1の圧力導入口161である。
開口部83が理想的な位置からずれた場合、基板50に
対する異方性エッチングが進行すると、図中Aで囲んだ
領域に示されるように、第1の下部電極60が第1の圧
力導入口161の側壁において露出し、水酸化テトラメ
チルアンモニウム水と接触する。しかし、第1の下部電
極60は高濃度の不純物が導入されて形成されており、
このエッチング液に対して耐性を備える。このため、エ
ッチング液に晒されても第1の下部電極60が受ける浸
食は小さく、第1の圧力導入口161が理想的な位置に
形成された場合と同様の第1の圧力導入室151が形成
され、感圧容量部500での容量変化、ひいてはセンサ
特性に影響を及ぼすことが防止される。
FIG. 14 shows the first pressure inlet 161 formed when the formation position of the second substrate protective film opening 83 is shifted from the ideal position with respect to the first lower electrode 60. The state is shown. Note that FIG. 14 is the same as G in FIG.
FIG. 14 shows a cross section taken along line -H, and the position shown by the dotted line in FIG. 14 is the ideal first pressure introduction port 161.
When the opening 83 is deviated from the ideal position and the anisotropic etching of the substrate 50 proceeds, as shown in a region surrounded by A in the figure, the first lower electrode 60 is connected to the first pressure introducing port. 161 is exposed on the side wall and is in contact with aqueous tetramethylammonium hydroxide. However, the first lower electrode 60 is formed by introducing a high concentration of impurities.
It has resistance to this etchant. For this reason, even if the first lower electrode 60 is exposed to the etching solution, the erosion received by the first lower electrode 60 is small, and the first pressure introducing chamber 151 similar to the case where the first pressure introducing port 161 is formed at an ideal position is formed. This prevents the change in capacitance in the pressure-sensitive capacitance section 500 and the influence on the sensor characteristics.

【0123】また、第2及び第1の絶縁性ダイヤフラム
膜130,100に微少な欠陥があると、上記水酸化テ
トラメチルアンモニウム水溶液によるエッチングの際
に、第1及び第2の上部電極110,120が、この水
酸化テトラメチルアンモニウム水溶液に晒される可能性
がある。しかし、この第1及び第2の上部電極110,
120も多結晶シリコン膜に対し、下部電極と同様に高
濃度(5×1019/cm3)に不純物が注入されてお
り、水酸化テトラメチルアンモニウム水溶液に対して耐
エッチング性を備えている。このため、下部電極及び上
部電極のいずれもエッチングされにくく、センサ素子を
安定して形成する事が可能となっている。
If there are minute defects in the second and first insulating diaphragm films 130 and 100, the first and second upper electrodes 110 and 120 are not etched during the etching with the tetramethylammonium hydroxide aqueous solution. May be exposed to this aqueous tetramethylammonium hydroxide solution. However, the first and second upper electrodes 110,
120 also has a high concentration (5 × 10 19 / cm 3 ) of impurities implanted in the polycrystalline silicon film as in the case of the lower electrode, and has an etching resistance to an aqueous solution of tetramethylammonium hydroxide. Therefore, both the lower electrode and the upper electrode are hardly etched, and the sensor element can be stably formed.

【0124】感圧容量部500に第1の圧力導入室15
1を形成し、基準容量部600に第2の圧力導入室15
2を形成した後、第1の絶縁性ダイヤフラム膜130を
貫通するように第1の上部電極接続端子112に到達す
る第1の上部電極接続孔113と、第2の上部電極接続
端子122に到達する第2の上部電極接続孔123を形
成する。更に、第2及び第1の絶縁性ダイヤフラム13
0,100と、第1の基板保護膜80を貫通して第1の
下部電極接続端子62に到達する第1の下部電極接続孔
63と、第2の下部電極接続端子72に到達する第2の
下部電極接続孔73を形成する。
The first pressure introducing chamber 15 is provided in the pressure-sensitive capacity section 500.
1 and the second pressure introduction chamber 15
After forming the second, the first upper electrode connection hole 113 reaching the first upper electrode connection terminal 112 and the second upper electrode connection terminal 122 so as to penetrate the first insulating diaphragm film 130. A second upper electrode connection hole 123 is formed. Further, the second and first insulating diaphragms 13
0, 100, a first lower electrode connection hole 63 penetrating through the first substrate protective film 80 and reaching the first lower electrode connection terminal 62, and a second lower electrode reaching the second lower electrode connection terminal 72. The lower electrode connection hole 73 is formed.

【0125】各接続孔形成後、基板50の第1面側全域
にアルミニウムを被覆形成し、接続孔にこのアルミニウ
ムを埋め込んで、接続孔の上下の導電領域を接続する。
これにより、第1及び第2の下部電極60,70は、そ
れぞれ第1及び第2の下部電極出力端子65,75に接
続され、第1及び第2の上部電極110,120は、そ
れぞれ第1及び第2の上部電極出力端子115,125
に接続される。
After the formation of each connection hole, aluminum is coated on the entire first surface side of the substrate 50, and this connection hole is filled with aluminum to connect the conductive regions above and below the connection hole.
As a result, the first and second lower electrodes 60 and 70 are connected to the first and second lower electrode output terminals 65 and 75, respectively, and the first and second upper electrodes 110 and 120 are respectively connected to the first and second lower electrodes 110 and 120. And second upper electrode output terminals 115 and 125
Connected to.

【0126】更に、第2の絶縁性ダイヤフラム膜130
を覆うように、熱応力緩和膜200としてプラズマCV
Dにより窒化シリコン膜を1.5μmの厚さに形成す
る。最後に、フォトエッチングにより、第1及び第2の
上部電極出力端子115,125、第1及び第2の下部
電極出力端子65,75及び第2のエッチング液注入口
142の上の熱応力緩和膜200を除去する。
Further, the second insulating diaphragm film 130
Plasma CV as thermal stress relaxation film 200 so as to cover
D forms a silicon nitride film to a thickness of 1.5 μm. Finally, the thermal stress relaxation film on the first and second upper electrode output terminals 115 and 125, the first and second lower electrode output terminals 65 and 75, and the second etchant inlet 142 is formed by photoetching. Remove 200.

【0127】このようにして得られる本実施形態6の静
電容量型圧力センサは、その感圧容量部500では、第
1の圧力導入室151上に可動ダイヤフラム300が形
成され、基準容量部600には第2の圧力導入室152
上に不動メンブレン350が形成される。なお、可動ダ
イヤフラム300は、第1の圧力導入室151の上面側
に位置する第1の絶縁性ダイヤフラム膜100、半導体
膜(第1の上部電極)170、第2の絶縁性ダイヤフラ
ム膜130および熱応力緩和膜200より構成されてい
る。一方、不動メンブレン350は、第2の圧力導入室
152の上面側に位置する第1の絶縁性ダイヤフラム膜
100、半導体膜(第2の上部電極)170、第2の絶
縁性ダイヤフラム膜130及び熱応力緩和膜200によ
り構成されている。
In the thus-obtained capacitance type pressure sensor of Embodiment 6, the movable diaphragm 300 is formed on the first pressure introducing chamber 151 in the pressure-sensitive capacitance section 500, and the reference capacitance section 600 Has a second pressure introduction chamber 152
An immobile membrane 350 is formed thereon. The movable diaphragm 300 includes a first insulating diaphragm film 100, a semiconductor film (first upper electrode) 170, a second insulating diaphragm film 130, and a thermal insulating film 100 located on the upper surface side of the first pressure introducing chamber 151. It is composed of a stress relaxation film 200. On the other hand, the immovable membrane 350 includes the first insulating diaphragm film 100, the semiconductor film (second upper electrode) 170, the second insulating diaphragm film 130, and the thermal insulating film located on the upper surface side of the second pressure introducing chamber 152. It is composed of a stress relaxation film 200.

【0128】そして、このような構成の本実施形態6の
センサは、図12中、矢印で示す方向から第1の圧力P
1及び第2の圧力P2が印加されると、P1とP2の圧力差
に応じて、感圧容量部500の可動ダイヤフラム300
が変形する。そして、この変形により可動ダイヤフラム
300を構成する第1の上部電極110と第1の下部電
極60との間隙が変化し、第1の上部電極110と第1
の下部電極60とで形成されるキャパシタの静電容量
(Cx)が変化する。従って、この静電容量を検出する
ことによって第1の圧力P1と第1の圧力P2との圧力差
が検出される。一方、基準容量部600の不動メンブレ
ン350は、この不動メンブレン350上の圧力と第2
の圧力導入室152の圧力とが同じであるため、印加圧
力によってたわむことはない。従って、基準容量部60
0の第2の上部電極120と第2の下部電極70とで形
成されるキャパシタの静電容量(CR)は変化しない。
The sensor according to the sixth embodiment having the above-described configuration has the first pressure P in the direction indicated by the arrow in FIG.
When the first and second pressures P 2 are applied, the movable diaphragm 300 of the pressure-sensitive capacitance section 500 is changed according to the pressure difference between P 1 and P 2.
Is deformed. The deformation changes the gap between the first upper electrode 110 and the first lower electrode 60 constituting the movable diaphragm 300, and the first upper electrode 110 and the first upper electrode 110
The capacitance (C x ) of the capacitor formed with the lower electrode 60 changes. Therefore, the pressure difference between the first pressure P 1 and the first pressure P 2 is detected by detecting the capacitance. On the other hand, the immovable membrane 350 of the reference capacity section 600
Is the same as the pressure in the pressure introduction chamber 152, and therefore does not bend due to the applied pressure. Therefore, the reference capacitance unit 60
The capacitance (C R ) of the capacitor formed by the second upper electrode 120 and the second lower electrode 70 does not change.

【0129】以上のような本実施形態6に係るセンサ
は、他の実施形態と同様に、上述の図4に示すスイッチ
トキャパシタ型容量検出回路に接続することで、印加さ
れた圧力の差(相対圧力)を検出することができる。
As described above, the sensor according to the sixth embodiment is connected to the above-described switched-capacitor-type capacitance detection circuit shown in FIG. Pressure) can be detected.

【0130】本実施形態6のセンサを図4の回路に接続
する場合、感圧容量部500の第1の下部電極出力端子
65をスイッチSW1に接続し、第1の上部電極出力端
子115は、オペアンプの負入力端に接続する。また、
基準容量部600の第2の下部電極出力端子75は、ス
イッチSW2端に接続し、第2の上部電極出力端子12
5は、オペアンプの負入力端に接続する。なお、オペア
ンプは、感圧容量部500及び基準容量部600におい
て変化した微少な電荷を検出している。p型拡散層によ
って形成された本実施形態6の第1及び第2の下部電極
60、70は、n型単結晶シリコン基板50からのリー
ク電流により電荷が注入されるとセンサ性能が低下して
しまう。従って、上記のように上部電極をオペアンプの
負入力端子に接続する構成を採用することが好適であ
る。
When the sensor of the sixth embodiment is connected to the circuit of FIG. 4, the first lower electrode output terminal 65 of the pressure-sensitive capacitance section 500 is connected to the switch SW1, and the first upper electrode output terminal 115 Connect to the negative input terminal of the operational amplifier. Also,
The second lower electrode output terminal 75 of the reference capacitance unit 600 is connected to the switch SW2 end, and the second upper electrode output terminal 12
5 is connected to the negative input terminal of the operational amplifier. Note that the operational amplifier detects minute charges that have changed in the pressure-sensitive capacitance unit 500 and the reference capacitance unit 600. In the first and second lower electrodes 60 and 70 of the sixth embodiment formed by the p-type diffusion layers, when charge is injected by a leak current from the n-type single crystal silicon substrate 50, the sensor performance deteriorates. I will. Therefore, it is preferable to adopt a configuration in which the upper electrode is connected to the negative input terminal of the operational amplifier as described above.

【0131】本実施形態6では、相対圧力を検出する静
電容量型差圧センサである点が特徴であるが、更に、第
1及び第2の下部電極と、第1及び第2の上部電極が共
に5×1019/cm3以上の高濃度不純物導入領域によ
り構成されているという特徴も有する。上述のように高
濃度不純物領域によって下部電極及び上部電極を形成す
ることで、基板50及び犠牲膜エッチング時に耐エッチ
ング性を発揮させ、特性のバラツキの小さいセンサを製
造することを可能としている。また更に、高濃度不純物
領域によって下部電極及び上部電極を形成することで、
上記実施形態5と同様に、これらの電極の抵抗を低減で
き、センサの感度の温度係数や、応答周波数に対しても
大きな影響を及ぼす。以下、感度の温度係数や応答周波
数に及ぼす電極の抵抗について説明する。
The sixth embodiment is characterized in that it is a capacitance type differential pressure sensor for detecting a relative pressure, and further comprises a first and a second lower electrode and a first and a second upper electrode. Are characterized by being formed of a high-concentration impurity introduction region of 5 × 10 19 / cm 3 or more. By forming the lower electrode and the upper electrode with the high-concentration impurity regions as described above, etching resistance is exhibited at the time of etching the substrate 50 and the sacrificial film, and it is possible to manufacture a sensor having small variations in characteristics. Further, by forming the lower electrode and the upper electrode by the high concentration impurity region,
As in the case of the fifth embodiment, the resistance of these electrodes can be reduced, and this greatly affects the temperature coefficient of the sensitivity of the sensor and the response frequency. Hereinafter, the temperature coefficient of the sensitivity and the resistance of the electrode on the response frequency will be described.

【0132】上述の実施形態5において説明したよう
に、図15に示す従来のセンサにおいて、下部電極を基
板50にボロンを1×1019/cm3の濃度導入して作
成した場合、該下部電極60、70の抵抗は200Ω程
度となる。また、同様に第1及び上部電極を多結晶シリ
コン膜にボロンを1×1019/cm3の濃度導入して形
成した場合、該上部電極の抵抗は10kΩとなる。そし
て、下部電極の抵抗値が200Ωの場合、感度の温度係
数は−1000ppm/℃、上部電極の抵抗値が10k
Ωの場合、応答周波数は10kHzにもなる。
As described in the fifth embodiment, in the conventional sensor shown in FIG. 15, when the lower electrode is formed by introducing boron into the substrate 50 at a concentration of 1 × 10 19 / cm 3 , the lower electrode is formed. The resistances of 60 and 70 are about 200Ω. Similarly, when the first and upper electrodes are formed by introducing boron into the polycrystalline silicon film at a concentration of 1 × 10 19 / cm 3 , the resistance of the upper electrode becomes 10 kΩ. When the resistance value of the lower electrode is 200Ω, the temperature coefficient of sensitivity is −1000 ppm / ° C., and the resistance value of the upper electrode is 10 k.
In the case of Ω, the response frequency is as high as 10 kHz.

【0133】しかし本実施形態6のように下部電極及び
上部電極の抵抗を不純物濃度を高くすることで低減する
ことにより、センサの応答周波数を図15に示すような
従来のセンサの約10倍以上の100kHzとすること
が可能となる。また、感度の温度係数については、少な
くとも上述の実施形態1〜5と絶対値で同程度が実現さ
れ、図15に示すような従来のセンサと比較して3分の
1以下の−300ppm/℃とできる。
However, by lowering the resistance of the lower electrode and the upper electrode by increasing the impurity concentration as in the sixth embodiment, the response frequency of the sensor is about 10 times or more that of the conventional sensor as shown in FIG. Of 100 kHz. Further, the temperature coefficient of sensitivity is at least equivalent to the absolute value of the above-described first to fifth embodiments, and is lower than that of the conventional sensor as shown in FIG. And can be.

【0134】[0134]

【発明の効果】以上の説明より明らかなように、本発明
の静電容量型圧力センサは感圧容量部の可動ダイヤフラ
ムの構成として基板の熱膨張係数に近い材料を用いた熱
応力緩和膜を備える。これにより、第1および第2の絶
縁性ダイヤフラム膜の熱膨張係数が基板の該係数に近づ
けることができなくとも、可動ダイヤフラムの平均的な
熱膨張係数を基板に近づけることができる。従って、可
動タイヤフラムに発生する熱応力を低減でき、零点、感
度の温度依存性の小さいセンサを得ることができる。
As is apparent from the above description, the capacitance type pressure sensor of the present invention has a structure in which the movable diaphragm of the pressure-sensitive capacitance portion has a thermal stress relaxation film using a material close to the thermal expansion coefficient of the substrate. Prepare. Thereby, even if the thermal expansion coefficients of the first and second insulating diaphragm films cannot approach the coefficient of the substrate, the average thermal expansion coefficient of the movable diaphragm can be approximated to the substrate. Therefore, thermal stress generated in the movable tire flam can be reduced, and a sensor having zero temperature and small sensitivity-dependent temperature can be obtained.

【0135】また、感圧容量部に近接して基準容量部を
設けることにより、これら2つの容量部の容量差をとれ
ば、温度の影響を相殺することができる。従って、より
一層センサの、零点、感度の温度依存性を小さくでき
る。
Further, by providing the reference capacitance portion close to the pressure-sensitive capacitance portion, if the capacitance difference between these two capacitance portions is obtained, the influence of the temperature can be canceled. Therefore, the temperature dependence of the zero point and the sensitivity of the sensor can be further reduced.

【0136】また、半導体プロセスの薄膜形成技術や犠
牲膜のエッチング技術を用いて、可動ダイヤフラムを高
い精度で形成できるため、キャパシタを構成する対向電
極の狭い間隙の形成が容易になり、静電容量型圧力セン
サの小型化、高感度化が可能となる。しかも、構成要素
の殆どを基板の1面に対する加工処理により製作できる
ため、集積回路とを一体化した、いわゆる集積化センサ
の製造に極めて好適なものである。
Further, since the movable diaphragm can be formed with high precision by using the thin film forming technique of the semiconductor process and the etching technique of the sacrificial film, it is easy to form a narrow gap between the opposing electrodes constituting the capacitor, and the capacitance is increased. The size of the pressure sensor can be reduced and the sensitivity can be increased. Moreover, since most of the components can be manufactured by processing one surface of the substrate, it is extremely suitable for manufacturing a so-called integrated sensor integrated with an integrated circuit.

【0137】更に、本発明のセンサは、感度や応答性な
どに優れ、絶対圧力検出用としても、相対圧力検出用の
いずれのセンサとしても優れた特性を発揮することがで
きる。
Further, the sensor of the present invention is excellent in sensitivity, responsiveness, etc., and can exhibit excellent characteristics as either a sensor for detecting absolute pressure or a sensor for detecting relative pressure.

【0138】また、下部電極及び上部電極における不純
物濃度を十分高くすることで、電極における抵抗を低減
でき、高速応答で、かつ感度の温度依存性の小さい優れ
た特性のセンサを得ることができる。
Further, by sufficiently increasing the impurity concentrations in the lower electrode and the upper electrode, the resistance of the electrodes can be reduced, and a sensor having high speed response and excellent characteristics with small temperature dependence of sensitivity can be obtained.

【0139】更に、高濃度の不純物拡散層から下部電極
及び上部電極を形成することで、犠牲膜をエッチングし
て圧力基準室(圧力導入室)を形成する際に、用いるエ
ッチング液に対し耐性を持たせることができる。このた
め、犠牲膜エッチング時に電極が浸食をうけて静電容量
にバラツキが発生することを防止することも可能であ
る。
Further, by forming the lower electrode and the upper electrode from the high-concentration impurity diffusion layer, the sacrifice film is etched to form a pressure reference chamber (pressure introduction chamber), so that resistance to an etchant used is improved. You can have. For this reason, it is also possible to prevent the electrodes from being eroded during the etching of the sacrificial film and causing variations in capacitance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る静電容量型圧力センサの概略平
面構成を示す図である。
FIG. 1 is a diagram showing a schematic plan configuration of a capacitance type pressure sensor according to the present invention.

【図2】 図1のA−B線に沿った静電容量型圧力セン
サの感圧容量部と基準容量部の断面構成を示す図であ
る。
FIG. 2 is a diagram showing a cross-sectional configuration of a pressure-sensitive capacitance portion and a reference capacitance portion of the capacitance-type pressure sensor along the line AB in FIG.

【図3】 図1のC−D線に沿った静電容量型圧力セン
サの感圧容量部およびその出力端子部の断面構成を示す
図である。
FIG. 3 is a diagram illustrating a cross-sectional configuration of a pressure-sensitive capacitance portion and an output terminal portion of the capacitance-type pressure sensor along a line CD in FIG. 1;

【図4】 容量検出回路の構成を示す図である。FIG. 4 is a diagram illustrating a configuration of a capacitance detection circuit.

【図5】 熱応力緩和膜の厚さと可動ダイヤフラムの熱
応力との関係を表わすグラフである。
FIG. 5 is a graph showing the relationship between the thickness of a thermal stress relaxation film and the thermal stress of a movable diaphragm.

【図6】 本発明の実施形態2に係る静電容量型圧力セ
ンサの断面構成を示す図である。
FIG. 6 is a diagram illustrating a cross-sectional configuration of a capacitance-type pressure sensor according to a second embodiment of the present invention.

【図7】 本発明の実施形態3に係る静電容量型圧力セ
ンサの平面構成を示す図である。
FIG. 7 is a diagram showing a planar configuration of a capacitance type pressure sensor according to Embodiment 3 of the present invention.

【図8】 本発明の実施形態4に係る静電容量型圧力セ
ンサの平面構成を示す図である。
FIG. 8 is a diagram showing a planar configuration of a capacitance type pressure sensor according to a fourth embodiment of the present invention.

【図9】 本発明に係る静電容量型圧力センサの下部電
極の抵抗値とセンサの感度の温度係数との関係を示す図
である。
FIG. 9 is a diagram showing a relationship between a resistance value of a lower electrode of the capacitance type pressure sensor according to the present invention and a temperature coefficient of sensitivity of the sensor.

【図10】 本発明に係る静電容量型圧力センサの上部
電極の抵抗値とセンサの応答周波数との関係を示す図で
ある。
FIG. 10 is a diagram showing the relationship between the resistance value of the upper electrode of the capacitance type pressure sensor according to the present invention and the response frequency of the sensor.

【図11】 本発明の実施形態6に係る静電容量型圧力
センサを示す概略平面構成を示す図である。
FIG. 11 is a diagram illustrating a schematic plan configuration illustrating a capacitance-type pressure sensor according to a sixth embodiment of the present invention.

【図12】 図11のE−F線に沿った静電容量型圧力
センサの感圧容量部と基準容量部の断面構成を示す図で
ある。
12 is a diagram illustrating a cross-sectional configuration of a pressure-sensitive capacitance portion and a reference capacitance portion of the capacitance-type pressure sensor along the line EF in FIG. 11;

【図13】 図11のG−H線に沿った静電容量型圧力
センサの感圧容量部およびその出力端子部の断面構成を
示す図である。
13 is a diagram illustrating a cross-sectional configuration of a pressure-sensitive capacitance portion of the capacitance-type pressure sensor and an output terminal portion thereof along line GH in FIG. 11;

【図14】 本発明の実施形態6に係る静電容量型圧力
センサの製造方法の特徴について説明する図である。
FIG. 14 is a diagram illustrating characteristics of a method of manufacturing a capacitance type pressure sensor according to Embodiment 6 of the present invention.

【図15】 従来の静電容量型圧力センサの断面図であ
る。
FIG. 15 is a sectional view of a conventional capacitance type pressure sensor.

【符号の説明】[Explanation of symbols]

50 基板、60 第1の下部電極、70 第2の下部
電極、80,82 基板保護膜、81 第1の基板保護
膜開口部、83 第2の基板保護膜開口部、90 犠牲
膜、100 第1の絶縁性ダイヤフラム膜、110 第
1の上部電極、120 第2の上部電極、130 第2
の絶縁性ダイヤフラム膜、141 第1のエッチング液
注入口、142 第2のエッチング液注入口、151
第1の圧力導入室(第1の圧力基準室)、152 第2
の圧力導入室、161 第1の圧力導入口(第1のエッ
チング液注入口)、162 第2の圧力導入室(第2の
圧力基準室)、170 半導体膜(多結晶シリコン
膜)、200 熱応力緩和膜、300 可動ダイヤフラ
ム、350 不動メンブレン、400 圧力基準室、5
00 感圧容量部、600 基準容量部。
Reference Signs List 50 substrate, 60 first lower electrode, 70 second lower electrode, 80, 82 substrate protection film, 81 first substrate protection film opening, 83 second substrate protection film opening, 90 sacrificial film, 100 1 insulating diaphragm film, 110 first upper electrode, 120 second upper electrode, 130 second
Insulating diaphragm film, 141 first etching solution inlet, 142 second etching solution inlet, 151
First pressure introduction chamber (first pressure reference chamber), 152 second
Pressure introduction chamber, 161 first pressure introduction port (first etching liquid injection port), 162 second pressure introduction chamber (second pressure reference chamber), 170 semiconductor film (polycrystalline silicon film), 200 heat Stress relaxation film, 300 movable diaphragm, 350 immobilized membrane, 400 pressure reference chamber, 5
00 Pressure sensitive capacity part, 600 Reference capacity part.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山寺 秀哉 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hideya Yamadera 41 41, Yokomichi, Nagakute-cho, Aichi-gun, Aichi-gun

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された感圧容量部の容量変
化により圧力を検出するための静電容量型圧力センサに
おいて、 前記感圧容量部は、前記基板の第1面に形成された第1
の下部電極と、該第1の下部電極上方に該電極と所定の
間隙を隔てて形成された可動ダイヤフラムと、前記第1
の下部電極と前記可動ダイヤフラムとの間隙に構成され
た圧力基準室とを備え、 前記可動ダイヤフラムは、 前記圧力基準室側に形成された第1の絶縁性ダイヤフラ
ム膜と、該第1の絶縁性ダイヤフラム膜上に前記第1の
下部電極と対向するように形成された第1の上部電極
と、該第1の上部電極上に形成された第2の絶縁性ダイ
ヤフラム膜とを備えると共に、更に、前記第2の絶縁性
ダイヤフラム膜上に該前記基板の熱膨張係数に近い材料
から形成した熱応力緩和膜を備えることを特徴とする静
電容量型圧力センサ。
1. A capacitance type pressure sensor for detecting pressure based on a capacitance change of a pressure-sensitive capacitance portion formed on a substrate, wherein the pressure-sensitive capacitance portion is formed on a first surface of the substrate. First
A lower electrode, a movable diaphragm formed above the first lower electrode with a predetermined gap from the electrode, and
A pressure reference chamber formed in a gap between the lower electrode and the movable diaphragm, wherein the movable diaphragm has a first insulating diaphragm film formed on the pressure reference chamber side, and the first insulating film. A first upper electrode formed on the diaphragm film so as to face the first lower electrode, and a second insulating diaphragm film formed on the first upper electrode; A capacitance type pressure sensor comprising: a thermal stress relaxation film formed of a material having a thermal expansion coefficient close to that of the substrate on the second insulating diaphragm film.
【請求項2】 請求項1に記載の静電容量型圧力センサ
において、 前記熱応力緩和膜は、プラズマCVDにより形成された
窒化シリコン膜であることを特徴とする静電容量型圧力
センサ。
2. The capacitance type pressure sensor according to claim 1, wherein said thermal stress relaxation film is a silicon nitride film formed by plasma CVD.
【請求項3】 請求項1又は2のいずれかに記載の静電
容量型圧力センサにおいて、 前記基板の第1面上に、その感圧容量部形成領域を覆う
ように犠牲膜を形成し、前記第2の絶縁性ダイヤフラム
膜と前記第1の絶縁性ダイヤフラム膜を貫通して前記犠
牲膜に到達するよう形成された少なくとも1個の第1の
エッチング液注入口を備え、 前記圧力基準室は、前記第1のエッチング液注入口を介
して前記犠牲膜をエッチング除去することで形成され、
かつ前記エッチング液注入口は前記熱応力緩和膜によっ
て密封されていることを特徴とする静電容量型圧力セン
サ。
3. The capacitance type pressure sensor according to claim 1, wherein a sacrificial film is formed on the first surface of the substrate so as to cover the pressure-sensitive capacitance portion forming region, The pressure reference chamber includes at least one first etchant inlet formed to penetrate the second insulating diaphragm film and the first insulating diaphragm film to reach the sacrificial film. Forming the sacrificial film by etching through the first etchant injection port,
In addition, the etching solution injection port is sealed by the thermal stress relaxation film.
【請求項4】 請求項1又は2のいずれかに記載の静電
容量型圧力センサにおいて、 前記圧力基準室は、前記基板を貫通して形成された圧力
導入口につながった圧力導入室により構成されることを
特徴とする静電容量型圧力センサ。
4. The capacitance type pressure sensor according to claim 1, wherein the pressure reference chamber is constituted by a pressure introduction chamber connected to a pressure introduction port formed through the substrate. A capacitance-type pressure sensor characterized in that:
【請求項5】 請求項1〜4のいずれか一つに記載の静
電容量型圧力センサにおいて、 前記基板には、前記感圧容量部と並列して静電容量の変
化しない基準容量部が形成され、 該基準容量部は、前記第1の下部電極と同一材料により
前記基板の第1面に形成された第2の下部電極と、該第
2の下部電極上に形成された前記第1の絶縁性ダイヤフ
ラム膜と、前記第2の下部電極に対向するよう前記第1
の絶縁性ダイヤフラム膜上に形成され前記第1の上部電
極と同一材料からなる第2の上部電極と、該第2の上部
電極を覆うように形成された前記第2の絶縁性ダイヤフ
ラム膜と、前記第2の絶縁性ダイヤフラム膜上に形成さ
れた熱応力緩和膜と、を備えることを特徴とする静電容
量型圧力センサ。
5. The capacitance-type pressure sensor according to claim 1, wherein the substrate has a reference capacitance portion in which the capacitance does not change in parallel with the pressure-sensitive capacitance portion. The reference capacitance unit is formed of a second lower electrode formed on the first surface of the substrate using the same material as the first lower electrode, and the first lower electrode formed on the second lower electrode. And the first diaphragm to face the second lower electrode.
A second upper electrode formed on the insulating diaphragm film and made of the same material as the first upper electrode, and the second insulating diaphragm film formed so as to cover the second upper electrode; And a thermal stress relieving film formed on the second insulating diaphragm film.
【請求項6】 第1の下部電極と、圧力基準室と、第1
および第2の絶縁性ダイヤフラム膜および第1の上部電
極を備える感圧容量部と、 第2の下部電極と、前記第1および第2の絶縁性ダイヤ
フラム膜および第2の上部電極を備える基準容量部と、
が同一半導体基板上に形成された静電容量型圧力センサ
の製造方法であり、 前記基板の第1面に前記第1および前記第2の下部電極
を形成する工程と、 前記基板の前記感圧容量部形成領域を覆うように犠牲膜
を形成する工程と、 該犠牲膜を覆うように前記半導体基板の第1面上に第1
の絶縁性ダイヤフラム膜を形成する工程と、 前記第1の絶縁性ダイヤフラム膜上の前記第1の下部電
極に対向する位置に第1の上部電極を形成し、同時に前
記第1の絶縁性ダイヤフラム膜上の前記第2の下部電極
に対向する位置に第2の上部電極を形成する工程と、 前記第1および前記第2の上部電極を覆うように第2の
絶縁性ダイヤフラム膜を形成する工程と、 前記第2および第1の絶縁性ダイヤフラム膜を貫通して
前記犠牲膜に到達するように、少なくとも1個のエッチ
ング液注入口を形成する工程と、 前記感圧容量部形成領域において、前記エッチング液注
入口を介して前記犠牲膜をエッチング除去することによ
り圧力基準室を形成する工程と、 前記第2の絶縁性ダイヤフラム膜上にプラズマCVDに
よって前記基板の熱膨張係数に近い材料を用いて熱応力
緩和膜を形成する工程と、 を含むことを特徴とする静電容量型圧力センサの製造方
法。
6. A first lower electrode, a pressure reference chamber, and a first lower electrode.
And a pressure-sensitive capacitance portion including a second insulating diaphragm film and a first upper electrode; a second lower electrode; and a reference capacitance including the first and second insulating diaphragm films and a second upper electrode. Department and
Forming the first and second lower electrodes on a first surface of the substrate; and forming the pressure-sensitive sensor on the first surface of the substrate. Forming a sacrificial film so as to cover the capacitor portion forming region; and forming a first sacrificial film on the first surface of the semiconductor substrate so as to cover the sacrificial film.
Forming an insulating diaphragm film, and forming a first upper electrode at a position on the first insulating diaphragm film facing the first lower electrode, and at the same time, forming the first insulating diaphragm film Forming a second upper electrode at a position opposing the second lower electrode, and forming a second insulating diaphragm film so as to cover the first and second upper electrodes; Forming at least one etchant injection port so as to reach the sacrificial film through the second and first insulating diaphragm films; Forming a pressure reference chamber by etching and removing the sacrificial film through a liquid injection port; and a thermal expansion coefficient of the substrate on the second insulating diaphragm film by plasma CVD. Capacitive pressure method for manufacturing a sensor which comprises a step of forming a thermal stress relieving layer using a close material.
【請求項7】 請求項6に記載の製造方法において、 前記熱応力緩和膜は、前記圧力基準室を所望の圧力状態
に保持するように、前記エッチング液注入口を密封する
ことを特徴とする静電容量型圧力センサの製造方法。
7. The manufacturing method according to claim 6, wherein the thermal stress relieving film seals the etching solution inlet so as to maintain the pressure reference chamber at a desired pressure state. A method for manufacturing a capacitance type pressure sensor.
【請求項8】 第1の下部電極と、基板を貫通して形成
された第1の圧力導入口につながった第1の圧力基準室
と、第1および第2の絶縁性ダイヤフラム膜および第1
の上部電極を備える感圧容量部と、 第2の下部電極と、前記第1および第2の絶縁性ダイヤ
フラム膜を貫通して形成された第2の圧力導入口につな
がった第2の圧力基準室と、第2の上部電極とを備える
基準容量部と、が同一半導体基板上に形成された静電容
量型圧力センサの製造方法であり、 前記基板の第1面に前記第1および前記第2の下部電極
を形成する工程と、 前記基板の前記感圧容量部及び前記基準容量部の形成領
域に犠牲膜を形成する工程と、 該犠牲膜を覆うように前記基板の第1面上に第1の絶縁
性ダイヤフラム膜を形成する工程と、 前記第1の絶縁性ダイヤフラム膜上の前記第1の下部電
極に対向する位置に第1の上部電極を形成し、同時に前
記第1の絶縁性ダイヤフラム膜上の前記第2の下部電極
に対向する位置に第2の上部電極を形成する工程と、 前記第1および前記第2の上部電極を覆うように第2の
絶縁性ダイヤフラム膜を形成する工程と、 前記基板に、該基板の第2面側から前記第1圧力基準室
の形成位置の前記犠牲膜にまで到達するように前記第1
の圧力導入口を形成する工程と、 前記基板の第1面側に配置されている前記第2および第
1の絶縁性ダイヤフラム膜を貫通して前記第2圧力基準
室の形成位置の前記犠牲膜に到達するように前記第2の
圧力導入口を形成する工程と、 前記第1及び前記第2の圧力導入口をエッチング液注入
口として前記第1及び第2の圧力基準室の形成位置にあ
る前記犠牲膜をエッチング除去し、第1及び第2の圧力
基準室を形成する工程と、 前記第2の絶縁性ダイヤフラム膜上にプラズマCVDに
よって前記基板の熱膨張係数に近い材料を用いて熱応力
緩和膜を形成する工程と、 を含むことを特徴とする静電容量型圧力センサの製造方
法。
8. A first lower electrode, a first pressure reference chamber connected to a first pressure inlet formed through the substrate, a first and a second insulating diaphragm film, and a first pressure reference chamber.
A second pressure reference portion connected to a second pressure introduction port formed through the first and second insulating diaphragm films; A method for manufacturing a capacitance-type pressure sensor in which a chamber and a reference capacitance section including a second upper electrode are formed on the same semiconductor substrate, and wherein the first and second electrodes are formed on a first surface of the substrate. Forming a lower electrode, forming a sacrificial film in a formation region of the pressure-sensitive capacitance portion and the reference capacitance portion of the substrate, and forming a sacrificial film on the first surface of the substrate so as to cover the sacrificial film. Forming a first insulating diaphragm film; forming a first upper electrode at a position on the first insulating diaphragm film opposite to the first lower electrode, and simultaneously forming the first insulating film; A second electrode is positioned on the diaphragm film so as to face the second lower electrode. Forming an upper electrode; forming a second insulating diaphragm film so as to cover the first and second upper electrodes; and forming the second insulating diaphragm film on the substrate from a second surface side of the substrate. The first pressure reference chamber is formed so as to reach the sacrificial film at the formation position of the first pressure reference chamber.
Forming the pressure inlet, and the sacrificial film at the position where the second pressure reference chamber is formed through the second and first insulating diaphragm films disposed on the first surface side of the substrate. Forming the second pressure inlet so as to reach the first and second pressure inlets at the formation positions of the first and second pressure reference chambers using the first and second pressure inlets as an etchant inlet. Forming the first and second pressure reference chambers by removing the sacrificial film by etching; and forming a thermal stress on the second insulating diaphragm film using a material having a thermal expansion coefficient close to that of the substrate by plasma CVD. Forming a relaxation film; and a method for manufacturing a capacitance type pressure sensor.
【請求項9】 請求項1〜請求項8のいずれか一つに記
載の静電容量型圧力センサ又はその製造方法において、 前記第1及び第2の下部電極は、不純物がシリコン基板
に5×1019/cm3以上導入されて形成された不純物
拡散層から構成され、 前記第1及び第2の上部電極は、不純物がシリコン膜に
5×1019/cm3以上導入された不純物拡散層から構
成されることを特徴とする静電容量型圧力センサ又はそ
の製造方法。
9. The capacitance type pressure sensor according to claim 1, wherein the first and second lower electrodes have a 5 × impurity concentration in the silicon substrate. An impurity diffusion layer formed by introducing at least 10 19 / cm 3 , wherein the first and second upper electrodes are formed of an impurity diffusion layer having an impurity introduced at 5 × 10 19 / cm 3 or more into the silicon film; A capacitance type pressure sensor or a method for manufacturing the same.
JP32533599A 1998-11-16 1999-11-16 Capacitive pressure sensor and method of manufacturing the same Expired - Fee Related JP3362714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32533599A JP3362714B2 (en) 1998-11-16 1999-11-16 Capacitive pressure sensor and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32484798 1998-11-16
JP10-324847 1998-11-16
JP32533599A JP3362714B2 (en) 1998-11-16 1999-11-16 Capacitive pressure sensor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000214035A true JP2000214035A (en) 2000-08-04
JP3362714B2 JP3362714B2 (en) 2003-01-07

Family

ID=26571635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32533599A Expired - Fee Related JP3362714B2 (en) 1998-11-16 1999-11-16 Capacitive pressure sensor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3362714B2 (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002340715A (en) * 2001-05-15 2002-11-27 Toyota Central Res & Dev Lab Inc Diaphragm type semiconductor device and its manufacturing method
JP2003021565A (en) * 2001-07-06 2003-01-24 Denso Corp Electrical capacitance type pressure sensor, method of manufacturing the same and sensor structure body used for the same
JP2003028740A (en) * 2001-07-18 2003-01-29 Denso Corp Electrical capacitance pressure sensor
JP2004513356A (en) * 2000-11-10 2004-04-30 ヴァイサラ オーワイジェー Absolute pressure sensor with fine surface processing and its manufacturing method
US6744258B2 (en) 2001-07-11 2004-06-01 Denso Corporation Capacitive sensor apparatus
JP2006071501A (en) * 2004-09-02 2006-03-16 Canon Anelva Technix Corp Capacitance type pressure sensor
JP2006212773A (en) * 2005-02-03 2006-08-17 Robert Bosch Gmbh Micromachining type component element and corresponding manufacturing method
WO2006095768A1 (en) * 2005-03-08 2006-09-14 Rohm Co., Ltd Capacitance/voltage converting circuit, input apparatus using the same, electronic device, and capacitance/voltage converting method
JP2006349478A (en) * 2005-06-15 2006-12-28 Denso Corp Capacitance type dynamic quantity sensor, and its manufacturing method
US7157781B2 (en) 2002-05-14 2007-01-02 Denso Corporation Enhancement of membrane characteristics in semiconductor device with membrane
JP2007524517A (en) * 2003-06-24 2007-08-30 アイディーシー、エルエルシー Thin film precursor stack for MEMS manufacturing
WO2007107735A1 (en) 2006-03-20 2007-09-27 Wolfson Microelectronics Plc Mems device
JP2008524617A (en) * 2004-12-22 2008-07-10 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Capacitive sensor element by micromachining
JP2009528523A (en) * 2006-02-28 2009-08-06 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Method and apparatus for identifying free fall
US7864403B2 (en) 2009-03-27 2011-01-04 Qualcomm Mems Technologies, Inc. Post-release adjustment of interferometric modulator reflectivity
JP2011516908A (en) * 2008-02-22 2011-05-26 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Micro-electromechanical device with thermal expansion balance layer or reinforcing layer
US7951634B2 (en) 2004-09-27 2011-05-31 Qualcomm Mems Technologies, Inc. Method and device for protecting interferometric modulators from electrostatic discharge
US8830557B2 (en) 2007-05-11 2014-09-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same
JP2015114318A (en) * 2013-12-06 2015-06-22 フリースケール セミコンダクター インコーポレイテッド Pressure sensor with built-in calibration capability
CN105329837A (en) * 2014-06-03 2016-02-17 中芯国际集成电路制造(上海)有限公司 Semiconductor device and electronic device
WO2016192361A1 (en) * 2015-05-29 2016-12-08 歌尔声学股份有限公司 Quasi differential capacitive mems pressure sensor and manufacturing method thereof
JP2018155526A (en) * 2017-03-16 2018-10-04 日立オートモティブシステムズ株式会社 MEMS sensor
WO2018186022A1 (en) * 2017-04-03 2018-10-11 ソニー株式会社 Sensor, input device, and electronic device
CN111162018A (en) * 2019-12-24 2020-05-15 陕西电器研究所 Method for adjusting zero position of thin film sensor through plasma etching
CN114577371A (en) * 2020-11-30 2022-06-03 新唐科技股份有限公司 Capacitive pressure sensor and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051348B1 (en) * 2009-07-13 2011-07-22 한국표준과학연구원 Capacitive pressure sensor and its manufacturing method
JP5649474B2 (en) * 2011-01-26 2015-01-07 ローム株式会社 Capacitance type pressure sensor and method of manufacturing capacitance type pressure sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669519A (en) * 1992-08-18 1994-03-11 Mitsubishi Electric Corp Semiconductor pressure sensor
JPH09196786A (en) * 1996-01-24 1997-07-31 Tokin Corp Semiconductor capacitance-type pressure sensor and its manufacture
JPH09257618A (en) * 1996-03-26 1997-10-03 Toyota Central Res & Dev Lab Inc Electro-static capacity type pressure sensor and production thereof
JPH09318477A (en) * 1996-05-29 1997-12-12 Matsushita Electric Works Ltd Pressure sensor and its manufacture
JPH10300603A (en) * 1997-04-23 1998-11-13 Denso Corp Method for manufacturing semiconductor type displacement detector

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669519A (en) * 1992-08-18 1994-03-11 Mitsubishi Electric Corp Semiconductor pressure sensor
JPH09196786A (en) * 1996-01-24 1997-07-31 Tokin Corp Semiconductor capacitance-type pressure sensor and its manufacture
JPH09257618A (en) * 1996-03-26 1997-10-03 Toyota Central Res & Dev Lab Inc Electro-static capacity type pressure sensor and production thereof
JPH09318477A (en) * 1996-05-29 1997-12-12 Matsushita Electric Works Ltd Pressure sensor and its manufacture
JPH10300603A (en) * 1997-04-23 1998-11-13 Denso Corp Method for manufacturing semiconductor type displacement detector

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004513356A (en) * 2000-11-10 2004-04-30 ヴァイサラ オーワイジェー Absolute pressure sensor with fine surface processing and its manufacturing method
US6802222B2 (en) 2001-05-15 2004-10-12 Denso Corporation Diaphragm-type semiconductor device and method for manufacturing diaphragm-type semiconductor device
JP2002340715A (en) * 2001-05-15 2002-11-27 Toyota Central Res & Dev Lab Inc Diaphragm type semiconductor device and its manufacturing method
JP2003021565A (en) * 2001-07-06 2003-01-24 Denso Corp Electrical capacitance type pressure sensor, method of manufacturing the same and sensor structure body used for the same
US6584852B2 (en) 2001-07-06 2003-07-01 Denso Corportation Electrical capacitance pressure sensor having electrode with fixed area and manufacturing method thereof
US6744258B2 (en) 2001-07-11 2004-06-01 Denso Corporation Capacitive sensor apparatus
JP2003028740A (en) * 2001-07-18 2003-01-29 Denso Corp Electrical capacitance pressure sensor
US6640643B2 (en) 2001-07-18 2003-11-04 Denso Corporation Capacitive pressure sensor with multiple capacitive portions
US7157781B2 (en) 2002-05-14 2007-01-02 Denso Corporation Enhancement of membrane characteristics in semiconductor device with membrane
JP4800937B2 (en) * 2003-06-24 2011-10-26 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド Thin film precursor stack for MEMS manufacturing
JP2007524517A (en) * 2003-06-24 2007-08-30 アイディーシー、エルエルシー Thin film precursor stack for MEMS manufacturing
JP4542397B2 (en) * 2004-09-02 2010-09-15 キヤノンアネルバ株式会社 Manufacturing method of capacitive pressure sensor
JP2006071501A (en) * 2004-09-02 2006-03-16 Canon Anelva Technix Corp Capacitance type pressure sensor
US7951634B2 (en) 2004-09-27 2011-05-31 Qualcomm Mems Technologies, Inc. Method and device for protecting interferometric modulators from electrostatic discharge
JP2008524617A (en) * 2004-12-22 2008-07-10 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Capacitive sensor element by micromachining
JP2006212773A (en) * 2005-02-03 2006-08-17 Robert Bosch Gmbh Micromachining type component element and corresponding manufacturing method
WO2006095768A1 (en) * 2005-03-08 2006-09-14 Rohm Co., Ltd Capacitance/voltage converting circuit, input apparatus using the same, electronic device, and capacitance/voltage converting method
JP2006253764A (en) * 2005-03-08 2006-09-21 Rohm Co Ltd Capacitance voltage conversion circuit, input device employing same, electronic apparatus and capacitance voltage conversion method
JP4566030B2 (en) * 2005-03-08 2010-10-20 ローム株式会社 CAPACITANCE / VOLTAGE CONVERSION CIRCUIT, INPUT DEVICE USING THE SAME, ELECTRONIC DEVICE, AND CAPACITANCE / VOLTAGE CONVERSION METHOD
JP4639979B2 (en) * 2005-06-15 2011-02-23 株式会社デンソー Capacitance type mechanical quantity sensor and manufacturing method thereof
JP2006349478A (en) * 2005-06-15 2006-12-28 Denso Corp Capacitance type dynamic quantity sensor, and its manufacturing method
JP2009528523A (en) * 2006-02-28 2009-08-06 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Method and apparatus for identifying free fall
US8245573B2 (en) 2006-02-28 2012-08-21 Robert Bosch Gmbh Method and device for identifying the free fall
GB2444123A (en) * 2006-03-20 2008-05-28 Wolfson Microelectronics Plc Stress free MEMS transducer
WO2007107735A1 (en) 2006-03-20 2007-09-27 Wolfson Microelectronics Plc Mems device
GB2444123B (en) * 2006-03-20 2011-12-14 Wolfson Microelectronics Plc Mems device
US8643129B2 (en) * 2006-03-20 2014-02-04 Wolfson Microelectronics Plc MEMS device
EP1997347B1 (en) * 2006-03-20 2014-11-05 Wolfson Microelectronics plc Mems device
US8830557B2 (en) 2007-05-11 2014-09-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same
JP2011516908A (en) * 2008-02-22 2011-05-26 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Micro-electromechanical device with thermal expansion balance layer or reinforcing layer
US7864403B2 (en) 2009-03-27 2011-01-04 Qualcomm Mems Technologies, Inc. Post-release adjustment of interferometric modulator reflectivity
JP2015114318A (en) * 2013-12-06 2015-06-22 フリースケール セミコンダクター インコーポレイテッド Pressure sensor with built-in calibration capability
CN105329837A (en) * 2014-06-03 2016-02-17 中芯国际集成电路制造(上海)有限公司 Semiconductor device and electronic device
WO2016192361A1 (en) * 2015-05-29 2016-12-08 歌尔声学股份有限公司 Quasi differential capacitive mems pressure sensor and manufacturing method thereof
JP2018155526A (en) * 2017-03-16 2018-10-04 日立オートモティブシステムズ株式会社 MEMS sensor
US11520446B2 (en) 2017-04-03 2022-12-06 Sony Corporation Sensor, input device, and electronic device
CN110462563A (en) * 2017-04-03 2019-11-15 索尼公司 Sensor, input unit and electronic equipment
KR20190132382A (en) * 2017-04-03 2019-11-27 소니 주식회사 Sensors, input devices and electronics
JPWO2018186022A1 (en) * 2017-04-03 2020-02-13 ソニー株式会社 Sensors, input devices and electronic equipment
KR102453102B1 (en) * 2017-04-03 2022-10-07 소니그룹주식회사 Sensors, input devices and electronics
WO2018186022A1 (en) * 2017-04-03 2018-10-11 ソニー株式会社 Sensor, input device, and electronic device
JP7298843B2 (en) 2017-04-03 2023-06-27 ソニーグループ株式会社 Sensors, input devices and electronics
CN110462563B (en) * 2017-04-03 2023-09-01 索尼公司 Sensor, input device, and electronic apparatus
CN111162018A (en) * 2019-12-24 2020-05-15 陕西电器研究所 Method for adjusting zero position of thin film sensor through plasma etching
CN111162018B (en) * 2019-12-24 2023-06-06 陕西电器研究所 Method for adjusting zero position of thin film sensor by plasma etching
CN114577371A (en) * 2020-11-30 2022-06-03 新唐科技股份有限公司 Capacitive pressure sensor and method for manufacturing the same
CN114577371B (en) * 2020-11-30 2023-05-16 新唐科技股份有限公司 Capacitive pressure sensor and method for manufacturing the same

Also Published As

Publication number Publication date
JP3362714B2 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
JP3362714B2 (en) Capacitive pressure sensor and method of manufacturing the same
JP4296728B2 (en) Capacitance type pressure sensor, method for manufacturing the same, and sensor structure used for capacitance type pressure sensor
JP3114570B2 (en) Capacitive pressure sensor
JPH09257618A (en) Electro-static capacity type pressure sensor and production thereof
KR100486322B1 (en) Semiconductor pressure sensor
US6109113A (en) Silicon micromachined capacitive pressure sensor and method of manufacture
US5929497A (en) Batch processed multi-lead vacuum packaging for integrated sensors and circuits
Zhang et al. A high-sensitive ultra-thin MEMS capacitive pressure sensor
US6445053B1 (en) Micro-machined absolute pressure sensor
US6156585A (en) Semiconductor component and method of manufacture
US7563692B2 (en) Microelectromechanical system pressure sensor and method for making and using
FI75426B (en) ABSOLUTTRYCKGIVARE.
FI100918B (en) Surface micromechanical, symmetrical differential pressure sensor
JPH0750789B2 (en) Method for manufacturing semiconductor pressure converter
US20030015040A1 (en) Capacitive type of pressure sensor
EP0672898B1 (en) Semiconductor pressure sensor with polysilicon diaphragm and single-crystal gage elements and fabrication method therefor
JPH06129933A (en) Overpressure-protecting polysilicon capacitive- differential-pressure sensor and manufacture thereof
WO2007058010A1 (en) Semiconductor pressure sensor and its fabrication method
CN105486435A (en) MEMS polysilicon nanofilm pressure sensor chip and manufacturing method thereof
US5448444A (en) Capacitive pressure sensor having a reduced area dielectric spacer
KR20010074906A (en) Micromechanical component and its production method
JPH0727646A (en) Capacity type differential pressure sensor
CN116399506A (en) Wide-range MEMS capacitance vacuum sensor and preparation method thereof
JPH0554709B2 (en)
US5375034A (en) Silicon capacitive pressure sensor having a glass dielectric deposited using ion milling

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131025

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees