JP2000208675A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000208675A
JP2000208675A JP11004088A JP408899A JP2000208675A JP 2000208675 A JP2000208675 A JP 2000208675A JP 11004088 A JP11004088 A JP 11004088A JP 408899 A JP408899 A JP 408899A JP 2000208675 A JP2000208675 A JP 2000208675A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
carrier substrate
solder
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11004088A
Other languages
English (en)
Inventor
Kazuhiro Ishikawa
和弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP11004088A priority Critical patent/JP2000208675A/ja
Publication of JP2000208675A publication Critical patent/JP2000208675A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ実装構造において半田あるい
は導電性接着剤等により発生する隣接した電極端子間で
のショートや、加速試験等においてＡｇマイグレーショ
ンの発生不具合を防止する。 【解決手段】 電極パッド１にバンプ２が形成された半
導体素子３をフリップチップ実装で半導体キャリア基板
４に搭載した半導体装置であって、半導体素子３の電極
パッド１に相対した半導体キャリア基板４の位置に金属
配線からなる凹形電極部５を設けている。これにより、
フリップチップ実装時において、半導体素子３上に形成
したバンプ２を凹形電極部５に入れた状態で接続するこ
とができる。このため、接合材料である半田あるいは導
電性接着剤６と半導体素子３上に形成したＡｕ等のバン
プ２との電気的接合性や耐衝撃性が向上するだけでな
く、発熱した半導体素子３からの優れた放熱特性の向上
効果も期待できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、フリップチップ
で実装した半導体素子を支持する半導体キャリア基板を
備えた半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、特にフリップチップ実装時におけ
る複数の隣接する電極端子間での半田あるいは導電性接
着剤等によるショートやＡｇマイグレーション等の不具
合、又半導体素子上に形成したバンプに転写塗布した半
田あるいは導電性接着剤等と半導体キャリア上面の電極
部との接着未硬化状態において発生する振動や衝撃によ
る接続オープン等の不具合を防止することが要求されて
いる。
【０００３】以下、図面を参照して従来の半導体装置の
構造について説明する。図４は従来の半導体装置の断面
図、図５は図４のＢ部の拡大図である。図４および図５
に示すように、電極パッド１にレベリングされたバンプ
２の形成された半導体素子３が、その主面側を下にし
て、支持体であるセラミックを絶縁基体とした多層回路
基板よりなる半導体キャリア基板４に接合されている。
半導体素子３上に形成されたレベリング済みのバンプ２
と半導体キャリア基板４上の複数の凸形電極９とが半田
あるいは、導電性接着剤６により接合されている。そし
て、接合された半導体素子３と半導体キャリア基板４と
の隙間にはエポキシ系の封止樹脂が充填被覆されてい
る。尚、半導体キャリア基板４は、その裏面に外部端子
８を有し、凸形電極９と外部端子８とは、半導体キャリ
ア基板４内に形成されたビア（図示せず）により、内部
接続されているものである。
【０００４】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の構造では、フリップチップ実装時におい
て、接続材料である半田あるいは導電性接着剤等により
発生する隣接した電極端子間でのショートや、加速試験
等においてＡｇマイグレーションの発生不具合が起こり
易い構造であり、しばしば、接続に起因する不具合が発
生するという問題かあった。また、組立製造工程の途
中、接続部未硬化状態で、マガジン内に収納されている
製品への衝撃・振動等により接続的不具合が発生した。
【０００５】したがって、この発明の目的は、前記従来
の課題を解決するもので、キャリア基板にフリップチッ
プ接合する接合部即ち、半導体素子上面に形成したバン
プ（レベリング加工不要）と半田あるいは導電性接着剤
等とキャリア基板上面に形成した電極端子間での接続特
性の向上及び、接続部の耐衝撃性を向上させることはも
ちろん、半田あるいは導電性接着剤等の転写塗布するた
めに必要なバンプのレベリング及びその工程を不要（製
造工程の削減）にし、且つ薄型化・軽量化も実現確保で
きる半導体装置およびその製造方法を提供することであ
る。
【０００６】
【課題を解決するための手段】前記従来の課題を解決す
るためにこの発明の請求項１記載の半導体装置は、電極
パッドにバンプが形成された半導体素子をフリップチッ
プ実装で半導体キャリア基板に搭載した半導体装置であ
って、半導体素子の電極パッドに相対した半導体キャリ
ア基板の位置に金属配線からなる凹形電極部を設けてい
ることを特徴とする。
【０００７】このように、半導体素子の電極パッドに相
対した半導体キャリア基板の位置に金属配線からなる凹
形電極部を設けているので、フリップチップ実装時にお
いて、半導体素子上に形成したバンプを凹形電極部に入
れた状態で接続することができる。このため、バンプに
転写・塗布する半田あるいは導電性接着剤等により、隣
接する電極端子間でのショート不良や信頼性試験におい
て発生するＡｇマイグレーション不良を阻止することが
できる。また、組立製造工程の途中、接続部未硬化状態
でマガジン収納済みの製品への衝撃による接続不良の発
生等を防止することができる。また、このように接合材
料である半田あるいは導電性接着剤と半導体素子上に形
成したＡｕ等のバンプとの電気的接合性や耐衝撃性が向
上するだけでなく、発熱した半導体素子からの優れた放
熱特性の向上効果も期待できる。
【０００８】請求項２記載の半導体装置は、請求項１に
おいて、半導体キャリア基板上面の凹形電極部以外の領
域に、絶縁性を有した封止樹脂を塗布する塗布領域また
は凹形電極部の部分を開口した絶縁性のシート封止剤を
貼り合わせる接着領域を設けている。このように、半導
体キャリア基板上面の凹形電極部以外の領域に、絶縁性
を有したを塗布する塗布領域または凹形電極部の部分を
開口した絶縁性のシート封止剤を貼り合わせる接着領域
を設けているので、半導体キャリアの凹形電極部と半導
体素子のバンプの接続を確保しつつ、半導体素子を半導
体キャリア基板に接着することができる。
【０００９】請求項３記載の半導体装置は、請求項１に
おいて、半導体キャリア基板上面の凹形電極部に充填し
た半田あるいは導電性接着剤に、半導体素子のバンプが
埋め込まれた状態で接着されている。このように、半導
体キャリア基板上面の凹形電極部に充填した半田あるい
は導電性接着剤に、半導体素子のバンプが埋め込まれた
状態で接着されているので、半田あるいは導電性接着剤
等と半導体素子上に形成したバンプとは、凹凸形で接合
されており、従来よりも半田あるいは導電性接着剤等と
バンプとの接着特性が向上する。このため、接続抵抗が
小さくなり、凹凸形の接続構造を有することにより、耐
衝撃性も向上し、バンプのレベリング及びその工程をも
不要とし、製造工程の削減を図ることが可能となる。さ
らに、半導体装置の薄型化も実現できる。
【００１０】請求項４記載の半導体装置の製造方法は、
半導体キャリア基板上面に形成した複数の凹形電極部
に、半田あるいは導電性接着剤を一括で供給する工程
と、複数の凹形電極部以外の領域に、絶縁性を有した封
止樹脂を塗布する工程または絶縁性のシート封止剤を貼
り合わせる工程と、半導体素子のバンプを半田あるいは
導電性接着剤が供給された複数の凹形電極部にアライメ
ントし接続する工程と、バンプと凹形電極部との間に存
在する半田あるいは導電性接着剤の接着硬化と、半導体
素子と半導体キャリア基板との間に存在する封止樹脂あ
るいは絶縁性のシート封止剤の接着硬化とを同時に一括
硬化する工程とを含む。
【００１１】このように、半導体キャリア基板上面に形
成した複数の凹形電極部に、半田あるいは導電性接着剤
を一括で供給し、複数の凹形電極部以外の領域に、絶縁
性を有した封止樹脂を塗布する工程または絶縁性のシー
ト封止剤を貼り合わせ、半導体素子のバンプを半田ある
いは導電性接着剤が供給された複数の凹形電極部にアラ
イメントし接続するので、凹形電極部の凹部に半田ある
いは導電性接着剤を一括供給できることから、半導体素
子上に形成したバンプのレベリング及びその工程も不要
になり、生産性の向上が期待できる。さらに、電極部が
凹形であることから、接続部高さを減少することが可能
であり、半導体装置の薄型化にも寄与することができ
る。また、バンプと凹形電極部との間に存在する半田あ
るいは導電性接着剤の接着硬化と、半導体素子と半導体
キャリア基板との間に存在する封止樹脂あるいは絶縁性
のシート封止剤の接着硬化とを同時に一括硬化するので
工程が少なくなり生産性が向上する。
【００１２】
【発明の実施の形態】この発明の実施の形態を図１〜図
３に基づいて説明する。
【００１３】図１はこの発明の実施の形態の半導体装置
を示す断面図、図２は図１のＡ部の拡大図である。
【００１４】図１に示すように、電極パッド１にバンプ
２が形成された半導体素子３が、その主面側を下にし
て、支持体であるセラミックを絶縁基体とした多層回路
基板よりなる半導体キャリア基板４にフリップチップ実
装で接合されている。半導体素子３の電極パッド１に相
対した半導体キャリア基板４の位置には金属配線からな
る凹形電極部５が設けてある。凹形電極部５は半導体キ
ャリア基板４上に複数形成され、半導体素子３上に形成
されたバンプ２と半導体キャリア基板４上の凹形電極部
５とが半田あるいは、導電性接着剤６等により接合され
ている。この際、凹形電極部５に充填した半田あるいは
導電性接着剤６にバンプ２が埋め込まれた状態で接着さ
れている。
【００１５】また、半導体キャリア基板４上面の凹形電
極部５以外の領域（特に半導体キャリア基板中央部）
に、封止樹脂を塗布する塗布領域または凹形電極部５の
部分を開口したシート封止剤７を貼り合わせる接着領域
を設けている。そして、塗布領域または接着領域に絶縁
性を有したエポキシ系の封止樹脂あるいはシート封止剤
７等を設けることで、接合された半導体素子３と半導体
キャリア基板４との隙間が充填被覆される。尚、半導体
キャリア基板４は、その裏面に外部端子８を有し、凹形
電極部５と外部端子８とは、半導体キャリア基板４内に
形成されたビア(図示せず) により、内部接続されてい
るものである。
【００１６】次に、上記構成の半導体装置の製造工程に
ついて図３を参照しながら説明する。図３はこの発明の
実施の形態の半導体装置の製造プロセスを示す工程断面
図である。
【００１７】まず、図３（ａ）に示すように、半導体素
子３上の電極パッド１に、バンプ２を形成する。次に、
前記半導体素子３の支持体である半導体キャリア基板４
の上面に複数の凹形電極部５を形成する。この場合、半
導体キャリア基板４の上面にレーザの加工技術等を用い
て形成した複数の凹部にメッキ等で金属配線が施されて
おり、その前記半導体キャリア基板４の上面の複数の凹
形電極部５を除く位置に絶縁性を有したエポキシ系封止
樹脂あるいはシート封止剤７等を塗布あるいは貼付ける
工程を有している。
【００１８】次に図３（ｂ）に示すように、半導体キャ
リア基板４の前記複数の凹形電極部５に、半田あるいは
導電性接着剤６等を一括で供給し、前記バンプ２の形成
済半導体素子３をフェイスダウン（反転）させ、前記形
成したバンプ２を凹形電極部５にアライメントし、接着
させる工程を有している。
【００１９】次に図３（ｃ）に示すように、前記半導体
素子３と前記半導体キャリア基板４とのアライメント終
了後、前記半導体素子３と前記半導体キャリア基板４と
の間にあるエポキシ系封止樹脂あるいはシート封止剤７
の接着硬化及び、形成したバンプ２と凹形電極部５との
間に存在する半田あるいは導電性接着剤６の接着硬化を
同時に一括硬化する硬化工程を有している。
【００２０】なお、半導体キャリア基板４上面に形成し
た複数の凹形電極部５に、半田あるいは導電性接着剤６
を一括で供給する工程の後、複数の凹形電極部５以外の
領域に、絶縁性を有した封止樹脂を塗布する工程または
絶縁性のシート封止剤７を貼り合わせる工程を行い、半
導体素子３のバンプ２を半田あるいは導電性接着剤６が
供給された複数の凹形電極部５にアライメントし接続し
てもよい。
【００２１】以上のようにこの実施の形態によれば、半
導体素子３の電極パッド１に相対した半導体キャリア基
板４の位置に金属配線からなる凹形電極部５を設けてい
るので、フリップチップ実装時において、半導体素子３
上に形成したバンプを凹形電極部５に入れた状態で接続
することができる。このため、バンプ２に転写・塗布す
る半田あるいは導電性接着剤６等により、隣接する電極
端子間でのショート不良や信頼性試験において発生する
Ａｇマイグレーション不良を阻止することができる。ま
た、組立製造工程の途中、接続部未硬化状態でマガジン
収納済みの製品への衝撃による接続不良の発生等を防止
することができる。このように、接合材料である半田あ
るいは導電性接着剤６と半導体素子上に形成したＡｕ等
のバンプ２との電気的接合性や耐衝撃性が向上するだけ
でなく、発熱した半導体素子３からの優れた放熱特性の
向上効果も期待できる。
【００２２】また、半導体キャリア基板４上面の凹形電
極部５に充填した半田あるいは導電性接着剤６に、半導
体素子３のバンプが埋め込まれた状態で接着されている
ので、半田あるいは導電性接着剤６等と半導体素子３上
に形成したバンプ２とは、凹凸形で接合されており、従
来よりも半田あるいは導電性接着剤６等とバンプ２との
接着特性が向上する。このため、接続抵抗が小さくな
り、凹凸形の接続構造を有することにより、耐衝撃性も
向上し、バンプ２のレベリング及びその工程をも不要と
し、製造工程の削減を図ることが可能となる。さらに、
半導体装置の薄型化も実現できる。
【００２３】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、半導体素子の電極パッドに相対した半導体キャ
リア基板の位置に金属配線からなる凹形電極部を設けて
いるので、フリップチップ実装時において、半導体素子
上に形成したバンプを凹形電極部に入れた状態で接続す
ることができる。このため、バンプに転写・塗布する半
田あるいは導電性接着剤等により、隣接する電極端子間
でのショート不良や信頼性試験において発生するＡｇマ
イグレーション不良を阻止することができる。また、組
立製造工程の途中、接続部未硬化状態でマガジン収納済
みの製品への衝撃による接続不良の発生等を防止するこ
とができる。また、このように接合材料である半田ある
いは導電性接着剤と半導体素子上に形成したＡｕ等のバ
ンプとの電気的接合性や耐衝撃性が向上するだけでな
く、発熱した半導体素子からの優れた放熱特性の向上効
果も期待できる。
【００２４】請求項２では、半導体キャリア基板上面の
凹形電極部以外の領域に、絶縁性を有したを塗布する塗
布領域または凹形電極部の部分を開口した絶縁性のシー
ト封止剤を貼り合わせる接着領域を設けているので、半
導体キャリアの凹形電極部と半導体素子のバンプの接続
を確保しつつ、半導体素子を半導体キャリア基板に接着
することができる。
【００２５】請求項３では、半導体キャリア基板上面の
凹形電極部に充填した半田あるいは導電性接着剤に、半
導体素子のバンプが埋め込まれた状態で接着されている
ので、半田あるいは導電性接着剤等と半導体素子上に形
成したバンプとは、凹凸形で接合されており、従来より
も半田あるいは導電性接着剤等とバンプとの接着特性が
向上する。このため、接続抵抗が小さくなり、凹凸形の
接続構造を有することにより、耐衝撃性も向上し、バン
プのレベリング及びその工程をも不要とし、製造工程の
削減を図ることが可能となる。さらに、半導体装置の薄
型化も実現できる。
【００２６】この発明の請求項４記載の半導体装置の製
造方法によれば、半導体キャリア基板上面に形成した複
数の凹形電極部に、半田あるいは導電性接着剤を一括で
供給し、複数の凹形電極部以外の領域に、絶縁性を有し
た封止樹脂を塗布する工程または絶縁性のシート封止剤
を貼り合わせ、半導体素子のバンプを半田あるいは導電
性接着剤が供給された複数の凹形電極部にアライメント
し接続するので、凹形電極部の凹部に半田あるいは導電
性接着剤を一括供給できることから、半導体素子上に形
成したバンプのレベリング及びその工程も不要になり、
生産性の向上が期待できる。さらに、電極部が凹形であ
ることから、接続部高さを減少することが可能であり、
半導体装置の薄型化にも寄与することができる。また、
バンプと凹形電極部との間に存在する半田あるいは導電
性接着剤の接着硬化と、半導体素子と半導体キャリア基
板との間に存在する封止樹脂あるいは絶縁性のシート封
止剤の接着硬化とを同時に一括硬化するので工程が少な
くなり生産性が向上する。
【図面の簡単な説明】
【図１】この発明の実施の形態の半導体装置を示す断面
図である。
【図２】図１のＡ部の拡大図である。
【図３】この発明の実施の形態の半導体装置の製造方法
を示す工程断面図である。
【図４】従来の半導体装置を示す断面図である。
【図５】図４のＢ部の拡大図である。
【符号の説明】
１ 電極パッド ２ バンプ ３ 半導体素子 ４ 半導体キャリア基板 ５ 凹形電極部 ６ 半田あるいは導電性接着剤 ７ エポキシ系封止樹脂あるいはシート封止剤 ８ 外部端子 ９ 凸形電極部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電極パッドにバンプが形成された半導体
    素子をフリップチップ実装で半導体キャリア基板に搭載
    した半導体装置であって、前記半導体素子の電極パッド
    に相対した前記半導体キャリア基板の位置に金属配線か
    らなる凹形電極部を設けていることを特徴とする半導体
    装置。
  2. 【請求項２】 半導体キャリア基板上面の凹形電極部以
    外の領域に、絶縁性を有した封止樹脂を塗布する塗布領
    域または前記凹形電極部の部分を開口した絶縁性のシー
    ト封止剤を貼り合わせる接着領域を設けている請求項１
    記載の半導体装置。
  3. 【請求項３】 半導体キャリア基板上面の凹形電極部に
    充填した半田あるいは導電性接着剤に、半導体素子のバ
    ンプが埋め込まれた状態で接着されている請求項１記載
    の半導体装置。
  4. 【請求項４】 半導体キャリア基板上面に形成した複数
    の凹形電極部に、半田あるいは導電性接着剤を一括で供
    給する工程と、前記複数の凹形電極部以外の領域に、絶
    縁性を有した封止樹脂を塗布する工程または絶縁性のシ
    ート封止剤を貼り合わせる工程と、半導体素子のバンプ
    を前記半田あるいは導電性接着剤が供給された複数の凹
    形電極部にアライメントし接続する工程と、前記バンプ
    と前記凹形電極部との間に存在する前記半田あるいは導
    電性接着剤の接着硬化と、前記半導体素子と前記半導体
    キャリア基板との間に存在する前記封止樹脂あるいは絶
    縁性のシート封止剤の接着硬化とを同時に一括硬化する
    工程とを含む半導体装置の製造方法。
JP11004088A 1999-01-11 1999-01-11 半導体装置およびその製造方法 Withdrawn JP2000208675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11004088A JP2000208675A (ja) 1999-01-11 1999-01-11 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11004088A JP2000208675A (ja) 1999-01-11 1999-01-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000208675A true JP2000208675A (ja) 2000-07-28

Family

ID=11575048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11004088A Withdrawn JP2000208675A (ja) 1999-01-11 1999-01-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000208675A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069385A2 (de) * 2001-02-27 2002-09-06 Infineon Technologies Ag Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement
JP2007059354A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 接続装置
JP2008021902A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置およびその製造方法
JP2008516424A (ja) * 2004-10-04 2008-05-15 コミツサリア タ レネルジー アトミーク 埋設された複数の軟質導電性バンプを備えた素子、ならびに、そのような素子と、複数の硬質導電性ポイントを備えた素子と、の電気的接続方法
CN101996906A (zh) * 2010-09-08 2011-03-30 中国科学院上海微系统与信息技术研究所 凹槽中焊接实现焊料倒扣焊的工艺方法
WO2013027718A1 (ja) * 2011-08-23 2013-02-28 株式会社フジクラ 部品実装プリント基板及びその製造方法
CN104810337A (zh) * 2014-01-23 2015-07-29 罗伯特·博世有限公司 倒装芯片电路装置和用于制造倒装芯片电路装置的方法
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
CN112235942A (zh) * 2020-09-21 2021-01-15 广州国显科技有限公司 一种显示模组
CN113161455A (zh) * 2021-01-26 2021-07-23 江西乾照光电有限公司 一种MiniLED芯片及其制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069385A2 (de) * 2001-02-27 2002-09-06 Infineon Technologies Ag Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement
WO2002069385A3 (de) * 2001-02-27 2003-03-13 Infineon Technologies Ag Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement
JP2008516424A (ja) * 2004-10-04 2008-05-15 コミツサリア タ レネルジー アトミーク 埋設された複数の軟質導電性バンプを備えた素子、ならびに、そのような素子と、複数の硬質導電性ポイントを備えた素子と、の電気的接続方法
JP2007059354A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 接続装置
JP2008021902A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置およびその製造方法
CN101996906A (zh) * 2010-09-08 2011-03-30 中国科学院上海微系统与信息技术研究所 凹槽中焊接实现焊料倒扣焊的工艺方法
CN101996906B (zh) * 2010-09-08 2012-06-13 中国科学院上海微系统与信息技术研究所 凹槽中焊接实现焊料倒扣焊的工艺方法
CN103748977A (zh) * 2011-08-23 2014-04-23 株式会社藤仓 部件安装印刷电路基板及其制造方法
WO2013027718A1 (ja) * 2011-08-23 2013-02-28 株式会社フジクラ 部品実装プリント基板及びその製造方法
JPWO2013027718A1 (ja) * 2011-08-23 2015-03-19 株式会社フジクラ 部品実装プリント基板及びその製造方法
CN104810337A (zh) * 2014-01-23 2015-07-29 罗伯特·博世有限公司 倒装芯片电路装置和用于制造倒装芯片电路装置的方法
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7335574B2 (ja) 2017-07-11 2023-08-30 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
CN112235942A (zh) * 2020-09-21 2021-01-15 广州国显科技有限公司 一种显示模组
CN112235942B (zh) * 2020-09-21 2021-10-22 广州国显科技有限公司 一种显示模组及显示装置
CN113161455A (zh) * 2021-01-26 2021-07-23 江西乾照光电有限公司 一种MiniLED芯片及其制作方法

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP5420505B2 (ja) 半導体装置の製造方法
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
TW501208B (en) Semiconductor device and manufacturing method of the same
US6779260B1 (en) Overmolded electronic package including circuit-carrying substrate
US20010048591A1 (en) Microelectronics component with rigid interposer
JP3502014B2 (ja) 半導体装置および液晶モジュール
JPH11219984A (ja) 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH10294423A (ja) 半導体装置
KR20000076778A (ko) 반도체장치 및 그의 제조방법
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JP2000208675A (ja) 半導体装置およびその製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
JP3065010B2 (ja) 半導体装置
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP3332555B2 (ja) 半導体装置およびその製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JP2001007155A (ja) フリップチップ接続構造体
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JPH11340352A (ja) 実装構造体
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
US7759791B2 (en) High density IC module
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JP3721986B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081203