JP2000194537A - Method and device for generating physical random number - Google Patents

Method and device for generating physical random number

Info

Publication number
JP2000194537A
JP2000194537A JP10367049A JP36704998A JP2000194537A JP 2000194537 A JP2000194537 A JP 2000194537A JP 10367049 A JP10367049 A JP 10367049A JP 36704998 A JP36704998 A JP 36704998A JP 2000194537 A JP2000194537 A JP 2000194537A
Authority
JP
Japan
Prior art keywords
random number
output
circuit
data
chaos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10367049A
Other languages
Japanese (ja)
Other versions
JP3036698B1 (en
Inventor
Michio Shimada
道雄 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10367049A priority Critical patent/JP3036698B1/en
Application granted granted Critical
Publication of JP3036698B1 publication Critical patent/JP3036698B1/en
Publication of JP2000194537A publication Critical patent/JP2000194537A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To generate random number which have small correlation with adjacent random numbers fast and to facilitate the inspection of the normal operation of a random number generation source. SOLUTION: In this physical random number generating method, a chaos generating circuit 110 is used as the random number generation source, its output is converted into a digital random number through an A/D converting circuit, data is compressed by a data compressing circuit 130, and the correlation between data is eliminated. The random number is generated fast by reading a necessary number of bits of the compressed data. The inspection is facilitated by judging the chaos of the output of the A/D converting circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、カオスを用いた物
理乱数発生方法及び装置に関し、特に、検査が容易で高
速な乱数発生が可能な乱数発生方法及び装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for generating a physical random number using chaos, and more particularly to a method and an apparatus for generating a random number which are easy to inspect and can generate a high-speed random number.

【0002】[0002]

【従来の技術】従来、熱雑音や放射線元素にもとづく乱
数生成方法として、物理乱数を利用することが知られて
いる。図2は、熱雑音にもとづく従来の物理乱数生成装
置の基本構成を示す機能ブロック図である。同図におい
て、増幅回路210は、回路内部の熱雑音を増幅して、
得られた信号をアナログ値の乱数として出力する。A/
D変換回路220は、入力端子251からクロックパル
スが供給されるごとに、増幅回路210が出力するアナ
ログ値の乱数をディジタル信号のビットデータに変換
し、変換して得られたビットデータを出力する。シフト
レジスタ230は、m段のシフトレジスタであり、入力
端子251からクロックパルスが供給されるごとに、保
存されたmビットを右方向にシフト(最右端のビットは
廃棄)し、mビットの最左端にA/D変換回路220の
出力を保存する。排他的論理和回路240は、シフトレ
ジスタ230に保存されたmビットの排他的論理和を計
算して、計算結果を乱数として出力端子254から出力
する。
2. Description of the Related Art Conventionally, it has been known to use a physical random number as a random number generation method based on thermal noise and radiation elements. FIG. 2 is a functional block diagram showing a basic configuration of a conventional physical random number generation device based on thermal noise. In the figure, an amplification circuit 210 amplifies thermal noise inside the circuit,
The obtained signal is output as a random number of an analog value. A /
Each time a clock pulse is supplied from the input terminal 251, the D conversion circuit 220 converts the analog value random number output from the amplifier circuit 210 into bit data of a digital signal, and outputs the bit data obtained by the conversion. . The shift register 230 is an m-stage shift register. Each time a clock pulse is supplied from the input terminal 251, the shift register 230 shifts the stored m bits to the right (the rightmost bit is discarded), and The output of the A / D conversion circuit 220 is stored at the left end. The exclusive OR circuit 240 calculates the exclusive OR of m bits stored in the shift register 230 and outputs the calculation result from the output terminal 254 as a random number.

【0003】シフトレジスタ230の段数mを増やせ
ば、A/D変換回路220が”0”と”1”を等確率で
出力しなくとも、出力端子254からは”0”と”1”
が等確率で出力されることが知られている。なお、従来
の物理乱数生成装置については、例えば岡本栄司著「暗
号理論入門」(共立出版1993年)に詳しい解説があ
る。
If the number m of stages of the shift register 230 is increased, "0" and "1" are output from the output terminal 254 even if the A / D conversion circuit 220 does not output "0" and "1" with equal probability.
Is output with equal probability. The conventional physical random number generator is described in detail in, for example, "Introduction to Cryptography Theory" by Eiji Okamoto (Kyoritsu Shuppan, 1993).

【0004】[0004]

【発明が解決しようとする課題】従来の物理乱数生成装
置においては、ある時刻と次の時刻(注:クロックパル
スで測った時刻)において出力される乱数の間の相関を
無くすために、クロックパルスを入力する間隔を十分に
長くする必要があるという問題があった。このため、従
来の物理乱数生成装置は、乱数を高速に生成することが
できなかった。
In the conventional physical random number generation device, a clock pulse is used to eliminate a correlation between a random number output at a certain time and a next time (note: time measured by the clock pulse). There is a problem that it is necessary to make the input interval of the input sufficiently long. For this reason, the conventional physical random number generation device could not generate random numbers at high speed.

【0005】また、従来の物理乱数生成装置において
は、増幅回路210が正常に動作しているかどうかを検
査することが難しいという問題があった。これは、A/
D変換回路220が出力する乱数データが乱数であるこ
とを検定するには、様々な検定を行わなければならない
からである。
Further, in the conventional physical random number generation device, there is a problem that it is difficult to check whether the amplifier circuit 210 is operating normally. This is A /
This is because various tests must be performed to test that the random number data output from the D conversion circuit 220 is a random number.

【0006】本発明の目的は、隣り合う乱数データ間の
相関の小さい乱数を高速に生成し、且つ乱数発生源等の
正常動作の検査を簡略化できるようにした物理乱数生成
方法及び装置を提供することにある。
An object of the present invention is to provide a method and apparatus for generating a physical random number which can generate a random number having a small correlation between adjacent random number data at a high speed and simplify the inspection of a normal operation of a random number generation source and the like. Is to do.

【0007】[0007]

【課題を解決するための手段】本発明の物理乱数生成方
法は、乱数発生源にカオス生成回路を使用し、前記カオ
ス生成回路の出力のA/D変換を行ってデジタル乱数と
し、前記デジタル乱数のデータ圧縮を行ってデータ間の
相関をなくし、各圧縮データの必要ビット数を読み出し
て乱数を発生し、A/D変換回路の出力のカオスの判断
により乱数発生源の検査を可能とすることを特徴とす
る。
According to the physical random number generation method of the present invention, a chaos generation circuit is used as a random number generation source, and the output of the chaos generation circuit is subjected to A / D conversion to obtain a digital random number. Data compression to eliminate the correlation between data, read out the required number of bits of each compressed data, generate random numbers, and enable the inspection of the random number generation source by judging the chaos of the output of the A / D conversion circuit. It is characterized by.

【0008】本発明の物理乱数生成装置は、カオスにも
とづいて生成されたアナログ値の乱数を出力するカオス
生成回路と、前記カオス生成回路の出力のアナログ値の
乱数をディジタル値に変換するA/D変換回路と、前記
A/D変換回路が出力するディジタル値の乱数の系列に
対してデータ圧縮を施して圧縮データを出力するデータ
圧縮回路と、データ圧縮回路が出力する圧縮データを蓄
積するとともに、クロックパルスの入力毎に蓄積された
データから予め決められたビット数を順次読み出して乱
数として出力するバッファとを有することを特徴とす
る。また、前記データ圧縮回路は、ハフマン符号又は算
術符号等の可逆変換可能な符号への変換によりデータ圧
縮を行うことを特徴とする。
A physical random number generation device according to the present invention includes a chaos generation circuit for outputting a random number of an analog value generated based on chaos, and an A / A converter for converting the random number of the analog value output from the chaos generation circuit into a digital value. A D conversion circuit, a data compression circuit that performs data compression on a series of digital random numbers output by the A / D conversion circuit and outputs compressed data, and stores compressed data output by the data compression circuit. And a buffer for sequentially reading out a predetermined number of bits from data accumulated every time a clock pulse is input and outputting the same as a random number. Further, the data compression circuit performs data compression by converting the data into a reversible code such as a Huffman code or an arithmetic code.

【0009】具体的には、カオスにもとづいて生成され
たアナログ値の乱数を出力するカオス生成回路(11
0)と、カオス生成回路(110)が出力するアナログ
値の乱数をディジタル値に変換するA/D変換回路(1
20)と、A/D変換回路(120)が出力するディジ
タル値の乱数の系列に対してデータ圧縮を施して圧縮デ
ータを出力するデータ圧縮回路(130)と、データ圧
縮回路(130)が出力する圧縮データを蓄積するとと
もに、入力端子(151)からクロックパルスが1個入
力されるごとに、蓄積されたデータから予め決められた
ビット数を取り出して出力するバッファ(140)と、
から構成され、入力端子(151)からクロックパルス
が供給されるごとに、バッファの出力を乱数として出力
端子(154)から出力することを特徴とする。
Specifically, a chaos generation circuit (11) for outputting a random number of an analog value generated based on chaos.
0) and an A / D conversion circuit (1) that converts a random number of an analog value output from the chaos generation circuit (110) into a digital value.
20), a data compression circuit (130) for performing data compression on a digital value random number sequence output from the A / D conversion circuit (120) and outputting compressed data, and an output from the data compression circuit (130). A buffer (140) for accumulating compressed data to be extracted and extracting and outputting a predetermined number of bits from the accumulated data each time one clock pulse is input from the input terminal (151);
Each time a clock pulse is supplied from the input terminal (151), the output of the buffer is output as a random number from the output terminal (154).

【0010】(作用)乱数発生源にカオス生成回路を使
用することにより、カオスの相関性を利用して乱数発生
源の正常動作の検査を簡略化し、カオス生成回路の出力
のA/D変換データのデータ圧縮を行って相関をなく
し、圧縮データの必要ビット数を読み出すことにより乱
数を高速生成することを可能とする。
(Operation) By using the chaos generation circuit as the random number generation source, the normal operation of the random number generation source is simplified by utilizing the correlation of the chaos, and the A / D conversion data of the output of the chaos generation circuit is used. The data compression described above is performed to eliminate the correlation, and the required number of bits of the compressed data is read out, thereby making it possible to generate random numbers at high speed.

【0011】[0011]

【発明の実施の形態】図1は、本発明の一実施の形態の
基本構成を示す機能ブロック図である。同図において、
カオス生成回路110は、非線形回路等を使用しカオス
にもとづいてアナログ値の乱数を生成して出力する。A
/D変換回路120は、入力端子151からクロックパ
ルスが供給されるごとに、カオス生成回路110の出力
したアナログ値の乱数をディジタル値に変換し、変換し
て得られた例えば2進のディジタル値の乱数を出力す
る。
FIG. 1 is a functional block diagram showing a basic configuration of an embodiment of the present invention. In the figure,
The chaos generation circuit 110 generates and outputs a random number of an analog value based on chaos using a non-linear circuit or the like. A
Each time a clock pulse is supplied from the input terminal 151, the / D conversion circuit 120 converts a random number of an analog value output from the chaos generation circuit 110 into a digital value and converts the random number into, for example, a binary digital value. Output random number.

【0012】データ圧縮回路130は、A/D変換回路
120が出力するディジタル値の乱数の系列に対してハ
フマン符号や算術符号等で定義されるような可逆変換可
能なデータ変換により無歪みデータ圧縮を施し、入力端
子151からクロックパルスが供給されるごとに、生成
された圧縮データを出力する。
The data compression circuit 130 performs a lossless data compression on the sequence of digital random numbers output from the A / D conversion circuit 120 by performing a reversible data conversion defined by Huffman code or arithmetic code. And outputs the generated compressed data every time a clock pulse is supplied from the input terminal 151.

【0013】バッファ140は、入力端子151からク
ロックパルスが供給されるごとに、データ圧縮回路13
0が出力した圧縮データを蓄積するとともに、蓄積され
たデータから予め決められたビット数を順次取り出して
出力し、バッファの出力が乱数として出力端子154か
ら出力される。
Each time a clock pulse is supplied from the input terminal 151, the buffer 140
The compressed data output by 0 is stored, a predetermined number of bits are sequentially extracted from the stored data and output, and the output of the buffer is output from the output terminal 154 as a random number.

【0014】なお、A/D変換回路120の出力は、検
査用の出力端子152からも出力される。また、バッフ
ァ140は、蓄積された圧縮データのビット数が乱数と
して出力される予め決められた前記ビット数よりも少な
いことがあり、この場合には、出力端子153からビッ
ト数の不足を表す信号”0”を出力し、蓄積された圧縮
データのビット数が予め決められたビット数以上の場合
には、出力端子153から”1”を出力する。
The output of the A / D conversion circuit 120 is also output from an output terminal 152 for inspection. Also, the buffer 140 may store the compressed data with a smaller number of bits than the predetermined number of bits output as a random number. In this case, a signal indicating the shortage of the number of bits is output from the output terminal 153. "0" is output, and when the number of bits of the stored compressed data is equal to or larger than a predetermined number of bits, "1" is output from the output terminal 153.

【0015】本実施の形態の物理乱数生成装置は、無歪
みデータ圧縮によりデータの冗長度を無くすことがで
き、出力端子153から”1”が出力されている場合に
は、クロックパルスが1個入力されるごとに、出力端子
154から乱数が出力される。ただし、出力端子153
から”0”が出力されている場合には、バッファ140
に蓄積されている圧縮データの量が乱数として出力すべ
きデータ量に満たない。このため、物理乱数生成装置の
使用者は、出力端子153から”0”が出力された場合
には、出力端子153から”1”が出力されるまで、入
力端子151にクロックパルスを供給するとともに、出
力端子154から出力されるデータを乱数として使用し
ないようにする。
The physical random number generation apparatus according to the present embodiment can eliminate data redundancy by distortionless data compression. When "1" is output from the output terminal 153, one clock pulse is generated. Each time it is input, a random number is output from the output terminal 154. However, the output terminal 153
If "0" is output from the
Is smaller than the data amount to be output as a random number. Therefore, when “0” is output from the output terminal 153, the user of the physical random number generation device supplies a clock pulse to the input terminal 151 until “1” is output from the output terminal 153, and , The data output from the output terminal 154 is not used as a random number.

【0016】なお、物理乱数生成装置を大量生産する場
合等に、製造過程の検査工程において検査用の出力端子
152を使用し、出力されるデータ系列がカオスか否か
の検査を行う。出力端子152から出力されるデータ系
列がカオスで無い場合には、製造された物理乱数生成装
置は不良品として処理される。
When the physical random number generation device is mass-produced, the output terminal 152 for inspection is used in the inspection process in the manufacturing process to check whether or not the output data series is chaos. If the data series output from the output terminal 152 is not chaotic, the manufactured physical random number generation device is processed as a defective product.

【0017】[0017]

【発明の効果】従来の物理乱数発生装置においては、乱
数系列が乱数か否かを判定するためには様々な検定を行
う必要があったが、本発明によれば、出力端子から出力
されるデータ系列がカオスであるか否かの検査を行うこ
とにより、カオス生成回路が正常に機能しているか否か
が確認できるから、装置の検査を容易に行うことができ
る。
According to the conventional physical random number generator, various tests need to be performed to determine whether or not the random number sequence is a random number. According to the present invention, however, the data is output from the output terminal. By checking whether or not the data series is chaos, it is possible to check whether or not the chaos generation circuit is functioning normally, so that the device can be easily checked.

【0018】また、従来の物理乱数生成装置において
は、ある時刻と次の時刻(注:クロックパルスで測った
時刻)において出力される乱数の間の相関を無くすため
に、クロックパルスを入力する間隔を十分に長くする必
要があったが、本発明においては、データ圧縮回路によ
って無歪みデータ圧縮が行われ乱数の間のデータの冗長
度を無くすことができ、相関が取り除かれるのでサンプ
ル間隔を長くする必要が無くなり、乱数を高速に生成す
ることが可能となる。
Further, in the conventional physical random number generation device, in order to eliminate a correlation between a random number output at a certain time and a next time (note: a time measured by a clock pulse), an interval for inputting a clock pulse is used. However, in the present invention, the data compression circuit performs distortion-free data compression to eliminate data redundancy between random numbers, and removes correlation, thereby increasing the sample interval. This eliminates the need to perform this operation, and it is possible to generate random numbers at high speed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の物理乱数生成方法及び装置の一実施の
形態を示す図である。
FIG. 1 is a diagram showing an embodiment of a physical random number generation method and device of the present invention.

【図2】従来の乱数生成装置を示す図である。FIG. 2 is a diagram showing a conventional random number generation device.

【符号の説明】[Explanation of symbols]

110 カオス生成回路 120、220 A/D変換回路 130 データ圧縮回路 140 バッファ 151、251 クロック入力端子 154、254 乱数出力端子 153 出力端子 210 増幅回路 230 シフトレジスタ 240 排他的論理回路 110 Chaos generation circuit 120, 220 A / D conversion circuit 130 Data compression circuit 140 Buffer 151, 251 Clock input terminal 154, 254 Random number output terminal 153 Output terminal 210 Amplification circuit 230 Shift register 240 Exclusive logic circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 乱数発生源にアナログ値の乱数を発生す
るカオス生成回路を使用し、前記カオス生成回路の出力
のA/D変換を行ってデジタル乱数とし、前記デジタル
乱数のデータ圧縮を行ってデータ間の相関をなくし、各
圧縮データから必要ビット数を読み出して乱数を発生す
るとともに、A/D変換回路の出力のカオスの判断によ
り乱数発生源の検査を行うことを可能としたことを特徴
とする物理乱数生成方法。
1. A chaos generation circuit that generates a random number of an analog value is used as a random number generation source, A / D conversion of an output of the chaos generation circuit is performed to obtain a digital random number, and data compression of the digital random number is performed. It eliminates the correlation between data, generates the random number by reading the required number of bits from each compressed data, and enables the inspection of the random number generation source by judging the chaos of the output of the A / D conversion circuit. A physical random number generation method.
【請求項2】 カオスにもとづいて生成されたアナログ
値の乱数を出力するカオス生成回路と、前記カオス生成
回路の出力のアナログ値の乱数をディジタル値に変換す
るA/D変換回路と、前記A/D変換回路が出力するデ
ィジタル値の乱数の系列に対してデータ圧縮を施して圧
縮データを出力するデータ圧縮回路と、データ圧縮回路
が出力する圧縮データを蓄積するとともに、蓄積された
各圧縮データから予め決められたビット数を順次読み出
して乱数として出力するバッファとを有することを特徴
とする物理乱数生成装置。
2. A chaos generation circuit that outputs a random number of an analog value generated based on chaos, an A / D conversion circuit that converts a random number of an analog value output from the chaos generation circuit into a digital value, A data compression circuit for performing data compression on a series of digital random numbers output from the / D conversion circuit and outputting compressed data; storing compressed data output from the data compression circuit; And a buffer for sequentially reading a predetermined number of bits from the data and outputting the number as a random number.
【請求項3】 前記データ圧縮回路は、可逆変換可能な
符号への変換によりデータ圧縮を行うことを特徴とする
請求項2記載の物理乱数生成装置。
3. The physical random number generation device according to claim 2, wherein said data compression circuit performs data compression by conversion into a code capable of reversible conversion.
【請求項4】 前記可逆変換可能な符号としてハフマン
符号又は算術符号を用いることを特徴とする前記請求項
3記載の物理乱数生成装置。
4. The physical random number generation device according to claim 3, wherein a Huffman code or an arithmetic code is used as the reversible transformable code.
JP10367049A 1998-12-24 1998-12-24 Physical random number generation method and apparatus Expired - Lifetime JP3036698B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10367049A JP3036698B1 (en) 1998-12-24 1998-12-24 Physical random number generation method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10367049A JP3036698B1 (en) 1998-12-24 1998-12-24 Physical random number generation method and apparatus

Publications (2)

Publication Number Publication Date
JP3036698B1 JP3036698B1 (en) 2000-04-24
JP2000194537A true JP2000194537A (en) 2000-07-14

Family

ID=18488339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10367049A Expired - Lifetime JP3036698B1 (en) 1998-12-24 1998-12-24 Physical random number generation method and apparatus

Country Status (1)

Country Link
JP (1) JP3036698B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2888350A1 (en) * 2005-07-05 2007-01-12 St Microelectronics Sa Digital or analog noise source`s e.g. non deterministic number generator, entropy determining method for manufactured product, involves applying compression function to set of words for obtaining another set of words
US7945045B2 (en) 2006-08-14 2011-05-17 Samsung Electro-Mechanics Co., Ltd. Device and method for generating chaotic signal
JP2014075082A (en) * 2012-10-05 2014-04-24 Renesas Electronics Corp Random number generator and random number generation method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2888350A1 (en) * 2005-07-05 2007-01-12 St Microelectronics Sa Digital or analog noise source`s e.g. non deterministic number generator, entropy determining method for manufactured product, involves applying compression function to set of words for obtaining another set of words
EP1748358A1 (en) * 2005-07-05 2007-01-31 St Microelectronics S.A. Non-deterministic number generation
US8411859B2 (en) 2005-07-05 2013-04-02 Stmicroelectronics S.A. Non-deterministic number generation
US7945045B2 (en) 2006-08-14 2011-05-17 Samsung Electro-Mechanics Co., Ltd. Device and method for generating chaotic signal
JP2014075082A (en) * 2012-10-05 2014-04-24 Renesas Electronics Corp Random number generator and random number generation method

Also Published As

Publication number Publication date
JP3036698B1 (en) 2000-04-24

Similar Documents

Publication Publication Date Title
US4501149A (en) Micro fracture detector
EP3709157B1 (en) Random number generator
JP2945317B2 (en) A / D converter conversion characteristic test circuit and method
KR920005171A (en) Semiconductor memory with successively clocked call codes for entering test mode
KR920004856A (en) Event-limited inspection architecture
JP4094570B2 (en) Random number inspection circuit, random number generation circuit, semiconductor integrated device, IC card and information terminal device
JP2007164434A (en) Random number test circuit
JP3036698B1 (en) Physical random number generation method and apparatus
CN102522120A (en) Dictionary coding compression method without storage of dictionary
US7299236B2 (en) Test data compression and decompression method using zero-detected run-length code in system-on-chip
JPH04247704A (en) Noise generating device
JP3156152B2 (en) Amplitude probability distribution measurement device
JP2826452B2 (en) Waveform storage device
JP4837549B2 (en) Physical random number generator and physical random number generator
US11500021B2 (en) Method of testing electronic circuits and corresponding circuit
KR101377269B1 (en) Image sensor for transmitting serial data of mass storage to high speed
JP2006318482A (en) Apparatus and method for generating complementary cumulative distribution function (ccdf) curve
JP3087928B2 (en) Testing equipment
SU1264116A1 (en) Device for predicting serviceability of radioelectronic equipment
WO2023224024A1 (en) Logic analyzer circuit, integrated circuit, and integrated circuit system
JPH03117209A (en) Digital gaussian noise signal generator
KR20100023468A (en) Data acquisition system of multi-channel signal
JP2899879B1 (en) Cross ratio distribution measuring device
JPH1082802A (en) Wave-form memory device
US5204833A (en) Method and apparatus for recording waveform