JP2000183357A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JP2000183357A
JP2000183357A JP36203998A JP36203998A JP2000183357A JP 2000183357 A JP2000183357 A JP 2000183357A JP 36203998 A JP36203998 A JP 36203998A JP 36203998 A JP36203998 A JP 36203998A JP 2000183357 A JP2000183357 A JP 2000183357A
Authority
JP
Japan
Prior art keywords
groove
semiconductor
thin film
film transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36203998A
Other languages
Japanese (ja)
Inventor
Mikio Nishio
幹夫 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP36203998A priority Critical patent/JP2000183357A/en
Publication of JP2000183357A publication Critical patent/JP2000183357A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an excellent single crystal thin film transistor by forming an acute-angled groove whose end has a predetermined or a smaller angle in a substrate, embedding semiconductors made of amorphous silicon, fine crystals or the like, and forming a large crystal semiconductor by annealing a semiconductor within the groove. SOLUTION: A groove 2 having an acute-angled end 21 in a region which generally become an active region on the surface of a substrate, the angle of the end 21 being 30 deg. or less. Then, an amorphous silicon (a-Si) film 31 is deposited on the entire surface of the substrate. The film 31 is removed from a region excluding the groove 2, so that a-Si remains only in the groove 2. Thereafter, a beam-shaped laser is injected in the direction of the groove from the end 21 of the groove. According to this constitution, cooling first starts at the end 21 of the groove, and crystallization initially occurs only at this single place. Thereafter, as the laser beam moves, silicon atoms newly precipitate in accordance with fine crystals produced at the end 21. Therefore, a plurality of single crystal silicon regions can be prepared.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタに関
し、特にエキシマレーザアニールを使用する大結晶薄膜
トランジスタの製造方法及びかかる薄膜トランジスタに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly to a method of manufacturing a large crystal thin film transistor using excimer laser annealing and such a thin film transistor.

【0002】[0002]

【従来の技術】まず最初に、本明細書で使用する単語に
ついて説明しておく。
2. Description of the Related Art First, words used in this specification will be described.

【0003】本明細書においては、原則として「半導
体」とはシリコン(硅素、Si)やゲルマニウム等の材
料的なものを指し、「トランジスタ」とはこれら半導体
を使用して形成された真空管、スイッチ等の素子的なも
のを指すものとする。
[0003] In this specification, "semiconductor" refers in principle to materials such as silicon (silicon, Si) and germanium, and "transistor" refers to vacuum tubes and switches formed using these semiconductors. And the like.

【0004】また、「レーザー」とは、本発明出願時点
では半導体の溶融、結晶化にレーザーが使用されている
から本発明の内容を理解し易いようにレーザーと記載し
たものであり、将来電子ビーム等他の何等かのエネルギ
ー照射による溶融、結晶化手段が開発され、あるいは実
用化された場合には、本発明の趣旨に反しない限りこれ
も本明細書にいうレーザーの概念に含まれるのは勿論で
ある。
[0004] The term "laser" refers to a laser used for melting and crystallizing a semiconductor at the time of filing the present invention so that the content of the present invention can be easily understood. Melting by irradiation with any other energy such as a beam, if a crystallization means is developed or put into practical use, this is also included in the concept of laser referred to in the present specification unless it is contrary to the gist of the present invention. Of course.

【0005】近年、薄膜トランジスタ(以下、「TF
T」とも記す)を用いて、各画素毎に独立して駆動する
アクティブマトリクス液晶表示素子(LCD)の研究開
発が活発に行われている。そして、このTFTは大別し
て、多結晶シリコン薄膜トランジスタ(以下、「pol
y−Si TFT」とも記す)とアモルファスシリコン
薄膜トランジスタ(以下、「a−Si TFT」とも記
す)に分けられる。
In recent years, thin film transistors (hereinafter referred to as “TF
T), an active matrix liquid crystal display device (LCD) that is driven independently for each pixel is being actively researched and developed. This TFT is roughly classified into a polycrystalline silicon thin film transistor (hereinafter referred to as “pol”).
y-Si TFT ") and amorphous silicon thin film transistor (hereinafter also referred to as" a-Si TFT ").

【0006】ところで従来、LCD用にはa−Si T
FTを主に用いていたが、画質の向上のための微細化
(高精細化) や画素の高速駆動のため、移動度が1桁以
上高いpoly−Si TFTが多く用いられるように
なってきた。
Conventionally, a-Si T has been used for LCDs.
Although FT was mainly used, poly-Si TFTs having mobility higher by one digit or more have come to be used frequently for miniaturization (high definition) for improving image quality and high-speed driving of pixels. .

【0007】また、TFTの高速化により、LCDの周
辺駆動回路をLCD基板内に一体形成できるレベルにま
で達し、周辺駆動回路チップの接続をなくすことによる
低コスト化や高信頼性化の小型化などの改善が進められ
ている。
[0007] Further, with the increase in the speed of the TFT, the peripheral drive circuit of the LCD has reached a level where it can be integrally formed in the LCD substrate, and by eliminating the connection of the peripheral drive circuit chip, cost reduction and miniaturization of high reliability are achieved. Improvements are being made.

【0008】しかし、従来のpoly−Si TFTの
製造方法では、アニール(アモルファスシリコンの結晶
化あるいは微細な粒子からなるポリシリコンの溶融、再
結晶化)のため1000℃近くまたはそれ以上の高温処
理が必要であり、このため基板にガラスは使用しえず、
高価な石英を用いる必要があり、ひいては大型のLCD
を低コストで製造するのが困難である。
However, in the conventional method of manufacturing a poly-Si TFT, high-temperature processing at or near 1000 ° C. or more is required for annealing (crystallization of amorphous silicon or melting and recrystallization of polysilicon composed of fine particles). Is necessary, so glass cannot be used for the substrate,
Expensive quartz must be used, and thus large LCD
Is difficult to manufacture at low cost.

【0009】そこで、600℃以下の低温プロセスを用
いて安価なガラス基板上にa−Siを堆積(膜を形成す
る)した後、エキシマレーザアニール(ELA)法によ
りa−Siをpoly−SiにしてTFTの高性能化を
図る技術が実用化されつつある。
Therefore, after depositing (forming a film) a-Si on an inexpensive glass substrate using a low-temperature process of 600 ° C. or lower, a-Si is converted into poly-Si by excimer laser annealing (ELA). Therefore, technology for improving the performance of TFTs is being put to practical use.

【0010】この方法は、極短パルスのエキシマレーザ
ビームを半導体層に照射して半導体層のみを溶融し、結
晶化する方法であり、ガラス基板に熱によるダメージ
(不具合)を与えずに高品質な半導体層を形成するもの
である。
According to this method, only a semiconductor layer is melted by irradiating an extremely short pulse excimer laser beam to the semiconductor layer to crystallize the semiconductor layer. It forms a semiconductor layer.

【0011】そして、このELA法を用いることによ
り、高移動度を有するpoly−SiTFTを安価なガ
ラス基板上に作製することが可能となり、薄膜回路の高
速動作が実現できる。
By using the ELA method, a poly-Si TFT having high mobility can be manufactured on an inexpensive glass substrate, and high-speed operation of a thin film circuit can be realized.

【0012】図1の(a)〜(d)に、このELA法の
概略の手順を示す。
FIGS. 1A to 1D schematically show the procedure of the ELA method.

【0013】以下、本図をもとにこの工程を順に示す。Hereinafter, this step will be described in order with reference to FIG.

【0014】(a)ガラス基板1上に、保護膜としてS
iO2 膜4を堆積(平板や膜上に膜を形成すること)さ
せる。
(A) On a glass substrate 1, S is used as a protective film.
An iO 2 film 4 is deposited (forming a film on a flat plate or film).

【0015】(b)この保護膜の堆積されたガラス基板
上に、プラズマ気相成長(PE−CVD)法によりa−
Si膜31を堆積させる。
(B) On the glass substrate on which the protective film has been deposited, a-
An Si film 31 is deposited.

【0016】(c)a−Si膜にエキシマレーザを照射
することによって、a−Si膜をアニールする。すなわ
ち、このレーザービームの照射された部分のa−Si膜
は溶融され、冷却時に結晶化が起こるためpoly−S
i膜32が形成される。
(C) The a-Si film is annealed by irradiating the a-Si film with an excimer laser. That is, the portion of the a-Si film irradiated with the laser beam is melted and crystallized during cooling, so that the poly-S
An i film 32 is formed.

【0017】(d)poly−Si膜を、液晶表示板上
の画素部や駆動制御回路部のトランジスタの配列に対応
して孤立化する等して、すなわちパターンニングして活
性領域34を形成する。さらに、PE−CVD法により
SiO2 膜を堆積してゲート絶縁膜5を形成した後、P
E−CVD法により、リンを高濃度に含有するn+ po
ly−Si膜を堆積した後、パターニングしてゲート電
極6を形成する。
(D) An active region 34 is formed by isolating, for example, patterning the poly-Si film corresponding to the arrangement of the transistors in the pixel portion and the drive control circuit portion on the liquid crystal display panel. . Further, after a gate insulating film 5 is formed by depositing an SiO 2 film by PE-CVD,
By the E-CVD method, n + po containing a high concentration of phosphorus
After depositing the ly-Si film, patterning is performed to form the gate electrode 6.

【0018】以後、図示しないが、ソース・ドレイン領
域にリンを注入してn+ (またはボロンを注入してp
+ )不純物層形成して、poly−Si TFTを形成
する。
Thereafter, although not shown, phosphorus is implanted into the source / drain regions and n + (or boron is implanted into p +
+ ) An impurity layer is formed to form a poly-Si TFT.

【0019】[0019]

【発明が解決しようとする課題】以上述べたように、a
−Si膜をレーザアニールすることにより、安価なガラ
ス基板上へpoly−Si膜を形成することが可能とな
り、ひいてはpoly−Si TFTを形成することが
可能となる。
As described above, a
By performing laser annealing on the -Si film, a poly-Si film can be formed on an inexpensive glass substrate, and a poly-Si TFT can be formed.

【0020】しかしながら、現在の技術ではレーザー照
射領域内の、すなわちレーザービーム内のエネルギー密
度のバラツキ等によって、ビーム内のa−Si膜全面を
均一に加熱することは困難であり、その結果どうしても
照射面内でのpoly−Si膜の膜質にバラツキを生じ
る。ひいては、poly−Si TFTの特性(特に移
動度)のバラツキが生じる。
However, with the current technology, it is difficult to uniformly heat the entire surface of the a-Si film in the laser irradiation region, that is, due to the energy density variation in the laser beam. The film quality of the poly-Si film in the plane varies. As a result, the characteristics (particularly, mobility) of the poly-Si TFT vary.

【0021】更に、レーザー照射によって一旦溶融した
a−Si膜が再度冷却してpoly−Si膜を形成する
際、その初期に溶融シリコン中でランダムに小さな結晶
の核が形成され、冷却の進行に伴って、その核が粒子の
成長の中心となるため、poly−Si膜の各グレイン
(結晶粒)の大きさ等を制御することは非常に困難であ
る。このため、照射前よりは大きいといっても、どうし
ても、図2に示すようにまだまだ小さな不揃いの粒径と
なってしまう。
Further, when the a-Si film once melted by the laser irradiation is cooled again to form a poly-Si film, small crystal nuclei are randomly formed in the molten silicon at the initial stage, and the cooling proceeds. Accordingly, the nucleus becomes the center of particle growth, and it is very difficult to control the size of each grain (crystal grain) of the poly-Si film. For this reason, even if the particle size is larger than that before the irradiation, the particle size still becomes smaller and irregular as shown in FIG.

【0022】また、poly−Si膜は単結晶シリコン
(c−Si)膜に比較して非常に多くの欠陥を含むた
め、移動度の向上が困難である。
Further, since the poly-Si film contains a much larger number of defects than the single crystal silicon (c-Si) film, it is difficult to improve the mobility.

【0023】このため、ELA技術を用いて製造され、
しかもかかる欠点のない性能の優れた単結晶薄膜トラン
ジスタや、そのための製造方法の開発が望まれていた。
For this reason, it is manufactured using ELA technology,
In addition, there has been a demand for the development of a single crystal thin film transistor having excellent performance without such defects and a manufacturing method therefor.

【0024】本発明は、かかる課題に鑑みなされたもの
であり、従来のELA技術を用いて低温プロセスにより
優れた単結晶薄膜トランジスタ(以下、「c−Si T
FT」とも記す)やそれに近い性能の薄膜トランジスタ
を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has been made in view of the above problem.
FT ") and a thin film transistor having a performance close thereto.

【0025】[0025]

【課題を解決するための手段】上記目的を達成するた
め、本発明においては、基板に溝を形成し、該溝内のア
モルファスシリコンをアニールすることにより、核の発
生を制御すこととしている。具体的には、以下のごとく
している。
In order to achieve the above object, in the present invention, a nucleus is controlled by forming a groove in a substrate and annealing the amorphous silicon in the groove. Specifically, it is as follows.

【0026】請求項1記載の発明においては、基板の少
なくもトランジスタの活性領域にレーザーアニールのた
めのレーザー照射の最初に終了する(そして、多くの場
合最初に照射される)端部が30°以下の鋭角の溝を形
成する溝形成ステップと、溝内にアモルファス、微細結
晶等からなる半導体を埋めるアニール対象半導体埋め込
みステップと、溝内のアニール対象半導体をレーザーア
ニールにより大結晶半導体化するアニールステップとを
有していることを特徴としている。
According to the first aspect of the present invention, at least the active region of the transistor is finished at the beginning of the laser irradiation for laser annealing (and is often irradiated first) at 30 °. A groove forming step of forming the following acute-angle groove, an annealing target semiconductor burying step of burying a semiconductor made of amorphous, fine crystal or the like in the groove, and an annealing step of turning the annealing target semiconductor in the groove into a large crystal semiconductor by laser annealing And characterized in that:

【0027】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0028】溝形成ステップにて、基板の少なくもトラ
ンジスタの活性領域にレーザーアニールのためのレーザ
ー照射の最初に終了する端部が、そして多くの場合両方
の端部が30°以下の鋭角の、そして深さは(特にガラ
ス基板ならば)好ましくは200nm以下、より好まし
くは50nm以下の溝を形成する。
In the groove forming step, at least the active region of the substrate has a first end of laser irradiation for laser annealing, and often both ends have an acute angle of 30 ° or less. Then, a groove having a depth of preferably 200 nm or less (especially for a glass substrate), more preferably 50 nm or less, is formed.

【0029】アニール対象半導体埋め込みステップに
て、溝内にアモルファス、微細結晶等からなる半導体を
埋める(含む、多少の埋め残しがある場合)。
In the step of burying a semiconductor to be annealed, a semiconductor made of amorphous, fine crystal, or the like is buried in the groove (including, if there is some unfilled).

【0030】また、必要に応じて溝外の半導体の除去が
なされる。
Further, the semiconductor outside the trench is removed as required.

【0031】アニールステップにて、溝内のアニール対
象半導体をレーザーアニールにより大結晶半導体化、原
則として単一結晶半導体化する。(溝の深さや幅、或い
は基板材質によっては、大結晶半導体化する。)更にこ
の後、素子としてのトランジスタ形成のための処理がな
される。
In the annealing step, the semiconductor to be annealed in the trench is made into a large crystal semiconductor by laser annealing, and in principle, into a single crystal semiconductor. (Depending on the depth and width of the groove or the material of the substrate, a large crystal semiconductor is formed.) Thereafter, a process for forming a transistor as an element is performed.

【0032】請求項2記載の発明においては、溝形成ス
テップは、上記レーザーアニールのためのレーザー照射
の最初の終了端部の鋭角を、より効果を発揮させるため
15°以下、より好ましくは10°以下とする先鋭角形
成ステップであることを特徴としている。
In the invention described in claim 2, in the groove forming step, the acute angle of the first end of the laser irradiation for the laser annealing is set to 15 ° or less, more preferably 10 °, in order to exert more effect. It is characterized by a sharp angle forming step described below.

【0033】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0034】溝形成ステップの先鋭角形成ステップに
て、レーザーアニールのためのレーザー照射の最初の終
了端部の鋭角を、より効果を発揮させるため15°以
下、より好ましくは10°以下とする。
In the acute angle forming step of the groove forming step, the acute angle at the first end of the laser irradiation for laser annealing is set to 15 ° or less, more preferably 10 ° or less in order to exhibit more effects.

【0035】請求項3記載の発明においては、溝形成ス
テップは、溝を少なくも各薄膜トランジスタの活性領域
となる領域毎にそれぞれ独立して形成する溝独立形成ス
テップであることを特徴としている。
According to a third aspect of the present invention, the groove forming step is characterized in that the groove is formed independently of each other at least for each region to be an active region of each thin film transistor.

【0036】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0037】溝形成ステップの溝独立形成ステップに
て、溝を少なくも各薄膜トランジスタの活性領域となる
領域(その周辺を含むことが多い)毎にそれぞれ独立の
溝として形成する。(勿論、相接近している場合、一部
に連続した溝が形成されることはありえる。)請求項4
記載の発明においては、溝形成ステップは、フォトリソ
グラフィー技術を使用してレーザ照射の最初の終了端部
が焦点の大きさ、形状の都合上必ずしも鋭角でない仮溝
を一旦形成する仮溝形成小ステップと、該小ステップ
後、CVDにより上記仮溝巾の55%以上の厚さのSi
2 膜を仮溝上に形成する鋭角形成小ステップを有して
いることを特徴としている。
In the groove independent forming step of the groove forming step, the grooves are formed as independent grooves at least for each region (often including the periphery) which will be the active region of each thin film transistor. (Of course, when they are close to each other, a continuous groove may be partially formed.)
In the described invention, the groove forming step is a temporary groove forming small step in which the first end end of laser irradiation is once formed with a temporary groove that is not necessarily acute due to the size and shape of the focal point by using photolithography technology. After the small step, the Si having a thickness of 55% or more of the temporary groove width is formed by CVD.
It is characterized in that it has an acute angle forming small step of forming the O 2 film on the temporary groove.

【0038】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0039】溝形成ステップの仮溝形成小ステップに
て、フォトリソグラフィー技術を使用してレーザ照射の
最初の終了端部が必ずしも鋭角でない仮溝を一旦形成す
る。
In the temporary groove forming small step of the groove forming step, a temporary groove whose first end portion of laser irradiation is not always acute is once formed by using photolithography technology.

【0040】仮溝形成小ステップ後、鋭角形成小ステッ
プにて、PE−CVDにより上記仮溝巾の55%以上の
厚さのSiO2 膜を仮溝上に形成する。そしてこれによ
り、現在の技術で、ガラス基板に無理なく鋭角の溝が形
成される。
After the temporary groove forming small step, an acute angle forming small step forms a SiO 2 film having a thickness of 55% or more of the temporary groove width on the temporary groove by PE-CVD. Thus, with the current technology, a groove having an acute angle is formed in the glass substrate without difficulty.

【0041】請求項5記載の発明においては、基板の少
なくも薄膜トランジスターの活性領域の、トランジスタ
の配列で定まる長辺方向に対して連続的につながった形
状であり、かつ活性領域でない部分の溝幅は活性領域の
短辺よりも狭く、更にその最小溝幅が0.2μm以下で
あるように形成する凹凸存在溝形成ステップと、凹凸の
存在する構内にアモルファス、微細結晶等からなる半導
体をスパッタリング等何等かの手段で埋めるアニール対
象半導体埋め込みステップと、凹凸の存在する構内のア
ニール対象半導体をレーザーアニールにより大結晶半導
体化、そして多くの場合単一結晶半導体化するためのレ
ーザー照射を凹凸の存在する溝の一端から溝に沿って行
うアニールステップとを有していることを特徴としてい
る。
According to the fifth aspect of the present invention, at least a portion of the active region of the thin film transistor which has a shape which is continuously connected to the long side direction determined by the transistor arrangement and which is not the active region. A step of forming a concave / convex existing groove having a width smaller than the short side of the active region and a minimum groove width of 0.2 μm or less; The step of embedding the semiconductor to be annealed by any means or the like, and the laser irradiation for turning the semiconductor to be annealed in the premises having the irregularities into a large crystal semiconductor by laser annealing, and in many cases, the irradiation of the laser for forming the single crystal semiconductor with the irregularities And performing an annealing step from one end of the groove to be performed along the groove.

【0042】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0043】凹凸存在溝形成ステップにて、基板の少な
くも薄膜トランジスターの活性領域の長辺方向に対して
途切れたり極端な凹凸部等がない連続的につながった形
状そしておおよそ直線状であり、かつ活性領域でない部
分の溝幅は活性領域の短辺よりも狭く、更にその最小溝
幅が0.2μm以下であり、活性領域の幅広部に角等な
く連続して繋がるように形成する。
In the step of forming a groove having unevenness, the shape is a continuous shape having no break or extreme unevenness at least in the long side direction of the active region of the thin film transistor on the substrate, and is substantially linear, and The groove width of the portion other than the active region is narrower than the short side of the active region, and the minimum groove width is 0.2 μm or less, and is formed so as to be continuously connected to the wide portion of the active region without any corners.

【0044】アニール対象半導体埋め込みステップに
て、凹凸の存在する構内にアモルファス、微細結晶等か
らなる半導体をスパッタリング等何等かの手段で埋め
る。
In the step of embedding a semiconductor to be annealed, a semiconductor made of amorphous, fine crystal, or the like is embedded in a pre-existing structure by any means such as sputtering.

【0045】アニールステップにて、凹凸の存在する構
内のアニール対象半導体をレーザーアニールにより大結
晶半導体化するためのレーザー照射を上記凹凸の存在す
る溝の一端から溝に沿って行う。
In the annealing step, laser irradiation for turning the semiconductor to be annealed in the premises having irregularities into a large crystal semiconductor by laser annealing is performed along one end of the grooves having irregularities.

【0046】なお、この単結晶のシリコン形成後、フォ
トレジストパターンを用いて、ドライエッチングにより
このシリコンを選択的にエッチングし、溝内の残ったシ
リコンに不純物を導入してP/N接合で素子分離するこ
とにより、表面段差のない複数の活性領域が形成される
こととなる。
After the single-crystal silicon is formed, the silicon is selectively etched by dry etching using a photoresist pattern, impurities are introduced into the remaining silicon in the groove, and the element is formed by P / N junction. By separating, a plurality of active regions having no surface step are formed.

【0047】請求項6記載の発明においては、凹凸存在
溝形成ステップは、少くもアニールのためのレーザ照射
開始端側を鋭角に形成する鋭角溝形成小ステップを有し
ていることを特徴としている。
According to a sixth aspect of the present invention, the step of forming an uneven groove includes at least a small step of forming an acute angle groove for forming the laser irradiation start end side for annealing at an acute angle. .

【0048】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0049】鋭角溝形成小ステップにて、前記凹凸存在
溝形成ステップの、アニールのためのレーザ照射開始端
側を鋭角に形成する。また、必要に応じてというよりも
原則として、両端を鋭角にする。これにより、無理なく
巨大結晶が形成される。
In the acute angle groove forming small step, the laser irradiation start end side for annealing in the unevenness existing groove forming step is formed at an acute angle. Also, as a rule, rather than as needed, both ends are made acute. Thereby, a giant crystal is formed without difficulty.

【0050】請求項7記載の発明においては、基板の少
なくも薄膜トランジスターの活性領域の長辺方向に対し
て、幅2μm以下の溝を形成する溝形成ステップと、溝
内にアモルファス、微細結晶等からなるシリコン等の半
導体を埋めるアニール対象半導体埋め込みステップと、
溝内のアニール対象半導体をレーザーアニールにより大
結晶半導体化するためのレーザ照射を上記溝に沿ってそ
して所定の走査手順に従って順次行うアニールステップ
とを有していることを特徴としている。
According to a seventh aspect of the present invention, a groove forming step of forming a groove having a width of 2 μm or less in at least the long side direction of the active region of the thin film transistor on the substrate; An annealing target semiconductor embedding step of embedding a semiconductor such as silicon made of
An annealing step of sequentially performing laser irradiation along the groove and in accordance with a predetermined scanning procedure for turning the semiconductor to be annealed in the groove into a large crystal semiconductor by laser annealing.

【0051】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0052】溝形成ステップとにて、基板の少なくも薄
膜トランジスターの活性領域の長辺方向に対して、幅2
μm以下の溝を形成する。
In the groove forming step, at least the width 2 of the active region of the thin film transistor on the long side direction of the substrate is formed.
A groove of not more than μm is formed.

【0053】アニール対象半導体埋め込みステップに
て、溝内にアモルファス、微細結晶等からなるシリコン
等の半導体を埋める。
In the step of burying a semiconductor to be annealed, a semiconductor such as silicon made of amorphous or fine crystal is buried in the trench.

【0054】アニールステップにて、溝内のアニール対
象半導体をレーザーアニールにより大結晶半導体化する
ためのレーザ照射を基板、レーザ照射装置等のいずれか
あるいは双方を駆動することにより、上記溝に沿って順
次行う。
In the annealing step, laser irradiation for turning a semiconductor to be annealed in the groove into a large crystalline semiconductor by laser annealing is performed by driving one or both of the substrate and the laser irradiation apparatus, and thereby along the groove. Perform sequentially.

【0055】請求項8記載の発明においては、溝形成ス
テップは、アニールのためのレーザ照射開始端側をあら
かじめ鋭角に形成する鋭角溝形成小ステップを有してい
ることを特徴としている。
According to an eighth aspect of the present invention, the groove forming step includes an acute angle groove forming small step of forming a laser irradiation start end side for annealing at an acute angle in advance.

【0056】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0057】溝形成ステップの鋭角溝形成小ステップに
て、アニールのためのレーザ照射開始端側(含む、両端
側)を原則として30°以下、好ましくは15°以下、
より好ましくは10°以下の鋭角に形成する。このた
め、溝端部から単結晶シリコン等が形成される。
In the acute angle groove forming step of the groove forming step, the laser irradiation start end side (including both end sides) for annealing is in principle 30 ° or less, preferably 15 ° or less.
More preferably, it is formed at an acute angle of 10 ° or less. Therefore, single-crystal silicon or the like is formed from the end of the groove.

【0058】請求項9記載の発明においては、アニール
対象半導体埋め込みステップは、工程の便宜もあり、ア
モルファス、微細結晶等からなる半導体を基板全面に堆
積させるアニール対象半導体堆積小ステップと、不必要
な部分に堆積された半導体を除去する除去小ステップと
を有していることを特徴としている。
According to the ninth aspect of the present invention, the step of embedding a semiconductor to be annealed includes a small step of depositing a semiconductor to be annealed for depositing a semiconductor made of amorphous, fine crystal, or the like over the entire surface of the substrate for convenience of the process. Removing a semiconductor deposited on the portion.

【0059】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0060】アニール対象半導体埋め込みステップのア
ニール対象半導体堆積小ステップにて、工程の便宜もあ
り、アモルファス、微細結晶等からなる半導体を一旦基
板全面に堆積させる。
In the step of depositing the semiconductor to be annealed in the step of burying the semiconductor to be annealed, a semiconductor made of amorphous, fine crystal, or the like is once deposited on the entire surface of the substrate for convenience of the process.

【0061】同じく除去小ステップにて、不必要な部分
に堆積された半導体を機械的あるいは化学的手段にて除
去する。
Similarly, in a small removing step, the semiconductor deposited on an unnecessary portion is removed by mechanical or chemical means.

【0062】請求項10記載の発明においては、アニー
ル対象半導体埋め込みステップに先立ち、埋めるアニー
ル対象の半導体としてアモルファスシリコン、粒径0.
1μm以下の微細結晶からなるシリコンの少くとも一を
選定するアニール対象半導体選定ステップを有している
ことを特徴としている。
In the tenth aspect of the present invention, prior to the step of embedding a semiconductor to be annealed, amorphous silicon is used as a semiconductor to be annealed and a particle diameter of the semiconductor to be embedded is 0.1 mm.
The method is characterized in that it has a step of selecting a semiconductor to be annealed for selecting at least one of silicon made of fine crystals of 1 μm or less.

【0063】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0064】アニール対象半導体埋め込みステップに先
立つアニール対象半導体選定ステップにて、本発明出願
時点での用途やトランジスタの性能と堆積の都合等もあ
り、埋めるアニール対象の半導体としてアモルファスシ
リコン、粒径0.1μm以下の微細結晶からなるシリコ
ンの少くとも一を選定する。
In the step of selecting a semiconductor to be annealed prior to the step of embedding the semiconductor to be annealed, there are applications at the time of filing the present invention, the performance of the transistor, the convenience of deposition, and the like. At least one of silicon made of fine crystals of 1 μm or less is selected.

【0065】請求項11記載の発明においては、薄膜ト
ランジスタの形成された基板であって、少くも一端が3
0°以下、好ましくは15°以下の鋭角である溝と、該
溝内の大結晶(原則単一結晶)半導体とを有しているこ
とを特徴としている。
According to the eleventh aspect of the present invention, there is provided a substrate on which a thin film transistor is formed, wherein at least one end is 3
It is characterized by having a groove having an acute angle of 0 ° or less, preferably 15 ° or less, and a large crystal (in principle, a single crystal) semiconductor in the groove.

【0066】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0067】薄膜トランジスタの形成された基板は、少
くも一端が30°以下の鋭角である溝と、該溝内の大結
晶半導体とを有している。なお、念のため記すならば、
溝の端部は何等かの手段、物質で埋め込みがなされてい
てもよい(本発明に含まれる)のは勿論である。
The substrate on which the thin film transistor is formed has at least one groove whose one end has an acute angle of 30 ° or less and a large crystal semiconductor in the groove. In addition, if you write just in case,
Of course, the end of the groove may be filled with some means or substance (included in the present invention).

【0068】請求項12記載の発明においては、薄膜ト
ランジスタの形成された基板であって、薄膜トランジス
タの活性領域の長辺方向に対して連続的につながった形
状であり、かつ活性領域でない部分の溝幅は活性領域の
短辺よりも狭く、更にその最少幅が0.2μm以下の溝
と、該溝内の活性領域の大結晶半導体とを有しているこ
とを特徴としている。
According to the twelfth aspect of the present invention, the substrate on which the thin film transistor is formed has a shape continuously connected to the long side direction of the active region of the thin film transistor, and has a groove width of a portion other than the active region. Is characterized by having a groove narrower than the short side of the active region and further having a minimum width of 0.2 μm or less, and a large crystalline semiconductor of the active region in the groove.

【0069】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0070】薄膜トランジスタの形成された基板であっ
て、薄膜トランジスタの活性領域の長辺方向に対して連
続的につながった形状であり、かつ活性領域でない部分
の溝幅は活性領域の短辺よりも狭く(深さが同一か否か
は不問)、更にその最少幅が0.2μm以下の溝(この
場合には、何かを埋め込まれた溝跡を含む)を有してい
る。また、該溝内の活性領域内には大結晶半導体を有し
ている。なお、液晶表示装置の完成時には、この半導体
は個々のトランジスターとして孤立化されているのは勿
論である。
The substrate on which the thin film transistor is formed has a shape continuously connected to the long side direction of the active region of the thin film transistor, and the groove width of a portion other than the active region is narrower than the short side of the active region. (It does not matter whether the depth is the same or not), and further has a groove having a minimum width of 0.2 μm or less (in this case, includes a groove trace in which something is embedded). The active region in the groove has a large crystal semiconductor. When the liquid crystal display device is completed, the semiconductor is of course isolated as individual transistors.

【0071】請求項13記載の発明においては、薄膜ト
ランジスタの形成された基板であって、薄膜トランジス
タの活性領域の長辺方向に対して連続的につながった幅
2μm以下の、そして深さも30〜200nm程度の直
線状の溝と、該溝内の活性領域の大結晶半導体とを有し
ていることを特徴としている。
According to a thirteenth aspect of the present invention, there is provided a substrate on which a thin film transistor is formed, wherein the width is 2 μm or less continuously connected to the long side direction of the active region of the thin film transistor, and the depth is about 30 to 200 nm. And a large crystalline semiconductor in an active region in the groove.

【0072】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0073】薄膜トランジスタの形成された基板であっ
て、薄膜トランジスタの活性領域の長辺方向に対して連
続的につながった幅2μm以下の溝を有している。ま
た、該溝内の活性領域内は、トランジスタ素子としての
機能発揮のため、個々の活性領域毎に単一結晶等の大結
晶半導体を有している。
The substrate on which the thin film transistor is formed has a groove having a width of 2 μm or less continuously connected to the long side direction of the active region of the thin film transistor. The active region in the trench has a large crystal semiconductor such as a single crystal for each active region in order to exhibit a function as a transistor element.

【0074】請求項14記載の発明においては、溝は、
少くとも一端が30°以下の鋭角であることを特徴とし
ている。
In the invention according to claim 14, the groove is
At least one end has an acute angle of 30 ° or less.

【0075】上記構成により以下の作用がなされる。The following operation is performed by the above configuration.

【0076】溝は、少くとも一端が30°以下の鋭角で
ある。このため、(シリコンと2酸化シリコンとの熱伝
導率の差等の作用もあり)アニール時に溝より速やかに
単結晶化がなされることとなる。
The groove has an acute angle of at least 30 ° at one end. For this reason, there is also an action such as a difference in thermal conductivity between silicon and silicon dioxide, so that single crystallization is performed more quickly than the groove during annealing.

【0077】[0077]

【発明の実施の形態】以下、本発明をその実施の形態に
基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on its embodiments.

【0078】(第1の実施の形態)本実施の形態は、各
トランジスタ毎に少くとも一端が鋭角の溝を形成する薄
膜トランジスタの製造方法、より正確には半導体のレー
ザー照射による大結晶化の手段としてかかる溝を形成す
るトランジスタの製造方法に関するものである。
(First Embodiment) This embodiment is directed to a method of manufacturing a thin film transistor in which at least one end has an acute-angle groove for each transistor, more precisely, a means of large crystallization by laser irradiation of a semiconductor. And a method for manufacturing a transistor in which such a groove is formed.

【0079】図3と図4は、本実施の形態の薄膜トラン
ジスタの製造方法全体を説明するための図であり、手順
の進行に伴って薄膜トランジスタが形成されていく様子
を示すものである。なお、両図は、本来1葉の図とすべ
きものであるが、用紙の広さの都合で2葉としたもので
ある。
FIGS. 3 and 4 are views for explaining the entire method of manufacturing the thin film transistor according to the present embodiment, and show how the thin film transistor is formed as the procedure proceeds. In addition, although both figures should originally be drawings of one leaf, they are two leaves for convenience of the sheet size.

【0080】以下、両図を参照しつつ、本実施の形態の
製造の方法の手順を説明する。
The procedure of the manufacturing method according to the present embodiment will be described below with reference to FIGS.

【0081】(a)その表面に非常に薄いSiO2 の保
護膜(図示せず)の形成されたガラス等の絶縁物からな
る基板1表面のほぼ活性領域となる領域に深さ50nm
程度の溝2を形成する。なお、この溝は、その両側20
が活性領域外に形成され、更に細くなっており、その細
くなった部分の幅Aは、フォトリソグラフィー技術を用
いて可能な最小幅やこれに近い狭い幅であるのが望まし
い。本実施の形態では、一般のパターン形成に用いられ
るg線やi線リソグラフィーを用いて、この溝幅Aを1
μmとしている。
(A) A very thin SiO 2 protective film (not shown) is formed on the surface of the substrate 1 made of an insulator such as glass.
Grooves 2 are formed. This groove is formed on both sides of the groove.
Are formed outside the active region and further narrowed, and the width A of the narrowed portion is desirably the minimum width possible by using the photolithography technique or a narrow width close thereto. In this embodiment, the groove width A is set to 1 by using g-line or i-line lithography used for general pattern formation.
μm.

【0082】また、同様の方法で、活性領域となる部分
の溝幅Bを5.2μmとした。なお、通常のフォトリソ
グラフィー技術を用いてパターン形成する際には、レン
ズの焦点あるいは絞りの関係でパターンの角はどうして
も丸くなる。このため溝は(a)で示すような形状にな
る。
In the same manner, the groove width B of the portion to be the active region was set to 5.2 μm. When a pattern is formed using ordinary photolithography technology, the corner of the pattern is necessarily rounded due to the focus of the lens or the stop. Therefore, the groove has a shape as shown in FIG.

【0083】(b)全面にカバーレッジ良く絶縁膜であ
るPE−CVDによりSiO2 膜4を堆積した。その膜
厚は、溝幅Aの1/2+αであり、αは場所によるも溝
幅Aの1/2の10〜100%である。
(B) An SiO 2 film 4 was deposited on the entire surface by PE-CVD which is an insulating film with good coverage. The film thickness is + of the groove width A + α, and α is 10 to 100% of 溝 of the groove width A depending on the location.

【0084】このSiO2 膜4により、溝幅の端部は側
面から埋まるため、10°程度の鋭角端21を有する溝
となる。本実施の形態では、0.8μmのSiO2 膜4
を堆積して1μm幅の溝部を埋め込み、その端部を鋭角
とする。
Since the end of the groove width is filled from the side surface by the SiO 2 film 4, the groove has an acute angle end 21 of about 10 °. In the present embodiment, a 0.8 μm SiO 2 film 4 is used.
Is deposited to fill a groove having a width of 1 μm, and the end thereof is formed at an acute angle.

【0085】(c)基板全面にa−Si膜31を堆積し
た。
(C) An a-Si film 31 was deposited on the entire surface of the substrate.

【0086】(d)溝部以外のa−Si膜を化学機械研
磨(CMP)を用いて除去し、溝内のみにa−Siが存
在するようにした。
(D) The a-Si film other than the groove was removed by chemical mechanical polishing (CMP) so that a-Si was present only in the groove.

【0087】以下、図4に移る。Hereinafter, the description will move to FIG.

【0088】(e)溝の鋭角端21より溝の方向に沿っ
てビーム条のレーザーを照射して、a−Si膜31を単
結晶のc−Si膜33にした。なおこの際、あらかじめ
溝内にのみ非晶質シリコンが存在するようにしているの
で、溶融したシリコンが基板上に流れ出すことがないの
は勿論である。
(E) The a-Si film 31 was turned into a single crystal c-Si film 33 by irradiating a beam of laser along the direction of the groove from the acute end 21 of the groove. At this time, since the amorphous silicon exists only in the groove in advance, it goes without saying that the molten silicon does not flow onto the substrate.

【0089】(f)c−Si膜上にゲート絶縁膜5を形
成した。
(F) A gate insulating film 5 was formed on the c-Si film.

【0090】(g)ゲート絶縁膜上にゲート電極6を形
成した。
(G) A gate electrode 6 was formed on the gate insulating film.

【0091】(h)通常のTFT製造工程により、ソー
ス・ドレイン領域7やコンタクトホール8や配線9を形
成してTFTを得た。
(H) The source / drain regions 7, the contact holes 8 and the wirings 9 were formed by a normal TFT manufacturing process to obtain a TFT.

【0092】図5は、広い基板1上にパターンに従って
形成された溝2内のa−Siを、レーザービーム10の
走査により順次アニールする様子を示したものである。
FIG. 5 shows a state in which a-Si in a groove 2 formed on a wide substrate 1 according to a pattern is sequentially annealed by scanning with a laser beam 10.

【0093】本図に示すように、多くの場合、基板には
縦、横方向に並んで多数の溝が形成されている。
As shown in this drawing, in many cases, a large number of grooves are formed in a substrate in a vertical and horizontal direction.

【0094】ところで、レーザーの照射面積、あるいは
ビームの面積は発振源の出力、光学系の都合もあり、基
板に比較してずっと狭い。このため、図5に示すよう
に、例えば基盤の左上端から順に右上端まで一定速度で
走査し、次いで位置を一段下げて右端から左端まで一定
速度で走査し、以下この手順を繰り返して基盤の最下端
部まで照射することにより、基盤全面を照射する。
By the way, the laser irradiation area or the beam area is much smaller than that of the substrate due to the output of the oscillation source and the optical system. For this reason, as shown in FIG. 5, for example, scanning is performed at a constant speed from the upper left end of the base to the upper right end, then the position is lowered by one step, and scanning is performed at a constant speed from the right end to the left end. By irradiating to the lowermost end, the entire substrate is irradiated.

【0095】なお、本図で明瞭に理解しうるように、溝
の左右両端を鋭角としているのは、走査の都合で左右い
ずれから照射されるか不明、あるいは左右いずれから照
射されてもよいようにしていることによる。
As can be clearly understood from this figure, the acute angle at both the left and right ends of the groove means that it is unclear whether the light is emitted from the left or right for convenience of scanning, or the light may be emitted from either the left or right. It depends on what you do.

【0096】図6と図7は、溝内のa−Si膜5がレー
ザーアニールにより再結晶していく様子を説明するため
の図である。
FIG. 6 and FIG. 7 are views for explaining how the a-Si film 5 in the groove is recrystallized by laser annealing.

【0097】なお、これら両図も本来一葉とすべきであ
るが、用紙の広さの都合で2葉としたものである。
Although both of these figures should originally be made of one leaf, they are made of two leaves because of the size of the paper.

【0098】(a)〜(e)に示すように、一方の鋭角
端(図では左端)より他方の鋭角端(同じく右端)へ順
次レーザー照射領域10を移動しながらアニールを行
う。
As shown in (a) to (e), annealing is performed while sequentially moving the laser irradiation region 10 from one acute angle end (left end in the figure) to the other acute angle end (same right end).

【0099】この際、レーザー照射領域10のa−Si
膜31は、レーザーにより加熱され溶融状態のシリコン
35となる。しかし、レーザー照射領域は順次右方へ移
動するため、レーザーが照射されなくなると同時に冷却
が始まることとなる。
At this time, the a-Si
The film 31 is heated by the laser and becomes silicon 35 in a molten state. However, since the laser irradiation area sequentially moves to the right, cooling starts at the same time as the laser irradiation stops.

【0100】さて、最初に冷却が始まるのは、最初に照
射が開始されそして終了された左端の鋭角部である。そ
して、この部分で溶融状態のシリコンが冷却してシリコ
ン結晶が析出するが、この左端は鋭角であり、ひいては
狭い領域である。このため、最初の結晶化は1ヶ所のみ
で生じる。これを図6の(c)に示す。(c)において
は、鋭角の左端に1個の微細結晶36ができている。
[0100] The cooling starts first at the leftmost acute corner where the irradiation is started and ended first. Then, the silicon in the molten state is cooled in this portion to precipitate silicon crystals, and the left end is an acute angle, and is a narrow region. For this reason, the first crystallization occurs only at one place. This is shown in FIG. In (c), one fine crystal 36 is formed at the left end of the acute angle.

【0101】ところで、溶融状態のシリコンが冷却し結
晶化するのは、過冷却状態の空気中の水分子が空気中の
塵埃等を核として液化するのと同様の機構、原理のもと
(図12の(a)に示すように、極く少数の分子が粒子
121を形づくっても、その形状は球等表面が凸状であ
り平面122に比較して粒子の表面が凹んでいる分12
3まわりの分子124を順次捕らえる力が弱い。このた
め、単なる融点では結晶化しない。)既に結晶化してい
る部分との界面である。このため、レーザービームの右
端側への移動に伴い左端側より放射及びガラス基盤への
伝熱により順次結晶化する際、新たに析出するシリコン
原子はこの左端に発生した微細結晶に従って析出するこ
ととなる。(以上の他、シリコンと2酸化シリコンとの
熱伝導率の差(前者が大)のもと、2酸化シリコンで囲
まれた部分は冷えにくいこともある。) ところでこの際、細長い溝は上下方向、左右方向のいず
れに対しても線対称である。従って、Siの配列は、あ
るいは結合の方向も上下方向、左右方向となり易い。こ
の様子を図12の(b)に示す。本図において、溝の直
線状の壁24に沿って熱11が逃げ、またシリコンが順
に左方より配列しているのがわかる。ひいては、微細結
晶が左端側から右端側へ大きく成長していくこととな
る。
The cooling and crystallization of the silicon in the molten state is based on the same mechanism and principle as the supercooled water molecules in the air are liquefied by dust and the like in the air as nuclei (see FIG. 1). As shown in FIG. 12A, even when a very small number of molecules form the particle 121, the shape of the particle 121 is convex because the surface such as a sphere is convex and the surface of the particle is concave compared to the plane 122.
The force of sequentially capturing the molecules 124 around 3 is weak. Therefore, crystallization does not occur at a mere melting point. ) This is the interface with the already crystallized part. Therefore, when the laser beam moves to the right end side and is successively crystallized by radiation from the left end side and heat transfer to the glass substrate, newly deposited silicon atoms are to be deposited according to the fine crystals generated at the left end. Become. (Besides the above, due to the difference in thermal conductivity between silicon and silicon dioxide (the former is large), the part surrounded by silicon dioxide may be difficult to cool.) The line is symmetrical in both directions. Therefore, the arrangement of Si or the direction of bonding is likely to be vertical and horizontal. This situation is shown in FIG. In this figure, it can be seen that the heat 11 escapes along the linear wall 24 of the groove, and that the silicon is arranged in order from the left. As a result, the fine crystal grows greatly from the left end to the right end.

【0102】この結果、図7の(d)、(e)に示すよ
うに、a−Si膜を単結晶のシリコン膜(c−Si)3
7にすることが可能となる。
As a result, as shown in FIGS. 7D and 7E, the a-Si film was changed to a single crystal silicon film (c-Si) 3.
7 is possible.

【0103】結局、本実施の形態においては、図8に示
すように横1例に並んだ複数の溝2部に形成されたa−
Si膜31を順次レーザーアニールしていくことによ
り、横1列に並んだ、複数の単結晶シリコン領域37を
作製することができる。そして、この列が縦方向に何段
にも並んでいる場合も同様である。
After all, in the present embodiment, as shown in FIG. 8, the a-
By sequentially performing laser annealing on the Si film 31, a plurality of single-crystal silicon regions 37 arranged in one horizontal row can be formed. The same applies to the case where these rows are arranged in multiple stages in the vertical direction.

【0104】この一方で、溝の最左端部が鋭角でない場
合には、どうしても冷却の始まった一端の複数箇所でほ
ぼ同時にシリコンの析出が生じ、このため複数個の微細
結晶36ができることとなる。そして、この状態で順次
析出が起こっていくため、最初の各微細結晶の結晶方位
(ミクロ的には、平面)に従って、1つ1つの幅が狭い
多数の(非巨大)結晶38が成長していくこととなる。
On the other hand, if the leftmost end of the groove is not acute, silicon is inevitably precipitated at a plurality of locations at one end where cooling has started, and a plurality of fine crystals 36 are formed. In this state, precipitation occurs sequentially, so that a large number of (non-huge) crystals 38 each having a narrow width grow one by one according to the crystal orientation (microscopically, a plane) of each initial fine crystal. It will go.

【0105】この様子を図9の(a)〜(c)に示す。
従って、この場合にはどうしても高品質の半導体となら
ない。
This situation is shown in FIGS. 9A to 9C.
Therefore, in this case, a high-quality semiconductor cannot be obtained.

【0106】なお、1個の微細結晶の発生であるが、実
験では、基盤材質、膜厚等にもよるが、真空もしくは2
TorrのH2 雰囲気中で350nJ/cm2 、300
Hz程度の条件での照射が好ましいようである。
Although one fine crystal is generated, in an experiment, it depends on the base material, film thickness, etc.
350 nJ / cm 2 , 300 in Torr H 2 atmosphere
Irradiation under the condition of about Hz seems to be preferable.

【0107】また、たとえ一部に単結晶化されない部分
が生じたとしても、結晶そのものが大きいものとなるた
め、従来のものに比較してずっと優れたものとなる。
Further, even if a portion that is not single-crystallized is formed, the crystal itself becomes large, which is much better than the conventional one.

【0108】以上、本実施の形態においては、溝の左右
両端が共に鋭角としたが、あらかじめレーザービームの
移動方向が判明している場合には、レーザ照射が開始さ
れる1端のみ鋭角としてもよいのは勿論である。
As described above, in the present embodiment, the left and right ends of the groove are both acute angles. However, if the direction of movement of the laser beam is known in advance, only one end where laser irradiation is started may be acute. Of course it is good.

【0109】なお、トランジスタの形成にあっては、鋭
角部はどうしても電界の集中等好ましくない現象を生じ
かねないので、鋭角部のシリコンは除去する、あるいは
そのまま残しておいても使用に供さない状態としておく
のがよい。
In the formation of the transistor, an acute portion may inevitably cause an undesirable phenomenon such as concentration of an electric field. Therefore, the silicon at the acute portion is removed or is not used even if it is left as it is. It is good to keep it in a state.

【0110】また、不必要な溝の端部は、絶縁物の埋め
込みがなされていてもよい。
The unnecessary ends of the grooves may be filled with an insulator.

【0111】(第2の実施の形態)図10は、本発明に
係る薄膜トランジスタの製造方法の第2の実施の形態を
説明するためのものである。
(Second Embodiment) FIG. 10 is for explaining a second embodiment of the method of manufacturing a thin film transistor according to the present invention.

【0112】本図において、(a)は溝22を上部(照
射方向)より見た平面図である。この溝は、複数の活性
領域の長辺方向に連続した、そして凸凹のある細長い概
長方形の形状である。そしてこの凹部たる活性領域34
間の溝幅Dは、凸部たる活性領域の短辺幅Wよりも狭
く、最小幅が0.1μmである。
In this figure, (a) is a plan view of the groove 22 as viewed from above (irradiation direction). The groove has an elongated, generally rectangular shape that is continuous in the long side direction of the plurality of active regions, and that is uneven. The active region 34 which is the concave portion
The width D of the groove between them is smaller than the width W of the short side of the active region serving as the projection, and the minimum width is 0.1 μm.

【0113】以上のもとで、先の実施の形態と同様にこ
の溝内全体にa−Si膜を形成した後、本図の(b)に
示すように左端から右端へ順に核となる0.1μm以上
の微細結晶ができる条件で順次レーザーアニールを行う
と、溝幅の狭い領域では単一のシリコン結晶ができるこ
とになり、それに続く活性領域では、この単一の微細結
晶に続いた結晶成長が生じる。
Based on the above, after forming an a-Si film in the entire groove as in the previous embodiment, the nuclei are sequentially formed from the left end to the right end as shown in FIG. When laser annealing is sequentially performed under the condition that a fine crystal of .1 μm or more can be formed, a single silicon crystal is formed in a region having a narrow groove width, and in a subsequent active region, crystal growth following the single fine crystal is performed. Occurs.

【0114】従って、活性領域全域を単結晶化すること
が可能となる。
Therefore, the entire active region can be monocrystallized.

【0115】以後、周知技術であるためわざわざは図示
していないが、パターンニングにより溝内のc−Si膜
をそれぞれの活性領域に分割した後、通常の工程を経て
TFTを形成し、また必要な配線等をも行なって液晶表
示画面用のトランジスタ回路を製作することとなる。
Although not shown in the figure since it is a well-known technique, after dividing the c-Si film in the groove into respective active regions by patterning, a TFT is formed through a normal process to form a TFT. By performing the necessary wiring and the like, a transistor circuit for a liquid crystal display screen is manufactured.

【0116】(第3の実施の形態)図11は、本発明に
係る薄膜トランジスタの製造方法の第3の実施形態を説
明するための図である。
(Third Embodiment) FIG. 11 is a view for explaining a third embodiment of the method of manufacturing a thin film transistor according to the present invention.

【0117】本図の(a)は溝幅2μm以下の長細い長
方形の上から見た平面図である。なおこの溝は、液晶表
示盤の画素部や駆動部等においては、縦横方向に何列、
何段にもトランジスタが並んで配列されているが、これ
に対応したものである。このため、実際にはこの溝も何
本(列)も並んで形成されているのは勿論である。
(A) of this figure is a plan view seen from above a long and narrow rectangle having a groove width of 2 μm or less. Note that, in the pixel portion and the driving portion of the liquid crystal display panel, the number of these grooves is
Transistors are arranged side by side in many stages, but this corresponds to this. For this reason, it is needless to say that these grooves (rows) are actually formed side by side.

【0118】本図の(b)に示すように、左端から右端
へ向かってレーザービームを溶融したシリコンの冷却に
よる凝固速度にあわせて移動し、この順にレーザーアニ
ールを行うと、シリコンの析出初期においては複数の微
細結晶ができ、続いてこれらの微細結晶がそれぞれ結晶
成長し結晶粒界ができるが、さらにアニール領域を右方
へ移動していくに伴い、溝幅Eが例えば2μmとある値
より狭い場合には各結晶粒界の成長のわずかな違いのも
と、先に成長した粒が優勢となり、その結果析出の開始
点より数10〜数100μm離れた場所から単結晶化す
ることとなる。(従って、本来のトランジスタの装備領
域より左右へ数100μmはみ出した広い領域にまで溝
が形成されていることとなる。) そして、これ以後は周知技術であるためわざわざは図示
していないが、パターンニングにより溝内のc−Si膜
をそれぞれの活性領域に分割した後、左端の結晶が単結
晶化していない部分の除去等を除き通常の工程を経てT
FTを形成することとなる。
As shown in (b) of the figure, the laser beam is moved from the left end to the right end in accordance with the solidification speed of the molten silicon by cooling, and laser annealing is performed in this order. Are formed with a plurality of fine crystals, and then these fine crystals grow respectively to form crystal grain boundaries. However, as the annealing region moves further to the right, the groove width E becomes, for example, 2 μm to a certain value. When the grain size is small, the grain grown first becomes dominant under a slight difference in the growth of each grain boundary, and as a result, it becomes a single crystal from a place several tens to several hundreds μm away from the starting point of precipitation. . (Therefore, the groove is formed up to a wide area extending several hundred μm to the left and right from the original transistor mounting area.) Then, since it is a well-known technique, it is not shown in the drawing. After the c-Si film in the trench is divided into the respective active regions by the thinning, a normal process is performed except for removing a portion where the leftmost crystal is not single-crystallized.
FT will be formed.

【0119】なお、本実施の形態においても、溝の両端
を鋭角としていてもよいのは勿論である。
In this embodiment, both ends of the groove may have acute angles.

【0120】(その他の実施の形態)1)1個、1個の
トランジスタが、ひいては溝が小さい場合には、図13
の(a)に示すように、溝は照射開始端が傾斜した台形
であり、レーザービームも終端が逆に傾斜した台形とし
ている。そしてこれにより、レーザービームの照射終了
端により鋭い鋭角を、ひいては微細結晶36を形成する
ようにしている。
(Other Embodiments) 1) In the case where one transistor and one transistor have a small groove, FIG.
(A), the groove has a trapezoidal shape in which the irradiation start end is inclined, and the laser beam also has a trapezoidal shape in which the end is inverted. As a result, a sharper angle is formed at the end of the laser beam irradiation, and a fine crystal 36 is formed.

【0121】2)図13の(b)に示すように非晶質シ
リコンは、基盤に多少盛り上がっている。そしてこれに
より、溶融状態では基板表面に流れ出さない一方、この
基板上に露出した、そして端部に存在する溶融シリコン
での一層の放射除熱、そしてこれによる微細な核の形成
を図っている。
2) As shown in FIG. 13B, the amorphous silicon is slightly raised on the base. In this way, the molten silicon does not flow to the substrate surface in the molten state, but further radiative heat removal from the molten silicon exposed on the substrate and present at the end, thereby forming fine nuclei. .

【0122】3)溝の鋭角の端部に、溶融シリコンの冷
却を迅速に行なわしめるべく、放熱用金属片12を置い
ている。なお、この金属片はトランジスタとしては不必
要なため、製作時のいずれかの工程時に除去されるのは
勿論である。
3) At the sharp end of the groove, a heat dissipating metal piece 12 is placed to rapidly cool the molten silicon. Since this metal piece is unnecessary as a transistor, it is needless to say that the metal piece is removed in any of the steps during manufacturing.

【0123】以上、本発明を幾つかの実施の形態に基づ
き説明してきたが、本発明は何もこれらに限定されない
のは勿論である。すなわち、例えば以下のようにしても
よい。
Although the present invention has been described based on several embodiments, it goes without saying that the present invention is not limited to these embodiments. That is, for example, the following may be performed.

【0124】1)設備等の都合で、本発明の1つ構成要
素(要件)を複数としたり、逆に複数のものを一体的と
している。
1) For convenience of equipment, etc., one component (requirement) of the present invention is made plural, or conversely, plural components are integrated.

【0125】2)将来の技術の発達の如何や基盤の材質
によっては、溝は機械的手段、強力なレーザーによる溶
融、飛散等他の方法により形成している。
2) Depending on the development of the technology in the future and the material of the base, the grooves are formed by other means such as mechanical means, melting by a strong laser, and scattering.

【0126】あるいは、一度のステップで形成するよう
にしている。
Alternatively, they are formed in a single step.

【0127】3)巨大結晶化する半導体は、シリコン以
外の物質、例えばSi−Ge、Si−Ge−C等として
いる。
3) The semiconductor to be giant crystallized is a substance other than silicon, for example, Si-Ge, Si-Ge-C, or the like.

【0128】同じく、基盤もシリコン等他の材質として
いる。
Similarly, the base is made of another material such as silicon.

【0129】なお、これらの場合、大きな結晶の核とな
る1個の微細結晶発生のための最適な条件は、材質に応
じてのおおよその検討、試行錯誤的な面のある実験等に
基づいて適宜適切なものとされるのは勿論である。
In these cases, the optimum conditions for the generation of one fine crystal serving as a nucleus of a large crystal are determined based on a rough examination according to the material, an experiment with trial and error, and the like. Needless to say, it is appropriately set.

【0130】4)溝の深さは、極力単一の結晶とする面
からは200nm以下、好ましくは50nm程度(40
〜60nm)とすべきであるが、何等かの理由で300
μm以上としている。
4) The depth of the groove is 200 nm or less, preferably about 50 nm (40
6060 nm), but for some reason 300
μm or more.

【0131】5)凹凸のある溝の形成にあっては、単な
るパターニング、レンズを上下させて焦点部の大きさを
変更する等、工作、形成方法の如何によっては溝の深さ
が凹部と凸部とで相違している。
5) In the formation of a groove having irregularities, the depth of the groove may be different from that of the concave or convex depending on the working method and the forming method, such as simple patterning, changing the size of the focal point by moving the lens up and down, and the like. It is different from the department.

【0132】また、活性領域の両(図での上下)側は平
行として、単一の結晶が成長し易いようにしている。
Further, both sides (upper and lower sides in the figure) of the active region are parallel to facilitate the growth of a single crystal.

【0133】6)直線状の溝の断面は、工作、形成方法
によって、V型、U型等としている。
6) The cross section of the linear groove is V-shaped, U-shaped or the like depending on the working and forming method.

【0134】[0134]

【発明の効果】以上説明してきたように本発明によれ
ば、アモルファスシリコンや微細な結晶からなるシリコ
ンやポリシリコンをレーザーアニールによって単結晶シ
リコンやそれが困難でも従来より大きな結晶からなるシ
リコンとすることが可能となる。このため活性領域に単
結晶シリコン膜や巨大結晶シリコン膜を用いたTFTを
製造可能となる。ひいては、従来技術のシリコン膜を用
いる場合に比較して、均一で安定した特性と、高移動度
化が可能となる。
As described above, according to the present invention, silicon or polysilicon made of amorphous silicon or fine crystals is converted into single crystal silicon by laser annealing or silicon made of a larger crystal than conventional ones. It becomes possible. For this reason, a TFT using a single crystal silicon film or a giant crystal silicon film in the active region can be manufactured. As a result, uniform and stable characteristics and higher mobility can be achieved as compared with the case of using the silicon film of the related art.

【0135】またこれらの結晶、このシリコン、あるい
はトランジスタを、例えばアクチィブマトリックスの場
所を指定する回路や各TFTへ送る信号のシフトレジス
タ等に、使用した液晶表示装置の性能も優れたものとな
る。
The liquid crystal display device which uses these crystals, this silicon, or a transistor for a circuit for designating a location of an active matrix, a shift register for a signal to be sent to each TFT, and the like, also has excellent performance. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来の薄膜トランジスタの製造方法の概略手
順を示した図である。
FIG. 1 is a diagram showing a schematic procedure of a conventional method for manufacturing a thin film transistor.

【図2】 従来の薄膜トランジスタの製造方法における
ポリシリコンの結晶状態を概念的に示した図である。
FIG. 2 is a diagram conceptually showing a crystalline state of polysilicon in a conventional method of manufacturing a thin film transistor.

【図3】 本発明に係る薄膜トランジスタの製造方法の
第1の実施の形態を説明するため、図2と組になって、
製造工程に伴ってトランジスタの形成されていく様子を
平面と断面で示した図である。
FIG. 3 is a diagram illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention.
FIGS. 4A and 4B are a plan view and a cross-sectional view illustrating a state in which a transistor is formed in accordance with a manufacturing process.

【図4】 上記図3と組になった図である。FIG. 4 is a diagram paired with FIG. 3;

【図5】 上記第1の実施の形態において、左上端から
右下端まで基盤上のシリコンを順にレーザーでアニール
していく様子を示す図である。
FIG. 5 is a diagram showing a state in which silicon on a substrate is sequentially annealed with a laser from the upper left end to the lower right end in the first embodiment.

【図6】 同じく上記第1の実施の形態において、図7
と組になって溝の照射開始端を鋭角にした理由、効果を
説明するための図である。
FIG. 6 is a diagram similar to FIG. 7 in the first embodiment.
FIG. 9 is a diagram for explaining the reason why the irradiation start end of the groove is formed at an acute angle in combination with FIG.

【図7】 上記図6と組になった図である。FIG. 7 is a diagram paired with FIG. 6;

【図8】 基盤上横に一列に並んだ多数の溝内のa−S
iをレーザービームを走査して順にアニールしていく様
子を示す図である。
FIG. 8: aS in a number of grooves arranged in a row on the base
It is a figure which shows a mode that a laser beam scans and anneals in order.

【図9】 上記第1の実施の形態の原理、効果、作用を
説明するため、溝の端部が鋭角でない場合のシリコン結
晶の成長の様子を示した図である。
FIG. 9 is a diagram showing a state of silicon crystal growth in a case where the end of the groove is not an acute angle, in order to explain the principle, effect, and operation of the first embodiment.

【図10】 本発明に係る薄膜トランジスタの製造方法
の第2の実施の形態を説明するための図である。
FIG. 10 is a drawing for explaining a second embodiment of the method for manufacturing a thin film transistor according to the present invention.

【図11】 同じく、第3の実施の形態を説明するため
の図である。
FIG. 11 is a diagram for explaining a third embodiment.

【図12】 固体面からシリコンが整列して凝固してい
く原理を説明するための図である。
FIG. 12 is a diagram for explaining the principle that silicon is aligned and solidified from a solid surface.

【図13】 本発明のその他の実施の形態を示す図であ
る。
FIG. 13 is a diagram showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 基板の溝 20 溝の細くなった端部 21 溝の鋭角端 22 凹凸のある細長く連なった溝 23 細長い長方形の溝 24 溝の直線状の壁 31 a−Si膜 32 p−Si膜 33 c−Si膜 34 活性領域 35 溶融Si 36 微細結晶 37 シリコン結晶膜 38 非巨大シリコン結晶 4 SiO2 膜 5 ゲート絶縁膜 6 ゲート電極 7 ソースドレイン領域 8 コンタクトホール 9 配線 10 レーザー照射領域(ビーム) 11 外部へ逃げる(流れる)熱 12 放熱用金属片DESCRIPTION OF SYMBOLS 1 Substrate 2 Groove of substrate 20 Slender end of groove 21 Sharp end of groove 22 Slender groove with unevenness 23 Slender rectangular groove 24 Linear wall of groove 31 a-Si film 32 p-Si film 33 c-Si film 34 active region 35 molten Si 36 microcrystal 37 silicon crystal film 38 non-large silicon crystal 4 SiO 2 film 5 gate insulating film 6 gate electrode 7 source / drain region 8 contact hole 9 wiring 10 laser irradiation region (beam) 11 Heat that escapes (flows) to the outside 12 Metal pieces for heat dissipation

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 基板の少なくもトランジスタの活性領域
にレーザーアニールのためのレーザー照射の最初に終了
する端部が30°以下の鋭角の溝を形成する溝形成ステ
ップと、 上記溝内にアモルファス、微細結晶等からなる半導体を
埋めるアニール対象半導体埋め込みステップと、 上記溝内のアニール対象半導体をレーザーアニールによ
り大結晶半導体化するアニールステップとを有している
ことを特徴とする薄膜トランジスタの製造方法。
1. A groove forming step of forming a groove having an acute angle of not more than 30 ° at the end of laser irradiation for laser annealing in at least an active region of a transistor on a substrate; A method of manufacturing a thin film transistor, comprising: a step of embedding a semiconductor to be annealed for filling a semiconductor made of a microcrystal or the like; and an annealing step of turning a semiconductor to be annealed in the trench into a large crystal semiconductor by laser annealing.
【請求項2】 前記溝形成ステップは、 上記レーザーアニールのためのレーザー照射の最初の終
了端部の鋭角を15°以下とする先鋭角形成ステップで
あることを特徴とする請求項1記載の薄膜トランジスタ
の製造方法。
2. The thin film transistor according to claim 1, wherein the groove forming step is a sharp angle forming step in which the acute angle of the first end of the laser irradiation for the laser annealing is set to 15 ° or less. Manufacturing method.
【請求項3】 前記溝形成ステップは、 上記溝を少なくも各薄膜トランジスタの活性領域となる
領域毎にそれぞれ独立して形成する溝独立形成ステップ
であることを特徴とする請求項1若しくは請求項2に記
載の薄膜トランジスタの製造方法。
3. The groove forming step according to claim 1, wherein the groove forming step is a groove independent forming step of forming the grooves independently at least for each region to be an active region of each thin film transistor. 3. The method for manufacturing a thin film transistor according to item 1.
【請求項4】 前記溝形成ステップは、 フォトリソグラフィー技術を使用してレーザ照射の最初
の終了端部が必ずしも鋭角でない仮溝を一旦形成する仮
溝形成小ステップと、 該小ステップ後、CVDにより上記仮溝巾の55%以上
の厚さのSiO2 膜を仮溝上に形成する鋭角形成小ステ
ップを有していることを特徴とする請求項1、請求項2
若しくは請求項3記載の薄膜トランジスタの製造方法。
4. The groove forming step includes: a temporary groove forming small step of temporarily forming a temporary groove in which the first end portion of the laser irradiation is not necessarily at an acute angle using a photolithography technique; 3. The method according to claim 1, further comprising an acute angle forming small step of forming an SiO 2 film having a thickness of 55% or more of the temporary groove width on the temporary groove.
Alternatively, the method for manufacturing a thin film transistor according to claim 3.
【請求項5】 基板の少なくも薄膜トランジスターの活
性領域の長辺方向に対して連続的につながった形状であ
り、かつ活性領域でない部分の溝幅は活性領域の短辺よ
りも狭く、更にその最小溝幅が0.2μm以下であるよ
うに形成する凹凸存在溝形成ステップと、 上記凹凸の存在する構内にアモルファス、微細結晶等か
らなる半導体を埋めるアニール対象半導体埋め込みステ
ップと、 上記凹凸の存在する構内のアニール対象半導体をレーザ
ーアニールにより大結晶半導体化するためのレーザー照
射を上記凹凸の存在する溝の一端から溝に沿って行うア
ニールステップとを有していることを特徴とする薄膜ト
ランジスタの製造方法。
5. A structure in which at least a portion of a substrate is continuously connected to a long side direction of an active region of a thin film transistor, and a groove width of a portion other than the active region is narrower than a short side of the active region. Forming a concave / convex existing groove so that the minimum groove width is 0.2 μm or less; embedding a semiconductor to be annealed to fill a semiconductor made of amorphous, fine crystal or the like in the premises where the concave / convex exists; An annealing step of performing laser irradiation for turning a semiconductor to be annealed in the premises into a large crystalline semiconductor by laser annealing from one end of the groove having the unevenness along the groove. .
【請求項6】 前記凹凸存在溝形成ステップは、 アニールのためのレーザ照射開始端側を鋭角に形成する
鋭角溝形成小ステップを有していることを特徴とする請
求項5記載の膜の表面浄化方法。
6. The surface of a film according to claim 5, wherein the step of forming a concave / convex existing groove has a small step of forming an acute-angle groove for forming a laser irradiation start end side for annealing at an acute angle. Purification method.
【請求項7】 基板の少なくも薄膜トランジスターの活
性領域の長辺方向に対して、幅2μm以下の溝を形成す
る溝形成ステップと、 上記溝内にアモルファス、微細結晶等からなる半導体を
埋めるアニール対象半導体埋め込みステップと、 上記溝内のアニール対象半導体をレーザーアニールによ
り大結晶半導体化するためのレーザ照射を上記溝に沿っ
て順次行うアニールステップとを有していることを特徴
とする薄膜トランジスタの製造方法。
7. A groove forming step of forming a groove having a width of 2 μm or less in at least a long side direction of an active region of a thin film transistor on a substrate, and annealing for filling a semiconductor made of amorphous, fine crystal or the like in the groove. Manufacturing a thin film transistor, comprising: a target semiconductor embedding step; and an annealing step of sequentially performing laser irradiation along the groove to turn the annealing target semiconductor in the groove into a large crystalline semiconductor by laser annealing. Method.
【請求項8】 前記溝形成ステップは、 アニールのためのレーザ照射開始端側を鋭角に形成する
鋭角溝形成小ステップを有していることを特徴とする請
求項7記載の膜の表面浄化方法。
8. The method according to claim 7, wherein the groove forming step includes a small step of forming an acute angle groove for forming a laser irradiation start end side for annealing at an acute angle. .
【請求項9】 前記アニール対象半導体埋め込みステッ
プは、 アモルファス、微細結晶等からなる半導体を基板全面に
堆積させるアニール対象半導体堆積小ステップと、 不必要な部分に堆積された半導体を除去する除去小ステ
ップとを有していることを特徴とする請求項1、請求項
2、請求項3、請求項4、請求項5、請求項6、請求項
7若しくは請求項8記載の薄膜トランジスタの製造方
法。
9. The step of burying a semiconductor to be annealed includes: a small step of depositing a semiconductor to be annealed for depositing a semiconductor made of amorphous, fine crystal or the like over the entire surface of the substrate; and a small step of removing a semiconductor deposited at an unnecessary portion. The method for manufacturing a thin film transistor according to claim 1, wherein the method includes the steps of (a), (b), (c), (c), and (d).
【請求項10】 前記アニール対象半導体埋め込みステ
ップに先立ち、 埋めるアニール対象の半導体としてアモルファスシリコ
ン、粒径0.1μm以下の微細結晶からなるシリコンの
少くとも一を選定するアニール対象半導体選定ステップ
を有していることを特徴とする請求項1、請求項2、請
求項3、請求項4、請求項5、請求項6、請求項7、請
求項8若しくは請求項9記載の薄膜トランジスタの製造
方法。
10. An annealing target semiconductor selection step of selecting at least one of amorphous silicon and silicon made of fine crystals having a grain size of 0.1 μm or less as a semiconductor to be embedded and annealing, prior to the annealing target semiconductor embedding step. 10. The method of manufacturing a thin film transistor according to claim 1, wherein the thin film transistor is formed by a method as defined in claim 1, 2, 3, 4, 5, 6, 7, 8, or 9.
【請求項11】 薄膜トランジスタの形成された基板で
あって、 少くも一端が30°以下の鋭角である溝と、 該溝内の大結晶半導体とを有していることを特徴とする
薄膜トランジスタの形成された基板。
11. A substrate on which a thin film transistor is formed, comprising: a groove having at least one end having an acute angle of 30 ° or less; and a large crystalline semiconductor in the groove. Substrate.
【請求項12】 薄膜トランジスタの形成された基板で
あって、 薄膜トランジスタの活性領域の長辺方向に対して連続的
につながった形状であり、かつ活性領域でない部分の溝
幅は活性領域の短辺よりも狭く、更にその最少幅が0.
2μm以下の溝と、 該溝内の活性領域の大結晶半導体とを有していることを
特徴とする薄膜トランジスタの形成された基板。
12. A substrate on which a thin film transistor is formed, wherein the substrate has a shape continuously connected to a long side direction of an active region of the thin film transistor, and a groove width of a portion other than the active region is smaller than that of a short side of the active region. And the minimum width is 0.
A substrate on which a thin film transistor is formed, comprising: a groove of 2 μm or less; and a large crystalline semiconductor in an active region in the groove.
【請求項13】 薄膜トランジスタの形成された基板で
あって、 薄膜トランジスタの活性領域の長辺方向に対して連続的
につながった幅2μm以下の直線状の溝と、 該溝内の活性領域の大結晶半導体とを有していることを
特徴とする薄膜トランジスタの形成された基板。
13. A substrate on which a thin film transistor is formed, wherein a linear groove having a width of 2 μm or less continuously connected to a long side direction of an active region of the thin film transistor, and a large crystal of the active region in the groove. A substrate on which a thin film transistor is formed, comprising a semiconductor.
【請求項14】 前記溝は、 少くも一端が30°以下の鋭角であることを特徴とする
請求項13記載の薄膜トランジスタの形成された基板。
14. The substrate according to claim 13, wherein at least one end of the groove has an acute angle of 30 ° or less.
JP36203998A 1998-12-21 1998-12-21 Thin film transistor and manufacture thereof Pending JP2000183357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36203998A JP2000183357A (en) 1998-12-21 1998-12-21 Thin film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36203998A JP2000183357A (en) 1998-12-21 1998-12-21 Thin film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000183357A true JP2000183357A (en) 2000-06-30

Family

ID=18475710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36203998A Pending JP2000183357A (en) 1998-12-21 1998-12-21 Thin film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000183357A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059831A (en) * 2001-08-17 2003-02-28 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
KR100757763B1 (en) * 2001-06-26 2007-09-12 샤프 가부시키가이샤 Polysilicon film forming method
JP2008016655A (en) * 2006-07-06 2008-01-24 Sumitomo Heavy Ind Ltd Method for manufacturing crystallized semiconductor film
CN106653861A (en) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 Thin film transistor, fabrication method of thin film transistor, array substrate and fabrication method of array substrate
CN111211093A (en) * 2018-11-21 2020-05-29 东京毅力科创株式会社 Method for embedding recess

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757763B1 (en) * 2001-06-26 2007-09-12 샤프 가부시키가이샤 Polysilicon film forming method
JP2003059831A (en) * 2001-08-17 2003-02-28 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008016655A (en) * 2006-07-06 2008-01-24 Sumitomo Heavy Ind Ltd Method for manufacturing crystallized semiconductor film
CN106653861A (en) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 Thin film transistor, fabrication method of thin film transistor, array substrate and fabrication method of array substrate
CN111211093A (en) * 2018-11-21 2020-05-29 东京毅力科创株式会社 Method for embedding recess

Similar Documents

Publication Publication Date Title
US7135388B2 (en) Method for fabricating single crystal silicon film
TWI402989B (en) Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method
KR100671212B1 (en) Method for forming poly silicon
US8119469B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
GB2338598A (en) Method of crystallising an amorphous silicon layer for a thin film transistor by a laser scanning technique
JP2002222957A (en) Thin film transistor device
JPH1164883A (en) Production of polycrystalline semiconductor thin film and manufacturing device therefor
JP2003124230A (en) Thin film transistor device, method for manufacturing the device, and image display apparatus using the device
US6709910B1 (en) Method for reducing surface protrusions in the fabrication of lilac films
JP4329312B2 (en) Thin film semiconductor device, manufacturing method thereof, and image display device
JP4558262B2 (en) Manufacturing method of semiconductor device
JP2006295117A (en) Manufacturing method for polycrystalline silicon thin film, and for thin film transistor comprising it
US7033915B2 (en) Method for crystallizing amorphous silicon film
KR20010109072A (en) Thin-film semiconductor integrated circuit device and picture display device with using thereof and manufacturing method thereof
JP2000183357A (en) Thin film transistor and manufacture thereof
JP2004063478A (en) Thin film transistor and its manufacturing method
US7579123B2 (en) Method for crystallizing amorphous silicon into polysilicon and mask used therefor
KR100761346B1 (en) Method of manufacturing a crystalloid silicone
KR20030015617A (en) Method of manufacturing a crystalloid silicone
JP2009152224A (en) Process for fabricating semiconductor element, process for producing active matrix substrate, process for manufacturing display unit, and laser crystallization apparatus
US20050142817A1 (en) Surface planarization method of sequential lateral solidification crystallized poly-silicon thin film
US20060065186A1 (en) Process for producing crystalline thin film
KR100219574B1 (en) Manufacturing method of mono-crystalline semiconductive film
KR100860007B1 (en) Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
JP2007067431A (en) Semiconductor device