JP2000183047A - Semiconductor processing method - Google Patents

Semiconductor processing method

Info

Publication number
JP2000183047A
JP2000183047A JP35816998A JP35816998A JP2000183047A JP 2000183047 A JP2000183047 A JP 2000183047A JP 35816998 A JP35816998 A JP 35816998A JP 35816998 A JP35816998 A JP 35816998A JP 2000183047 A JP2000183047 A JP 2000183047A
Authority
JP
Japan
Prior art keywords
etching
semiconductor
substrate
slope
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35816998A
Other languages
Japanese (ja)
Inventor
Kentaro Terajima
健太郎 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP35816998A priority Critical patent/JP2000183047A/en
Publication of JP2000183047A publication Critical patent/JP2000183047A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To switch a slope cutting means from a V blade to etching so as to provide a semiconductor device at a lower manufacturing cost, by a method wherein a semiconductor substrate having a crystal structure of zinc blende is subjected to a slope anisotropic etching in the direction of a forward mesa by the use of an etching aqueous solution which contains specific wt.% hydrogen chloride and hydrogen bromide, respectively. SOLUTION: A silicon nitride film 11 is formed on the surface of an InP substrate 10 as a semiconductor substrate that has a crystal structure of zinc blende, and a resist film 12 is applied on the silicon nitride film 11 and formed into a prescribed pattern 13. Openings are bored in the silicon nitride film 11 by etching using the pattern 13 as a mask. The substrate 10 is subjected to wet etching together with the silicon nitride film 11. As a result, a groove 14 with a slope of an angle of 45 deg. in the direction of a forward mesa can be cut in the surface of the InP substrate 10. An etching solution contains hydrogen chloride and hydrogen bromide as main components, where 5 to 15 wt.% hydrogen chloride and 5 to 20 wt.% hydrogen bromide are contained in the etching solution. By this setup, a 45⊥ slope forming process can be carried out through etching instead of a physical means.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体の加工方法
に関し、より詳細には、異方性エッチングに用いられる
半導体加工用のエッチング溶液を用いる半導体の加工方
法に関する。
The present invention relates to a method for processing a semiconductor, and more particularly, to a method for processing a semiconductor using an etching solution for processing a semiconductor used for anisotropic etching.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】光通信
用システムの分野では、これまではもっぱら幹線系での
整備が行われてきたが、ようやく近年、加入者系での普
及に向けての各種伝送方式とそれに対応した光デバイス
の研究開発が進められるようになった。しかし、加入者
系の整備費用は原則的に加入者側の負担となるため、加
入者系の光端末の経済化をはかり、国内の光通信用シス
テムの光化を促進することが今後の課題となっている。
2. Description of the Related Art In the field of optical communication systems, up until now, maintenance has mainly been performed on trunk systems, but recently, recently, there has been a growing demand for widespread use in subscriber systems. Research and development of various transmission systems and optical devices corresponding to them have been promoted. However, since the maintenance costs of the subscriber system are borne by the subscriber in principle, it is necessary to promote economical use of the optical system for the subscriber system and to promote the opticalization of domestic optical communication systems. It has become.

【0003】例えば、日本国内で光端末の経済化を指向
して、図7に示したように、PDS(Passive Double S
tar)方式が採用されている。このPDS方式によれ
ば、伝送路にスターカプラー(SC)50が用いられて
おり、複数の加入者系ONU(Optical Network Unit)
51、52、53と一つの局側(OSU:Optical Subs
criber Unit)54とが、1本の光ファイバ(1心双方
伝送)55を通して、1.3μm信号によって、時分割
双方向通信を行うことができる。なお、OSU54から
送出される光信号は、下り信号(TDM:通常の時分割
伝送)56として伝送され、SC50によって各ONU
51、52、53に分岐される。また、各ONU51、
52、53から送出する信号光は、上がり信号(TDM
A:衛星/PHS等と同一)57としてSC50を介し
てOSU54に送信される。
[0003] For example, with the aim of economicalization of optical terminals in Japan, as shown in FIG.
tar) method is adopted. According to the PDS method, a star coupler (SC) 50 is used in a transmission path, and a plurality of subscriber ONUs (Optical Network Units) are used.
51, 52, 53 and one station side (OSU: Optical Subs
A criber unit 54 can perform time-division two-way communication with a 1.3 μm signal through one optical fiber (one-fiber transmission) 55. The optical signal transmitted from the OSU 54 is transmitted as a downlink signal (TDM: normal time-division transmission) 56, and is transmitted by the SC 50 to each ONU.
It branches to 51,52,53. Also, each ONU 51,
The signal light transmitted from 52 and 53 is a rising signal (TDM).
A: Same as satellite / PHS etc.) 57 is transmitted to OSU 54 via SC 50.

【0004】このシステムに使用される光送受信モジュ
ールは、例えば、図8に示すような原理構成(富士通、
1997年電通学会、C−3−86)を有する。つま
り、光ファイバ58を通して導かれた下り光信号は、プ
リズム64のハーフミラー59を通過してレンズ60に
よって焦られて受信PD62に結合する。一方、LD6
1から出射した送信用光信号は、レンズ60を通してプ
リズム64の全反射ミラー63へと導かれ、さらに反射
光がハーフミラー59で反射し、下り光信号が通ってき
た光ファイバ58に結合する。
An optical transceiver module used in this system has, for example, a principle configuration as shown in FIG.
1997 Dentsu Gakkai, C-3-86). That is, the downstream optical signal guided through the optical fiber 58 passes through the half mirror 59 of the prism 64, is focused by the lens 60, and is coupled to the receiving PD 62. On the other hand, LD6
The transmission optical signal emitted from 1 is guided to the total reflection mirror 63 of the prism 64 through the lens 60, and the reflected light is reflected by the half mirror 59, and is coupled to the optical fiber 58 through which the downstream optical signal has passed.

【0005】具体的には、図9に示すような光受信モジ
ュール65(三菱電機、1997年電通学会、C−3−
86)が提案されている。この光受信モジュール65で
は、光ファイバ66がシリコン基板67の異方性エッチ
ングによって作成されたV溝68で固定されており、光
ファイバ66から出射した光は表面入射型PIN−PD
69に結合する。
More specifically, an optical receiving module 65 (Mitsubishi Electric, 1997 Dentsu Institute, C-3-
86) have been proposed. In this optical receiving module 65, an optical fiber 66 is fixed by a V-groove 68 formed by anisotropic etching of a silicon substrate 67, and light emitted from the optical fiber 66 is a front-incident PIN-PD.
Binds to 69.

【0006】上記のような光受信モジュールに用いられ
る基板は、通常、BS(ビームスプリッタ)としての使
用に耐える鏡面化を図るためにウェットエッチングによ
って加工される。
[0006] The substrate used in the above-described light receiving module is usually processed by wet etching in order to achieve a mirror surface that can be used as a BS (beam splitter).

【0007】しかし、閃亜鉛型構造をもつ半導体基板
(100)を順メサ方向で、例えば、硫酸系のエッチン
グ液(H2SO4+H22+H2Oなど)や臭素系のエッ
チング液(HBr+CH3COOH、Br2+MeOHな
ど)を用いてウェットエッチングすると、主として基板
表面(100)面に対して54.7°の角度をなす(1
11)が表れる。つまり、(111)などの面は原子の
充填率が高いため、溶出速度が他の面のそれに比較して
極めて遅くなり(常温では一般的に100分の1程
度)、結果的に(100)、(110)、(101)な
どの他の溶出速度の速い面が溶出しても、(111)は
保持されるためであると考えられている。また、例え
ば、塩素系のエッチング液(HCl+CH3COOH、
HCl+HNO3など)を用いてウェットエッチングす
ると、主として基板表面(100)面に対して35.3
°の角度をなす(211)が表れる。よって、上記のよ
うな使用にもっとも適した45°の斜面をもつV溝を形
成することが困難である。
However, a semiconductor substrate (100) having a zinc-blende type structure is placed in a forward mesa direction by, for example, a sulfuric acid-based etchant (H 2 SO 4 + H 2 O 2 + H 2 O) or a bromine-based etchant ( When wet etching is performed using HBr + CH 3 COOH, Br 2 + MeOH, etc., an angle of 54.7 ° is mainly formed with respect to the substrate surface (100) (1).
11) appears. That is, since the surface of (111) or the like has a high atomic packing ratio, the elution rate becomes extremely slower than that of the other surfaces (generally, about 1/100 at room temperature), and as a result, (100) , (110), and (101) are considered to be retained even if other surfaces with a high elution rate elute. Further, for example, a chlorine-based etching solution (HCl + CH 3 COOH,
HCl + HNO 3 ), 35.3 mainly to the substrate surface (100) surface.
An angle of (211) appears. Therefore, it is difficult to form a V-groove having a 45 ° slope that is most suitable for use as described above.

【0008】このような事情から、通常、閃亜鉛型構造
をもつ半導体基板に45°の斜面を有する溝を加工する
場合は、図10(a)の側面図及び(b)の正面図に示
すように、先端が直角であるVブレード70を高速回転
させて半導体基板71表面を切削加工する方法が多く採
られてきた。またこの際、Vブレード70だけでは加工
面が粗くなるため、電解質溶液(広い意味でのエッチン
グ液と考えられる)を半導体基板71に吹き付けなが
ら、加工面をより平滑に切削加工している((NTT、
1997年電通学会、C−3−126)。
Under these circumstances, when a groove having a 45 ° slope is usually formed in a semiconductor substrate having a zinc-blend structure, the side view of FIG. 10A and the front view of FIG. As described above, many methods of cutting the surface of the semiconductor substrate 71 by rotating the V-blade 70 having a right-angled tip at a high speed have been adopted. Also, at this time, since the processed surface becomes rough with only the V blade 70, the processed surface is cut more smoothly while spraying an electrolyte solution (which is considered to be an etching solution in a broad sense) onto the semiconductor substrate 71 (( NTT,
1997 Dentsu Institute, C-3-126).

【0009】さらに、別の加工方法として、インゴット
からのスライス時にあらかじめ9.7°の角度オフセッ
トを付けて切り出すことで、通常のエッチング液により
一方の面で45°斜面を実現させる方法が提案されてい
る(特開平4−322201号公報)。
Further, as another processing method, a method has been proposed in which a 45 ° inclined surface is realized on one surface with a normal etching solution by cutting in advance with an angle offset of 9.7 ° at the time of slicing from an ingot. (JP-A-4-322201).

【0010】しかし、Vブレードによる切削加工では加
工面の精度がブレードの粗さに支配されるところが大き
く、電解質溶液を併用しても光学的に充分な鏡面性を実
現することは原理的に難しい。
However, in the case of cutting with a V-blade, the accuracy of the machined surface is largely governed by the roughness of the blade, and it is in principle difficult to achieve optically sufficient specularity even with the use of an electrolyte solution. .

【0011】一方、あらかじめ角度的にオフセットを付
ける方法は、高価なインゴットからのスライスを特注で
行う必要があり、結果的にPDチップのコスト高をもた
らす。また、V溝形成後の基板分割の際に、各チップの
劈開面が9.7°傾いてしまうという根本的な問題点が
残る。
On the other hand, the method of offsetting angularly in advance requires a custom-made slice from an expensive ingot, resulting in an increase in the cost of the PD chip. Further, there is a fundamental problem that the cleavage plane of each chip is inclined by 9.7 ° when the substrate is divided after the formation of the V-groove.

【0012】[0012]

【課題を解決するための手段】本発明によれば、塩化水
素を5〜15重量%と、臭化水素を5〜20重量%とを
含んでなるエッチング水溶液を用いて、閃亜鉛型の結晶
構造を持つ半導体基板を順メサ方向で45°異方性エッ
チングすることからなる半導体の加工方法が提供され
る。
According to the present invention, a zinc blende type crystal is prepared by using an etching aqueous solution containing 5 to 15% by weight of hydrogen chloride and 5 to 20% by weight of hydrogen bromide. There is provided a method for processing a semiconductor, comprising etching a semiconductor substrate having a structure in a forward mesa direction by 45 ° anisotropically.

【0013】[0013]

【発明の実施の形態】本発明の半導体の加工方法に使用
されるエッチング溶液は、主として塩化水素、臭化水素
を含んでなる。塩化水素は、エッチング水溶液中に5〜
15重量%程度含有されることが好ましく、10〜15
重量%程度がより好ましい。臭化水素は、エッチング溶
液中に5〜20重量%程度含有されることが好ましく、
10〜20重量%程度がより好ましい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The etching solution used in the semiconductor processing method of the present invention mainly contains hydrogen chloride and hydrogen bromide. Hydrogen chloride is added to the
The content is preferably about 15% by weight,
% By weight is more preferable. Hydrogen bromide is preferably contained in the etching solution in an amount of about 5 to 20% by weight,
About 10 to 20% by weight is more preferable.

【0014】また、本発明に用いるエッチング水溶液
は、さらに、有機又は無機の弱酸あるいは低級アルコー
ルを含んでもよい。有機又は無機の弱酸としては、例え
ば酢酸、りん酸又はこれらの混合液等が挙げられる。ま
た、低級アルコールとしてはエタノール、プロパノール
又はこれらの混合液等が挙げられる。なお、弱酸及び低
級アルコールを混合して使用してもよい。なかでも、酢
酸を用いることが好ましい。酢酸を用いた場合には、半
導体基板をエッチングする際のサイドエッチが最小とな
るためである。なお、酢酸を用いる場合には、エッチン
グ水溶液中に30〜70重量%程度含有されることが好
ましく、30〜35重量%程度がより好ましい。
The aqueous etching solution used in the present invention may further contain an organic or inorganic weak acid or a lower alcohol. Examples of the organic or inorganic weak acid include acetic acid, phosphoric acid, and a mixture thereof. Examples of the lower alcohol include ethanol, propanol, and a mixture thereof. In addition, a weak acid and a lower alcohol may be mixed and used. Among them, acetic acid is preferably used. This is because, when acetic acid is used, side etching when etching the semiconductor substrate is minimized. When acetic acid is used, it is preferably contained in the etching aqueous solution at about 30 to 70% by weight, more preferably about 30 to 35% by weight.

【0015】本発明のエッチング水溶液は、エッチング
溶液中の塩化水素及び臭化水素の割合を上記範囲内で調
整することにより、加工対象である半導体のエッチング
速度を制御することができる。また、有機又は無機の弱
酸あるいは低級アルコールを用いることにより、半導体
のエッチングにより生じた中間生成物(例えば、半導体
がInP基板の場合、InBr3等)をすばやくこれら
の水溶液中に溶かし込むことができ、エッチングを促進
することができる。
The etching aqueous solution of the present invention can control the etching rate of the semiconductor to be processed by adjusting the proportion of hydrogen chloride and hydrogen bromide in the etching solution within the above range. In addition, by using an organic or inorganic weak acid or lower alcohol, an intermediate product (eg, InBr 3 when the semiconductor is an InP substrate) generated by etching the semiconductor can be rapidly dissolved in these aqueous solutions. , Can promote etching.

【0016】なお、エッチング水溶液中に酸化性の溶液
が混合されている場合には、その溶液がHClやHBr
と反応し、毒性の強い塩素ガスや臭素ガスが発生するこ
ととなり、さらに、エッチング溶液に溶解した分子状の
塩素ガスや臭素ガス自体が半導体のエッチングに影響を
及ぼすこととなってエッチング速度の制御が難しくなる
ため、有機又は無機の弱酸あるいは低級アルコールを用
いることが好ましい。
When an oxidizing solution is mixed with the etching aqueous solution, the solution is made of HCl or HBr.
Reacts with the gas to generate highly toxic chlorine and bromine gases, and furthermore, the molecular chlorine and bromine gases dissolved in the etching solution themselves affect the etching of semiconductors, thereby controlling the etching rate. Therefore, it is preferable to use an organic or inorganic weak acid or a lower alcohol.

【0017】エッチング水溶液は、最終的に上記の各成
分が上記の割合で含有されるものであれば、どのような
形態の塩化水素、臭化水素を用いて調製してもよく、例
えば、塩化水素ガス、臭化水素ガスを水又は上記弱酸や
低級アルコールに溶解させて、最終的にエッチング溶液
中に上記の割合で含有させてもよいし、塩酸、臭化水素
酸を直接混合し、任意に上記弱酸や低級アルコールを混
合してもよい。なかでも、調製の簡便さ等の観点から、
市販されている濃塩酸及び濃臭化水素酸を弱酸又は低級
アルコールと混合して調製することが好ましい。具体的
には、市販の濃塩酸(37重量%程度):濃臭化水素酸
(48重量%程度):氷酢酸=1:1:1〜4(体積
比)、濃塩酸:濃臭化水素酸:氷酢酸=1:2:1〜
4、濃塩酸:濃臭化水素酸:氷酢酸=2:1:1〜4、
濃塩酸:濃臭化水素酸:市販のりん酸(85重量%程
度)=2:1:2〜4等が挙げられる。なかでも、調製
の簡便さ、使用しやすさ、エッチング後の斜面の状態等
の観点から、市販の濃塩酸(37重量%程度):濃臭化
水素酸(48重量%程度):氷酢酸=1:1:1のエッ
チング水溶液が好ましい。
The aqueous etching solution may be prepared by using any form of hydrogen chloride or hydrogen bromide as long as the above components are finally contained in the above proportions. Hydrogen gas, hydrogen bromide gas may be dissolved in water or the above weak acid or lower alcohol, and finally contained in the etching solution at the above ratio, or hydrochloric acid, hydrobromic acid may be directly mixed, May be mixed with the above weak acid or lower alcohol. Above all, from the viewpoint of simplicity of preparation, etc.,
It is preferably prepared by mixing commercially available concentrated hydrochloric acid and concentrated hydrobromic acid with a weak acid or lower alcohol. Specifically, commercially available concentrated hydrochloric acid (about 37% by weight): concentrated hydrobromic acid (about 48% by weight): glacial acetic acid = 1: 1: 1 to 4 (volume ratio), concentrated hydrochloric acid: concentrated hydrogen bromide Acid: glacial acetic acid = 1: 2: 1 to 1
4, concentrated hydrochloric acid: concentrated hydrobromic acid: glacial acetic acid = 2: 1: 1 to 4,
Concentrated hydrochloric acid: concentrated hydrobromic acid: commercially available phosphoric acid (about 85% by weight) = 2: 1: 2 to 4 and the like. Among them, commercially available concentrated hydrochloric acid (approximately 37% by weight): concentrated hydrobromic acid (approximately 48% by weight): glacial acetic acid = from the viewpoints of simplicity of preparation, ease of use, and the state of the slope after etching. A 1: 1: 1 aqueous etching solution is preferred.

【0018】本発明のエッチング溶液を用いて加工する
ことができる半導体基板は、閃亜鉛型の結晶構造を持つ
ものであれば特に限定されるものではなく、シリコン、
BN、BP、BAs、AlP、AlAs、AlSb、G
aP、GaAs、InAs、InSb等のIII−V属化
合物半導体等を挙げることができる。
The semiconductor substrate that can be processed using the etching solution of the present invention is not particularly limited as long as it has a zinc-blende type crystal structure.
BN, BP, BAs, AlP, AlAs, AlSb, G
Examples thereof include III-V compound semiconductors such as aP, GaAs, InAs, and InSb.

【0019】また、本発明の半導体の加工方法は、半導
体をエッチング溶液と接触させることにより実現するこ
とができるが、その際の半導体とエッチング溶液との接
触時間は、15〜120分間程度、エッチング溶液の温
度は常温程度とすることが好ましい。また、加工対象で
ある半導体は、エッチング溶液中に静置することが好ま
しい。さらに、半導体とエッチング溶液とは、暗所にて
接触させることが好ましい。
The semiconductor processing method of the present invention can be realized by bringing the semiconductor into contact with the etching solution. At that time, the contact time between the semiconductor and the etching solution is about 15 to 120 minutes. The temperature of the solution is preferably about room temperature. Further, it is preferable that the semiconductor to be processed is left in an etching solution. Further, the semiconductor and the etching solution are preferably brought into contact in a dark place.

【0020】本発明の半導体の加工方法は、半導体に4
5°斜面をとるように加工することができるが、この方
法は、例えば、受光/発光素子の加工、光ファイバ固定
用半導体基板のV溝加工等の種々の用途に適用すること
ができる。
According to the semiconductor processing method of the present invention, four
Although the processing can be performed so as to form a 5 ° slope, this method can be applied to various uses such as processing of a light receiving / light emitting element and processing of a V-groove of a semiconductor substrate for fixing an optical fiber.

【0021】以下に、本発明の半導体の加工方法につい
て説明する。 実施例1:光送受信モジュール用の受信用PDの加工法
としての応用 まず、図1(a)に示したように、閃亜鉛型の結晶構造
を持つ半導体基板として、(100)の表面を有するI
nP基板10を使用し、このInP基板10表面に窒化
シリコン膜11を膜厚200nmで形成する。次いで、
図1(b)に示したように、窒化シリコン膜11上にレ
ジスト12を膜厚600nmで塗布し、図1(c)に示
したように、フォトリソグラフィ及びエッチング工程に
よって、レジスト12を所望の形状にパターニングして
レジストパターン13を形成する。
Hereinafter, the semiconductor processing method of the present invention will be described. Example 1: Application as a processing method of a receiving PD for an optical transmitting / receiving module First, as shown in FIG. 1A, a semiconductor substrate having a zinc-blende type crystal structure has a (100) surface. I
Using the nP substrate 10, a silicon nitride film 11 is formed to a thickness of 200 nm on the surface of the InP substrate 10. Then
As shown in FIG. 1B, a resist 12 is coated on the silicon nitride film 11 to a thickness of 600 nm, and as shown in FIG. The resist pattern 13 is formed by patterning into a shape.

【0022】その後、図1(d)に示したように、得ら
れたレジストパターン13をマスクとして用いて、窒化
シリコン膜11に開口を形成し、続いて、図1(e)に
示したように、開口されたレジストパターン13及び窒
化シリコン膜11をマスクとして用いて、InP基板1
0をウェットエッチングする。ウェットエッチングに用
いたエッチング溶液は、濃塩酸溶液(塩酸37重量%、
(株)キシダ化学社製)50ml、濃臭化水素溶液(臭
化水素48重量%、(株)キシダ化学社製)50ml、
氷酢酸(酢酸99.7%、(株)キシダ化学社製)50
mlとを混合したエッチング溶液である。また、エッチ
ングの間、InP基板10は、15〜25℃の恒温槽中
で、90分間程度暗所にて静置する。
Thereafter, as shown in FIG. 1D, an opening is formed in the silicon nitride film 11 using the obtained resist pattern 13 as a mask, and then, as shown in FIG. The InP substrate 1 is formed by using the opened resist pattern 13 and the silicon nitride film 11 as a mask.
0 is wet-etched. The etching solution used for the wet etching is a concentrated hydrochloric acid solution (37% by weight of hydrochloric acid,
50 ml of a concentrated hydrogen bromide solution (48% by weight of hydrogen bromide, manufactured by Kishida Chemical Co., Ltd.)
Glacial acetic acid (acetic acid 99.7%, manufactured by Kishida Chemical Co., Ltd.) 50
ml of an etching solution. During the etching, the InP substrate 10 is allowed to stand in a dark place at a temperature of 15 to 25 ° C. for about 90 minutes.

【0023】上記により、順メサ方向での45°斜面を
有する溝14をInP基板10に形成することができ
る。つまり、濃塩酸と濃臭化水素とを混合し、酢酸で薄
めたエッチング溶液は、その中にランダムに塩素イオ
ン、臭素イオンが存在する。これらイオンの電荷はいず
れも1価であり、半導体基板であるInP基板上との静
電引力が同等であるため、InP基板にランダムに接触
する。このため、図2に示したように、塩素イオンが接
触した部位では、塩素イオンによるエッチングによりI
nP基板の(211)面が表れ、臭素イオンが接触した
部位では、臭素イオンによるエッチングによりInP基
板の(111)面が表れる。このような塩素イオン及び
臭素イオンのランダムな接触及びエッチングは、V溝が
形成される前からV溝形成完了後にかけて一貫して起こ
るため、エッチング後の溝の斜面を観察すると、結晶格
子のサイズレベルでは(211)と(111)との微小
な斜面がほぼ同程度の割合で形成される。その結果、I
nP基板の溝の斜面は35.3°と54.7°の平均値
である45°を有することとなる。また、この溝の斜面
は、結晶格子レベルのサイズからなるため、光学的に充
分平滑となる。
As described above, it is possible to form the groove 14 having a 45 ° slope in the forward mesa direction in the InP substrate 10. That is, in the etching solution obtained by mixing concentrated hydrochloric acid and concentrated hydrogen bromide and diluting with acetic acid, chlorine ions and bromine ions are randomly present therein. Each of these ions has a monovalent charge, and has an equal electrostatic attraction to the semiconductor substrate, ie, the InP substrate, and thus makes random contact with the InP substrate. For this reason, as shown in FIG. 2, at the portion where the chlorine ions have come into contact,
The (211) plane of the nP substrate appears, and the (111) plane of the InP substrate appears by bromide ion etching at the site where the bromine ions are in contact. Since such random contact and etching of chlorine ions and bromine ions occur consistently from before the V-groove is formed until after the V-groove is formed, observing the slope of the groove after the etching shows that the size of the crystal lattice is large. At the level, minute slopes of (211) and (111) are formed at almost the same ratio. As a result, I
The slope of the groove of the nP substrate has 45 ° which is an average value of 35.3 ° and 54.7 °. Further, since the slope of the groove has a size of a crystal lattice level, it is optically sufficiently smooth.

【0024】得られた45°の溝14を有するInP基
板10上の窒化シリコン膜11及びレジストパターン1
3を除去し、図3に示したように、溝14ごとに分割す
る。その後、分割された個々のInP基板10を利用し
て、所望の面取入射型のフォトダイオード(PD)20
を形成し、図4に示したように、PLC30上にテーパ
導波路レーザーダイオード(LD)31、導波路32と
ともに実装することにより光送受信モジュール33を作
成した。
The obtained silicon nitride film 11 and the resist pattern 1 on the InP substrate 10 having the 45 ° groove 14
3 is removed, and as shown in FIG. Thereafter, a desired chamfered incident type photodiode (PD) 20 is utilized by utilizing the divided individual InP substrates 10.
Then, as shown in FIG. 4, an optical transceiver module 33 was fabricated by mounting the tapered waveguide laser diode (LD) 31 and the waveguide 32 on the PLC 30.

【0025】この光送受信モジュール33においては、
導波路32を通ってきた信号光が、テーパ導波路LD3
1中を通過し、テーパ導波路LD31の後部から出たモ
ニタ光と共にInP基板の面取り部分から入射し、In
P結晶内を通って受光素子反対側に設けられた信号PD
部分に結合する。
In this optical transmitting / receiving module 33,
The signal light that has passed through the waveguide 32 is converted into a tapered waveguide LD3.
1 and enters from the chamfered portion of the InP substrate together with the monitor light emitted from the rear part of the tapered waveguide LD31.
Signal PD provided on the opposite side of light receiving element through P crystal
Join the parts.

【0026】実施例2:ピックアップ用光送受信モジュ
ールの加工法としての応用 InP基板の代わりにシリコン基板を用い、エッチング
時間を短縮する以外は実施例1と実質的に同様に形成さ
れた45°斜面を4面有するシリコン基板35を用い
て、図5に示したピックアップ用フォログラムユニット
34を作成した。
Example 2: Application as a processing method of an optical transceiver module for pickup A 45 ° slope formed substantially in the same manner as in Example 1 except that a silicon substrate is used instead of an InP substrate and the etching time is shortened. Using a silicon substrate 35 having four surfaces, a pickup hologram unit 34 shown in FIG. 5 was prepared.

【0027】このユニット34は、シリコン基板35上
に、集積回路37及びPD38が配設され、さらに、シ
リコン基板35表面に45°の斜面を有するマイクロミ
ラー36が4面形成されてなる凹部を有し、この凹部内
に配設されたLD39を備えており、45°の斜面を有
するマイクロミラー36によりLD39とPD38とが
光学的に効率よく結合されている。
The unit 34 has a concave portion in which an integrated circuit 37 and a PD 38 are provided on a silicon substrate 35 and four micromirrors 36 each having a 45-degree inclined surface are formed on the surface of the silicon substrate 35. An LD 39 is provided in the recess, and the LD 39 and the PD 38 are optically and efficiently coupled by the micromirror 36 having a 45-degree slope.

【0028】実施例3:光ファイバ固定用のシリコン基
板のV溝エッチング 図6に示したように、実施例1と実質的に同様に形成さ
れた45°斜面の溝40を複数本、シリコン基板41に
作成した。なお、図6中矢印Mは順メサ方向を示す。
Embodiment 3 Etching of V-groove in Silicon Substrate for Fixing Optical Fiber As shown in FIG. 6, a plurality of grooves 40 of 45 ° slope formed substantially in the same manner as in Embodiment 1 41. The arrow M in FIG. 6 indicates the forward mesa direction.

【0029】このシリコン基板41の溝40に光ファイ
バが固定されることにより、光ファイバの数μmの位置
精度が確保される。なお、光ファイバから出射した光
は、シリコン基板41上に形成された表面入射型PIN
−PD(図示せず)に結合するようになっているが、光
ファイバ固定の際の位置精度が高いために受光用のPD
との間の結合効率も向上させることができる。
By fixing the optical fiber in the groove 40 of the silicon substrate 41, the position accuracy of the optical fiber of several μm is secured. The light emitted from the optical fiber is a surface-incident PIN formed on the silicon substrate 41.
-PD (not shown), but because of high positional accuracy when fixing the optical fiber, PD for receiving light
Can also be improved.

【0030】[0030]

【発明の効果】本発明によれば、塩化水素を5重量%以
上と、臭化水素を5重量%以上と、希釈液とを含んでな
るエッチング溶液を用いて、閃亜鉛型の結晶構造を持つ
半導体基板を順メサ方向で45°異方性エッチングする
ので、エッチング溶液中の塩化水素及び臭化水素の濃度
を適切な値に調整して、エッチング速度を制御しなが
ら、半導体の順メサ方向での45°異方性エッチングが
可能となる。よって、従来利用されていた電解質溶液を
併用したVブレードによる切削、インゴットの傾斜スラ
イス等による物理的手段に頼っていた半導体の45°斜
面形成の加工を、より容易なエッチング法に切り換える
ことができる。したがって、より量産性を向上させるこ
とができるとともに、製造コストを抑制することがで
き、より信頼性の高い半導体装置を製造することが可能
となる。
According to the present invention, a zinc blende type crystal structure is formed by using an etching solution containing 5% by weight or more of hydrogen chloride, 5% by weight or more of hydrogen bromide, and a diluent. Since the semiconductor substrate is etched 45 degrees anisotropically in the forward mesa direction, the concentration of hydrogen chloride and hydrogen bromide in the etching solution is adjusted to an appropriate value, and while controlling the etching rate, the forward mesa direction of the semiconductor is controlled. 45 ° anisotropic etching becomes possible. Therefore, it is possible to switch the processing of forming a 45 ° slope of a semiconductor, which has conventionally depended on physical means such as cutting with a V-blade combined with an electrolyte solution and inclined slices of an ingot, to an easier etching method. . Therefore, the mass productivity can be further improved, the manufacturing cost can be reduced, and a more reliable semiconductor device can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体の加工方法の一実施例を説明す
るための加工工程図である。
FIG. 1 is a process chart for explaining one embodiment of a semiconductor processing method according to the present invention.

【図2】本発明の半導体の加工方法による加工面の加工
状態を説明するための図である。
FIG. 2 is a diagram for explaining a processing state of a processing surface according to the semiconductor processing method of the present invention.

【図3】本発明の半導体の加工方法によって形成された
45°斜面を有する半導体基板を示す斜視図である。
FIG. 3 is a perspective view showing a semiconductor substrate having a 45 ° slope formed by the semiconductor processing method of the present invention.

【図4】本発明の半導体の加工方法によって形成された
45°斜面を有する半導体基板を利用した光送受信モジ
ュールの概略断面図である。
FIG. 4 is a schematic sectional view of an optical transceiver module using a semiconductor substrate having a 45 ° slope formed by the semiconductor processing method of the present invention.

【図5】本発明の半導体の加工方法によって形成された
45°斜面を有する半導体基板を利用したピックアップ
用フォログラムユニットの斜視図である。
FIG. 5 is a perspective view of a hologram unit for pickup using a semiconductor substrate having a 45 ° slope formed by the semiconductor processing method of the present invention.

【図6】本発明の半導体の加工方法によって形成された
45°斜面を有する半導体基板を説明するための半導体
基板の斜視図である。
FIG. 6 is a perspective view of a semiconductor substrate for explaining a semiconductor substrate having a 45 ° slope formed by the semiconductor processing method of the present invention.

【図7】従来のPDS方式による波長分割双方向通信を
示す構成図である。
FIG. 7 is a configuration diagram showing wavelength division two-way communication according to a conventional PDS method.

【図8】従来の光送受信モジュールを示す概略構成図で
ある。
FIG. 8 is a schematic configuration diagram showing a conventional optical transceiver module.

【図9】従来の平面実装型(PLC型)光受信モジュー
ルを示す概略斜視図である。
FIG. 9 is a schematic perspective view showing a conventional planar mounting type (PLC type) optical receiving module.

【図10】従来の半導体基板の45°斜面の形成方法を
説明するためのエッチングプロセス図である。
FIG. 10 is an etching process diagram for explaining a conventional method for forming a 45 ° inclined surface of a semiconductor substrate.

【符号の説明】 10 InP基板(半導体基板) 11 窒化シリコン膜 12 レジスト 13 レジストパターン 14、40 溝 20 面取入射型フォトダイオード 30 PLC 31 テーパ導波路レーザーダイオード 32 導波路 33 光送受信モジュール 34 ピックアップ用フォログラムユニット 35、41 シリコン基板 36 マイクロミラー 37 集積回路 38 PD 39 LD[Description of Reference Numerals] 10 InP substrate (semiconductor substrate) 11 silicon nitride film 12 resist 13 resist pattern 14, 40 groove 20 chamfered incident photodiode 30 PLC 31 tapered waveguide laser diode 32 waveguide 33 optical transceiver module 34 pickup Hologram unit 35, 41 silicon substrate 36 micromirror 37 integrated circuit 38 PD 39 LD

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 塩化水素を5〜15重量%と、臭化水素
を5〜20重量%とを含んでなるエッチング水溶液を用
いて、閃亜鉛型の結晶構造を持つ半導体基板を順メサ方
向で45°異方性エッチングすることからなる半導体の
加工方法。
1. A semiconductor substrate having a zinc-blende type crystal structure in a forward mesa direction using an etching aqueous solution containing 5 to 15% by weight of hydrogen chloride and 5 to 20% by weight of hydrogen bromide. A semiconductor processing method comprising performing 45 ° anisotropic etching.
【請求項2】 エッチング水溶液が、さらに、有機又は
無機の弱酸、あるいは低級アルコールを含んでなる請求
項1記載の半導体の加工方法。
2. The semiconductor processing method according to claim 1, wherein the etching aqueous solution further contains an organic or inorganic weak acid or a lower alcohol.
【請求項3】 エッチング水溶液が、酢酸を30〜70
重量%含有してなる請求項1記載の半導体の加工方法。
3. An etching aqueous solution containing 30 to 70 acetic acid.
2. The method for processing a semiconductor according to claim 1, wherein the semiconductor material is contained by weight.
JP35816998A 1998-12-16 1998-12-16 Semiconductor processing method Pending JP2000183047A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35816998A JP2000183047A (en) 1998-12-16 1998-12-16 Semiconductor processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35816998A JP2000183047A (en) 1998-12-16 1998-12-16 Semiconductor processing method

Publications (1)

Publication Number Publication Date
JP2000183047A true JP2000183047A (en) 2000-06-30

Family

ID=18457907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35816998A Pending JP2000183047A (en) 1998-12-16 1998-12-16 Semiconductor processing method

Country Status (1)

Country Link
JP (1) JP2000183047A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035874A (en) * 2006-08-01 2008-02-21 Toppan Printing Co Ltd Method of manufacturing needle-like body
JP2015529981A (en) * 2012-09-10 2015-10-08 フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド Etching composition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035874A (en) * 2006-08-01 2008-02-21 Toppan Printing Co Ltd Method of manufacturing needle-like body
JP2015529981A (en) * 2012-09-10 2015-10-08 フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド Etching composition

Similar Documents

Publication Publication Date Title
US5355386A (en) Monolithically integrated semiconductor structure and method of fabricating such structure
US4163953A (en) Double heterostructure laser for direct coupling to an optical fiber
US4582390A (en) Dielectric optical waveguide and technique for fabricating same
JP3352057B2 (en) Manufacturing method of micro optical member
Theurer et al. Flip-chip integration of InP to SiN photonic integrated circuits
Krauss et al. Fabrication of 2-D photonic bandgap structures in GaAs/AlGaAs
CN102834990B (en) Photosemiconductor integrated component and manufacture method thereof
Kim et al. Semiconductor microlenses fabricated by one-step wet etching
US7352923B2 (en) Bidirectional photonic integrated circuit-based subsystem
US5793789A (en) Detector for photonic integrated transceivers
Benson Etched-wall bent-guide structure for integrated optics in the III-V semiconductors
JP2000183047A (en) Semiconductor processing method
Schares et al. Etched-facet semiconductor optical amplifiers for gain-integrated photonic switch fabrics
US6090635A (en) Method for forming a semiconductor device structure having a laser portion
Bouadma et al. Integration of a laser diode with a polymer-based waveguide for photonic integrated circuits
Pezeshki et al. 12 element multi-wavelength DFB arrays for widely tunable laser modules
Leclerc et al. High-performance semiconductor optical amplifier array for self-aligned packaging using Si V-groove flip-chip technique
CA1073998A (en) Double heterostructure laser for direct coupling to an optical fibre
Inoue et al. InP-based photodetector monolithically integrated with 90 hybrid for 100 Gbit/s compact coherent receivers
Theurer et al. Actively aligned flip-chip integration of InP to SiN utilizing optical backscatter reflectometry
Rothman et al. Monolithically integrated laser/rear-facet monitor arrays with V-groove for passive optical fiber alignment
Yan et al. Optical mode converter integration with InP-InGaAsP active and passive waveguides using a single regrowth process
Seifried et al. CMOS-embedded lasers for advanced silicon photonic devices
JP2001007353A (en) Optical transmitter-receiver module and manufacture thereof
Nakagawa et al. Highly efficient coupling between LD array and optical fiber array using Si microlens array