JP2000181890A - マルチプロセッサ交換機及びその主プロセッサ切替方法 - Google Patents
マルチプロセッサ交換機及びその主プロセッサ切替方法Info
- Publication number
- JP2000181890A JP2000181890A JP10356342A JP35634298A JP2000181890A JP 2000181890 A JP2000181890 A JP 2000181890A JP 10356342 A JP10356342 A JP 10356342A JP 35634298 A JP35634298 A JP 35634298A JP 2000181890 A JP2000181890 A JP 2000181890A
- Authority
- JP
- Japan
- Prior art keywords
- main processor
- processor
- function
- cpr
- mpr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2051—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant in regular structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】
【課題】主プロセッサに故障が発生した場合、複数の従
プロセッサの中から、主プロセッサの機能を実行する従
プロセッサを適切に選択するマルチプロセッサ交換機を
提供する。 【解決手段】主プロセッサの故障を検出する故障検出部
と、この故障検出部によって主プロセッサの故障が検出
されると、複数の従プロセッサの中から、複数の従プロ
セッサの運転状態に基づいて、主プロセッサの機能を実
行する次の主プロセッサを決定する決定部とを備えるこ
とを特徴とするマルチプロセッサ交換機が提供される。
ここで、従プロセッサの運転状態とは、例えば、複数の
従プロセッサそれぞれの負荷状態、再開発生回数又はこ
れらの組み合わせである。そして、例えば、複数の従プ
ロセッサのうち、負荷が少ない、又は、再開発生回数が
少ない従プロセッサを選択することにより、より安定度
の高い適切な次の主プロセッサを決定することができ
る。
プロセッサの中から、主プロセッサの機能を実行する従
プロセッサを適切に選択するマルチプロセッサ交換機を
提供する。 【解決手段】主プロセッサの故障を検出する故障検出部
と、この故障検出部によって主プロセッサの故障が検出
されると、複数の従プロセッサの中から、複数の従プロ
セッサの運転状態に基づいて、主プロセッサの機能を実
行する次の主プロセッサを決定する決定部とを備えるこ
とを特徴とするマルチプロセッサ交換機が提供される。
ここで、従プロセッサの運転状態とは、例えば、複数の
従プロセッサそれぞれの負荷状態、再開発生回数又はこ
れらの組み合わせである。そして、例えば、複数の従プ
ロセッサのうち、負荷が少ない、又は、再開発生回数が
少ない従プロセッサを選択することにより、より安定度
の高い適切な次の主プロセッサを決定することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、１つの主プロセッ
サと複数の従プロセッサとを有するマルチプロセッサ交
換機に関し、特に、主プロセッサが故障した場合に、主
プロセッサ機能を実行するプロセッサを、複数の従プロ
セッサの中の一つに切り替える方法に関する。
サと複数の従プロセッサとを有するマルチプロセッサ交
換機に関し、特に、主プロセッサが故障した場合に、主
プロセッサ機能を実行するプロセッサを、複数の従プロ
セッサの中の一つに切り替える方法に関する。
【０００２】
【従来の技術】図１４は、従来のマルチプロセッサ交換
機の概略ブロック構成図である。マルチプロセッサ交換
機（以下、単に交換機という）に含まれる複数のプロセ
ッサのうちの主プロセッサ（Main Processor、以下、単
にＭＰＲという）は、交換機全体の動作の決定及び次に
説明する従プロセッサの制御を行い、呼処理動作を行わ
ないプロセッサである。例えば、ＭＰＲは、また、複数
の従プロセッサＣＰＲ(Co-Processor、以下、単にＣＰ
Ｒという)は、ＭＰＲによる制御に基づいて、呼処理動
作を行うプロセッサである。また、通常、交換機に接続
される多数の加入者端末又は他の交換機に対する呼処理
動作の負荷分散を図るため、複数のＣＰＲ（ＣＰＲ＃
０、＃１、＃２、…）が設けられる。また、ＭＰＲ及び
ＣＰＲは、それぞれ記憶装置（ハードディスクユニット
（ＨＤＵ））を備えている。
機の概略ブロック構成図である。マルチプロセッサ交換
機（以下、単に交換機という）に含まれる複数のプロセ
ッサのうちの主プロセッサ（Main Processor、以下、単
にＭＰＲという）は、交換機全体の動作の決定及び次に
説明する従プロセッサの制御を行い、呼処理動作を行わ
ないプロセッサである。例えば、ＭＰＲは、また、複数
の従プロセッサＣＰＲ(Co-Processor、以下、単にＣＰ
Ｒという)は、ＭＰＲによる制御に基づいて、呼処理動
作を行うプロセッサである。また、通常、交換機に接続
される多数の加入者端末又は他の交換機に対する呼処理
動作の負荷分散を図るため、複数のＣＰＲ（ＣＰＲ＃
０、＃１、＃２、…）が設けられる。また、ＭＰＲ及び
ＣＰＲは、それぞれ記憶装置（ハードディスクユニット
（ＨＤＵ））を備えている。
【０００３】なお、図１４において、ＳＰ系装置１０１
は、音声信号を伴う通信を行う端末（例えば電話）と接
続する回線を終端する回線装置である。信号系装置１０
２は、音声信号を伴わないデータ通信を行う端末（例え
ばファクシミリ装置）と接続する回線を終端する回線装
置である。中継系装置１０３は、他の交換機と接続する
回線を終端する回線装置である。これらの回線装置は、
ＭＰＲ及びＣＰＲとバス１００を介して接続している。
は、音声信号を伴う通信を行う端末（例えば電話）と接
続する回線を終端する回線装置である。信号系装置１０
２は、音声信号を伴わないデータ通信を行う端末（例え
ばファクシミリ装置）と接続する回線を終端する回線装
置である。中継系装置１０３は、他の交換機と接続する
回線を終端する回線装置である。これらの回線装置は、
ＭＰＲ及びＣＰＲとバス１００を介して接続している。
【０００４】このような交換機の運転中に、ＭＰＲが何
らかの原因で故障する場合が想定される。このような場
合、ＣＰＲは正常であるにもかかわらず、ＭＰＲによる
交換機全体の動作決定及びＣＰＲの制御が停止するの
で、交換機による呼処理動作も停止してしまい、いわゆ
るシステムダウンが生じる。従来、このようなシステム
ダウンは、図１４に示した保守端末１１０から人による
マニュアル操作により修復されている。
らかの原因で故障する場合が想定される。このような場
合、ＣＰＲは正常であるにもかかわらず、ＭＰＲによる
交換機全体の動作決定及びＣＰＲの制御が停止するの
で、交換機による呼処理動作も停止してしまい、いわゆ
るシステムダウンが生じる。従来、このようなシステム
ダウンは、図１４に示した保守端末１１０から人による
マニュアル操作により修復されている。
【０００５】または、このようなシステムダウンを回避
するために、複数のＣＰＲのうち、特定の１つのＣＰＲ
に、あらかじめＭＰＲの機能を持たせ、ＭＰＲが故障し
た場合は、その特定のＣＰＲに、ＭＰＲの機能を実行さ
せる方法がある。
するために、複数のＣＰＲのうち、特定の１つのＣＰＲ
に、あらかじめＭＰＲの機能を持たせ、ＭＰＲが故障し
た場合は、その特定のＣＰＲに、ＭＰＲの機能を実行さ
せる方法がある。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の方法のように、ＭＰＲが故障した場合、ＭＰＲの機
能を実行するＣＰＲがあらかじめ決められていると、次
のような問題がさらに生じる。
来の方法のように、ＭＰＲが故障した場合、ＭＰＲの機
能を実行するＣＰＲがあらかじめ決められていると、次
のような問題がさらに生じる。
【０００７】即ち、この特定のＣＰＲも故障している場
合、システムダウンが避けられない。特に、何らかの原
因により、この特定のＣＰＲが故障しやすい不安定なＣ
ＰＲである場合に、ＭＰＲの機能を実行するプロセッサ
がこの特定のＣＰＲに切り替えられた後に、さらに、特
定のＣＰＲが故障する可能性がある。また、この特定の
ＣＰＲの負荷が他のＣＰＲの負荷より大きい場合、この
特定のＣＰＲにさらにＭＰＲの機能を実行させると、さ
らに負荷が大きくなり、過負荷状態となる場合がある。
このような状態は、この特定のＣＰＲの処理能力の低
下、さらには、交換機全体の動作の不安定につながる。
合、システムダウンが避けられない。特に、何らかの原
因により、この特定のＣＰＲが故障しやすい不安定なＣ
ＰＲである場合に、ＭＰＲの機能を実行するプロセッサ
がこの特定のＣＰＲに切り替えられた後に、さらに、特
定のＣＰＲが故障する可能性がある。また、この特定の
ＣＰＲの負荷が他のＣＰＲの負荷より大きい場合、この
特定のＣＰＲにさらにＭＰＲの機能を実行させると、さ
らに負荷が大きくなり、過負荷状態となる場合がある。
このような状態は、この特定のＣＰＲの処理能力の低
下、さらには、交換機全体の動作の不安定につながる。
【０００８】そこで、本発明の目的は、上記問題点に鑑
み、主プロセッサに故障が発生した場合、複数の従プロ
セッサの中から、主プロセッサの機能を実行する従プロ
セッサを適切に選択し、その選択された従プロセッサに
主プロセッサの機能を実行させるマルチプロセッサ交換
機及びその主プロセッサ切替方法を提供することにあ
る。
み、主プロセッサに故障が発生した場合、複数の従プロ
セッサの中から、主プロセッサの機能を実行する従プロ
セッサを適切に選択し、その選択された従プロセッサに
主プロセッサの機能を実行させるマルチプロセッサ交換
機及びその主プロセッサ切替方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明のマルチプロセッサ交換機の構成は、主プロセ
ッサの故障を検出する故障検出部と、この故障検出部に
よって主プロセッサの故障が検出されると、複数の従プ
ロセッサの中から、複数の従プロセッサの運転状態に基
づいて、主プロセッサの機能を実行する次の主プロセッ
サを決定する決定部とを備えることを特徴とする。
の本発明のマルチプロセッサ交換機の構成は、主プロセ
ッサの故障を検出する故障検出部と、この故障検出部に
よって主プロセッサの故障が検出されると、複数の従プ
ロセッサの中から、複数の従プロセッサの運転状態に基
づいて、主プロセッサの機能を実行する次の主プロセッ
サを決定する決定部とを備えることを特徴とする。
【００１０】また、上記目的を達成するための本発明の
マルチプロセッサ交換機の主プロセッサ切替方法は、主
プロセッサの故障を検出するステップと、複数の従プロ
セッサの中から、複数の従プロセッサの運転状態に基づ
いて、次の主プロセッサを決定するステップと、前記決
定された次の主プロセッサに主プロセッサ機能を実行さ
せるステップとを備えることを特徴とする。
マルチプロセッサ交換機の主プロセッサ切替方法は、主
プロセッサの故障を検出するステップと、複数の従プロ
セッサの中から、複数の従プロセッサの運転状態に基づ
いて、次の主プロセッサを決定するステップと、前記決
定された次の主プロセッサに主プロセッサ機能を実行さ
せるステップとを備えることを特徴とする。
【００１１】ここで、従プロセッサの運転状態とは、例
えば、複数の従プロセッサそれぞれの負荷状態、再開発
生回数又はこれらの組み合わせである。そして、例え
ば、複数の従プロセッサのうち、負荷が少ない、又は、
再開発生回数が少ない従プロセッサを選択することによ
り、より安定度の高い適切な次の主プロセッサを決定す
ることができる。
えば、複数の従プロセッサそれぞれの負荷状態、再開発
生回数又はこれらの組み合わせである。そして、例え
ば、複数の従プロセッサのうち、負荷が少ない、又は、
再開発生回数が少ない従プロセッサを選択することによ
り、より安定度の高い適切な次の主プロセッサを決定す
ることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。しかしながら、本発明の技術的範囲が、本
実施の形態に限定されるものではない。
て説明する。しかしながら、本発明の技術的範囲が、本
実施の形態に限定されるものではない。
【００１３】図１は、本発明の第一の実施の形態におけ
るマルチプロセッサ交換機のブロック構成図である。な
お、図１４と同一部分には、同一符号が付されている。
図１において、各プロセッサＭＰＲ、ＣＰＲ間のバス２
００にプロセッサ間接続監視装置１が接続される。プロ
セッサ間接続監視装置１は、例えばファームウェアによ
り構成される。プロセッサ間接続監視装置１は、各プロ
セッサＭＰＲ、ＣＰＲに対して定期的に監視信号を送信
し、各プロセッサＭＰＲ、ＣＰＲは、プロセッサ間接続
監視装置１に対して監視信号に対する応答信号を送信す
る。
るマルチプロセッサ交換機のブロック構成図である。な
お、図１４と同一部分には、同一符号が付されている。
図１において、各プロセッサＭＰＲ、ＣＰＲ間のバス２
００にプロセッサ間接続監視装置１が接続される。プロ
セッサ間接続監視装置１は、例えばファームウェアによ
り構成される。プロセッサ間接続監視装置１は、各プロ
セッサＭＰＲ、ＣＰＲに対して定期的に監視信号を送信
し、各プロセッサＭＰＲ、ＣＰＲは、プロセッサ間接続
監視装置１に対して監視信号に対する応答信号を送信す
る。
【００１４】図２は、本発明の第一の実施の形態におけ
るプロセッサ間接続監視装置１及びＭＰＲを説明するた
めの図である。図２（ａ）において、プロセッサ間接続
監視装置１の監視部１０は、ＭＰＲに対して、動作チェ
ックフラグを有する監視信号Ｐを送信する。監視信号Ｐ
は、ＭＰＲ内の監視信号受信装置２０によって受信され
る。監視信号受信装置２０は、監視信号Ｐを受信する
と、それに含まれる動作チェックフラグをＯＮにし、Ｏ
Ｎになった動作チェックフラグを有する監視応答信号Ｑ
をプロセッサ間接続監視装置１に送信する。
るプロセッサ間接続監視装置１及びＭＰＲを説明するた
めの図である。図２（ａ）において、プロセッサ間接続
監視装置１の監視部１０は、ＭＰＲに対して、動作チェ
ックフラグを有する監視信号Ｐを送信する。監視信号Ｐ
は、ＭＰＲ内の監視信号受信装置２０によって受信され
る。監視信号受信装置２０は、監視信号Ｐを受信する
と、それに含まれる動作チェックフラグをＯＮにし、Ｏ
Ｎになった動作チェックフラグを有する監視応答信号Ｑ
をプロセッサ間接続監視装置１に送信する。
【００１５】プロセッサ間接続監視装置１の監視部１０
は、監視応答信号Ｑを受信し、それを解析する。そし
て、監視部１０は、監視応答信号Ｑに含まれる動作チェ
ックフラグがＯＮである場合は、ＭＰＲは、正常である
と判断し、動作チェックフラグがＯＦＦのままである場
合は、ＭＰＲの異常と判断する。また、プロセッサ間接
続監視装置１は、監視応答信号Ｑを受信しない場合も、
ＭＰＲの異常と判断する。
は、監視応答信号Ｑを受信し、それを解析する。そし
て、監視部１０は、監視応答信号Ｑに含まれる動作チェ
ックフラグがＯＮである場合は、ＭＰＲは、正常である
と判断し、動作チェックフラグがＯＦＦのままである場
合は、ＭＰＲの異常と判断する。また、プロセッサ間接
続監視装置１は、監視応答信号Ｑを受信しない場合も、
ＭＰＲの異常と判断する。
【００１６】監視部１０が、ＭＰＲの異常を検知した場
合、監視部１０は、各ＣＰＲに対してＭＰＲ故障通知信
号Ｒを送信する。ＣＰＲは、ＭＰＲ故障通知信号Ｒを受
信すると、ＭＰＲとの通信を停止する。
合、監視部１０は、各ＣＰＲに対してＭＰＲ故障通知信
号Ｒを送信する。ＣＰＲは、ＭＰＲ故障通知信号Ｒを受
信すると、ＭＰＲとの通信を停止する。
【００１７】次に、プロセッサ間接続監視装置１は、各
ＣＰＲの負荷状態情報を収集し、負荷判定を行う。その
ために、プロセッサ間接続監視装置１は、図２（ａ）に
示されるように、制御装置１１、負荷判定部１２、負荷
測定装置１３及びアクセス部１４を備える。具体的に
は、負荷判定部１２は、アクセス部１４を介して負荷測
定装置１３にアクセスして、前日の各ＣＰＲの時間毎の
負荷状態情報を収集する。
ＣＰＲの負荷状態情報を収集し、負荷判定を行う。その
ために、プロセッサ間接続監視装置１は、図２（ａ）に
示されるように、制御装置１１、負荷判定部１２、負荷
測定装置１３及びアクセス部１４を備える。具体的に
は、負荷判定部１２は、アクセス部１４を介して負荷測
定装置１３にアクセスして、前日の各ＣＰＲの時間毎の
負荷状態情報を収集する。
【００１８】負荷測定装置１３は、交換機の稼働時間に
対する各ＣＰＲ（ＣＰＲ＃０、＃１、＃２）の動作時間
の割合（負荷状態）を求め、それを図２（ｂ）に示すよ
うな負荷状態テーブルとして、負荷測定装置１３のデー
タベース内に格納する。なお、図２（ｂ）のテーブル
は、前日の一時間毎の負荷状態情報である。前日の負荷
情報を用いるのは、ＣＰＲの呼処理動作による通常の負
荷の周期は、おおよそ１日周期で変動する。従って、Ｍ
ＰＲ故障時刻以降に、負荷が高くなる可能性のあるＣＰ
Ｒを判定するにあたって、前日の同時刻以降の負荷を参
照することにより、最も確度の高い負荷状態情報が得ら
れるからである。
対する各ＣＰＲ（ＣＰＲ＃０、＃１、＃２）の動作時間
の割合（負荷状態）を求め、それを図２（ｂ）に示すよ
うな負荷状態テーブルとして、負荷測定装置１３のデー
タベース内に格納する。なお、図２（ｂ）のテーブル
は、前日の一時間毎の負荷状態情報である。前日の負荷
情報を用いるのは、ＣＰＲの呼処理動作による通常の負
荷の周期は、おおよそ１日周期で変動する。従って、Ｍ
ＰＲ故障時刻以降に、負荷が高くなる可能性のあるＣＰ
Ｒを判定するにあたって、前日の同時刻以降の負荷を参
照することにより、最も確度の高い負荷状態情報が得ら
れるからである。
【００１９】負荷判定部１２は、図２（ｂ）のテーブル
に基づいて、次のようにして、各ＣＰＲの負荷状態を判
定する。今、ＭＰＲの故障が午前１１時に発生した場
合、負荷判定部１２は、図２（ｂ）の負荷状態情報テー
ブルから前日の午前１１時から４時間分（１４時まで）
の負荷状態情報を収集し、その間の負荷の合計値が最も
少ないＣＰＲを判定する。例えば、各ＣＰＲ＃０、＃
１、＃２の負荷は、それぞれ ＣＰＲ＃０＝２０＋１０＋５＋５＝４０ ＣＰＲ＃１＝３＋３０＋２０＋１５＝６８ ＣＰＲ＃２＝１０＋２０＋１０＋１０＝５０ となる。即ち、ＣＰＲ＃０の負荷が最小となる。従っ
て、制御装置１１は、ＣＰＲ＃０をＭＰＲの機能を実行
させるＣＰＲ（次の主プロセッサ）として選択する。
に基づいて、次のようにして、各ＣＰＲの負荷状態を判
定する。今、ＭＰＲの故障が午前１１時に発生した場
合、負荷判定部１２は、図２（ｂ）の負荷状態情報テー
ブルから前日の午前１１時から４時間分（１４時まで）
の負荷状態情報を収集し、その間の負荷の合計値が最も
少ないＣＰＲを判定する。例えば、各ＣＰＲ＃０、＃
１、＃２の負荷は、それぞれ ＣＰＲ＃０＝２０＋１０＋５＋５＝４０ ＣＰＲ＃１＝３＋３０＋２０＋１５＝６８ ＣＰＲ＃２＝１０＋２０＋１０＋１０＝５０ となる。即ち、ＣＰＲ＃０の負荷が最小となる。従っ
て、制御装置１１は、ＣＰＲ＃０をＭＰＲの機能を実行
させるＣＰＲ（次の主プロセッサ）として選択する。
【００２０】一方、ＭＰＲに故障が発生すると、ＭＰＲ
は、自律的に再開初期設定処理を行う。そして、再開初
期設定処理によっても、ＭＰＲが再開しない場合、ＭＰ
Ｒは、再開初期設定処理を繰り返し、閉塞しない。その
ため、本発明の実施の形態におけるＭＰＲは、内部にプ
ロセッサ閉塞装置２１を備える。プロセッサ閉塞装置２
１は、ＭＰＲ自身が行う再開処理設定処理の回数をカウ
ントし、その回数が所定回数に達しても、再開しない場
合、再開処理設定処理を終了させ、閉塞させる。そし
て、プロセッサ閉塞装置２１は、プロセッサ間接続監視
装置１に対して、閉塞信号Ｓを送信する。プロセッサ間
接続監視装置１は、閉塞信号Ｓを受信すると、さらに、
ＭＰＲの機能を実行するＣＰＲ＃０に、ＭＰＲ閉塞通知
信号Ｔを送信する。ＭＰＲ閉塞通知信号Ｔを受信したＣ
ＰＲ＃０は、自己を次の主プロセッサとして認識し、後
に詳述するように、ＭＰＲの機能を実行する。
は、自律的に再開初期設定処理を行う。そして、再開初
期設定処理によっても、ＭＰＲが再開しない場合、ＭＰ
Ｒは、再開初期設定処理を繰り返し、閉塞しない。その
ため、本発明の実施の形態におけるＭＰＲは、内部にプ
ロセッサ閉塞装置２１を備える。プロセッサ閉塞装置２
１は、ＭＰＲ自身が行う再開処理設定処理の回数をカウ
ントし、その回数が所定回数に達しても、再開しない場
合、再開処理設定処理を終了させ、閉塞させる。そし
て、プロセッサ閉塞装置２１は、プロセッサ間接続監視
装置１に対して、閉塞信号Ｓを送信する。プロセッサ間
接続監視装置１は、閉塞信号Ｓを受信すると、さらに、
ＭＰＲの機能を実行するＣＰＲ＃０に、ＭＰＲ閉塞通知
信号Ｔを送信する。ＭＰＲ閉塞通知信号Ｔを受信したＣ
ＰＲ＃０は、自己を次の主プロセッサとして認識し、後
に詳述するように、ＭＰＲの機能を実行する。
【００２１】図３は、本発明の第二の実施の形態におけ
るプロセッサ間接続監視装置１とＭＰＲを説明するため
の図である。図３（ａ）において、監視信号Ｐ、監視応
答信号Ｑ及びＭＰＲ故障通知信号Ｒについては、上記第
一の実施の形態と同様であるので、その説明を省略す
る。
るプロセッサ間接続監視装置１とＭＰＲを説明するため
の図である。図３（ａ）において、監視信号Ｐ、監視応
答信号Ｑ及びＭＰＲ故障通知信号Ｒについては、上記第
一の実施の形態と同様であるので、その説明を省略す
る。
【００２２】プロセッサ間接続監視装置１の監視部１０
は、ＭＰＲの故障を検知すると、各ＣＰＲの再開回数情
報を収集し、ＣＰＲの再開回数判定を行う。そのため
に、プロセッサ間接続監視装置１は、図３（ａ）に示さ
れるように、制御装置１１、再開回数判定部１５、再開
回数測定装置１６及びアクセス部１７を備える。具体的
には、再開回数判定部１５は、アクセス部１７を介して
再開回数測定装置１６にアクセスして、前日の各ＣＰＲ
の再開初期設定処理の回数（再開回数）を収集する。
は、ＭＰＲの故障を検知すると、各ＣＰＲの再開回数情
報を収集し、ＣＰＲの再開回数判定を行う。そのため
に、プロセッサ間接続監視装置１は、図３（ａ）に示さ
れるように、制御装置１１、再開回数判定部１５、再開
回数測定装置１６及びアクセス部１７を備える。具体的
には、再開回数判定部１５は、アクセス部１７を介して
再開回数測定装置１６にアクセスして、前日の各ＣＰＲ
の再開初期設定処理の回数（再開回数）を収集する。
【００２３】再開回数測定装置１６は、１時間毎の各Ｃ
ＰＲ（ＣＰＲ＃０、＃１、＃２）の再開回数を求め、そ
れを図３（ｂ）に示すような再開回数テーブルとして、
再開回数測定装置１６のデータベース内に格納する。な
お、図３（ｂ）のテーブルは、前日の一時間毎の再開回
数情報である。前日の再開回数情報を用いるのは、ＣＰ
Ｒの動作状態に関する最も新しい情報であり、信頼性の
高い情報と考えられるからである。
ＰＲ（ＣＰＲ＃０、＃１、＃２）の再開回数を求め、そ
れを図３（ｂ）に示すような再開回数テーブルとして、
再開回数測定装置１６のデータベース内に格納する。な
お、図３（ｂ）のテーブルは、前日の一時間毎の再開回
数情報である。前日の再開回数情報を用いるのは、ＣＰ
Ｒの動作状態に関する最も新しい情報であり、信頼性の
高い情報と考えられるからである。
【００２４】再開回数判定部１５は、図３（ｂ）のテー
ブルに基づいて、次のようにして、各ＣＰＲの再開回数
を判定する。即ち、各ＣＰＲの前日２４時間分の再開回
数を合計し、最も再開回数の少ないＣＰＲを判定する。
具体的には、ＣＰＲ＃０、ＣＰＲ＃１、ＣＰＲ＃２の再
開回数は、それぞれ０回、５回、２回であるので、再開
回数判定部１５は、再開回数の最も少ないＣＰＲ＃０を
最も安定なＣＰＲと判定する。そして、制御装置１１
が、ＣＰＲ＃０をＭＰＲの機能を実行させるＣＰＲ（次
の主プロセッサ）として選択する。
ブルに基づいて、次のようにして、各ＣＰＲの再開回数
を判定する。即ち、各ＣＰＲの前日２４時間分の再開回
数を合計し、最も再開回数の少ないＣＰＲを判定する。
具体的には、ＣＰＲ＃０、ＣＰＲ＃１、ＣＰＲ＃２の再
開回数は、それぞれ０回、５回、２回であるので、再開
回数判定部１５は、再開回数の最も少ないＣＰＲ＃０を
最も安定なＣＰＲと判定する。そして、制御装置１１
が、ＣＰＲ＃０をＭＰＲの機能を実行させるＣＰＲ（次
の主プロセッサ）として選択する。
【００２５】そして、上述同様に、プロセッサ間接続監
視装置１は、ＣＰＲ＃０にＭＰＲ閉塞通知信号Ｔを送信
し、ＣＰＲ＃０がその信号を受信することによって、自
己を次の主プロセッサと認識する。
視装置１は、ＣＰＲ＃０にＭＰＲ閉塞通知信号Ｔを送信
し、ＣＰＲ＃０がその信号を受信することによって、自
己を次の主プロセッサと認識する。
【００２６】図４は、本発明の第三の実施の形態におけ
るプロセッサ間接続監視装置１とＭＰＲを説明するため
の図である。第三の実施の形態は、第一の実施の形態と
第二の実施の形態の組み合わせである。即ち、ＣＰＲの
負荷状態情報と再開回数情報とに基づいて、ＭＰＲの機
能を実行させるＣＰＲ（次の主プロセッサ）が選択され
る。なお、図４（ａ）において、監視信号Ｐ監視応答信
号Ｑ及びＭＰＲ故障通知信号Ｒについては、上記第一の
実施の形態と同様であるので、その説明を省略する。
るプロセッサ間接続監視装置１とＭＰＲを説明するため
の図である。第三の実施の形態は、第一の実施の形態と
第二の実施の形態の組み合わせである。即ち、ＣＰＲの
負荷状態情報と再開回数情報とに基づいて、ＭＰＲの機
能を実行させるＣＰＲ（次の主プロセッサ）が選択され
る。なお、図４（ａ）において、監視信号Ｐ監視応答信
号Ｑ及びＭＰＲ故障通知信号Ｒについては、上記第一の
実施の形態と同様であるので、その説明を省略する。
【００２７】プロセッサ間接続監視装置１の監視部１０
は、ＭＰＲの故障を検知すると、負荷判定部１２は、各
ＣＰＲの負荷状態情報（図２（ｂ）のテーブル）をアク
セス部１４を介して、負荷測定装置１３から収集し、第
一の実施の形態と同様の負荷判定を行う。そして、負荷
判定部１３は、図４（ｂ）のテーブルにおいて、負荷の
小さい順に順位付けされた負荷順位表を作成する。一
方、再開回数判定部１５は、各ＣＰＲの再開回数情報
（図３（ｂ）のテーブル）をアクセス部１７を介して、
再開回数測定装置１６から収集し、第二の実施の形態と
同様の再開回数判定を行う。そして、再開回数判定部１
５は、図４（ｂ）にテーブルにおいて、再開回数の少な
い順に順位付けされた再開回数順位表を作成する。
は、ＭＰＲの故障を検知すると、負荷判定部１２は、各
ＣＰＲの負荷状態情報（図２（ｂ）のテーブル）をアク
セス部１４を介して、負荷測定装置１３から収集し、第
一の実施の形態と同様の負荷判定を行う。そして、負荷
判定部１３は、図４（ｂ）のテーブルにおいて、負荷の
小さい順に順位付けされた負荷順位表を作成する。一
方、再開回数判定部１５は、各ＣＰＲの再開回数情報
（図３（ｂ）のテーブル）をアクセス部１７を介して、
再開回数測定装置１６から収集し、第二の実施の形態と
同様の再開回数判定を行う。そして、再開回数判定部１
５は、図４（ｂ）にテーブルにおいて、再開回数の少な
い順に順位付けされた再開回数順位表を作成する。
【００２８】プロセッサ間監視接続装置１０の制御装置
１１が、上記図４（ｂ）のテーブルに基づいて、ＭＰＲ
の機能を実行させるＣＰＲ（次の主プロセッサ）を選択
する。図４（ｂ）においては、ＣＰＲ＃０が、負荷判定
表及び再開回数表ともに１位であるので、制御装置１１
は、ＣＰＲ＃０を次の主プロセッサとして選択する。ま
た、負荷判定表及び再開回数表においてそれぞれ１位の
ＣＰＲが異なる場合は、各ＣＰＲの順位の平均を計算
し、その平均値が最も小さいＣＰＲが選択される。
１１が、上記図４（ｂ）のテーブルに基づいて、ＭＰＲ
の機能を実行させるＣＰＲ（次の主プロセッサ）を選択
する。図４（ｂ）においては、ＣＰＲ＃０が、負荷判定
表及び再開回数表ともに１位であるので、制御装置１１
は、ＣＰＲ＃０を次の主プロセッサとして選択する。ま
た、負荷判定表及び再開回数表においてそれぞれ１位の
ＣＰＲが異なる場合は、各ＣＰＲの順位の平均を計算
し、その平均値が最も小さいＣＰＲが選択される。
【００２９】そして、上述同様に、プロセッサ間接続監
視装置１は、ＣＰＲ＃０にＭＰＲ閉塞通知信号Ｔを送信
し、ＣＰＲ＃０は、その信号を受信することによって、
自己を次の主プロセッサと認識する。
視装置１は、ＣＰＲ＃０にＭＰＲ閉塞通知信号Ｔを送信
し、ＣＰＲ＃０は、その信号を受信することによって、
自己を次の主プロセッサと認識する。
【００３０】図５は、本発明の別の実施の形態における
マルチプロセッサ交換機のブロック構成図である。な
お、図１４と同一部分には、同一符号が付されている。
図５において、各プロセッサＭＰＲ、ＣＰＲ間のバス２
００に、プロセッサ間接続監視装置１に代わって共通レ
ジスタ２が接続される。共通レジスタ２は、後述するよ
うに、ＭＰＲ及びＣＰＲの閉塞状態を示すフラグ（閉塞
フラグ）を記憶するメモリである。
マルチプロセッサ交換機のブロック構成図である。な
お、図１４と同一部分には、同一符号が付されている。
図５において、各プロセッサＭＰＲ、ＣＰＲ間のバス２
００に、プロセッサ間接続監視装置１に代わって共通レ
ジスタ２が接続される。共通レジスタ２は、後述するよ
うに、ＭＰＲ及びＣＰＲの閉塞状態を示すフラグ（閉塞
フラグ）を記憶するメモリである。
【００３１】図６は、本発明の別の実施の形態におい
て、ＭＰＲ故障発生時に、ＭＰＲとＣＰＲ間を伝送する
信号を説明するための図である。図６において、ＭＰＲ
に故障が発生すると、ＭＰＲは、再開初期設定処理を開
始する。本発明の別の実施の形態におけるＭＰＲ内の設
けられた警報通知装置３０が起動する。警報通知装置３
０は、なお、ＭＰＲ内の装置管理部３１により起動され
る。
て、ＭＰＲ故障発生時に、ＭＰＲとＣＰＲ間を伝送する
信号を説明するための図である。図６において、ＭＰＲ
に故障が発生すると、ＭＰＲは、再開初期設定処理を開
始する。本発明の別の実施の形態におけるＭＰＲ内の設
けられた警報通知装置３０が起動する。警報通知装置３
０は、なお、ＭＰＲ内の装置管理部３１により起動され
る。
【００３２】警報通知装置３０は、ＭＰＲ自身のプロセ
ッサ番号と再開初期設定レベルを含む警報信号Ｕを、各
ＣＰＲに送信する。そして、ＣＰＲに設けられる警報装
置４０が、警報信号Ｕを受信し、警報信号Ｕを分析す
る。そして、警報信号Ｕに含まれるプロセッサ番号か
ら、故障したプロセッサがＭＰＲであることが認識され
る。なお、プロセッサ番号は、ＭＰＲとＣＰＲそれぞれ
に付された物理番号である。また、再開初期設定レベル
は、例えば３段階のレベル（レベル１、２、３）を有
し、レベルが大きくなるにつれて、再開初期設定に必要
な処理は複雑となる。
ッサ番号と再開初期設定レベルを含む警報信号Ｕを、各
ＣＰＲに送信する。そして、ＣＰＲに設けられる警報装
置４０が、警報信号Ｕを受信し、警報信号Ｕを分析す
る。そして、警報信号Ｕに含まれるプロセッサ番号か
ら、故障したプロセッサがＭＰＲであることが認識され
る。なお、プロセッサ番号は、ＭＰＲとＣＰＲそれぞれ
に付された物理番号である。また、再開初期設定レベル
は、例えば３段階のレベル（レベル１、２、３）を有
し、レベルが大きくなるにつれて、再開初期設定に必要
な処理は複雑となる。
【００３３】さらに、各ＣＰＲの警報装置４０は、それ
ぞれの負荷判定部４１に対して負荷判定指示を行う。た
だし、負荷判定は、一つのＣＰＲで行われれば十分であ
るので、以下に説明するように、複数のＣＰＲの中から
負荷判定を行うＣＰＲが決められる。
ぞれの負荷判定部４１に対して負荷判定指示を行う。た
だし、負荷判定は、一つのＣＰＲで行われれば十分であ
るので、以下に説明するように、複数のＣＰＲの中から
負荷判定を行うＣＰＲが決められる。
【００３４】図７は、複数のＣＰＲの中から、負荷判定
を行うＣＰＲを決定するプロセスを説明するための図で
ある。図７において、警報装置４０から負荷判定指示を
受けると、負荷判定部４１は、負荷判定順序表４２を参
照して、自己が負荷判定を行うプロセッサであるか否か
を判定する。負荷判定順序表４２は、各ＣＰＲ内のメモ
リに格納されている。そして、負荷判定部４１は、自己
のプロセッサ番号が負荷判定順序表の１位にある場合
は、負荷判定を実行する。また、自己のプロセッサ番号
が２位以下である場合は、共通レジスタ２から自己より
上位のプロセッサ番号の閉塞フラグを読み出し、上位の
ＣＰＲの閉塞状態を検索する。そして、上位のＣＰＲが
全て閉塞状態（閉塞フラグＯＮ）である場合、自己が負
荷判定を実行する。また、上位のＣＰＲに動作状態（閉
塞フラグＯＦＦ）のＣＰＲがある場合、負荷判定は行わ
ない。
を行うＣＰＲを決定するプロセスを説明するための図で
ある。図７において、警報装置４０から負荷判定指示を
受けると、負荷判定部４１は、負荷判定順序表４２を参
照して、自己が負荷判定を行うプロセッサであるか否か
を判定する。負荷判定順序表４２は、各ＣＰＲ内のメモ
リに格納されている。そして、負荷判定部４１は、自己
のプロセッサ番号が負荷判定順序表の１位にある場合
は、負荷判定を実行する。また、自己のプロセッサ番号
が２位以下である場合は、共通レジスタ２から自己より
上位のプロセッサ番号の閉塞フラグを読み出し、上位の
ＣＰＲの閉塞状態を検索する。そして、上位のＣＰＲが
全て閉塞状態（閉塞フラグＯＮ）である場合、自己が負
荷判定を実行する。また、上位のＣＰＲに動作状態（閉
塞フラグＯＦＦ）のＣＰＲがある場合、負荷判定は行わ
ない。
【００３５】今、図７の負荷判定順序表４２において、
ＣＰＲ＃０が１位にあり、ＣＰＲ＃１が動作状態である
とすると、ＣＰＲ＃０の負荷判定部４１は、自己が負荷
判定を行うことを認識する。
ＣＰＲ＃０が１位にあり、ＣＰＲ＃１が動作状態である
とすると、ＣＰＲ＃０の負荷判定部４１は、自己が負荷
判定を行うことを認識する。
【００３６】図８は、負荷判定プロセスを説明するため
の図である。図８において、ＣＰＲ＃０の負荷判定部４
１は、負荷測定装置アクセス部４３を介して、負荷測定
装置５０にアクセスする。負荷測定装置５０は、上記第
一の実施の形態における負荷測定装置１３と同一の機能
を有する。即ち、負荷測定装置５０は、各ＣＰＲの負荷
を求め、それを負荷状態情報（図２（ｂ）のテーブル）
として、負荷測定装置５０内のデータベースに格納す
る。従って、負荷判定部４１は、図２（ｂ）のテーブル
を負荷測定装置５０から読み出し、上記第一の実施の形
態と同様の負荷判定を行う。その結果、負荷判定部４１
は、ＣＰＲ＃０をＭＰＲの機能を実行するＣＰＲ（次の
主プロセッサ）として選択する。
の図である。図８において、ＣＰＲ＃０の負荷判定部４
１は、負荷測定装置アクセス部４３を介して、負荷測定
装置５０にアクセスする。負荷測定装置５０は、上記第
一の実施の形態における負荷測定装置１３と同一の機能
を有する。即ち、負荷測定装置５０は、各ＣＰＲの負荷
を求め、それを負荷状態情報（図２（ｂ）のテーブル）
として、負荷測定装置５０内のデータベースに格納す
る。従って、負荷判定部４１は、図２（ｂ）のテーブル
を負荷測定装置５０から読み出し、上記第一の実施の形
態と同様の負荷判定を行う。その結果、負荷判定部４１
は、ＣＰＲ＃０をＭＰＲの機能を実行するＣＰＲ（次の
主プロセッサ）として選択する。
【００３７】一方、ＭＰＲに故障が発生すると、ＭＰＲ
は、自律的に再開初期設定処理を行う。そして、上述の
実施の形態と同様に、本発明の別の実施の形態における
ＭＰＲも、内部にプロセッサ閉塞装置２１を備える。そ
して、プロセッサ閉塞装置２１は、ＭＰＲ自身が行う再
開初期設定処理の回数をカウントし、その回数が所定回
数に達しても、再開しない場合、再開処理設定処理を終
了させ、閉塞させる。そして、プロセッサ閉塞装置２１
は、共通レジスタ２に閉塞信号を送信し、ＭＰＲのプロ
セッサ番号に対応する閉塞フラグをＯＮにする。
は、自律的に再開初期設定処理を行う。そして、上述の
実施の形態と同様に、本発明の別の実施の形態における
ＭＰＲも、内部にプロセッサ閉塞装置２１を備える。そ
して、プロセッサ閉塞装置２１は、ＭＰＲ自身が行う再
開初期設定処理の回数をカウントし、その回数が所定回
数に達しても、再開しない場合、再開処理設定処理を終
了させ、閉塞させる。そして、プロセッサ閉塞装置２１
は、共通レジスタ２に閉塞信号を送信し、ＭＰＲのプロ
セッサ番号に対応する閉塞フラグをＯＮにする。
【００３８】ＣＰＲ＃０の負荷判定部４１は、上記負荷
判定を行いながら、共通レジスタアクセス部４４を介し
て、ＭＰＲの閉塞フラグの状態を所定周期毎に参照す
る。共通レジスタ２は、プロセッサ番号毎の閉塞フラグ
を有し、図８には、左から順にＭＰＲ、ＣＰＲ＃０、Ｃ
ＰＲ＃１、ＣＰＲ＃２の閉塞フラグの状態が示されてい
る。
判定を行いながら、共通レジスタアクセス部４４を介し
て、ＭＰＲの閉塞フラグの状態を所定周期毎に参照す
る。共通レジスタ２は、プロセッサ番号毎の閉塞フラグ
を有し、図８には、左から順にＭＰＲ、ＣＰＲ＃０、Ｃ
ＰＲ＃１、ＣＰＲ＃２の閉塞フラグの状態が示されてい
る。
【００３９】そして、負荷判定部４１は、ＭＰＲの閉塞
フラグがＯＮになったことを検知すると、ＣＰＲ＃０
を、次の主プロセッサとして決定する。そして、ＣＰＲ
＃０は、自己を次の主プロセッサと認識し、ＭＰＲの機
能を実行する。また、ＣＰＲ＃０は、共通レジスタ２に
おける次の主プロセッサのプロセッサ番号設定領域（図
示せず）に自己のプロセッサ番号を設定する。
フラグがＯＮになったことを検知すると、ＣＰＲ＃０
を、次の主プロセッサとして決定する。そして、ＣＰＲ
＃０は、自己を次の主プロセッサと認識し、ＭＰＲの機
能を実行する。また、ＣＰＲ＃０は、共通レジスタ２に
おける次の主プロセッサのプロセッサ番号設定領域（図
示せず）に自己のプロセッサ番号を設定する。
【００４０】上記の場合、負荷判定を行ったＣＰＲ（Ｃ
ＰＲ＃０）と選択されたＣＰＲ（ＣＰＲ＃０）が一致す
る場合であるが、一致しない場合は、ＣＰＲ＃０の負荷
判定部４１は、ＭＰＲの機能を実行するＣＰＲとして選
択された別のＣＰＲ（例えばＣＰＲ＃１）に対して、決
定信号（図示せず）を送信する。決定信号を受信したＣ
ＰＲ＃１は、自己を次の主プロセッサと認識し、ＭＰＲ
の機能を実行する。
ＰＲ＃０）と選択されたＣＰＲ（ＣＰＲ＃０）が一致す
る場合であるが、一致しない場合は、ＣＰＲ＃０の負荷
判定部４１は、ＭＰＲの機能を実行するＣＰＲとして選
択された別のＣＰＲ（例えばＣＰＲ＃１）に対して、決
定信号（図示せず）を送信する。決定信号を受信したＣ
ＰＲ＃１は、自己を次の主プロセッサと認識し、ＭＰＲ
の機能を実行する。
【００４１】上記本発明の別の実施の形態においても、
負荷状態情報に代わって、上記第二の実施の形態におけ
る再開回数情報に基づいて、ＭＰＲの機能を実行するＣ
ＰＲが選択されてもよいし、第三の実施の形態における
負荷状態情報及び再開回数情報の両方に基づいて、選択
されてもよい。
負荷状態情報に代わって、上記第二の実施の形態におけ
る再開回数情報に基づいて、ＭＰＲの機能を実行するＣ
ＰＲが選択されてもよいし、第三の実施の形態における
負荷状態情報及び再開回数情報の両方に基づいて、選択
されてもよい。
【００４２】次に、主プロセッサをＭＰＲからＣＰＲ＃
０に切り替えて、ＣＰＲ＃０を次の主プロセッサとして
動作させるプロセスについて説明する。
０に切り替えて、ＣＰＲ＃０を次の主プロセッサとして
動作させるプロセスについて説明する。
【００４３】図９は、主プロセッサをＭＰＲからＣＰＲ
＃０に切り替えるためのプロセスを説明するための図で
ある。図９において、ＣＰＲ＃０が、自己を次主プロセ
ッサと認識すると、ＭＰＲに対してＣＣ停止信号を送信
し、ＭＰＲを停止させる。そして、ＭＰＲ停止後、ＣＰ
Ｒ＃０は、０系と１系の二重化運転状態から０系と１系
を切り離したセパレート運転状態に移行する。通常運転
状態において、プロセッサは、互いに同期を取りなが
ら、０系及び１系の両方で同じ処理を行っている（二重
化運転）。そこで、本発明の実施の形態では、この２つ
の系を切り離し、一方の系（例えば０系）に、ＣＰＲ＃
０としての呼処理を行わせ、他方の系（例えば１系）
に、主プロセッサとしての機能を実行させる。
＃０に切り替えるためのプロセスを説明するための図で
ある。図９において、ＣＰＲ＃０が、自己を次主プロセ
ッサと認識すると、ＭＰＲに対してＣＣ停止信号を送信
し、ＭＰＲを停止させる。そして、ＭＰＲ停止後、ＣＰ
Ｒ＃０は、０系と１系の二重化運転状態から０系と１系
を切り離したセパレート運転状態に移行する。通常運転
状態において、プロセッサは、互いに同期を取りなが
ら、０系及び１系の両方で同じ処理を行っている（二重
化運転）。そこで、本発明の実施の形態では、この２つ
の系を切り離し、一方の系（例えば０系）に、ＣＰＲ＃
０としての呼処理を行わせ、他方の系（例えば１系）
に、主プロセッサとしての機能を実行させる。
【００４４】そのために、ＣＰＲ＃０は、セパレート運
転状態になると、例えば、１系において、主プロセッサ
の機能を実行するため、共通メモリ３からＭＰＲ運用デ
ータ、自己の記憶装置（いわゆるハードディスクユニッ
ト（ＨＤＵ））からシステムファイルをロードして、初
期設定を行う。初期設定終了後、ＣＰＲ＃０の１系は、
主プロセッサとしての機能を実行する。ＣＰＲ＃０の０
系は、呼処理を継続する。
転状態になると、例えば、１系において、主プロセッサ
の機能を実行するため、共通メモリ３からＭＰＲ運用デ
ータ、自己の記憶装置（いわゆるハードディスクユニッ
ト（ＨＤＵ））からシステムファイルをロードして、初
期設定を行う。初期設定終了後、ＣＰＲ＃０の１系は、
主プロセッサとしての機能を実行する。ＣＰＲ＃０の０
系は、呼処理を継続する。
【００４５】図１０は、主プロセッサをＭＰＲからＣＰ
Ｒ＃０に切り替えるための別のプロセスを説明するため
の図である。図１０において、ＣＰＲ＃０が、自己を次
主プロセッサと認識すると、ＭＰＲに対してＣＣ停止信
号を送信し、ＭＰＲを停止させる。そして、ＭＰＲ停止
後、ＣＰＲ＃０は、ＭＰＲに対して、ＣＰ／ＩＯ系のみ
機能最小限立ち上げ（以下、基本立ち上げという）指示
を行う。ＭＰＲの基本立ち上げ終了後、ＭＰＲは、共通
レジスタ２に設定された次主プロセッサ（ＣＰＲ＃０）
のプロセッサ番号を読み出し、基本立ち上げ終了通知
を、その読み出された番号に対応するプロセッサ（ＣＰ
Ｒ＃０）に通知する。基本立ち上げ終了通知を受信した
ＣＰＲ＃０は、ＭＰＲの記憶装置（ＨＤＵ）からＭＰＲ
用の運用データを自己の記憶装置（ＨＤＵ）に転送す
る。転送終了後、ＣＰＲ＃０は、二重化運転状態からセ
パレート運転状態に移行する。そして、一方の系（例え
ば０系）は、呼処理を行い、他方の系（例えば１系）
は、ＭＰＲの機能を実行する。
Ｒ＃０に切り替えるための別のプロセスを説明するため
の図である。図１０において、ＣＰＲ＃０が、自己を次
主プロセッサと認識すると、ＭＰＲに対してＣＣ停止信
号を送信し、ＭＰＲを停止させる。そして、ＭＰＲ停止
後、ＣＰＲ＃０は、ＭＰＲに対して、ＣＰ／ＩＯ系のみ
機能最小限立ち上げ（以下、基本立ち上げという）指示
を行う。ＭＰＲの基本立ち上げ終了後、ＭＰＲは、共通
レジスタ２に設定された次主プロセッサ（ＣＰＲ＃０）
のプロセッサ番号を読み出し、基本立ち上げ終了通知
を、その読み出された番号に対応するプロセッサ（ＣＰ
Ｒ＃０）に通知する。基本立ち上げ終了通知を受信した
ＣＰＲ＃０は、ＭＰＲの記憶装置（ＨＤＵ）からＭＰＲ
用の運用データを自己の記憶装置（ＨＤＵ）に転送す
る。転送終了後、ＣＰＲ＃０は、二重化運転状態からセ
パレート運転状態に移行する。そして、一方の系（例え
ば０系）は、呼処理を行い、他方の系（例えば１系）
は、ＭＰＲの機能を実行する。
【００４６】図１１は、ＭＰＲの回復プロセスを説明す
るための図である。上記図９又は図１０に示したよう
に、ＣＰＲ＃０は、セパレート運転を行いながら、以下
に説明するように、ＭＰＲの回復処理を行う。図１１に
おいて、ＣＰＲ＃０は、ＭＰＲにＩＰＬ(Initialize Pr
ogram Load)信号を送信する。ＩＰＬ信号を受信したＭ
ＰＲは、ＩＰＬ信号に含まれる立ち上げ対象ファイル格
納先ディレクトリに基づいて、自己の記憶装置（ＨＤ
Ｕ）から立ち上げ対象ファイルをメモリにロードする。
るための図である。上記図９又は図１０に示したよう
に、ＣＰＲ＃０は、セパレート運転を行いながら、以下
に説明するように、ＭＰＲの回復処理を行う。図１１に
おいて、ＣＰＲ＃０は、ＭＰＲにＩＰＬ(Initialize Pr
ogram Load)信号を送信する。ＩＰＬ信号を受信したＭ
ＰＲは、ＩＰＬ信号に含まれる立ち上げ対象ファイル格
納先ディレクトリに基づいて、自己の記憶装置（ＨＤ
Ｕ）から立ち上げ対象ファイルをメモリにロードする。
【００４７】ＩＰＬ信号により再開初期設定が終了した
場合、ＭＰＲは、プロセッサ間接続監視装置１内に記憶
されているＭＰＲに対応する閉塞フラグをＯＮからＯＦ
Ｆにする。
場合、ＭＰＲは、プロセッサ間接続監視装置１内に記憶
されているＭＰＲに対応する閉塞フラグをＯＮからＯＦ
Ｆにする。
【００４８】ＣＰＲ＃０は、ＩＰＬ信号送信後、プロセ
ッサ間接続監視装置１の内部に記憶されている閉塞フラ
グを周期的に参照する。そして、ＣＰＲ＃０は、ＭＰＲ
に対応する閉塞フラグがＯＦＦになったことを検知する
と、ＭＰＲが回復したことを認識する。
ッサ間接続監視装置１の内部に記憶されている閉塞フラ
グを周期的に参照する。そして、ＣＰＲ＃０は、ＭＰＲ
に対応する閉塞フラグがＯＦＦになったことを検知する
と、ＭＰＲが回復したことを認識する。
【００４９】図１２は、ＭＰＲ回復後に、ＭＰＲ、ＣＰ
Ｒ＃０を通常状態に戻すプロセスを説明するための図で
ある。図１２において、ＭＰＲの再開初期設定終了後、
今まで主プロセッサだったＣＰＲ＃０の１系の記憶装置
（ＨＤＵ）に記憶されている運用データファイルがＭＰ
Ｒの記憶装置にコピーされる。記憶装置（ＨＤＵ）間の
コピー終了後、このコピーされた運用データファイルを
使用するため、ＣＰＲ＃０の１系からＭＰＲに対して、
ファイルロード再開指示が出される。ファイルロード終
了後、ＣＰＲ＃０は、セパレート運転を解除し、従プロ
セッサとしての元の二重化運転状態に戻る。また、ＭＰ
Ｒは、プロセッサ間接続監視装置１に対して、初期設定
通知を行い、障害情報などの初期化を行う。そして、Ｍ
ＰＲは、元の通りに、主プロセッサとしての機能を実行
する。
Ｒ＃０を通常状態に戻すプロセスを説明するための図で
ある。図１２において、ＭＰＲの再開初期設定終了後、
今まで主プロセッサだったＣＰＲ＃０の１系の記憶装置
（ＨＤＵ）に記憶されている運用データファイルがＭＰ
Ｒの記憶装置にコピーされる。記憶装置（ＨＤＵ）間の
コピー終了後、このコピーされた運用データファイルを
使用するため、ＣＰＲ＃０の１系からＭＰＲに対して、
ファイルロード再開指示が出される。ファイルロード終
了後、ＣＰＲ＃０は、セパレート運転を解除し、従プロ
セッサとしての元の二重化運転状態に戻る。また、ＭＰ
Ｒは、プロセッサ間接続監視装置１に対して、初期設定
通知を行い、障害情報などの初期化を行う。そして、Ｍ
ＰＲは、元の通りに、主プロセッサとしての機能を実行
する。
【００５０】図１３は、ＭＰＲ、ＣＰＲ＃０を通常状態
に戻す別のプロセスを説明するための図である。本プロ
セスでは、ＭＰＲ回復後も、ＣＰＲ＃０を主プロセッサ
として使用し、ＭＰＲが元のＣＰＲ＃０の呼処理を実行
する。図１３において、ＭＰＲの再開初期設定終了後、
今まで主プロセッサ機能を実行していたＣＰＲ＃０をそ
のまま主プロセッサとして使用するため、ＣＰＲ＃０の
０系の記憶装置（ＨＤＵ）に記憶されている呼処理用の
運用データファイルがＭＰＲの記憶装置（ＨＤＵ）にコ
ピーされる。記憶装置（ＨＤＵ）間のコピー終了後、こ
のコピーされた運用データファイルを使用するため、Ｃ
ＰＲ＃０の１系からＭＰＲに対して、ファイルロード再
開指示が出される。ファイルロード終了後、ＣＰＲ＃０
は、セパレート運転を解除し、主プロセッサとしての二
重化運転を行う。また、ＭＰＲは、プロセッサ間接続監
視装置１に対して、初期設定通知を行い、障害情報など
の初期化を行う。そして、ＭＰＲは、呼処理を行う従プ
ロセッサとしての機能を実行する。
に戻す別のプロセスを説明するための図である。本プロ
セスでは、ＭＰＲ回復後も、ＣＰＲ＃０を主プロセッサ
として使用し、ＭＰＲが元のＣＰＲ＃０の呼処理を実行
する。図１３において、ＭＰＲの再開初期設定終了後、
今まで主プロセッサ機能を実行していたＣＰＲ＃０をそ
のまま主プロセッサとして使用するため、ＣＰＲ＃０の
０系の記憶装置（ＨＤＵ）に記憶されている呼処理用の
運用データファイルがＭＰＲの記憶装置（ＨＤＵ）にコ
ピーされる。記憶装置（ＨＤＵ）間のコピー終了後、こ
のコピーされた運用データファイルを使用するため、Ｃ
ＰＲ＃０の１系からＭＰＲに対して、ファイルロード再
開指示が出される。ファイルロード終了後、ＣＰＲ＃０
は、セパレート運転を解除し、主プロセッサとしての二
重化運転を行う。また、ＭＰＲは、プロセッサ間接続監
視装置１に対して、初期設定通知を行い、障害情報など
の初期化を行う。そして、ＭＰＲは、呼処理を行う従プ
ロセッサとしての機能を実行する。
【００５１】
【発明の効果】以上、本発明によれば、１つの主プロセ
ッサと複数の従プロセッサを有するマルチプロセッサ交
換機において、主プロセッサが故障した場合に、複数の
従プロセッサの中から、従プロセッサの運転状態（負荷
状態又は再開回数）に基づいて、主プロセッサ機能を実
行するのに最適な従プロセッサが選択される。これによ
り、システムダウンが発生することなく、より安定的な
主プロセッサ切替が実現される。
ッサと複数の従プロセッサを有するマルチプロセッサ交
換機において、主プロセッサが故障した場合に、複数の
従プロセッサの中から、従プロセッサの運転状態（負荷
状態又は再開回数）に基づいて、主プロセッサ機能を実
行するのに最適な従プロセッサが選択される。これによ
り、システムダウンが発生することなく、より安定的な
主プロセッサ切替が実現される。
【図１】本発明の実施の形態におけるマルチプロセッサ
交換機のブロック構成図である。
交換機のブロック構成図である。
【図２】本発明の第一の実施の形態におけるプロセッサ
間接続監視装置１とＭＰＲを説明するための図である。
間接続監視装置１とＭＰＲを説明するための図である。
【図３】本発明の第二の実施の形態におけるプロセッサ
間接続監視装置１とＭＰＲを説明するための図である。
間接続監視装置１とＭＰＲを説明するための図である。
【図４】本発明の第三の実施の形態におけるプロセッサ
間接続監視装置１とＭＰＲを説明するための図である。
間接続監視装置１とＭＰＲを説明するための図である。
【図５】本発明の別の実施の形態におけるマルチプロセ
ッサ交換機のブロック図である。
ッサ交換機のブロック図である。
【図６】本発明の別の実施の形態において、ＭＰＲ故障
発生時にＭＰＲとＣＰＲ間を伝送する信号を説明するた
めの図である。
発生時にＭＰＲとＣＰＲ間を伝送する信号を説明するた
めの図である。
【図７】複数のＣＰＲの中から、負荷判定を行うＣＰＲ
を決定するプロセスを説明するための図である。
を決定するプロセスを説明するための図である。
【図８】負荷判定プロセスを説明するための図である。
【図９】主プロセッサをＭＰＲからＣＰＲ＃０に切り替
えるためのプロセスを説明するための図である。
えるためのプロセスを説明するための図である。
【図１０】主プロセッサをＭＰＲからＣＰＲ＃０に切り
替えるための別のプロセスを説明するための図である。
替えるための別のプロセスを説明するための図である。
【図１１】ＭＰＲの回復プロセスを説明するための図で
ある。
ある。
【図１２】ＭＰＲ回復後に、ＭＰＲ、ＣＰＲ＃０を通常
状態に戻すプロセスを説明するための図である。
状態に戻すプロセスを説明するための図である。
【図１３】ＭＰＲ、ＣＰＲ＃０を通常状態に戻す別のプ
ロセスを説明するための図である。
ロセスを説明するための図である。
【図１４】従来のマルチプロセッサ交換機の概略ブロッ
ク構成図である。
ク構成図である。
１ プロセッサ間接続監視装置 ２ 共通レジスタ ３ 共通メモリ １０ 監視部 １１ 制御装置 １２ 負荷判定部 １３ 負荷測定装置 １５ 再開回数判定部 １６ 再開回数測定装置 ２０ 監視信号受信装置 ２１ プロセッサ閉塞装置 ３０ 警報通知装置 ４０ 警報装置 ４１ 負荷判定部 ５０ 負荷測定装置 ＭＰＲ 主プロセッサ ＣＰＲ 従プロセッサ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B034 BB02 BB05 CC01 DD01 DD05 5B042 GB09 GC16 JJ05 JJ08 JJ17 KK05 5B045 AA06 JJ02 JJ13 JJ26 JJ44 JJ46 5K026 AA10 BB02 CC01 EE04 FF01 GG01 KK02
Claims (14)
- 【請求項１】１つの主プロセッサと複数の従プロセッサ
とを有し、主プロセッサは従プロセッサを制御する機能
を有し、従プロセッサは主プロセッサの制御に基づいて
呼処理を行う機能を有するマルチプロセッサ交換機にお
いて、 前記主プロセッサの故障を検出する故障検出部と、 前記故障検出部によって前記主プロセッサの故障が検出
されると、前記複数の従プロセッサの中から、前記複数
の従プロセッサの運転状態に基づいて、前記主プロセッ
サの機能を実行する次の主プロセッサを決定する決定部
とを備えることを特徴とするマルチプロセッサ交換機。 - 【請求項２】請求項１において、 前記複数の従プロセッサの運転状態は、前記複数の従プ
ロセッサそれぞれの負荷状態であることを特徴とするマ
ルチプロセッサ交換機。 - 【請求項３】請求項１において、 前記複数の従プロセッサの運転状態は、前記複数の従プ
ロセッサそれぞれの再開発生回数であることを特徴とす
るマルチプロセッサ交換機。 - 【請求項４】請求項１において、 前記複数の従プロセッサの運転状態は、前記複数の従プ
ロセッサそれぞれの負荷状態及び再開発生回数であるこ
とを特徴とするマルチプロセッサ交換機。 - 【請求項５】請求項１乃至４のいずれかにおいて、 前記次の主プロセッサは、従プロセッサ機能の二重化運
転からセパレート運転に移行することにより、従プロセ
ッサ機能及び主プロセッサ機能の両方を実行することを
特徴とするマルチプロセッサ交換機。 - 【請求項６】請求項１乃至５のいずれかにおいて、 前記次の主プロセッサは、前記主プロセッサを基本立ち
上げさせ、主プロセッサ機能に関するデータを、前記主
プロセッサの記憶装置から取得することによって、主プ
ロセッサ機能を実行することを特徴とするマルチプロセ
ッサ交換機。 - 【請求項７】請求項１乃至５のいずれかにおいて、 主プロセッサ機能に関するデータを記憶するメモリをさ
らに備え、 前記次の主プロセッサは、前記主プロセッサ機能に関す
るデータを、前記メモリから取得することによって、主
プロセッサ機能を実行することを特徴とするマルチプロ
セッサ交換機。 - 【請求項８】請求項６又は７において、 前記次の主プロセッサは、前記主プロセッサの故障が回
復した場合、前記主プロセッサ機能に関するデータを、
前記主プロセッサに転送し、 前記主プロセッサは、前記転送された主プロセッサ機能
に関するデータに基づいて、主プロセッサ機能の実行を
再開し、 前記次の主プロセッサは、セパレート運転から従プロセ
ッサ機能の二重化運転状態に戻ることを特徴とするマル
チプロセッサ交換機。 - 【請求項９】請求項６又は７において、 前記次の主プロセッサは、前記主プロセッサの故障が回
復した場合、従プロセッサ機能に関するデータを、前記
主プロセッサに転送し、 前記主プロセッサは、前記転送された従プロセッサ機能
に関するデータに基づいて、前記従プロセッサとして再
開し、 前記次の主プロセッサは、セパレート運転状態から主プ
ロセッサ機能の二重化運転を行うことを特徴とするマル
チプロセッサ交換機。 - 【請求項１０】１つの主プロセッサと複数の従プロセッ
サとを有し、主プロセッサは従プロセッサを制御する機
能を有し、従プロセッサは主プロセッサの制御に基づい
て呼処理を行う機能を有するマルチプロセッサ交換機に
おける主プロセッサ切替方法であって、 前記主プロセッサの故障を検出するステップと、 前記複数の従プロセッサの中から、前記複数の従プロセ
ッサの運転状態に基づいて、次の主プロセッサを決定す
るステップと、 前記決定された次の主プロセッサに主プロセッサ機能を
実行させるステップとを備えることを特徴とする主プロ
セッサ切替方法。 - 【請求項１１】請求項１０において、 前記次の主プロセッサは、従プロセッサ機能の二重化運
転からセパレート運転に移行することにより、従プロセ
ッサ機能及び主プロセッサ機能の両方を実行することを
特徴とするマルチプロセッサ交換機。 - 【請求項１２】請求項１０又は１１において、 前記次の主プロセッサは、主プロセッサ機能を実行する
ために、主プロセッサ機能に関するデータを取得するこ
とを特徴とする主プロセッサ切替方法。 - 【請求項１３】請求項１２において、 前記次の主プロセッサは、前記主プロセッサの故障が回
復した場合、前記主プロセッサ機能に関するデータを、
前記主プロセッサに転送し、 前記主プロセッサは、前記転送された主プロセッサ機能
に関するデータに基づいて、前記主プロセッサ機能の実
行を再開し、 前記次の主プロセッサは、セパレート運転から従プロセ
ッサ機能の二重化運転状態に戻ることを特徴と主プロセ
ッサ切替方法。 - 【請求項１４】請求項１２において、 前記次の主プロセッサは、前記主プロセッサの故障が回
復した場合、従プロセッサ機能に関するデータを、前記
主プロセッサに転送し、 前記主プロセッサは、前記転送された従プロセッサ機能
に関するデータに基づいて、前記従プロセッサとして再
開し、 前記次の主プロセッサは、セパレート運転状態から主プ
ロセッサ機能の二重化運転を行うことを特徴とする主プ
ロセッサ切替方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10356342A JP2000181890A (ja) | 1998-12-15 | 1998-12-15 | マルチプロセッサ交換機及びその主プロセッサ切替方法 |
| US09/326,621 US6502206B1 (en) | 1998-12-15 | 1999-06-07 | Multi-processor switch and main processor switching method |
| CN99123148A CN1129857C (zh) | 1998-12-15 | 1999-10-25 | 多处理器转换装置和主处理器转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10356342A JP2000181890A (ja) | 1998-12-15 | 1998-12-15 | マルチプロセッサ交換機及びその主プロセッサ切替方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000181890A true JP2000181890A (ja) | 2000-06-30 |
Family
ID=18448555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10356342A Pending JP2000181890A (ja) | 1998-12-15 | 1998-12-15 | マルチプロセッサ交換機及びその主プロセッサ切替方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6502206B1 (ja) |
| JP (1) | JP2000181890A (ja) |
| CN (1) | CN1129857C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005515551A (ja) * | 2002-01-10 | 2005-05-26 | マッシブリー パラレル テクノロジーズ， インコーポレイテッド | 並列処理システム及び方法 |
| JP2006323526A (ja) * | 2005-05-17 | 2006-11-30 | Fujitsu Ltd | クラスタ管理プログラム、該プログラムを記録した記録媒体、クラスタ管理方法、ノード、およびクラスタ |
| JP2007058549A (ja) * | 2005-08-24 | 2007-03-08 | Nec Corp | マルチコンピュータモジュールシステム、マルチコンピュータモジュール方法、および、プログラム |
| JP2009510572A (ja) * | 2005-09-30 | 2009-03-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ロジカル・パーティションにプロセッサを割り当てるための方法、装置、およびプログラム |
| JP2010186365A (ja) * | 2009-02-13 | 2010-08-26 | Nec Corp | マルチノードコンピュータシステム及びノード間接続装置 |
| JP2014154056A (ja) * | 2013-02-13 | 2014-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 冗長化システムおよび現用機決定方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002236667A1 (en) * | 2000-10-31 | 2002-05-21 | Millennial Net, Inc. | Networked processing system with optimized power efficiency |
| US6839866B2 (en) * | 2001-05-31 | 2005-01-04 | Sycamore Networks, Inc. | System and method for the use of reset logic in high availability systems |
| DE10148810B4 (de) * | 2001-10-02 | 2006-07-20 | Recaro Aircraft Seating Gmbh & Co. Kg | Steuerungs- und Energieversorgungssystem für wenigstens zwei Flugzeugsitze |
| AU2002352922A1 (en) * | 2001-11-28 | 2003-06-10 | Millennial Net | Etwork protocol for an ad hoc wireless network |
| US20040059704A1 (en) * | 2002-09-20 | 2004-03-25 | International Business Machines Corporation | Self-managing computing system |
| CN100351789C (zh) * | 2003-03-28 | 2007-11-28 | 索尼株式会社 | 信息提供设备、方法和信息提供系统 |
| EP1719363A4 (en) * | 2003-06-05 | 2011-05-04 | Millennial Net Inc | PROTOCOL FOR CONFIGURING A WIRELESS NETWORK |
| CN100399318C (zh) * | 2004-12-31 | 2008-07-02 | 联想(北京)有限公司 | 一种具有多处理器的计算机及其操作方法 |
| US20060212677A1 (en) * | 2005-03-15 | 2006-09-21 | Intel Corporation | Multicore processor having active and inactive execution cores |
| EP3021494B1 (en) * | 2005-06-01 | 2017-10-04 | III Holdings 3, LLC | Communicating over a wireless network |
| US7502957B2 (en) * | 2005-09-09 | 2009-03-10 | International Business Machines Corporation | Method and system to execute recovery in non-homogeneous multi processor environments |
| US7478272B2 (en) * | 2005-09-30 | 2009-01-13 | International Business Machines Corporation | Replacing a failing physical processor |
| US20070124522A1 (en) * | 2005-11-30 | 2007-05-31 | Ellison Brandon J | Node detach in multi-node system |
| US7702955B2 (en) * | 2005-12-28 | 2010-04-20 | De Almeida Adrian S | Method and apparatus for detecting a fault condition and restoration thereafter using user context information |
| US7633932B2 (en) * | 2006-11-22 | 2009-12-15 | Avaya Inc. | Accelerated removal from service of a signal processor at a media gateway |
| US8305876B2 (en) * | 2006-11-22 | 2012-11-06 | Avaya Inc. | Accelerated recovery during negotiation between a media gateway and a media gateway controller |
| CN101236515B (zh) * | 2007-01-31 | 2010-05-19 | 迈普通信技术股份有限公司 | 多核系统单核异常的恢复方法 |
| US20080235454A1 (en) * | 2007-03-22 | 2008-09-25 | Ibm Corporation | Method and Apparatus for Repairing a Processor Core During Run Time in a Multi-Processor Data Processing System |
| JP4458119B2 (ja) | 2007-06-11 | 2010-04-28 | トヨタ自動車株式会社 | マルチプロセッサシステム及びその制御方法 |
| TWI369608B (en) | 2008-02-15 | 2012-08-01 | Mstar Semiconductor Inc | Multi-microprocessor system and control method therefor |
| ATE543291T1 (de) * | 2008-09-04 | 2012-02-15 | Alcatel Lucent | Vorrichtung und verfahren zur automatischen bestimmung eines netzwerkelements zum ersetzen eines fehlerhaften netzwerkelements |
| EP2450795A1 (en) * | 2009-06-30 | 2012-05-09 | Fujitsu Limited | Computer device, parallel computer system, and synchronization program |
| CN101697071B (zh) * | 2009-07-20 | 2011-09-14 | 中汽商用汽车有限公司(杭州) | 垃圾中转站故障自诊断、远程诊断处理系统及处理方法 |
| US10585766B2 (en) | 2011-06-06 | 2020-03-10 | Microsoft Technology Licensing, Llc | Automatic configuration of a recovery service |
| US20150006978A1 (en) * | 2012-02-13 | 2015-01-01 | Mitsubishi Electric Corporation | Processor system |
| CN109445995A (zh) * | 2018-09-04 | 2019-03-08 | 深圳市宝德计算机系统有限公司 | 服务器数据处理方法、装置以及存储介质 |
| CN112330928B (zh) * | 2020-11-04 | 2021-06-29 | 郑州创源智能设备有限公司 | 一种燃气表联动报警器的信息处理方法、系统及存储介质 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442502A (en) * | 1981-03-30 | 1984-04-10 | Datapoint Corporation | Digital information switching system |
| US4839895A (en) * | 1987-01-07 | 1989-06-13 | Nec Corporation | Early failure detection system for multiprocessor system |
| JPH01297764A (ja) * | 1988-05-25 | 1989-11-30 | Nec Corp | プロセッサ |
| US5222217A (en) * | 1989-01-18 | 1993-06-22 | International Business Machines Corporation | System and method for implementing operating system message queues with recoverable shared virtual storage |
| CN1024963C (zh) * | 1989-04-04 | 1994-06-08 | 横河电机株式会社 | 双计算机系统 |
| JPH06250869A (ja) * | 1993-03-01 | 1994-09-09 | Hitachi Ltd | 分散制御システム |
| JP3047275B2 (ja) * | 1993-06-11 | 2000-05-29 | 株式会社日立製作所 | バックアップ切り換え制御方法 |
| JPH07249014A (ja) | 1994-03-08 | 1995-09-26 | Oki Electric Ind Co Ltd | マルチプロセッサシステムとターミナルコントローラ |
| JPH07262032A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 情報処理装置 |
| US5491787A (en) * | 1994-08-25 | 1996-02-13 | Unisys Corporation | Fault tolerant digital computer system having two processors which periodically alternate as master and slave |
| JP3447404B2 (ja) * | 1994-12-08 | 2003-09-16 | 日本電気株式会社 | マルチプロセッサシステム |
| US5696895A (en) * | 1995-05-19 | 1997-12-09 | Compaq Computer Corporation | Fault tolerant multiple network servers |
| JP3502216B2 (ja) * | 1995-07-13 | 2004-03-02 | 富士通株式会社 | 情報処理装置 |
| US5704032A (en) * | 1996-04-30 | 1997-12-30 | International Business Machines Corporation | Method for group leader recovery in a distributed computing environment |
| US6292905B1 (en) * | 1997-05-13 | 2001-09-18 | Micron Technology, Inc. | Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure |
-
1998
- 1998-12-15 JP JP10356342A patent/JP2000181890A/ja active Pending
-
1999
- 1999-06-07 US US09/326,621 patent/US6502206B1/en not_active Expired - Fee Related
- 1999-10-25 CN CN99123148A patent/CN1129857C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005515551A (ja) * | 2002-01-10 | 2005-05-26 | マッシブリー パラレル テクノロジーズ， インコーポレイテッド | 並列処理システム及び方法 |
| JP2006323526A (ja) * | 2005-05-17 | 2006-11-30 | Fujitsu Ltd | クラスタ管理プログラム、該プログラムを記録した記録媒体、クラスタ管理方法、ノード、およびクラスタ |
| JP2007058549A (ja) * | 2005-08-24 | 2007-03-08 | Nec Corp | マルチコンピュータモジュールシステム、マルチコンピュータモジュール方法、および、プログラム |
| JP2009510572A (ja) * | 2005-09-30 | 2009-03-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ロジカル・パーティションにプロセッサを割り当てるための方法、装置、およびプログラム |
| JP4841632B2 (ja) * | 2005-09-30 | 2011-12-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ロジカル・パーティションにプロセッサを割り当てるための方法、装置、およびプログラム |
| JP2010186365A (ja) * | 2009-02-13 | 2010-08-26 | Nec Corp | マルチノードコンピュータシステム及びノード間接続装置 |
| JP2014154056A (ja) * | 2013-02-13 | 2014-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 冗長化システムおよび現用機決定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1257244A (zh) | 2000-06-21 |
| CN1129857C (zh) | 2003-12-03 |
| US6502206B1 (en) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000181890A (ja) | マルチプロセッサ交換機及びその主プロセッサ切替方法 | |
| US4377000A (en) | Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control | |
| EP0687975B1 (en) | Method and system for downloading data to network nodes | |
| JPS62298839A (ja) | 障害時に計算機システムを再始動する方法 | |
| JP3737810B2 (ja) | 計算機システム及び故障計算機代替制御プログラム | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| EP1943593A1 (en) | Methods and apparatus for automatically multi-booting a computer system | |
| US20120159241A1 (en) | Information processing system | |
| JP4655718B2 (ja) | コンピュータシステム及びその制御方法 | |
| CN109358982B (zh) | 硬盘自愈装置、方法以及硬盘 | |
| WO2010100757A1 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
| JPH06214906A (ja) | 冗長性を有する通信システムとその方法 | |
| CN111221683A (zh) | 数据中心交换机双flash热备份方法、系统、终端及存储介质 | |
| JP3710649B2 (ja) | マルチプロセッサシステム | |
| JPH03132143A (ja) | 交換機システムにおける非常再開処理方式 | |
| JP2001027951A (ja) | マルチプロセッサ構成の情報処理システムにおけるファイルロード装置と記録媒体 | |
| JP3183227B2 (ja) | 冗長化起動方式 | |
| KR950010490B1 (ko) | 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법 | |
| JPH07262033A (ja) | 二重化データベースシステムおよびその二重化データベースシステムの運用方法 | |
| JP3363579B2 (ja) | 監視装置及び監視システム | |
| JPH09162976A (ja) | 分散処理システムのモジュール運転状態制御方法 | |
| JPH04360242A (ja) | 二重化システムの系切替装置およびその方法 | |
| JP3302158B2 (ja) | コンピュータシステム | |
| JP2555214B2 (ja) | 障害被疑装置の制御方法 | |
| CN118011974A (zh) | 应用于dcs系统的控制模块及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |