JP2000163547A

JP2000163547A - メモリｉｃカード及び秘密鍵格納方法

Info

Publication number: JP2000163547A
Application number: JP10340486A
Authority: JP
Inventors: Tsutomu Kanbe; 勉関部; Masaru Fujii; 勝藤井; Masayuki Kozuka; 雅之小塚
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-11-30
Filing date: 1998-11-30
Publication date: 2000-06-16

Abstract

(57)【要約】【課題】メモリＩＣカードに固有の秘密鍵を比較的容
易にかつ安価に、しかも改ざんが困難な形態で格納する
ことができるメモリＩＣカードを提供する。【解決手段】メモリＩＣカード１０に内蔵されるＩＣ
チップ１３には、データを記憶するフラッシュメモリか
らなるデータ記憶回路２０と、メモリＩＣカード１０の
電極端子１５ａに接続される入出力バッファ２１と、デ
ータの記録・読み出しに先立って相手機器が正当な機器
であるか認証する認証制御回路２２と、メモリＩＣカー
ド１０に固有に与えられる秘密鍵を格納しておくための
フラッシュメモリからなる秘密鍵記憶回路２３と、プロ
ーブを用いて秘密鍵を入力するための接続端子であるプ
ロービングパッド２５と、プロービングパッド２５から
の信号に基づいて秘密鍵記憶回路２３に秘密鍵を格納す
る書き込み制御回路２４とが形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリＩＣカード
及びメモリＩＣカードに固有の秘密鍵を格納する方法に
関する。

【０００２】

【従来の技術】小型軽量、大記憶容量かつ書き換え可能
な記録媒体として、メモリカードやＩＣカード（これら
を併せて「メモリＩＣカード」と言う。）に代表される
半導体メモリ（フラッシュメモリ等）を記憶媒体とする
情報記録媒体が普及してきた。メモリＩＣカードには、
例えば、長時間にわたる音楽をデジタル化し圧縮して記
録しておくことができる。そして、そのような音楽が記
録されたメモリＩＣカードと録音再生装置との組み合わ
せによって、超軽量小型のオーディオプレーヤを実現す
ることもできる。

【０００３】ところが、著作権にかかる音楽等のデジタ
ル著作物がメモリＩＣカードに記録されている場合に
は、そのようなデジタル著作物が他のメモリＩＣカード
に不正にコピーされてしまうことを防止（コピーガー
ド）する必要がある。そのようなコピーガードの実現方
法として、メモリＩＣカードごとに固有の秘密鍵（秘密
データ）を予め各メモリＩＣカードに格納しておき、そ
の秘密鍵を用いてデジタル著作物を保護する方法があ
る。つまり、メモリＩＣカードにデジタル著作物を記録
する際には、記録装置は、メモリＩＣカードから秘密鍵
を読み出し、その秘密鍵を用いて暗号化したデジタル著
作物（暗号化デジタル著作物）をメモリＩＣカードに記
録する。一方、メモリＩＣカードからデジタル著作物を
読み出す（復元する）際には、再生装置は、メモリＩＣ
カードに格納された暗号化デジタル著作物と秘密鍵とを
読み出し、その秘密鍵でその暗号化デジタル著作物を復
号化する。これによって、もし、あるメモリＩＣカード
に記録された暗号化デジタル著作物が不正に（そのま
ま）他のメモリＩＣカードにコピーされた場合であって
も、コピー先のメモリＩＣカードにおいては、そこに格
納されている秘密鍵と暗号化デジタル著作物とは不整合
となり、もはや元のデジタル著作物に復元することが不
可能となるので、その著作物は不正コピーから保護され
る。

【０００４】

【発明が解決しようとする課題】しかしながら、メモリ
ＩＣカードに格納されている秘密鍵自体が容易に読み出
されたり、改ざんされてしまっては上記防止方法は意味
を持たない。一方、マスクＲＯＭ等のように、メモリＩ
Ｃの製造時において個別のマスクパターンを用いて秘密
鍵を記憶させておくのでは製造費がかさむと共に量産化
が妨げられる。また、汎用のメモリＩＣカードを製造し
ておき、メモリＩＣカードとして完成された後に専用の
記録装置によってメモリＩＣカードに秘密鍵を格納する
方法が考えられるが、不正者がメモリＩＣカードの接続
端子に信号発生器等を接続して解析することで秘密鍵を
容易に改ざんしてしまう虞もある。

【０００５】そこで、本発明は、かかる問題点に鑑みて
なされたものであり、メモリＩＣカードの量産化を妨げ
ることなく各メモリＩＣカードに固有の秘密鍵を比較的
容易にかつ安価に、しかも改ざんが困難な形態で個別に
格納しておくことができるメモリＩＣカード及びそのよ
うな秘密鍵の格納方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るメモリＩＣカードは、ＩＣチップがパ
ッケージ部材で覆われてなるメモリＩＣカードであっ
て、前記ＩＣチップには、メモリＩＣカードごとに固有
に与えられる秘密鍵を保持しておくための不揮発な記憶
領域を有する秘密鍵記憶回路と、プロービングパッド
と、前記プロービングパッドから入力された信号に基づ
いて前記秘密鍵記憶回路に秘密鍵を格納する書き込み回
路とが形成されていることを特徴とする。

【０００７】ここで、前記秘密鍵記憶回路が有する不揮
発な記憶領域は前記ＩＣチップに形成された複数のフュ
ーズからなり、前記書き込み回路は前記プロービングパ
ッドから入力された信号に基づいて前記複数のフューズ
を選択的に切断するための電流源回路及びスイッチ回路
からなるとすることもできる。また、本発明に係る秘密
鍵の格納方法は、ＩＣチップがパッケージ部材で覆われ
てなるメモリＩＣカードの製造過程においてメモリＩＣ
カードごとに固有に与えられる秘密鍵を格納しておく方
法であって、前記秘密鍵を保持しておくための複数のフ
ューズを半導体ウエハ上の複数の前記ＩＣチップそれぞ
れに形成しておき、レーザトリミングによって前記ウエ
ハ上の複数のＩＣチップそれぞれについて前記固有の秘
密鍵が形成されるよう前記フューズを選択的に切断して
おくことを特徴とする。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。［第１の実施の形態］図１（ａ）は本発明の第１の実施
の形態に係るメモリＩＣカード１０の斜視図であり、図
１（ｂ）はそのＡＡ断面図である。箔パターン１５が施
されたプリント基板１１上のＩＣチップ１３は、ボンデ
ィングワイヤ１４によって箔パターン１５と接続され、
それらＩＣチップ１３、ボンディングワイヤ１４及び箔
パターン１５は樹脂（プラスチック）１２でモールドさ
れている。

【０００９】ＩＣチップ１３は半導体（ＢｉＣＭＯＳ）
集積回路である。また、箔パターン１５が樹脂モールド
１２から露出した部分１５ａは、ＡｕメッキされたＣｕ
箔等からなり、このメモリＩＣカード１０が記録再生装
置に装着されたときに電気的に接続される電極端子であ
る。図２は、ＩＣチップ１３の回路ブロック図である。
ＩＣチップ１３は、データ記憶回路２０、入出力バッフ
ァ２１、認証制御回路２２、秘密鍵記憶回路２３、書き
込み制御回路２４及びプロービングパッド２５から構成
される。

【００１０】データ記憶回路２０は、暗号化されたデジ
タル著作物等を格納するためのフラッシュメモリであ
り、書き換え可能でかつ不揮発な１６Ｍｂｙｔｅの記憶
領域を有する。このデータ記憶回路２０は、直接的に
は、認証制御回路２２のみによってデータの格納及び読
み出しが行われる。入出力バッファ２１は、プリント基
板１１上の箔パターン１５とボンディングワイヤ１４に
よって接続されるＩＣチップ１３の入出力ポートであ
り、ＩＣチップ１３においては認証制御回路２２に接続
されている。なお、メモリＩＣカード１０の電極端子１
５ａは、全てこの入出力バッファ２１に接続されてい
る。

【００１１】認証制御回路２２は、このメモリＩＣカー
ド１０が記録・再生に先立って相手機器（記録再生装置
等）の正当性を認証するための回路であり、乱数を生成
し、それを一時的に記憶すると共に入出力バッファ２１
を介して相手機器にチャレンジデータとして送信し、そ
の送信に対して相手機器から返信されてきたレスポンス
データ（送信した乱数が相手機器で暗号化されたもの）
を入出力バッファ２１を経て受け取った後に、復号し、
復号の結果得られたデータと一時的に記憶していたチャ
レンジデータ（乱数）とが一致するか比較し、一致した
場合には、相手機器は正しい暗号器を有する装置、即
ち、相手機器は正当な機器であると認証する。そして、
この認証制御回路２２は、相手機器の正当性を認証でき
た場合にのみ、相手機器からの要求に応じて秘密鍵記憶
回路２３に格納されている秘密鍵を暗号化して相手機器
に送信したり、データ記憶回路２０へのアクセス（記録
と読み出し）を行う。

【００１２】秘密鍵記憶回路２３は、このメモリＩＣカ
ード１０に固有の秘密鍵を格納するためのフラッシュメ
モリであり、書き換え可能でかつ不揮発な６４ビットの
記憶容量を有する。ここに格納された秘密鍵は、認証制
御回路２２によって読み出される。書き込み制御回路２
４は、プロービングパッド２５を経てシリアルに入力さ
れるデータに従って秘密鍵記憶回路２３に新たな秘密鍵
を書き込む回路であり、秘密鍵記憶回路２３の内容を消
去する消去回路、シリアルデータをパラレルデータに変
換するシフトレジスタ、秘密鍵記憶回路２３へのパラレ
ルデータの書き込み回路等からなる。

【００１３】プロービングパッド２５は、このＩＣチッ
プ１３の表面に形成されたＡｌ配線端子であり、樹脂モ
ールド１２が施される前の製造工程においてＩＣチップ
１３に形成された書き込み制御回路２４に外部装置（メ
モリテスタ等）が電気的にアクセスするためのプローブ
（探針）を当てるための４つのパッドの集まりである。
４つのパッドは、書き込み制御回路２４に入力する３つ
の信号（エネーブル信号、データ信号、クロック信号）
及び書き込み制御回路２４から出力される１つの信号
（アクノリッジ信号）の送受のために用いられる。な
お、このプロービングパッド２５は、ＩＣチップ１３上
の配線によって書き込み制御回路２４だけに接続されて
おり、このＩＣチップ１３が樹脂モールド１２で覆われ
た（メモリＩＣカード１０として組み立てが完了した）
後においては、そのメモリＩＣカード１０を物理的に破
壊しない限り、このプロービングパッド２５にアクセス
する手段はない。

【００１４】図３（ａ）は書き込み制御回路２４の詳細
な構成及びプロービングパッド２５との接続関係を示
し、図３（ｂ）はプロービングパッド２５を介して外部
装置が秘密鍵記憶回路２３に秘密鍵を書き込む際の４つ
の信号のタイミングチャートを示す。外部装置は、エネ
ーブル信号EnableをＨｉにしたまま、クロック信号Cloc
kと同期させて秘密鍵データDataをシリアルに入力し、
６４ビット分の入力を終えたら、エネーブル信号Enable
をＬｏに戻す。すると、シフトレジスタ２４ｂには、エ
ネーブル信号EnableがＬｏとなる直前の６４ビットがセ
ットされ、パラレルデータとしてバッファゲート２４ａ
に出力されると共に、その旨が制御回路２４ｃに通知さ
れる。その通知を受けた制御回路２４ｃは、秘密鍵記憶
回路２３に格納されているデータを消去した後に、バッ
ファゲート２４ａの出力を許可することによって、新た
な秘密鍵を秘密鍵記憶回路２３に格納させる。そして、
その格納が正常に完了した通知を秘密鍵記憶回路２３か
ら得た後に、制御回路２４ｃは、その旨を通知するため
に外部装置にアクノリッジ信号Ackを出力する。

【００１５】図４は、プローバ３０を用いてＩＣチップ
１３に秘密鍵を格納する作業工程の様子を示す図であ
る。樹脂モールド１２が施される前のメモリＩＣカード
１０、つまり、プリント基板１１上にＩＣチップ１３が
固着され、箔パターン１５とのワイヤボンディングが終
了した半完成品をテーブル３４に載せた後に、顕微鏡３
１で確認しながら手動で４本のプローブ３３をプロービ
ングパッド２５に当てる。あるいは、プローバ３０が自
動位置決め機構を有する場合には、そのプローバ３０の
コントーラにプロービング位置を指示することによっ
て、テーブル３４を自動移動させ、プローブ３３をＩＣ
チップ１３のプロービングパッド２５に当接させる。そ
して、プローブ３３に接続されたメモリテスタ等の外部
装置から図３（ｂ）に示される信号を入出力させること
で、ＩＣチップ１３への秘密鍵の格納を行うことができ
る。このようにして秘密鍵の格納を終えた半完成品に対
して樹脂モールド１２を施せば、最終的なメモリＩＣカ
ード１０が完成する。

【００１６】以上のようにして製造された第１の実施の
形態に係るメモリＩＣカード１０は以下の特徴を有す
る。つまり、メモリＩＣカード１０に使用されたＩＣチ
ップ１３自体は、部品として全て同一の回路であるの
で、このようなメモリＩＣカード１０は半導体工場での
量産に適している。つまり、最終的なメモリＩＣカード
１０ごとに付与される秘密鍵とは無関係に、部品として
のＩＣチップ１３を量産することが可能である。

【００１７】そして、マスクパターン等を用いてＩＣチ
ップの製造工程において秘密鍵を格納しておく場合に比
べ、本ＩＣチップ１３に付加されているものは、プロー
ビングパッド２５と書き込み制御回路２４とそれらの配
線だけであり、比較的小さな規模の回路である。また、
メモリＩＣカード１０に秘密鍵を格納しておくために必
要とされる機器はプローバと信号発生器であり、電子技
術者等にとっては比較的入手が容易であり、扱いも簡単
であると言える。つまり、秘密鍵の格納自体は、大きな
作業量とコストを要しないと言える。

【００１８】一方、メモリＩＣカード１０を使用する一
般ユーザにとっては、メモリＩＣカード１０の樹脂モー
ルド１２を除去した後にプローバ等を用いて秘密鍵を改
ざんすることは困難であり、ここに格納されるデジタル
著作物等の著作権は十分な安全性で確保されると言え
る。［第２の実施の形態］図５は、本発明の第２の実施の形
態に係るメモリＩＣカードに内蔵されるＩＣチップ４０
の回路ブロック図であり、第１の実施の形態における図
２に対応する。なお、本実施の形態のメモリＩＣカード
は、その物理的な構造において図１に示される第１の実
施の形態と同じであり、また、そこに内蔵されるＩＣチ
ップ４０の多くの回路ブロック２０〜２２も同一である
（第１の実施の形態と同一の構成要素には同一の符号を
付けている）。つまり、メモリＩＣカードの半完成品の
状態でプローバを用いて秘密鍵を格納する手法をとって
いる点において、第１の実施の形態と同じである。異な
る点は、メモリＩＣカードに内蔵されるＩＣチップ４０
の秘密鍵記憶回路４１とフューズ切断回路４２である。
以下第１の実施の形態と相違する点を中心に説明する。

【００１９】図６は、図５に示された秘密鍵記憶回路４
１及びフューズ切断回路４２の詳細な回路ブロックを示
す。本実施の形態の秘密鍵記憶回路４１は、読み出し回
路４４、フューズアセンブリ４５及び電流源回路４６か
ら構成され、フューズを記憶素子としている点で、フラ
ッシュメモリを記憶素子とする第１の実施の形態と異な
る。フューズアセンブリ４５は、ＩＣチップ４０のＳｉ
基板上に蒸着法と化学エッチングによって形成された６
４本の幅の細い（約０．５μｍ幅の）Ａｌ配線（フュー
ズ）の集まりであり、６４ビットの秘密鍵を記憶する。
読み出し回路４４は、フューズアセンブリ４５の各フュ
ーズの切断状態を読み出してシリアルデータとして認証
制御回路２２に送る回路である。電流源回路４６は、フ
ューズアセンブリ４５の各フューズを焼き切るために各
フューズに供給される大きな電流（約１００ｍＡ）を印
加する回路である。

【００２０】フューズ切断回路４２は、第１の実施の形
態における書き込み制御回路２４に相当するものであ
り、プロービングパッド２５を経てシリアルに入力され
るデータに従って秘密鍵記憶回路４１のフューズアセン
ブリ４５をプログラム（各フューズを切断）する回路で
あり、ドライバ回路４７、シフトレジスタ４８及び制御
回路４９から構成される。ドライバ回路４７は、各フュ
ーズごとに焼き切るための電流を駆動するバイポーラト
ランジスタのアセンブリである。シフトレジスタ４８
は、プロービングパッド２５を経てシリアルに入力され
たデータをパラレルデータに変換してドライバ回路４７
に出力すると共に、その旨を制御回路４９に通知する。
制御回路４９は、電流源回路４６に書き込み指示信号Wr
iteを出力することによってフューズアセンブリ４５に
電流を印加させると共に、書き込みが終了した旨を示す
アクノリッジ信号Ackをプロービングパッド２５に出力
する。

【００２１】図７（ａ）は図６に示された秘密鍵記憶回
路４１の読み出し回路４４及びフューズアセンブリ４５
の詳細な回路図であり、図７（ｂ）は認証制御回路２２
から読み出し回路４４に入力される３つの信号のタイミ
ングチャートである。読み出し回路４４は、６４個のプ
ルアップ抵抗Ｒ１〜Ｒ６４、トランジスタＴａ１〜Ｔａ
６４、セレクタＳ１〜Ｓ６４及びフリップフロップＱ１
〜Ｑ６４から構成され、フューズアセンブ４５は６４個
のフューズから構成される。

【００２２】イネーブル信号EnableをＨｉにすることに
よって、トランジスタQ１〜Q６４はオンとなり、各フュ
ーズＦ１〜Ｆ６４の切断状態を示す信号（Ｈｉ／Ｌｏ）
がセレクタＳ１〜Ｓ６４のＡ端子に入力される。同時
に、その間だけセレクト信号SelectでＡ入力を選択させ
る（Ｌｏ）ことによって、各セレクタＳ１〜Ｓ６４は各
フューズＦ１〜Ｆ６４の切断状態を示す信号を通過させ
てフリップフロップＱ１〜Ｑ６４に出力する。従って、
その間に入力されたクロック信号Clockの立ち上がりエ
ッジで各フューズＦ１〜Ｆ６４の切断状態（Ｈｉ／Ｌ
ｏ）が各フリップフロップＱ１〜Ｑ６４にラッチされ
る。続いて、イネーブル信号Enableとセレクト信号Sele
ctを戻した後に残る６３個のクロック信号Clockを入力
することで、順次各フューズＦ１〜Ｆ６４の切断状態を
示す信号が送り出されるので、合計６４ビットのシリア
ルデータDataOut、即ち、秘密鍵が読み出される。

【００２３】図８は、図６に示された秘密鍵記憶回路４
１のフューズアセンブリ４５及び電流源回路４６並びに
フューズ切断回路４２のドライバ回路４７の詳細な回路
図である。シフトレジスタ４８からの６４ビットのパラ
レルデータに従ってドライバ回路４７の各トランジスタ
Ｔｃ１〜Ｔｃ６４のベースにオン／オフ信号が入力され
後に、制御回路４９から電流源回路４６に書き込み信号
Write（Ｈｉ）が入力されることによって電流源回路４
６の各トランジスタＴｂ１〜Ｔｂ６４はオンするので、
各フューズＦ１〜Ｆ６４に一定電流が印加され／され
ず、各フューズＦ１〜Ｆ６４は選択的に切断される。

【００２４】このように、本実施の形態のＩＣチップ４
０によれば、第１の実施の形態と同様に、ＩＣチップ４
０の製造後であってメモリＩＣカードの最終組み立ての
直前において、メモリテスタやプローバ等を用いて、各
メモリＩＣカードに固有の秘密鍵を格納しておくことが
できる。以上のようにして製造された第２の実施の形態
に係るメモリＩＣカードは以下の特徴を有する。つま
り、ＩＣチップ４０の量産が容易である点、若干の付加
回路が必要とされる点、及び、一般ユーザに対するコピ
ーガードの安全性については、第１の実施の形態と共通
する。ところが、プローバや信号発生器等を比較的容易
に入手できる電子技術者等に対しては、第１の実施の形
態よりもコピーガードの安全性が高くなっていると言え
る。本実施の形態の秘密鍵記憶回路４１は、全面的に書
き換え可能なフラッシュメモリを採用する第１の実施の
形態とは異なり、不可逆なフューズを記憶素子としてい
るので、たとえプローバや信号発生器等を用いたとして
も、自由に秘密鍵を改ざんすることはできないからであ
る。［第３の実施の形態］図９は、本発明の第３の実施の形
態に係るメモリＩＣカードに内蔵されるＩＣチップ６０
の回路ブロック図である。このＩＣチップ６０は、フュ
ーズを記憶素子とする秘密鍵格納回路６１を有する点で
第２の実施の形態と共通するが、フューズを切断するた
めの回路や外部装置からアクセスするためのプロービン
グパッド等を有しない点で、第２の実施の形態と異な
る。つまり、本実施の形態のＩＣチップ６０は、レーザ
トリミング装置を用いて秘密鍵格納回路６１内のフュー
ズを切断することによって秘密鍵を格納することを前提
とする。なお、本実施の形態のメモリＩＣカードは、そ
の物理的な構造において図１に示される第１の実施の形
態と同じであり、また、そこに内蔵されるＩＣチップ６
０の多くの回路ブロック２０〜２２も同一である。

【００２５】図１０はＩＣチップ６０の秘密鍵格納回路
６１の詳細な回路ブロック図である。秘密鍵格納回路６
１は、第２の実施の形態とは異なるフューズアセンブリ
６２及び第２の実施の形態と共通する読み出し回路４４
から構成される。フューズアセンブリ６２は、ＩＣチッ
プ６０のＳｉ基板上に蒸着法と化学エッチングによって
形成された６４本の幅の細い（約０．５μｍ幅の）Ａｌ
配線（フューズ）の集まりである点で第２の実施の形態
と共通するが、それらフューズは、レーザトリミング装
置から出射されるレーザビームを通過させるための窓に
よって外界に露出している点で第２の実施の形態と異な
る。

【００２６】図１１（ａ）はＩＣチップ６０のＳｉ基板
上に形成されたフューズアセンブリ６２の上面図であ
り、図１１（ｂ）はそのＢＢ断面図である。ＩＣチップ
６０の上層全体はＳｉＯ2等の保護膜６４で覆われてい
るが、フューズアセンブリ６２を構成する６４個のフュ
ーズ６２ａ〜ｆが形成された箇所においては、矩形状に
保護膜６４が除去されることによって窓６３が形成され
ており、それらフューズ６２ａ〜ｆは外部に露出してい
る。これは、フューズ６２ａ〜ｆに直接レーザビームを
当てることによって確実に切断するためである。

【００２７】図１２は、レーザトリミング装置を用いて
ウエハ上に形成された複数のＩＣチップ６０に秘密鍵を
格納している様子を示す図である。この工程における具
体的な手順は以下の通りである。まず、図９に示された
回路を有する複数のＩＣチップ６０が形成されたウエハ
７３をレーザトリミング装置７０のテーブル７２に装着
する。次に、レーザトリミング装置７０のコントローラ
に対して、それら個々のＩＣチップ６０について切断す
べきフューズの位置情報を指示した後に、トリミングを
実行させる。すると、レーザトリミング装置７０は、入
力された位置情報に基づいてテーブル７２をステップ＆
リピート移動させながら、レーザ発生部７１からレーザ
を出射させて集光レンズ７４等を介して個々のＩＣチッ
プ６０の指定されたフューズに入射させることによっ
て、６４個のフューズ６２ａ〜ｆを順次高速に切断して
いく。このように、本実施の形態のＩＣチップ６０によ
れば、複数のＩＣチップ６０がウエハ上に形成された後
において、レーザトリミング装置７０を用いることによ
って、各メモリＩＣカードに固有の秘密鍵を格納してお
くことができる。

【００２８】以上のようにして製造された第３の実施の
形態に係るメモリＩＣカードは以下の特徴を有する。つ
まり、ＩＣチップ６０の量産が容易である点は第１及び
第２の実施の形態と共通する。ところが、本実施の形態
のＩＣチップ６０には付加回路（秘密鍵を格納するため
の回路）が全く必要とされない。つまり、第１及び第２
の実施の形態に比べて、ＩＣチップ６０の回路規模は小
さくて済む。同様の理由（付加回路がないこと）によ
り、秘密鍵の改ざん等に対する安全性は高くなる。さら
に、レーザトリミング装置は信号発生器やプローバ等と
比べて高価であり一般の電子技術者にとっても通常は入
手が困難であることから、その点においても安全性が強
化される。

【００２９】また、本実施の形態による秘密鍵の格納方
法は、高価なレーザトリミング装置を必要とするが、レ
ーザトリミング装置自体は一般に半導体工場に導入され
ている装置であり、半導体工場におけるＬＳＩの検査工
程等において上述のようにウエハの段階で各ＩＣチップ
に秘密鍵を格納する限りは、特別な装置を必要とする方
法ではなく、比較的容易に多くのメモリＩＣカードに対
して各メモリＩＣカードに固有の秘密鍵を格納しておく
ことができる方法の一つと言える。

【００３０】以上、本発明に係るメモリＩＣカード及び
秘密鍵の格納方法について、実施の形態に基づいて説明
したが、本発明はこれら実施の形態に限られないことは
勿論である。例えば、上記実施の形態では、１個のＩＣ
チップ内にメモリＩＣカードに必要な全ての回路が形成
されていたが、これら回路は複数個のＩＣチップに分割
されていてもよい。図１３は、１枚の基板上に複数個の
ＩＣチップ８０〜８４が実装されたマルチチップモジュ
ールの回路ブロック図である。ここでは、ＩＣチップ８
０には入出力バッファ８０ａ、認証制御回路８０ｂ、秘
密鍵記憶回路８０ｃ及びメモリ制御回路８０ｄが形成さ
れ、このＩＣチップ８０は、個別にデータ記憶回路を有
する複数のＩＣチップ８１〜８４が接続されている。そ
して、このようなマルチチップモジュール全体に樹脂モ
ールド１２を施すことによって、極めて大容量のメモリ
ＩＣカードを実現することができる。

【００３１】また、上記実施の形態では、ＩＣチップ内
に形成した回路や配線によって秘密鍵を記憶させたが、
秘密鍵の格納場所をＩＣチップの外に設けることもでき
る。図１４は、秘密鍵をプリント基板１１上に形成した
場合の本発明の他の変形例に係るメモリＩＣカードの回
路ブロック図である。このプリント基板１１は、図１３
に示されたマルチチップモジュールと基本構成は同一で
あるが、秘密鍵記憶回路９０がＩＣチップ８０上の回路
ではなくプリント基板１１上の箔パターン１５で実現さ
れている。例えば、プリント基板１１上に形成された箔
パターン１５を選択的にカッター等で切断した後に樹脂
モールド１２を施すことによって秘密鍵を決定（格納）
する。この方法によれば、極めて安価に秘密鍵を格納す
ることができる。

【００３２】また、上記第２の実施の形態では、フュー
ズ切断回路４２のドライバ回路４７は６４個のトランジ
スタアレイからなり、６４個のフューズを一度に切断し
たが、このような切断方法に限定されるものではなく、
例えば、デコーダ回路等を設けることによって各フュー
ズを順次に選択しながら１個ずつ切断していく方法であ
ってもよい。［システムへの適用例］本発明に係るメモリＩＣカード
を従来のカセットテープやＭＤに置き換わる音楽用の書
き換え可能記録媒体として用いることができる。デジタ
ル圧縮された音楽コンテンツの場合、１６Ｍｂｙｔｅの
フラッシュメモリにＣＤクオリティで約２５分、ＦＭク
オリティなら約５０分蓄積できる。このようなメモリＩ
Ｃカードを記録媒体とする録音再生装置は、一切の回転
部分や可動部分を持たないため、超軽量小型のオーディ
オプレーヤとなり、さらに、音飛びしないという特徴を
有する。

【００３３】ユーザは、コンテンツ配信サービスを利用
し、電子マネー決済の下で希望の音楽を入手する。そし
て、録音再生装置は、コンテンツの録音・再生に際して
メモリＩＣカードに格納された秘密鍵を用いて暗号化・
復号化することとする。これによって、メモリＩＣカー
ドに一旦記録されたコンテンツを他のメモリＩＣカード
にコピーするという不正行為が防止される。つまり、本
発明のメモリＩＣカードが有するコピーガードのセキュ
リティ技術により、コンテンツ提供者や著作権者にとっ
て安全で確実なコンテンツ配信サービスが実現される。

【００３４】

【発明の効果】以上の説明から明らかなように、本発明
に係るメモリＩＣカードは、ＩＣチップがパッケージ部
材で覆われてなるメモリＩＣカードであって、前記ＩＣ
チップには、メモリＩＣカードごとに固有に与えられる
秘密鍵を保持しておくための不揮発な記憶領域を有する
秘密鍵記憶回路と、プロービングパッドと、前記プロー
ビングパッドから入力された信号に基づいて前記秘密鍵
記憶回路に秘密鍵を格納する書き込み回路とが形成され
ていることを特徴とする。これによって、ＩＣチップが
完成した後に信号発生器とプローバ等を用いてプロービ
ングパッドを介してＩＣチップに秘密鍵を格納した後
に、そのＩＣチップをパッケージング部材でモールドす
ることによってメモリＩＣカードを完成させることがで
きる。そして、ＩＣチップに形成されたプロービングパ
ッドはメモリＩＣカードの接続端子として外に出さない
で封入することで、メモリＩＣカードとして組み立てが
完了した後においては、もはや、メモリＩＣカードを破
壊・分解しない限りは秘密鍵を改ざんすることが不可能
となる。よって、多くのメモリＩＣカードに対して各メ
モリＩＣカードに固有の秘密鍵を比較的容易にかつ安価
に、しかも改ざんが困難な形態で格納することができる
メモリＩＣカードが実現される。

【００３５】ここで、前記秘密鍵記憶回路が有する不揮
発な記憶領域は前記ＩＣチップに形成された複数のフュ
ーズからなり、前記書き込み回路は前記プロービングパ
ッドから入力された信号に基づいて前記複数のフューズ
を選択的に切断するための電流源回路及びスイッチ回路
からなるとすることもできる。これによって、一旦パッ
ケージングされたメモリＩＣカードを分解して前記プロ
ービングパッドを介して秘密鍵を改ざんしようとして
も、一旦切断されたフューズを戻すことはできないの
で、秘密鍵の改ざんに対するセキュリティが強化され
る。

【００３６】また、本発明に係る秘密鍵の格納方法は、
ＩＣチップがパッケージ部材で覆われてなるメモリＩＣ
カードの製造過程においてメモリＩＣカードごとに固有
に与えられる秘密鍵を格納しておく方法であって、前記
秘密鍵を保持しておくための複数のフューズを半導体ウ
エハ上の複数の前記ＩＣチップそれぞれに形成してお
き、レーザトリミングによって前記ウエハ上の複数のＩ
Ｃチップそれぞれについて前記固有の秘密鍵が形成され
るよう前記フューズを選択的に切断しておくことを特徴
とする。これによって、メモリＩＣカードに用いられる
ＩＣチップには、秘密鍵を書き込むための付加回路が必
要とされないので、ＩＣチップの回路規模は小さくて済
む。また、電気的に秘密鍵を改ざんすることができない
こと、フューズは不可逆な記憶素子であること、及び、
レーザトリミング装置は一般ユーザにとって身近な装置
ではないことから、秘密鍵の改ざんに対する安全性がさ
らに向上されるという効果が発揮される。

【００３７】以上のように、本発明によって、高いセキ
ュリティで個別の秘密鍵が格納されたメモリＩＣカード
の量産が可能となり、これによって、コンテンツの健全
な流通が促進されることとなり、本発明の実用的価値は
極めて大きい。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施の形態に係るメモ
リＩＣカード１０の斜視図であり、（ｂ）はその断面図
である。

【図２】ＩＣチップ１３の回路ブロック図である。

【図３】（ａ）は書き込み制御回路２４の詳細な構成及
びプロービングパッド２５との接続関係を示し、（ｂ）
は秘密鍵記憶回路２３に秘密鍵を書き込む際の４つの信
号のタイミングチャートを示す。

【図４】プローバ３０を用いてＩＣチップ１３に秘密鍵
を格納する作業工程の様子を示す図である。

【図５】本発明の第２の実施の形態に係るメモリＩＣカ
ードに内蔵されるＩＣチップ４０の回路ブロック図であ
る。

【図６】図５に示された秘密鍵記憶回路４１及びフュー
ズ切断回路４２の詳細な回路ブロックを示す。

【図７】（ａ）は図６に示された秘密鍵記憶回路４１の
読み出し回路４４及びフューズアセンブリ４５の詳細な
回路図であり、（ｂ）は認証制御回路２２から読み出し
回路４４に入力される信号のタイミングチャートであ
る。

【図８】図６に示された秘密鍵記憶回路４１のフューズ
アセンブリ４５及び電流源回路４６並びにフューズ切断
回路４２のドライバ回路４７の詳細な回路図である。

【図９】本発明の第３の実施の形態に係るメモリＩＣカ
ードに内蔵されるＩＣチップ６０の回路ブロック図であ
る。

【図１０】ＩＣチップ６０の秘密鍵格納回路６１の詳細
な回路ブロック図である。

【図１１】（ａ）はＩＣチップ６０のＳｉ基板上に形成
されたフューズアセンブリ６２の上面図であり、図１１
（ｂ）はその断面図である。

【図１２】レーザトリミング装置を用いてウエハ上に形
成された複数のＩＣチップ６０に秘密鍵を格納している
様子を示す図である。

【図１３】本発明の変形例に係るマルチチップモジュー
ルを内蔵するメモリＩＣカードの回路ブロック図であ
る。

【図１４】秘密鍵をプリント基板１１に形成した場合の
本発明の他の変形例に係るメモリＩＣカードの回路ブロ
ック図である。

【符号の説明】

１０メモリＩＣカード１１プリント基板１２樹脂モールド１３、４０、６０、８０〜８４、９０ＩＣチップ１４ボンディングワイヤ１５箔パターン１５ａ電極端子２０データ記憶回路２１入出力バッファ２２認証制御回路２３秘密鍵記憶回路２４書き込み制御回路２５プロービングパッド３０プローバ４１秘密鍵記憶回路４２フューズ切断回路６１秘密鍵格納回路６２フューズアセンブリ７０レーザトリミング装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者小塚雅之大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5B017 AA01 BA07 BB03 CA12 CA14 CA16 5B035 AA04 AA13 BA03 BC00 CA01 CA08 CA29 CA38 5F083 ER22

Claims

【特許請求の範囲】

【請求項１】ＩＣチップがパッケージ部材で覆われて
なるメモリＩＣカードであって、前記ＩＣチップには、メモリＩＣカードごとに固有に与えられる秘密鍵を保持
しておくための不揮発な記憶領域を有する秘密鍵記憶回
路と、プロービングパッドと、前記プロービングパッドから入力された信号に基づいて
前記秘密鍵記憶回路に秘密鍵を格納する書き込み回路と
が形成されていることを特徴とするメモリＩＣカード。
【請求項２】前記秘密鍵記憶回路が有する不揮発な記
憶領域は、前記ＩＣチップに形成された複数のフューズ
からなり、前記書き込み回路は、前記プロービングパッドから入力
された信号に基づいて前記複数のフューズを選択的に切
断するための電流源回路及びスイッチ回路からなること
を特徴とする請求項１記載のメモリＩＣカード。
【請求項３】ＩＣチップがパッケージ部材で覆われて
なるメモリＩＣカードの製造過程においてメモリＩＣカ
ードごとに固有に与えられる秘密鍵を格納しておく方法
であって、前記秘密鍵を保持しておくための複数のフューズを半導
体ウエハ上の複数の前記ＩＣチップそれぞれに形成して
おき、レーザトリミングによって前記ウエハ上の複数のＩＣチ
ップそれぞれについて前記固有の秘密鍵が形成されるよ
う前記フューズを選択的に切断しておくことを特徴とす
る秘密鍵格納方法。