JP2000151112A - Wiring board and its manufacture - Google Patents

Wiring board and its manufacture

Info

Publication number
JP2000151112A
JP2000151112A JP10319159A JP31915998A JP2000151112A JP 2000151112 A JP2000151112 A JP 2000151112A JP 10319159 A JP10319159 A JP 10319159A JP 31915998 A JP31915998 A JP 31915998A JP 2000151112 A JP2000151112 A JP 2000151112A
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating layer
synthetic resin
electronic component
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10319159A
Other languages
Japanese (ja)
Inventor
Kenji Ito
健志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10319159A priority Critical patent/JP2000151112A/en
Publication of JP2000151112A publication Critical patent/JP2000151112A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase packaging density without reducing the sizes of electronic components by burying electronic components in the main body of a synthetic resin substrate. SOLUTION: Chip components 1 are put and positioned between inner faces of a pair of synthetic resin sheets 2. Next, a metal sheet 4 which is formed on one face with conical or pyramidal-bumps 3 are laid on an outer face of each of the synthetic resin sheets 2, with the face formed with the bumps facing the sheet 2. Then, this multilayer body is pressed in the direction shown by an arrow X under heat. By this pressing, the synthetic resin sheets 2 melt and enter spaces between the chip components 1, integrating the synthetic resin and the chip components 1. During this process, the bumps 3 are buried in the main body 5 of a substrate to be electrically connected to electrodes 1a. As a result, the synthetic resin sheets 2 and the metal sheets 4 are integrated into the main body 5 of a substrate. Thereafter, the metal sheets 4 are patterned into wiring patterns 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は電子部品が実装さ
れる配線基板およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which electronic components are mounted and a method for manufacturing the same.

【0002】[0002]

【従来の技術】たとえば、パソコンなどのデジタル機器
には従来からノイズ対策としてコンデンサや抵抗が使用
されている。近年では実装技術の発達に伴い、抵抗やコ
ンデンサなどの電子部品はそのほとんどがチップ部品に
置き換わっている。
2. Description of the Related Art For example, capacitors and resistors have been used in digital devices such as personal computers as noise countermeasures. In recent years, with the development of mounting technology, most of electronic components such as resistors and capacitors have been replaced by chip components.

【0003】デジタル機器の動作周波数の向上ととも
に、ノイズ対策部品が増加しており、配線基板に占める
チップ部品の面積が問題になっている。
[0003] With the increase in the operating frequency of digital equipment, noise countermeasure components have been increasing, and the area of chip components occupying the wiring board has become a problem.

【0004】また、携帯電話のようにアナログ回路を有
する機器では、個別の抵抗、コンデンサ、インダクタが
必要になる。携帯電話のように、小型化が著しい機器に
おいては、LSIの統合、チップサイズパッケージの採
用だけでは必ずしも十分でなくなってきている。
[0004] In a device having an analog circuit such as a mobile phone, individual resistors, capacitors, and inductors are required. In devices with remarkable miniaturization, such as mobile phones, it is not always sufficient to simply integrate the LSI and adopt a chip size package.

【0005】そこで、チップ部品を小型化する傾向にあ
るものの、小型化によって接続信頼性が確保し難くなる
ため、実用化には問題がある。
[0005] Although there is a tendency to reduce the size of chip components, it is difficult to secure connection reliability due to the reduction in size, and there is a problem in practical use.

【0006】[0006]

【発明が解決しようとする課題】このように、配線基板
の実装密度を向上させるために、電子部品を小型化する
ようにしたのでは、その電子部品の接続信頼性が低下す
るということがあり、また電子部品の小型化には限界が
ある。
As described above, if the size of an electronic component is reduced in order to increase the mounting density of a wiring board, the connection reliability of the electronic component may decrease. Also, there is a limit to miniaturization of electronic components.

【0007】この発明は、電子部品を小型化しなくとも
実装密度を向上させることができるようにした配線基板
及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board and a method of manufacturing the same, which can improve the mounting density without reducing the size of the electronic component.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、少な
くとも一方の面に配線パータンが形成される配線基板に
おいて、第1の電子部品が内蔵された電気絶縁性の基板
本体と、一端が上記第1の電子部品の電極に接続され他
端に上記配線パターンが電気的に接続された導電性のバ
ンプとを具備したことを特徴とする。
According to a first aspect of the present invention, there is provided a wiring substrate having a wiring pattern formed on at least one surface thereof, wherein an electrically insulating substrate main body in which a first electronic component is built, and one end of which is provided. A conductive bump connected to the electrode of the first electronic component and having the other end electrically connected to the wiring pattern is provided.

【0009】請求項1の発明により、基板に内蔵された
第1の電子部品は基板本体の実装可能面積を減少させる
ことがないから、その分、つまり第1の電子部品が占有
する面積分だけ実装密度を向上させることができる。
According to the first aspect of the present invention, since the first electronic component built in the substrate does not reduce the mountable area of the substrate body, that is, only the area occupied by the first electronic component. The mounting density can be improved.

【0010】請求項2の発明は、請求項1の発明におい
て、上記配線パターンには第2の電子部品が実装される
ことを特徴とする。
According to a second aspect of the present invention, in the first aspect, a second electronic component is mounted on the wiring pattern.

【0011】請求項2の発明により、基板の表面に、第
1の電子部品に関わりなく第2の電子部品を実装できる
から、第2の電子部品の実装密度を向上させることがで
きる。
According to the second aspect of the present invention, since the second electronic component can be mounted on the surface of the substrate regardless of the first electronic component, the mounting density of the second electronic component can be improved.

【0012】請求項3の発明は、請求項1の発明におい
て、上記基板本体の配線パターンが形成された面には、
少なくとも一層の合成樹脂製の絶縁層が接合され、この
絶縁層には上層配線パターンが形成されるとともに、こ
の上層配線パターンと上記絶縁層によって覆われた配線
パターンとは上記絶縁層に貫通して設けられた導電性の
層間バンプによって電気的に接続されていることを特徴
とする。
According to a third aspect of the present invention, in the first aspect of the present invention, the surface of the substrate main body on which the wiring pattern is formed includes:
At least one insulating layer made of synthetic resin is joined, an upper wiring pattern is formed on the insulating layer, and the upper wiring pattern and the wiring pattern covered by the insulating layer penetrate the insulating layer. It is characterized by being electrically connected by the provided conductive interlayer bump.

【0013】請求項3の発明により、基板本体と絶縁層
に配線パターンが形成されることで、配線パターンの高
密度化を計ることができる。
According to the third aspect of the present invention, since the wiring pattern is formed on the substrate body and the insulating layer, the density of the wiring pattern can be increased.

【0014】請求項4の発明は、請求項3の発明におい
て、最も外側に位置する絶縁層の配線パターンには、第
2の電子部品が実装されることを特徴とする。
According to a fourth aspect of the present invention, in the third aspect, the second electronic component is mounted on the wiring pattern of the outermost insulating layer.

【0015】請求項4の発明により、電子部品の実装密
度を向上できるばかりか、配線パターンの高密度化を計
ることができることで、最も外側に位置する絶縁層の配
線パターンには端子数の多い第2の電子部品を実装する
ことが可能となる。
According to the fourth aspect of the invention, not only the mounting density of electronic components can be improved, but also the wiring pattern can be increased in density, so that the outermost insulating layer wiring pattern has a large number of terminals. The second electronic component can be mounted.

【0016】請求項5の発明は、少なくとも一方の面に
配線パータンが形成される配線基板の製造方法におい
て、一対の合成樹脂シートの間に第1の電子部品を設け
る工程と、上記一対の合成樹脂シートの少なくとも一方
に金属シートをその板面に形成されたバンプを接触させ
て重合し、この重合体を加熱加圧して一対の合成樹脂シ
ートを一体化して基板本体を形成するとともに上記バン
プを基板本体に埋め込んで上記第1の電子部品の電極に
接続する工程と、上記金属シートをパターニングして上
記バンプと電気的に接続された配線パターンを形成する
工程とを具備したことを特徴とする。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a wiring board having a wiring pattern formed on at least one surface, the step of providing a first electronic component between a pair of synthetic resin sheets; The metal sheet is brought into contact with at least one of the resin sheets and the bumps formed on the plate surface are brought into contact and polymerized, and the polymer is heated and pressed to integrate a pair of synthetic resin sheets to form the substrate body and the bumps are formed. A step of embedding in the substrate body to connect to the electrode of the first electronic component; and a step of patterning the metal sheet to form a wiring pattern electrically connected to the bump. .

【0017】請求項5の発明により、第1の電子部品が
基板本体に埋設されることで、この基板本体に対する実
質的な実装密度を向上させることができる。
According to the fifth aspect of the present invention, since the first electronic component is embedded in the substrate main body, the substantial mounting density on the substrate main body can be improved.

【0018】請求項6の発明は、請求項5の発明におい
て、上記配線パターンに第2の電子部品を実装する工程
を備えていることを特徴とする。
According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the method further comprises the step of mounting a second electronic component on the wiring pattern.

【0019】請求項6の発明により、基板本体に対する
電子部品の実装密度を向上させることができる。
According to the sixth aspect of the present invention, the mounting density of the electronic components on the substrate body can be improved.

【0020】請求項7の発明は、請求項5の発明におい
て、上記基板本体の配線パターンが形成された板面に絶
縁層を接合する工程と、この絶縁層に上層金属シートを
その板面に形成された層間バンプを接触させて重合し、
上記上層金属シートを介して上記絶縁層を加熱加圧して
この絶縁層を上記基板本体と一体化するとともに上記層
間バンプを上記絶縁層に埋め込んで上記基板本体の配線
パターンに電気的に接続する工程と、上記金属シートを
パターニングして上記バンプと電気的に接続された上層
配線パターンを形成する工程とを具備したことを特徴と
する。
According to a seventh aspect of the present invention, in the fifth aspect of the present invention, the step of bonding an insulating layer to the board surface of the substrate body on which the wiring pattern is formed, and the step of bonding an upper metal sheet to the insulating layer. The formed interlayer bump is brought into contact and polymerized,
Heating and pressurizing the insulating layer via the upper metal sheet to integrate the insulating layer with the substrate body and burying the interlayer bumps in the insulating layer to electrically connect to the wiring pattern of the substrate body. And patterning the metal sheet to form an upper wiring pattern electrically connected to the bumps.

【0021】請求項7の発明により、基板本体と絶縁層
にそれぞれ配線パターンが形成されることで、配線パタ
ーンの高密度化を計ることができる。
According to the seventh aspect of the present invention, since the wiring patterns are formed on the substrate body and the insulating layer, respectively, the density of the wiring patterns can be increased.

【0022】請求項8の発明は、請求項5の発明におい
て、請求項7に記載された工程を複数回繰り返すことを
特徴とする。
According to an eighth aspect of the present invention, in the fifth aspect of the present invention, the step described in the seventh aspect is repeated a plurality of times.

【0023】請求項8の発明により、基板本体と複数の
絶縁層に配線パターンが形成されることで、配線パター
ンの高密度化を計ることができる。
According to the eighth aspect of the present invention, since the wiring patterns are formed on the substrate body and the plurality of insulating layers, the density of the wiring patterns can be increased.

【0024】請求項9の発明は、請求項7または請求項
8の発明において、最も外側に位置する絶縁層に形成さ
れた上層配線パターンに第2の電子部品を実装する工程
を備えたことを特徴とする。
According to a ninth aspect of the present invention, the method according to the seventh or eighth aspect further comprises the step of mounting the second electronic component on the upper wiring pattern formed on the outermost insulating layer. Features.

【0025】請求項9の発明により、電子部品の実装密
度を向上できるばかりか、配線パターンの高密度化を計
ることが可能となり、最も外側に位置する絶縁層の配線
パターンには端子数の多い第2の電子部品を実装するこ
とが可能となる。
According to the ninth aspect of the present invention, not only the mounting density of electronic components can be improved, but also the density of the wiring pattern can be increased, and the wiring pattern of the outermost insulating layer has a large number of terminals. The second electronic component can be mounted.

【0026】[0026]

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0027】図1乃至図3はこの発明の第1の実施形態
の配線基板Aの製造方法を示す。まず、図1(a)に示
すように第1の電子部品であるチップ部品1を一対の合
成樹脂シート2の内面間に挟み込み、同図(b)に示す
ように上記チップ部品1を上記合成樹脂シート2間で位
置決めする。
FIGS. 1 to 3 show a method of manufacturing a wiring board A according to a first embodiment of the present invention. First, as shown in FIG. 1A, a chip component 1 as a first electronic component is sandwiched between the inner surfaces of a pair of synthetic resin sheets 2, and as shown in FIG. Positioning is performed between the resin sheets 2.

【0028】上記チップ部品1としては抵抗やコンデン
サなどで、通常そのサイズによって1005(1mm×
0.5mmサイズ)や0603と(0.6mm×0.3
mmサイズ)呼ばれる小型のものが用いられることが多
い。
The chip component 1 is a resistor, a capacitor, or the like.
0.5mm size) and 0603 and (0.6mm × 0.3
mm) are often used.

【0029】上記合成樹脂シート2としては熱硬化性合
成樹脂や熱可塑性合成樹脂が用いられ、たとえばBT樹
脂やPPE樹脂が用いられる。合成樹脂シート2は上記
チップ部品1の厚さの2分の1以上の厚さを有すること
が望ましく、この実施の形態ではチップ部品1の厚さと
ほぼ同じ厚さの合成樹脂シート2が用いられている。
As the synthetic resin sheet 2, a thermosetting synthetic resin or a thermoplastic synthetic resin is used, for example, a BT resin or a PPE resin. Desirably, the synthetic resin sheet 2 has a thickness of one half or more of the thickness of the chip component 1. In this embodiment, the synthetic resin sheet 2 having substantially the same thickness as the chip component 1 is used. ing.

【0030】それによって、後述するごとく一対の合成
樹脂シート2を加熱軟化(熱硬化性樹脂の場合)あるい
は加熱溶融(熱可塑性樹脂の場合)してチップ部品1を
これら合成樹脂シート2に埋設したときに、そのチップ
部品1が外部に露出するのを防止することができる。
As a result, as described later, a pair of synthetic resin sheets 2 are softened by heating (in the case of a thermosetting resin) or melted by heating (in the case of a thermoplastic resin), and the chip component 1 is embedded in these synthetic resin sheets 2. Sometimes, the chip component 1 can be prevented from being exposed to the outside.

【0031】つぎに、図2(a)に示すように一対の合
成樹脂シート2の外面にそれぞれ一方の板面に円錐状あ
るいは角錐状のバンプ3が形成された金属シート4を、
そのバンプ3が形成された面を対向させて重合してか
ら、この重合体を加熱しながら同図(b)に矢印Xで示
す方向に加圧する。
Next, as shown in FIG. 2A, a metal sheet 4 in which conical or pyramid-shaped bumps 3 are formed on one surface of each of the outer surfaces of a pair of synthetic resin sheets 2 is prepared.
After the surfaces on which the bumps 3 are formed are superposed and polymerized, the polymer is heated and pressed in the direction indicated by the arrow X in FIG.

【0032】重合体が加圧されることで、合成樹脂シー
ト2は溶融して図2(a)に示すチップ部品1間の隙間に
入り込んで合成樹脂とチップ部品1とが一体化されると
ともに、上記金属シート4に形成されたバンプ3は上記
基板本体5内に埋め込まれて上記チップ部品1の電極1
aに電気的に接続される。その結果、図2(b)に示す
ように合成樹脂シート2と金属シート4とが一体化され
た基板本体5が形成される。
When the polymer is pressurized, the synthetic resin sheet 2 melts and enters the gap between the chip components 1 shown in FIG. The bumps 3 formed on the metal sheet 4 are embedded in the substrate body 5 and
a. As a result, as shown in FIG. 2B, a substrate main body 5 in which the synthetic resin sheet 2 and the metal sheet 4 are integrated is formed.

【0033】上記金属シート4は銅やアルミニウムなど
の電気抵抗の少ない金属が用いられ、この実施の形態で
は通常の配線基板の配線パターンに用いられる厚さ18
μmの電解銅箔が用いられている。
The metal sheet 4 is made of a metal having a low electric resistance, such as copper or aluminum. In this embodiment, the metal sheet 4 has a thickness 18 which is used for a wiring pattern of a normal wiring board.
A μm electrolytic copper foil is used.

【0034】上記バンプ3は上記金属シート4にポリマ
ータイプの銀系ペーストを印刷して形成される。印刷を
行うにはマスクが用いられる。マスクとしては厚さ10
0μmのステンレス鋼板の所定の位置に数10μm以下
の径の孔が開けられたメタルマスクが用いられる。
The bumps 3 are formed by printing a polymer type silver-based paste on the metal sheet 4. A mask is used for printing. The thickness is 10 as a mask
A metal mask having a hole having a diameter of several tens of μm or less at a predetermined position of a 0 μm stainless steel plate is used.

【0035】このようにして金属シート4を合成樹脂シ
ート2と一体化したならば、図2(c)に示すように上
記金属シート4をパターニングして配線パターン6を形
成する。金属シート4のパターニングは、この金属シー
ト4にエッチングレジストを印刷してエッチング加工を
行い、ついでそのレジストをアルカリ水溶液で剥離除去
すれば、図2(c)に示すように基板本体5の両面に配
線パターン6が形成された配線基板Aを得ることができ
る。
When the metal sheet 4 is integrated with the synthetic resin sheet 2 in this manner, the metal sheet 4 is patterned to form a wiring pattern 6 as shown in FIG. The patterning of the metal sheet 4 is performed by printing an etching resist on the metal sheet 4 and performing an etching process. Then, the resist is peeled off and removed with an alkaline aqueous solution, and as shown in FIG. The wiring board A on which the wiring pattern 6 is formed can be obtained.

【0036】図3(a)〜(c)は図2(c)に示す配
線基板Aから多層配線基板Bを製造する工程を示してお
り、同図(a)は基板本体5の配線パターン6が形成さ
れた両面に絶縁層である層間合成樹脂シート11および
板面の所定の位置に層間バンプ12が形成された上層金
属シート13を順次対向させる。
FIGS. 3A to 3C show a process of manufacturing a multilayer wiring board B from the wiring board A shown in FIG. 2C, and FIG. An interlayer synthetic resin sheet 11 which is an insulating layer on both surfaces on which an is formed, and an upper metal sheet 13 having an interlayer bump 12 formed at a predetermined position on the plate surface are sequentially opposed.

【0037】つぎに、同図(b)に示すように、基板本
体5に対して上記層間合成樹脂シート13と上層金属シ
ート13とを重合し、この重合体を加熱しながら同図
(b)に矢印Yで示す方向に加圧する。
Next, as shown in FIG. 2B, the interlayer synthetic resin sheet 13 and the upper metal sheet 13 are polymerized on the substrate body 5 and the polymer is heated while heating the polymer. To the direction indicated by the arrow Y.

【0038】その結果、上記層間合成樹脂シート13は
溶融して基板本体5と一体化されるとともに、層間バン
プ12は層間合成樹脂シート13内に入り込み、基板本
体5の配線パターン6と電気的に接続される。
As a result, the interlayer synthetic resin sheet 13 is melted and integrated with the substrate main body 5, and the interlayer bumps 12 enter the interlayer synthetic resin sheet 13 and electrically connect with the wiring patterns 6 of the substrate main body 5. Connected.

【0039】層間バンプ12を配線パターン6に電気的
に接続したならば、上記上層金属シート13をエッチン
グ加工することで、上層配線パターン14を形成するか
ら、配線パターン6,14が4層構造の多層配線基板B
を構成することができる。
When the interlayer bump 12 is electrically connected to the wiring pattern 6, the upper metal sheet 13 is etched to form the upper wiring pattern 14, so that the wiring patterns 6, 14 have a four-layer structure. Multilayer wiring board B
Can be configured.

【0040】そして、この多層配線基板Bの上層配線パ
ターン14には図3(c)に鎖線で示すように第2の電
子部品としてたとえばボールグリッドアレイパッケージ
15が実装される。
Then, for example, a ball grid array package 15 is mounted as a second electronic component on the upper wiring pattern 14 of the multilayer wiring board B as shown by a chain line in FIG. 3C.

【0041】なお、上層金属シート13に層間バンプ1
2を形成する方法や上層金属シート13をパターニング
する方法は配線基板Aを形成するときと同じ方法で行え
ばよい。
The interlayer bumps 1 are formed on the upper metal sheet 13.
2 and the method of patterning the upper metal sheet 13 may be performed in the same manner as when the wiring board A is formed.

【0042】このように、基板本体5の内部に第1の電
子部品であるチップ部品1を埋め込むようにしたこと
で、多層配線基板Bの上層配線パターン14が形成され
た面に上記チップ部品1を実装せずにすむ。そのため、
多層配線基板Bの板面全体を第2の電子部品を実装する
ために利用することができるから、多層配線基板B全体
としての実装密度を向上させることができる。
As described above, since the chip component 1 as the first electronic component is embedded in the substrate body 5, the chip component 1 is formed on the surface of the multilayer wiring board B on which the upper wiring pattern 14 is formed. Need not be implemented. for that reason,
Since the entire board surface of the multilayer wiring board B can be used for mounting the second electronic component, the mounting density of the entire multilayer wiring board B can be improved.

【0043】しかも、チップ部品1の電極1aと配線パ
ターン6とは、基板本体5を形成する際に、金属シート
4に形成されたバンプ3によって電気的に接続すること
ができる。つまり、チップ部品1の電極1aと配線パタ
ーン6とを、基板本体5を製造する過程で接続すること
ができ、接続のための専用の作業を行う必要がないか
ら、チップ部品1の実装作業の能率向上を計ることがで
きる。
Moreover, the electrodes 1 a of the chip component 1 and the wiring patterns 6 can be electrically connected by the bumps 3 formed on the metal sheet 4 when forming the substrate body 5. That is, the electrode 1a of the chip component 1 and the wiring pattern 6 can be connected in the process of manufacturing the substrate body 5, and it is not necessary to perform a dedicated operation for connection. The efficiency can be improved.

【0044】配線パターン6,14を4層構造とした多
層配線基板Bとすることで、配線密度を向上させること
ができる。それによって、第2の電子部品が端子数の多
いボールグリッドアレイパッケージ15などであって
も、その多層配線基板Bに実装することが可能となる。
The wiring density can be improved by forming the wiring patterns 6 and 14 as a multilayer wiring board B having a four-layer structure. Thus, even if the second electronic component is a ball grid array package 15 having a large number of terminals, it can be mounted on the multilayer wiring board B.

【0045】図4はこの発明の第2の実施形態の多層配
線基板Cを示す。この実施の形態の多層配線基板Cは基
板本体5に埋設されたチップ部品1は、たとえばデカッ
プリング・コンデンサであって、この基板本体5の一方
の面に形成された配線パターン6aはグランド層31と
して使用され、他方の面に形成された配線パターン6a
が電源層32として使用される。
FIG. 4 shows a multilayer wiring board C according to a second embodiment of the present invention. In the multilayer wiring board C of this embodiment, the chip component 1 embedded in the substrate main body 5 is, for example, a decoupling capacitor, and the wiring pattern 6 a formed on one surface of the substrate main body 5 is a ground layer 31. Wiring pattern 6a formed on the other surface
Are used as the power supply layer 32.

【0046】基板本体5の上下両面には、それぞれ第1
の上層合成樹脂シート21、第1の上層金属シート(図
示せず)および第2の合成樹脂シート23及び第2の上
層金属シート(図示せず)が順次積層される。上記第
1、第2の上層金属シートは、エッチング加工されるこ
とで、配線パターン6b,6cに形成される。
The first and second surfaces of the substrate body 5 are respectively
The upper synthetic resin sheet 21, the first upper metal sheet (not shown), the second synthetic resin sheet 23, and the second upper metal sheet (not shown) are sequentially laminated. The first and second upper metal sheets are formed into wiring patterns 6b and 6c by etching.

【0047】それによって、この多層配線基板Cは上下
にそれぞれ3層の配線パターン6a,6b,6cが形成
された6層構成となっていて、図面における下側の配線
パターン6cには第2の電子部品としてのフラットパッ
ケージ25が実装され、上面には第1の電子部品である
チップ部品1や第2の電子部品であるボールグリッドア
レイパッケージ15などが実装される。
Thus, the multilayer wiring board C has a six-layer structure in which three wiring patterns 6a, 6b, and 6c are formed on the upper and lower sides, respectively, and the lower wiring pattern 6c in the drawing has the second wiring pattern 6a. A flat package 25 as an electronic component is mounted, and a chip component 1 as a first electronic component and a ball grid array package 15 as a second electronic component are mounted on the upper surface.

【0048】なお、上記各層間金属シートには層間バン
プ22,24が設けられ、これら層間バンプ22,24
によって3層の配線パターン6a,6b,6cが互いに
電気的に接続されるようになっている。
The above-mentioned interlayer metal sheets are provided with interlayer bumps 22, 24, and these interlayer bumps 22, 24 are provided.
Thus, the three-layer wiring patterns 6a, 6b, and 6c are electrically connected to each other.

【0049】このような構成の配線基板Cによれば、基
板本体5に埋設されたデカップリング・コンデンサであ
るチップ部品1を、グランド層31となる配線パターン
6a及び電源層32となる配線パターン6aに対して十
分に近づけて配置することができるから、これらの間の
インダクタンスが小さくなり、チップ部品1のデカップ
リング・コンデンサとしての機能を効果的に発揮させる
ことができる。
According to the wiring board C having such a configuration, the chip component 1 which is a decoupling capacitor embedded in the substrate body 5 is replaced with the wiring pattern 6a serving as the ground layer 31 and the wiring pattern 6a serving as the power supply layer 32. , The inductance between them can be reduced, and the function of the chip component 1 as a decoupling capacitor can be effectively exhibited.

【0050】図5はこの発明の第3の実施の形態の多層
配線基板Dを示す。この実施の形態の多層配線基板Dは
第2の実施の形態と同様、配線パターンが上下に3層ず
つ形成された6層構造であり、基板本体5の上面側の配
線パターン6aはグランドパターン33として利用さ
れ、同じく上面側の第3層の配線パターン6cは信号線
34として利用される。
FIG. 5 shows a multilayer wiring board D according to a third embodiment of the present invention. As in the second embodiment, the multilayer wiring board D of this embodiment has a six-layer structure in which three upper and lower wiring patterns are formed, and the wiring pattern 6a on the upper surface of the substrate body 5 is a ground pattern 33. Similarly, the wiring pattern 6 c of the third layer on the upper surface side is used as the signal line 34.

【0051】基板本体5に埋設される複数のチップ部品
1のうちの1つは終端抵抗であって、この終端抵抗1は
上記グランドパターン33となる配線パターン6cと、
信号線34となる配線パターン6cとの間に接続され
る。
One of the plurality of chip components 1 embedded in the substrate main body 5 is a terminating resistor, and the terminating resistor 1 includes a wiring pattern 6 c serving as the ground pattern 33,
It is connected between the signal line 34 and the wiring pattern 6c.

【0052】終点抵抗である上記チップ部品1を基板本
体5に埋設したことで、このチップ部品1の一方の電極
1aはグランドパターン33となる配線パターン6aに
バンプ3を介して直接的に接続することができる。
By embedding the chip component 1 as an end point resistor in the substrate body 5, one electrode 1a of the chip component 1 is directly connected to the wiring pattern 6a serving as the ground pattern 33 via the bump 3. be able to.

【0053】そのため、上記チップ部品1に対しては信
号線34となる配線パターン6cを接続するだけでよい
から、上記チップ部品1に対する接続が容易となるばか
りか、チップ部品1とグランドパターン33となる配線
パターン6aとの接続長さをほとんどなくすことができ
るから、電気的特性の向上を計ることが可能となる。
Therefore, it is only necessary to connect the wiring pattern 6c to be the signal line 34 to the chip component 1, so that the connection to the chip component 1 becomes easy and the chip component 1 and the ground pattern 33 are connected. Since the connection length with the wiring pattern 6a can be almost eliminated, the electrical characteristics can be improved.

【0054】なお、第3の実施の形態において、図4に
示す第2の実施の形態と同一部分には同一記号を付して
説明を省略する。
In the third embodiment, the same parts as those of the second embodiment shown in FIG.

【0055】この発明は上記各実施の形態に限定され
ず、種々変形可能である。たとえば、上記各実施の形態
では基板本体の上下両面に配線パターンを形成したが、
いずれか一方の面だけに配線パターンを形成する構成で
あっても差し支えない。そのような基板本体をもとにし
て多層配線基板を形成する場合、配線パターンが形成さ
れた一方の面につぎの絶縁層と配線パターンとを順次形
成すればよいこと勿論である。
The present invention is not limited to the above embodiments, but can be variously modified. For example, in each of the above embodiments, the wiring patterns were formed on both the upper and lower surfaces of the substrate body.
A configuration in which the wiring pattern is formed only on one of the surfaces may be used. When a multilayer wiring board is formed on the basis of such a substrate body, it goes without saying that the next insulating layer and the wiring pattern may be sequentially formed on one surface on which the wiring pattern is formed.

【0056】[0056]

【発明の効果】以上のようにこの発明によれば、合成樹
脂製の基板本体内に電子部品を埋設するようにしたか
ら、電子部品を基板の表面だけに実装する場合に比べて
その実装密度を向上させることができる。
As described above, according to the present invention, the electronic components are embedded in the substrate body made of synthetic resin, so that the mounting density of the electronic components is lower than when the electronic components are mounted only on the surface of the substrate. Can be improved.

【0057】しかも、基板本体を製造する過程で、配線
パターンと、その基板本体に埋設される電子部品とを電
気的に接続することができるため、生産性の向上を計る
ことができる。
Moreover, in the process of manufacturing the substrate main body, the wiring pattern can be electrically connected to the electronic components embedded in the substrate main body, so that the productivity can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a),(b)はこの発明の第1の実施の形態
の基板本体の製造工程を示す説明図。
FIGS. 1A and 1B are explanatory views showing a manufacturing process of a substrate main body according to a first embodiment of the present invention.

【図2】同じく(a)〜(c)はこの発明の第1の実施
の形態の基板本体の製造工程を示す説明図。
FIGS. 2A to 2C are explanatory views showing a manufacturing process of the substrate main body according to the first embodiment of the present invention.

【図3】同じく(a)〜(c)はこの発明の第1の実施
の形態の多層配線基板の製造工程を示す説明図。
FIGS. 3A to 3C are explanatory views showing the steps of manufacturing the multilayer wiring board according to the first embodiment of the present invention;

【図4】この発明の第2の実施の形態の多層配線基板を
示す断面図。
FIG. 4 is a sectional view showing a multilayer wiring board according to a second embodiment of the present invention;

【図5】この発明の第3の実施の形態の多層配線基板を
示す断面図。
FIG. 5 is a sectional view showing a multilayer wiring board according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…チップ部品(第1の電子部品) 1a…電極 2…合成樹脂シート 3…バンプ 4…金属シート 5…基板本体 6…配線パターン 11…層間合成樹脂シート 12…層間バンプ 13…上層金属シート 15…ボールグリッドアレイパッケージ(第2の電子部
品)
DESCRIPTION OF SYMBOLS 1 ... Chip component (1st electronic component) 1a ... Electrode 2 ... Synthetic resin sheet 3 ... Bump 4 ... Metal sheet 5 ... Substrate body 6 ... Wiring pattern 11 ... Interlayer synthetic resin sheet 12 ... Interlayer bump 13 ... Upper layer metal sheet 15 ... Ball grid array package (second electronic component)

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも一方の面に配線パータンが形
成される配線基板において、 第1の電子部品が内蔵された電気絶縁性の基板本体と、 一端が上記第1の電子部品の電極に接続され他端に上記
配線パターンが電気的に接続された導電性のバンプとを
具備したことを特徴とする配線基板。
1. A wiring board having a wiring pattern formed on at least one surface thereof, comprising: an electrically insulating substrate main body containing a first electronic component; and one end connected to an electrode of the first electronic component. A wiring board, comprising: a conductive bump electrically connected to the wiring pattern at the other end.
【請求項2】 上記配線パターンには第2の電子部品が
実装されることを特徴とする請求項1記載の配線基板。
2. The wiring board according to claim 1, wherein a second electronic component is mounted on the wiring pattern.
【請求項3】 上記基板本体の配線パターンが形成され
た面には、少なくとも一層の合成樹脂製の絶縁層が接合
され、この絶縁層には上層配線パターンが形成されると
ともに、この上層配線パターンと上記絶縁層によって覆
われた配線パターンとは上記絶縁層に貫通して設けられ
た導電性の層間バンプによって電気的に接続されている
ことを特徴とする請求項1記載の配線基板。
3. At least one insulating layer made of synthetic resin is bonded to the surface of the substrate body on which the wiring pattern is formed, and an upper wiring pattern is formed on the insulating layer. 2. The wiring board according to claim 1, wherein the wiring pattern and the wiring pattern covered by the insulating layer are electrically connected by a conductive interlayer bump provided through the insulating layer.
【請求項4】 最も外側に位置する絶縁層の配線パター
ンには、第2の電子部品が実装されることを特徴とする
請求項3記載の配線基板。
4. The wiring board according to claim 3, wherein the second electronic component is mounted on the wiring pattern of the insulating layer located on the outermost side.
【請求項5】 少なくとも一方の面に配線パータンが形
成される配線基板の製造方法において、 一対の合成樹脂シートの間に第1の電子部品を設ける工
程と、 上記一対の合成樹脂シートの少なくとも一方に金属シー
トをその板面に形成されたバンプを接触させて重合し、
この重合体を加熱加圧して一対の合成樹脂シートを一体
化して基板本体を形成するとともに上記バンプを基板本
体に埋め込んで上記第1の電子部品の電極に接続する工
程と、 上記金属シートをパターニングして上記バンプと電気的
に接続された配線パターンを形成する工程とを具備した
ことを特徴とする配線基板の製造方法。
5. A method of manufacturing a wiring board in which a wiring pattern is formed on at least one surface, a step of providing a first electronic component between a pair of synthetic resin sheets, and at least one of the pair of synthetic resin sheets. The metal sheet is brought into contact with the bumps formed on the plate surface and polymerized,
Heating and pressurizing the polymer to integrate a pair of synthetic resin sheets to form a substrate body, embedding the bumps in the substrate body and connecting to the electrodes of the first electronic component, and patterning the metal sheet Forming a wiring pattern electrically connected to the bumps.
【請求項6】 上記配線パターンに第2の電子部品を実
装する工程を備えていることを特徴とする請求項5記載
の配線基板の製造方法。
6. The method according to claim 5, further comprising a step of mounting a second electronic component on the wiring pattern.
【請求項7】 上記基板本体の配線パターンが形成され
た板面に絶縁層を接合する工程と、 この絶縁層に上層金属シートをその板面に形成された層
間バンプを接触させて重合し、上記上層金属シートを介
して上記絶縁層を加熱加圧してこの絶縁層を上記基板本
体と一体化するとともに上記層間バンプを上記絶縁層に
埋め込んで上記基板本体の配線パターンに電気的に接続
する工程と、 上記金属シートをパターニングして上記バンプと電気的
に接続された上層配線パターンを形成する工程とを具備
したことを特徴とする請求項5記載の配線基板の製造方
法。
7. A step of bonding an insulating layer to the board surface of the substrate main body on which the wiring pattern is formed, and contacting the upper metal sheet with the insulating layer by contacting an interlayer bump formed on the board surface to polymerize; Heating and pressurizing the insulating layer via the upper metal sheet to integrate the insulating layer with the substrate body and burying the interlayer bumps in the insulating layer to electrically connect to the wiring pattern of the substrate body. 6. The method according to claim 5, further comprising the steps of: patterning the metal sheet to form an upper wiring pattern electrically connected to the bumps.
【請求項8】 請求項7に記載された工程を複数回繰り
返すことを特徴とする請求項5記載の配線基板の製造方
法。
8. The method according to claim 5, wherein the step according to claim 7 is repeated a plurality of times.
【請求項9】 最も外側に位置する絶縁層に形成された
上層配線パターンに第2の電子部品を実装する工程を備
えたことを特徴とする請求項7または請求項8記載の配
線基板の製造方法。
9. The method according to claim 7, further comprising the step of mounting the second electronic component on the upper wiring pattern formed on the outermost insulating layer. Method.
JP10319159A 1998-11-10 1998-11-10 Wiring board and its manufacture Pending JP2000151112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10319159A JP2000151112A (en) 1998-11-10 1998-11-10 Wiring board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10319159A JP2000151112A (en) 1998-11-10 1998-11-10 Wiring board and its manufacture

Publications (1)

Publication Number Publication Date
JP2000151112A true JP2000151112A (en) 2000-05-30

Family

ID=18107101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10319159A Pending JP2000151112A (en) 1998-11-10 1998-11-10 Wiring board and its manufacture

Country Status (1)

Country Link
JP (1) JP2000151112A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134189A (en) * 2000-10-23 2002-05-10 Ibiden Co Ltd Connection material, connection structure and method for manufacturing them
JP2002151846A (en) * 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd Wiring substrate and method of manufacturing the same
EP1267597A3 (en) * 2001-06-13 2004-10-13 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
JP2005135995A (en) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd Module with built-in circuit, its manufacturing method, and module with built-in multilayer-structure circuit and its manufacturing method
US7644497B2 (en) 2002-10-08 2010-01-12 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2010103559A (en) * 2010-01-25 2010-05-06 Kyocera Corp Method of manufacturing electronic element built-in wiring board
KR100996914B1 (en) 2008-06-19 2010-11-26 삼성전기주식회사 Chip embedded printed circuit board and manufacturing method thereof
KR100997880B1 (en) 2008-08-08 2010-12-02 대덕전자 주식회사 Method of interconnection between bonding pad and substrate conducting layer and multi-functional printed circuit board manufactured thereof
JP2010278380A (en) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd Method of manufacturing wiring board, and wiring board
JP2013118298A (en) * 2011-12-05 2013-06-13 Dainippon Printing Co Ltd Component built-in wiring board and method of manufacturing the same
JP2013171926A (en) * 2012-02-20 2013-09-02 Denso Corp Electronic component
JP2020021951A (en) * 2012-02-24 2020-02-06 日本テキサス・インスツルメンツ合同会社 System in package and method for manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151846A (en) * 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd Wiring substrate and method of manufacturing the same
JP2002134189A (en) * 2000-10-23 2002-05-10 Ibiden Co Ltd Connection material, connection structure and method for manufacturing them
EP1267597A3 (en) * 2001-06-13 2004-10-13 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
US7165321B2 (en) 2001-06-13 2007-01-23 Denso Corporation Method for manufacturing printed wiring board with embedded electric device
US7644497B2 (en) 2002-10-08 2010-01-12 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2005135995A (en) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd Module with built-in circuit, its manufacturing method, and module with built-in multilayer-structure circuit and its manufacturing method
KR100996914B1 (en) 2008-06-19 2010-11-26 삼성전기주식회사 Chip embedded printed circuit board and manufacturing method thereof
KR100997880B1 (en) 2008-08-08 2010-12-02 대덕전자 주식회사 Method of interconnection between bonding pad and substrate conducting layer and multi-functional printed circuit board manufactured thereof
JP2010278380A (en) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd Method of manufacturing wiring board, and wiring board
JP2010103559A (en) * 2010-01-25 2010-05-06 Kyocera Corp Method of manufacturing electronic element built-in wiring board
JP2013118298A (en) * 2011-12-05 2013-06-13 Dainippon Printing Co Ltd Component built-in wiring board and method of manufacturing the same
JP2013171926A (en) * 2012-02-20 2013-09-02 Denso Corp Electronic component
JP2020021951A (en) * 2012-02-24 2020-02-06 日本テキサス・インスツルメンツ合同会社 System in package and method for manufacturing the same
JP7132467B2 (en) 2012-02-24 2022-09-07 テキサス インスツルメンツ インコーポレイテッド System-in-package and its manufacturing method

Similar Documents

Publication Publication Date Title
JP3610339B2 (en) High density electronic package and manufacturing method thereof
WO2001026147A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4806356B2 (en) Multilayer ceramic substrate with pads fixed by a single via
WO2004112135A1 (en) Substrate for semiconductor devices and semiconductor device
JP2001332866A (en) Circuit board and method of production
JP4143609B2 (en) Wiring board manufacturing method
KR20080026028A (en) Method for manufacturing semiconductor device
JP2000151112A (en) Wiring board and its manufacture
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
JP3930222B2 (en) Manufacturing method of semiconductor device
JP5202878B2 (en) Wiring board
JP3246502B2 (en) Method for manufacturing component-embedded double-sided wiring board and method for manufacturing electronic circuit component
WO2004017689A1 (en) Multilayer printed wiring board and production method therefor
CN101241901A (en) Buried chip encapsulation structure and its making method
JP2008182039A (en) Multilayer wiring board and its manufacturing method
JP4638657B2 (en) Electronic component built-in multilayer board
JPH1041631A (en) Manufacturing method of chip-buried structure high density mounting board
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP3881193B2 (en) Electronic component mounted component manufacturing method, electronic component mounted component, electronic component mounted finished product manufacturing method, and electronic component mounted finished product
JP2001298274A (en) Electronic circuit arrangement
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
JP4207654B2 (en) Printed wiring board with built-in capacitor
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
JP3880921B2 (en) Metal-based wiring board and high-frequency device using the board