JP2000150929A - Photovoltaic element and manufacture thereof - Google Patents

Photovoltaic element and manufacture thereof

Info

Publication number
JP2000150929A
JP2000150929A JP10318524A JP31852498A JP2000150929A JP 2000150929 A JP2000150929 A JP 2000150929A JP 10318524 A JP10318524 A JP 10318524A JP 31852498 A JP31852498 A JP 31852498A JP 2000150929 A JP2000150929 A JP 2000150929A
Authority
JP
Japan
Prior art keywords
electrode
layer
contact hole
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10318524A
Other languages
Japanese (ja)
Inventor
Tsutomu Murakami
勉 村上
Toshihito Yoshino
豪人 吉野
Yoshifumi Takeyama
祥史 竹山
Koji Tsuzuki
幸司 都築
Koichi Shimizu
孝一 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10318524A priority Critical patent/JP2000150929A/en
Publication of JP2000150929A publication Critical patent/JP2000150929A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To reduce shadow loss by more than a conventional photovoltaic element having grid electrodes and busbars, without reducing the current collecting efficiency on the side of a second electrode, and at the same time, to reduce the number of contact holes to a large extent as compared to the conventional photovoltaic element having a third electrode electrically connected with the second electrode via a multitude of contact holes instead of the grid electrodes, to reduce time and labor for the manufacture of a photovoltaic element and the cost of the element, and moreover, to reduce the photovoltaic loss due to contact holes which are dead spaces. SOLUTION: A semiconductor layer 2, a second electrode layer 3 and grid electrodes 4 are provided in this order on the surface of a conductive substrate 1a which is formed with a first electrode, and at the same time, a third electrode layer 6 is formed on the backside of the substrate 1a via an insulating film 5, and the grid electrodes 4 and the layer 6 are electrically connected with each other via a contact hole 7 which penetrates at least the layer 2, the substrate 1a and a layer 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、反光入射側に位置
する第一電極と光入射側に位置する第二電極との間に半
導体層を挟み込んだ光起電力素子およびその製造方法に
関する。より詳しくは、当該光起電力素子における変換
効率の向上と、製造の手間およびコストの軽減に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photovoltaic element having a semiconductor layer sandwiched between a first electrode located on a light incident side and a second electrode located on a light incident side, and a method of manufacturing the same. More specifically, the present invention relates to improving the conversion efficiency of the photovoltaic device and reducing the labor and cost of manufacturing.

【0002】[0002]

【従来の技術】光起電力素子の中でもアモルファス半導
体を用いた薄膜太陽電池は、単結晶や多結晶太陽電池に
比較して大面積の太陽電池が作製できること、半導体層
の膜厚が薄くて済むこと、任意の基板材料に堆積できる
ことなどの長所があり、有望視されている。
2. Description of the Related Art Among photovoltaic elements, a thin-film solar cell using an amorphous semiconductor can produce a solar cell having a larger area than a single-crystal or polycrystalline solar cell, and requires a thinner semiconductor layer. And it can be deposited on any substrate material.

【0003】アモルファスシリコン太陽電池は、例え
ば、基板の一方の面上に薄膜のアモルファスシリコンか
らなるp層、i層、n層を積層したもので、変換効率を
向上させるために、前記pin接合を2以上の直列に積
層する、いわゆるダブルセルやトリプルセルも検討され
ている。この半導体層の裏面側(基板側)及び光入射側
(反基板側)には、それぞれ下部電極(第一電極)と上
部電極(第二電極)が設けられている。第一電極として
は通常金属が用いられ、導電性の基板を用いた場合には
基板自体が第一電極として用いられるが、絶縁性の基板
を用いた場合には別途基板上に設けた導電膜が第一電極
として用いられている。また、第二電極としては、半導
体層への光の入射を阻害しないよう、通常、反射防止膜
としても機能するSnO2 やITOのような透明導電膜
が用いられている。
An amorphous silicon solar cell is, for example, one in which a p-layer, an i-layer, and an n-layer made of thin amorphous silicon are stacked on one surface of a substrate. So-called double cells or triple cells in which two or more cells are stacked in series are also being studied. A lower electrode (first electrode) and an upper electrode (second electrode) are provided on the back side (substrate side) and light incident side (opposite substrate side) of the semiconductor layer, respectively. Usually, a metal is used as the first electrode. When a conductive substrate is used, the substrate itself is used as the first electrode. When an insulating substrate is used, a conductive film separately provided on the substrate is used. Are used as the first electrodes. In addition, as the second electrode, a transparent conductive film such as SnO 2 or ITO, which also functions as an antireflection film, is usually used so as not to impede the incidence of light on the semiconductor layer.

【0004】ところで、第二電極はシート抵抗が高いの
で、ジュール熱による電力損失を防止するために、この
第二電極の上には、光の入射を妨げないように並列ライ
ン状に形成された集電用のグリッド電極と、各グリッド
電極が電気的に接続されて、各グリッド電極からの電流
を集合させる金属製のバスバーとが設けられているのが
通常であり、これによって集電効率の向上が図られてい
る。グリッド電極としては、通常、銀ペーストをライン
状にスクリーン印刷して形成したものが用いられてい
る。また、導電性の高い金属ワイヤーをグリッド電極と
することも知られている(特開平9−18034号公
報)。
Since the second electrode has a high sheet resistance, it is formed in a parallel line on the second electrode so as not to hinder the incidence of light in order to prevent power loss due to Joule heat. Usually, a grid electrode for current collection and a metal bus bar that electrically connects the grid electrodes and collects the current from each grid electrode are provided, thereby increasing the current collection efficiency. Improvements are being made. As the grid electrode, an electrode formed by screen printing silver paste in a line shape is usually used. It is also known that a highly conductive metal wire is used as a grid electrode (Japanese Patent Laid-Open No. 9-18034).

【0005】一方、絶縁性の基板の一方の面上に第一電
極と半導体層と第二電極とを順次積層した光起電力素子
において、基板の一方の面上に第一電極を設けた後、両
者を貫通する多数のコンタクトホールを設け、その後基
板の一方の面側に半導体層と第二電極を順次積層し、さ
らに基板の他方の面上に第三電極を設けることによっ
て、第二電極と第三電極をこのコンタクトホールを介し
て電気的に接続した光起電力素子とすることも知られて
いる(特開平6−342924号公報)。この光起電力
素子において、多数のコンタクトホールを介して行われ
ている第二電極と第三電極の電気的接続は、いわば上記
グリッド電極代わりをなすものであって、高いシート抵
抗の第二電極を流れる電流の経路を短縮することによっ
て集電効率を向上させようとするものであり、第三電極
は、いわば上記バスバー代わりをなすものである。
On the other hand, in a photovoltaic device in which a first electrode, a semiconductor layer, and a second electrode are sequentially laminated on one surface of an insulating substrate, after the first electrode is provided on one surface of the substrate, By providing a large number of contact holes penetrating both, then sequentially laminating a semiconductor layer and a second electrode on one side of the substrate, and further providing a third electrode on the other side of the substrate, It is also known that a photovoltaic element in which the third electrode and the third electrode are electrically connected via this contact hole (JP-A-6-342924). In this photovoltaic element, the electrical connection between the second electrode and the third electrode performed through a large number of contact holes is, so to speak, a substitute for the grid electrode, and the second electrode has a high sheet resistance. In this case, the current collection efficiency is improved by shortening the path of the current flowing through the third electrode, and the third electrode serves as a substitute for the bus bar.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記グ
リッド電極とバスバーを備えた従来の光起電力素子にお
いては、光入射側に設けられたグリッド電極とバスバー
部分が発電には寄与しないシャドウロス部分となる問題
がある。特にスクリーン印刷によるグリッド電極は、厚
みが高々20μm程度であることから、良好な導電性を
得るためには幅広としなければならず、上記シャドウロ
ス部分が大きくなる問題がある。金属ワイヤーのグリッ
ド電極を用いる場合、スクリーン印刷によるグリッド電
極に比してシャドウロス部分は小さくなるものの、グリ
ッド電極部分とバスバー部分がシャドウロス部分となる
のは同じであり、変換効率を向上させるために、これを
さらに小さくすることが求められている。
However, in the conventional photovoltaic element provided with the grid electrode and the bus bar, the grid electrode and the bus bar portion provided on the light incident side have a shadow loss portion which does not contribute to power generation. There is a problem. In particular, since the grid electrode formed by screen printing has a thickness of at most about 20 μm, it must be wide in order to obtain good conductivity, and there is a problem that the above-mentioned shadow loss portion becomes large. When using a grid electrode of metal wire, although the shadow loss portion is smaller than the grid electrode formed by screen printing, the grid electrode portion and the bus bar portion are the same as the shadow loss portion, in order to improve the conversion efficiency. In addition, it is required to further reduce this.

【0007】一方、上記コンタクトホールを介して電気
的に第二電極に接続された第三電極を有する従来の光起
電力素子においては、グリッド電極とバスバーが不要で
あるため、これらによるシャドウロスの発生がない利点
がある。
On the other hand, in a conventional photovoltaic element having a third electrode electrically connected to the second electrode via the contact hole, the grid electrode and the bus bar are not required, and shadow loss due to the grid electrode and the bus bar is eliminated. It has the advantage of no occurrence.

【0008】ところで、コンタクトホールを介して第二
電極と第三電極を電気的接続し、もって高いシート抵抗
の第二電極を流れる電流の経路を短縮して集電効率を向
上させるには、多数のコンタクトホールを密に形成し、
各コンタクトホールを介して、良好な導電性をもって第
二電極と第三電極を電気的に接続する必要がある。
In order to improve the current collection efficiency by electrically connecting the second electrode and the third electrode via the contact hole and thereby shortening the path of the current flowing through the second electrode having a high sheet resistance, a number of methods are required. Contact holes densely,
It is necessary to electrically connect the second electrode and the third electrode with good conductivity through each contact hole.

【0009】しかしながら、多数のコンタクトホールを
密に形成し、しかもこのコンタクトホールを介して、良
好な導電性をもって第二電極と第三電極を接続するには
多大な手間を要し、製造コストを増大させる問題があ
る。また、コンタクトホール部分は、発電には寄与し得
ないデッドスペースであることから、径の大きな多数の
コンタクトホールを密に配した場合、このコンタクトホ
ールによる起電力ロスが無視できなくなる問題もある。
However, a large number of contact holes are densely formed, and the connection between the second electrode and the third electrode with good conductivity through the contact holes requires a great deal of time and labor. There is an increasing problem. In addition, since the contact hole portion is a dead space that cannot contribute to power generation, when a large number of large-diameter contact holes are densely arranged, there is a problem that electromotive force loss due to the contact holes cannot be ignored.

【0010】コンタクトホールを密度が粗で径の小さな
ものとすることも考えられるが、このようにしたので
は、第二電極における電力損失が大きくなってしまい、
所期の目的を達成できなくなる。また、コンタクトホー
ルの径を小さくすればするほど、良好な導電性をもって
第二電極と第三電極を電気的に接続する作業が困難にな
り、製造コストを増大させると共に、第二電極と第三電
極間の確実な電気的接続が行いにくくなって接続不良を
生じる原因ともなる。
It is conceivable that the contact holes have a coarse density and a small diameter. However, in this case, the power loss at the second electrode becomes large,
The intended purpose cannot be achieved. In addition, the smaller the diameter of the contact hole, the more difficult the operation of electrically connecting the second electrode and the third electrode with good conductivity, increasing the manufacturing cost and increasing the cost of the second electrode and the third electrode. It is difficult to perform reliable electrical connection between the electrodes, which may cause a connection failure.

【0011】本発明は、上記従来の問題点にかんがみて
なされたもので、第二電極側の集電効率を低下させるこ
となく、グリッド電極とバスバーを有する従来の光起電
力素子よりもシャドウロスを軽減すると同時に、グリッ
ド電極代わりに多数のコンタクトホールを介して第二電
極と電気的に接続された第三電極を有する従来の光起電
力素子よりも、コンタクトホールの数を大幅に少なくし
て製造の手間およびコストを軽減し、さらにはデッドス
ペースであるコンタクトホールによる起電力ロスをも軽
減できるようにすることを目的とする。
The present invention has been made in view of the above-mentioned conventional problems, and has a lower shadow loss than a conventional photovoltaic element having a grid electrode and a bus bar without lowering the current collection efficiency on the second electrode side. At the same time, the number of contact holes is significantly reduced as compared with a conventional photovoltaic element having a third electrode electrically connected to the second electrode through a large number of contact holes instead of the grid electrode. It is an object of the present invention to reduce the labor and cost of manufacturing and further reduce the electromotive force loss due to a contact hole which is a dead space.

【0012】[0012]

【課題を解決するための手段】本発明の第1は、第一電
極をなす導電性の基板の一方の面上に、少なくとも1つ
のpinまたはpn半導体接合を有する半導体層と第二
電極層とグリッド電極とが順次設けられていると共に、
前記基板の他方の面に絶縁層を介して第三電極層が形成
されており、少なくとも前記半導体層、前記基板および
前記絶縁層を貫通するコンタクトホールを介して、前記
グリッド電極と第三電極層とが電気的に接続されている
ことを特徴とする光起電力素子である。
A first aspect of the present invention is to provide a semiconductor device having at least one pin or pn semiconductor junction and a second electrode layer on one surface of a conductive substrate forming a first electrode. Grid electrodes and are provided sequentially,
A third electrode layer is formed on the other surface of the substrate with an insulating layer interposed therebetween, and the grid electrode and the third electrode layer are formed at least through a contact hole penetrating the semiconductor layer, the substrate and the insulating layer. Are electrically connected to each other.

【0013】本発明の第2は、導電性の基板の一方の面
上に、少なくとも1つのpinまたはpn半導体接合を
有する半導体層と第二電極層とグリッド電極とが順次設
けられていると共に、前記基板と前記半導体層の間に、
前記基板との間に絶縁層を介在させて第一電極層が設け
られていることで前記基板が第三電極をなしており、少
なくとも前記半導体層、前記第一電極層および前記絶縁
層を貫通するコンタクトホールを介して、前記グリッド
電極と第三電極である基板とが電気的に接続されている
ことを特徴とする光起電力素子である。
According to a second aspect of the present invention, a semiconductor layer having at least one pin or pn semiconductor junction, a second electrode layer, and a grid electrode are sequentially provided on one surface of a conductive substrate, Between the substrate and the semiconductor layer,
Since the first electrode layer is provided with an insulating layer interposed between the substrate and the substrate, the substrate forms a third electrode, and penetrates at least the semiconductor layer, the first electrode layer, and the insulating layer. A photovoltaic element, wherein the grid electrode and the substrate serving as the third electrode are electrically connected via a contact hole.

【0014】本発明の第3は、絶縁性の基板の一方の面
上に形成された第一電極層上に、少なくとも1つのpi
nまたはpn半導体接合を有する半導体層と第二電極層
とグリッド電極とが順次設けられていると共に、前記基
板の他方の面に第三電極層が形成されており、少なくと
も前記半導体層、前記第一電極層および前記基板を貫通
するコンタクトホールを介して、前記グリッド電極と第
三電極層とが電気的に接続されていることを特徴とする
光起電力素子である。
A third aspect of the present invention is that at least one pi is formed on a first electrode layer formed on one surface of an insulating substrate.
A semiconductor layer having an n or pn semiconductor junction, a second electrode layer, and a grid electrode are sequentially provided, and a third electrode layer is formed on the other surface of the substrate, and at least the semiconductor layer, the A photovoltaic device, wherein the grid electrode and the third electrode layer are electrically connected via a contact hole penetrating one electrode layer and the substrate.

【0015】上記本発明の第1〜第3は、上記いずれか
の光起電力素子の複数個が、相隣接する当該光起電力素
子間の前記第一電極をなす基板または第一電極層と前記
第三電極層または第三電極をなす基板とが電気的に接続
されて直列されていること、少なくとも前記コンタクト
ホールの内面に露出する前記第一電極をなす基板または
第一電極層の面に短絡防止層が形成されていること、上
記短絡防止層を有し、しかも前記コンタクトホールを介
した前記グリッド電極と第三電極層または第三電極をな
す基板との電気的接続が、前記短絡防止層を有するコン
タクトホール内に充填されたコンタクト材料で行われて
いること、上記コンタクト材料が、前記短絡防止層を有
するコンタクトホール内に充填された導電性樹脂である
こと、前記グリッド電極がワイヤー状導電性材料である
こと、前記短絡防止層と、前記コンタクトホール内に埋
設されたコンタクト材料とを有し、前記グリッド電極
が、金属ワイヤーに導電性樹脂の被覆を施したワイヤー
状導電性材料で、しかも、コンタクト材料としてコンタ
クトホール内に埋設された導電性樹脂と、金属ワイヤー
に被覆された導電性樹脂とが一体に接合されているこ
と、上記金属ワイヤーを被覆している導電性樹脂と上記
コンタクト材料である導電性樹脂の両者が、カーボン、
銀、銅から選ばれる少なくともひとつの導電性粒子をバ
インダー樹脂と混合したものであることをその特徴とし
てそれぞれ含むものである。
In the first to third aspects of the present invention, a plurality of any of the above photovoltaic elements may be provided with a substrate or a first electrode layer forming the first electrode between the adjacent photovoltaic elements. The third electrode layer or the substrate forming the third electrode is electrically connected in series, and at least the surface of the first electrode layer or the substrate forming the first electrode exposed on the inner surface of the contact hole. A short-circuit preventing layer is formed, and the electrical connection between the grid electrode and the third electrode layer or the substrate forming the third electrode through the contact hole is provided by the short-circuit preventing layer. The contact material filled in the contact hole having the layer, the contact material is a conductive resin filled in the contact hole having the short-circuit prevention layer, The electrode is a wire-shaped conductive material, the short-circuit prevention layer, and a contact material embedded in the contact hole, wherein the grid electrode is a wire-shaped metal wire coated with a conductive resin; The conductive material embedded in the contact hole as a contact material and the conductive resin coated on the metal wire as a contact material, and the conductive resin covering the metal wire Both the conductive resin and the conductive resin as the contact material are made of carbon,
The characteristic feature thereof is that at least one conductive particle selected from silver and copper is mixed with a binder resin.

【0016】また、本発明の第4〜第8は、上記本発明
の第1〜第3に係る光起電力素子の内、特に前記短絡防
止層を有する光起電力素子の製造方法に関する。
Further, the fourth to eighth aspects of the present invention relate to the method of manufacturing a photovoltaic element having the short-circuit preventing layer, among the photovoltaic elements according to the first to third aspects of the present invention.

【0017】[0017]

【発明の実施の形態】まず、本発明に係る光起電力素子
を図面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a photovoltaic device according to the present invention will be described with reference to the drawings.

【0018】図1は本発明の第1に係る光起電力素子の
一例を模式的に示す図で、図中1aは第一電極をなす導
電性の基板で、その一方の面(表面)上には、半導体層
2と第二電極層3とグリッド電極4とが設けられてい
る。第一電極をなす基板1aの他方の面(裏面)には、
絶縁層5を介して、第三電極層6が設けられている。
FIG. 1 schematically shows an example of a photovoltaic element according to the first embodiment of the present invention. In the figure, reference numeral 1a denotes a conductive substrate serving as a first electrode, on one surface (surface) thereof. Is provided with a semiconductor layer 2, a second electrode layer 3, and a grid electrode 4. On the other surface (back surface) of the substrate 1a forming the first electrode,
The third electrode layer 6 is provided via the insulating layer 5.

【0019】各グリッド電極4は、従来と同様に並列ラ
イン状に設けられているもので、この各グリッド電極4
の中央部直下には、第二電極層3、半導体層2、基板1
aおよび絶縁層5を貫通して、コンタクトホール7が形
成されている。この各コンタクトホール7の内周面は短
絡防止層8で覆われていると共に、この短絡防止層8で
囲まれた各コンタクトホール7内にコンタクト材料9が
充填されていて、グリッド電極4と第三電極層6とを電
気的に接続している。
Each grid electrode 4 is provided in the form of a parallel line as in the prior art.
The second electrode layer 3, the semiconductor layer 2, the substrate 1
a and a contact hole 7 is formed through the insulating layer 5. The inner peripheral surface of each contact hole 7 is covered with a short-circuit prevention layer 8, and each contact hole 7 surrounded by the short-circuit prevention layer 8 is filled with a contact material 9. The three electrode layers 6 are electrically connected.

【0020】図2は本発明の第2に係る光起電力素子の
一例を模式的に示す図で、図1と同じ符号は同じ部材を
示すものである。
FIG. 2 is a diagram schematically showing an example of a photovoltaic element according to the second embodiment of the present invention. The same reference numerals as in FIG. 1 denote the same members.

【0021】図2に示される光起電力素子においては、
導電性の基板1bの表面上に絶縁層5を介して第一電極
層10が設けられていることによって、この基板1bが
第三電極をなすものとなっている。また、上記絶縁層5
を介して設けられた第一電極層10上には、半導体層2
と第二電極層3とグリッド電極4とが順次設けられてい
る。
In the photovoltaic device shown in FIG.
Since the first electrode layer 10 is provided on the surface of the conductive substrate 1b via the insulating layer 5, the substrate 1b forms the third electrode. The insulating layer 5
The semiconductor layer 2 is provided on the first electrode layer 10 provided through
And a second electrode layer 3 and a grid electrode 4 are sequentially provided.

【0022】各グリッド電極4は、やはり従来と同様に
並列ライン状に設けられているもので、この各グリッド
電極4の中央部直下には、第二電極層3、半導体層2、
第一電極層10、絶縁層5および第三電極をなす基板1
bを貫通して、コンタクトホール7が形成されている。
この各コンタクトホール7の内周面は短絡防止層8で覆
われていると共に、この短絡防止層8で囲まれた各コン
タクトホール7内にコンタクト材料9が充填されてい
て、グリッド電極4と第三電極をなす基板1bとを電気
的に接続している。
Each grid electrode 4 is also provided in the form of a parallel line as in the prior art, and the second electrode layer 3, the semiconductor layer 2,
First electrode layer 10, insulating layer 5, and substrate 1 forming third electrode
A contact hole 7 is formed penetrating through b.
The inner peripheral surface of each contact hole 7 is covered with a short-circuit prevention layer 8, and each contact hole 7 surrounded by the short-circuit prevention layer 8 is filled with a contact material 9. The substrate 1b forming three electrodes is electrically connected.

【0023】図3は本発明の第3に係る光起電力素子の
一例を模式的に示す図で、図1と同じ符号は同じ部材を
示すものである。
FIG. 3 is a diagram schematically showing an example of a photovoltaic device according to the third embodiment of the present invention. The same reference numerals as in FIG. 1 denote the same members.

【0024】図3に示される光起電力素子においては、
絶縁性の基板1cが用いられている。この絶縁性の基板
1cの表面上には、第一電極層10、半導体層2、第二
電極層3およびグリッド電極4が順次設けられている。
また、基板1cの裏面上には、第三電極層6が設けられ
ている。
In the photovoltaic device shown in FIG.
An insulating substrate 1c is used. The first electrode layer 10, the semiconductor layer 2, the second electrode layer 3, and the grid electrode 4 are sequentially provided on the surface of the insulating substrate 1c.
The third electrode layer 6 is provided on the back surface of the substrate 1c.

【0025】各グリッド電極4は、上述のものと同様
に、並列ライン状に設けられているもので、この各グリ
ッド電極4の中央部直下には、第二電極層3、半導体層
2、第一電極および基板1cを貫通して、コンタクトホ
ール7が形成されている。各コンタクトホール7の内周
面が短絡防止層8で覆われていることと、この短絡防止
層8で囲まれた各コンタクトホール7内にコンタクト材
料9が充填されていて、グリッド電極4と第三電極層6
とを電気的に接続していることも前述のものと同様であ
る。
Each grid electrode 4 is provided in the form of a parallel line, similarly to the above-mentioned ones. Immediately below the center of each grid electrode 4, the second electrode layer 3, the semiconductor layer 2, and the A contact hole 7 is formed penetrating through one electrode and the substrate 1c. The inner peripheral surface of each contact hole 7 is covered with a short-circuit prevention layer 8, and each contact hole 7 surrounded by the short-circuit prevention layer 8 is filled with a contact material 9. Three electrode layer 6
Is also electrically connected to the above.

【0026】図4は、図1に示される光起電力素子を複
数個直列に配列した状態を示すもので、各光起電力素子
共に、図中基板1aの裏面側左端部には絶縁層5と第三
電極層6が設けられておらず、第一電極をなす基板1a
の裏面が露出した状態となっている。また、第三電極層
6は、基板1aより図中右側に突出している。そして、
各光起電力素子は、この基板1aより突出した第三電極
層6部分を、上記基板1aの裏面が露出した部分に接合
(通常ハンダ付)させて相互に直列に接続配列されてい
る。このような直列接続配列は、図2や図3に示される
光起電力素子においては、例えば第一電極層10に接続
された金属箔等を側方に延出させておき、これを隣接す
る他の光起電力素子の第三電極をなす基板1bの裏面ま
たは第三電極層6に接続することで行うことができる。
FIG. 4 shows a state in which a plurality of photovoltaic elements shown in FIG. 1 are arranged in series. In each of the photovoltaic elements, an insulating layer 5 is provided on the left end on the back side of the substrate 1a in the figure. And the substrate 1a which does not have the third electrode layer 6 and forms the first electrode.
Is exposed. The third electrode layer 6 protrudes from the substrate 1a to the right in the drawing. And
In each photovoltaic element, the third electrode layer 6 protruding from the substrate 1a is joined (usually soldered) to a portion where the back surface of the substrate 1a is exposed, and connected in series with each other. In such a series connection arrangement, in the photovoltaic element shown in FIGS. 2 and 3, for example, a metal foil or the like connected to the first electrode layer 10 is extended laterally, and this is adjacent to the first electrode layer 10. It can be performed by connecting to the back surface of the substrate 1b serving as the third electrode of another photovoltaic element or to the third electrode layer 6.

【0027】上記のように、本発明に係る光起電力素子
は、これを直列に配列する場合に、光起電力素子の表面
と裏面に跨がる接続を行わなくて済み、接続が容易とな
る利点がある。図2および図3に示される光起電力素子
における直列接続は、第一電極が基板1b,1cの上に
あるため、基板1b,1cを挟んだ接続となるが、特に
図1に示される光起電力は、直列接続を総て基板1aの
背面側で行えることから、最も直列接続がしやすいもの
である。
As described above, when the photovoltaic elements according to the present invention are arranged in series, there is no need to make a connection across the front and back surfaces of the photovoltaic element, and the connection is easy. There are advantages. The series connection in the photovoltaic elements shown in FIGS. 2 and 3 is a connection across the substrates 1b and 1c because the first electrode is on the substrates 1b and 1c. In particular, the light connection shown in FIG. The electromotive force is most easily connected in series because the series connection can all be performed on the back side of the substrate 1a.

【0028】次に、上記図1〜図3の各光起電力素子の
製造方法について説明する。
Next, a method of manufacturing each of the photovoltaic elements shown in FIGS. 1 to 3 will be described.

【0029】図1に示される光起電力素子は図5(a)
〜(f)に示される手順で製造することができる。
The photovoltaic element shown in FIG. 1 is shown in FIG.
To (f).

【0030】まず、図5(a)に示されるように、第一
電極をなす導電性の基板1aの表面に半導体層2と第二
電極層3を順次積層する。次いで、図5(b)に示され
るように、積層された基板1aと半導体層2と第二電極
層3を総て貫通して、コンタクトホール7を形成する。
このコンタクトホール7を形成した後、図5(c)に示
されるように、基板1aの背面に絶縁層5を形成する。
この時、形成したコンタクトホール7を閉鎖させること
なく、絶縁層5を構成する絶縁材料を基板1aの背面と
コンタクトホール7の内周壁面に付着させる。これによ
って、形成される絶縁層5にもコンタクトホール7を延
長すると同時に、少なくともコンタクトホール7の内面
に露出する前記第一電極である基板1aの面へ短絡防止
層8を形成する。
First, as shown in FIG. 5A, a semiconductor layer 2 and a second electrode layer 3 are sequentially laminated on the surface of a conductive substrate 1a forming a first electrode. Next, as shown in FIG. 5B, a contact hole 7 is formed penetrating the laminated substrate 1a, semiconductor layer 2, and second electrode layer 3 all.
After the formation of the contact holes 7, the insulating layer 5 is formed on the back surface of the substrate 1a as shown in FIG.
At this time, the insulating material forming the insulating layer 5 is attached to the back surface of the substrate 1a and the inner peripheral wall surface of the contact hole 7 without closing the formed contact hole 7. Thereby, the contact hole 7 is extended to the insulating layer 5 to be formed, and at the same time, the short-circuit preventing layer 8 is formed on at least the surface of the substrate 1a which is the first electrode exposed on the inner surface of the contact hole 7.

【0031】このようにして、絶縁層5と短絡防止層8
の形成を同時に行った後、図5(d)に示されるよう
に、絶縁層5上に第三電極層6を形成し、さらに図5
(e)に示されるように、コンタクトホール7内に、第
三電極層6に接続されるようにコンタクト材料9を充填
した後、図5(f)に示されるように、コンタクト材料
9上を通る第二電極層3上にグリッド電極4を形成し
て、グリッド電極4と第三電極層6をコンタクト材料9
で電気的に接続することで図1に示される光起電力素子
を得ることができる。
Thus, the insulating layer 5 and the short-circuit preventing layer 8
5D, a third electrode layer 6 is formed on the insulating layer 5 as shown in FIG.
As shown in FIG. 5E, the contact hole 9 is filled with a contact material 9 so as to be connected to the third electrode layer 6, and then, as shown in FIG. The grid electrode 4 is formed on the second electrode layer 3 passing therethrough, and the grid electrode 4 and the third electrode layer 6 are contacted with the contact material 9.
By electrically connecting the devices, the photovoltaic element shown in FIG. 1 can be obtained.

【0032】また、図1に示される光起電力素子は図6
(a)〜(g)に示される手順でも製造することができ
る。
The photovoltaic element shown in FIG.
It can also be manufactured by the procedures shown in (a) to (g).

【0033】まず、図6(a)に示されるように、第一
電極をなす導電性の基板1aの表面に半導体層2を積層
する。次いで、図6(b)に示されるように、積層され
た基板1aと半導体層2の両者を貫通して、コンタクト
ホール7を形成する。このコンタクトホール7を形成し
た後、図6(c)に示されるように、基板1aの背面に
絶縁層5を形成する。この時、形成したコンタクトホー
ル7を閉鎖させることなく、絶縁層5を構成する絶縁材
料を基板1aの背面とコンタクトホール7の内周壁面に
付着させる。これによって、形成される絶縁層5にもコ
ンタクトホール7を延長すると同時に、少なくともコン
タクトホール7の内面に露出する前記第一電極である基
板1aの面へ短絡防止層8を形成するのは上記と同じで
ある。
First, as shown in FIG. 6A, a semiconductor layer 2 is laminated on the surface of a conductive substrate 1a serving as a first electrode. Next, as shown in FIG. 6B, a contact hole 7 is formed penetrating both the laminated substrate 1a and the semiconductor layer 2. After the formation of the contact hole 7, the insulating layer 5 is formed on the back surface of the substrate 1a as shown in FIG. At this time, the insulating material forming the insulating layer 5 is attached to the back surface of the substrate 1a and the inner peripheral wall surface of the contact hole 7 without closing the formed contact hole 7. Accordingly, the contact hole 7 is extended to the insulating layer 5 to be formed, and at the same time, the short-circuit preventing layer 8 is formed at least on the surface of the substrate 1a which is the first electrode exposed on the inner surface of the contact hole 7. Is the same.

【0034】このようにして、絶縁層5と短絡防止層8
の形成を同時に行った後、図6(d)に示されるよう
に、やはりコンタクトホール7を閉鎖させることなく半
導体層2上に第二電極層3を形成してから、図6(e)
に示されるように、絶縁層5上に第三電極層6を形成
し、さらに図6(f)に示されるように、コンタクトホ
ール7内に、第三電極層6に接続されるようにコンタク
ト材料9を充填した後、図6(g)に示されるように、
コンタクト材料9上を通る第二電極層3上にグリッド電
極4を形成して、グリッド電極4と第三電極層6をコン
タクト材料9で電気的に接続することで図1に示される
光起電力素子を得ることができる。この方法の場合、第
二電極層3の形成を、第二電極層3の構成材料がコンタ
クトホール7内周壁に付着しないように行うと、ほぼ図
1に示す構成の光起電力素子となり、第二電極層3の構
成材料がコンタクトホール7内周壁にも付着するように
して行うと、コンタクトホール7内の短絡防止層8コン
タクト材料9の間に第二電極層3の構成材料が介在した
構成となる。
Thus, the insulating layer 5 and the short-circuit preventing layer 8
6D, the second electrode layer 3 is formed on the semiconductor layer 2 without closing the contact hole 7, as shown in FIG. 6D.
6, a third electrode layer 6 is formed on the insulating layer 5, and further, as shown in FIG. 6F, a contact is formed in the contact hole 7 so as to be connected to the third electrode layer 6. After filling the material 9, as shown in FIG.
The grid electrode 4 is formed on the second electrode layer 3 passing over the contact material 9, and the grid electrode 4 and the third electrode layer 6 are electrically connected by the contact material 9, whereby the photovoltaic power shown in FIG. An element can be obtained. In the case of this method, if the formation of the second electrode layer 3 is performed so that the constituent material of the second electrode layer 3 does not adhere to the inner peripheral wall of the contact hole 7, the photovoltaic element having a configuration substantially as shown in FIG. When the constituent material of the two-electrode layer 3 is adhered also to the inner peripheral wall of the contact hole 7, the constituent material of the second electrode layer 3 is interposed between the short-circuit prevention layer 8 and the contact material 9 in the contact hole 7. Becomes

【0035】図2に示される光起電力素子は図7(a)
〜(f)に示される手順で製造することができる。
The photovoltaic element shown in FIG.
To (f).

【0036】まず、図7(a)に示されるように、第三
電極をなす導電性の基板1bの表面に絶縁層5と第一電
極層10を順次積層する。次いで、図7(b)に示され
るように、積層された基板1bと絶縁層5と第一電極層
10の総てを貫通して、コンタクトホール7を形成す
る。このコンタクトホール7を形成した後、図7(c)
に示されるように、第一電極層10上に半導体層2を形
成する。この時、形成したコンタクトホール7を閉鎖さ
せることなく、半導体層2を構成する半導体材料を第一
電極層10上とコンタクトホール7の内周壁面に付着さ
せる。これによって、形成される半導体層2にもコンタ
クトホール7を延長すると同時に、少なくともコンタク
トホール7の内面に露出する前記第一電極層10の面へ
短絡防止層8を形成することができる。
First, as shown in FIG. 7A, an insulating layer 5 and a first electrode layer 10 are sequentially laminated on the surface of a conductive substrate 1b serving as a third electrode. Next, as shown in FIG. 7B, a contact hole 7 is formed penetrating through all of the laminated substrate 1b, the insulating layer 5, and the first electrode layer 10. After forming this contact hole 7, FIG.
As shown in (1), the semiconductor layer 2 is formed on the first electrode layer 10. At this time, the semiconductor material forming the semiconductor layer 2 is attached to the first electrode layer 10 and the inner peripheral wall surface of the contact hole 7 without closing the formed contact hole 7. Accordingly, the contact hole 7 can be extended to the semiconductor layer 2 to be formed, and at the same time, the short-circuit prevention layer 8 can be formed on at least the surface of the first electrode layer 10 exposed on the inner surface of the contact hole 7.

【0037】このようにして、絶縁層5と短絡防止層8
の形成を同時に行った後、図7(d)に示されるよう
に、やはりコンタクトホール7を閉鎖させることなく半
導体層2上に第二電極層3を形成してから、図7(e)
に示されるように、コンタクトホール7内に、第三電極
をなす基板1bに接続されるようにコンタクト材料9を
充填した後、図7(f)に示されるように、コンタクト
材料9上を通る第二電極層3上にグリッド電極4を形成
して、グリッド電極4と第三電極をなす基板1bをコン
タクト材料9で電気的に接続することで図2に示される
光起電力素子を得ることができる。この方法の場合、第
二電極層3の形成を、第二電極層3の構成材料がコンタ
クトホール7内周壁にも付着するように行うと、図2に
示す構成の光起電力素子となり、第二電極層3の構成材
料がコンタクトホール7内周壁には付着しないようにし
て行うと、コンタクトホール7内の短絡防止層8コンタ
クト材料9の間に第二電極層3の構成材料が介在しない
構成となる。
Thus, the insulating layer 5 and the short-circuit preventing layer 8
7D, the second electrode layer 3 is formed on the semiconductor layer 2 without closing the contact hole 7, as shown in FIG. 7D.
As shown in FIG. 7, after the contact hole 9 is filled with the contact material 9 so as to be connected to the substrate 1b forming the third electrode, the contact hole 7 passes over the contact material 9 as shown in FIG. A photovoltaic element shown in FIG. 2 is obtained by forming a grid electrode 4 on the second electrode layer 3 and electrically connecting the grid electrode 4 and a substrate 1 b forming a third electrode with a contact material 9. Can be. In the case of this method, if the formation of the second electrode layer 3 is performed such that the constituent material of the second electrode layer 3 is also adhered to the inner peripheral wall of the contact hole 7, the photovoltaic element having the configuration shown in FIG. When the constituent material of the two-electrode layer 3 is not attached to the inner peripheral wall of the contact hole 7, the constituent material of the second electrode layer 3 is not interposed between the short-circuit prevention layer 8 and the contact material 9 in the contact hole 7. Becomes

【0038】また、図2に示される光起電力素子は、第
三電極をなす導電性の基板1bの表面に、絶縁層5と第
一電極層10と半導体層2と第二電極層3を形成した
後、基板1b以外の各層を総て貫通するコンタクトホー
ル7を形成する手順でも製造することができる。この場
合、コンタクトホール7の形成後、スクリーン印刷等
で、コンタクトホール7の内周壁面に絶縁性塗料を付着
させ、短絡防止層8を形成する。この短絡防止層8の形
成は、例えば、コンタクトホール7の径より大きな外径
と小さな内径を有するドーナツ形に絶縁性塗料をスクリ
ーン印刷し、コンタクトホール7の底面(基板1b面)
を覆うことなくコンタクトホール7の内壁面に沿って絶
縁性塗料をたらすことで行うことができる。
The photovoltaic element shown in FIG. 2 has an insulating layer 5, a first electrode layer 10, a semiconductor layer 2, and a second electrode layer 3 on the surface of a conductive substrate 1b forming a third electrode. After formation, it can also be manufactured by a procedure of forming a contact hole 7 that penetrates all layers except the substrate 1b. In this case, after the formation of the contact hole 7, an insulating paint is adhered to the inner peripheral wall surface of the contact hole 7 by screen printing or the like, and the short-circuit prevention layer 8 is formed. The short-circuit prevention layer 8 is formed by, for example, screen-printing an insulative paint in a donut shape having an outer diameter and an inner diameter smaller than the diameter of the contact hole 7, and forming the bottom surface of the contact hole 7 (substrate 1b surface).
By applying an insulating paint along the inner wall surface of the contact hole 7 without covering it.

【0039】上記短絡防止層8の形成後は、コンタクト
ホール7内にコンタクト材料9を充填し、更にグリッド
電極4を形成することで図2に示される光起電力素子を
得ることができる。但し、この場合、コンタクトホール
7の内壁面に半導体層2の構成材料と、第二電極層3の
構成材料の膜は形成されていない状態となる。
After the short-circuit prevention layer 8 is formed, the contact hole 9 is filled with a contact material 9 and the grid electrode 4 is formed, whereby the photovoltaic element shown in FIG. 2 can be obtained. However, in this case, the film of the constituent material of the semiconductor layer 2 and the film of the constituent material of the second electrode layer 3 are not formed on the inner wall surface of the contact hole 7.

【0040】図3に示される光起電力素子は図8(a)
〜(f)に示される手順で製造することができる。
FIG. 8A shows the photovoltaic element shown in FIG.
To (f).

【0041】まず、図8(a)に示されるように、絶縁
性の基板1cの表面に第一電極層10を積層する。次い
で、図8(b)に示されるように、積層された基板1c
と第一電極層10両者を貫通して、コンタクトホール7
を形成する。このコンタクトホール7を形成した後、図
8(c)に示されるように、第一電極層10上に半導体
層2を形成する。この時、形成したコンタクトホール7
を閉鎖させることなく、半導体層2を構成する半導体材
料を第一電極層10上とコンタクトホール7の内周壁面
に付着させる。これによって、形成される半導体層2に
もコンタクトホール7を延長すると同時に、少なくとも
コンタクトホール7の内面に露出する前記第一電極層1
0の面へ短絡防止層8を形成することができる。
First, as shown in FIG. 8A, the first electrode layer 10 is laminated on the surface of the insulating substrate 1c. Next, as shown in FIG. 8B, the laminated substrates 1c
Through both the first electrode layer 10 and the contact hole 7
To form After forming the contact hole 7, the semiconductor layer 2 is formed on the first electrode layer 10, as shown in FIG. At this time, the contact hole 7 formed
The semiconductor material forming the semiconductor layer 2 is adhered to the first electrode layer 10 and the inner peripheral wall surface of the contact hole 7 without closing the substrate. Thereby, the contact hole 7 is extended to the semiconductor layer 2 to be formed, and at the same time, the first electrode layer 1 exposed at least on the inner surface of the contact hole 7 is formed.
The short-circuit prevention layer 8 can be formed on the surface No. 0.

【0042】このようにして、絶縁層5と短絡防止層8
の形成を同時に行った後、図8(d)に示されるよう
に、やはりコンタクトホール7を閉鎖させることなく半
導体層2上に第二電極層3を形成してから、図8(e)
に示されるように、基板1cの裏面に第三電極6を積層
し、さらに図8(f)に示されるように、コンタクトホ
ール7内に、第三電極層6に接続されるようにコンタク
ト材料9を充填した後、図8(g)に示されるように、
コンタクト材料9上を通る第二電極層3上にグリッド電
極4を形成して、グリッド電極4と第三電極層6をコン
タクト材料9で電気的に接続することで、図3に示され
る光起電力素子を得ることができる。この方法の場合、
第二電極層3の形成を、第二電極層3の構成材料がコン
タクトホール7内周壁にも付着するように行うと、図3
に示す構成の光起電力素子となり、第二電極層3の構成
材料がコンタクトホール7内周壁には付着しないように
して行うと、コンタクトホール7内の短絡防止層8コン
タクト材料9の間に第二電極層3の構成材料が介在しな
い構成となる。
Thus, the insulating layer 5 and the short-circuit preventing layer 8
8D, the second electrode layer 3 is formed on the semiconductor layer 2 without closing the contact hole 7, as shown in FIG. 8D.
8, a third electrode 6 is laminated on the back surface of the substrate 1 c, and further, as shown in FIG. 8 (f), a contact material is formed in the contact hole 7 so as to be connected to the third electrode layer 6. After filling 9, as shown in FIG.
By forming the grid electrode 4 on the second electrode layer 3 passing over the contact material 9 and electrically connecting the grid electrode 4 and the third electrode layer 6 with the contact material 9, the photovoltaic device shown in FIG. A power element can be obtained. In this case,
When the second electrode layer 3 is formed such that the constituent material of the second electrode layer 3 adheres to the inner peripheral wall of the contact hole 7 as well, FIG.
In the photovoltaic element having the structure shown in FIG. 2, when the constituent material of the second electrode layer 3 is not attached to the inner peripheral wall of the contact hole 7, the short-circuit preventing layer 8 in the contact hole 7 has The configuration is such that the constituent material of the two-electrode layer 3 does not intervene.

【0043】さらに上記各構成部材について説明する。Next, each of the above components will be described.

【0044】(1)基板1a〜1c 本発明で用いる基板1a〜1cは、半導体層2や第二電
極層3等の薄膜の層を機械的に支持する部材であり、ま
た場合によっては第一電極や第三電極をなすものとして
用いられるものである。第一電極や第三電極をなす基板
1a,1bとしては導電性のものが用いられ、第一電極
や第三電極として用いられない基板1cとしては電気的
絶縁性のものが用いられる。
(1) Substrates 1a to 1c The substrates 1a to 1c used in the present invention are members for mechanically supporting thin film layers such as the semiconductor layer 2 and the second electrode layer 3. It is used as an electrode or a third electrode. Conductive substrates are used as the substrates 1a and 1b forming the first and third electrodes, and electrically insulating substrates are used as the substrate 1c not used as the first and third electrodes.

【0045】第一電極をなす基板1aは、後述する半導
体層2で発生した電力を取り出すために光入射側とは反
対の面に形成された裏面電極である。この第一電極をな
す基板1aの表面は、例えばAlやZnO膜等による反
射層(図示されていない)を積層した平滑な反射面であ
ることが好ましいが、光の乱反射を起こさせるためにテ
クスチャー化しておいてもよい。
The substrate 1a serving as the first electrode is a back electrode formed on the surface opposite to the light incident side for extracting power generated in the semiconductor layer 2 described later. The surface of the substrate 1a forming the first electrode is preferably a smooth reflection surface on which a reflection layer (not shown) made of, for example, an Al or ZnO film is laminated. You may make it.

【0046】導電性の基板1a〜1cは、良好な生産性
を得る上では、半導体層2や第二電極層3等の薄膜層を
成膜するときの加熱温度に耐える耐熱性を有し、ロール
・ツー・ロールによる連続成膜プロセスを可能にする長
尺物で、しかも巻き取り時のテンションによる伸びの無
い寸法安定性を有することが好ましい。
In order to obtain good productivity, the conductive substrates 1a to 1c have heat resistance to withstand the heating temperature when forming a thin film layer such as the semiconductor layer 2 and the second electrode layer 3, It is preferable that the material is a long object that enables a continuous film-forming process by roll-to-roll, and that it has dimensional stability without stretching due to tension during winding.

【0047】導電性の基板1a,1bの具体的な材料と
しては、例えばFe、Ni、Cr、Al、Mo、Au、
Nb、Ta、V、Ti、Pt、Pb、Ti等の金属また
はこれらの合金、例えば真ちゅう、ステンレス鋼等の薄
板およびその複合体やカーボンシート、亜鉛メッキ鋼板
等が挙げられる。とりわけステンレス鋼は、成膜時の加
熱温度に対しての耐熱性が良好であり、ロール・ツー・
ロールによる連続成膜を行なう場合にも適し、例えば
0.15mm程度と薄くした場合でも強度がある等の特
徴のため好適な材料である。
Specific examples of materials for the conductive substrates 1a and 1b include, for example, Fe, Ni, Cr, Al, Mo, Au,
Examples include metals such as Nb, Ta, V, Ti, Pt, Pb, and Ti or alloys thereof, for example, thin plates such as brass and stainless steel and composites thereof, carbon sheets, galvanized steel plates, and the like. In particular, stainless steel has good heat resistance to the heating temperature during film formation, and is roll-to-roll.
This material is also suitable for continuous film formation using a roll. For example, it is a suitable material because of its strength and the like even when thinned to about 0.15 mm.

【0048】また、絶縁性の基板1cの具体的な材料と
しては、例えばポリエステル、ポリエチレン、ポリカー
ボネート、セルロースアセテート、ポリプロピレン、ポ
リ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポ
リアミド、ポリイミド、エポキシ等の耐熱性合成樹脂の
フィルムまたはシート、またはこれらとガラスファイバ
ー、カーボンファイバー、ホウ素ファイバー等との複合
材料のフィルムまたはシート、さらにはガラス、セラミ
ックス等の板が挙げられる。絶縁性の基板1cとして
は、一般的にはポリイミドのフィルムまたはシート、ガ
ラス板等が好適に用いられている。
The specific material of the insulating substrate 1c is, for example, a heat-resistant synthetic material such as polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide and epoxy. Examples include a resin film or sheet, or a composite material film or sheet of these with glass fiber, carbon fiber, boron fiber, or the like, and a plate of glass, ceramic, or the like. Generally, a polyimide film or sheet, a glass plate, or the like is suitably used as the insulating substrate 1c.

【0049】(2)半導体層2 半導体層2は、光の入射に伴って発電作用をなす、少な
くとも1つのpinまたはpn半導体接合を有する層
で、一般的にはpin半導体接合を有する層である。こ
の半導体層2は、大面積化が容易であること、膜厚が薄
くて済むこと、基板1a〜1cの材料選択の幅が広いこ
とから、アモルファスまたは微結晶材料、特にアモルフ
ァスまたは微結晶シリコンが好ましいが、単結晶材料や
多結晶材料であってもよい。
(2) Semiconductor Layer 2 The semiconductor layer 2 is a layer having at least one pin or pn semiconductor junction, which generates power in response to the incidence of light, and generally has a pin semiconductor junction. . The semiconductor layer 2 is made of an amorphous or microcrystalline material, particularly amorphous or microcrystalline silicon, because it is easy to increase the area, has a small thickness, and has a wide choice of materials for the substrates 1a to 1c. Although preferred, a single crystal material or a polycrystalline material may be used.

【0050】pin型のアモルファスまたは微結晶シリ
コンの半導体層2において、i層を構成する半導体材料
としては、例えばa−Si:H、a−Si:F、a−S
i:H:F、a−SiGe:H、a−SiGe:F、a
−SiGe:H:F、a−SiC:H、a−SiC:
F、a−SiC:H:F等のいわゆるIV族およびIV
族合金系アモルファスシリコン半導体や微結晶シリコン
半導体が挙げられる。p層またはn層を構成する半導体
材料は、上記i層を構成する半導体材料に価電子制御剤
をドーピングすることによって得られる。p型半導体を
得るための価電子制御剤としては、周期律表第III族
の元素を含む化合物が用いられる。周期律表第III族
の元素としては、B、Al、Ga、Inが挙げられる。
n型半導体を得るための価電子制御剤としては、周期律
表第V族の元素を含む化合物が用いられる。周期律表第
V族の元素としては、P、N、As、Sbが挙げられ
る。
In the semiconductor layer 2 of the pin type amorphous or microcrystalline silicon, for example, a-Si: H, a-Si: F, a-S
i: H: F, a-SiGe: H, a-SiGe: F, a
-SiGe: H: F, a-SiC: H, a-SiC:
So-called IV and IV, such as F, a-SiC: H: F
Group-alloy-based amorphous silicon semiconductors and microcrystalline silicon semiconductors. The semiconductor material forming the p-layer or the n-layer can be obtained by doping the semiconductor material forming the i-layer with a valence electron controlling agent. As a valence electron controlling agent for obtaining a p-type semiconductor, a compound containing an element of Group III of the periodic table is used. Elements of Group III of the periodic table include B, Al, Ga, and In.
As a valence electron controlling agent for obtaining an n-type semiconductor, a compound containing an element of Group V of the periodic table is used. P, N, As, Sb are mentioned as an element of the V group of the periodic table.

【0051】アモルファスシリコン半導体または微結晶
シリコン半導体の成膜法としては、蒸着法、スパッタ
法、RFプラズマCVD法、マイクロ波プラズマCVD
法、VHFCVD法、ECR法、熱CVD法、LPCV
D法等の成膜手法を挙げることができる。工業的には、
原料ガスをRFプラズマで分解して堆積させるRFプラ
ズマCVD法が好んで用いられている。さらに、RFプ
ラズマCVDよりも原料ガスの分解効率を高くでき、体
積速度も速くできることから、マイクロ波プラズマCV
D法やVHFプラズマCVD法が注目されている。
As a method of forming an amorphous silicon semiconductor or a microcrystalline silicon semiconductor, there are a vapor deposition method, a sputtering method, an RF plasma CVD method, and a microwave plasma CVD method.
Method, VHFCVD method, ECR method, thermal CVD method, LPCV
A film forming method such as a method D can be used. Industrially,
An RF plasma CVD method in which a source gas is decomposed and deposited by RF plasma is preferably used. Further, since the decomposition efficiency of the source gas can be increased and the volume velocity can be increased as compared with the RF plasma CVD, the microwave plasma CV
Attention has been paid to the D method and the VHF plasma CVD method.

【0052】上記成膜を行うための反応装置としては、
バッチ式の装置でも連続成膜装置でもよい。また、本発
明の光起電力素子においては、分光感度や電圧の向上を
目的として、pn又はpin半導体接合を2以上積層し
た、いわゆるタンデムセルの半導体層2とすることもで
きる。
As a reaction apparatus for performing the above film formation,
A batch type apparatus or a continuous film forming apparatus may be used. Further, in the photovoltaic element of the present invention, a so-called tandem cell semiconductor layer 2 in which two or more pn or pin semiconductor junctions are stacked can be used for the purpose of improving spectral sensitivity and voltage.

【0053】(3)第一電極層10 本発明においては、本発明の第1のように基板1aを第
一電極として用いる他、本発明の第2および第3のよう
に基板1b,1cとは別に第一電極層10を設ける場合
もある。この基板1b,1cとは別に設けられる第一電
極層10は、第一電極をなす前記基板1aと同様に、前
記半導体層2で発生した電力を取り出すために、半導体
層2の光入射側の面とは反対の面に形成された裏面電極
をなすものである。
(3) First electrode layer 10 In the present invention, in addition to using the substrate 1a as the first electrode as in the first embodiment of the present invention, the first and second substrates 1b and 1c as in the second and third embodiments of the present invention. Separately, the first electrode layer 10 may be provided. The first electrode layer 10 provided separately from the substrates 1b and 1c is provided on the light incident side of the semiconductor layer 2 in order to take out the electric power generated in the semiconductor layer 2 like the substrate 1a forming the first electrode. The back electrode is formed on the surface opposite to the surface.

【0054】この第一電極層10の具体的な材料として
は、例えばAl,Ag、Pt、Au、Ni、Ti、M
o、W、Fe、V、Cr、Cu、ステンレス、真ちゅ
う、ニクロム、SnO2 、In23 、ZnO、ITO
等のいわゆる金属単体または合金、さらには透明導電性
酸化物(TCO)等が用いられる。第一電極層10の表
面は平滑であることが好ましいが、光の乱反射を起こさ
せるためにはテクスチャー化しておくこともできる。
As a specific material of the first electrode layer 10, for example, Al, Ag, Pt, Au, Ni, Ti, M
o, W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O 3 , ZnO, ITO
Or a so-called metal simple substance or alloy, and a transparent conductive oxide (TCO). The surface of the first electrode layer 10 is preferably smooth, but may be textured in order to cause irregular reflection of light.

【0055】第一電極層10の付設には、例えばメッ
キ、蒸着、スパッタ等の薄膜形成方法が好適に用いられ
る。また、銅箔、アルミ箔等の箔材料をラミネーション
手法で積層することで付設することもできる。
For providing the first electrode layer 10, a thin film forming method such as plating, vapor deposition, or sputtering is preferably used. Further, it can be attached by laminating foil materials such as copper foil and aluminum foil by a lamination method.

【0056】(4)第二電極層3 光入射側に設ける第二電極層3は、半導体層2で発生し
た起電力を取り出すために、半導体層2の光入射側の面
に設けられた透明な電極であり、前記第一電極をなす基
板1aまたは上記第一電極層10と対をなすものであ
る。
(4) Second Electrode Layer 3 The second electrode layer 3 provided on the light incident side is a transparent electrode provided on the light incident side of the semiconductor layer 2 in order to extract the electromotive force generated in the semiconductor layer 2. And a pair with the substrate 1a serving as the first electrode or the first electrode layer 10.

【0057】第二電極層3は、上記半導体層2で発生し
た電力を取り出しやすくする上で、シート抵抗値は30
0Ω/□以下であることが望ましい。
The second electrode layer 3 has a sheet resistance of 30 to facilitate taking out the electric power generated in the semiconductor layer 2.
It is desirably 0 Ω / □ or less.

【0058】第二電極層3の膜厚は、抵抗値ができるだ
け低く、しかも透明性が損なわれないように設定され
る。場合によっては、光の干渉条件を用いて透過すべき
光の波長で反射が最小となるように設計される。例え
ば、ITO膜を用いて550nmの光の反射を最小とす
るためには、700Å程度の厚さとすることが好まし
い。また、第二電極層3は、太陽や白色蛍光灯等の光源
からの光を半導体層2内に効率良く吸収させるために、
光の透過率が85%以上であることが好ましい。
The thickness of the second electrode layer 3 is set so that the resistance value is as low as possible and the transparency is not impaired. In some cases, it is designed such that reflection is minimized at the wavelength of light to be transmitted by using light interference conditions. For example, in order to minimize the reflection of 550 nm light using an ITO film, the thickness is preferably about 700 °. The second electrode layer 3 is used to efficiently absorb light from a light source such as the sun or a white fluorescent lamp into the semiconductor layer 2.
The light transmittance is preferably 85% or more.

【0059】上記のような特性を備えた好適な材料とし
ては、例えばSnO2 、In23、ZnO、CdO、
CdSnO4 、ITO(In23 +SnO2 )等の金
属酸化物が挙げられる。この第二電極層3の形成方法と
しては、例えば蒸着法、スパッタ法、反応性スパッタ法
等の成膜手法が用いられる。
Suitable materials having the above characteristics include, for example, SnO 2 , In 2 O 3 , ZnO, CdO,
Metal oxides such as CdSnO 4 and ITO (In 2 O 3 + SnO 2 ) are exemplified. As a method for forming the second electrode layer 3, for example, a film forming method such as a vapor deposition method, a sputtering method, and a reactive sputtering method is used.

【0060】(5)第三電極層6 本発明においては、本発明の第2のように基板1bを第
三電極として用いる他、本発明の第1および第2のよう
に基板1a,1cとは別に第三電極層6を設ける場合も
ある。基板1bを第三電極として用いる場合も、基板1
a,1cとは別に設けられる第三電極層6の場合も、後
述するグリッド電極4で集電した電流をさらに集合させ
る、従来のバスバー(図示されていない)代わりをなす
ものである。従って、本発明においては従来のようにバ
スバーを設ける必要がなく、バスバーによるシャドウロ
スを解消することができる。また、第三電極をなす基板
1bと、基板1a,1cとは別に設けられる第三電極層
6とは、いずれもバスバー代わりをなすものであること
から、第一電極をなす基板1aまたは第一電極層10と
は電気的に絶縁されているものである。
(5) Third Electrode Layer 6 In the present invention, the substrate 1b is used as a third electrode as in the second embodiment of the present invention, and the substrates 1a and 1c are connected to each other as in the first and second embodiments of the present invention. Separately, a third electrode layer 6 may be provided. When the substrate 1b is used as the third electrode,
The third electrode layer 6 provided separately from a and 1c also serves as a conventional bus bar (not shown) for further collecting the current collected by the grid electrode 4 described later. Therefore, in the present invention, there is no need to provide a bus bar as in the related art, and shadow loss due to the bus bar can be eliminated. Further, since the substrate 1b forming the third electrode and the third electrode layer 6 provided separately from the substrates 1a and 1c serve as bus bars, the substrate 1a forming the first electrode or the first electrode The electrode layer 10 is electrically insulated.

【0061】基板1a,1cとは別に設けられる第三電
極層6は、少なくとも後述するコンタクトホール7の直
下にあればよく(基板1bを第三電極として用いる場
合、必然的にコンタクトホール7の直下に第三電極であ
る基板1bが存在する)、前記基板1a,1c全体を覆
う大きさの層でもよいが、図9に示されるように、幅の
狭い帯状に形成することもできる。この図9に示される
光起電力素子について説明すると、基本的には図1に示
される光起電力素子と同じであるが、図1に示される光
起電力素子においては、第一電極をなす基板1aの裏面
全面に亙って絶縁層5と第三電極層6を順次積層してい
るが、図9に示される光起電力素子においては、コンタ
クトホール7の位置に対応する基板1aの裏面中央部を
横断する帯状に絶縁層5と第三電極層6を順次積層した
ものとなっている点が相違している。つまり、図1の光
起電力素子に比して狭い範囲に絶縁層5と第三電極層6
を設けることで、これらの材料を節減できるようにした
ものとなっている。また、図3に示される光起電力素子
においても、上記図8の光起電力素子と同様に、基板1
cの裏面に設けられる第三電極層6を帯状にして、その
材料を節減することもできる。
The third electrode layer 6 provided separately from the substrates 1a and 1c only needs to be at least immediately below a contact hole 7 described later (when the substrate 1b is used as a third electrode, it is inevitably directly below the contact hole 7). There is a substrate 1b as a third electrode), and a layer having a size covering the whole of the substrates 1a and 1c may be used. Alternatively, as shown in FIG. 9, the layer may be formed in a narrow band shape. The photovoltaic element shown in FIG. 9 is basically the same as the photovoltaic element shown in FIG. 1, but forms the first electrode in the photovoltaic element shown in FIG. Although the insulating layer 5 and the third electrode layer 6 are sequentially laminated on the entire back surface of the substrate 1a, in the photovoltaic element shown in FIG. 9, the back surface of the substrate 1a corresponding to the position of the contact hole 7 is provided. The difference is that the insulating layer 5 and the third electrode layer 6 are sequentially laminated in a strip shape crossing the central portion. That is, the insulating layer 5 and the third electrode layer 6 are formed in a narrower range than the photovoltaic element of FIG.
By providing the above, these materials can be saved. Also, in the photovoltaic element shown in FIG. 3, as in the photovoltaic element shown in FIG.
The material of the third electrode layer 6 provided on the back surface of the substrate c can be reduced by forming it into a band shape.

【0062】また、基板1bを第三電極とする場合で
も、基板1a,1cとは別に設けられる第三電極層6の
場合でも、本発明に係る光起電力素子を直列に接続しや
すくするために、一部を基板1a〜1cよりも外側に伸
ばしておいたり、一部を絶縁層5又は前記絶縁性の基板
1cと共に切り欠いておき、第一電極をなす基板1aや
第一電極層10を露出させておくこともできる。
In addition, even when the substrate 1b is used as the third electrode or the third electrode layer 6 provided separately from the substrates 1a and 1c, the photovoltaic element according to the present invention can be easily connected in series. In addition, a part is extended outside the substrates 1a to 1c, or a part is cut out together with the insulating layer 5 or the insulating substrate 1c, so that the substrate 1a or the first electrode layer 10 forming the first electrode is formed. Can also be exposed.

【0063】基板1a,1cとは別に設けられる第三電
極10の具体的な材料としては、前記第一電極層10と
同様の材料が好適に用いられ、第一電極層10と同様の
手法で付設することができる。また、基板1a,1cと
は別に設けられる第三電極10は、例えばストリップ状
やメッシュ状に形成した箔材で構成することもできる。
As a specific material of the third electrode 10 provided separately from the substrates 1a and 1c, the same material as that of the first electrode layer 10 is suitably used. Can be attached. Further, the third electrode 10 provided separately from the substrates 1a and 1c may be made of, for example, a foil material formed in a strip shape or a mesh shape.

【0064】(6)グリッド電極4 グリッド電極4は、前記第二電極層3上に、シャドウロ
スを抑えたライン状に、低抵抗の電極として形成される
もので、シート抵抗が高い前記第二電極層3のみでその
まま集電しようとすると、第二電極層3の直列抵抗によ
って集電効率が低下することから、これを防止するため
のものである。
(6) Grid Electrode 4 The grid electrode 4 is formed as a low-resistance electrode on the second electrode layer 3 in a line shape in which shadow loss is suppressed. This is to prevent the current collection efficiency from being reduced by the series resistance of the second electrode layer 3 if the current collection is to be performed with the electrode layer 3 alone.

【0065】本発明では、従来のように、後述するコン
タクトホール7を介しての第二電極層3と第三電極層6
または第三電極をなす基板1bとの間の電気的接続を密
に配してこのグリッド電極4代わりとするのではなく、
グリッド電極4を用いて第二電極層3からの集電を行う
ものである。従って、後述するコンタクトホール7を介
しての第二電極層3と第三電極層6または第三電極をな
す基板1bとの間の電気的接続は、低抵抗の電極である
グリッド電極4から第三電極層6または第三電極である
基板1bへ電流をスムーズに流すことができれば足り、
コンタクトホール7の数を極めて少なくすることができ
るものである。
In the present invention, the second electrode layer 3 and the third electrode layer 6
Or, instead of densely arranging the electrical connection between the substrate 1b forming the third electrode and using the grid electrode 4 as a substitute,
The grid electrode 4 is used to collect current from the second electrode layer 3. Therefore, the electrical connection between the second electrode layer 3 and the third electrode layer 6 or the substrate 1b forming the third electrode via the contact hole 7 described later is performed from the grid electrode 4 which is a low-resistance electrode to the third electrode layer. It suffices if current can flow smoothly to the three-electrode layer 6 or the substrate 1b as the third electrode,
The number of contact holes 7 can be extremely reduced.

【0066】グリッド電極4の配置は、集電による電気
抵抗とシャドーロスを最小限にするように、電極幅やピ
ッチ等を定めて行われる。グリッド電極4は、比抵抗値
が低く、大きな直列抵抗とならないことが要求される。
グリッド電極4の好ましい比抵抗値としては10-2Ωc
m〜10-6Ωcmである。
The arrangement of the grid electrodes 4 is performed by determining the electrode width, pitch and the like so as to minimize the electric resistance and shadow loss due to current collection. The grid electrode 4 is required to have a low specific resistance and not to have a large series resistance.
A preferable specific resistance value of the grid electrode 4 is 10 −2 Ωc.
m to 10 -6 Ωcm.

【0067】グリッド電極4は、例えばTi、Cr、M
o、W、Al、Ag、Ni、Cu、Sn、Pt、Cu等
の金属またはこれらの合金やハンダを用いて形成するこ
とができる。
The grid electrode 4 is made of, for example, Ti, Cr, M
It can be formed using a metal such as o, W, Al, Ag, Ni, Cu, Sn, Pt, Cu, or an alloy or solder thereof.

【0068】グリッド電極4は、所望のライン状形状の
マスクパターンを用い、スパッタリング法、抵抗加熱
法、CVD法等の成膜手法によって上記金属等(上記金
属またはこれらの合金やハンダ)の層を付設することで
形成することができる。この他に、第二電極層3の全面
に前記金属等の層を蒸着等で付設した後にエッチングし
てライン状にパターニングする方法、光CVDにより直
接グリッド電極4のライン状パターンを形成する方法、
グリッド電極4のネガパターンのマスクを形成した後に
メッキ法により前記金属等の層を付設する方法等によっ
ても形成することができる。
The grid electrode 4 is formed by forming a layer of the above-mentioned metal or the like (the above-mentioned metal or an alloy or solder thereof) by a film forming technique such as a sputtering method, a resistance heating method and a CVD method using a mask pattern having a desired linear shape. It can be formed by attaching. In addition, a method in which a layer of the metal or the like is attached to the entire surface of the second electrode layer 3 by vapor deposition or the like and then etched to be patterned in a line shape, a method in which a linear pattern of the grid electrode 4 is directly formed by optical CVD,
It can also be formed by, for example, a method of forming a layer of the metal or the like by a plating method after forming a negative pattern mask of the grid electrode 4.

【0069】グリッド電極4は、ペースト状の導電性樹
脂をスクリーン印刷して硬化させることで形成すること
もできる。このスクリーン印刷法は、ポリエステルやス
テンレスからなるメッシュに所望のパターニングを施し
たスクリーンを用いると共に、前記金属等(好ましくは
比抵抗が低いカーボン、銀または銅)の粉末にバインダ
ー樹脂とバインダー樹脂の溶剤とを適度な比率で混合し
てペースト状とした導電性樹脂を印刷インキとして用い
るもので、電極幅としては、最小で50μm位とするこ
とができる。バインダー樹脂としては、例えばエポキシ
樹脂、アクリル樹脂、ウレタン樹脂等の熱硬化性樹脂が
好ましい。印刷機は市販のスクリーン印刷機が好適に用
いられる。スクリーン印刷した導電性樹脂は、バインダ
ー樹脂を架橋させ、溶剤を揮発させて硬化させるために
乾燥炉で加熱される。乾操炉としては熱風オーブンやI
Rオーブン等が用いられる。
The grid electrode 4 can also be formed by screen-printing and curing a paste-like conductive resin. This screen printing method uses a screen obtained by subjecting a mesh made of polyester or stainless steel to a desired patterning, and a binder resin and a solvent for the binder resin are added to the powder of the metal or the like (preferably, carbon, silver or copper having low specific resistance). Is used as a printing ink using a conductive resin that is made into a paste by mixing the above-mentioned materials in an appropriate ratio, and the electrode width can be set to about 50 μm at a minimum. As the binder resin, for example, a thermosetting resin such as an epoxy resin, an acrylic resin, and a urethane resin is preferable. As the printing machine, a commercially available screen printing machine is suitably used. The screen-printed conductive resin is heated in a drying oven to crosslink the binder resin, volatilize the solvent, and cure. Hot air oven and I
An R oven or the like is used.

【0070】上記ペースト状の導電性樹脂の印刷によっ
てグリッド電極4を形成する場合、グリッド電極4を構
成する導電性樹脂をコンタクト材料9として用いること
ができる。例えば、図5〜図8で説明したようにしてコ
ンタクトホール7の内周壁に短絡防止層8を形成した
後、グリッド電極4をペースト状の導電性樹脂で印刷形
成することとし、グリッド電極4の印刷形成と共にペー
スト状の導電性樹脂をコンタクトホール7内に入り込ま
せ、これによってグリッド電極4と、第三電極をなす基
板1bや第三電極層6との電気的接続を図ることもでき
る。
In the case where the grid electrode 4 is formed by printing the paste-like conductive resin, the conductive resin forming the grid electrode 4 can be used as the contact material 9. For example, after forming the short-circuit preventing layer 8 on the inner peripheral wall of the contact hole 7 as described with reference to FIGS. 5 to 8, the grid electrode 4 is formed by printing with a paste-like conductive resin. Along with the printing, a paste-like conductive resin is allowed to enter the contact holes 7, whereby electrical connection between the grid electrode 4 and the substrate 1 b or the third electrode layer 6 serving as the third electrode can be achieved.

【0071】グリッド電極4は、できるだけ少ないシャ
ドウロスで良好な導電性を得るため、ワイヤー状導電性
材料で形成することが好ましい。ワイヤー状導電性材料
としては、例えばTi、Cr、Mo、W、Al、Ag、
Ni、Cu、Sn、Pt、Cu等の金属ワイヤーが好適
に用いられる。ワイヤー状導電性材料の径は50〜20
0μmであることが好ましい。最も好ましいワイヤー状
導電性材料は、上記金属ワイヤーに導電性樹脂の被覆を
施したものである。この金属ワイヤーに導電性樹脂の被
覆を施したワイヤー状導電性材料は、小さい径で良好な
導電性が得やすく(断面のアスペクト比が大きく)、し
かも金属ワイヤーからのマイグレーションを防止するこ
とができる。
The grid electrode 4 is preferably formed of a wire-shaped conductive material in order to obtain good conductivity with as little shadow loss as possible. Examples of the wire-shaped conductive material include Ti, Cr, Mo, W, Al, Ag,
Metal wires such as Ni, Cu, Sn, Pt, and Cu are preferably used. The diameter of the wire-shaped conductive material is 50 to 20
It is preferably 0 μm. The most preferred wire-shaped conductive material is a metal wire coated with a conductive resin. The wire-shaped conductive material obtained by coating the metal wire with a conductive resin can easily obtain good conductivity with a small diameter (large aspect ratio in cross section) and can prevent migration from the metal wire. .

【0072】グリッド電極4として金属ワイヤーに導電
性樹脂の被覆を施したワイヤー状導電性材料を用いる場
合、これを加熱下で圧接することで設けることが好まし
い。このようにすると、被覆材である導電性樹脂を用い
て第二電極層3に接着固定することができると共に、コ
ンタクトホール7内のコンタクト材料9に対しても確実
な一体化を図ることができる。特にコンタクト材料9が
導電性樹脂で、しかも上記金属ワイヤーを被覆している
導電性樹脂と相溶性のあるバインダー樹脂を用いたもの
であると、両者の一体化による確実な電気的接続を図り
やすい。
When a wire-like conductive material in which a metal wire is coated with a conductive resin is used as the grid electrode 4, it is preferable to provide the grid electrode 4 by pressing it under heating. By doing so, it is possible to adhere and fix to the second electrode layer 3 using the conductive resin which is a coating material, and it is possible to achieve reliable integration with the contact material 9 in the contact hole 7. . In particular, when the contact material 9 is a conductive resin and further uses a binder resin that is compatible with the conductive resin covering the metal wire, reliable electrical connection can be easily achieved by integrating the two. .

【0073】図1〜図3で説明したグリッド電極4は、
いずれも直線的な並列ライン状となっているが、グリッ
ド電極4の形態はこれに限らず、シャドウロスを抑えつ
つ第二電極層3の表面にほぼ均一に配置される形態であ
れば、例えば碁盤目状や蛇行したライン状等であっても
よい。
The grid electrode 4 described with reference to FIGS.
Each of them has a linear parallel line shape. However, the form of the grid electrode 4 is not limited to this. For example, if the grid electrode 4 is arranged almost uniformly on the surface of the second electrode layer 3 while suppressing shadow loss, for example, The shape may be a grid or a meandering line.

【0074】(7)コンタクトホール7 コンタクトホール7は、上記グリッド電極4で集められ
た電流を前記第三電極をなす基板1b又は前記第三電極
層6に導通させるための経路を形成するためのものであ
る。このコンタクトホール7は、前記第三電極をなす基
板1b又は前記第三電極層6を貫通している必要はな
い。また、コンタクトホール7が前記第二電極層3を貫
通していなくても、第二電極層3を介してグリッド電極
4を前記第三電極をなす基板1b又は前記第三電極層6
に接続することができる。従って、コンタクトホール7
は、本発明の第1においては、少なくとも前記半導体層
2、前記第一電極である基板1aおよび後述する絶縁層
5を貫通するものであればよく、本発明の第2において
は、少なくとも前記半導体層2、前記第一電極層10お
よび後述する絶縁層5を貫通するものであればよく、本
発明の第3においては、少なくとも前記半導体層2、前
記第一電極層10および前記基板1cを貫通するもので
あればよい。但し、本発明の第1〜第3のいずれにおい
ても、グリッド電極4との接続を確実にするためには、
図1〜図3に示されるように、第二電極層3をも貫通す
るものとしておくことが好ましい。
(7) Contact Hole 7 The contact hole 7 is used to form a path for conducting the current collected by the grid electrode 4 to the substrate 1 b forming the third electrode or the third electrode layer 6. Things. This contact hole 7 does not need to penetrate through the substrate 1b forming the third electrode or the third electrode layer 6. Even if the contact hole 7 does not penetrate the second electrode layer 3, the grid electrode 4 is connected to the substrate 1 b serving as the third electrode or the third electrode layer 6 via the second electrode layer 3.
Can be connected to Therefore, contact hole 7
In the first embodiment of the present invention, it suffices that the material penetrates at least the semiconductor layer 2, the substrate 1a as the first electrode, and an insulating layer 5 described later. In the second embodiment of the present invention, at least the semiconductor Any material may be used as long as it penetrates through the layer 2, the first electrode layer 10, and the insulating layer 5 described later. In the third embodiment of the present invention, at least the semiconductor layer 2, the first electrode layer 10, and the substrate 1c are penetrated. Anything should do. However, in any of the first to third embodiments of the present invention, in order to secure the connection with the grid electrode 4,
As shown in FIGS. 1 to 3, it is preferable to penetrate the second electrode layer 3 as well.

【0075】このようなコンタクトホール7の孔径は、
コンタクトホール7を介して行われるグリッド電極4と
前記第三電極をなす基板1bまたは前記第三電極層6と
の間の電気的接続を、電流による抵抗を無視できる程度
の良好な導電性をもって行える大きさであればよい。コ
ンタクトホール7を設けることによる起電力ロスを押え
る観点からすると、直径が50μm〜2mm程度である
ことが好ましく、前記グリッド電極4の幅もしくは径と
ほぼ同じか、これより小さな径でかつ上記電気的接続を
容易に行える径とすることが最も好ましい。
The diameter of such a contact hole 7 is
The electrical connection between the grid electrode 4 and the substrate 1b serving as the third electrode or the third electrode layer 6 through the contact hole 7 can be performed with good conductivity such that resistance due to current can be ignored. Any size is acceptable. From the viewpoint of suppressing the electromotive force loss due to the provision of the contact hole 7, the diameter is preferably about 50 μm to 2 mm, and is approximately the same as or smaller than the width or diameter of the grid electrode 4 and Most preferably, the diameter is such that connection can be easily performed.

【0076】コンタクトホール7の数は、グリッド電極
4の1つの独立した領域(他のグリッド電極4から分離
された一連のグリッド電極4の領域)に対して少なくと
も1つである。例えば図1〜図3に示されるような並列
ライン状のグリッド電極4の場合、1本1本が独立した
一連のものとなっていることから、各グリッド電極4毎
に少なくとも1つのコンタクトホール7が形成される。
また、例えば碁盤目状にグリッド電極4を形成した場
合、グリッド電極4全体が相互につながった一連のもの
となることから、全体に対して1つのコンタクトホール
7とすることもできる。
The number of the contact holes 7 is at least one for one independent region of the grid electrode 4 (region of the series of grid electrodes 4 separated from other grid electrodes 4). For example, in the case of parallel line-shaped grid electrodes 4 as shown in FIGS. 1 to 3, at least one contact hole 7 is provided for each grid electrode 4 since each one is an independent series. Is formed.
Further, for example, when the grid electrodes 4 are formed in a grid pattern, the entire grid electrodes 4 are connected to each other in a series, so that one contact hole 7 can be formed for the whole.

【0077】例えば、図1〜図3に示されるような並列
ライン状のグリッド電極4の場合、各グリッド電極4毎
に1つのコンタクトホール7とすると、コンタクトホー
ル7の数を最小とすることができるので好ましい。但
し、本発明においては、グリッド電極4の1つの独立し
た領域に対して2以上のコンタクトホール7を設けるこ
ともできる。図1〜図3に示されるような並列ライン状
のグリッド電極4毎に2以上のコンタクトホール7を設
ける場合、グリッド電極4の長さや導電性にもよるが、
通常、1本のグリッド電極4に対して4個以下で足り
る。
For example, in the case of parallel grid electrodes 4 as shown in FIGS. 1 to 3, if one contact hole 7 is provided for each grid electrode 4, the number of contact holes 7 can be minimized. It is preferable because it is possible. However, in the present invention, two or more contact holes 7 can be provided in one independent region of the grid electrode 4. When two or more contact holes 7 are provided for each parallel line-shaped grid electrode 4 as shown in FIGS. 1 to 3, it depends on the length and conductivity of the grid electrode 4.
Usually, four or less grid electrodes 4 are sufficient.

【0078】コンタクトホール7を設ける位置は、グリ
ッド電極4直下で、例えば図1〜図3に示されるような
並列ライン状のグリッド電極4の場合、各グリッド電極
4の中央部に設けることが好ましい。また、各グリッド
電極4に複数のコンタクトホール7を設ける場合、各グ
リッド電極4の両端部に設けたり、各グリッド電極4を
等間隔に区分する位置に設けることが好ましい。
The contact hole 7 is preferably provided immediately below the grid electrode 4, for example, in the case of a parallel line grid electrode 4 as shown in FIGS. 1 to 3, at the center of each grid electrode 4. . When a plurality of contact holes 7 are provided in each grid electrode 4, it is preferable to provide the contact holes 7 at both ends of each grid electrode 4 or at positions where the grid electrodes 4 are divided at equal intervals.

【0079】コンタクトホール7の形成には、例えばド
リル、エッチング、プレス、レーザー等の公知の穴開け
方法を利用することができる。500μm程度までの比
較的小口径のコンタクトホール7であればレーザーによ
る穴開けが好適であり、1mmを超えるような比較的大
口径のコンタクトホール7であればドリルやエッチング
による穴開けが好適である。
For forming the contact hole 7, a well-known hole forming method such as drilling, etching, pressing, and laser can be used. If the contact hole 7 has a relatively small diameter of up to about 500 μm, drilling by a laser is suitable, and if the contact hole 7 has a relatively large diameter of more than 1 mm, drilling or etching is suitable. .

【0080】(8)短絡防止層8 短絡防止層8は、例えば絶縁被覆を施した金属ワイヤー
等で前記第二電極層3と前記第三電極層6または前記第
三電極である基板1bとの間の電気的接続を図る場合に
は特に必要ではないが、一般的には、前記第一電極であ
る基板1aまたは前記第一電極層10と、前記第三電極
層6または前記第三電極である基板1bとの間の短絡に
よる起電力低下を防止するために設けておくことが好ま
しい。
(8) Short-Circuit Prevention Layer 8 The short-circuit prevention layer 8 is formed by, for example, a metal wire or the like coated with an insulation coating, which connects the second electrode layer 3 to the third electrode layer 6 or the substrate 1b as the third electrode. Although it is not particularly necessary to establish an electrical connection between them, generally, the first electrode or the substrate 1a or the first electrode layer 10 and the third electrode layer 6 or the third electrode It is preferably provided to prevent a reduction in electromotive force due to a short circuit with a certain substrate 1b.

【0081】短絡防止層8は、上記コンタクトホールの
内面に露出する前記第一電極をなす基板1aまたは前記
第一電極層10の面を覆って形成されるものである。短
絡防止層8は、上記第一電極をなす基板1aまたは第一
電極層10の露出面だけを覆うものでもよいが、コンタ
クトホール7内面のその他の部分をも覆ってしまうもの
でもよい。
The short-circuit prevention layer 8 is formed so as to cover the surface of the first electrode layer 10 or the substrate 1a constituting the first electrode exposed on the inner surface of the contact hole. The short-circuit preventing layer 8 may cover only the exposed surface of the substrate 1a serving as the first electrode or the first electrode layer 10, or may cover other portions of the inner surface of the contact hole 7.

【0082】短絡防止層8は、前記第一電極である基板
1aまたは前記第一電極層10と、前記第三電極層6ま
たは前記第三電極である基板1bとの間の短絡防止を図
ることができる高抵抗材料で構成されていればよく、こ
の高抵抗材料としては、例えばSiO2 、TiO2 等の
無機酸化物や、アクリル、ポリイミド等の合成樹脂等の
絶縁性材料や、半導体材料(例えば半導体層2を構成す
る半導体材料)を用いることができる。
The short-circuit prevention layer 8 prevents short-circuit between the substrate 1a or the first electrode layer 10 as the first electrode and the third electrode layer 6 or the substrate 1b as the third electrode. The high-resistance material may be an insulating material such as an inorganic oxide such as SiO 2 or TiO 2 , a synthetic resin such as acryl or polyimide, or a semiconductor material ( For example, a semiconductor material constituting the semiconductor layer 2) can be used.

【0083】短絡防止層8の形成方法としては、例えば
印刷、ディスペンサー塗布、電着、並びに、スパッタ等
の成膜手法等を用いることができる。図5および図6で
説明した方法で短絡防止層8を形成する場合、基板1a
の表面側にマスクを施した状態で上記絶縁性材料の電着
塗料液に浸漬し、基板1aの裏面とコンタクトホール7
内に電着させることで、絶縁層5と同時に短絡防止層8
を形成することができる。また、図7および図8で説明
した方法で短絡防止層8を形成する場合、半導体層2を
形成するための成膜手法によって形成されることにな
る。特に図5〜図8で説明したように、絶縁層5または
半導体層2の形成と同時に短絡防止層8をも形成する
と、積層工程を増加させることがなく、しかも余分な材
料を使用する必要もないので、製造効率の向上と、製造
コストの低減を図ることができる。
As a method for forming the short-circuit preventing layer 8, for example, printing, dispenser coating, electrodeposition, and a film forming technique such as sputtering can be used. When the short-circuit prevention layer 8 is formed by the method described with reference to FIGS.
In a state where a mask is applied to the front side of the substrate, the substrate is immersed in an electrodeposition coating liquid of the insulating material to form
Electrodeposition inside the insulating layer 5 and the short-circuit prevention layer 8
Can be formed. When the short-circuit prevention layer 8 is formed by the method described with reference to FIGS. 7 and 8, the short-circuit prevention layer 8 is formed by a film forming technique for forming the semiconductor layer 2. In particular, as described with reference to FIGS. 5 to 8, when the short-circuit prevention layer 8 is also formed at the same time as the formation of the insulating layer 5 or the semiconductor layer 2, the number of laminating steps is not increased, and it is not necessary to use an extra material. Therefore, it is possible to improve manufacturing efficiency and reduce manufacturing cost.

【0084】上記電着による方法は、コンタクトホール
7内にのみ選択的に短絡防止層8を形成しやすいことか
ら、上記絶縁層5の形成と同時に短絡防止層8を形成す
る時のみならず、絶縁層5の形成とは別に短絡防止層8
を形成する場合や、絶縁層5を有しない図3の光起電力
素子における短絡防止層8の形成にも有効である。例え
ば図2のように第三電極をなす基板1bを用いた光起電
力素子とする場合に、基板1bに絶縁層5、第一電極層
10、半導体層2および第二電極層3を積層した後コン
タクトホール7を形成し(基板1bは貫通していなくて
もよい)、このコンタクトホール7に電着によって短絡
防止層8を形成することができる。また、図3のような
絶縁性の基板1cを用いた光起電力素子とする場合に、
基板1cに第一電極層10、半導体層2、第二電極層3
および第三電極層6を形成した後コンタクトホール7を
形成し、このコンタクトホール7に電着によって短絡防
止層8を形成することができる。
The above-described electrodeposition method can easily form the short-circuit prevention layer 8 selectively only in the contact hole 7. Apart from the formation of the insulating layer 5, the short-circuit preventing layer 8
Is effective in forming the short-circuit preventing layer 8 in the photovoltaic element of FIG. For example, when a photovoltaic element using a substrate 1b serving as a third electrode as shown in FIG. 2 is formed, an insulating layer 5, a first electrode layer 10, a semiconductor layer 2, and a second electrode layer 3 are laminated on the substrate 1b. Thereafter, a contact hole 7 is formed (the substrate 1b does not have to penetrate), and a short-circuit preventing layer 8 can be formed in the contact hole 7 by electrodeposition. When a photovoltaic element using an insulating substrate 1c as shown in FIG.
First electrode layer 10, semiconductor layer 2, second electrode layer 3 on substrate 1c
After forming the third electrode layer 6, a contact hole 7 is formed, and a short-circuit prevention layer 8 can be formed in the contact hole 7 by electrodeposition.

【0085】短絡防止層8の厚みとしては、コンタクト
ホール7の内周面の凹凸を被覆でき、良好な短絡防止性
能が得られるよう、5〜20μm程度が好ましい。
The thickness of the short-circuit prevention layer 8 is preferably about 5 to 20 μm so that irregularities on the inner peripheral surface of the contact hole 7 can be covered and good short-circuit prevention performance can be obtained.

【0086】(9)コンタクト材料9 コンタクト材料9は、前記グリッド電極4と前記第三電
極層6または第三電極をなす基板1bとの間を電気的に
接続するために前記コンタクトホール7内に設けられる
もので、上記短絡防止層8を施したコンタクトホール7
内に設けることが好ましい。
(9) Contact Material 9 The contact material 9 is provided in the contact hole 7 for electrically connecting the grid electrode 4 and the third electrode layer 6 or the substrate 1b forming the third electrode. The contact hole 7 provided with the short-circuit prevention layer 8 is provided.
It is preferable to provide it inside.

【0087】このコンタクト材料9は電気抵抗が小さい
ことが望ましく、具体的には抵抗値が10-2〜10-6Ω
cm程度であることが好ましい。コンタクト材料9は、
上記短絡防止層8を施したコンタクトホール7に、内周
面への付着層もしくは充填物として設けることができ
る。具体的には、例えば銀メッキ、銅メッキ等金属メッ
キやペースト状の導電性樹脂を用いたスクリーン印刷や
ディスペンサー塗布等によって設けることができる。
It is desirable that the contact material 9 has a small electric resistance, specifically, a resistance value of 10 −2 to 10 −6 Ω.
cm. The contact material 9 is
The contact hole 7 provided with the short-circuit prevention layer 8 can be provided as an adhesion layer or a filling material on the inner peripheral surface. Specifically, it can be provided by, for example, metal plating such as silver plating or copper plating, screen printing using a paste-like conductive resin, or dispenser application.

【0088】確実な電気的接続を得るためには、コンタ
クト導電材料9を、短絡防止層8を施したコンタクトホ
ール7内へ充填しておくことが好ましい。このコンタク
トホール7への充填のしやすさからすると、コンタクト
材料9として、上記ペースト状の導電性樹脂をスクリー
ン印刷やディスペンサー塗布等によって充填することが
好ましい。コンタクトホール7上への1度の印刷や塗布
でコンタクトホール7を十分満たせない場合には複数回
印刷や塗布を繰り返すことで必要量の導電性樹脂を充填
することができる。導電性樹脂は、前記グリッド電極4
の項で説明したものと同様であるが、コンタクト材料9
としては銀、銅、カーボンから選ばれる少なくとも1つ
の導電性粒子を含むものが好適に用いられる。
In order to obtain a reliable electric connection, it is preferable that the contact conductive material 9 is filled in the contact hole 7 provided with the short circuit prevention layer 8. In view of the ease of filling the contact holes 7, it is preferable to fill the paste-like conductive resin as the contact material 9 by screen printing, dispenser application, or the like. If the contact hole 7 cannot be sufficiently filled by a single printing or coating on the contact hole 7, the necessary amount of conductive resin can be filled by repeating the printing or coating a plurality of times. The conductive resin is provided on the grid electrode 4.
Is the same as that described in the section, but the contact material 9
A material containing at least one conductive particle selected from silver, copper, and carbon is preferably used.

【0089】(10)絶縁層5 絶縁層5は、導電性の基板1a,1bの場合に用いられ
るもので、それを構成する絶縁材料としては、例えばS
iO2 、TiO2 等の無機酸化物や、アクリル、ポリイ
ミド等の合成樹脂を用いることができる。また、絶縁層
5の形成には、例えば印刷、ディスペンサー、電着、並
びに、スパッタ等の成膜手法等を用いることができる。
(10) Insulating Layer 5 The insulating layer 5 is used in the case of the conductive substrates 1a, 1b.
Inorganic oxides such as TiO 2 and TiO 2 and synthetic resins such as acrylic and polyimide can be used. In addition, for forming the insulating layer 5, for example, a film forming technique such as printing, dispenser, electrodeposition, and sputtering can be used.

【0090】[0090]

【実施例】実施例1 図1に示す構成のpin接合型シングルセル構成の光起
電力素子を図5に示す工程で作製した。
EXAMPLE 1 A photovoltaic element having a pin junction type single cell configuration shown in FIG. 1 was manufactured by the steps shown in FIG.

【0091】まず、十分に脱脂、洗浄を行ったSUS4
30BA製の板(厚み0.2mm)を不図示のDCスパ
ッタ装置に入れ、厚さ4000ÅのAlと、厚さ400
0ÅのZnOを順次積層して反射層を形成し、導電性の
基板1aとした。この基板1aをスパッタ装置から取り
出し、RFプラズマCVD成膜装置に入れて、n層、i
層、p層の順で堆積を行い、半導体層2を形成した。
First, SUS4 which has been sufficiently degreased and washed
A plate (thickness: 0.2 mm) made of 30BA is placed in a DC sputtering device (not shown), and a 4000-mm thick Al and a 400 mm thick
A reflective layer was formed by sequentially laminating ZnO at 0 ° to form a conductive substrate 1a. The substrate 1a is taken out of the sputtering apparatus and put in an RF plasma CVD film forming apparatus, where the n layer, i
A semiconductor layer 2 was formed by depositing layers in this order.

【0092】次いで、抵抗加熱の蒸着装置に入れて、酸
素を導入しながら1×10-4Torrの内圧に保ち、I
nとSnの合金を抵抗加熱により蒸着し、上記半導体層
2上に、反射防止効果を兼ねた機能を有する透明なIT
Oの第二電極層3を700Åの厚さに堆積した。前記S
US430BA製の板は長尺のコイル状に巻かれた帯状
のもので、第二電極層3形成までは長尺のままロール・
ツー・ロールで形成を行なった。
Then, the substrate was placed in a resistance heating evaporation apparatus and maintained at an internal pressure of 1 × 10 −4 Torr while introducing oxygen.
An alloy of n and Sn is deposited by resistance heating, and a transparent IT having a function also as an anti-reflection effect is formed on the semiconductor layer 2.
A second electrode layer 3 of O was deposited to a thickness of 700 °. Said S
The plate made of US430BA is a belt-shaped plate wound in a long coil shape.
Forming was performed with two rolls.

【0093】得られた積層体を10cm角の大きさにプ
レス切断機で切断した後、YAGレーザー光(波長1.
06μm)を直径300μmの径のスポットに絞り、パ
ルス状に発振させて、第二電極層3から基板1aまで全
体を貫通した直径300μmのコンタクトホール7を形
成した。コンタクトホール7は、10cm角の基板1a
の中央に5mm間隔で横一列に19個形成した。YAG
レーザー光は、光ファイバーをXYロボットを用いて所
定の位置に移動させて照射した。
After the obtained laminate was cut into a size of 10 cm square by a press cutter, YAG laser light (wavelength 1.
06 μm) was squeezed into a spot having a diameter of 300 μm, and oscillated in a pulse form to form a contact hole 7 having a diameter of 300 μm penetrating from the second electrode layer 3 to the substrate 1a. The contact hole 7 is a 10 cm square substrate 1a.
19 were formed in a horizontal line at an interval of 5 mm at the center. YAG
The laser light was emitted by moving the optical fiber to a predetermined position using an XY robot.

【0094】次に、第二電極層3側にプラスチックマグ
ネットシートを貼り合わせることで第二電極層3の表面
にマスクを施し、アクリル樹脂からなる電着塗料液に浸
漬し、第二電極層3の表面に電着塗料液が付着すること
を防ぎつつ、基板1aの裏面とコンタクトホール7の内
側のみを電着塗料と接触させた。この状態で電界をか
け、基板1aの裏面に絶縁層5、コンタクトホール7の
内周壁に短絡防止層8をそれぞれアクリル樹脂で厚さ2
0μmに形成した。
Next, the surface of the second electrode layer 3 is masked by bonding a plastic magnet sheet to the second electrode layer 3 side, and immersed in an electrodeposition coating solution made of acrylic resin. The electrodeposition coating liquid was prevented from adhering to the surface of the substrate 1a, and only the back surface of the substrate 1a and the inside of the contact hole 7 were brought into contact with the electrodeposition coating liquid. In this state, an electric field is applied, and an insulating layer 5 is formed on the back surface of the substrate 1a, and a short-circuit preventing layer 8 is formed on the inner peripheral wall of the contact hole 7 with an acrylic resin.
It was formed to 0 μm.

【0095】上記絶縁層5と短絡防止層8の形成後、厚
み35μmの銅箔を加熱ローラーで絶縁層5に押し付け
て貼り合わせることで、絶縁層5上に第三電極層6を形
成した。
After the formation of the insulating layer 5 and the short-circuit preventing layer 8, a third electrode layer 6 was formed on the insulating layer 5 by pressing a 35 μm-thick copper foil against the insulating layer 5 with a heating roller and bonding them together.

【0096】その後、熱風オーブンで200℃で30分
間加熱することで、絶縁層5および短絡防止層8を硬化
させた。
Thereafter, the insulating layer 5 and the short-circuit preventing layer 8 were cured by heating at 200 ° C. for 30 minutes in a hot air oven.

【0097】上記硬化処理の終わった基板1aをスクリ
ーン印刷機にセットし、スクリーン印刷で各コンタクト
ホール7上にペースト状の導電性樹脂の点状印刷を施
し、各コンタクトホール7内に、コンタクト材料9とし
てこの導電性樹脂を充填した。本実施例で用いた導電性
樹脂は、バインダー樹脂としてのエポキシ樹脂にカーボ
ンの粒子を分散させたものを用いた。印刷後、温度を2
00℃に保持した熱風オーブンに入れ、コンタクトホー
ル7内の導電性樹脂を加熱硬化させた。該導電性樹脂の
加熱硬化後の比抵抗は、10Ωcmであった。
The cured substrate 1a is set on a screen printing machine, and a dot-like printing of a paste-like conductive resin is performed on each contact hole 7 by screen printing. As No. 9, the conductive resin was filled. The conductive resin used in this example was obtained by dispersing carbon particles in an epoxy resin as a binder resin. After printing, set the temperature to 2
The conductive resin in the contact hole 7 was heated and cured in a hot air oven maintained at 00 ° C. The specific resistance of the conductive resin after heat curing was 10 Ωcm.

【0098】さらに、上記と同様の導電性樹脂で直径1
00μmの銅ワイヤーを被覆したワイヤー状導電材料を
グリッド電極4として、各々1個のコンタクトホール7
の直上を通る5mmピッチの並列ライン状に第二電極層
3の上に19本配置し、1kg/cm2 の圧力をかけな
がら200℃で10分間加熱して固定した。
Further, the same conductive resin as described above is used, and the diameter is 1 mm.
A wire-shaped conductive material coated with a copper wire of 00 μm is used as a grid electrode 4, and one contact hole 7 is provided for each.
19 were arranged on the second electrode layer 3 in a parallel line of 5 mm pitch passing directly above and fixed by heating at 200 ° C. for 10 minutes while applying a pressure of 1 kg / cm 2 .

【0099】以上のようにして、図1に示す構成の10
cm×10cm角の光起電力素子を10枚作製した。
As described above, the configuration of FIG.
Ten photovoltaic elements of cm × 10 cm square were produced.

【0100】次に、各光起電力素子の樹脂封止(エンカ
プシュレーション)を以下のように行って試料とした。
Next, resin encapsulation of each photovoltaic element was performed as follows to obtain a sample.

【0101】まず、上記光起電力素子の上下にEVAを
積層した。次いで、光入射面側にフッ素樹脂フィルムを
積層し、裏面側には金属製のプレートを積層した後、真
空ラミネーターに投入して150℃で60分間保持し、
真空ラミネーションを行った。得られた試料の光入射側
の面はEVA樹脂が充分に充填されていた。
First, EVA was laminated above and below the photovoltaic element. Then, after laminating a fluororesin film on the light incident surface side and laminating a metal plate on the back surface side, put in a vacuum laminator and hold at 150 ° C. for 60 minutes,
Vacuum lamination was performed. The surface on the light incident side of the obtained sample was sufficiently filled with the EVA resin.

【0102】得られた試料の初期特性をJISC893
5のアモルファス太陽電池モジュールの出力測定方法に
従って測定した。
The initial characteristics of the obtained sample were measured according to JIS C893.
The output was measured according to the method for measuring the output of the amorphous solar cell module of No. 5.

【0103】AM1.5グローバルの太陽光スペクトル
で100mW/cm2 の光量のSPIRE社製疑似太陽
光源(以下「シミュレータ」と呼ぶ)を用いて太陽電池
特性を測定し、変換効率を求めたところ7.5%±0.
5%であり、良好な特性で、ばらつきも少なかった。ま
た、シャドーロスは4.5%であった。
The conversion efficiency was determined by measuring the solar cell characteristics using a pseudo solar light source (hereinafter referred to as “simulator”) manufactured by SPIRE having a light intensity of 100 mW / cm 2 in the AM1.5 global sunlight spectrum. 0.5% ± 0.
5%, good characteristics and little variation. The shadow loss was 4.5%.

【0104】比較例l 次に、比較のために、バスバーと、実施例1と同様のワ
イヤー状のグリッド電極とを用いた光起電力素子を以下
のようにして作製した。
Comparative Example l Next, for comparison, a photovoltaic element using a bus bar and the same wire-like grid electrode as in Example 1 was manufactured as follows.

【0105】実施例1と同様の基板上に、実施例1と同
様にして第二電極層までを形成し、10cm角に切断し
た後、粘着剤付の絶縁層を基板の両端全長に亙ってに貼
り付けた。その後、実施例1と同様にしてグリッド電極
を取り付け、さらに厚み200μm、幅1.8mmの銅
箔のバスバーを上記絶縁層に対応する位置に積層し、1
0cm×10cm角の光起電力素子を10枚作製した。
On the same substrate as in Example 1, up to the second electrode layer was formed in the same manner as in Example 1, cut into a 10 cm square, and an insulating layer with an adhesive was applied over the entire length of both ends of the substrate. I stuck it. Thereafter, a grid electrode was attached in the same manner as in Example 1, and a bus bar made of copper foil having a thickness of 200 μm and a width of 1.8 mm was laminated at a position corresponding to the insulating layer.
Ten photovoltaic elements of 0 cm × 10 cm square were produced.

【0106】次に、各光起電力素子のエンカプシュレー
ションを実施例1と同様に行って試料とした。
Next, encapsulation of each photovoltaic element was performed in the same manner as in Example 1 to obtain a sample.

【0107】得られた試料の初期特性を実施例1と同様
の手順で測定したところ、シャドーロスが8.0%と大
きいため、実施例1に比較して変換効率が7.2%±
0.5%と低いものであった。
When the initial characteristics of the obtained sample were measured in the same procedure as in Example 1, the shadow loss was as large as 8.0%, so that the conversion efficiency was 7.2% ± as compared with Example 1.
It was as low as 0.5%.

【0108】実施例2 実施例1と同じ基板1aの表面に、実施例1と同様にし
て半導体層2および第二電極層3を順次積層し、10c
m角に切断した後、この10cm角の積層体を貫通する
直径500μmのコンタクトホール7をNCドリルによ
り実施例1と同様の位置に形成し、さらに実施例1と同
様にして絶縁層5および短絡防止層8と第三電極層6と
を形成した。
Example 2 A semiconductor layer 2 and a second electrode layer 3 were sequentially laminated on the surface of the same substrate 1a as in Example 1 in the same manner as in Example 1,
After cutting into an m-square, a contact hole 7 having a diameter of 500 μm penetrating the 10-cm-square laminate is formed at the same position as in the first embodiment by an NC drill, and the insulating layer 5 and the short circuit are formed in the same manner as the first embodiment The prevention layer 8 and the third electrode layer 6 were formed.

【0109】上記第三電極層6の形成後、エポキシ樹脂
と銀粒子とからなるペースト状の導電性樹脂を実施例1
と同様にスクリーン印刷し、コンタクト材料9としてコ
ンタクトホール7に充填した後、実施例1と同じグリッ
ド電極4を実施例1と同様にして形成し、10cm×1
0cm角の図1に示される構成の光起電力素子を10枚
作製した。
After the formation of the third electrode layer 6, a paste-like conductive resin made of an epoxy resin and silver particles was used in Example 1.
After screen printing in the same manner as described above and filling the contact holes 7 as the contact material 9, the same grid electrode 4 as in Example 1 was formed in the same manner as in Example 1, and 10 cm × 1
Ten photovoltaic elements having the configuration shown in FIG. 1 and having a size of 0 cm square were manufactured.

【0110】次に、各光起電力素子のエンカプシュレー
ションを実施例1と同様に行って試料とした。
Next, encapsulation of each photovoltaic element was performed in the same manner as in Example 1 to obtain a sample.

【0111】得られた試料の初期特性を実施例1と同様
に測定したところ、変換効率は7.3%±1.5%と良
好で、ばらつきも少なかった。
The initial characteristics of the obtained sample were measured in the same manner as in Example 1. As a result, the conversion efficiency was as good as 7.3% ± 1.5%, and the variation was small.

【0112】実施例3 実施例1と同じ基板1aの表面上に、実施例1と同様に
して半導体層2および第二電極層3を順次積層し、10
cm角に切断した後、この10cm角の積層体を貫通す
る直径800μmのコンタクトホール7をCO2 レーザ
ーにより実施例1と同様の位置に形成し、さらに実施例
1と同様にして絶縁層5および短絡防止層8と第三電極
層6とを形成した。
Example 3 A semiconductor layer 2 and a second electrode layer 3 were sequentially laminated on the same surface of the substrate 1a as in Example 1 in the same manner as in Example 1,
After cutting into a 10 cm square, a contact hole 7 having a diameter of 800 μm penetrating the 10 cm square laminated body was formed at the same position as in the first embodiment by using a CO 2 laser. The short-circuit prevention layer 8 and the third electrode layer 6 were formed.

【0113】上記第三電極層6の形成後、エポキシ樹脂
と銀粒子とからなるペースト状の導電性樹脂を用い、幅
500μm、厚み20μmで、各々1個のコンタクトホ
ール7の直上を通る第二電極層3上の位置に、5mmピ
ッチの並列ライン状に19本スクリーン印刷した。この
印刷時に、グリッド電極4を構成する導電性樹脂の一部
がコンタクトホール7内に入り込み、コンタクト材料9
として第三電極層6と接触接合されるようにした。印刷
した導電性樹脂を加熱硬化させてグリッド電極4を形成
し、10cm×10cm角の光起電力素子を10枚作製
した。
After the formation of the third electrode layer 6, a paste-like conductive resin made of an epoxy resin and silver particles is used, and has a width of 500 μm and a thickness of 20 μm, each of which passes directly above one contact hole 7. Nineteen screen prints were formed in positions on the electrode layer 3 in parallel lines at a pitch of 5 mm. At the time of this printing, a part of the conductive resin forming the grid electrode 4 enters the contact hole 7 and the contact material 9
And the third electrode layer 6 was contacted and joined. The printed conductive resin was heated and cured to form the grid electrode 4, and ten photovoltaic elements of 10 cm × 10 cm square were manufactured.

【0114】次に、各光起電力素子のエンカプシュレー
ションを実施例1と同様に行って試料とした。
Next, encapsulation of each photovoltaic element was performed in the same manner as in Example 1 to obtain a sample.

【0115】得られた試料の初期特性を実施例1と同様
に測定したところ、変換効率は7.2%±0.8%と良
好で、ばらつきも少なかった。
The initial characteristics of the obtained sample were measured in the same manner as in Example 1. As a result, the conversion efficiency was as good as 7.2% ± 0.8%, and the variation was small.

【0116】実施例4 図2に示す構成のpin接合型シングルセル構成の光起
電力素子を図7に示す工程で作製した。
Example 4 A pin junction type single cell photovoltaic device having the structure shown in FIG. 2 was manufactured by the process shown in FIG.

【0117】実施例1と同じSUS430BA製の板を
第三電極をなす基板1bとし、この基板1bの表面にS
iO2 をスパッタ法により堆積して絶縁層5を形成した
後、この絶縁層5上に厚さ4000ÅのAlと、厚さ4
000ÅのZnOを順次積層して第一電極層10を形成
し、10cm角に切断した。
The same plate made of SUS430BA as in Example 1 was used as the substrate 1b serving as the third electrode.
After depositing iO 2 by a sputtering method to form an insulating layer 5, an Al having a thickness of 4000 °
The first electrode layer 10 was formed by sequentially laminating 000 ° of ZnO and cut into 10 cm squares.

【0118】次に、上記10cm角の積層体を貫通する
直径200μmのコンタクトホール7を実施例1と同様
にして実施例1と同様の位置に形成してから、実施例1
と同様にして第一電極層10上に半導体層2を形成し
た。この半導体層2の形成時に、半導体材料がコンタク
トホール7の内壁面にも付着し、短絡防止層8も形成す
ることができた。
Next, a contact hole 7 having a diameter of 200 μm penetrating the 10-cm square laminate is formed at the same position as in the first embodiment in the same manner as in the first embodiment.
The semiconductor layer 2 was formed on the first electrode layer 10 in the same manner as described above. During the formation of the semiconductor layer 2, the semiconductor material adhered to the inner wall surface of the contact hole 7, and the short-circuit prevention layer 8 was also formed.

【0119】上記半導体層2と短絡防止層8の形成後、
コンタクトホール7を閉鎖しないように、第二電極層3
を実施例1と同じ手法で半導体層2上に形成した後、基
板1bの裏面側から印刷した以外は実施例1と同様にし
て、各コンタクトホール7内にコンタクト材料9として
導電性樹脂を充填し、さらに実施例1と同様にしてグリ
ッド電極4を第二電極層3上に形成して、10cm×1
0cm角の図2に示す構成の光起電力素子を10枚製造
した。
After the formation of the semiconductor layer 2 and the short-circuit prevention layer 8,
In order not to close the contact hole 7, the second electrode layer 3
Is formed on the semiconductor layer 2 in the same manner as in Example 1, and then the conductive resin is filled as the contact material 9 in each contact hole 7 in the same manner as in Example 1 except that printing is performed from the back side of the substrate 1b. Then, a grid electrode 4 was formed on the second electrode layer 3 in the same manner as in Example 1, and a 10 cm × 1
Ten photovoltaic elements having the configuration shown in FIG. 2 and having a size of 0 cm square were manufactured.

【0120】次に、各光起電力素子のエンカプシュレー
ションを実施例1と同様に行って試料とした。
Next, encapsulation of each photovoltaic element was performed in the same manner as in Example 1 to obtain a sample.

【0121】得られた試料の初期特性を実施例1と同様
に測定したところ、変換効率は7.9%±0.9%と良
好で、ばらつきも少なかった。
When the initial characteristics of the obtained sample were measured in the same manner as in Example 1, the conversion efficiency was as good as 7.9% ± 0.9%, and the variation was small.

【0122】実施例5 実施例1と同じSUS430BA製の板を第三電極をな
す基板1bとし、この基板1bの表面にSiO2 をスパ
ッタ法により堆積して絶縁層5を形成した後、この絶縁
層5上に厚さ4000ÅのAlと、厚さ4000ÅのZ
nOを順次積層して第一電極層10を形成し、さらに実
施例1と同様にして半導体層2および第二電極層3を順
次第一電極層10上に形成した。
Example 5 The same plate made of SUS430BA as in Example 1 was used as the substrate 1b serving as the third electrode, and SiO 2 was deposited on the surface of the substrate 1b by sputtering to form the insulating layer 5, and then the insulating layer 5 was formed. 4000 mm thick Al and 4000 mm thick Z on layer 5
The first electrode layer 10 was formed by sequentially laminating nO, and the semiconductor layer 2 and the second electrode layer 3 were sequentially formed on the first electrode layer 10 in the same manner as in Example 1.

【0123】次に、上記積層体を10cm角に切断し、
この10cm角の積層体に直径200μmのコンタクト
ホール7を第2高調波のYAGレーザー(波長0.53
μm)により実施例1と同様の位置に形成した。このコ
ンタクトホール7は基板1bは貫通しないで絶縁層5、
第一電極層10、半導体層2および第二電極層3のみを
貫通した孔として形成した。
Next, the laminate was cut into 10 cm squares.
A contact hole 7 having a diameter of 200 μm is formed in the 10 cm square laminate with a second harmonic YAG laser (wavelength 0.53
μm) at the same position as in Example 1. This contact hole 7 does not penetrate through the substrate 1b, but the insulating layer 5,
It was formed as a hole penetrating only the first electrode layer 10, the semiconductor layer 2, and the second electrode layer 3.

【0124】上記コンタクトホール7の形成後、絶縁性
塗料を用いたスクリーン印刷により、各コンタクトホー
ル7の内周壁に短絡防止層8を形成してから、実施例1
と同様にして、各コンタクトホール7内にコンタクト材
料9として導電性樹脂を充填し、さらにグリッド電極4
を第二電極層3上に形成して、10cm×10cm角の
光起電力素子を10枚製造した。
After the formation of the contact holes 7, the short circuit prevention layer 8 was formed on the inner peripheral wall of each contact hole 7 by screen printing using an insulating paint.
In the same manner as described above, each contact hole 7 is filled with a conductive resin as a contact material 9,
Was formed on the second electrode layer 3 to manufacture ten photovoltaic elements of 10 cm × 10 cm square.

【0125】次に、各光起電力素子のエンカプシュレー
ションを実施例1と同様に行って試料とした。
Next, encapsulation of each photovoltaic element was performed in the same manner as in Example 1 to obtain a sample.

【0126】得られた試料の初期特性を実施例1と同様
に測定したところ、変換効率は7.9%±0.9%と良
好で、ばらつきも少なかった。
When the initial characteristics of the obtained sample were measured in the same manner as in Example 1, the conversion efficiency was as good as 7.9% ± 0.9%, and the variation was small.

【0127】実施例6 次に、図3に示す構成のpin接合型シングルセル構成
の光起電力素子を図8に示す手順で作製した。
Example 6 Next, a photovoltaic element having a pin junction type single cell configuration shown in FIG. 3 was produced by the procedure shown in FIG.

【0128】ポリイミド製の絶縁性の基板1cの表面上
に、実施例4と同様にして第一電極層10を形成し、1
0cm角に切断した後、この10cm角の積層体を貫通
する直径300μmのコンタクトホール7を実施例1と
同様にして同様の位置に形成した。
The first electrode layer 10 was formed on the surface of the insulating substrate 1c made of polyimide in the same manner as in Example 4.
After cutting into a 0 cm square, a contact hole 7 having a diameter of 300 μm penetrating the 10 cm square laminate was formed at the same position as in Example 1.

【0129】上記コンタクトホール7の形成後、コンタ
クトホール7を閉鎖しないように、半導体層2および第
二電極層3を第一電極層10上に順次実施例1と同様の
手法により形成した。この時、半導体層2を構成する半
導体材料はコンタクトホール7の内周壁にも付着し、短
絡防止層8が形成された。また、第二電極層3を構成す
るITOもこの短絡防止層8上に付着した。その後、基
板1cの裏面にアルミを蒸着し、第三電極層6を形成し
た。
After the formation of the contact hole 7, the semiconductor layer 2 and the second electrode layer 3 were sequentially formed on the first electrode layer 10 in the same manner as in Example 1 so as not to close the contact hole 7. At this time, the semiconductor material forming the semiconductor layer 2 also adhered to the inner peripheral wall of the contact hole 7, and the short-circuit prevention layer 8 was formed. Further, ITO constituting the second electrode layer 3 was also adhered on the short-circuit prevention layer 8. Thereafter, aluminum was deposited on the back surface of the substrate 1c to form the third electrode layer 6.

【0130】次に、基板1cの裏面側から印刷を行った
以外実施例1と同様にして、各コンタクトホール7内に
コンタクト材料9として導電性樹脂を充填し、さらに実
施例1と同様にしてグリッド電極4を第二電極層3上に
形成して、10cm×10cm角の図3に示す構成の光
起電力素子を10枚製造した。
Next, a conductive resin was filled as a contact material 9 in each contact hole 7 in the same manner as in Example 1 except that printing was performed from the back side of the substrate 1c. The grid electrode 4 was formed on the second electrode layer 3, and ten photovoltaic elements having a size of 10 cm × 10 cm and having the configuration shown in FIG. 3 were manufactured.

【0131】次に、各光起電力素子のエンカプシュレー
ションを実施例1と同様に行って試料とした。
Next, encapsulation of each photovoltaic element was performed in the same manner as in Example 1 to obtain a sample.

【0132】得られた試料の初期特性を実施例1と同様
に測定したところ、変換効率は6.5%±1.1%と良
好で、ばらつきも少なかった。
When the initial characteristics of the obtained sample were measured in the same manner as in Example 1, the conversion efficiency was as good as 6.5% ± 1.1%, and the variation was small.

【0133】比較例2 比較のために、図10に示す従来のスルーホールコンタ
クト型のpin接合型シングルセル構成の光起電力素子
を以下のようにして作製した。
Comparative Example 2 For comparison, a conventional photovoltaic element having a single cell structure of a pin junction type of a through-hole contact type shown in FIG. 10 was manufactured as follows.

【0134】まず、10cm×10cm角のポリイミド
フィルムからなる絶縁性の基板1cの表面に厚さ200
0Åのアルミニウムからなる第一電極層10をスパッタ
リング法により形成し、この積層体を貫通する直径10
0μmのコンタクトホール7をYAGレーザーにより5
mm間隔の格子状に19個×19個形成した。実施例1
ではコンタクトホール7の直径を300μmとしたが、
実施例1と同様の効率を得るためには孔径を小さくする
必要があるため100μmとした。
First, a 200-cm thick insulating substrate 1c made of a 10 cm × 10 cm square polyimide film was
A first electrode layer 10 made of 0 ° aluminum is formed by a sputtering method, and has a diameter of 10
0 μm contact hole 7 is formed by YAG laser
19 × 19 pieces were formed in a grid pattern at mm intervals. Example 1
Although the diameter of the contact hole 7 was set to 300 μm,
In order to obtain the same efficiency as in Example 1, it was necessary to reduce the hole diameter, so that it was set to 100 μm.

【0135】上記コンタクトホール7の形成後、コンタ
クトホール7を閉鎖しないように、CVD法により、ア
モルファスシリコンの半導体層2を形成した。この時、
半導体層2を構成する半導体材料はコンタクトホール7
の内周壁にも付着し、短絡防止層8が形成された。ま
た、半導体層2上にITOからなる第二電極層3をスパ
ッタリング法により形成した。この第二電極層3を構成
するITOは短絡防止層8上にも付着した。
After the formation of the contact hole 7, the amorphous silicon semiconductor layer 2 was formed by the CVD method so as not to close the contact hole 7. At this time,
The semiconductor material forming the semiconductor layer 2 is a contact hole 7
And the short-circuit preventing layer 8 was formed. Further, a second electrode layer 3 made of ITO was formed on the semiconductor layer 2 by a sputtering method. The ITO constituting the second electrode layer 3 also adhered on the short circuit prevention layer 8.

【0136】上記第二電極層3を形成した基板1cの裏
面に導電性樹脂のスクリーン印刷を施し、第三電極層6
の形成と、コンタクトホール7の底部における第三電極
層6と上記第二電極層3の接続とを行った。その後、第
三電極層6上に銅箔を接続してプラス端子を形成し、第
一電極層10にやはり銅箔を接続してマイナス端子を形
成し、10cm角の光起電力素子を10枚作製した。
Screen printing of a conductive resin is performed on the back surface of the substrate 1c on which the second electrode layer 3 is formed, and the third electrode layer 6
And connection between the third electrode layer 6 at the bottom of the contact hole 7 and the second electrode layer 3 was performed. Thereafter, a copper foil is connected to the third electrode layer 6 to form a plus terminal, and a copper foil is also connected to the first electrode layer 10 to form a minus terminal, and ten 10 cm square photovoltaic elements are formed. Produced.

【0137】次に、各光起電力素子のエンカプシュレー
ションを実施例1と同様に行って試料とした。
Next, encapsulation of each photovoltaic element was performed in the same manner as in Example 1 to obtain a sample.

【0138】得られた試料の初期特性を実施例1と同様
に測定したところ、実施例1と比較してシャント抵抗が
約40%低く、またシリーズ抵抗が約15%高く、この
ため変換効率が7.1%±1.5%と低く、ばらつきも
大きかった。この原因を解析したところ、シャント抵抗
が高い原因としては、コンタクトホール7の径が小さい
ため、その内壁に半導体材料が成膜されにくく、カバレ
ッジが不十分で、第二電極層3と第一電極層10が直接
接触して短絡している箇所を生じていることが分かっ
た。また、シリーズ抵抗が高い原因を解析したところ、
やはりコンタクトホール7の径が小さいため、その内壁
にITOが成膜されにくく、第二電極層3と第三電極層
6の接合が不良な箇所を生じていることが分かった。
When the initial characteristics of the obtained sample were measured in the same manner as in Example 1, the shunt resistance was lower by about 40% and the series resistance was higher by about 15% as compared with Example 1, so that the conversion efficiency was lower. It was as low as 7.1% ± 1.5%, and the variation was large. Analysis of the cause revealed that the reason for the high shunt resistance was that the diameter of the contact hole 7 was small, so that the semiconductor material was difficult to be formed on the inner wall of the contact hole 7, the coverage was insufficient, and the second electrode layer 3 and the first electrode It was found that the layer 10 was in direct contact, causing a short circuit. Also, when analyzing the cause of high series resistance,
Again, since the diameter of the contact hole 7 was small, it was found that ITO was difficult to be formed on the inner wall of the contact hole 7, and that a portion where the bonding between the second electrode layer 3 and the third electrode layer 6 was defective was generated.

【0139】以上のように、本比較例2のように、実施
例1のようなグリッド電極4を設けずにコンタクトホー
ル7のみで集電しようとする場合、スルーホール7をで
きるだけ小さくかつ多数形成することで効率の損失を少
なくすることはできるが、コンタクトホール7を小さく
することにより短絡部分や接続不良箇所を生じやすく、
変換効率を低下させたりばらつきを大きくすることが分
かった。
As described above, as in Comparative Example 2, when the current is to be collected only through the contact holes 7 without providing the grid electrode 4 as in Example 1, the through holes 7 are formed as small and as many as possible. By doing so, the loss of efficiency can be reduced, but by making the contact hole 7 smaller, short-circuited portions or poorly connected portions are likely to occur.
It has been found that the conversion efficiency is reduced and the variation is increased.

【0140】[0140]

【発明の効果】本発明は、以上説明した通りのものであ
り、バスバーを廃止できるため、バスバーに起因するシ
ャドーロスをなくすことができると同時に、極めて少な
い数のコンタクトホール7で済むことから、多数のコン
タクトホール7を密に形成して電気的接続を図る場合に
比して、コンタクトホール7による起電力ロスが極めて
小さいばかりか、製造が極めて容易であり、コンタクト
ホール7毎の電気的接続むらによるばらつきを防止する
ことができる。また、コンタクトホール7の内壁面に短
絡防止層8形成する場合に、絶縁層5または半導体層2
の形成と同時に短絡防止層8をも形成することができる
ので、積層工程を増加させることがなく、しかも余分な
材料を使用する必要もないので、製造効率の向上と、製
造コストの低減を図ることができる。
The present invention is as described above. Since the bus bar can be eliminated, shadow loss caused by the bus bar can be eliminated, and at the same time, only a very small number of contact holes 7 are required. Compared with the case where a large number of contact holes 7 are densely formed to achieve electrical connection, not only the electromotive force loss due to the contact holes 7 is extremely small, but also manufacturing is extremely easy, and electrical connection for each contact hole 7 is achieved. Variation due to unevenness can be prevented. When the short-circuit prevention layer 8 is formed on the inner wall surface of the contact hole 7, the insulating layer 5 or the semiconductor layer 2
Since the short-circuit prevention layer 8 can also be formed at the same time as the formation of the semiconductor device, the number of laminating steps is not increased, and there is no need to use an extra material, thereby improving the manufacturing efficiency and reducing the manufacturing cost. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1に係る光起電力素子の構成の一例
を模式的に示す図である。
FIG. 1 is a diagram schematically showing an example of a configuration of a photovoltaic device according to a first embodiment of the present invention.

【図2】本発明の第2に係る光起電力素子の構成の一例
を模式的に示す図である。
FIG. 2 is a diagram schematically illustrating an example of a configuration of a photovoltaic element according to a second embodiment of the present invention.

【図3】本発明の第3に係る光起電力素子の構成の一例
を模式的に示す図である。
FIG. 3 is a diagram schematically illustrating an example of a configuration of a photovoltaic element according to a third embodiment of the present invention.

【図4】図1に示される光起電力素子を直列化した構成
の一例を模式的に示す図である。
FIG. 4 is a diagram schematically illustrating an example of a configuration in which the photovoltaic elements illustrated in FIG. 1 are serialized.

【図5】図1に示される光起電力素子の製造手順の一例
を示す図である。
FIG. 5 is a diagram showing an example of a manufacturing procedure of the photovoltaic device shown in FIG.

【図6】図1に示される光起電力素子の製造手順の他の
例を示す図である。
FIG. 6 is a diagram showing another example of a manufacturing procedure of the photovoltaic device shown in FIG.

【図7】図2に示される光起電力素子の製造手順の一例
を示す図である。
FIG. 7 is a diagram showing an example of a manufacturing procedure of the photovoltaic device shown in FIG.

【図8】図3に示される光起電力素子の製造手順の一例
を示す図である。
FIG. 8 is a diagram showing an example of a manufacturing procedure of the photovoltaic device shown in FIG.

【図9】本発明第1に係る光起電力素子の構成の他の例
を模式的に示す図である。
FIG. 9 is a diagram schematically showing another example of the configuration of the photovoltaic element according to the first embodiment of the present invention.

【図10】比較例2で作製した従来の光起電力素子を模
式的に示す図である。
FIG. 10 is a diagram schematically illustrating a conventional photovoltaic element manufactured in Comparative Example 2.

【符号の説明】[Explanation of symbols]

1a 基板(第一電極をなす基板) 1b 基板(第三電極をなす基板) 1c 基板(絶縁性基板) 2 半導体層 3 第二電極層 4 グリッド電極 5 絶縁層 6 第三電極層 7 コンタクトホール 8 短絡防止層 9 コンタクト材料 10 第一電極層 1a Substrate (substrate forming first electrode) 1b Substrate (substrate forming third electrode) 1c substrate (insulating substrate) 2 semiconductor layer 3 second electrode layer 4 grid electrode 5 insulating layer 6 third electrode layer 7 contact hole 8 Short-circuit prevention layer 9 Contact material 10 First electrode layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹山 祥史 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 都築 幸司 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 清水 孝一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5F051 AA04 AA05 FA10 FA13 FA15 GA02 GA03 HA20 JA06  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshifumi Takeyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Koji Tsuzuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside (72) Inventor Koichi Shimizu 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term (reference) 5F051 AA04 AA05 FA10 FA13 FA15 GA02 GA03 HA20 JA06

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 第一電極をなす導電性の基板の一方の面
上に、少なくとも1つのpinまたはpn半導体接合を
有する半導体層と第二電極層とグリッド電極とが順次設
けられていると共に、前記基板の他方の面に絶縁層を介
して第三電極層が形成されており、少なくとも前記半導
体層、前記基板および前記絶縁層を貫通するコンタクト
ホールを介して、前記グリッド電極と第三電極層とが電
気的に接続されていることを特徴とする光起電力素子。
At least one semiconductor layer having a pin or pn semiconductor junction, a second electrode layer, and a grid electrode are sequentially provided on one surface of a conductive substrate forming a first electrode, A third electrode layer is formed on the other surface of the substrate with an insulating layer interposed therebetween, and the grid electrode and the third electrode layer are formed at least through a contact hole penetrating the semiconductor layer, the substrate and the insulating layer. Are electrically connected to each other.
【請求項2】 導電性の基板の一方の面上に、少なくと
も1つのpinまたはpn半導体接合を有する半導体層
と第二電極層とグリッド電極とが順次設けられていると
共に、前記基板と前記半導体層の間に、前記基板との間
に絶縁層を介在させて第一電極層が設けられていること
で前記基板が第三電極をなしており、少なくとも前記半
導体層、前記第一電極層および前記絶縁層を貫通するコ
ンタクトホールを介して、前記グリッド電極と第三電極
である基板とが電気的に接続されていることを特徴とす
る光起電力素子。
2. A semiconductor substrate having at least one pin or pn semiconductor junction, a second electrode layer, and a grid electrode are sequentially provided on one surface of a conductive substrate, and the substrate and the semiconductor are provided. Between the layers, the substrate forms a third electrode by providing a first electrode layer with an insulating layer interposed between the substrate and the substrate, at least the semiconductor layer, the first electrode layer and A photovoltaic element, wherein the grid electrode and a substrate serving as a third electrode are electrically connected through a contact hole penetrating the insulating layer.
【請求項3】 絶縁性の基板の一方の面上に形成された
第一電極層上に、少なくとも1つのpinまたはpn半
導体接合を有する半導体層と第二電極層とグリッド電極
とが順次設けられていると共に、前記基板の他方の面に
第三電極層が形成されており、少なくとも前記半導体
層、前記第一電極層および前記基板を貫通するコンタク
トホールを介して、前記グリッド電極と第三電極層とが
電気的に接続されていることを特徴とする光起電力素
子。
3. A semiconductor layer having at least one pin or pn semiconductor junction, a second electrode layer, and a grid electrode are sequentially provided on a first electrode layer formed on one surface of an insulating substrate. And a third electrode layer is formed on the other surface of the substrate, and the grid electrode and the third electrode are formed at least through a contact hole penetrating the semiconductor layer, the first electrode layer, and the substrate. A photovoltaic element characterized by being electrically connected to a layer.
【請求項4】 請求項1〜3いずれかの光起電力素子の
複数個が、相隣接する当該光起電力素子間の第一電極で
ある基板または第一電極層と第三電極層または第三電極
である基板が電気的に接続されて直列されていることを
特徴とする光起電力素子。
4. A substrate or a first electrode layer and a third electrode layer or a first electrode, wherein a plurality of the photovoltaic elements according to any one of claims 1 to 3 is a first electrode between adjacent photovoltaic elements. A photovoltaic device in which substrates serving as three electrodes are electrically connected and arranged in series.
【請求項5】 少なくとも前記コンタクトホールの内面
に露出する前記第一電極である基板または第一電極層の
面に短絡防止層が形成されていることを特徴とする請求
項1〜4のいずれかに記載の光起電力素子。
5. A short-circuit prevention layer is formed on at least a surface of the substrate serving as the first electrode or the first electrode layer, which is exposed on an inner surface of the contact hole. 3. The photovoltaic device according to claim 1.
【請求項6】 前記コンタクトホールを介した前記グリ
ッド電極と第三電極層または第三電極である基板との電
気的接続が、前記コンタクトホール内に充填されたコン
タクト材料で行われていることを特徴とする請求項5に
記載の光起電力素子。
6. The electric connection between the grid electrode and the third electrode layer or the substrate serving as the third electrode through the contact hole is made by a contact material filled in the contact hole. The photovoltaic device according to claim 5, characterized in that:
【請求項7】 前記コンタクト材料が導電性樹脂である
ことを特徴とする請求項6に記載の光起電力素子。
7. The photovoltaic device according to claim 6, wherein the contact material is a conductive resin.
【請求項8】 前記グリッド電極がワイヤー状導電性材
料であることを特徴とする請求項1〜7のいずれかに記
載の光起電力素子。
8. The photovoltaic device according to claim 1, wherein said grid electrode is a wire-shaped conductive material.
【請求項9】 前記グリッド電極が、金属ワイヤーに導
電性樹脂の被覆を施したワイヤー状導電性材料で、しか
も、前記コンタクト材料としてコンタクトホール内に充
填された導電性樹脂と、金属ワイヤーに被覆された導電
性樹脂とが一体に接合されていることを特徴とする請求
項7に記載の光起電力素子。
9. The grid electrode is a wire-shaped conductive material obtained by coating a metal wire with a conductive resin, and further comprises a conductive resin filled in a contact hole as the contact material and a metal wire. The photovoltaic element according to claim 7, wherein the conductive resin and the conductive resin are integrally joined.
【請求項10】 前記金属ワイヤーを被覆している導電
性樹脂と前記コンタクト材料である導電性樹脂の両者
が、カーボン、銀、銅から選ばれる少なくともひとつの
導電性粒子をバインダー樹脂と混合したものであること
を特徴とする請求項9に記載の光起電力素子。
10. A conductive resin in which the conductive resin coating the metal wire and the conductive resin as the contact material are obtained by mixing at least one conductive particle selected from carbon, silver and copper with a binder resin. The photovoltaic device according to claim 9, wherein:
【請求項11】 請求項1の光起電力素子であって、少
なくとも前記コンタクトホールの内面に露出する前記第
一電極である基板の面に短絡防止層が形成されている光
起電力素子の製造方法において、前記第一電極をなす基
板の一方の面上に前記半導体層と前記第二電極層とを順
次積層した後、これらを総て貫通する前記コンタクトホ
ールを形成し、このコンタクトホールを閉鎖することな
く基板の他方の面上に絶縁層を形成して当該コンタクト
ホールを絶縁層にも延長すると同時に、前記コンタクト
ホールの内周壁に前記絶縁層を構成する絶縁性材料を付
着させることによって、少なくとも前記コンタクトホー
ルの内面に露出する前記第一電極である基板の面への前
記短絡防止層の形成を行い、その後、前記コンタクトホ
ールを介して電気的に接続された前記第三電極層とグリ
ッド電極の形成を行うことを特徴とする光起電力素子の
製造方法。
11. The manufacturing of the photovoltaic device according to claim 1, wherein a short-circuit preventing layer is formed on at least a surface of the substrate which is the first electrode exposed on an inner surface of the contact hole. In the method, after sequentially laminating the semiconductor layer and the second electrode layer on one surface of a substrate forming the first electrode, forming the contact hole penetrating all of them, and closing the contact hole. By forming an insulating layer on the other surface of the substrate without extending the contact hole to the insulating layer, by attaching an insulating material constituting the insulating layer to the inner peripheral wall of the contact hole, Forming the short-circuit preventing layer on at least the surface of the substrate which is the first electrode exposed on the inner surface of the contact hole; Forming a third electrode layer and a grid electrode connected to the photovoltaic element.
【請求項12】 請求項1の光起電力素子であって、少
なくとも前記コンタクトホールの内面に露出する前記第
一電極である基板の面に短絡防止層が形成されている光
起電力素子製造方法において、前記第一電極をなす基板
の一方の面上に前記半導体層を積層した後、両者を貫通
する前記コンタクトホールを形成し、このコンタクトホ
ールを閉鎖することなく前記基板の他方の面上に前記絶
縁層を形成して当該コンタクトホールを前記絶縁層にも
延長すると同時に、前記コンタクトホールの内周壁に前
記絶縁層を構成する絶縁性材料を付着させることによっ
て、少なくとも前記コンタクトホールの内面に露出する
前記第一電極である基板の面への前記短絡防止層の形成
を行い、その後、前記第二電極層の形成と、前記コンタ
クトホールを介して電気的に接続された前記第三電極層
とグリッド電極の形成とを行うことを特徴とする光起電
力素子の製造方法。
12. The photovoltaic device according to claim 1, wherein a short-circuit preventing layer is formed on at least a surface of the substrate that is the first electrode exposed on an inner surface of the contact hole. In, after laminating the semiconductor layer on one surface of the substrate constituting the first electrode, forming the contact hole penetrating both, on the other surface of the substrate without closing the contact hole At least the inner surface of the contact hole is exposed by forming the insulating layer and extending the contact hole to the insulating layer, and attaching an insulating material forming the insulating layer to the inner peripheral wall of the contact hole. Forming the short-circuit prevention layer on the surface of the substrate that is the first electrode to be formed, and then forming the second electrode layer and the contact hole. A method for manufacturing a photovoltaic element, comprising: forming a third electrode layer and a grid electrode which are electrically connected to each other.
【請求項13】 請求項2の光起電力素子であって、少
なくとも前記コンタクトホールの内面に露出する前記第
一電極層の面に短絡防止層が形成されている光起電力素
子の製造方法において、前記第三電極をなす基板の一方
の面上に絶縁層と第一電極層を順次積層した後、これら
を総て貫通するコンタクトホールを形成し、このコンタ
クトホールを閉鎖することなく前記第一電極層上に前記
半導体層を形成して当該コンタクトホールを前記半導体
層にも延長すると同時に、前記コンタクトホールの内周
壁に前記半導体層を構成する半導体材料を付着させるこ
とによって、少なくとも前記コンタクトホールの内面に
露出する前記第一電極層の面への前記短絡防止層の形成
を行い、その後、前記第二電極層の形成と、前記コンタ
クトホールを介して前記第三電極である基板と電気的に
接続された前記グリッド電極の形成とを行うことを特徴
とする光起電力素子の製造方法。
13. The method for manufacturing a photovoltaic element according to claim 2, wherein a short-circuit prevention layer is formed on at least a surface of the first electrode layer exposed on an inner surface of the contact hole. After sequentially laminating an insulating layer and a first electrode layer on one surface of the substrate forming the third electrode, forming a contact hole penetrating all of them, and closing the contact hole without closing the contact hole. By forming the semiconductor layer on the electrode layer and extending the contact hole also to the semiconductor layer, by attaching a semiconductor material constituting the semiconductor layer to the inner peripheral wall of the contact hole, at least the contact hole Forming the short-circuit prevention layer on the surface of the first electrode layer exposed on the inner surface, and then forming the second electrode layer, via the contact hole Forming the grid electrode electrically connected to the substrate as the third electrode.
【請求項14】 請求項2の光起電力素子であって、少
なくとも前記コンタクトホールの内面に露出する前記第
一電極層の面に短絡防止層が形成されている光起電力素
子の製造方法において、前記第三電極をなす基板の一方
の面上に絶縁層と第一電極層と半導体層と第二電極層を
順次積層した後、前記第三電極をなす基板以外の各層を
総て貫通するコンタクトホールを形成し、このコンタク
トホールを閉鎖することなく当該コンタクトホールの内
周壁に絶縁性塗料を付着させることによって、少なくと
も前記コンタクトホールの内面に露出する前記第一電極
層の面への前記短絡防止層の形成を行い、その後、前記
コンタクトホールを介して前記第三電極である基板と電
気的に接続された前記グリッド電極の形成を行うことを
特徴とする光起電力素子の製造方法。
14. The method for manufacturing a photovoltaic element according to claim 2, wherein a short-circuit prevention layer is formed on at least a surface of the first electrode layer exposed on an inner surface of the contact hole. After sequentially laminating an insulating layer, a first electrode layer, a semiconductor layer, and a second electrode layer on one surface of the substrate forming the third electrode, all the layers other than the substrate forming the third electrode are penetrated. By forming a contact hole and applying an insulating paint to the inner peripheral wall of the contact hole without closing the contact hole, the short circuit to at least the surface of the first electrode layer exposed on the inner surface of the contact hole Forming a prevention layer, and then forming the grid electrode electrically connected to the substrate serving as the third electrode via the contact hole. Device manufacturing method.
【請求項15】 請求項3の光起電力素子であって、少
なくとも前記コンタクトホールの内面に露出する前記第
一電極層の面に短絡防止層が形成されている光起電力素
子の製造方法において、前記基板の一方の面上に第一電
極層を積層した後、両者を貫通するコンタクトホールを
形成し、このコンタクトホールを閉鎖することなく前記
第一電極層上に前記半導体層を形成して当該コンタクト
ホールを前記半導体層にも延長すると同時に、前記コン
タクトホールの内周壁に前記半導体層を構成する半導体
材料を付着させることによって、少なくとも前記コンタ
クトホールの内面に露出する前記第一電極層の面への前
記短絡防止層の形成を行い、その後、前記第二電極層の
形成と、前記コンタクトホールを介して電気的に接続さ
れた前記第三電極層とグリッド電極の形成とを行うこと
を特徴とする光起電力素子の製造方法。
15. The method for manufacturing a photovoltaic device according to claim 3, wherein a short-circuit prevention layer is formed on at least a surface of the first electrode layer exposed on an inner surface of the contact hole. After laminating a first electrode layer on one surface of the substrate, forming a contact hole penetrating both, forming the semiconductor layer on the first electrode layer without closing this contact hole The surface of the first electrode layer exposed at least on the inner surface of the contact hole by extending the contact hole to the semiconductor layer and simultaneously attaching a semiconductor material forming the semiconductor layer to the inner peripheral wall of the contact hole. Forming the short-circuit prevention layer on the third electrode layer, and then forming the second electrode layer and the third electrode layer electrically connected through the contact hole. And forming a grid electrode.
JP10318524A 1998-11-10 1998-11-10 Photovoltaic element and manufacture thereof Withdrawn JP2000150929A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10318524A JP2000150929A (en) 1998-11-10 1998-11-10 Photovoltaic element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10318524A JP2000150929A (en) 1998-11-10 1998-11-10 Photovoltaic element and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000150929A true JP2000150929A (en) 2000-05-30

Family

ID=18100084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10318524A Withdrawn JP2000150929A (en) 1998-11-10 1998-11-10 Photovoltaic element and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000150929A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078771A1 (en) * 2006-12-26 2008-07-03 Kyocera Corporation Solar cell element and solar cell element manufacturing method
JP2009076849A (en) * 2007-08-24 2009-04-09 Sanyo Electric Co Ltd Solar cell and solar cell module
JPWO2008078741A1 (en) * 2006-12-26 2010-04-30 京セラ株式会社 Solar cell module
EP2028696A3 (en) * 2007-08-24 2012-02-22 Sanyo Electric Co., Ltd. Solar cell and solar cell module
JP2013093390A (en) * 2011-10-24 2013-05-16 Showa Shell Sekiyu Kk Solar cell, manufacturing method therefor, and solar cell module
WO2013152104A1 (en) * 2012-04-06 2013-10-10 Solar Junction Corporation Multi-junction solar cells with through-via contacts
US8916410B2 (en) 2011-05-27 2014-12-23 Csi Cells Co., Ltd Methods of manufacturing light to current converter devices
US9142615B2 (en) 2012-10-10 2015-09-22 Solar Junction Corporation Methods and apparatus for identifying and reducing semiconductor failures
US9153713B2 (en) 2011-04-02 2015-10-06 Csi Cells Co., Ltd Solar cell modules and methods of manufacturing the same
KR101573934B1 (en) 2009-03-02 2015-12-11 엘지전자 주식회사 Solar cell and manufacturing mehtod of the same
US9263611B2 (en) 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575475B2 (en) 2006-12-26 2013-11-05 Kyocera Corporation Solar cell module with rear contacts
EP2104147A1 (en) * 2006-12-26 2009-09-23 Kyocera Corporation Solar cell element and solar cell element manufacturing method
WO2008078771A1 (en) * 2006-12-26 2008-07-03 Kyocera Corporation Solar cell element and solar cell element manufacturing method
US9076910B2 (en) 2006-12-26 2015-07-07 Kyocera Corporation Solar cell module
US9093590B2 (en) 2006-12-26 2015-07-28 Kyocera Corporation Solar cell and solar cell manufacturing method
EP2104147A4 (en) * 2006-12-26 2010-09-22 Kyocera Corp Solar cell element and solar cell element manufacturing method
JPWO2008078741A1 (en) * 2006-12-26 2010-04-30 京セラ株式会社 Solar cell module
JP5091161B2 (en) * 2006-12-26 2012-12-05 京セラ株式会社 Solar cell element and method for manufacturing solar cell element
JPWO2008078771A1 (en) * 2006-12-26 2010-04-30 京セラ株式会社 Solar cell element and method for manufacturing solar cell element
EP2028696A3 (en) * 2007-08-24 2012-02-22 Sanyo Electric Co., Ltd. Solar cell and solar cell module
JP2009076849A (en) * 2007-08-24 2009-04-09 Sanyo Electric Co Ltd Solar cell and solar cell module
KR101573934B1 (en) 2009-03-02 2015-12-11 엘지전자 주식회사 Solar cell and manufacturing mehtod of the same
US9153713B2 (en) 2011-04-02 2015-10-06 Csi Cells Co., Ltd Solar cell modules and methods of manufacturing the same
US8916410B2 (en) 2011-05-27 2014-12-23 Csi Cells Co., Ltd Methods of manufacturing light to current converter devices
US9209342B2 (en) 2011-05-27 2015-12-08 Csi Cells Co., Ltd Methods of manufacturing light to current converter devices
US9281435B2 (en) 2011-05-27 2016-03-08 Csi Cells Co., Ltd Light to current converter devices and methods of manufacturing the same
JP2013093390A (en) * 2011-10-24 2013-05-16 Showa Shell Sekiyu Kk Solar cell, manufacturing method therefor, and solar cell module
US9263611B2 (en) 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material
US9627561B2 (en) 2011-11-17 2017-04-18 Solar Junction Corporation Method for etching multi-layer epitaxial material
WO2013152104A1 (en) * 2012-04-06 2013-10-10 Solar Junction Corporation Multi-junction solar cells with through-via contacts
US9142615B2 (en) 2012-10-10 2015-09-22 Solar Junction Corporation Methods and apparatus for identifying and reducing semiconductor failures

Similar Documents

Publication Publication Date Title
US6184458B1 (en) Photovoltaic element and production method therefor
US5380371A (en) Photoelectric conversion element and fabrication method thereof
US6586270B2 (en) Process for producing a photovoltaic element
JP2939075B2 (en) Solar cell module
US5667596A (en) Photovoltaic device and manufacturing method of the same
US6121542A (en) Photovoltaic device
US5759291A (en) Photovoltaic cell and method of making the same
US5942048A (en) Photovoltaic element electrode structure thereof and process for producing the same
US6008451A (en) Photovoltaic device
KR100334595B1 (en) Manufacturing method of photovoltaic device
JPH10173210A (en) Electrode, its formation, and photovoltaic element using it
JPH04276665A (en) Integrated solar battery
JP2986875B2 (en) Integrated solar cell
JP2000150929A (en) Photovoltaic element and manufacture thereof
JPH0563218A (en) Solar battery and manufacture thereof
JP2000058888A (en) Solar battery and manufacture thereof
JPH06318723A (en) Photovoltaic element and its manufacture
JP4585652B2 (en) Photovoltaic element and method for producing photovoltaic element
JPH05291602A (en) Solar battery module
JP2006041351A (en) Process for manufacturing photovoltaic element
JP2001345468A (en) Method for manufacturing photovoltaic element
JP2002359381A (en) Photoelectromotive force element and its manufacturing method
JPH1051018A (en) Solar battery module
JPH07321351A (en) Electrode structure of photovoltaic element and manufacture
JP2005150570A (en) Photo voltaic element and its manufacturing method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110