JP2000148709A - Multi-cpu constitution system and system reconstituting method - Google Patents

Multi-cpu constitution system and system reconstituting method

Info

Publication number
JP2000148709A
JP2000148709A JP10317201A JP31720198A JP2000148709A JP 2000148709 A JP2000148709 A JP 2000148709A JP 10317201 A JP10317201 A JP 10317201A JP 31720198 A JP31720198 A JP 31720198A JP 2000148709 A JP2000148709 A JP 2000148709A
Authority
JP
Japan
Prior art keywords
cpu
function
program
failure
failed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10317201A
Other languages
Japanese (ja)
Inventor
Takeshi Hariba
毅 針場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Mobile Communications Ltd
Original Assignee
NEC Mobile Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Mobile Communications Ltd filed Critical NEC Mobile Communications Ltd
Priority to JP10317201A priority Critical patent/JP2000148709A/en
Publication of JP2000148709A publication Critical patent/JP2000148709A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the system reliability by allowing a CPU having detected a fault to obtain and refer to system data regarding the CPU which has got out of order, newly load the functional program that the faulty CPU is taking partial charge of, and take partial charge of the faulty CPU function in addition to the original functions. SOLUTION: The CPU having detected one CPU having got out of order obtains the program head address where a common program is stored and the program transfer size according to an obtained CP#. Transfer from a system data memory 4 to local memories 8-1 to 8-5 of respective CPUs is performed from the obtained common program head address by the program transfer size. The function set in the CP# of the CPU having got out of order and the head address and program transfer size of the function program are obtained. Transfer from the system data memory 4 to the local memories 8-1 to 8-5 of the CPUs is performed from the obtained head address of the function program by the program transfer size.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、CPU故障が発
生した場合にもシステムの運用を維持することのできる
機能分散型のマルチCPU構成システムおよびシステム
再構成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a function-distributed multi-CPU configuration system and a system reconfiguration method capable of maintaining the operation of the system even when a CPU failure occurs.

【0002】[0002]

【従来の技術】並列で複数のCPUがランダムに一個の
バスへ使用権の要求を出す場合に生ずる競合を調停する
仕組みを持つマルチCPU構成システムでは、機能分散
・負荷分散方式と冗長構成を適用して耐故障性能の高い
システムを構成する方法が一般的に行われている。
2. Description of the Related Art In a multi-CPU configuration system having a mechanism for arbitrating a conflict that occurs when a plurality of CPUs randomly issue a request for a right to use one bus in parallel, a function distribution / load distribution system and a redundant configuration are applied. In general, a method of configuring a system having high fault-tolerant performance is performed.

【0003】図6は、特開平10−11412号公報に
開示されている従来のマルチCPU構成システムでの負
荷分散方式の一例を示す図である。
FIG. 6 is a diagram showing an example of a load distribution method in a conventional multi-CPU system disclosed in Japanese Patent Application Laid-Open No. Hei 10-11412.

【0004】[0004]

【発明が解決しようとする課題】上述したように、マル
チCPU構成システムにおいては、機能分散・負荷分散
方式と冗長構成を適用して耐故障性能の高いシステムを
構成する方法が一般的であるが、適用ハード量の制限か
ら冗長構成と負荷分散を採用することができない場合が
ある。このような冗長構成と負荷分散のないマルチCP
U構成システムでは、運用中に、あるCPUに故障が発
生すると、システム全体が運用不能状態になってしまう
という問題がある。
As described above, in a multi-CPU configuration system, a method of configuring a system with high fault tolerance by applying a function distribution / load distribution method and a redundant configuration is generally used. In some cases, a redundant configuration and load distribution cannot be adopted due to the limitation of the amount of applied hardware. Multi-CP without such redundant configuration and load sharing
The U configuration system has a problem in that if a certain CPU fails during operation, the entire system becomes inoperable.

【0005】この発明の目的は、適用ハード量の制限か
ら冗長構成と負荷分散を採用しない場合において、CP
U故障が発生した場合にもシステムの運用を維持するこ
とのできるマルチCPU構成システムおよびシステム再
構成方法を提供することにある。
[0005] An object of the present invention is to solve the problem in the case where a redundant configuration and load distribution are not adopted due to the limitation of the amount of applied hardware.
An object of the present invention is to provide a multi-CPU configuration system and a system reconfiguration method that can maintain the operation of the system even when a U failure occurs.

【0006】[0006]

【課題を解決するための手段】この発明のマルチCPU
構成システムは、1CPUに故障が発生し、運用不能状
態になった場合、他の正常なCPUの内どれか1つのC
PUが前記故障を検出する手段と、前記故障を検出した
CPUが、故障の発生したCPUに関わるシステムデー
タを取得して参照し、本来故障CPUが分担する機能プ
ログラムを新たにロードし、本来機能に加えてさらに故
障CPU機能も分担して機能併合の運用を行う手段とを
有してシステムを再構成することができることを特徴と
する。
SUMMARY OF THE INVENTION A multi-CPU according to the present invention
When a failure occurs in one CPU and the system becomes inoperable, one of the Cs in the other normal CPUs is configured.
A means for the PU to detect the failure, and the CPU that has detected the failure acquires and refers to system data relating to the CPU in which the failure has occurred, and newly loads a function program that is originally assigned to the failed CPU, and In addition to the above, the system can be reconfigured by having means for sharing the function of the failed CPU and operating the function merge.

【0007】また、この発明は、機能分散型マルチCP
U構成システムにおけるシステム再構成方法において、
1CPUに故障が発生し、運用不能状態になった場合、
他の正常なCPUの内どれか1つのCPUが前記故障を
検出して、故障の発生したCPUに関わるシステムデー
タを取得して参照し、本来故障CPUが分担する機能プ
ログラムを新たにロードし、本来機能に加えてさらに故
障CPU機能も分担して機能併合の運用を行うことを特
徴とする。
Further, the present invention provides a function-distributed multi-CP
In a system reconfiguration method in a U configuration system,
If one CPU fails and becomes inoperable,
Any one of the other normal CPUs detects the failure, acquires and refers to system data relating to the failed CPU, newly loads a function program originally assigned to the failed CPU, It is characterized in that the function merge operation is performed by sharing the faulty CPU function in addition to the original function.

【0008】[0008]

【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0009】図1は、この発明の冗長構成と負荷分散の
ない機能分散型マルチCPU構成システムの一実施の形
態を示すシステム構成図である。
FIG. 1 is a system configuration diagram showing an embodiment of a function-distributed multi-CPU configuration system without a redundant configuration and load distribution according to the present invention.

【0010】図2は、この発明のマルチCPU構成シス
テムにおいて、機能分けを各CPUに伝えるためのテー
ブルで、実装されているCPUの番号毎に、実行する機
能および対応するプログラムが格納されているアドレス
とプログラムサイズを格納している。図3は、各機能毎
のプログラムの格納例である。図4は、CP#管理テー
ブルの一例を示す図であり、図5は、この発明によるプ
ログラムロード処理の一例を示すフローチャートであ
る。
FIG. 2 is a table for transmitting a function division to each CPU in the multi-CPU configuration system of the present invention, and stores a function to be executed and a corresponding program for each number of the mounted CPU. Stores the address and program size. FIG. 3 is an example of storing a program for each function. FIG. 4 is a diagram showing an example of a CP # management table, and FIG. 5 is a flowchart showing an example of a program load process according to the present invention.

【0011】この発明のシステム再構成方法を、CPU
を5枚実装した例で説明すると、まず、図1に示すマル
チCPU構成システムにおいて、システムリセットが実
行されると、各CPUに対しリセットがかかる。その
後、バックアップメモリ6上に設定されている図4に示
すCP#管理テーブルを利用して、図5に示すプログラ
ムロード処理を実行する。
A system reconfiguration method according to the present invention can
In the example in which five are mounted, first, when a system reset is executed in the multi-CPU configuration system shown in FIG. 1, each CPU is reset. Thereafter, the program loading process shown in FIG. 5 is executed using the CP # management table shown in FIG.

【0012】図5に従ってプログラムロード処理を説明
すると、まず、図4に示すCP#管理テーブルからLO
CKを取得する(601)。LOCKの内容が「OF
F」であれば、次の処理を行い、「ON」であれば再度
LOCKの取得を行う(602)。次に、LOCKに
「ON」を設定する(603)。次に、図4に示すCP
#管理テーブルからCP#を取得し(604)、CP#
が5未満であるかの判断を行い(605)、5未満であ
れば取得したCP#をプラス1し、CP#管理テーブル
に再設定を行う(606)。5以上であれば次の処理を
行う。最後にLOCKを「OFF」に設定する(60
7)。
The program load processing will be described with reference to FIG. 5. First, the LO # is stored in the CP # management table shown in FIG.
CK is acquired (601). If the content of LOCK is "OF
If "F", the next process is performed, and if "ON", LOCK is acquired again (602). Next, "ON" is set to LOCK (603). Next, the CP shown in FIG.
# Get the CP # from the management table (604), and
It is determined whether or not is less than 5 (605). If it is less than 5, the acquired CP # is incremented by 1, and the CP # management table is reset (606). If it is 5 or more, the following processing is performed. Finally, LOCK is set to “OFF” (60
7).

【0013】次に、5未満のCP#が取得できたかの判
断を行い(608)、取得できなかった場合は異常と見
なし、異常処理を行い(609)、その後無限ループし
(610)、システムから切り離された状態とする。こ
こでは、CPU2−1がCP#0に、CPU2−2がC
P#1に、CPU2−3がCP#2に、CPU2−4が
CP#3に、CPU2−5がCP#4にそれぞれ設定さ
れたとして、その後の処理を説明する。
Next, it is determined whether or not a CP # of less than 5 has been acquired (608). If the CP # cannot be acquired, it is regarded as abnormal, an abnormal process is performed (609), and an infinite loop is performed (610). It will be in a disconnected state. Here, the CPU 2-1 sets CP # 0, and the CPU 2-2 sets C
The following processing will be described on the assumption that the CPU 2-3 is set to CP # 2, the CPU 2-4 is set to CP # 3, and the CPU 2-5 is set to CP # 4.

【0014】次に、各CPUは取得したCP#に基づ
き、図2に示すCPU機能テーブル内の共通プログラム
用データを参照し、共通プログラムの格納されているプ
ログラム先頭アドレスとプログラム転送サイズを取得す
る(611)。取得した共通プログラム先頭アドレスか
らプログラム転送サイズ分、システムデータメモリ4よ
り各CPUのローカルメモリ8−1〜8−5へ転送する
(612)。
Next, based on the acquired CP #, each CPU refers to the common program data in the CPU function table shown in FIG. 2 and acquires the program start address and the program transfer size where the common program is stored. (611). From the acquired common program start address, the program transfer size is transferred from the system data memory 4 to the local memories 8-1 to 8-5 of each CPU (612).

【0015】次に、図2に示すCPU機能テーブル内の
各CP#毎のプログラム用データを参照し、各CP#毎
に設定された機能および設定されている機能プログラム
の先頭アドレスおよびプログラム転送サイズを取得する
(613)。取得した各機能プログラムの先頭アドレス
からプログラム転送サイズ分、システムデータメモリ4
より各CPUのローカルメモリ8−1〜8−5へ転送す
る(614)。
Next, referring to the program data for each CP # in the CPU function table shown in FIG. 2, the function set for each CP #, the start address of the set function program and the program transfer size are set. Is acquired (613). From the start address of each acquired function program to the size of the program transfer size, the system data memory 4
Then, the data is transferred to the local memories 8-1 to 8-5 of each CPU (614).

【0016】あるCPUに故障が発生した場合について
説明する。あるCPUに故障が発生した場合、他のCP
UのうちどれかひとつのCPUが故障を検出する。故障
を検出したCPUは、故障が発生したCPUのCP#に
より、次の処理を行う。
A case where a failure occurs in a certain CPU will be described. If a certain CPU fails, the other CP
Any one of U detects a failure. The CPU that detects the failure performs the following processing based on the CP # of the failed CPU.

【0017】あるCPUの故障を検出したCPUは、取
得したCP#に基づき、図2に示すCPU機能テーブル
内の共通プログラム用データを参照し、共通プログラム
の格納されているプログラム先頭アドレスとプログラム
転送サイズを取得する(611)。取得した共通プログ
ラム先頭アドレスからプログラム転送サイズ分、システ
ムデータメモリ4より各CPUのローカルメモリ8−1
〜8−5へ転送する(612)。
The CPU that detects the failure of a certain CPU refers to the common program data in the CPU function table shown in FIG. 2 based on the acquired CP #, and determines the program start address where the common program is stored and the program transfer address. The size is obtained (611). A local memory 8-1 of each CPU from the system data memory 4 by the size of the program transfer size from the acquired common program start address.
To 8-5 (612).

【0018】次に、図2に示すCPU機能テーブル内の
各CP#毎のプログラム用データを参照し、故障が発生
したCPUのCP#に設定された機能および設定されて
いる機能プログラムの先頭アドレスおよびプログラム転
送サイズを取得する(613)。取得した機能プログラ
ムの先頭アドレスからプログラム転送サイズ分、システ
ムデータメモリ4より自CPUのローカルメモリ8−1
〜8−5へ転送する(614)。その後、自CPUが受
け持っていた機能と、障害が発生したCPUが受け持っ
ていた機能を併せて機能することになる。
Next, referring to the program data for each CP # in the CPU function table shown in FIG. 2, the function set in the CP # of the failed CPU and the head address of the set function program And the program transfer size is acquired (613). From the start address of the acquired functional program by the program transfer size, the local memory 8-1 of the own CPU is stored in the system data memory 4.
To 8-5 (614). After that, the function assigned to the own CPU and the function assigned to the failed CPU function together.

【0019】この発明は、上述の実施の形態で説明した
ように、運用系CPUまたは代替運用中の予備CPU
が、故障となったCPU分担機能に該当するプログラム
を自CPUに取り込み、機能併合運用することで緊急の
トラブルに対応してシステムの運用を維持するためのシ
ステム再構成技術に関するものである。
According to the present invention, as described in the above embodiment, an active CPU or a spare CPU in alternative operation
However, the present invention relates to a system reconfiguration technique for maintaining a system operation in response to an emergency trouble by loading a program corresponding to a failed CPU sharing function into its own CPU and performing a combined operation of the functions.

【0020】上述のCPU故障時、システム再構成処理
においてこの発明のプログラムロード処理を適用するこ
とで運用系CPUが故障系CPUの機能を併合化してシ
ステム運用を継続することができる。
At the time of the above-mentioned CPU failure, by applying the program load processing of the present invention in the system reconfiguration processing, the active CPU can combine the functions of the failed CPU and continue the system operation.

【0021】このシステム再構成方法では、原理的にシ
ステム搭載CPUの内その最大半数まで故障しても残り
半数のCPUが機能併合CPUとして動作することで2
N冗長構成に匹敵するシステム再構成ができる。
In this system reconfiguration method, in principle, even if a maximum of half of the system-mounted CPUs fail, the remaining half of the CPUs operate as function-merged CPUs.
System reconfiguration comparable to N-redundant configuration is possible.

【0022】なお、上述した実施の形態では、冗長構成
と負荷分散のない機能分散型のマルチCPU構成システ
ムにおけるシステム再構成方法について説明したが、こ
の発明は、負荷分散のないN+1の予備CPU構成シス
テムにも、この再構成方法を適用することができる。1
CPU故障によって予備CPUが代替え運用中に更に他
CPU故障発生のような場合でも予備CPUが機能併合
化することでN+2冗長構成に匹敵するシステム再構成
ができる。この場合、上述のプログラム転送に関して他
CPUの故障を検出するCPUが予備CPUである点を
除いて同様である。
In the above-described embodiment, a system reconfiguration method in a function-distributed multi-CPU configuration system without a redundant configuration and load distribution has been described. However, the present invention provides an N + 1 spare CPU configuration without load distribution. This reconfiguration method can be applied to the system. 1
Even in the case where another CPU failure occurs while the spare CPU is being replaced by another CPU due to a CPU failure, a system reconfiguration comparable to the N + 2 redundant configuration can be performed by combining the functions of the spare CPU. In this case, the same applies to the above-described program transfer except that the CPU that detects the failure of the other CPU is the spare CPU.

【0023】また、N+1予備CPU構成システムにこ
の方法を適用する場合、予備CPUの処理能力が他CP
Uの処理能力に対して3倍あれば、3CPU故障まで耐
えられるし、4倍あれば4CPUの故障による4CPU
機能併合代替のシステム再構成がができる。予備CPU
の処理能力依存のシステム再構成に発展する信頼性の高
い冗長構成を得ることができる。
When this method is applied to an N + 1 spare CPU configuration system, the processing capacity of the spare CPU is
If the processing capacity of U is 3 times, it can withstand 3 CPU failures, and if it is 4 times, 4 CPUs due to 4 CPU failures
The system can be reconfigured as a function merge alternative. Spare CPU
And a highly reliable redundant configuration that evolves into a system reconfiguration that depends on the processing capability.

【0024】さらに、この発明は、負荷分散のあるN+
1予備CPU構成システムにもこの再構成方法を適用す
ることができ、この場合、予備CPUの処理能力が他C
PUの処理能力に対して3倍あれば、3CPU故障まで
耐えられるし、4倍あれば4CPUの故障による4CP
U機能併合代替のシステム再構成がができる。
Further, the present invention provides an N +
This reconfiguration method can also be applied to one spare CPU configuration system. In this case, the processing capacity of the spare CPU is
If the processing capacity of the PU is 3 times, it can withstand 3 CPU failures, and if it is 4 times, 4 CP due to 4 CPU failures
It is possible to reconfigure the system as an alternative to merging U functions.

【0025】[0025]

【発明の効果】以上説明したように、この発明は、冗長
構成と負荷分散のない機能分散型マルチCPU構成にお
いてCPU故障が発生した場合に、システム再構成処理
において運用系CPUが故障系CPUの機能を併合化し
てシステム運用を継続することができるため、システム
信頼性を飛躍的に向上させることができる。この場合、
搭載運用されるCPUの内、最大で半数のCPU故障に
まで耐えることができる。
As described above, according to the present invention, when a CPU failure occurs in a redundant configuration and a function-distributed multi-CPU configuration without load distribution, the active CPU is replaced with the failed CPU in the system reconfiguration processing. Since the functions can be combined and the system operation can be continued, the system reliability can be dramatically improved. in this case,
Of the CPUs mounted and operated, up to half of the CPU failures can be tolerated.

【0026】また、負荷分散のないN+1の予備CPU
構成の機能分散型マルチCPU構成においては、1CP
U故障によって予備CPUが代替え運用中に、更に他C
PU故障発生のような場合でも、予備CPUの処理能力
次第で機能併合化を拡大できるため、複数台のCPU故
障にまで耐えることが可能である。
Also, N + 1 spare CPUs without load distribution
In the function-distributed multi-CPU configuration, 1 CP
While the spare CPU is being replaced by U failure, another C
Even in the case of occurrence of a PU failure, the function combination can be expanded depending on the processing capacity of the spare CPU, so that it is possible to withstand failures of a plurality of CPUs.

【0027】また、負荷分散のN+1予備CPU構成に
この方式を適用する場合、予備CPUの処理能力が他C
PUの処理能力に対して3倍あれば、3CPU故障まで
耐えられるし、4倍あれば4CPUの故障による4CP
U機能併合代替のシステム再構成がができる。予備CP
Uの処理能力依存のシステム再構成に発展する信頼性の
高い冗長構成を得ることができる。
When this method is applied to an N + 1 spare CPU configuration for load distribution, the processing capacity of the spare CPU is
If the processing capacity of the PU is 3 times, it can withstand 3 CPU failures, and if it is 4 times, 4 CP due to 4 CPU failures
It is possible to reconfigure the system as an alternative to merging U functions. Reserve CP
A highly reliable redundant configuration that evolves into a system reconfiguration depending on the processing capacity of U can be obtained.

【0028】さらに、プログラムのバージョンアップ、
部分プログラムの入れ替えなどにおいても極めて容易
に、迅速な運用を再開することができる。
Further, upgrading of the program version,
Even when the partial programs are exchanged, quick operation can be resumed very easily.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明のマルチCPU構成システムの一実施
の形態を示すシステム構成図である。
FIG. 1 is a system configuration diagram showing an embodiment of a multi-CPU configuration system of the present invention.

【図2】CPU機能テーブルの一例を示す図である。FIG. 2 is a diagram illustrating an example of a CPU function table.

【図3】システムデータエリア内の各機能毎のプログラ
ム格納例を示す図である。
FIG. 3 is a diagram showing an example of storing a program for each function in a system data area.

【図4】CP#管理テーブルの一例を示す図である。FIG. 4 is a diagram illustrating an example of a CP # management table.

【図5】プログラムロード処理の一例を示すフローチャ
ートである。
FIG. 5 is a flowchart illustrating an example of a program load process.

【図6】マルチCPU構成システムにおける従来の初期
処理の状態を示す図である。
FIG. 6 is a diagram showing a state of a conventional initial process in a multi-CPU configuration system.

【符号の説明】[Explanation of symbols]

1 マルチCPU構成システム 2−1〜2−5 CPU 3−1,3−2 共通メモリ 4 システムデータメモリ 5 共通タイマ 6 バックアップメモリ 7 入出力装置 8−1〜8−5 ローカルメモリ 1 Multi-CPU configuration system 2-1 to 2-5 CPU 3-1 and 3-2 Common memory 4 System data memory 5 Common timer 6 Backup memory 7 Input / output device 8-1 to 8-5 Local memory

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】1CPUに故障が発生し、運用不能状態に
なった場合、他の正常なCPUの内どれか1つのCPU
が前記故障を検出する手段と、 前記故障を検出したCPUが、故障の発生したCPUに
関わるシステムデータを取得して参照し、本来故障CP
Uが分担する機能プログラムを新たにロードし、本来機
能に加えてさらに故障CPU機能も分担して機能併合の
運用を行う手段とを有してシステムを再構成することが
できることを特徴とするマルチCPU構成システム。
When one CPU fails and becomes inoperable, any one of the other normal CPUs is disabled.
Means for detecting the failure, and the CPU which has detected the failure acquires and refers to system data related to the CPU in which the failure has occurred, and
U is newly loaded with a function program to be shared by the U, and further includes means for sharing a faulty CPU function in addition to the original function to perform the function merge operation, so that the system can be reconfigured. CPU configuration system.
【請求項2】1CPUに故障が発生し、運用不能状態に
なった場合、予備CPUが前記故障を検出する手段と、 前記予備CPUが、故障の発生したCPUに関わるシス
テムデータを取得して参照し、本来故障CPUが分担す
る機能プログラムを新たにロードし、本来機能に加えて
さらに故障CPU機能も分担して機能併合の運用を行う
手段とを有してシステムを再構成することを特徴とする
マルチCPU構成システム。
2. When a failure occurs in one CPU and the operation becomes inoperable, the spare CPU detects the failure and the spare CPU acquires and refers to system data relating to the failed CPU. Then, a function program that is originally assigned to the failed CPU is newly loaded, and in addition to the original function, the failed CPU function is further assigned to perform a function merging operation to reconfigure the system. Multi-CPU configuration system.
【請求項3】前記予備CPUが、CPU故障によって代
替え運用中に更に他CPU故障発生のような場合でも予
備CPUの処理能力に依存して複数個の故障CPU機能
も分担して機能併合の運用を行うことを特徴とする請求
項2に記載のマルチCPU構成システム。
3. Even if another spare CPU failure occurs during the replacement operation of the spare CPU due to a CPU failure, a plurality of failed CPU functions are also shared depending on the processing capacity of the spare CPU. 3. The multi-CPU configuration system according to claim 2, wherein:
【請求項4】機能分散型マルチCPU構成システムにお
けるシステム再構成方法において、 1CPUに故障が発生し、運用不能状態になった場合、
他の正常なCPUの内どれか1つのCPUが前記故障を
検出して、故障の発生したCPUに関わるシステムデー
タを取得して参照し、本来故障CPUが分担する機能プ
ログラムを新たにロードし、本来機能に加えてさらに故
障CPU機能も分担して機能併合の運用を行うことを特
徴とするシステム再構成方法。
4. A system reconfiguration method in a function-distributed multi-CPU configuration system, wherein when a failure occurs in one CPU and operation becomes impossible,
Any one of the other normal CPUs detects the failure, acquires and refers to system data relating to the failed CPU, newly loads a function program originally assigned to the failed CPU, A system reconfiguration method characterized in that in addition to an original function, a function of a malfunctioning CPU is further shared and a function merge operation is performed.
【請求項5】機能分散型マルチCPU構成システムにお
けるシステム再構成方法において、 1CPUに故障が発生し、運用不能状態になった場合、
予備CPUが前記故障を検出して、故障の発生したCP
Uに関わるシステムデータを取得して参照し、本来故障
CPUが分担する機能プログラムを新たにロードし、本
来機能に加えてさらに故障CPU機能も分担して機能併
合の運用を行うことを特徴とするシステム再構成方法。
5. A system reconfiguration method in a function-distributed multi-CPU configuration system, wherein when one CPU fails and becomes inoperable,
The spare CPU detects the failure, and the failed CP
The system data related to U is acquired and referred to, a function program originally assigned by the failed CPU is newly loaded, and in addition to the original function, the failed CPU function is also assigned to perform the function merge operation. System reconfiguration method.
【請求項6】前記予備CPUが、CPU故障によって代
替え運用中に更に他CPU故障発生のような場合でも予
備CPUの処理能力に依存して複数個の故障CPU機能
も分担して機能併合の運用を行うことを特徴とする請求
項5に記載のシステム再構成方法。
6. In the case where the spare CPU is replaced by a CPU failure and another CPU failure occurs during the replacement operation, a plurality of failed CPU functions are also shared depending on the processing capacity of the spare CPU to operate the function combination. The system reconfiguration method according to claim 5, wherein
【請求項7】前記機能分散型マルチCPU構成システム
が、負荷分散のある機能分散型マルチCPU構成システ
ムであることを特徴とする請求項4〜6のいずれかに記
載のシステム再構成方法。
7. The system reconfiguration method according to claim 4, wherein said function-distributed multi-CPU configuration system is a function-distributed multi-CPU configuration system with load distribution.
JP10317201A 1998-11-09 1998-11-09 Multi-cpu constitution system and system reconstituting method Pending JP2000148709A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10317201A JP2000148709A (en) 1998-11-09 1998-11-09 Multi-cpu constitution system and system reconstituting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10317201A JP2000148709A (en) 1998-11-09 1998-11-09 Multi-cpu constitution system and system reconstituting method

Publications (1)

Publication Number Publication Date
JP2000148709A true JP2000148709A (en) 2000-05-30

Family

ID=18085602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10317201A Pending JP2000148709A (en) 1998-11-09 1998-11-09 Multi-cpu constitution system and system reconstituting method

Country Status (1)

Country Link
JP (1) JP2000148709A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463373B2 (en) 2001-01-25 2002-10-08 Denso Corporation Fail-safe system in integrated control of vehicle
JP2006277487A (en) * 2005-03-30 2006-10-12 Hitachi Ltd Disk array unit and its control method
US8495433B2 (en) 2010-03-18 2013-07-23 Toyota Jidosha Kabushiki Kaisha Microcomputer mutual monitoring system and a microcomputer mutual monitoring method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463373B2 (en) 2001-01-25 2002-10-08 Denso Corporation Fail-safe system in integrated control of vehicle
JP2006277487A (en) * 2005-03-30 2006-10-12 Hitachi Ltd Disk array unit and its control method
US8495433B2 (en) 2010-03-18 2013-07-23 Toyota Jidosha Kabushiki Kaisha Microcomputer mutual monitoring system and a microcomputer mutual monitoring method

Similar Documents

Publication Publication Date Title
KR100557399B1 (en) A method of improving the availability of a computer clustering system through the use of a network medium link state function
US7490205B2 (en) Method for providing a triad copy of storage data
US8527681B2 (en) Data processing system, data processing method, and apparatus
US20080215915A1 (en) Mechanism to Change Firmware in a High Availability Single Processor System
US20040153624A1 (en) High availability synchronization architecture
JP2001306349A (en) Backup device and backup method
US6594709B1 (en) Methods and apparatus for transferring data using a device driver
JPH11143729A (en) Fault tolerant computer
JP6083480B1 (en) Monitoring device, fault tolerant system and method
CN106294031A (en) A kind of business management method and storage control
JP2000148709A (en) Multi-cpu constitution system and system reconstituting method
CN114564340B (en) High availability method for distributed software of aerospace ground system
JPH07121395A (en) Method for preferentially selecting auxiliary device
JP3621634B2 (en) Redundant configuration switching system
US20230092343A1 (en) Lockstep processor recovery for vehicle applications
JP3156654B2 (en) Duplex computer system and its operation method
JPH09288590A (en) Virtual computer system
Pimentel et al. A fault management protocol for TTP/C
US6966010B1 (en) Application container that allows concurrent execution on multiple Nodes in a Cluster
JPH04324569A (en) Multiprocessor system
JPH0764814A (en) Program execution system by multiple constitution system
JPH03111962A (en) Multiprocessor system
CN117112296A (en) Fault processing method and device for redundant system, electronic equipment and storage medium
JPH1185713A (en) Multi-computer system
US4837683A (en) Hidden fault bit apparatus for a self-organizing digital processor system