JP2000138381A - Sealed container and its manufacture - Google Patents

Sealed container and its manufacture

Info

Publication number
JP2000138381A
JP2000138381A JP10327459A JP32745998A JP2000138381A JP 2000138381 A JP2000138381 A JP 2000138381A JP 10327459 A JP10327459 A JP 10327459A JP 32745998 A JP32745998 A JP 32745998A JP 2000138381 A JP2000138381 A JP 2000138381A
Authority
JP
Japan
Prior art keywords
silicon film
film
closed container
wiring
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10327459A
Other languages
Japanese (ja)
Inventor
Hirobumi Funabashi
博文 船橋
Tomoyoshi Tsuchiya
智由 土屋
Jiro Sakata
二郎 坂田
Yasuyuki Kageyama
恭行 景山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP10327459A priority Critical patent/JP2000138381A/en
Publication of JP2000138381A publication Critical patent/JP2000138381A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the drop of degree of vacuum caused by the occurrence of oxygen, and also, prevent the transformation caused by the difference of thermal expansion coefficient, by making the silicon film made by film formation technique a space regulating member. SOLUTION: A sealed container 14 is made on the center of a substrate 10. The sealed container 14 is constituted by stacking silicon films 26a, 28a, 30a, and 32 as space stipulating members on the substrate 10 by film formation technique. In this constitution, the silicon films 26a, 28a, and 30a constitute a side face part 13, and the silicon film 32 constitutes a topside part. Then, these side face part 13 and topside part 15 stipulate a space part. According to this constitution, since the silicon films 26a, 28a, 30a, and 32 are made as the side face part 13 and the topside part 15 of the sealed container 14 made by film formation technique, anode junction becomes needless. Accordingly, this can prevent the drop of degree of vacuum caused by the generation of oxygen, and also can prevent the transformation of the sealed container 14 caused by the difference of thermal expansion coefficient.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、密閉容器及びその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a closed container and a method for manufacturing the same.

【0002】[0002]

【背景技術】振動型半導体センサは、物理量の変化によ
って振動子の固有振動数が変化する効果を利用して、特
定の物理量(力、重量、加速度、圧力等)を計測するセ
ンサである。このセンサは、振動子を正確に振動させる
ため、密閉容器内に入れられた状態で使用される。密閉
容器は、用途に応じて低圧や真空状態で使用される。
2. Description of the Related Art A vibration type semiconductor sensor is a sensor that measures a specific physical quantity (force, weight, acceleration, pressure, etc.) by utilizing the effect that the natural frequency of a vibrator changes due to a change in physical quantity. This sensor is used in a state where it is placed in a closed container in order to accurately vibrate the vibrator. The closed container is used under a low pressure or vacuum depending on the application.

【0003】図51は、振動型半導体センサが配置され
た従来の密閉容器の模式図である。このような密閉容器
は、特開平10−213441号公報に開示されてい
る。密閉容器500は、空間部形成部材502を半導体
チップ504上に接合した構造をしている。密閉容器5
00の構造を詳細に説明する。
FIG. 51 is a schematic view of a conventional closed container in which a vibration type semiconductor sensor is arranged. Such a closed container is disclosed in JP-A-10-213441. The sealed container 500 has a structure in which the space forming member 502 is joined on the semiconductor chip 504. Closed container 5
00 will be described in detail.

【0004】半導体チップ504は、シリコン基板上に
振動型半導体センサ506が形成された構造をしてい
る。シリコン基板中には、配線層508が形成されてい
る。配線層508は、シリコン基板中に形成された不純
物領域である。シリコン基板上には、電極510が形成
されている。配線層508の一方の端部は、振動型半導
体センサ506と電気的に接続されている。配線層50
8の他方の端部は、電極510と電気的に接続されてい
る。
The semiconductor chip 504 has a structure in which a vibration type semiconductor sensor 506 is formed on a silicon substrate. The wiring layer 508 is formed in the silicon substrate. The wiring layer 508 is an impurity region formed in the silicon substrate. An electrode 510 is formed on the silicon substrate. One end of the wiring layer 508 is electrically connected to the vibration type semiconductor sensor 506. Wiring layer 50
The other end of 8 is electrically connected to electrode 510.

【0005】空間部形成部材502は、シリコン基板表
面に凹部512が形成された構造をしている。凹部51
2が半導体チップ504側に向いた状態で、空間部形成
部材502は半導体チップ504上に接合されている。
これにより、空間部514が形成される。振動型半導体
センサ506は、空間部514に位置している。
The space forming member 502 has a structure in which a concave portion 512 is formed on the surface of a silicon substrate. Recess 51
The space portion forming member 502 is joined onto the semiconductor chip 504 with the 2 facing the semiconductor chip 504.
As a result, a space 514 is formed. The vibration type semiconductor sensor 506 is located in the space 514.

【0006】空間部形成部材502と半導体チップ50
4との接合方法について説明する。空間部形成部材50
2の縁部と半導体チップ504との間に、バインダガラ
ス516を配置する。減圧雰囲気下、接合温度までこれ
らを加熱し、かつ空間部形成部材502と半導体チップ
504との間に、例えば1000Vの電圧を印加する。
これにより、空間部形成部材502は半導体チップ50
4に接合される。この接合を陽極接合という。
The space forming member 502 and the semiconductor chip 50
4 will be described. Space forming member 50
A binder glass 516 is arranged between the edge of the second and the semiconductor chip 504. These are heated to the bonding temperature under a reduced pressure atmosphere, and a voltage of, for example, 1000 V is applied between the space forming member 502 and the semiconductor chip 504.
As a result, the space portion forming member 502 is
4 is joined. This bonding is called anodic bonding.

【0007】[0007]

【発明が解決しようとする課題】陽極接合による接合で
は、陽極接合時、バインダガラス516から酸素が発生
する。これにより、密閉容器500の真空度が低下す
る。
In the anodic bonding, oxygen is generated from the binder glass 516 during the anodic bonding. Thereby, the degree of vacuum of the sealed container 500 decreases.

【0008】また、半導体チップ504の熱膨張係数と
空間部形成部材502のそれとは、同じである。しか
し、バインダガラス516の熱膨張係数とこれらの熱膨
張係数とは、異なる。したがって、密閉容器500が変
形することがある。これにより、密閉容器500内に配
置される半導体素子の性能を劣化させることがある。
The thermal expansion coefficient of the semiconductor chip 504 is the same as that of the space forming member 502. However, the coefficient of thermal expansion of the binder glass 516 is different from those of them. Therefore, the closed container 500 may be deformed. As a result, the performance of the semiconductor element disposed in the closed container 500 may be deteriorated.

【0009】さらに、空間部形成部材502及び半導体
チップ504の接合面の平坦度は、それぞれ原子レベル
の平坦性が必要である。このため、空間部514から外
部に出す配線は、半導体チップ504のシリコン基板上
ではなく、シリコン基板内に形成しなければならない。
すなわち、配線層508のような不純物領域を配線とし
なければならない。しかし、この配線では、不純物領域
とシリコン基板とのpn接合の容量が寄生容量として働
く。また、配線の長さは、数百μm必要である。この配
線の長さにより、さらに寄生容量が増大する。配線の寄
生容量が増大すると、密閉容器500内に配置される半
導体素子の性能を劣化させる。例えば、センサの場合、
雑音が発生し、センサの精度が劣化する。
Further, the flatness of the joint surface between the space forming member 502 and the semiconductor chip 504 needs to be flat at the atomic level. For this reason, the wiring that goes out of the space 514 must be formed in the silicon substrate, not on the silicon substrate of the semiconductor chip 504.
That is, an impurity region such as the wiring layer 508 must be used as a wiring. However, in this wiring, the capacitance of the pn junction between the impurity region and the silicon substrate functions as a parasitic capacitance. Further, the length of the wiring is required to be several hundred μm. The length of the wiring further increases the parasitic capacitance. When the parasitic capacitance of the wiring increases, the performance of the semiconductor element disposed in the closed container 500 is deteriorated. For example, in the case of a sensor,
Noise is generated and the accuracy of the sensor deteriorates.

【0010】本発明は、かかる従来の問題を解決するた
めになされたものである。本発明の目的は、真空度の低
下を防止できる密閉容器及びその製造方法を提供するこ
とである。
The present invention has been made to solve such a conventional problem. An object of the present invention is to provide a sealed container capable of preventing a degree of vacuum from being reduced and a method for manufacturing the same.

【0011】本発明の他の目的は、変形を防止できる密
閉容器及びその製造方法を提供することである。
Another object of the present invention is to provide a sealed container capable of preventing deformation and a method for manufacturing the same.

【0012】本発明のさらに他の目的は、配線の寄生容
量を下げることができる密閉容器及びその製造方法を提
供することである。
Still another object of the present invention is to provide a sealed container capable of reducing the parasitic capacitance of wiring and a method for manufacturing the same.

【0013】[0013]

【課題を解決するための手段】(密閉容器)本発明に係
る密閉容器は、基板上に形成された密閉容器であって、
上面部及び側面部を有し、密閉容器の空間部を規定する
空間部規定部材が、基板上に形成されている。そして、
空間部規定部材は、薄膜形成技術により形成されたシリ
コン膜を積層した構造を含む。
Means for Solving the Problems (Closed Container) A closed container according to the present invention is a closed container formed on a substrate,
A space defining member having an upper surface and a side surface and defining a space of the closed container is formed on the substrate. And
The space defining member has a structure in which silicon films formed by a thin film forming technique are stacked.

【0014】本発明は、薄膜形成技術により形成された
シリコン膜を空間部規定部材としている。したがって、
陽極接合が不要となる。よって、本発明によれば、酸素
発生による真空度低下の問題及び熱膨張係数の差による
密閉容器の変形の問題を解決できる。
In the present invention, a silicon film formed by a thin film forming technique is used as a space defining member. Therefore,
Anodic bonding becomes unnecessary. Therefore, according to the present invention, it is possible to solve the problem of the degree of vacuum reduction due to the generation of oxygen and the problem of the deformation of the sealed container due to the difference in thermal expansion coefficient.

【0015】なお、本発明において、シリコン膜とは、
シリコンのみからなる膜又はシリコンを主成分とする膜
をいう。また、シリコン膜は、単結晶、多結晶又は非晶
質のいずれでもよい。薄膜形成技術とは、CVDやPV
Dにより膜を形成する技術である。また、密閉容器は、
用途に応じ、真空、減圧、加圧、常圧で使用される。以
下のシリコン膜、薄膜形成技術、密閉容器もこの意味で
ある。
In the present invention, the silicon film is defined as
A film composed of only silicon or a film containing silicon as a main component. Further, the silicon film may be single crystal, polycrystal, or amorphous. Thin film formation technology refers to CVD and PV
D is a technique for forming a film. In addition, closed container,
Depending on the application, it is used under vacuum, reduced pressure, increased pressure and normal pressure. The following silicon film, thin film forming technology, and closed container also have this meaning.

【0016】本発明において、上記シリコン膜の引っ張
り内部応力を、用途に応じて制御して用いるのが好まし
い。例えば、上面部には、外部との圧力差による変形や
破壊を防ぐため、これらを防ぐ程度の引っ張り内部応力
を生じさせるのである。また、側面部には、空間部に配
置する半導体素子の性能に影響を与えないように、引っ
張り内部応力を0に近い値、好ましくは、0にするので
ある。
In the present invention, it is preferable that the tensile internal stress of the silicon film is controlled and used according to the application. For example, in order to prevent deformation or destruction due to a pressure difference from the outside, a tensile internal stress is generated on the upper surface to such an extent that the deformation or destruction is prevented. On the side surface, the tensile internal stress is set to a value close to 0, preferably 0, so as not to affect the performance of the semiconductor element arranged in the space.

【0017】上記シリコン膜を、Si26を用いて形成
した場合に、この引っ張り内部応力の制御を行うことが
できる。より具体的には、結晶化の熱処理温度や不純物
導入の有無により、引っ張り内部応力の値を制御でき
る。また、比較的低温(例えば、580℃)でSiH4
を用いてシリコン膜を形成した場合も、シリコン膜に引
っ張り内部応力が生じる。よって、この場合も、シリコ
ン膜の引っ張り内部応力の制御を行うことができると思
われる。
When the silicon film is formed using Si 2 H 6 , it is possible to control the internal tensile stress. More specifically, the value of the tensile internal stress can be controlled by the crystallization heat treatment temperature and the presence or absence of impurities. At a relatively low temperature (for example, 580 ° C.), SiH 4
Also, when a silicon film is formed by using, a tensile internal stress is generated in the silicon film. Therefore, also in this case, it is considered that the tensile internal stress of the silicon film can be controlled.

【0018】本発明において、空間部には配線膜が配置
され、配線膜は側面部から外部に露出しているのが好ま
しい。本発明によれは、薄膜形成技術により空間部規定
部材を形成している。このため、配線膜も薄膜形成技術
により形成できる。よって、基板内に形成された不純物
領域を配線とする必要がなく、配線の寄生容量を低下さ
せることができる。配線膜を側面部から外部に引き出す
際、基板と配線膜との距離をできるだけ離すのが好まし
い。基板と配線膜との間の寄生容量を低下させることが
できるからである。
In the present invention, it is preferable that a wiring film is disposed in the space, and the wiring film is exposed to the outside from the side surface. According to the present invention, the space defining member is formed by the thin film forming technique. Therefore, the wiring film can also be formed by the thin film forming technique. Therefore, it is not necessary to use the impurity region formed in the substrate as a wiring, and the parasitic capacitance of the wiring can be reduced. When the wiring film is drawn out from the side portion, it is preferable that the distance between the substrate and the wiring film is as large as possible. This is because the parasitic capacitance between the substrate and the wiring film can be reduced.

【0019】なお、空間部規定部材形成工程と同一工程
で配線膜を形成すれば、空間部形成に用いる犠牲膜と同
じ膜を、基板と配線膜との間に位置させることができ
る。空間部を形成するため犠牲膜を除去する際、この膜
も除去される。よって、配線膜は外部において浮いた状
態となる。このような配線は、配線間の寄生容量を低下
させることができる。
If the wiring film is formed in the same step as the step of forming the space defining member, the same film as the sacrificial film used for forming the space can be located between the substrate and the wiring film. When the sacrificial film is removed to form the space, this film is also removed. Therefore, the wiring film floats outside. Such a wiring can reduce the parasitic capacitance between the wirings.

【0020】配線膜を外部において浮いた状態とせず、
絶縁膜で支持された状態としてもよい。
The wiring film is not floated outside,
It may be supported by an insulating film.

【0021】本発明において、空間部に配置され、上面
部を支持する柱部を備えるのが好ましい。これにより、
上面部の強度が補強され、上面部が外部との圧力差によ
って変形や破壊するのを防ぐことができる。柱部は、空
間部規定部材形成工程と同一工程により形成することが
できる。
In the present invention, it is preferable that a column is provided in the space and supports the upper surface. This allows
The strength of the upper surface portion is reinforced, and the upper surface portion can be prevented from being deformed or broken by a pressure difference with the outside. The column can be formed by the same process as the space defining member forming process.

【0022】(振動型半導体センサが配置された密閉容
器)本発明に係る密閉容器の利用態様としては、振動子
の振動により、特定の物理量を計測する振動型半導体セ
ンサが配置されている態様がある。
(Sealed Vessel Where Vibration-Type Semiconductor Sensor is Arranged) As a usage mode of the closed vessel according to the present invention, there is provided a mode in which a vibration-type semiconductor sensor for measuring a specific physical quantity by vibrating a vibrator is disposed. is there.

【0023】空間部規定部材は、薄膜形成技術により形
成されたシリコン膜を積層した構造である。このため、
振動型半導体センサの構成部品の材料をシリコンとすれ
ば、基板上に振動型半導体センサを形成しながら、同時
に空間部規定部材を形成できる。よって、本発明によれ
ば、製造の簡略化及び製造のコストを下げることが可能
となる。
The space defining member has a structure in which silicon films formed by a thin film forming technique are laminated. For this reason,
If the material of the components of the vibration type semiconductor sensor is silicon, the space defining member can be formed at the same time as the vibration type semiconductor sensor is formed on the substrate. Therefore, according to the present invention, it is possible to simplify the manufacturing and reduce the manufacturing cost.

【0024】また、振動型半導体センサの構成部品の材
料の熱膨張係数が、密閉容器の材料の熱膨張係数と異な
ると、温度変化が生じる条件下でセンサを使用した場
合、センサに応力が作用する。密閉容器の伸縮の程度と
センサの伸縮の程度とが異なるからである。この応力に
より、例えば、下部電極と振動子との平行度や上部電極
と振動子との平行度が低下、すなわち、平行でない程度
が高くなる。これによりセンサの0点が変動したり、雑
音が発生し、センサの性能を低下させることがある。本
発明において、振動型半導体センサの構成部品をシリコ
ン膜で形成すれば、密閉容器の熱膨張係数とセンサのそ
れとは、同じとなる。このため、たとえ温度変化が生じ
る条件下でセンサを使用しても、センサには上記応力が
作用することがない。また、これによれば、下部電極と
振動子との平行度や上部電極と振動子との平行度は、こ
れらの間に形成される犠牲膜の膜厚の不均一性のみによ
り、ほぼ決まる。よって、平行度を高く、すなわち平行
に近くすることができる。
If the coefficient of thermal expansion of the material of the components of the vibration type semiconductor sensor is different from the coefficient of thermal expansion of the material of the closed container, stress is applied to the sensor when the sensor is used under conditions where temperature changes occur. I do. This is because the degree of expansion and contraction of the closed container and the degree of expansion and contraction of the sensor are different. Due to this stress, for example, the parallelism between the lower electrode and the vibrator or the parallelism between the upper electrode and the vibrator decreases, that is, the degree of non-parallelism increases. As a result, the zero point of the sensor may fluctuate or noise may occur, which may degrade the performance of the sensor. In the present invention, if the components of the vibration type semiconductor sensor are formed of a silicon film, the coefficient of thermal expansion of the sealed container and that of the sensor are the same. For this reason, even if the sensor is used under conditions where a temperature change occurs, the above-mentioned stress does not act on the sensor. According to this, the parallelism between the lower electrode and the vibrator and the parallelism between the upper electrode and the vibrator are substantially determined only by the nonuniformity of the thickness of the sacrificial film formed therebetween. Therefore, the parallelism can be made high, that is, close to parallel.

【0025】本発明において、シリコン膜の引っ張り内
部応力を、用途に応じて制御して用いるのが好ましい。
例えば、センサの電極(上部電極、振動体電極等)や側
面部では、センサの変形を防ぐため、引っ張り内部応力
を0に近い値、好ましくは、0にするのである。また、
上面部では、外部との圧力差による変形や破壊を防ぐた
め、これらを防ぐ程度の引っ張り内部応力を生じさせる
のである。制御の方法は、(密閉容器)のところで説明
したとおりである。
In the present invention, it is preferable to control the tensile internal stress of the silicon film in accordance with the intended use.
For example, in order to prevent deformation of the sensor at the electrodes (upper electrode, vibrator electrode, etc.) and side surfaces of the sensor, the tensile internal stress is set to a value close to 0, preferably 0. Also,
In the upper surface portion, in order to prevent deformation and destruction due to a pressure difference from the outside, a tensile internal stress is generated to such an extent as to prevent these. The control method is the same as that described for (closed container).

【0026】(密閉容器の製造方法)本発明に係る密閉
容器の製造方法は、基板上に形成された密閉容器の製造
方法であって、薄膜形成技術により形成されたシリコン
膜を積層することにより、密閉容器の空間部を規定する
空間部規定部材を形成する。
(Manufacturing Method of Closed Container) A method of manufacturing a closed container according to the present invention is a method of manufacturing a closed container formed on a substrate, wherein a silicon film formed by a thin film forming technique is laminated. And a space defining member for defining the space of the sealed container.

【0027】本発明に係る密閉容器の製造方法によれ
ば、薄膜形成技術により形成されたシリコン膜を空間部
規定部材としている。したがって、陽極接合が不要とな
る。よって、本発明によれば、酸素発生による真空度低
下の問題及び熱膨張係数の差による密閉容器の変形の問
題を解決できる。
According to the method for manufacturing a sealed container according to the present invention, the silicon film formed by the thin film forming technique is used as the space defining member. Therefore, anodic bonding becomes unnecessary. Therefore, according to the present invention, it is possible to solve the problem of the degree of vacuum reduction due to the generation of oxygen and the problem of the deformation of the sealed container due to the difference in thermal expansion coefficient.

【0028】本発明に係る密閉容器の製造方法は、上記
シリコン膜を、Si26を用いて形成又比較的低温でS
iH4を用いて形成するのが好ましい。これによる効果
は、(密閉容器)のところで説明したとおりである。
In the method for manufacturing a sealed container according to the present invention, the above-mentioned silicon film is formed using Si 2 H 6 or formed at a relatively low temperature.
It is preferable to use iH 4 . The effect of this is as described for (closed container).

【0029】本発明に係る密閉容器の製造方法は、密閉
容器と振動型半導体センサとを同一の工程で製造する方
法である。本発明に係る密閉容器の製造方法は、(a)
基板上に空間部規定部材の側面部の一部となる第1のシ
リコン膜を形成する工程と、(b)第1のシリコン膜を
覆うように、基板上に第1の層を形成する工程と、
(c)側面部が配置される位置にある第1の層を除去
し、かつ振動子が配置される領域の下に第1の層が残る
ように、第1の層をパターンニングする工程と、(d)
側面部となる位置に第2のシリコン膜を埋め込み、かつ
第1の層上に、第2のシリコン膜を形成する工程、
(e)第2のシリコン膜をCMP等の方法でエッチング
して、薄くする工程と、(f)第2のシリコン膜を、側
面部の一部及び振動子にパターンニングする工程と、
(g)空間部規定部材の上面部となる第3のシリコン膜
を、基板上に形成する工程と、(h)第1の層を除去
し、空間部を形成する工程と、を備える。
The method for manufacturing a closed container according to the present invention is a method for manufacturing a closed container and a vibration type semiconductor sensor in the same process. The method for producing a closed container according to the present invention comprises the steps of (a)
Forming a first silicon film to be a part of the side surface of the space defining member on the substrate; and (b) forming a first layer on the substrate so as to cover the first silicon film. When,
(C) removing the first layer at the position where the side surface portion is arranged, and patterning the first layer so that the first layer remains under the region where the vibrator is arranged; , (D)
A step of burying a second silicon film in a position to be a side portion and forming a second silicon film on the first layer;
(E) a step of etching the second silicon film by a method such as CMP to make it thinner, and (f) a step of patterning the second silicon film on a part of a side surface portion and a vibrator;
(G) a step of forming a third silicon film to be an upper surface of the space defining member on the substrate; and (h) a step of removing the first layer to form a space.

【0030】上記方法より好ましい方法としては、
(i)基板上に空間部規定部材の側面部の一部となる第
1のシリコン膜を形成する工程と、(j)第1のシリコ
ン膜を覆うように、基板上に第1の層を形成する工程
と、(k)側面部が配置される位置にある第1の層が間
隔をあけて残るように除去し、かつ振動子が配置される
領域の下に第1の層が残るように、第1の層をパターン
ニングする工程と、(l)第2のシリコン膜を、第1の
層を覆うように形成する工程と、(m)第2のシリコン
膜を、側面部の一部及び振動子にパターンニングする工
程と、(n)空間部規定部材の上面部となる第3のシリ
コン膜を、基板上に形成する工程と、(o)第1の層を
除去し、空間部を形成する工程と、を備える。
As a more preferable method than the above method,
(I) forming a first silicon film to be a part of the side surface of the space defining member on the substrate; and (j) forming a first layer on the substrate so as to cover the first silicon film. Forming, and (k) removing the first layer at the position where the side surface portion is disposed so as to remain at an interval, and leaving the first layer below the region where the vibrator is disposed. Patterning the first layer, (l) forming a second silicon film so as to cover the first layer, and (m) forming the second silicon film on one side surface. Patterning the part and the vibrator, (n) forming a third silicon film to be the upper surface of the space defining member on the substrate, and (o) removing the first layer to form a space. Forming a portion.

【0031】工程(a)〜工程(h)の方法では、側面
部となる位置に第2のシリコン膜を埋め込む必要がある
ので、第2のシリコン膜を厚めに堆積し、第2のシリコ
ン膜をエッチングして薄くし、振動子を形成する。具体
的に数値を用いて説明する。これらの数値は、本発明の
理解のための例示である。第1の層の膜厚が2.0μm
とすると、第2のシリコン膜の膜厚を4.0μmとする
ことにより、側面部となる位置に第2のシリコン膜を埋
め込む。そして、第2のシリコン膜を2.0μmの厚み
だけエッチングして、厚さ2.0μmの振動子を形成す
る。
In the method of steps (a) to (h), it is necessary to embed the second silicon film in the position to be the side surface, so that the second silicon film is deposited thicker and the second silicon film is deposited. Is etched and thinned to form a vibrator. This will be specifically described using numerical values. These numerical values are examples for understanding the present invention. The thickness of the first layer is 2.0 μm
Then, by setting the thickness of the second silicon film to 4.0 μm, the second silicon film is buried in the position to be the side surface. Then, the second silicon film is etched by a thickness of 2.0 μm to form an oscillator having a thickness of 2.0 μm.

【0032】このとき、第2のシリコン膜の厚みの均一
性は、堆積時、4.0μmプラスマイナス0.4μm程度
であり、エッチング時、2.0μmプラスマイナス0.2
μm程度である。このため、最終的に第2のシリコン膜
の厚みの均一性は、2.0μmプラスマイナス0.6μm
程度となる。第2のシリコン膜の厚みは、振動子の共振
周波数を決める要素なので、この厚みの均一性の悪さ
は、センサの性能を著しく悪くする可能性がある。
At this time, the uniformity of the thickness of the second silicon film is about 4.0 μm ± 0.4 μm at the time of deposition, and 2.0 μm ± 0.2 at the time of etching.
It is about μm. Therefore, finally, the uniformity of the thickness of the second silicon film is set to 2.0 μm ± 0.6 μm.
About. Since the thickness of the second silicon film determines the resonance frequency of the vibrator, the poor uniformity of the thickness may significantly deteriorate the performance of the sensor.

【0033】工程(i)〜工程(o)の方法では、側面
部が配置される位置にある第1の層を、間隔をあけて残
るように除去している(例えば、格子状、ストライプ状
にパターンニング)。このため、第2のシリコン膜の堆
積時、第2のシリコン膜は、第1の層の隙間に入り込
む。したがって、第2のシリコン膜を厚めに堆積し、第
2のシリコン膜をエッチングして薄くする工程が不要と
なる。よって、振動子を形成する工程を簡略化できると
ともに、振動子の膜厚の面内均一性を向上させることが
できる。
In the method of the steps (i) to (o), the first layer at the position where the side surface portion is disposed is removed so as to remain at an interval (for example, a lattice shape or a stripe shape). Patterning). Therefore, at the time of depositing the second silicon film, the second silicon film enters a gap between the first layers. Therefore, the step of depositing the second silicon film thicker and etching the second silicon film to be thinner is not required. Therefore, the process of forming the vibrator can be simplified, and the in-plane uniformity of the film thickness of the vibrator can be improved.

【0034】すなわち、例えば、第1の層の膜厚が2.
0μmとすると、第2のシリコン膜は第1の層の隙間に
入り込むので、第2のシリコン膜の膜厚が2.0μmで
も、側面部となる位置に第2のシリコン膜を埋め込むこ
とができる。したがって、第2のシリコン膜を厚めに堆
積し、エッチングして薄くする工程が不要となる。よっ
て、堆積時の2.0μmプラスマイナス0.2μm程度
が、最終的な第2のシリコン膜の厚みの均一性となる。
上記工程(a)〜工程(h)の方法によれば、2.0μ
mプラスマイナス0.6μm程度なので、工程(i)〜
工程(o)の方法では、振動子の膜厚の面内均一性を向
上させることができる。
That is, for example, when the thickness of the first layer is 2.
When the thickness is set to 0 μm, the second silicon film enters the gap between the first layers. Therefore, even if the thickness of the second silicon film is 2.0 μm, the second silicon film can be embedded in a position to be a side surface portion. . Therefore, the step of depositing the second silicon film thicker and etching it to make it thinner becomes unnecessary. Therefore, about 2.0 μm at the time of deposition plus or minus 0.2 μm becomes the final uniformity of the thickness of the second silicon film.
According to the method of the above steps (a) to (h), 2.0 μm
m +/− 0.6 μm, so the steps (i) to
In the method of step (o), the in-plane uniformity of the thickness of the vibrator can be improved.

【0035】なお、第1の層の隙間の幅は、第2のシリ
コン膜の厚みの2倍以下が好ましい。このようにすれ
ば、側面部に段差が生じることなく、隙間に第2のシリ
コン膜を埋め込むことができるからである。
The width of the gap between the first layers is preferably not more than twice the thickness of the second silicon film. By doing so, the second silicon film can be buried in the gap without causing a step on the side surface.

【0036】本発明に係る密閉容器の製造方法は、密閉
容器のみの製造方法である。本発明に係る密閉容器の製
造方法は、(A)基板上に空間部規定部材の側面部の一
部となる第1のシリコン膜を形成する工程と、(B)第
1のシリコン膜を覆うように、基板上に第1の層を形成
する工程と、(C)側面部が配置される位置にある第1
の層を除去し、かつ空間部となる位置にある第1の層が
残るように、第1の層をパターンニングする工程と、
(D)側面部となる位置に第2のシリコン膜が埋め込ま
れるように、基板上にに第2のシリコン膜を形成する工
程と、(E)第2のシリコン膜をCMP等の方法でエッ
チングして、空間部となる位置にある第2のシリコン膜
を除去し、かつ第2のシリコン膜からなる側面部を形成
する工程と、(F)空間部規定部材の上面部となる第3
のシリコン膜を、基板上に形成する工程と、(G)第1
の層を除去し、空間部を形成する工程と、を備える。
The method for manufacturing a closed container according to the present invention is a method for manufacturing only a closed container. The method for manufacturing a sealed container according to the present invention includes: (A) a step of forming a first silicon film to be a part of a side surface portion of a space defining member on a substrate; and (B) covering the first silicon film. Forming the first layer on the substrate, and (C) forming the first layer at the position where the side surface is disposed.
Removing the first layer and patterning the first layer so that the first layer at the position serving as the space remains.
(D) a step of forming a second silicon film on the substrate so that the second silicon film is buried in a position to be a side surface, and (E) etching of the second silicon film by a method such as CMP. Removing the second silicon film at a position to be a space portion and forming a side surface portion made of the second silicon film; and (F) forming a third portion to be an upper surface portion of the space portion defining member.
Forming a silicon film on a substrate;
Forming a space portion by removing the layer of.

【0037】上記工程(A)〜工程(G)より好ましい
方法として、(H)基板上に空間部規定部材の側面部の
一部となる第1のシリコン膜を形成する工程と、(I)
第1のシリコン膜を覆うように、基板上に第1の層を形
成する工程と、(J)側面部が配置される位置にある第
1の層を間隔をあけて除去し(例えば、格子状、ストラ
イプ状にパターンニング)、かつ空間部となる位置にあ
る第1の層が残るように、第1の層をパターンニングす
る工程と、(K)第1の層を覆うように、基板上に第2
のシリコン膜を形成する工程と、(L)空間部となる位
置にある第2のシリコン膜を除去し、かつ第2のシリコ
ン膜からなる側面部を形成する工程と、(M)空間部規
定部材の上面部となる第3のシリコン膜を、基板上に形
成する工程と、(N)第1の層を除去し、空間部を形成
する工程と、を備える。
As a more preferable method than the above steps (A) to (G), (H) a step of forming a first silicon film to be a part of the side surface of the space defining member on the substrate;
Forming a first layer on the substrate so as to cover the first silicon film; and (J) removing the first layer at a position where the side surface portion is disposed at intervals (for example, a grid Patterning the first layer so that the first layer is located at a position to be a space portion, and (K) the substrate is formed so as to cover the first layer. Second on
(L) removing the second silicon film located at a position to be a space portion and forming a side portion made of the second silicon film; and (M) defining a space portion. A step of forming a third silicon film to be an upper surface of the member on the substrate; and (N) a step of forming a space by removing the first layer.

【0038】[0038]

【発明の実施の形態】[第1の実施の形態] {外観構造の説明}図1は、本発明の第1の実施の形態
に係る密閉容器を用いた振動型半導体センサの立体図で
ある。図2は、振動型半導体センサが見える状態の立体
図である。この振動型半導体センサは、ヨーレートセン
サ、すなわち角速度を測定するセンサである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] {Description of External Structure} FIG. 1 is a three-dimensional view of a vibration-type semiconductor sensor using a closed container according to a first embodiment of the present invention. . FIG. 2 is a three-dimensional view showing a state in which the vibration type semiconductor sensor can be seen. This vibration type semiconductor sensor is a yaw rate sensor, that is, a sensor for measuring an angular velocity.

【0039】図1及び図2を参照して、シリコンからな
る基板10の全面に、シリコン窒化膜からなる絶縁膜1
2が形成されている。基板10の中央部上には、密閉容
器14が形成されている。密閉容器14は、基板10上
にシリコン膜26a、28a、30a、32を積層した
構造をしている、シリコン膜26a、28a、30a、
32が空間部規定部材の一例である。シリコン膜26
a、28a、30aが側面部13を構成し、シリコン膜
32が、上面部15を構成している。密閉容器14内に
は、振動型半導体センサ34が配置されている。
Referring to FIGS. 1 and 2, an insulating film 1 made of a silicon nitride film is formed on the entire surface of a substrate 10 made of silicon.
2 are formed. An airtight container 14 is formed on a central portion of the substrate 10. The sealed container 14 has a structure in which silicon films 26a, 28a, 30a, and 32 are laminated on the substrate 10, and the silicon films 26a, 28a, 30a,
32 is an example of a space defining member. Silicon film 26
a, 28a, and 30a constitute the side surface portion 13, and the silicon film 32 constitutes the upper surface portion 15. A vibration type semiconductor sensor 34 is arranged in the closed container 14.

【0040】密閉容器14は、四つの側面部を有する。
第1の側面部からは、配線部16が引き出されている。
配線部16は、絶縁膜12上にシリコン膜26b、28
b、30bを積層した構造をしている。第1の側面部と
対向する第2の側面部からは、配線部20、22が引き
出されている。配線部20は、絶縁膜12上にシリコン
膜26d、28d、30dを積層した構造をしている。
配線部22も、絶縁膜12上に三層のシリコン膜を積層
した構造をしている。第3の側面部からは、配線部18
が引き出されている。配線部18は、絶縁膜12上にシ
リコン膜26c、28c、30cを積層した構造をして
いる。第3の側面部と対向する第4の側面部からは、配
線部24が引き出されている。配線部24は、絶縁膜1
2上にシリコン膜26e、28e、30eを積層した構
造をしている。
The closed container 14 has four side portions.
The wiring portion 16 is drawn out from the first side surface portion.
The wiring portion 16 is formed on the insulating film 12 by the silicon films 26b and 28
b and 30b are laminated. The wiring portions 20 and 22 are drawn out from the second side portion facing the first side portion. The wiring section 20 has a structure in which silicon films 26d, 28d, and 30d are stacked on the insulating film 12.
The wiring section 22 also has a structure in which three silicon films are stacked on the insulating film 12. From the third side portion, the wiring portion 18
Has been pulled out. The wiring section 18 has a structure in which silicon films 26c, 28c, and 30c are stacked on the insulating film 12. The wiring part 24 is drawn out from the fourth side part facing the third side part. The wiring part 24 is made of the insulating film 1
2 has a structure in which silicon films 26e, 28e, and 30e are stacked.

【0041】{平面構造の説明}図3は、本発明の第1
の実施の形態に係る密閉容器を用いた振動型半導体セン
サの平面図である。図3の構造を、まず図4〜図6を用
いて、下層から順に説明する。
{Description of Planar Structure} FIG. 3 shows a first embodiment of the present invention.
It is a top view of the vibration type semiconductor sensor using the closed container concerning an embodiment. The structure of FIG. 3 will be described in order from the lower layer with reference to FIGS.

【0042】図4を参照して、基板10上に、配線部2
2及びこれと電気的に接続される下部電極36が形成さ
れている。下部電極36は、シリコン膜からなる。配線
部22の端部上には、アルミニウムからなる取り出し電
極38が形成されている。
Referring to FIG. 4, wiring portion 2 is provided on substrate 10.
2 and a lower electrode 36 electrically connected thereto. The lower electrode 36 is made of a silicon film. An extraction electrode 38 made of aluminum is formed on an end of the wiring portion 22.

【0043】図5を参照して、振動子となる振動体電極
40が、図4に示す下部電極36上の位置に形成されて
いる。振動体電極40の四隅は、基板10上に形成され
た四つの保持部42、44、46、48によって、保持
されている。これにより、振動体電極40は、固定はり
となっている。振動体電極40及び保持部42、44、
46、48は、シリコン膜からなる。保持部42は、配
線部20の一部である。配線部20上には、アルミニウ
ムからなる取り出し電極50が形成されている。
Referring to FIG. 5, a vibrating body electrode 40 serving as a vibrator is formed at a position on lower electrode 36 shown in FIG. The four corners of the vibrating body electrode 40 are held by four holding portions 42, 44, 46, 48 formed on the substrate 10. Thus, the vibrating body electrode 40 is a fixed beam. Vibrating body electrode 40 and holding portions 42, 44,
46 and 48 are made of a silicon film. The holding section 42 is a part of the wiring section 20. An extraction electrode 50 made of aluminum is formed on the wiring section 20.

【0044】図6を参照して、上部電極52が、図5に
示す振動体電極40上の位置に形成されている。上部電
極52は、基板10上に形成された配線部16によっ
て、保持されている。これにより、上部電極52は、片
持はりとなっている。上部電極52は、シリコン膜から
なる。上部電極52と配線部16とは、電気的に接続さ
れている。配線部16の端部上には、アルミニウムから
なる取り出し電極54が形成されている。
Referring to FIG. 6, upper electrode 52 is formed at a position on vibrator electrode 40 shown in FIG. The upper electrode 52 is held by the wiring section 16 formed on the substrate 10. Thus, the upper electrode 52 is cantilevered. The upper electrode 52 is made of a silicon film. The upper electrode 52 and the wiring section 16 are electrically connected. An extraction electrode 54 made of aluminum is formed on an end of the wiring portion 16.

【0045】図3を参照して、下から順に、下部電極3
6、振動体電極40、上部電極52が間隔をあけて、重
なるように配置された構造体を、挟むように固定電極5
6、58が位置している。固定電極56、58は、それ
ぞれ基板10上に形成された配線部18、24によっ
て、保持されている。これにより、固定電極56、58
は、片持はりとなっている。固定電極56、58は、シ
リコン膜からなる。固定電極56、58は、それぞれ配
線部18、24と電気的に接続されている。配線部1
8、24上には、それぞれアルミニウムからなる取り出
し電極60、62が形成されている。
Referring to FIG. 3, lower electrode 3 is arranged in order from the bottom.
6. The fixed electrode 5 sandwiches the structure in which the vibrating body electrode 40 and the upper electrode 52 are arranged so as to be spaced apart and overlap each other.
6, 58 are located. The fixed electrodes 56 and 58 are held by the wiring portions 18 and 24 formed on the substrate 10, respectively. Thereby, the fixed electrodes 56 and 58
Is a cantilever. The fixed electrodes 56 and 58 are made of a silicon film. The fixed electrodes 56 and 58 are electrically connected to the wiring portions 18 and 24, respectively. Wiring unit 1
On electrodes 8 and 24, extraction electrodes 60 and 62 made of aluminum, respectively, are formed.

【0046】下部電極36、振動体電極40、上部電極
52、固定電極56、58を囲むように、側面部13が
形成されている。密閉容器14内の四隅には、シリコン
膜からなる柱部64、66、68、70が配置されてい
る。柱部64、66、68、70は、図1に示す密閉容
器14の上面部15を支持している。
The side portion 13 is formed so as to surround the lower electrode 36, the vibrating body electrode 40, the upper electrode 52, and the fixed electrodes 56 and 58. At four corners in the closed container 14, pillars 64, 66, 68, and 70 made of a silicon film are arranged. The pillar portions 64, 66, 68, 70 support the upper surface portion 15 of the closed container 14 shown in FIG.

【0047】{断面構造の説明}図7は、図3に示す振
動型半導体センサをA−A線に沿って切断した断面図で
ある。基板10上には、絶縁膜12が形成されている。
絶縁膜12上には、密閉容器14が形成されている。密
閉容器14の側面部13(シリコン膜26a、28a、
30a)及び上面部15(シリコン膜32)で、空間部
74が規定されている。
{Description of Cross-Sectional Structure} FIG. 7 is a cross-sectional view of the vibration type semiconductor sensor shown in FIG. 3 taken along the line AA. An insulating film 12 is formed on the substrate 10.
A closed container 14 is formed on the insulating film 12. Side portion 13 of sealed container 14 (silicon films 26a, 28a,
30a) and the upper surface 15 (silicon film 32) define a space 74.

【0048】空間部74には、振動体電極40、上部電
極52が配置されている。振動体電極40は、保持部4
8、配線部20によって保持されている。配線部20
は、側面部13から外部に引き出されている。配線部2
0は、絶縁膜12、72によって、密閉容器14と電気
的に絶縁分離されている。上面部15上には、多結晶シ
リコン膜76、78が形成されている。多結晶シリコン
膜76、78の役割については、後で説明する。
In the space 74, the vibrating body electrode 40 and the upper electrode 52 are arranged. The vibrating body electrode 40 includes the holding unit 4
8. It is held by the wiring section 20. Wiring unit 20
Are drawn out from the side surface 13. Wiring unit 2
Numeral 0 is electrically insulated and separated from the closed container 14 by the insulating films 12 and 72. Polycrystalline silicon films 76 and 78 are formed on upper surface portion 15. The role of the polycrystalline silicon films 76 and 78 will be described later.

【0049】図8は、図3に示す振動型半導体センサを
B−B線に沿って切断した断面図である。空間部74の
絶縁層12上には、間隔をあけて、下から順に下部電極
36、振動体電極40、上部電極52が位置している。
振動体電極40両側には、固定電極56、58が配置さ
れている。固定電極56、58は、それぞれ、配線部1
8、24によって、保持されている。配線部18、24
は、側面部13から外部に引き出されている。配線部1
8、24は、絶縁膜12、72によって、密閉容器14
と電気的に絶縁分離されている。
FIG. 8 is a sectional view of the vibration type semiconductor sensor shown in FIG. 3 taken along the line BB. On the insulating layer 12 in the space 74, the lower electrode 36, the vibrating body electrode 40, and the upper electrode 52 are located at an interval from the bottom.
Fixed electrodes 56 and 58 are arranged on both sides of the vibrating body electrode 40. The fixed electrodes 56 and 58 are respectively connected to the wiring section 1
8 and 24. Wiring parts 18, 24
Are drawn out from the side surface 13. Wiring unit 1
8 and 24 are sealed containers 14 by the insulating films 12 and 72.
And electrically isolated.

【0050】上面部15には、開口部80が形成されて
いる。開口部80を覆うように、上面部15上には、多
結晶シリコン膜76が形成されている。多結晶シリコン
膜76は、多孔質透過膜の役目をする。すなわち、犠牲
膜を溶かして、空間部74を形成するとき、多孔質透過
膜を介して、エッチング液を犠牲膜に接触させるのであ
る。開口部80のところにある多結晶シリコン膜76上
に多結晶シリコン膜78を形成することにより、密閉容
器14が密閉される。
An opening 80 is formed in the upper surface 15. A polycrystalline silicon film 76 is formed on upper surface 15 so as to cover opening 80. The polycrystalline silicon film 76 functions as a porous permeable film. That is, when the sacrificial film is melted to form the space 74, the etchant is brought into contact with the sacrificial film via the porous permeable film. By forming the polycrystalline silicon film 78 on the polycrystalline silicon film 76 at the opening 80, the sealed container 14 is sealed.

【0051】図9は、図3に示す振動型半導体センサを
C−C線に沿って切断した断面図である。図10は、図
3に示す振動型半導体センサをD−D線に沿って切断し
た断面図である。配線部18、24は、密閉容器14と
絶縁分離するために、それぞれ絶縁膜72で覆われてい
ることを示している。
FIG. 9 is a sectional view of the vibration type semiconductor sensor shown in FIG. 3 taken along the line CC. FIG. 10 is a cross-sectional view of the vibration-type semiconductor sensor shown in FIG. 3 taken along the line DD. The wiring portions 18 and 24 are each covered with an insulating film 72 to insulate and separate from the sealed container 14.

【0052】図11は、図3に示す振動型半導体センサ
をE−E線に沿って切断した断面図である。柱部64、
66が上面部15を支持しているところを示している。
柱部64、66は、四層のシリコン膜を積層した構造を
している。下の三層は、側面部13を形成するとき、同
時に形成される。上の一層は、上面部15を形成すると
き、同時に形成される。
FIG. 11 is a sectional view of the vibration type semiconductor sensor shown in FIG. 3 taken along the line EE. Pillar 64,
Reference numeral 66 denotes a portion supporting the upper surface portion 15.
The pillar portions 64 and 66 have a structure in which four silicon films are stacked. The lower three layers are formed at the same time when the side surface portion 13 is formed. The upper layer is formed at the same time when the upper surface portion 15 is formed.

【0053】{動作の説明}この振動型半導体センサ
は、角速度を測定するセンサである。図8を参照して、
固定電極56、58に交互に電圧を印加し、振動体電極
40を基板10の主表面と平行方向、すなわちaで示す
方向に振動させる。この状態でセンサが回転すると、振
動体電極40に縦方向の力が加わる。これにより、下部
電極36と振動体電極40との静電容量及び上部電極5
2と振動体電極40との静電容量の変化する。これをも
とにして、角速度を検出する。
{Description of Operation} This vibration type semiconductor sensor is a sensor for measuring an angular velocity. Referring to FIG.
A voltage is alternately applied to the fixed electrodes 56 and 58 to vibrate the vibrating body electrode 40 in a direction parallel to the main surface of the substrate 10, that is, in a direction indicated by a. When the sensor rotates in this state, a vertical force is applied to the vibrating body electrode 40. Thereby, the capacitance between the lower electrode 36 and the vibrating body electrode 40 and the upper electrode 5
2 and the capacitance of the vibrating body electrode 40 change. Based on this, the angular velocity is detected.

【0054】{製造方法の説明}本発明の第1の実施の
形態に係る密閉容器を用いた振動型半導体センサの製造
方法を、図12〜図21を用いて説明する。各図の
(a)は、図3のA−A断面の製造工程を示し、(b)
は、図3のB−B断面の製造工程を示す。
<< Description of Manufacturing Method >> A method of manufacturing a vibration-type semiconductor sensor using a sealed container according to the first embodiment of the present invention will be described with reference to FIGS. (A) of each drawing shows a manufacturing process of the AA cross section of FIG. 3, (b)
Shows a manufacturing process of the BB cross section of FIG.

【0055】図12を参照して、基板10の絶縁膜12
上に、例えばCVD法を用いて、厚さ0.2μmのシリ
コン膜を形成する。シリコン膜を、例えばフォトリソグ
ラフィによりパターンニングし、配線部形成領域82、
84、86、保持部形成領域88、側面部形成領域9
0、電極形成領域92に、それぞれ、シリコン膜26
d、26e、26c、26f、26a、26gを残す。
シリコン膜26gが下部電極36となる。
Referring to FIG. 12, insulating film 12 of substrate 10 is formed.
A silicon film having a thickness of 0.2 μm is formed thereon by using, for example, a CVD method. The silicon film is patterned by, for example, photolithography to form a wiring portion forming region 82,
84, 86, holding part forming area 88, side part forming area 9
0, the silicon film 26
d, 26e, 26c, 26f, 26a, 26g are left.
The silicon film 26g becomes the lower electrode 36.

【0056】図13を参照して、シリコン膜26d、2
6e、26c、26f、26a、26gを覆うように、
基板10上に、例えばCVD法を用いて、シリコン酸化
膜からなる厚さ2.0μmの絶縁膜94を形成する。
Referring to FIG. 13, silicon films 26d, 2d
6e, 26c, 26f, 26a, 26g,
An insulating film 94 made of a silicon oxide film and having a thickness of 2.0 μm is formed on the substrate 10 by using, for example, a CVD method.

【0057】図14を参照して、絶縁膜94を、例えば
フォトリソグラフィによりパターンニングする。このパ
ターンニングにより、電極形成領域92、96、領域9
8(保持部形成領域88と側面部形成領域90との間)
に、絶縁膜94を残す。
Referring to FIG. 14, insulating film 94 is patterned by, for example, photolithography. By this patterning, the electrode forming regions 92 and 96 and the region 9
8 (between the holding portion forming region 88 and the side portion forming region 90)
Then, the insulating film 94 is left.

【0058】図15を参照して、基板10の全面上に、
例えばCVD法を用いて、厚さ4.0μmのシリコン膜
28を形成する。絶縁膜94が除去された領域に、シリ
コン膜28を埋め込むために、厚いシリコン膜(4.0
μm)を形成するのである。
Referring to FIG. 15, on the entire surface of substrate 10,
For example, a silicon film 28 having a thickness of 4.0 μm is formed by using the CVD method. In order to bury the silicon film 28 in the region where the insulating film 94 has been removed, a thick silicon film (4.0
μm).

【0059】図16を参照して、CMP法を用いて、シ
リコン膜28を2.0μm削る。
Referring to FIG. 16, silicon film 28 is cut to a thickness of 2.0 μm by using the CMP method.

【0060】図17を参照して、シリコン膜28を、例
えばフォトリソグラフィによりパターンニングする。こ
のパターンニングにより、配線部形成領域82、84、
86にシリコン膜28d、28e、28cを残す。ま
た、このパターンニングにより、電極形成領域92、9
6に振動体電極40、固定電極56、58を形成する。
また、このパターンニングにより、側面部形成領域90
にシリコン膜28aを残す。
Referring to FIG. 17, silicon film 28 is patterned by, for example, photolithography. By this patterning, the wiring portion forming regions 82, 84,
At 86, the silicon films 28d, 28e and 28c are left. In addition, this patterning allows the electrode formation regions 92 and 9 to be formed.
6, the vibrating body electrode 40 and the fixed electrodes 56 and 58 are formed.
In addition, this patterning allows the side surface forming region 90 to be formed.
The silicon film 28a is left.

【0061】上記と同様の工程(絶縁膜94形成、絶縁
膜94パターンニング、シリコン膜28形成、CMP、
シリコン膜28パターンニング)より、配線部形成領域
82、84、86にシリコン膜30d、30e、30c
を残す。また、電極形成領域92、96に上部電極52
を形成する。また、側面部形成領域90にシリコン膜3
0aを残す。また、保持部48を完成する。なお、10
0は、シリコン酸化膜からなる絶縁膜である。
Steps similar to those described above (forming the insulating film 94, patterning the insulating film 94, forming the silicon film 28, CMP,
The silicon films 30d, 30e, and 30c are formed in the wiring portion forming regions 82, 84, and 86 by the silicon film 28
Leave. Further, the upper electrode 52 is provided in the electrode forming regions 92 and 96.
To form Further, the silicon film 3 is formed on the side surface forming region 90.
Leave 0a. Further, the holding section 48 is completed. In addition, 10
Reference numeral 0 denotes an insulating film made of a silicon oxide film.

【0062】図18を参照して、例えば、CVD法を用
いて、シリコン酸化膜からなる厚さ4.0μmの絶縁膜
102を形成する。絶縁膜102をCMP法を用いて削
り、絶縁膜102の厚みを2.0μmとし、密閉容器が
形成される領域に、絶縁膜102を残す。例えば、シリ
コン酸化膜又はシリコン窒化膜からなる絶縁膜72を形
成し、パターンニングし、側面部13に絶縁膜72を残
す。例えば、CVD法を用いて、厚さ4.0μmのシリ
コン膜を形成し、パターンニングし、上面部15を形成
する。
Referring to FIG. 18, for example, a 4.0 μm thick insulating film 102 made of a silicon oxide film is formed by using the CVD method. The insulating film 102 is shaved by a CMP method, the thickness of the insulating film 102 is set to 2.0 μm, and the insulating film 102 is left in a region where a closed container is formed. For example, an insulating film 72 made of a silicon oxide film or a silicon nitride film is formed and patterned, and the insulating film 72 is left on the side surface portion 13. For example, a silicon film having a thickness of 4.0 μm is formed by using the CVD method, and is patterned to form the upper surface portion 15.

【0063】図19を参照して、例えば、フォトリソグ
ラフィを用いて、上面部15に開口部80を形成する。
開口部80を覆うように、上面部15上に、例えば、C
VD法を用いて、非晶質シリコン膜を形成する。非晶質
シリコン膜を加熱して、結晶化し、多結晶シリコン膜7
6にする。
Referring to FIG. 19, an opening 80 is formed in upper surface 15 by using, for example, photolithography.
On the upper surface portion 15 so as to cover the opening 80, for example, C
An amorphous silicon film is formed by using the VD method. The amorphous silicon film is heated and crystallized to form a polycrystalline silicon film 7.
Make 6

【0064】図20を参照して、POCl3蒸気及び酸
素の共存下で、多結晶シリコン膜76をアニールする。
これにより、多結晶シリコン膜76の膜厚方向に多数の
貫通孔106が形成される。理由は、以下のとおりであ
る。このアニールにより、リンおよび酸素が多結晶シリ
コン膜76にドープされ、多結晶シリコン膜76内での
結晶粒の成長が活発化する。これにより、多結晶シリコ
ン膜76の粒界部には、膜厚方向に連続する欠陥凝集
層、粒界偏析したシリコン−リン−酸素化合物の層及び
貫通孔が形成されると考えられる。
Referring to FIG. 20, polycrystalline silicon film 76 is annealed in the presence of POCl 3 vapor and oxygen.
As a result, a large number of through holes 106 are formed in the thickness direction of the polycrystalline silicon film 76. The reason is as follows. By this annealing, phosphorus and oxygen are doped into the polycrystalline silicon film 76, and the growth of crystal grains in the polycrystalline silicon film 76 is activated. Thus, it is considered that a defect aggregation layer, a layer of the silicon-phosphorus-oxygen compound segregated at the grain boundary, and a through-hole are formed at the grain boundary of the polycrystalline silicon film 76.

【0065】この貫通孔の径は、多結晶シリコンの結晶
粒界の自然発生的な欠陥により形成された貫通孔の径よ
り大きい。よって、第1の実施の形態で製造された多孔
質透過膜(多結晶シリコン膜76)は、従来の透過膜よ
りも高い透過性を有し、例えばフッ酸を含むエッチング
液を高効率で透過する機能を有する。また、貫通孔が形
成される領域以外の部分では、欠陥の少ない結晶粒およ
び結晶粒界が形成され、例えば、フッ酸を透過させる膜
として用いた場合、耐フッ酸性の優れた多孔質透過膜と
なる。
The diameter of this through hole is larger than the diameter of the through hole formed by a naturally occurring defect at the crystal grain boundary of polycrystalline silicon. Therefore, the porous permeable film (polycrystalline silicon film 76) manufactured in the first embodiment has a higher permeability than the conventional permeable film, and transmits, for example, an etchant containing hydrofluoric acid with high efficiency. It has a function to do. Further, in a portion other than the region where the through-hole is formed, crystal grains and crystal grain boundaries with few defects are formed. For example, when used as a film that transmits hydrofluoric acid, a porous permeable film excellent in hydrofluoric acid resistance is used. Becomes

【0066】製造工程の説明に戻る。アニールの後に、
貫通孔106をウエット洗浄、例えば、アルカリ洗浄
し、貫通孔106の径を大きくする。第1の実施の形態
に適用できるアルカリ洗浄としては、例えば、アンモニ
ア、過酸化水素及び水を用いる洗浄がある。
Returning to the description of the manufacturing process. After annealing,
The diameter of the through hole 106 is increased by wet cleaning, for example, alkali cleaning of the through hole 106. Examples of the alkali cleaning applicable to the first embodiment include cleaning using ammonia, hydrogen peroxide, and water.

【0067】次に、図20に示す構造物をフッ酸に浸
す。フッ酸は、貫通孔106を通り、絶縁膜94、10
0、102に接触し、溶かす。溶けた絶縁膜94、10
0、102を貫通孔106から外部に出すことにより、
図21に示すように、空間部74を形成する。絶縁膜7
2がこのエッチングにより、除去されないのは、絶縁膜
72の幅Wを、シリコン酸化膜のエッチング量に対して
十分大きくしたからである。また、絶縁膜72の材料
を、フッ酸に対して、エッチングされにくい材料を用い
れば(例えば、シリコン窒化膜、フッ素樹脂、ノンドー
プシリコン)、絶縁膜72を残すことができる。
Next, the structure shown in FIG. 20 is immersed in hydrofluoric acid. The hydrofluoric acid passes through the through hole 106 and passes through the insulating films 94, 10
Contact 0, 102 and melt. Melted insulating film 94, 10
By putting 0, 102 out of the through hole 106,
As shown in FIG. 21, a space 74 is formed. Insulating film 7
2 is not removed by this etching because the width W of the insulating film 72 is sufficiently larger than the etching amount of the silicon oxide film. If the material of the insulating film 72 is a material that is not easily etched by hydrofluoric acid (for example, a silicon nitride film, a fluorine resin, or non-doped silicon), the insulating film 72 can be left.

【0068】図7、図8を参照して、例えば、減圧CV
D又はプラズマCVDを用いて、開口部80を覆うよう
に、多結晶シリコン膜78を多結晶シリコン膜76上に
形成する。これにより、密閉容器14が密閉される。反
応ガスは、例えば、SiH4ガスを用いる。以上の工程
により、本発明の第1の実施の形態に係る密閉容器を用
いた振動型半導体センサが完成する。
Referring to FIGS. 7 and 8, for example, a decompression CV
A polycrystalline silicon film 78 is formed on the polycrystalline silicon film 76 so as to cover the opening 80 by using D or plasma CVD. Thereby, the closed container 14 is sealed. As a reaction gas, for example, SiH 4 gas is used. Through the steps described above, the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention is completed.

【0069】{多孔質透過膜の説明} (多孔質透過膜の構造)本発明に係る多孔質透過膜の構
造について説明する。本発明に係る多孔質透過膜の構造
は、貫通孔の径によって特定することができる。すなわ
ち、従来例の如く自然発生的に生じる粒界層では形成で
きない大きさである5nm以上の径であり、かつ現状の
フォトリソグラフィでは形成不可能である180nm以
下の径の貫通孔からなるものである。
{Description of Porous Permeable Membrane} (Structure of Porous Permeable Membrane) The structure of the porous permeable membrane according to the present invention will be described. The structure of the porous permeable membrane according to the present invention can be specified by the diameter of the through-hole. In other words, it is a through hole having a diameter of 5 nm or more, which cannot be formed by a naturally occurring grain boundary layer as in the conventional example, and a diameter of 180 nm or less, which cannot be formed by current photolithography. is there.

【0070】また貫通孔の密度に関しても、2×10-4
個/μm2以上、かつ10個/μm2以下であるものとし
て特定できる。この密度の下限値以上で貫通孔が存在す
れば、犠牲層の100μm×100μmの部分をエッチ
ングした場合、空洞を5分程で形成することが可能であ
る。また、この密度の上限値以下で貫通孔が存在すれ
ば、多孔質透過膜で空孔となる部分が最大でも50%以
下となり、多孔質透過膜自身やこの上に積層された膜に
よる応力に抗する破壊強度を維持することができる。
The density of the through holes is also 2 × 10 −4.
Pcs / μm 2 or more and 10 pcs / μm 2 or less. If a through hole exists at or above the lower limit of the density, a cavity can be formed in about 5 minutes when a 100 μm × 100 μm portion of the sacrificial layer is etched. Further, if through holes exist below the upper limit of the density, the portion of the porous permeable membrane that becomes voids is at most 50% or less, and the stress caused by the porous permeable membrane itself and the film laminated thereon is reduced. It can maintain the breaking strength to withstand.

【0071】このような構造を制御する一つの方法とし
て、多孔質透過膜となる多結晶シリコン膜の形成時の結
晶化温度を変える方法がある。すなわち、結晶化温度を
上げることにより、貫通孔の径及び密度が増加すること
が分かった。例えば、600度での結晶化と比較して、
1000度での結晶化では、貫通孔の径及び密度ともに
2倍程度増加した。
As one method of controlling such a structure, there is a method of changing the crystallization temperature at the time of forming a polycrystalline silicon film serving as a porous permeable film. That is, it was found that increasing the crystallization temperature increases the diameter and density of the through-hole. For example, compared to crystallization at 600 degrees,
In the crystallization at 1000 degrees, both the diameter and the density of the through holes increased about twice.

【0072】(アニール条件) POCl3と酸素とが共
存する気相中において、多結晶シリコン膜をアニールす
ることにより、この実施の形態に係る多孔質透過膜が形
成される。アニール温度が高くなるとともに、及び/又
はアニール時間が長くなることにより、多結晶シリコン
膜へのPの供給量が増加する。
(Annealing Conditions) POClThreeAnd oxygen
Anneal the polycrystalline silicon film in the existing gas phase
Thereby, the porous permeable membrane according to this embodiment is shaped.
Is done. As the annealing temperature increases and / or
Is due to the longer annealing time,
The supply amount of P to the film increases.

【0073】図22は、第1の実施の形態に係る多孔質
透過膜の膜厚とアニール条件との関係をあらわすグラフ
である。グラフから分かるように、多孔質透過膜の膜厚
が大きくなるにつれて、多結晶シリコン膜へのPの供給
量を増加させなければならない。すなわち、アニール温
度を高く、及び/又はアニール時間を長くしなければな
らない。
FIG. 22 is a graph showing the relationship between the thickness of the porous permeable membrane and the annealing conditions according to the first embodiment. As can be seen from the graph, the supply amount of P to the polycrystalline silicon film must be increased as the thickness of the porous permeable film increases. That is, the annealing temperature must be high and / or the annealing time must be long.

【0074】なお、グラフ中の各線は、第1の実施の形
態に係る多孔質透過膜を得るための最小限度のアニール
条件を示している。よって、各線より上の領域中のアニ
ール条件でアニールすれば、本発明に係る多孔質透過膜
を得ることができる。例えば、膜厚0.1μmの場合、
1000度、40分の条件でアニールをおこなってもよ
い。ただし、プロセスの点から、1100度程度以下の
温度でアニールするのが望ましい。
Each line in the graph shows the minimum annealing condition for obtaining the porous permeable membrane according to the first embodiment. Therefore, if the annealing is performed under the annealing conditions in the region above each line, the porous permeable membrane according to the present invention can be obtained. For example, when the film thickness is 0.1 μm,
Annealing may be performed under the conditions of 1000 degrees and 40 minutes. However, from the viewpoint of the process, it is desirable to anneal at a temperature of about 1100 degrees or less.

【0075】また、アニール条件により、貫通孔の平均
断面積S及び貫通孔の密度Dを制御することができる。
つまり、多結晶シリコン膜へのPの供給量を増加させる
ことにより、S及びDが増加する。
The average sectional area S of the through holes and the density D of the through holes can be controlled by the annealing conditions.
That is, S and D increase by increasing the supply amount of P to the polycrystalline silicon film.

【0076】{シリコン膜の引っ張り内部応力}第1の
実施の形態において、図1に示す上面部15には、外部
との圧力差による変形や破壊を防ぐため、これらを防ぐ
程度の引っ張り内部応力を生じさせている。また、側面
部13には、空間部に配置するセンサの性能に影響を与
えないように、引っ張り内部応力を0に近い値にしてい
る。
{Tensile Internal Stress of Silicon Film} In the first embodiment, the upper surface portion 15 shown in FIG. 1 has a tensile internal stress of such a degree as to prevent deformation or breakage due to a pressure difference from the outside. Is caused. In addition, the tensile internal stress of the side surface portion 13 is set to a value close to 0 so as not to affect the performance of the sensor arranged in the space portion.

【0077】図23は、シリコン膜の結晶化の熱処理温
度と内部応力との関係を示すグラフである。結晶化の熱
処理温度が低い方が、引っ張り内部応力が大きくなって
いる。また、リンを導入すると、導入しない場合に比
べ、引っ張り内部応力が小さくなっている。このよう
に、結晶化の熱処理温度や不純物導入の有無により、引
っ張り内部応力の値を制御できることが分かった。
FIG. 23 is a graph showing the relationship between the heat treatment temperature for crystallization of the silicon film and the internal stress. The lower the heat treatment temperature for crystallization, the higher the tensile internal stress. Further, when phosphorus is introduced, the tensile internal stress is smaller than when phosphorus is not introduced. Thus, it was found that the value of the tensile internal stress can be controlled by the crystallization heat treatment temperature and the presence / absence of impurity introduction.

【0078】よって、第1の実施の形態では、以下の工
程により上面部15及び側面部13を構成するシリコン
膜を形成している。まず、CVD法(温度550度〜6
50度、Si26ガス)によりシリコン膜を形成する。
この段階では、シリコン膜は、非晶質又は非常に小さい
結晶状態である。次に、600度〜1000度の条件下
で、熱処理し、シリコン膜中のシリコンを結晶化させ
る。熱処理の際、場合により不純物としてリンを導入す
る。なお、センサを変形させない引っ張り内部応力は、
0〜100MPa程度である。
Therefore, in the first embodiment, the silicon film forming the upper surface portion 15 and the side surface portion 13 is formed by the following steps. First, the CVD method (at a temperature of 550 to 6
A silicon film is formed using Si 2 H 6 gas at 50 degrees.
At this stage, the silicon film is in an amorphous state or a very small crystalline state. Next, heat treatment is performed under the condition of 600 to 1000 degrees to crystallize silicon in the silicon film. During the heat treatment, phosphorus is optionally introduced as an impurity. The tensile internal stress that does not deform the sensor is
It is about 0 to 100 MPa.

【0079】{効果の説明} (1)図1を参照して、第1の実施の形態では、CVD
法により形成されたシリコン膜を、密閉容器の側面部1
3及び上面部15としている。したがって、陽極接合が
不要となる。よって、第1の実施の形態によれば、酸素
発生による真空度低下の問題及び熱膨張係数の差による
密閉容器の変形の問題を解決できる。
<< Explanation of Effects >> (1) Referring to FIG. 1, in the first embodiment, CVD
The silicon film formed by the method is applied to the side 1 of the closed container.
3 and the upper surface 15. Therefore, anodic bonding becomes unnecessary. Therefore, according to the first embodiment, it is possible to solve the problem of the degree of vacuum reduction due to the generation of oxygen and the problem of the deformation of the sealed container due to the difference in the coefficient of thermal expansion.

【0080】(2)図1及び図23を参照して、第1の
実施の形態において、上面部15には、外部との圧力差
による変形や破壊を防ぐため、これらを防ぐ程度の引っ
張り内部応力を生じさせている。また、側面部13に
は、空間部に配置するセンサの性能に影響を与えないよ
うに、引っ張り内部応力を0に近い値にしている。
(2) Referring to FIGS. 1 and 23, in the first embodiment, in order to prevent deformation and destruction due to a pressure difference from the outside, the upper surface 15 is provided with a pull-in inside which prevents such deformation. Causing stress. In addition, the tensile internal stress of the side surface portion 13 is set to a value close to 0 so as not to affect the performance of the sensor arranged in the space portion.

【0081】(3)第1の実施の形態において、空間部
74には配線部(例えば、図7の配線部20)配置さ
れ、配線部は側面部13から外部に露出している。第1
の実施の形態によれは、CVD法により空間部規定部材
を形成している。このため、配線部もCVD法により形
成できる。よって、不純物領域を配線とする必要がな
く、配線の寄生容量を低下させることができる。ちなみ
にシリコン基板を介した不純物領域配線間のpn接合の
容量は、10pF〜100pF位である。これに対し
て、配線部間の寄生容量は、10fF〜100fF位で
ある。
(3) In the first embodiment, a wiring portion (for example, the wiring portion 20 in FIG. 7) is arranged in the space 74, and the wiring portion is exposed to the outside from the side surface portion 13. First
According to the embodiment, the space defining member is formed by the CVD method. For this reason, the wiring portion can also be formed by the CVD method. Therefore, it is not necessary to use the impurity region as a wiring, and the parasitic capacitance of the wiring can be reduced. Incidentally, the capacitance of the pn junction between the impurity region wirings via the silicon substrate is about 10 pF to 100 pF. On the other hand, the parasitic capacitance between the wiring portions is about 10 fF to 100 fF.

【0082】(4)第1の実施の形態において、空間部
74に配置され、上面部15を支持する柱部(例えば、
図11の柱部64、66)を備えている。これにより、
上面部15の強度が補強され、上面部15が外部との圧
力差によって変形や破壊するのを防ぐことができる。
(4) In the first embodiment, a pillar (for example, a column)
Column portions 64 and 66 in FIG. 11) are provided. This allows
The strength of the upper surface portion 15 is reinforced, so that the upper surface portion 15 can be prevented from being deformed or broken due to a pressure difference from the outside.

【0083】(5)図2を参照して、第1の実施の形態
において、空間部規定部材(側面部13、上面部15)
と、振動型半導体センサの構成部品(下部電極36、振
動体電極40、上部電極52、固定電極56、58)と
は、同一の工程で形成されている。よって、第1の実施
の形態によれば、製造の簡略化及び製造のコストを下げ
ることが可能となる。
(5) Referring to FIG. 2, in the first embodiment, a space defining member (side surface portion 13, upper surface portion 15)
The components (the lower electrode 36, the vibrating body electrode 40, the upper electrode 52, and the fixed electrodes 56 and 58) of the vibration type semiconductor sensor are formed in the same process. Therefore, according to the first embodiment, it is possible to simplify the manufacturing and reduce the manufacturing cost.

【0084】(6)図2を参照して、第1の実施の形態
において、空間部規定部材と、振動型半導体センサの構
成部品とは、共にシリコン膜で形成されている。したが
って、密閉容器の熱膨張係数とセンサのそれとは、同じ
となる。このため、たとえ温度変化が生じる条件下でセ
ンサを使用しても、センサには熱膨張係数の差が起因と
なる応力が作用することがない。よって、下部電極と振
動体電極との平行度や上部電極と振動体電極との平行度
の低下が原因となるセンサの性能劣化を防ぐことができ
る。具体的数値で言うと、平行度は、その間に形成され
ていた絶縁膜(犠牲膜)の膜厚分布でほぼ決まり、絶縁
膜の膜厚の十分の一以下又は0.1μm以下にすること
が可能である。よって、精度の高いセンサとなる。
(6) Referring to FIG. 2, in the first embodiment, the space defining member and the components of the vibration type semiconductor sensor are both formed of a silicon film. Therefore, the coefficient of thermal expansion of the sealed container is the same as that of the sensor. For this reason, even if the sensor is used under conditions in which a temperature change occurs, stress caused by a difference in thermal expansion coefficient does not act on the sensor. Therefore, it is possible to prevent the performance of the sensor from deteriorating due to a decrease in the degree of parallelism between the lower electrode and the vibrating body electrode and between the upper electrode and the vibrating body electrode. To put it concretely, the degree of parallelism is almost determined by the thickness distribution of the insulating film (sacrifice film) formed therebetween, and it is necessary to set the thickness of the insulating film to one-tenth or less or 0.1 μm or less. It is possible. Therefore, a highly accurate sensor is obtained.

【0085】(7)図20を参照して、第1の実施の形
態によれば、透過のための貫通孔106となる粒界部を
積極的に形成し、しかもその貫通孔106の径を通常の
LSIプロセスの微細加工限度よりもさらに小さいレベ
ルである10nm程度に抑え、かつ孔個数の密度もフッ酸
の透過に対して十分な数をもって形成する技術を提供す
ることができる。よって、第1の実施の形態によれば、
多孔質透過膜(多結晶シリコン膜76)を破壊すること
なく、所望の容量の空間部74を備えた密閉容器14を
作製できる。
(7) Referring to FIG. 20, according to the first embodiment, a grain boundary portion serving as through hole 106 for transmission is positively formed, and the diameter of through hole 106 is reduced. It is possible to provide a technique of suppressing the hole density to about 10 nm, which is a level smaller than the fine processing limit of a normal LSI process, and forming the hole with a sufficient density for the permeation of hydrofluoric acid. Therefore, according to the first embodiment,
The sealed container 14 having the space 74 with a desired capacity can be manufactured without breaking the porous permeable film (polycrystalline silicon film 76).

【0086】[第2の実施の形態]第2の実施の形態
は、シリコン膜を厚く形成することを不要とし、よっ
て、CMP等でシリコン膜を削る工程を省略できること
を特徴としている。図24は、第2の実施の形態の断面
図である。第1の実施の形態の図11と対応する。図1
1と同一部分については、同一符号を付すことにより説
明を省略する。側面部13及び柱部64、66が配置さ
れる位置にある絶縁膜108、110、112を、間隔
をあけて残している。
[Second Embodiment] The second embodiment is characterized in that it is not necessary to form a thick silicon film, so that a step of removing the silicon film by CMP or the like can be omitted. FIG. 24 is a sectional view of the second embodiment. This corresponds to FIG. 11 of the first embodiment. FIG.
The description of the same parts as those of 1 is omitted by giving the same reference numerals. The insulating films 108, 110, and 112 at the positions where the side surfaces 13 and the pillars 64 and 66 are arranged are left at intervals.

【0087】{製造方法の説明}図25を参照して、基
板10の絶縁膜12上に、例えばCVD法を用いて、厚
さ0.2μmのシリコン膜を形成する。シリコン膜を、
例えばフォトリソグラフィによりパターンニングし、側
面部形成領域114、116、柱部形成領域118、1
20、電極形成領域122に、それぞれ、シリコン膜2
6h、26i、26j、26k、26lを残す。シリコ
ン膜26lが下部電極36となる。
{Description of Manufacturing Method} Referring to FIG. 25, a 0.2 μm thick silicon film is formed on insulating film 12 of substrate 10 by using, for example, the CVD method. Silicon film,
For example, patterning is performed by photolithography, and the side surface forming regions 114 and 116, the columnar forming regions 118, 1
20 and the silicon film 2 in the electrode formation region 122, respectively.
6h, 26i, 26j, 26k, 26l are left. The silicon film 26l becomes the lower electrode 36.

【0088】図26を参照して、シリコン膜26h、2
6i、26j、26k、26lを覆うように、基板10
上に、例えばCVD法を用いて、シリコン酸化膜からな
る厚さ2.0μmの絶縁膜108を形成する。
Referring to FIG. 26, silicon films 26h, 2h
6i, 26j, 26k, 26l
An insulating film 108 having a thickness of 2.0 μm made of a silicon oxide film is formed thereon by using, for example, a CVD method.

【0089】図27を参照して、絶縁膜108を、例え
ばフォトリソグラフィによりパターンニングする。この
パターンニングにより、電極形成領域122、領域12
4(側面部形成領域114と柱部形成領域118との
間)、領域126(側面部形成領域116と柱部形成領
域120との間)に、絶縁膜108を残す。また、側面
部形成領域114、116及び柱部形成領域118、1
20に、絶縁膜108を間隔をあけて残す。
Referring to FIG. 27, insulating film 108 is patterned by, for example, photolithography. By this patterning, the electrode formation region 122 and the region 12
4 (between the side surface forming region 114 and the column forming region 118) and the region 126 (between the side surface forming region 116 and the column forming region 120). Further, the side portion forming regions 114 and 116 and the pillar portion forming regions 118 and 1
20, an insulating film 108 is left at intervals.

【0090】図28は、図27の構造物の平面図であ
る。側面部形成領域114、116及び柱部形成領域1
18、120では、絶縁膜108が格子状に残されてい
る。
FIG. 28 is a plan view of the structure shown in FIG. Side surface forming regions 114 and 116 and pillar portion forming region 1
In 18 and 120, the insulating film 108 is left in a lattice shape.

【0091】図29を参照して、基板10の全面上に、
例えばCVD法を用いて、厚さ2.0μmのシリコン膜
28を形成する。側面部形成領域114、116及び柱
部形成領域118、120では、絶縁膜108が格子状
に残されている。よって、厚いシリコン膜(例えば4.
0μm)を形成することなく、これらの領域に、シリコ
ン膜28を埋め込むことができる。
Referring to FIG. 29, on the entire surface of substrate 10,
For example, a silicon film 28 having a thickness of 2.0 μm is formed by using a CVD method. In the side surface forming regions 114 and 116 and the pillar forming regions 118 and 120, the insulating film 108 is left in a lattice shape. Therefore, a thick silicon film (for example, 4.
0 μm), the silicon film 28 can be embedded in these regions.

【0092】上記と同様の工程を繰り返すことにより、
図24に示すように、側面部13及び柱部64、66を
形成する。後の工程は、第1の実施の形態と同じであ
る。
By repeating the same steps as above,
As shown in FIG. 24, the side part 13 and the pillar parts 64 and 66 are formed. Subsequent steps are the same as in the first embodiment.

【0093】図30は、第2の実施の形態の断面図であ
り、第1の実施の形態の図7と対応する。振動体電極4
0を保持する部分に、間隔をあけて絶縁膜108、11
0が残されている。上部電極52及び固定電極56、5
8を保持する部分についても、絶縁膜108、110を
残すことができる。
FIG. 30 is a sectional view of the second embodiment, and corresponds to FIG. 7 of the first embodiment. Oscillator electrode 4
Insulating films 108, 11
0 is left. Upper electrode 52 and fixed electrodes 56, 5
The insulating films 108 and 110 can also be left in the portion holding 8.

【0094】なお、図28に示すように、絶縁膜108
を格子状に残すのではなく、図31に示すように、側面
部形成領域114、116及び柱部形成領域118、1
20において、絶縁膜108をストライプ状に残す態様
もある。このように絶縁膜108をパターンニングすれ
ば、絶縁膜108は、犠牲膜エッチングの際に除去する
こともできる。したがって、図32に示すように、側面
部13、柱部64、66に空洞128を形成することが
できる。振動体電極40、上部電極52及び固定電極5
6、58を保持する部分についても、空洞128を形成
することができる。
Note that, as shown in FIG.
Are not left in a lattice shape, but as shown in FIG. 31, the side surface forming regions 114 and 116 and the column forming regions 118 and 1 are formed.
In 20, there is a mode in which the insulating film 108 is left in a stripe shape. By patterning the insulating film 108 in this manner, the insulating film 108 can be removed at the time of etching the sacrificial film. Therefore, as shown in FIG. 32, a cavity 128 can be formed in the side surface portion 13 and the pillar portions 64 and 66. Oscillator electrode 40, upper electrode 52 and fixed electrode 5
The cavity 128 can also be formed in the portion that holds 6, 58.

【0095】{効果の説明}第2の実施の形態は、第1
の実施の形態(1)〜(7)の効果を有する。さらに、
第2の実施の形態は、以下の効果を有する。
{Explanation of Effect} The second embodiment is based on the first embodiment.
Embodiments (1) to (7) have the effects. further,
The second embodiment has the following effects.

【0096】(1)例えば、図27〜図29を参照し
て、第2の実施の形態では、側面部形成領域114、1
16及び柱部形成領域118、120にあるシリコン酸
化膜108、110、112を、間隔をあけて残してい
る。このため、側面部13及び柱部64、66を形成す
るためのシリコン膜の堆積時、シリコン膜は、シリコン
酸化膜108、110、112の隙間に入り込む。した
がって、シリコン膜を厚めに堆積し、シリコン膜をエッ
チングして薄くする工程が不要となる。
(1) For example, referring to FIGS. 27 to 29, in the second embodiment,
The silicon oxide films 108, 110, and 112 in the region 16 and the pillar portion forming regions 118 and 120 are left at intervals. For this reason, when depositing the silicon film for forming the side surface portion 13 and the pillar portions 64 and 66, the silicon film enters the gaps between the silicon oxide films 108, 110 and 112. Therefore, the step of depositing a thick silicon film and etching the silicon film to make it thinner is not required.

【0097】(2)シリコン酸化膜は、シリコン膜より
軟らかい。よって、図24に示す密閉容器14におい
て、シリコン酸化膜108、110、112は、密閉容
器14に作用する衝撃応力を吸収する機能を有する。よ
って、衝撃に対して強い密閉容器14となる。また、図
32に示す密閉容器14において、空洞128により、
衝撃応力を吸収できる。よって、衝撃に対して強い密閉
容器14となる。
(2) The silicon oxide film is softer than the silicon film. Therefore, in the closed container 14 shown in FIG. 24, the silicon oxide films 108, 110, and 112 have a function of absorbing impact stress acting on the closed container 14. Therefore, the sealed container 14 is strong against impact. Further, in the closed container 14 shown in FIG.
Can absorb impact stress. Therefore, the sealed container 14 is strong against impact.

【0098】[第3の実施の形態]第3の実施の形態の
特徴は、本発明に係る密閉容器に加速度を測定するセン
サを配置したことである。
[Third Embodiment] A feature of the third embodiment is that a sensor for measuring acceleration is arranged in the closed container according to the present invention.

【0099】(平面構造の説明)図33は、本発明の第
3の実施の形態に係る振動型半導体センサの平面図であ
る。この振動型半導体センサは、加速度を測定するセン
サである。図33の構造を、図34〜図36を用いて、
下層から順に説明する。
(Explanation of Planar Structure) FIG. 33 is a plan view of a vibration type semiconductor sensor according to the third embodiment of the present invention. This vibration type semiconductor sensor is a sensor for measuring acceleration. The structure of FIG. 33 is described with reference to FIGS.
The description will be made sequentially from the lower layer.

【0100】図34を参照して、基板200上に、配線
部212及びこれと電気的に接続される下部電極226
が形成されている。配線部212及び下部電極226
は、シリコン膜からなる。配線部212の端部上には、
アルミニウムからなる取り出し電極228が形成されて
いる。
Referring to FIG. 34, a wiring portion 212 and a lower electrode 226 electrically connected thereto are formed on a substrate 200.
Are formed. Wiring section 212 and lower electrode 226
Is made of a silicon film. On the end of the wiring portion 212,
An extraction electrode 228 made of aluminum is formed.

【0101】図35を参照して、振動子となる振動体電
極230が、図34に示す下部電極226上の位置に形
成されている。振動体電極230の四隅は、基板200
上に形成された四つの保持部232、234、236、
238によって、保持されている。これにより、振動体
電極230は、固定はりとなっている。振動体電極23
0及び保持部232、234、236、238は、シリ
コン膜からなる。保持部232は、配線部210の一部
である。配線部210上には、アルミニウムからなる取
り出し電極240が形成されている。
Referring to FIG. 35, a vibrating body electrode 230 serving as a vibrator is formed at a position on lower electrode 226 shown in FIG. The four corners of the vibrating body electrode 230 are
The four holding parts 232, 234, 236 formed on the top,
238. Thus, the vibrating body electrode 230 is a fixed beam. Oscillator electrode 23
0 and the holding portions 232, 234, 236, 238 are made of a silicon film. The holding unit 232 is a part of the wiring unit 210. An extraction electrode 240 made of aluminum is formed on the wiring section 210.

【0102】図36を参照して、上部電極242が、図
35に示す振動体電極230上の位置に形成されてい
る。上部電極242は、基板200上に形成された配線
部206によって、保持されている。これにより、上部
電極242は、片持はりとなっている。上部電極242
及び配線部206は、シリコン膜からなる。上部電極2
42と配線部206とは、電気的に接続されている。配
線部206の端部上には、アルミニウムからなる取り出
し電極244が形成されている。
Referring to FIG. 36, upper electrode 242 is formed at a position on vibrator electrode 230 shown in FIG. The upper electrode 242 is held by the wiring part 206 formed on the substrate 200. As a result, the upper electrode 242 is cantilevered. Upper electrode 242
The wiring section 206 is made of a silicon film. Upper electrode 2
42 and the wiring part 206 are electrically connected. An extraction electrode 244 made of aluminum is formed on an end of the wiring portion 206.

【0103】図33を参照して、下部電極226、振動
体電極230、上部電極242を囲むように、三層のシ
リコン膜からなる側面部203が形成されている。密閉
容器204内の四隅には、シリコン膜からなる柱部25
4、256、258、260が配置されている。柱部2
54、256、258、260は、密閉容器204の上
面部(図示せず)を支持している。
Referring to FIG. 33, a side surface portion 203 made of a three-layered silicon film is formed so as to surround lower electrode 226, vibrator electrode 230, and upper electrode 242. Four corners 25 made of a silicon film are provided at the four corners in the closed container 204.
4, 256, 258, 260 are arranged. Pillar 2
54, 256, 258, 260 support the upper surface portion (not shown) of the sealed container 204.

【0104】{断面構造の説明}図37は、図33に示
す振動型半導体センサをA−A線に沿って切断した断面
図である。基板200上には、絶縁膜202が形成され
ている。絶縁膜202上には、密閉容器204が形成さ
れている。密閉容器204の側面部203及び上面部2
05で、空間部264が規定されている。
{Description of Cross-Sectional Structure} FIG. 37 is a cross-sectional view of the vibration-type semiconductor sensor shown in FIG. 33, taken along line AA. On the substrate 200, an insulating film 202 is formed. On the insulating film 202, a closed container 204 is formed. Side portion 203 and top portion 2 of closed container 204
At 05, a space 264 is defined.

【0105】空間部264には、下部電極226、振動
体電極230、上部電極242が配置されている。振動
体電極230は、保持部238、配線部210によって
保持されている。配線部210は、側面部203から外
部に引き出されている。配線部210は、絶縁膜20
2、262によって、密閉容器204と電気的に絶縁分
離されている。上面部205上には、多結晶シリコン膜
266、268が形成されている。多結晶シリコン膜2
66の機能は、第1の実施の形態の多結晶シリコン膜7
6の機能と同じである。また、多結晶シリコン膜268
の機能は、第1の実施の形態の多結晶シリコン膜78の
機能と同じである。
In the space 264, a lower electrode 226, a vibrating body electrode 230, and an upper electrode 242 are arranged. The vibrating body electrode 230 is held by the holding section 238 and the wiring section 210. The wiring part 210 is drawn out from the side part 203 to the outside. The wiring section 210 is formed of the insulating film 20.
2, 262, electrically insulated from the closed container 204. Polycrystalline silicon films 266 and 268 are formed on upper surface portion 205. Polycrystalline silicon film 2
The function 66 is the function of the polycrystalline silicon film 7 of the first embodiment.
6 has the same function as that of FIG. Also, the polycrystalline silicon film 268
Is the same as the function of the polycrystalline silicon film 78 of the first embodiment.

【0106】図38は、図33に示す振動型半導体セン
サをB−B線に沿って切断した断面図である。空間部2
64の絶縁層202上には、間隔をあけて、下から順に
下部電極226、振動体電極230、上部電極242が
位置している。上部電極242は、配線部206と電気
的に接続され、かつ配線部206によって片持ち保持さ
れている。配線部206は、側面部203から外部に引
き出されている。配線部206は、絶縁膜202、26
2によって、密閉容器204と電気的に絶縁分離されて
いる。下部電極226は、配線部212と電気的に接続
されている。配線部212は、側面部203から外部に
引き出されている。配線部212は、絶縁膜202、2
62によって、密閉容器204と電気的に絶縁分離され
ている。
FIG. 38 is a sectional view of the vibration-type semiconductor sensor shown in FIG. 33, taken along the line BB. Space part 2
On the 64 insulating layers 202, a lower electrode 226, a vibrating body electrode 230, and an upper electrode 242 are located in order from the bottom with an interval. The upper electrode 242 is electrically connected to the wiring section 206 and is cantilevered by the wiring section 206. The wiring part 206 is drawn out from the side part 203 to the outside. The wiring part 206 is formed of the insulating films 202 and 26
2, it is electrically insulated and separated from the closed container 204. The lower electrode 226 is electrically connected to the wiring section 212. The wiring part 212 is drawn out from the side part 203. The wiring portion 212 includes the insulating films 202, 2
62 electrically insulates and separates from the closed container 204.

【0107】上面部205には、開口部270が形成さ
れている。開口部270を覆うように、上面部205上
には、多結晶シリコン膜266が形成されている。開口
部270のところにある多結晶シリコン膜266上に多
結晶シリコン膜268を形成することにより、密閉容器
204が密閉される。
An opening 270 is formed in the upper surface 205. A polycrystalline silicon film 266 is formed on upper surface portion 205 so as to cover opening 270. By forming the polycrystalline silicon film 268 on the polycrystalline silicon film 266 at the opening 270, the sealed container 204 is sealed.

【0108】{動作の説明}この振動型半導体センサ
は、加速度を測定するセンサである。図37、38を参
照して、基板200の主表面に対して垂直方向、すなわ
ちaで示す方向に加速度が加わると、振動体電極230
がaで示す方向に振動する。これにより、下部電極22
6と振動体電極230との静電容量及び上部電極242
と振動体電極230との静電容量が変化する。これをも
とにして、加速度を検出する。
{Description of Operation} This vibration type semiconductor sensor is a sensor for measuring acceleration. 37 and 38, when acceleration is applied in a direction perpendicular to the main surface of substrate 200, that is, in a direction indicated by a, vibrating body electrode 230
Vibrate in the direction indicated by a. Thereby, the lower electrode 22
6 and vibrator electrode 230 and upper electrode 242
And the capacitance of the vibrating body electrode 230 changes. Based on this, the acceleration is detected.

【0109】{製造方法の説明}第3の実施の形態は、
第1の実施の形態の製造方法と同様の方法により製造す
ることができる。すなわち、パターンが違うだけでプロ
セス自体は同じである。また、第3の実施の形態に第2
の実施の形態も適用することができる。
{Description of Manufacturing Method} The third embodiment is directed to
It can be manufactured by a method similar to the manufacturing method of the first embodiment. That is, the process itself is the same except for the pattern. Also, the second embodiment has the second embodiment.
Embodiment can also be applied.

【0110】{効果の説明}第3の実施の形態は、第1
の実施の形態の(1)〜(7)の効果を有する。また、
第2の実施の形態を適用すれば、第3の実施の形態は、
第2の実施の形態の(1)〜(2)の効果を有する。
{Explanation of Effect} The third embodiment is directed to the first embodiment.
This has the effects (1) to (7) of the embodiment. Also,
If the second embodiment is applied, the third embodiment is
It has the effects (1) and (2) of the second embodiment.

【0111】[第4の実施の形態]第4の実施の形態の
特徴は、配線部が外部において浮いた状態となっている
ことである。
[Fourth Embodiment] The feature of the fourth embodiment is that the wiring portion is floating outside.

【0112】{構造の説明}図39は、本発明の第4の
実施の形態に係る密閉容器を用いた振動型半導体センサ
の立体図である。図40はその断面図である。図39
は、第1の実施の形態の図1に対応し、図40は、第1
の実施の形態の図8に対応する。
{Description of Structure} FIG. 39 is a three-dimensional view of a vibration-type semiconductor sensor using an airtight container according to a fourth embodiment of the present invention. FIG. 40 is a sectional view thereof. FIG.
Corresponds to FIG. 1 of the first embodiment, and FIG.
Embodiment 8 corresponds to FIG.

【0113】図1に示す第1の実施の形態との違いは、
配線部16、18、20、22、24が外部において浮
いた状態となっていることである。その他の構造につい
ては、第1の実施の形態と同じなので、同一符号を付す
ことにより説明を省略する。
The difference from the first embodiment shown in FIG.
That is, the wiring portions 16, 18, 20, 22, and 24 are floating outside. The other structure is the same as that of the first embodiment, and the description is omitted by attaching the same reference numerals.

【0114】{製造方法の説明}本発明の第4の実施の
形態に係る密閉容器を用いた振動型半導体センサの製造
方法を、図41〜図50を用いて説明する。図12〜図
21に示す第1の実施の形態との違いは、配線部18、
24を形成するときのパターンニングである。
<< Description of Manufacturing Method >> A method of manufacturing a vibration-type semiconductor sensor using an airtight container according to the fourth embodiment of the present invention will be described with reference to FIGS. The difference from the first embodiment shown in FIGS.
This is the patterning when forming 24.

【0115】図41の工程は、図12の工程と対応す
る。図12の工程との違いは、シリコン膜26c、26
eの一方の端部が、側面部13の形成位置と一致してい
る点である。
The step of FIG. 41 corresponds to the step of FIG. The difference from the process of FIG. 12 is that the silicon films 26c and 26c
This is the point where one end of “e” coincides with the formation position of the side surface portion 13.

【0116】図42、43、44、45の工程は、それ
ぞれ、図13、14、15、16の工程と対応する。
The steps shown in FIGS. 42, 43, 44, and 45 correspond to the steps shown in FIGS. 13, 14, 15, and 16, respectively.

【0117】図46の工程は、図17の工程と対応す
る。図17の工程との違いは、シリコン膜30c、30
eの一方の端部が、側面部13の形成位置と一致してい
る点である。
The step of FIG. 46 corresponds to the step of FIG. The difference from the process of FIG. 17 is that the silicon films 30c, 30c
This is the point where one end of “e” coincides with the formation position of the side surface portion 13.

【0118】図47、48の工程は、それぞれ、図1
8、19の工程と対応する。
The steps of FIGS. 47 and 48 correspond to those of FIG.
This corresponds to steps 8 and 19.

【0119】図49、50の工程は、図20、21の工
程と対応する。違いは、フッ酸を用いた犠牲膜(絶縁膜
94、100、102)エッチングの際、密閉容器14
の外部にあり、かつ配線部18、24を挟むように位置
している絶縁膜94、100も、除去される点である。
よって、図50に示すように、配線部18、24は外部
において浮いた状態となる。そして、最後に図40に示
すように、多結晶シリコン膜78で開口部80を封止す
る。
The steps of FIGS. 49 and 50 correspond to the steps of FIGS. The difference is that when the sacrificial films (insulating films 94, 100, 102) are etched using hydrofluoric acid,
And the insulating films 94 and 100 which are located outside the wiring portion and sandwich the wiring portions 18 and 24 are also removed.
Therefore, as shown in FIG. 50, the wiring portions 18 and 24 are floating outside. Finally, as shown in FIG. 40, the opening 80 is sealed with a polycrystalline silicon film 78.

【0120】{効果の説明}第4の実施の形態は、第1
の実施の形態の(1)〜(7)の効果を有する。また、
第2の実施の形態を適用すれば、第4の実施の形態は、
第2の実施の形態の(1)〜(2)の効果を有する。ま
た、図39を参照して、第4の実施の形態において、配
線部16、18、20、22、24、は外部において浮
いた状態となる。このような配線部は、寄生容量を低下
させることができる。例えば、配線部が外部において浮
いた状態は、配線部が絶縁膜で支持されている場合に比
べ、配線間の寄生容量が1/4〜1/10になる。
{Explanation of Effect} The fourth embodiment is directed to the first embodiment.
This has the effects (1) to (7) of the embodiment. Also,
If the second embodiment is applied, the fourth embodiment becomes
It has the effects (1) and (2) of the second embodiment. Referring to FIG. 39, in the fourth embodiment, wiring portions 16, 18, 20, 22, and 24 float outside. Such a wiring portion can reduce the parasitic capacitance. For example, when the wiring portion is floating outside, the parasitic capacitance between the wirings becomes 1/4 to 1/10 as compared with the case where the wiring portion is supported by an insulating film.

【0121】なお、第1〜第4の実施の形態において、
密閉容器の形状は直方体である。しかしながら、本発明
はこれに限定されず、上面部と基板とが平行な多面体で
もよいし、空間部規定部材が球面状でもよい。
In the first to fourth embodiments,
The shape of the closed container is a rectangular parallelepiped. However, the present invention is not limited to this, and the upper surface and the substrate may be a polyhedron parallel to each other, or the space defining member may be spherical.

【0122】[0122]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る密閉容器を用
いた振動型半導体センサの立体図である。
FIG. 1 is a three-dimensional view of a vibration-type semiconductor sensor using a closed container according to a first embodiment of the present invention.

【図2】図1の密閉容器において、振動型半導体センサ
が見える状態の立体図である。
FIG. 2 is a three-dimensional view showing a state in which a vibration type semiconductor sensor can be seen in the closed container of FIG. 1;

【図3】本発明の第1の実施の形態に係る密閉容器を用
いた振動型半導体センサの平面図である。
FIG. 3 is a plan view of the vibration-type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図4】図3に示すセンサの下部電極の平面図である。FIG. 4 is a plan view of a lower electrode of the sensor shown in FIG. 3;

【図5】図3に示すセンサの振動体電極の平面図であ
る。
FIG. 5 is a plan view of a vibrating body electrode of the sensor shown in FIG. 3;

【図6】図3に示すセンサの上部電極の平面図である。6 is a plan view of an upper electrode of the sensor shown in FIG.

【図7】図3に示すセンサをA−A線に沿って切断した
断面図である。
FIG. 7 is a sectional view of the sensor shown in FIG. 3 taken along line AA.

【図8】図3に示すセンサをB−B線に沿って切断した
断面図である。
FIG. 8 is a sectional view of the sensor shown in FIG. 3 taken along line BB.

【図9】図3に示すセンサをC−C線に沿って切断した
断面図である。
FIG. 9 is a cross-sectional view of the sensor shown in FIG. 3 taken along line CC.

【図10】図3に示すセンサをD−D線に沿って切断し
た断面図である。
FIG. 10 is a cross-sectional view of the sensor shown in FIG. 3 taken along line DD.

【図11】図3に示すセンサをE−E線に沿って切断し
た断面図である。
FIG. 11 is a cross-sectional view of the sensor shown in FIG. 3 taken along line EE.

【図12】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第1の工程を示
す断面図である。
FIG. 12 is a cross-sectional view showing a first step of a method of manufacturing a vibration-type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図13】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第2の工程を示
す断面図である。
FIG. 13 is a cross-sectional view showing a second step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図14】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第3の工程を示
す断面図である。
FIG. 14 is a cross-sectional view showing a third step of the method for manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図15】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第4の工程を示
す断面図である。
FIG. 15 is a cross-sectional view showing a fourth step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図16】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第5の工程を示
す断面図である。
FIG. 16 is a cross-sectional view showing a fifth step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図17】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第6の工程を示
す断面図である。
FIG. 17 is a cross-sectional view showing a sixth step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図18】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第7の工程を示
す断面図である。
FIG. 18 is a cross-sectional view showing a seventh step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図19】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第8の工程を示
す断面図である。
FIG. 19 is a cross-sectional view showing an eighth step of the method for manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図20】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第9の工程を示
す断面図である。
FIG. 20 is a cross-sectional view showing a ninth step of the method for manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図21】本発明の第1の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第10の工程を
示す断面図である。
FIG. 21 is a cross-sectional view showing a tenth step of the method for manufacturing the vibration type semiconductor sensor using the closed container according to the first embodiment of the present invention.

【図22】本発明の第1の実施の形態に係る密閉容器に
用いた多孔質透過膜の膜厚とアニール条件との関係をあ
らわすグラフである。
FIG. 22 is a graph showing a relationship between a film thickness of a porous permeable membrane used in a closed container according to the first embodiment of the present invention and annealing conditions.

【図23】シリコン膜の結晶化の熱処理温度と内部応力
との関係を示すグラフである。
FIG. 23 is a graph showing a relationship between a heat treatment temperature for crystallization of a silicon film and an internal stress.

【図24】本発明の第2の実施の形態に係る密閉容器の
柱部における断面図である。
FIG. 24 is a cross-sectional view of a pillar portion of a closed container according to a second embodiment of the present invention.

【図25】本発明の第2の実施の形態に係る密閉容器の
製造方法の第1の工程を示す断面図である。
FIG. 25 is a cross-sectional view showing a first step of the method for manufacturing a sealed container according to the second embodiment of the present invention.

【図26】本発明の第2の実施の形態に係る密閉容器の
製造方法の第2の工程を示す断面図である。
FIG. 26 is a cross-sectional view showing a second step of the method for manufacturing a sealed container according to the second embodiment of the present invention.

【図27】本発明の第2の実施の形態に係る密閉容器の
製造方法の第3の工程を示す断面図である。
FIG. 27 is a cross-sectional view showing a third step of the method for manufacturing a sealed container according to the second embodiment of the present invention.

【図28】図27に示す構造物の平面図である。FIG. 28 is a plan view of the structure shown in FIG. 27.

【図29】本発明の第2の実施の形態に係る密閉容器の
製造方法の第4の工程を示す断面図である。
FIG. 29 is a cross-sectional view showing a fourth step of the method for manufacturing a sealed container according to the second embodiment of the present invention.

【図30】本発明の第2の実施の形態に係る密閉容器に
配置されたセンサの振動体電極における断面図である。
FIG. 30 is a cross-sectional view of a vibrating body electrode of a sensor arranged in a closed container according to a second embodiment of the present invention.

【図31】本発明の第2の実施の形態に係る密閉容器の
製造方法の他の例における絶縁膜108のパターンを示
す平面図である。
FIG. 31 is a plan view showing a pattern of an insulating film in another example of the method for manufacturing a sealed container according to the second embodiment of the present invention.

【図32】本発明の第2の実施の形態に係る密閉容器の
他の例の柱部における断面図である。
FIG. 32 is a cross-sectional view of a pillar portion of another example of the closed container according to the second embodiment of the present invention.

【図33】本発明の第3の実施の形態に係る密閉容器を
用いた振動型半導体センサの平面図である。
FIG. 33 is a plan view of a vibration-type semiconductor sensor using a closed container according to a third embodiment of the present invention.

【図34】図33に示すセンサの下部電極の平面図であ
る。
34 is a plan view of a lower electrode of the sensor shown in FIG.

【図35】図33に示すセンサの振動体電極の平面図で
ある。
FIG. 35 is a plan view of a vibrating body electrode of the sensor shown in FIG. 33.

【図36】図33に示すセンサの上部電極の平面図であ
る。
FIG. 36 is a plan view of an upper electrode of the sensor shown in FIG. 33.

【図37】図33に示すセンサをA−A線に沿って切断
した断面図である。
FIG. 37 is a sectional view of the sensor shown in FIG. 33, taken along line AA.

【図38】図33に示すセンサをB−B線に沿って切断
した断面図である。
38 is a cross-sectional view of the sensor shown in FIG. 33, taken along line BB.

【図39】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの立体図である。
FIG. 39 is a three-dimensional view of a vibration-type semiconductor sensor using an airtight container according to a fourth embodiment of the present invention.

【図40】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの断面図である。
FIG. 40 is a sectional view of a vibration-type semiconductor sensor using a closed container according to a fourth embodiment of the present invention.

【図41】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第1の工程を示
す断面図である。
FIG. 41 is a cross-sectional view showing a first step in a method for manufacturing a vibration-type semiconductor sensor using a closed container according to the fourth embodiment of the present invention.

【図42】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第2の工程を示
す断面図である。
FIG. 42 is a cross-sectional view showing a second step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the fourth embodiment of the present invention.

【図43】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第3の工程を示
す断面図である。
FIG. 43 is a cross-sectional view showing a third step of the method for manufacturing the vibration type semiconductor sensor using the sealed container according to the fourth embodiment of the present invention.

【図44】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第4の工程を示
す断面図である。
FIG. 44 is a cross-sectional view showing a fourth step of the method for manufacturing the vibration type semiconductor sensor using the closed container according to the fourth embodiment of the present invention.

【図45】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第5の工程を示
す断面図である。
FIG. 45 is a cross-sectional view showing a fifth step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the fourth embodiment of the present invention.

【図46】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第6の工程を示
す断面図である。
FIG. 46 is a cross-sectional view showing a sixth step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the fourth embodiment of the present invention.

【図47】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第7の工程を示
す断面図である。
FIG. 47 is a cross-sectional view showing a seventh step of the method of manufacturing the vibration type semiconductor sensor using the closed container according to the fourth embodiment of the present invention.

【図48】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第8の工程を示
す断面図である。
FIG. 48 is a cross-sectional view showing an eighth step of the method for manufacturing the vibration type semiconductor sensor using the closed container according to the fourth embodiment of the present invention.

【図49】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第9の工程を示
す断面図である。
FIG. 49 is a cross-sectional view showing a ninth step of the method for manufacturing a vibration-type semiconductor sensor using the sealed container according to the fourth embodiment of the present invention.

【図50】本発明の第4の実施の形態に係る密閉容器を
用いた振動型半導体センサの製造方法の第10の工程を
示す断面図である。
FIG. 50 is a cross-sectional view showing a tenth step of the method for manufacturing a vibration-type semiconductor sensor using the sealed container according to the fourth embodiment of the present invention.

【図51】振動型半導体センサが配置された従来の密閉
容器の模式図である。
FIG. 51 is a schematic view of a conventional sealed container in which a vibration type semiconductor sensor is arranged.

【符号の説明】[Explanation of symbols]

10 基板 12 絶縁膜 13 側面部 14 密閉容器 15 上面部 16、18、20、22、24 配線部 26a〜26l シリコン膜 28a〜28e シリコン膜 30a〜30e シリコン膜 32 シリコン膜 34 振動型半導体センサ 36 下部電極 40 振動体電極 42、44、46、48 保持部 52 上部電極 56、58 固定電極 64、66、68、70 柱部 72 絶縁膜 74 空間部 82、84、86 配線部形成領域 88 保持部形成領域 90 側面部形成領域 92 電極形成領域 94 絶縁膜 96 電極形成領域 98 領域 100、102、108、110、112 絶縁膜 114、116 側面部形成領域 118、120 柱部形成領域 122 電極形成領域 124、126 領域 128 空洞 200 基板 202 絶縁膜 203 側面部 204 密閉容器 205 上面部 206、210、212、 配線部 226 下部電極 230 振動体電極 232、234、236、238 保持部 242 上部電極 254、256、258、260 柱部 262 絶縁膜 264 空間部 DESCRIPTION OF SYMBOLS 10 Substrate 12 Insulating film 13 Side surface part 14 Airtight container 15 Top surface part 16, 18, 20, 22, 24 Wiring part 26a-261 Silicon film 28a-28e Silicon film 30a-30e Silicon film 32 Silicon film 34 Vibration type semiconductor sensor 36 Lower part Electrode 40 Oscillator electrode 42, 44, 46, 48 Holder 52 Upper electrode 56, 58 Fixed electrode 64, 66, 68, 70 Column 72 Insulating film 74 Space 82, 84, 86 Wiring part forming area 88 Holding part formation Region 90 side surface forming region 92 electrode forming region 94 insulating film 96 electrode forming region 98 region 100, 102, 108, 110, 112 insulating film 114, 116 side surface forming region 118, 120 pillar forming region 122 electrode forming region 124, 126 region 128 cavity 200 substrate 202 insulating film 203 side surface 20 4 Closed container 205 Upper surface part 206, 210, 212, Wiring part 226 Lower electrode 230 Vibrator electrode 232, 234, 236, 238 Holding part 242 Upper electrode 254, 256, 258, 260 Column part 262 Insulating film 264 Space part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂田 二郎 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内 (72)発明者 景山 恭行 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内 Fターム(参考) 4M112 AA02 BA07 BA08 CA24 CA26 DA05 DA06 DA14 DA15 EA02 EA04 EA05 EA06 GA01  ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Jiro Sakata 41-41, Chuchu-Yokomichi, Nagakute-cho, Aichi-gun, Aichi Prefecture Inside Toyota Central R & D Laboratories Co., Ltd. 41, Yokomichi, 1st place, Toyota Central Research Laboratory Co., Ltd. F-term (reference) 4M112 AA02 BA07 BA08 CA24 CA26 DA05 DA06 DA14 DA15 EA02 EA04 EA05 EA06 GA01

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された密閉容器であって、 上面部及び側面部を有し、前記密閉容器の空間部を規定
する空間部規定部材が、前記基板上に形成され、 前記空間部規定部材は、薄膜形成技術により形成された
シリコン膜を積層した構造を含む、密閉容器。
1. A closed container formed on a substrate, wherein a space defining member having an upper surface portion and a side surface portion and defining a space portion of the closed container is formed on the substrate, A closed container including a structure in which the part defining member has a structure in which silicon films formed by a thin film forming technique are stacked.
【請求項2】 請求項1において、 前記空間部には配線膜が配置され、 前記配線膜は前記側面部から外部に露出し、 前記配線膜は外部において、絶縁膜により支持されてい
るか、又は浮いている状態である、密閉容器。
2. The wiring film according to claim 1, wherein a wiring film is disposed in the space, the wiring film is exposed to the outside from the side surface portion, and the wiring film is supported by an insulating film outside, or A closed container in a floating state.
【請求項3】 基板上に形成された密閉容器の製造方法
であって、 薄膜形成技術により形成されたシリコン膜を積層するこ
とにより、前記密閉容器の空間部を規定する空間部規定
部材を形成する、密閉容器の製造方法。
3. A method for manufacturing a closed container formed on a substrate, comprising: forming a space defining member for defining a space of the closed container by stacking silicon films formed by a thin film forming technique. To manufacture a closed container.
JP10327459A 1998-11-02 1998-11-02 Sealed container and its manufacture Pending JP2000138381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10327459A JP2000138381A (en) 1998-11-02 1998-11-02 Sealed container and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10327459A JP2000138381A (en) 1998-11-02 1998-11-02 Sealed container and its manufacture

Publications (1)

Publication Number Publication Date
JP2000138381A true JP2000138381A (en) 2000-05-16

Family

ID=18199408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10327459A Pending JP2000138381A (en) 1998-11-02 1998-11-02 Sealed container and its manufacture

Country Status (1)

Country Link
JP (1) JP2000138381A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005246601A (en) * 2004-03-03 2005-09-15 Robert Bosch Gmbh Micro-machining type component and suitable manufacturing method
JP2006526509A (en) * 2003-06-04 2006-11-24 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Micro electromechanical device and sealing method and manufacturing method thereof
JP2006326806A (en) * 2005-05-30 2006-12-07 Toshiba Corp Semiconductor device using mems technique
JP2007170843A (en) * 2005-12-19 2007-07-05 Yokogawa Electric Corp Vibration-type transducer and method for manufacturing the same
JP2012196758A (en) * 2003-07-25 2012-10-18 Robert Bosch Gmbh Anchor for microelectromechanical system having soi substrate, and method of fabricating the same
DE102008040758B4 (en) * 2008-07-28 2017-05-18 Robert Bosch Gmbh Micromechanical structures and methods for producing micromechanical structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148012A (en) * 1992-11-09 1994-05-27 Yokogawa Electric Corp Manufacture of oscillation transducer
JPH0735768A (en) * 1993-07-23 1995-02-07 Omron Corp Capacitance-type sensor and manufacture thereof
JPH07318583A (en) * 1995-03-27 1995-12-08 Hitachi Ltd Electrostatic capacity type acceleration sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148012A (en) * 1992-11-09 1994-05-27 Yokogawa Electric Corp Manufacture of oscillation transducer
JPH0735768A (en) * 1993-07-23 1995-02-07 Omron Corp Capacitance-type sensor and manufacture thereof
JPH07318583A (en) * 1995-03-27 1995-12-08 Hitachi Ltd Electrostatic capacity type acceleration sensor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526509A (en) * 2003-06-04 2006-11-24 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Micro electromechanical device and sealing method and manufacturing method thereof
US7859067B2 (en) 2003-06-04 2010-12-28 Robert Bosch Gmbh Microelectromechanical device including an encapsulation layer of which a portion is removed to expose a substantially planar surface having a portion that is disposed outside and above a chamber and including a field region on which integrated circuits are formed and methods for fabricating same
JP2011245620A (en) * 2003-06-04 2011-12-08 Robert Bosch Gmbh Micro electromechanical system, and method for encapsulating and fabricating the same
JP4908202B2 (en) * 2003-06-04 2012-04-04 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Micro electromechanical device and sealing method and manufacturing method thereof
US8421167B2 (en) 2003-06-04 2013-04-16 Robert Bosch Gmbh Microelectromechanical device including an encapsulation layer of which a portion is removed to expose a substantially planar surface having a portion that is disposed outside and above a chamber and including a field region on which integrated circuits are formed, and methods for fabricating same
US8623686B2 (en) 2003-06-04 2014-01-07 Robert Bosch Gmbh Microelectromechanical device including an encapsulation layer of which a portion is removed to expose a substantially planar surface having a portion that is disposed outside and above a chamber and including a field region on which integrated circuits are formed, and methods for fabricating same
JP2012196758A (en) * 2003-07-25 2012-10-18 Robert Bosch Gmbh Anchor for microelectromechanical system having soi substrate, and method of fabricating the same
JP2005246601A (en) * 2004-03-03 2005-09-15 Robert Bosch Gmbh Micro-machining type component and suitable manufacturing method
JP2006326806A (en) * 2005-05-30 2006-12-07 Toshiba Corp Semiconductor device using mems technique
JP2007170843A (en) * 2005-12-19 2007-07-05 Yokogawa Electric Corp Vibration-type transducer and method for manufacturing the same
DE102008040758B4 (en) * 2008-07-28 2017-05-18 Robert Bosch Gmbh Micromechanical structures and methods for producing micromechanical structures

Similar Documents

Publication Publication Date Title
KR100434537B1 (en) Multi layer wafer with thick sacrificial layer and fabricating method thereof
CN1657401B (en) Micromachine semiconductor element and manufacturing method thereof
US8921952B2 (en) Microelectromechanical system devices having crack resistant membrane structures and methods for the fabrication thereof
US8519806B2 (en) Bulk-mode resonator having at least partially filled open cavities
CA2343446A1 (en) Formation of suspended beams using soi substrates, and application to the fabrication of a vibrating gyrometer
JP2000031440A (en) Manufacture of soi wafer
CA2340059C (en) Micromechanical sensor and method for producing same
JP2000138381A (en) Sealed container and its manufacture
US9926187B2 (en) Microelectromechanical system devices having crack resistant membrane structures and methods for the fabrication thereof
JPS60138434A (en) Manufacture of semiconductor electrostatic capacity type pressure sensor
US10717642B2 (en) Silicon carbide microelectromechanical structure, device, and method
JP2000058866A (en) Manufacture of small device
US20230231538A1 (en) Mems resonator and manufacturing method
CN103663343A (en) Electronic device, method of manufacturing the same, and oscillator
JP5601463B2 (en) MEMS vibrator, oscillator, and method for manufacturing MEMS vibrator
JPH10163505A (en) Semiconductor inertia sensor and its manufacture
JPH10178183A (en) Semiconductor inertial sensor and manufacture thereof
CN113381717A (en) Piezoelectric MEMS silicon resonator with beam structure, forming method thereof and electronic device
US20080213981A1 (en) Method of Fabricating a Silicon-On-Insulator Structure
FI129591B (en) Mems resonator with high quality factor and its use
WO2022226914A1 (en) Piezoelectric mems silicon resonator having beam structure, forming method therefor, and electronic device
US20210313960A1 (en) Vibrator element
JPH10178181A (en) Manufacture of semiconductor inertial sensor
US20240107887A1 (en) Method For Manufacturing Device
US20210087055A1 (en) Structure for microelectromechanical systems (mems) devices to control pressure at high temperature

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031021