JP2000091380A - Flip-chip mounting structure - Google Patents

Flip-chip mounting structure

Info

Publication number
JP2000091380A
JP2000091380A JP25481198A JP25481198A JP2000091380A JP 2000091380 A JP2000091380 A JP 2000091380A JP 25481198 A JP25481198 A JP 25481198A JP 25481198 A JP25481198 A JP 25481198A JP 2000091380 A JP2000091380 A JP 2000091380A
Authority
JP
Japan
Prior art keywords
bump
flip chip
wiring board
mounting structure
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25481198A
Other languages
Japanese (ja)
Inventor
Kazuhiro Yamaguchi
和宏 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25481198A priority Critical patent/JP2000091380A/en
Publication of JP2000091380A publication Critical patent/JP2000091380A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a flip-chip mounting structure with which a wiring substrate and a flip chip can be positioned easily, positional deviation is hardly generated until bump junction process is completed, and the replacement and repair of the flip-chip can be performed easily. SOLUTION: Holes 16, which penetrate a conductor pad 15 and an insulating layer on the top surface of a multilayer wiring substrate 12 having the conductor pad 15, are provided on the conductor pad part 15 of the multilayer wiring substrate 12 where a flip chip is mounted, the bump of a flip chip 11 is press fitted into the holes 16, and the flip chip 11 is mounted on the multilayer wiring substrate 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は電子回路や電子部
品を構成する半導体ベアチップと基板との接合構造に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bonding structure between a semiconductor bare chip and a substrate constituting an electronic circuit or an electronic component.

【0002】[0002]

【従来の技術】半導体ベアチップは所望の回路を形成し
た半導体ウエハを分割して形成される能動素子である
が、半導体ウエハが元々薄い半導体の板であるため半導
体ベアチップの形状は薄い直方体である場合が多く、外
部インターフェースとしての電極もこの直方体の1面に
平面的に形成されている。この半導体ベアチップを1つ
の電子部品として機能させるためには、半導体ベアチッ
プの面で平面的に形成された電極と外部にある配線基板
等の電極とを何らかの方法で接続しなければならない。
外部との接続を行う方法としては、半導体ベアチップに
形成された平面的な電極に微細な金属ワイヤの一端を接
合し、その反対側の端を外部の配線基板等の電極に接合
するワイヤボンド方式と、半導体ベアチップの平面的な
電極にバンプを付けてこのバンプを外部の配線基板等の
電極に接合するフリップチップ方式とに大別される。バ
ンプとは突起状を意味する言葉であり、リードのように
長く導出される接続端子とは異なり、わずかに突き出た
接続端子のことを言う。
2. Description of the Related Art A semiconductor bare chip is an active element formed by dividing a semiconductor wafer on which a desired circuit is formed. However, since the semiconductor wafer is originally a thin semiconductor plate, the shape of the semiconductor bare chip is a thin rectangular parallelepiped. In many cases, an electrode as an external interface is also formed planarly on one surface of the rectangular parallelepiped. In order for the semiconductor bare chip to function as one electronic component, an electrode formed two-dimensionally on the surface of the semiconductor bare chip must be connected to an external electrode such as a wiring board by some method.
As a method of connecting to the outside, a wire bond method is used in which one end of a fine metal wire is joined to a planar electrode formed on a semiconductor bare chip, and the opposite end is joined to an electrode such as an external wiring board. And a flip chip method in which a bump is attached to a planar electrode of a semiconductor bare chip and the bump is joined to an electrode such as an external wiring board. The bump is a word meaning a protruding shape, and is a connection terminal that protrudes slightly, unlike a connection terminal that is extended like a lead.

【0003】ワイヤボンド方式は半導体ベアチップの回
路や電極が形成されている面を目視できる方向で半導体
ベアチップが配線基板に取付けられるためフェースアッ
プ実装とも呼ばれ、またフリップチップ方式は回路や電
極が形成されている面が配線基板側に向いていることか
らフェースダウン実装と呼ばれたり、バンプを使用する
バンプ実装と呼ばれている。ワイヤボンド方式は半導体
ベアチップの周囲にワイヤが張られるため半導体ベアチ
ップ自体の占有面積以上の大きな占有面積を必要とし、
一方フリップチップ方式の場合は半導体ベアチップの電
極がバンプを介すとは言え半導体ベアチップと配線基板
の電極間の接続のために特には面積を必要とすることが
なく実装に必要な面積は半導体ベアチップ自体の占有面
積に等しい。従ってフリップチップ方式は半導体ベアチ
ップの実装に必要な占有面積を極小化して高密度実装化
し、電子機器の小型化を図るためには最も適する方法と
なっている。
The wire bonding method is also called face-up mounting because the semiconductor bare chip is attached to the wiring board in a direction in which the surface of the semiconductor bare chip on which the circuits and electrodes are formed can be viewed. The flip chip method forms the circuit and electrodes. This is called face-down mounting because the surface on which it is mounted faces the wiring board, or bump mounting using bumps. The wire bonding method requires a large occupation area larger than the occupation area of the semiconductor bare chip itself because wires are stretched around the semiconductor bare chip,
On the other hand, in the case of the flip chip method, although the electrodes of the semiconductor bare chip are interposed via the bumps, no special area is required for connection between the semiconductor bare chip and the electrodes of the wiring board, and the area required for mounting is the semiconductor bare chip. Equal to its own footprint. Therefore, the flip-chip method is the most suitable method for minimizing the occupation area required for mounting the semiconductor bare chip to achieve high-density mounting and miniaturization of electronic equipment.

【0004】また、これまでは半導体ベアチップを個別
にパッケージに収納し、パッケージから導出されたリー
ドや端子を配線基板の電極に接続する方法が半導体部品
の実装方法としては一般的であり、パッケージ化された
半導体部品を高密度に並べることと、パッケージの小型
化を図ることにより高密度実装化が進められて来たが、
半導体の多ピン化と狭ピッチ化の進行に伴ってパッケー
ジのリードの多ピン化と狭ピッチ化は限界に達し、パッ
ケージの存在が高密度実装化の障害要因となってきた。
そこで高密度実装化を図るためには外装パッケージを持
たない半導体ベアチップその物を直に配線基板に実装す
る方法を採らざるを得なくなり、多種多様なフリップチ
ップ実装が提案されている。
Conventionally, semiconductor bare chips are individually housed in a package, and leads and terminals derived from the package are connected to electrodes of a wiring board. High-density mounting has been promoted by arranging the arranged semiconductor parts at high density and miniaturizing the package,
As the number of pins and the pitch of semiconductors have increased, the number of pins and the pitch of the package leads have reached the limit, and the existence of the package has become an obstacle to high-density mounting.
Therefore, in order to achieve high-density mounting, a method of directly mounting a semiconductor bare chip having no external package on a wiring board has to be adopted, and various flip-chip mountings have been proposed.

【0005】突起形状の電極であれば形状や材質を問わ
ずバンプと総称され、材質としては金、半田類、銅、等
各種のものがある。またこのバンプと外部の配線基板回
路との接合方式も多種類存在するが、半田付け方式、接
着方式、の2種類に大別でき、さらに半田付け方式の場
合はバンプ自体を半田で形成し、この半田バンプを溶融
させて接合するものと半田付け可能な金属のバンプを使
って半田材を付加して半田付けするものとに分類され、
接着方式の場合はバンプ部分だけに接着剤を使用するも
のと異方性導電膜を使用してフリップチップのバンプ形
成面を一括して接着するものとに分類される。
A bump-shaped electrode is generally called a bump regardless of its shape or material, and various materials such as gold, solders, and copper are available. There are also many types of bonding methods between the bumps and the external wiring board circuit, but they can be roughly classified into two types, a soldering method and an adhesive method. In the case of the soldering method, the bumps themselves are formed by soldering. These solder bumps are classified into those that are melted and joined, and those that are soldered by adding a solder material using solderable metal bumps.
The bonding method is classified into a method in which an adhesive is used only for the bump portion and a method in which the bump forming surface of the flip chip is collectively bonded using an anisotropic conductive film.

【0006】パッケージ化された半導体部品では半導体
ベアチップがパッケージによって充分に保護されている
ため単体での各種テストを行って部品単体での良否判定
を行うことが可能であり、配線基板に実装される以前に
検査を行うことができるので何らかの不良原因が発見さ
れた場合はそのパッケージごと廃却すれば良い。しか
し、フリップチップは何の保護もないむき出しの半導体
ベアチップであるため単体試験を行うことが非常に困難
であり、配線基板に実装して回路を構成した後に回路の
総合機能として試験して初めてそのフリップチップの良
否が判明するといった場合が多い。こうして不良のフリ
ップチップが発見された場合に回路基板ごと廃棄するの
では無駄が大きすぎるため、不良フリップチップの交換
を行わなければならない。しかし半田付け方式の場合は
半田を再溶融させればフリップチップの取り外しは可能
ではあるが、一般に配線基板には複数のフリップチップ
やその他の部品多数が半田付けされているため、部分的
に半田を溶融させて修理交換を行うことが難しいことに
加えてフリップチップでは半田付け部分がフリップチッ
プの本体である半導体ベアチップと配線基板の間にある
ため部分加熱が特に困難である。また接着方式の場合
は、フリップチップを取り外すことは可能である場合が
多いが基板自体を傷めずに基板面から完全に接着剤を取
り除くことは難しい場合が多い。接着剤の種類によって
は取り外しが不可能なものもあり、その場合は配線基板
ごと廃棄せざるを得ない。
In a packaged semiconductor component, since the semiconductor bare chip is sufficiently protected by the package, it is possible to perform various tests by itself to determine the quality of the component alone and to mount the component on a wiring board. Since the inspection can be performed before, if any cause of defect is found, the whole package may be discarded. However, flip-chips are bare semiconductor bare chips without any protection, so it is extremely difficult to perform a unit test.After mounting a circuit on a wiring board and configuring the circuit, it is only possible to test it as a comprehensive function of the circuit. In many cases, the quality of flip chips is determined. If a defective flip chip is found in this way, it is too wasteful to discard the entire circuit board, so that the defective flip chip must be replaced. However, in the case of the soldering method, it is possible to remove the flip chip by re-melting the solder, but in general, multiple flip chips and many other components are soldered to the wiring board, so the solder is partially removed In addition to the fact that it is difficult to perform repair and replacement by melting the Flip Chip, it is particularly difficult to partially heat the flip chip because the soldered portion is between the semiconductor bare chip, which is the main body of the Flip Chip, and the wiring board. In the case of the bonding method, it is often possible to remove the flip chip, but it is often difficult to completely remove the adhesive from the substrate surface without damaging the substrate itself. Some adhesives cannot be removed depending on the type of adhesive, in which case the entire wiring board must be discarded.

【0007】図を用いて従来のフリップチップの実装構
造を説明する。図14は従来のフリップチップの実装構
造を示す例であり、バンプとして球形または樽型の半田
付け温度程度の温度では溶融しない金属バンプが使用さ
れ、配線基板とフリップチップとの接合は半田または接
着剤を使用した場合の断面図である。図15は図14に
示したものの上面視図である。図において1は半導体ベ
アチップ、2は半導体ベアチップ1に平面的に形成され
ている電極、3は電極2に取付けられた球形または樽型
の金属製バンプであり、1から3で示したものでフリッ
プチップ4が構成されている。金属製バンプ3はその構
成金属自体が導電材である場合、導電性を高めるための
被覆を施している場合のいずれであっても良い。またこ
の金属製バンプ3の形状はバンプ形成の方法やフリップ
チップ4の取付けプロセスによっても異なるが、球形ま
たは樽型に近い形状が一般的である。
A conventional flip chip mounting structure will be described with reference to the drawings. FIG. 14 shows an example of a conventional flip chip mounting structure, in which a metal bump which does not melt at a temperature around the soldering temperature of a spherical or barrel shape is used as a bump, and the bonding between the wiring board and the flip chip is performed by soldering or bonding. It is sectional drawing at the time of using an agent. FIG. 15 is a top view of the one shown in FIG. In the figure, reference numeral 1 denotes a semiconductor bare chip, 2 denotes an electrode formed on the semiconductor bare chip 1 in a plane, and 3 denotes a spherical or barrel-shaped metal bump attached to the electrode 2 and is indicated by 1 to 3 and is a flip. A chip 4 is configured. The metal bump 3 may be either a case where the constituent metal itself is a conductive material or a case where a coating for enhancing conductivity is applied. The shape of the metal bump 3 varies depending on the method of forming the bump and the mounting process of the flip chip 4, but is generally a shape close to a sphere or a barrel.

【0008】5は一般的な樹脂製の多層配線基板であり
図示例の場合は2枚の絶縁層6で構成された2層基板を
示しており、フリップチップ4が実装される領域には金
属製バンプ3が接合される導体パッド7が球形状バンプ
3と対応する表面位置に設けてあり、この導体パッド7
は多層配線基板5の表面または内部に形成された配線パ
ターン8と接続されている。9は接合材を示しており、
半田または接着剤であって金属製バンプ3と導体パッド
7とを電気的機械的に接合し、固定するための材料であ
る。接合材9が半田の場合は、導体パッド7にペースト
状の半田を塗布しておく方法、あるいは金属製バンプ3
に半田メッキや半田コーティングを施す方法によって予
め半田材を供給しておき、導体パッド7の位置に金属製
バンプ3を位置合わせして多層配線基板5にフリップチ
ップ4を載置し、多層配線基板5全体を加熱して金属製
バンプ3と導体パッド7とをリフロー半田付けする。
Reference numeral 5 denotes a general resin-made multilayer wiring board, which is a two-layer board composed of two insulating layers 6 in the case of the illustrated example. A conductive pad 7 to which the bump 3 is bonded is provided at a surface position corresponding to the spherical bump 3.
Are connected to a wiring pattern 8 formed on the surface or inside of the multilayer wiring board 5. Reference numeral 9 denotes a joining material,
It is a solder or an adhesive and is a material for electrically and mechanically joining and fixing the metal bumps 3 and the conductor pads 7. When the bonding material 9 is solder, a method of applying paste solder to the conductive pad 7 or a method of applying the metal bump 3
A solder material is supplied in advance by a method of applying a solder plating or a solder coating to the substrate, the metal bumps 3 are aligned with the positions of the conductor pads 7, and the flip chip 4 is mounted on the multilayer wiring board 5. 5 is heated to reflow solder the metal bumps 3 and the conductor pads 7.

【0009】接合材9が導電性接着剤の場合は予め導体
パッド7に導電性接着剤を塗布しておき、導体パッド7
の位置に金属製バンプ3を位置合わせして多層配線基板
5にフリップチップ4を載置し、多層配線基板5全体を
使用している導電性接着剤の硬化環境に曝して導電性接
着剤を硬化させる。
When the bonding material 9 is a conductive adhesive, a conductive adhesive is applied to the conductive pad 7 in advance, and the conductive pad 7 is
The flip chip 4 is mounted on the multilayer wiring board 5 by aligning the metal bumps 3 at the position of the multilayer wiring board 5, and the entire multilayer wiring board 5 is exposed to the curing environment of the conductive adhesive used to apply the conductive adhesive. Let it cure.

【0010】この例では配線基板5は絶縁層6を2枚積
層して構成された2層構成の多層配線基板の場合を説明
しているが、さらに高多層の配線基板であってもフリッ
プチップの実装構造は何ら違いはない。
In this embodiment, the wiring board 5 is a multilayer wiring board having a two-layer structure in which two insulating layers 6 are laminated. There is no difference in the mounting structure.

【0011】[0011]

【発明が解決しようとする課題】上記に説明したよう
に、従来のフリップチップの実装構造では多層配線基板
5の表面に形成した導体パッド7に金属製バンプ3を載
せなければならないが、図15に示したように平面的に
見れば導体パッド7は半導体ベアチップ1に隠れてお
り、金属製バンプ3は半導体ベアチップ1の裏側にあっ
て位置合わせ目標が見えない状態にあるため導体パッド
7と金属製バンプ3との位置ずれが生じ易く、図16に
示す断面図のように隣合う導体パッド7間に金属製バン
プ3がずり落ちた位置で接合され、導体パッド7間が金
属製バンプ3短絡するといった場合も生じる。また、フ
リップチップ4を配線基板5に載置した際は導体パッド
7と金属製バンプ3の位置が合致していても、接合材9
のリフロー工程や硬化工程に移動させる際の振動や、接
合工程においてずれてしまう場合があるという問題があ
る。
As described above, in the conventional flip-chip mounting structure, the metal bumps 3 must be placed on the conductor pads 7 formed on the surface of the multilayer wiring board 5, but FIG. When the conductor pad 7 is hidden in the semiconductor bare chip 1 when viewed in a plan view as shown in FIG. 2, the metal bump 3 is on the back side of the semiconductor bare chip 1 and the alignment target is not visible. The metal bumps 3 are likely to be misaligned with the bumps 3, and are joined at positions where the metal bumps 3 slip down between the adjacent conductor pads 7 as shown in the cross-sectional view of FIG. In some cases, it may occur. When the flip chip 4 is mounted on the wiring board 5, even if the positions of the conductive pads 7 and the metal bumps 3 match, the bonding material 9
However, there is a problem that the vibration may occur during the transfer to the reflow step or the curing step, or the displacement may occur during the joining step.

【0012】また、フリップチップ4の載置工程または
その後の接合工程のいずれにしても位置ずれが生じる
と、極端なずれを除けば、隠れた部分にあるため目視検
査によってずれの発生やずれの度合いを見ることが不可
能であるという問題がある。
In addition, if a positional deviation occurs in either the mounting step of the flip chip 4 or the subsequent bonding step, it is located in a hidden part except for an extreme deviation, so that it is located by a visual inspection. There is a problem that it is impossible to see the degree.

【0013】また、先述したように不良フリップチップ
の交換を行う際、半田付け方式の場合は半田を再溶融さ
せればフリップチップの取り外しは可能ではあるが、一
般に配線基板には複数のフリップチップやその他の部品
多数がえ半田付けされているため、部分的に半田を溶融
させて交換修理を行うことが難しい。また接着方式の場
合は、フリップチップを取り外すことは可能である場合
が多いが基板自体を傷めずに基板面から完全に接着剤を
取り除くことは難しい場合が多い。接着剤の種類によっ
ては取り外しが不可能なものもあり、その場合は配線基
板ごと廃棄せざるを得ないという問題がある。
As described above, when replacing a defective flip chip, in the case of a soldering method, it is possible to remove the flip chip by re-melting the solder. And many other components are soldered, so it is difficult to partially replace the solder to perform replacement and repair. In the case of the bonding method, it is often possible to remove the flip chip, but it is often difficult to completely remove the adhesive from the substrate surface without damaging the substrate itself. Some types of adhesives cannot be removed, and in that case, there is a problem that the entire wiring board must be discarded.

【0014】従来の例として半田付け温度程度の温度で
は溶融しない金属バンプが使われている場合を説明した
が、金属バンプを構成する材料そのものが半田類であっ
て、金属バンプ自体を溶融させて接合材料とする半田バ
ンプ方式の場合であっても上記の問題は全て同じであ
る。
As a conventional example, a case where a metal bump which does not melt at a temperature around the soldering temperature is used has been described. However, the material itself forming the metal bump is solder, and the metal bump itself is melted. The above problems are all the same even in the case of the solder bump method used as a joining material.

【0015】この発明は、フリップチップの取付け工程
においては配線基板とフリップチップとの位置決めが容
易でありまたバンプの接合工程完了までに位置ずれを起
こしにくく、さらにフリップチップの交換修理を容易に
行えるフリップチップの実装構造を提供することを目的
とするものである。
According to the present invention, in the flip chip mounting process, the positioning between the wiring board and the flip chip is easy, the position is hardly shifted by the time the bump bonding process is completed, and the flip chip can be easily replaced and repaired. It is an object of the present invention to provide a flip-chip mounting structure.

【0016】[0016]

【課題を解決するための手段】第1の発明によるフリッ
プチップの実装構造は、球形または樽型のバンプを取付
けてあるフリップチップのバンプが取付けられる多層配
線基板の導体パッド部分に円柱形または角柱形の垂直な
穴を明け、この穴にフリップチップのバンプを押し込ん
でフリップチップを多層配線基板に固定すると共にこの
時のバンプと配線基板の導体パッドとの接触によりフリ
ップチップと多層配線基板とが電気的にも接続されるよ
うにしたものである。
According to a first aspect of the present invention, there is provided a flip chip mounting structure in which a spherical or barrel-shaped bump is mounted on a conductor pad portion of a multilayer wiring board to which a flip chip bump is mounted. Drill a vertical hole in the shape, push the flip chip bump into this hole to fix the flip chip to the multilayer wiring board, and at this time, the flip chip and the multilayer wiring board are connected by the contact between the bump and the conductive pad of the wiring board. It is designed to be electrically connected.

【0017】また、第2の発明によるフリップチップの
実装構造は、第1の発明のバンプを硬質の金属材料で形
成したものである。
In the flip chip mounting structure according to the second invention, the bump of the first invention is formed of a hard metal material.

【0018】また、第3の発明によるフリップチップの
実装構造は、第1、第2の発明におけるバンプが押し込
まれる多層配線基板の導体パッド部の穴を多層配線基板
の内部方向に末広がりに大きく円錐形状または角錘形状
に設けたものである。
Further, in the flip chip mounting structure according to the third aspect of the present invention, the hole of the conductive pad portion of the multilayer wiring board into which the bump is pushed in the first and second aspects of the present invention is formed into a large cone diverging toward the inside of the multilayer wiring board. It is provided in a shape or a pyramid shape.

【0019】また、第4の発明によるフリップチップの
実装構造は、第1、第2、第3の発明における導体パッ
ドが形成されている多層配線基板の最表面層だけを弾性
が高い絶縁材料を用いて形成したものである。
In the flip chip mounting structure according to the fourth invention, only the outermost surface layer of the multilayer wiring board on which the conductive pads are formed according to the first, second and third inventions is made of an insulating material having high elasticity. It is formed by using.

【0020】また、第5の発明によるフリップチップの
実装構造は、第1の発明においてフリップチップのバン
プを比較的変形し易い軟質の金属材料で形成したもので
ある。
Further, in the flip chip mounting structure according to the fifth invention, the bump of the flip chip is formed of a soft metal material that is relatively easily deformed in the first invention.

【0021】また、第6の発明によるフリップチップの
実装構造は、第1の発明から第4の発明においてフリッ
プチップのバンプを弾性が高い絶縁材料を用いて形成
し、表面に導電性被覆を施したものである。
The flip chip mounting structure according to a sixth aspect of the present invention is the flip chip mounting structure according to the first to fourth aspects, wherein the flip chip bumps are formed using an insulating material having high elasticity, and a conductive coating is applied to the surface. It was done.

【0022】また、第7の発明によるフリップチップの
実装構造は、第1の発明から第4の発明においてフリッ
プチップのバンプを導電性のフィラーが混練された弾性
が高い絶縁材料を用いて形成したものである。
In the flip chip mounting structure according to a seventh aspect of the present invention, in the first to fourth aspects, the flip chip bump is formed using a highly elastic insulating material kneaded with a conductive filler. Things.

【0023】[0023]

【発明の実施の形態】実施の形態1.図1はこの発明の
実施の形態1を示す断面図、図2は図1に示したものの
バンプ接続部の拡大図であり、図において1、2は従来
の例に示したものと同一または相当するものである。1
0は従来の例の場合と同様に球形または樽型の形状をも
つ容易には変形しない軟質金属で形成された軟質金属バ
ンプであり、1、2、10に示されたフリップチップ1
1が構成される。バンプ材料として使われる金属材料に
は、金、半田、銅、鉄系金属があるが、金や半田は軟質
であり、銅、鉄系金属は硬質に分類される。12は2層
構成の場合を例とした多層配線基板を示しており、材質
としては一般的な樹脂多層配線基板に用いられる材料と
同一であり、例えばガラスエポキシやポリイミド等であ
る。多層配線基板12は第1絶縁層13と第2絶縁層1
4とで構成され、第1絶縁層13の表面には従来の例の
導体パッドと同様に硬質金属バンプ10の位置に合わせ
て導体パッド15を設けてある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a cross-sectional view showing a first embodiment of the present invention, and FIG. 2 is an enlarged view of a bump connection portion shown in FIG. 1. In the drawings, 1 and 2 are the same as or equivalent to those shown in the conventional example. Is what you do. 1
Numeral 0 denotes a soft metal bump formed of a soft metal which is not easily deformed and has a spherical or barrel shape as in the case of the conventional example.
1 is configured. Metal materials used as bump materials include gold, solder, copper, and iron-based metals. Gold and solder are soft, and copper and iron-based metals are classified as hard. Reference numeral 12 denotes a multilayer wiring board in which a two-layer structure is used as an example. The material is the same as that used for a general resin multilayer wiring board, such as glass epoxy or polyimide. The multilayer wiring board 12 includes a first insulating layer 13 and a second insulating layer 1.
The conductor pad 15 is provided on the surface of the first insulating layer 13 in accordance with the position of the hard metal bump 10 similarly to the conductor pad of the conventional example.

【0024】この導体パッド15には図3の導体パッド
部平面図に示すように形状が楕円形または方形で図2に
示したように導体パッド15を構成する金属層だけでな
く、少なくとも多層配線基板12を構成する第1絶縁層
13までを垂直に貫通する垂直型バンプ挿入穴16を設
ける。この垂直型バンプ挿入穴16の寸法は、図3に示
すように穴形状が楕円形の場合は短径の寸法が硬質金属
バンプ10の最大径よりもわずかに小さく、また穴形状
が方形の場合は各辺の寸法が硬質金属バンプ10の最大
径よりもわずかに小さい。垂直型バンプ挿入穴16と導
体パッド15はフリップチップ11に取付けられている
硬質金属バンプ10の数と同数がその位置に合わせて第
1絶縁層13に設けてあり、垂直型バンプ挿入穴16と
硬質金属バンプ10の位置とを合わせてフリップチップ
11を多層配線基板12に載置し、フリップチップ11
の裏面側から押圧力を加えると各垂直型バンプ挿入穴1
6に軟質金属バンプ3が押し込まれ、フリップチップ1
1は多層配線基板12に固定される。
The conductor pad 15 has an elliptical or rectangular shape as shown in the plan view of the conductor pad portion in FIG. 3 and not only the metal layer constituting the conductor pad 15 as shown in FIG. A vertical bump insertion hole 16 is provided which penetrates vertically to the first insulating layer 13 constituting the substrate 12. As shown in FIG. 3, the dimension of the vertical type bump insertion hole 16 is such that when the hole shape is an elliptical shape, the minor diameter is slightly smaller than the maximum diameter of the hard metal bump 10, and when the hole shape is a rectangular shape. The dimension of each side is slightly smaller than the maximum diameter of the hard metal bump 10. The vertical bump insertion hole 16 and the conductive pad 15 are provided in the first insulating layer 13 in the same number as the number of the hard metal bumps 10 attached to the flip chip 11 in accordance with their positions. The flip chip 11 is placed on the multilayer wiring board 12 in alignment with the position of the hard metal bump 10, and the flip chip 11
When pressing force is applied from the back side of each of the vertical bump insertion holes 1
6, the soft metal bump 3 is pressed into the flip chip 1.
1 is fixed to the multilayer wiring board 12.

【0025】垂直型バンプ挿入穴16が形成されている
第1絶縁層13を構成する材料は一般的な多層配線基板
を構成する樹脂材料と同じものであって弾性が高いわけ
ではないが、硬質金属バンプ10が押し込まれた際には
図2に示すように若干変形し、金属バンプ10を垂直型
バンプ挿入穴16に圧入することができる。垂直型バン
プ挿入穴16は硬質金属バンプ10によって押し広げら
れているため元に戻ろうとする収縮応力が発生するため
硬質金属バンプ10は垂直型バンプ挿入穴16に確実に
固定される。一方硬質金属バンプ10は垂直型バンプ挿
入穴16の側壁に密着するため垂直型バンプ挿入穴16
縁に露出した導体パッド15の端面と硬質金属バンプ1
0とが圧接状態に置かれ、フリップチップ11は電気的
にも多層配線基板12と接続される。
The material forming the first insulating layer 13 in which the vertical bump insertion holes 16 are formed is the same as the resin material forming a general multilayer wiring board, and is not necessarily high in elasticity. When the metal bump 10 is pushed, the metal bump 10 is slightly deformed as shown in FIG. 2, and the metal bump 10 can be pressed into the vertical bump insertion hole 16. Since the vertical bump insertion hole 16 is expanded by the hard metal bump 10, a contraction stress that tends to return to the original state is generated, so that the hard metal bump 10 is securely fixed to the vertical bump insertion hole 16. On the other hand, the hard metal bump 10 is in close contact with the side wall of the vertical bump insertion hole 16 so that the vertical bump insertion hole 16
The end face of the conductor pad 15 exposed to the edge and the hard metal bump 1
0 is placed in a pressure contact state, and the flip chip 11 is also electrically connected to the multilayer wiring board 12.

【0026】ここでは配線基板として2層構成の多層配
線基板を例に説明したが、2層に限らずさらに多層構成
であっても第1絶縁層13の構成が同じであるかぎりフ
リップチップの実装構造としてはなんら違いはない。
Here, a multi-layer wiring board having a two-layer structure has been described as an example of the wiring board. However, the mounting of the flip chip is not limited to the two-layer structure and may be a multilayer structure as long as the structure of the first insulating layer 13 is the same. There is no difference in structure.

【0027】実施の形態2.図4はこの発明の実施の形
態2を示す断面図、図5は図4に示したもののバンプ接
続部の拡大図であり、1、2、10〜16は実施の形態
1に示したものと同一のものである。17は錐体型バン
プ挿入穴であり、導体パッド15部における開口形状と
開口寸法は実施の形態1に示した垂直型バンプ挿入穴1
6の開口形状、開口寸法に等しいが、多層配線基板12
を構成する第1絶縁層13を貫通する穴の寸法は導体パ
ッド15から第2絶縁層14に向かって末広がりに設け
てある。したがって導体パッド15部における開口形状
が楕円形であれば錐体型バンプ挿入穴17の立体形状は
楕円錐体であり、また導体パッド15部における開口形
状が方形であれば錐体型バンプ挿入穴17の立体形状は
角錐体であるので錐体型バンプ挿入穴と総称する。
Embodiment 2 FIG. FIG. 4 is a cross-sectional view showing a second embodiment of the present invention, and FIG. 5 is an enlarged view of a bump connection portion shown in FIG. 4, and 1, 2, 10 to 16 are the same as those shown in the first embodiment. They are the same. Reference numeral 17 denotes a cone-shaped bump insertion hole, and the opening shape and the opening size in the conductive pad 15 are the same as those of the vertical bump insertion hole 1 shown in the first embodiment.
6 is equal to the opening shape and the opening size of the multilayer wiring board 12
The dimension of the hole penetrating the first insulating layer 13 is formed so as to widen from the conductive pad 15 toward the second insulating layer 14. Therefore, if the opening shape in the conductor pad 15 is elliptical, the three-dimensional shape of the cone-shaped bump insertion hole 17 is an elliptical cone, and if the opening shape in the conductor pad 15 is rectangular, the cone-shaped bump insertion hole 17 is formed. Since the three-dimensional shape is a pyramid, it is generically called a cone-shaped bump insertion hole.

【0028】この錐体型バンプ挿入穴17を設ける位置
は実施の形態1の場合と同一であり、多層配線基板12
にフリップチップ11を取付ける工程も実施の形態1の
場合と全く同じであるが、錐体型バンプ挿入穴17は内
部ほど穴径が大きくなっているため錐体型バンプ挿入穴
17に硬質金属バンプ10を押し込む際、硬質金属バン
プ10によって変形させなければならないのは錐体型バ
ンプ挿入穴17の開口部分だけでありフリップチップ1
1の取付けに必要とする圧力が小さくて済む。また錐体
型バンプ挿入穴17は内部より開口寸法の方が小さいた
め錐体型バンプ挿入穴17に硬質金属バンプ10が押し
込まれた後は、硬質金属バンプ10が錐体型バンプ挿入
穴17から抜けにくい構造である。
The position where the cone-shaped bump insertion hole 17 is provided is the same as that of the first embodiment,
The step of attaching the flip chip 11 to the hole is exactly the same as that of the first embodiment. However, since the hole diameter of the cone-shaped bump insertion hole 17 is larger inside, the hard metal bump 10 is inserted into the cone-shaped bump insertion hole 17. When pushed in, only the opening of the cone-shaped bump insertion hole 17 needs to be deformed by the hard metal bump 10, and the flip chip 1
The pressure required for mounting 1 is small. Further, since the opening size of the cone-shaped bump insertion hole 17 is smaller than that of the inside, after the hard metal bump 10 is pushed into the cone-shaped bump insertion hole 17, the hard metal bump 10 is difficult to be removed from the cone-shaped bump insertion hole 17. It is.

【0029】実施の形態3.図6、図7はこの発明の実
施の形態3を示す断面図であり、図6に示す構造は実施
の形態1に示した図1と同一、また図7に示す構造は実
施の形態2に示した図4と同一である。18は多層配線
基板であり、図1、図2における第1絶縁層13を構成
していた材料よりも弾力性が高い材料で形成した第1弾
力絶縁層19に置き換えたものであり、多層配線基板1
8にフリップチップ11を取付ける工程は実施の形態1
または実施の形態2の場合と全く同じである。従って第
1弾力絶縁層19は第2絶縁層14よりも弾性が高いと
いうことでもある。弾性が高いということは、変形し易
いということであり、垂直型バンプ挿入穴16又は錐体
型バンプ挿入穴17に軟質金属バンプを押し込む際に必
要な圧力を小さくできる。また、第1弾力絶縁層19は
変形し易くなるが、第2絶縁層14が多層配線基板18
の土台となっているため多層配線基板18全体がゆがみ
易くなるといったことはない。
Embodiment 3 6 and 7 are sectional views showing a third embodiment of the present invention. The structure shown in FIG. 6 is the same as FIG. 1 shown in the first embodiment, and the structure shown in FIG. It is the same as FIG. 4 shown. Reference numeral 18 denotes a multilayer wiring board, which is replaced with a first elastic insulating layer 19 formed of a material having higher elasticity than the material forming the first insulating layer 13 in FIGS. Substrate 1
8 is the same as that of the first embodiment.
Or, it is completely the same as the case of the second embodiment. Therefore, the first elastic insulating layer 19 has higher elasticity than the second insulating layer 14. The high elasticity means that it is easily deformed, and the pressure required for pushing the soft metal bump into the vertical bump insertion hole 16 or the cone-shaped bump insertion hole 17 can be reduced. Further, the first elastic insulating layer 19 is easily deformed, but the second insulating layer 14 is
, The entire multilayer wiring board 18 is not easily distorted.

【0030】実施の形態4.図8、図9はこの発明の実
施の形態4を示す断面図であり、図8に示す構造は実施
の形態1に示した図1と同一、また図7に示す構造は実
施の形態2に示した図4と同一である。20は金や半田
のように比較的柔らかい軟質金属を材料とする軟質金属
バンプであり、形状は実施の形態1から実施の形態3に
説明した硬質金属バンプ10と同様に球形または樽型で
ある。軟質金属バンプ20と半導体ベアチップ1と電極
2でフリップチップ21が構成されている。多層配線基
板12にフリップチップ21を取付ける工程は実施の形
態1から実施の形態3までの場合と全く同じであり、多
層配線基板12の垂直型バンプ挿入穴16または錐体型
バンプ挿入穴17にこの軟質金属バンプ20を押し込ん
で多層配線基板12にフリップチップ21を固定する
が、軟質金属バンプ20が比較的に軟質であるため、垂
直型バンプ挿入穴16または錐体型バンプ挿入穴17に
押し込まれる際、開口部に掛かる変形応力は小さくな
り、軟質金属バンプ20自体も若干変形するため垂直型
バンプ挿入穴16または錐体型バンプ挿入穴17の穴内
部の側壁に接する面積が大きくなる。
Embodiment 4 8 and 9 are cross-sectional views showing a fourth embodiment of the present invention. The structure shown in FIG. 8 is the same as FIG. 1 shown in the first embodiment, and the structure shown in FIG. It is the same as FIG. 4 shown. Reference numeral 20 denotes a soft metal bump made of a relatively soft soft metal such as gold or solder, and has a spherical or barrel shape as in the case of the hard metal bump 10 described in the first to third embodiments. . A flip chip 21 is constituted by the soft metal bump 20, the semiconductor bare chip 1 and the electrode 2. The process of attaching the flip chip 21 to the multilayer wiring board 12 is exactly the same as that of the first to third embodiments, and the flip chip 21 is inserted into the vertical bump insertion hole 16 or the cone-shaped bump insertion hole 17 of the multilayer wiring board 12. The flip chip 21 is fixed to the multilayer wiring board 12 by pushing the soft metal bump 20. However, since the soft metal bump 20 is relatively soft, the flip chip 21 is pushed into the vertical bump insertion hole 16 or the cone-shaped bump insertion hole 17. The deformation stress applied to the opening is reduced, and the soft metal bump 20 itself is slightly deformed, so that the area of the vertical bump insertion hole 16 or the cone-shaped bump insertion hole 17 in contact with the side wall inside the hole is increased.

【0031】ここでは多層配線基板が実施の形態1、実
施の形態2に示した同じ絶縁材料で構成された2層構成
の多層配線基板12の場合で説明したが、実施の形態3
に説明した第1弾力絶縁層19を表面層とする多層配線
基板18を使用してもなんら問題はない。
Here, the case where the multilayer wiring board is the multilayer wiring board 12 of the two-layer structure made of the same insulating material shown in the first and second embodiments has been described.
The use of the multilayer wiring board 18 having the first elastic insulating layer 19 as the surface layer described above does not cause any problem.

【0032】実施の形態5.図10、図11はこの発明
の実施の形態5を示す断面図であり、図10に示す構造
は実施の形態1に示した図1と同様であり、また図11
に示す構造は実施の形態2に示した図4と同様である
が、22は導電性被覆バンプであり、半導体ベアチップ
1と電極2と導電性被覆バンプ22とでフリップチップ
23が構成されている。図12は導電性被覆バンプ22
の構造を示す断面図であり、24は導電性被覆バンプ2
2の核となる弾性樹脂、25は弾性樹脂24の周囲全体
に覆う導電性被覆である。弾性樹脂24は所望の弾力を
有する樹脂材料を用いて実施の形態1から実施の形態3
に説明した硬質金属バンプ10と同様に球形または樽型
に形成し、導電性被覆25はメッキその他の方法により
導電性の薄膜を形成する。
Embodiment 5 10 and 11 are sectional views showing a fifth embodiment of the present invention. The structure shown in FIG. 10 is the same as that shown in FIG. 1 shown in the first embodiment.
Is the same as that shown in FIG. 4 shown in the second embodiment, but reference numeral 22 denotes a conductive coating bump, and a flip chip 23 is formed by the semiconductor bare chip 1, the electrode 2, and the conductive coating bump 22. . FIG. 12 shows the conductive coating bump 22.
24 is a cross-sectional view showing the structure of FIG.
An elastic resin 25 serving as a core of 2 and a conductive coating 25 covering the entire periphery of the elastic resin 24. The elastic resin 24 is made of a resin material having a desired elasticity.
As in the case of the hard metal bump 10 described above, the conductive coating 25 is formed in a spherical or barrel shape, and the conductive coating 25 is formed by plating or other methods to form a conductive thin film.

【0033】多層配線基板12にフリップチップ23を
取付ける工程は実施の形態1から実施の形態3までの場
合と全く同じであり、多層配線基板12の垂直型バンプ
挿入穴16または錐体型バンプ挿入穴17にこの導電性
被覆バンプ22を押し込んで多層配線基板12にフリッ
プチップ23を固定するが、導電性被覆バンプ22は弾
力性が高いため垂直型バンプ挿入穴16または錐体型バ
ンプ挿入穴17に押し込まれる際、導電性被覆バンプ2
2自体が大きく変形し、垂直型バンプ挿入穴16または
錐体型バンプ17の穴内部に入ると元の形状にもどろう
とするため垂直型バンプ挿入穴16の場合にはこの復元
応力が働いて穴の側壁に接する面積が大きくなる。ま
た、錐体型バンプ挿入穴17の場合には内部ほど穴径が
大きくなっているため導電性被覆バンプ22は元の形状
に復元する。弾性樹脂24は高分子材であるため導電性
は無いが、導電性被覆25が形成されており、導体パッ
ド15とこの導電性被覆25とが接触するためフリップ
チップ23と多層配線基板12とは電気的にも接続され
る。
The process of attaching the flip chip 23 to the multilayer wiring board 12 is exactly the same as that of the first to third embodiments, and the vertical bump insertion hole 16 or the cone-shaped bump insertion hole of the multilayer wiring board 12 is used. 17, the flip chip 23 is fixed to the multilayer wiring board 12 by pressing the conductive coating bumps 22. However, the conductive coating bumps 22 are pressed into the vertical bump insertion holes 16 or the cone type bump insertion holes 17 because of their high elasticity. When the conductive coating bump 2
When the vertical bump insertion hole 16 enters the hole of the vertical bump insertion hole 16 or the conical bump 17, the restoring stress acts on the hole 2. The area in contact with the side wall increases. Further, in the case of the cone-shaped bump insertion hole 17, since the hole diameter becomes larger toward the inside, the conductive coating bump 22 is restored to the original shape. Although the elastic resin 24 is a polymer material and thus has no conductivity, a conductive coating 25 is formed, and the contact between the conductive pad 15 and the conductive coating 25 causes the flip chip 23 and the multilayer wiring board 12 to be in contact with each other. It is also electrically connected.

【0034】ここでは多層配線基板が実施の形態1、実
施の形態2に示した同じ絶縁材料で構成された2層構成
の多層配線基板12の場合で説明したが、実施の形態3
に説明した第1弾力絶縁層19を表面層とする多層配線
基板18を使用してもなんら問題はない。
Here, a case has been described where the multilayer wiring board is a multilayer wiring board 12 having a two-layer structure made of the same insulating material shown in the first and second embodiments.
The use of the multilayer wiring board 18 having the first elastic insulating layer 19 as the surface layer described above does not cause any problem.

【0035】実施の形態6.図13はこの発明の実施の
形態6を示す断面図であり、導電性弾性バンプ26を示
している。導電性弾性バンプ26は、弾性が高い弾性樹
脂24に導電フィラー27として金属の微粉末を混入さ
せたものであり、弾性樹脂24自体の弾性が高いため力
が加われば容易に変形し、変形させられれば元の形状に
復元しようとする復元応力が発生し、垂直型バンプ挿入
穴16または錐体型バンプ挿入穴17に押し込まれた際
の機械的作用は実施の形態5の場合と同様である。ま
た、同時に導電フィラー27が導電性弾性バンプ26全
体に導電性を与えているため導体パッド15に接触して
電気的にも接続される。
Embodiment 6 FIG. FIG. 13 is a cross-sectional view showing Embodiment 6 of the present invention, and shows conductive elastic bumps 26. The conductive elastic bump 26 is obtained by mixing a fine metal powder as a conductive filler 27 into an elastic resin 24 having high elasticity. The elastic resin 24 itself has high elasticity, so that it is easily deformed and deformed when a force is applied. If so, a restoring stress is generated to restore the original shape, and the mechanical action when pushed into the vertical bump insertion hole 16 or the conical bump insertion hole 17 is the same as that in the fifth embodiment. At the same time, since the conductive filler 27 imparts conductivity to the entire conductive elastic bump 26, the conductive filler 27 contacts the conductive pad 15 and is electrically connected.

【0036】[0036]

【発明の効果】第1、第2の発明によれば、多層配線基
板にフリップチップを実装する際にフリップチップのバ
ンプを取付ける多層配線基板の導体パッド部にバンプ挿
入穴が設けられているため、フリップチップが取付けら
れる位置は一義的に決まり、取付け前にフリップチップ
を載置する場合も、取付け完了位置もずれることがな
い。
According to the first and second aspects of the present invention, the bump insertion hole is provided in the conductor pad portion of the multilayer wiring board for mounting the flip chip bump when mounting the flip chip on the multilayer wiring board. The position where the flip chip is mounted is uniquely determined, and the position where the flip chip is mounted before mounting does not deviate from the mounting completed position.

【0037】またフリップチップはバンプが多層配線基
板のバンプ挿入穴に押し込まれ、多層配線基板の変形収
縮応力でこのバンプが固定され、さらにこのバンプが多
層配線基板の導体パッドと電気的に接続されるためバン
プと導体パッドとを接合するための半田や接着剤等の接
合材料が不要となる。従って半田付けや接着剤の硬化環
境にさらされることが無くなるためフリップチップの信
頼性が向上する。また半田や接着剤等の接合材料を使用
していないためフリップチップに不良が発見された場合
は容易に交換修理できる。フリップチップの交換修理に
際しては接合材料を除去して新たに供給する手間も無
く、接合材の除去によって多層配線基板を傷めることも
ないという効果がある。
In the flip chip, the bumps are pushed into the bump insertion holes of the multilayer wiring board, the bumps are fixed by the shrinkage stress of the multilayer wiring board, and the bumps are electrically connected to the conductor pads of the multilayer wiring board. Therefore, a joining material such as a solder or an adhesive for joining the bump and the conductor pad is not required. Therefore, the reliability of the flip chip is improved because it is not exposed to the soldering or the curing environment of the adhesive. Further, since no joining material such as solder or adhesive is used, if a defect is found in the flip chip, it can be easily replaced and repaired. When replacing and repairing the flip chip, there is no need to remove the bonding material and newly supply the same, and there is an effect that the multilayer wiring board is not damaged by removing the bonding material.

【0038】第3の発明によればバンプ挿入穴が末広が
りに径が大きくなるように錐体型に形成してあるのでバ
ンプをバンプ挿入穴に押し込む際に変形させなければな
らないバンプ挿入穴部の体積が小さくなり、従って押圧
力を小さくすることができるのでフリップチップに過大
な力をかける恐れがなくなると同時に比較的小さい引っ
張り力でバンプをバンプ挿入穴から引き抜けるためフリ
ップチップの取り外しが容易になる。またバンプ挿入穴
におけるバンプの固定は多層配線基板の変形収縮応力に
よるよりも錐体型のバンプ挿入穴によるアンカー効果で
固定されるためバンプをバンプ挿入穴に押し込んだ後の
バンプ挿入穴周囲における残留応力を抑えることができ
るという効果がある。
According to the third aspect of the present invention, since the bump insertion hole is formed in a conical shape so that the diameter increases as it diverges, the volume of the bump insertion hole that must be deformed when the bump is pushed into the bump insertion hole. Therefore, the pressing force can be reduced, so that an excessive force is not applied to the flip chip, and at the same time, the bump is pulled out from the bump insertion hole with a relatively small pulling force, so that the flip chip can be easily removed. In addition, since the fixing of the bump in the bump insertion hole is fixed by the anchor effect of the cone-shaped bump insertion hole rather than the deformation shrinkage stress of the multilayer wiring board, the residual stress around the bump insertion hole after the bump is pushed into the bump insertion hole. There is an effect that can be suppressed.

【0039】第4の発明によれば多層配線基板を構成す
る絶縁材料のうちのバンプ挿入穴を形成する表面層を弾
力がある材料で形成してあるためバンプ挿入穴も弾力を
有しており、このバンプ挿入穴にバンプを押し込むこと
が非常に容易になる。また同時にバンプを引き抜くこと
も容易になるためフリップチップもバンプも傷めずにフ
リップチップを多層配線基板から取り外すことが可能と
なり、多層配線基板とバンプ挿入穴とでフリップチップ
の挿抜可能なソケットを構成させることもできるという
効果がある。
According to the fourth aspect of the present invention, the surface layer for forming the bump insertion hole of the insulating material constituting the multilayer wiring board is formed of an elastic material, so that the bump insertion hole also has elasticity. Then, it becomes very easy to push the bump into the bump insertion hole. Also, it is easy to pull out the bumps at the same time, so it is possible to remove the flip chip from the multilayer wiring board without damaging the flip chip and the bump, and the multilayer wiring board and the bump insertion hole constitute a socket that can insert and remove the flip chip There is also an effect that it can be performed.

【0040】第5の発明によればバンプが軟質の金属で
形成されているため第1、第2の発明におけるバンプ挿
入穴にこのバンプを押し込む際にはバンプ自体もバンプ
挿入穴の径と形状に合わせて変形するためフリップチッ
プにかける押圧力を下げることができると同時にバンプ
とバンプ挿入穴との接触面積が増えるため固定と電気的
接続の確実性が向上するという効果がある。
According to the fifth aspect, since the bumps are formed of a soft metal, when the bumps are pressed into the bump insertion holes in the first and second aspects, the bumps themselves also have the diameter and shape of the bump insertion holes. Therefore, the pressing force applied to the flip chip can be reduced, and at the same time, the contact area between the bump and the bump insertion hole increases, so that the reliability of the fixing and the electrical connection is improved.

【0041】また、第3、第4の発明におけるバンプ挿
入穴にこのバンプを押し込む際には元々バンプ挿入に必
要な押圧力は小さいため軟質金属バンプであっても変形
が起きることはなく、第1の発明で用いている軟質金属
バンプと同様に利用できるという効果がある。
When the bump is pressed into the bump insertion hole in the third and fourth aspects of the present invention, the pressing force originally required for the insertion of the bump is small, so that no deformation occurs even with a soft metal bump. There is an effect that it can be used similarly to the soft metal bump used in the first invention.

【0042】第6の発明によれば弾力性がある材料でバ
ンプを形成し、導電被覆してあるため第1の発明または
第2の発明におけるバンプ挿入穴にこのバンプを押し込
む際にはこのバンプがバンプ挿入穴の形状に合わせて変
形し、挿入後はバンプの弾力性によって元の形状に戻ろ
うとする復元応力によってバンプ挿入穴に密着して固定
され、バンプ全体が導電性被覆で覆われているため電気
的にも多層配線基板と接続される。またバンプに弾力性
があるため引き抜きも非常に容易であり、バンプ挿入穴
部分にもフリップチップにも無理な力が掛かることもな
いという効果がある。
According to the sixth aspect of the present invention, the bump is formed of a resilient material and is covered with a conductive material. Therefore, when the bump is pushed into the bump insertion hole of the first or second aspect of the invention, the bump is formed. Is deformed according to the shape of the bump insertion hole.After insertion, the elasticity of the bump tries to return to the original shape. Therefore, it is electrically connected to the multilayer wiring board. In addition, since the bumps have elasticity, pulling out is very easy, and there is an effect that an unreasonable force is not applied to the bump insertion hole portion or the flip chip.

【0043】また第4の発明におけるバンプ挿入穴にこ
のバンプを挿抜する際にはこのバンプとバンプ挿入穴の
双方がそれぞれ弾力によって変形するため挿抜に要する
力は非常に小さく抑えることができるという効果があ
る。
When the bump is inserted into or removed from the bump insertion hole according to the fourth aspect of the present invention, since both the bump and the bump insertion hole are deformed by elasticity, the force required for insertion and removal can be extremely reduced. There is.

【0044】第7の発明によれば弾力性がある材料でバ
ンプを形成し、その弾力性がある材料に導電性のフィラ
ーが混入されているためバンプ全体が導電性を有してお
り、大きな変形量に対しても導電性を失うことがなく、
バンプ表面に傷が付いてもバンプ全体としての導電性に
支障は生じないので第6の発明と同等の効果を有するこ
とに加えて挿抜頻度が高い用途に耐えることができると
いう効果がある。
According to the seventh aspect of the present invention, the bumps are formed of a resilient material, and since the resilient material is mixed with a conductive filler, the entire bump has conductivity. Without losing conductivity even for the amount of deformation,
Even if the surface of the bump is damaged, the conductivity of the entire bump is not affected, so that the bump has the same effect as that of the sixth invention and has the effect of being able to withstand applications where the frequency of insertion and removal is high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明によるフリップチップの実装構造の
実施の形態1を示す図である。
FIG. 1 is a diagram showing Embodiment 1 of a flip chip mounting structure according to the present invention.

【図2】 この発明によるフリップチップの実装構造の
実施の形態1を示す図である。
FIG. 2 is a view showing a first embodiment of a flip chip mounting structure according to the present invention;

【図3】 この発明によるフリップチップの実装構造の
実施の形態1を示す図である。
FIG. 3 is a view showing a first embodiment of a flip chip mounting structure according to the present invention;

【図4】 この発明によるフリップチップの実装構造の
実施の形態2を示す図である。
FIG. 4 is a diagram showing a flip chip mounting structure according to a second embodiment of the present invention;

【図5】 この発明によるフリップチップの実装構造の
実施の形態2を示す図である。
FIG. 5 is a diagram showing a flip chip mounting structure according to a second embodiment of the present invention;

【図6】 この発明によるフリップチップの実装構造の
実施の形態3を示す図である。
FIG. 6 is a diagram showing Embodiment 3 of a flip chip mounting structure according to the present invention.

【図7】 この発明によるフリップチップの実装構造の
実施の形態3を示す図である。
FIG. 7 is a diagram showing a flip chip mounting structure according to a third embodiment of the present invention;

【図8】 この発明によるフリップチップの実装構造の
実施の形態4を示す図である。
FIG. 8 is a diagram showing a fourth embodiment of a flip chip mounting structure according to the present invention;

【図9】 この発明によるフリップチップの実装構造の
実施の形態4を示す図である。
FIG. 9 is a diagram showing a fourth embodiment of a flip chip mounting structure according to the present invention;

【図10】 この発明によるフリップチップの実装構造
の実施の形態5を示す図である。
FIG. 10 is a view showing a fifth embodiment of a flip-chip mounting structure according to the present invention;

【図11】 この発明によるフリップチップの実装構造
の実施の形態5を示す図である。
FIG. 11 is a view showing a fifth embodiment of a flip chip mounting structure according to the present invention;

【図12】 この発明によるフリップチップの実装構造
の実施の形態5を示す図である。
FIG. 12 is a view showing a fifth embodiment of a flip chip mounting structure according to the present invention;

【図13】 この発明によるフリップチップの実装構造
の実施の形態6を示す図である。
FIG. 13 is a view showing a flip-chip mounting structure according to a sixth embodiment of the present invention.

【図14】 従来のフリップチップの実装構造を示す図
である。
FIG. 14 is a diagram showing a conventional flip chip mounting structure.

【図15】 従来のフリップチップの実装構造を示す図
である。
FIG. 15 is a diagram showing a conventional flip chip mounting structure.

【図16】 従来のフリップチップの実装構造を示す図
である。
FIG. 16 is a diagram showing a conventional flip chip mounting structure.

【符号の説明】[Explanation of symbols]

1 半導体ベアチップ、2 電極、3 金属製バンプ、
4,11,21,23フリップチップ、5,12,18
多層配線基板、6 絶縁層、7,15 導体パッド、
8 配線パターン、9 接合材料、10 硬質金属バン
プ、13 第1絶縁層、14 第2絶縁層、16 垂直
型バンプ挿入穴、17 錐体型バンプ挿入穴、19 第
1弾力絶縁層、20 軟質金属バンプ、22 導電性被
覆バンプ、24 弾性樹脂、25 導電性被覆、26
導電性弾性バンプ、27 導電フィラー。
1 semiconductor bare chip, 2 electrodes, 3 metal bumps,
4, 11, 21, 23 flip chip, 5, 12, 18
Multilayer wiring board, 6 insulating layers, 7, 15 conductor pads,
Reference Signs List 8 wiring pattern, 9 bonding material, 10 hard metal bump, 13 first insulating layer, 14 second insulating layer, 16 vertical bump insertion hole, 17 cone type bump insertion hole, 19 first elastic insulating layer, 20 soft metal bump , 22 conductive coating bump, 24 elastic resin, 25 conductive coating, 26
Conductive elastic bump, 27 conductive filler.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体ベアチップの電極パターンに形状
が球形または樽型のバンプを取付けてあるフリップチッ
プにおいて、複数層の樹脂絶縁材を積層して形成され、
前記フリップチップのバンプの位置と対応する表面位置
に導体パッドを有する多層配線基板とで構成され、前記
導体パッド部に導体パッド及び少なくともこの導体パッ
ドが形成されている最表層に位置する前記樹脂絶縁材の
層とを垂直に貫通し、また少なくとも短径方向の長さが
前記バンプの最大径よりもわずかに小さい楕円形または
方形の穴を設け、この穴に前記バンプを圧入して前記フ
リップチップが前記多層配線基板に取付けてあることを
特徴とするフリップチップの実装構造。
1. A flip chip in which a spherical or barrel-shaped bump is attached to an electrode pattern of a semiconductor bare chip, the flip chip is formed by laminating a plurality of resin insulating materials,
A multilayer wiring board having a conductor pad at a surface position corresponding to the position of the flip chip bump, wherein the conductor pad portion is provided with the conductor pad and at least the outermost layer on which the conductor pad is formed. An elliptical or rectangular hole that penetrates vertically through the material layer and has a length at least in the minor axis direction that is slightly smaller than the maximum diameter of the bump, and press-fits the bump into the hole to form the flip chip. Is mounted on the multilayer wiring board.
【請求項2】 前記バンプを硬質の金属材料で形成した
ことを特徴とする請求項1記載のフリップチップの実装
構造。
2. The flip chip mounting structure according to claim 1, wherein said bump is formed of a hard metal material.
【請求項3】 前記導体パッド及び少なくともこの導体
パッドが形成されている最表層に位置する前記樹脂絶縁
材の層とを貫通する穴が導体パッドから絶縁材の層の方
向に末広がりに円錐形または角錐形に設けてあることを
特徴とする請求項1又は2記載のフリップチップの実装
構造。
3. A hole penetrating through the conductive pad and at least the resin insulating material layer located at the outermost layer on which the conductive pad is formed, has a conical or divergent shape extending from the conductive pad toward the insulating material layer. The flip chip mounting structure according to claim 1, wherein the flip chip mounting structure is provided in a pyramid shape.
【請求項4】 前記多層配線基板において前記導体パッ
ドが形成されている最表層に位置する前記樹脂絶縁材の
層を弾力性が高い絶縁材料を用いて形成してあることを
特徴とする請求項1〜3いずれかに記載のフリップチッ
プの実装構造。
4. The multilayer wiring board according to claim 1, wherein the resin insulating material layer located on the outermost layer where the conductive pads are formed is formed using an insulating material having high elasticity. 4. The mounting structure of the flip chip according to any one of 1 to 3.
【請求項5】 前記のバンプを軟質の金属材料を用いて
形成してあることを特徴とする請求項1記載のフリップ
チップの実装構造。
5. The flip chip mounting structure according to claim 1, wherein said bumps are formed using a soft metal material.
【請求項6】 前記のバンプを弾力性が高い絶縁材料を
用いて形成し、このバンプの表面に導電性被覆が施して
あることを特徴とする請求項1〜4いずれかに記載のフ
リップチップの実装構造。
6. The flip chip according to claim 1, wherein the bump is formed using an insulating material having high elasticity, and a conductive coating is applied to a surface of the bump. Mounting structure.
【請求項7】 前記バンプを導電フィラーが混練された
弾力性が高い絶縁材料を用いて形成してあることを特徴
とする請求項1〜4いずれかに記載のフリップチップの
実装構造。
7. The flip chip mounting structure according to claim 1, wherein said bump is formed using a highly elastic insulating material kneaded with a conductive filler.
JP25481198A 1998-09-09 1998-09-09 Flip-chip mounting structure Pending JP2000091380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25481198A JP2000091380A (en) 1998-09-09 1998-09-09 Flip-chip mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25481198A JP2000091380A (en) 1998-09-09 1998-09-09 Flip-chip mounting structure

Publications (1)

Publication Number Publication Date
JP2000091380A true JP2000091380A (en) 2000-03-31

Family

ID=17270222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25481198A Pending JP2000091380A (en) 1998-09-09 1998-09-09 Flip-chip mounting structure

Country Status (1)

Country Link
JP (1) JP2000091380A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624512B2 (en) 2001-12-18 2003-09-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device and printed wired board for mounting the same
JP2005183924A (en) * 2003-11-27 2005-07-07 Denso Corp Semiconductor chip mounting substrate, semiconductor chip mounting structure, and semiconductor chip mounting method
KR100499865B1 (en) * 2002-04-25 2005-07-07 한국과학기술원 Electronic package using ultrasonic soldering and its packaging method
KR100891652B1 (en) * 2002-10-17 2009-04-02 삼성테크윈 주식회사 Substrate for mounting a semiconductor chip on
JP2011014680A (en) * 2009-07-01 2011-01-20 Casio Computer Co Ltd Method of manufacturing semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624512B2 (en) 2001-12-18 2003-09-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device and printed wired board for mounting the same
KR100499865B1 (en) * 2002-04-25 2005-07-07 한국과학기술원 Electronic package using ultrasonic soldering and its packaging method
KR100891652B1 (en) * 2002-10-17 2009-04-02 삼성테크윈 주식회사 Substrate for mounting a semiconductor chip on
JP2005183924A (en) * 2003-11-27 2005-07-07 Denso Corp Semiconductor chip mounting substrate, semiconductor chip mounting structure, and semiconductor chip mounting method
JP4492233B2 (en) * 2003-11-27 2010-06-30 株式会社デンソー Semiconductor chip mounting structure and semiconductor chip mounting method
JP2011014680A (en) * 2009-07-01 2011-01-20 Casio Computer Co Ltd Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
KR101171842B1 (en) Microelectronic assemblies having very fine pitch stacking
JP2500462B2 (en) Inspection connector and manufacturing method thereof
TWI431746B (en) Semiconductor device
JPH11191569A (en) Flip chip-mounting method and semiconductor device
JPH0945805A (en) Wiring board, semiconductor device, method for removing the semiconductor device from wiring board, and manufacture of semiconductor device
JP5593018B2 (en) Compliant microelectronic assembly
JP4864810B2 (en) Manufacturing method of chip embedded substrate
JP2000113919A (en) Electrical connection device and electrically connecting method
US20060210237A1 (en) Electronic function part mounted body and method of manufacturing the electronic function part mounted body
JP2000195584A (en) Electrical connection device and electrical connection method
JP2000277649A (en) Semiconductor and manufacture of the same
JP5036397B2 (en) Manufacturing method of chip embedded substrate
JP2000091380A (en) Flip-chip mounting structure
JP4479582B2 (en) Manufacturing method of electronic component mounting body
US8716868B2 (en) Semiconductor module for stacking and stacked semiconductor module
JP2002026071A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP5018399B2 (en) Circuit board manufacturing method
JP3851585B2 (en) Connection method of bare chip semiconductor element to printed wiring board
JP2002118197A (en) Circuit board and semiconductor device using the same as well as its manufacturing method
JPH10178144A (en) Coaxial electrode structure of bga-type electronic part
JPH0951018A (en) Semiconductor device and its manufacturing method
JP3070544B2 (en) Ball grid array type semiconductor device
JP2002340933A (en) Inspection jig of semiconductor device and its production method
JP3604001B2 (en) Method for manufacturing semiconductor device