JP2000068673A - Digital broadcast receiver device - Google Patents
Digital broadcast receiver deviceInfo
- Publication number
- JP2000068673A JP2000068673A JP10238120A JP23812098A JP2000068673A JP 2000068673 A JP2000068673 A JP 2000068673A JP 10238120 A JP10238120 A JP 10238120A JP 23812098 A JP23812098 A JP 23812098A JP 2000068673 A JP2000068673 A JP 2000068673A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency signal
- intermediate frequency
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、デジタルテレビジ
ョン放送などの高周波信号を受信するためのデジタル放
送受信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital broadcast receiving apparatus for receiving a high-frequency signal such as a digital television broadcast.
【０００２】[0002]
【従来の技術】アナログの映像信号と音声信号とをデジ
タル化し、さらに圧縮した後のデータをデジタル変調し
て伝送するデジタル変調方式がある。半導体技術やデジ
タル画像圧縮技術の進歩により、アナログ変調方式に比
べてデジタル変調方式の方が同じ周波数帯域でより多く
のテレビ番組を送ることが可能となっている。デジタル
変調方式の一例として、衛星放送ではＱＰＳＫ（Ｑｕａ
ｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎ
ｇ）があり、ＣＡＴＶではＱＡＭ（Ｑｕａｄｒａｔｕｒ
ｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）があ
る。2. Description of the Related Art There is a digital modulation system in which an analog video signal and an audio signal are digitized, and data after compression is digitally modulated and transmitted. Advances in semiconductor technology and digital image compression technology have made it possible to send more television programs in the same frequency band with the digital modulation system than with the analog modulation system. As an example of the digital modulation method, QPSK (Qua) is used in satellite broadcasting.
Drature Phase Shift Keyin
g), and CATV uses QAM (Quadratur
e Amplitude Modulation).
【０００３】図６は従来例のデジタル放送受信装置の概
略的構成を示すブロック回路図である。以下、図６を用
い従来の技術を説明する。図６の従来例のデジタル放送
受信装置１００は以下の構成よりなる。FIG. 6 is a block circuit diagram showing a schematic configuration of a conventional digital broadcast receiving apparatus. Hereinafter, a conventional technique will be described with reference to FIG. The conventional digital broadcast receiving apparatus 100 of FIG. 6 has the following configuration.
【０００４】図６において、デジタル放送受信装置１０
０は、中間周波信号変換部１１０と、デジタル復調部１
２０よりなる。中間周波信号変換部１１０は、高周波信
号入力端子１１１、高周波増幅回路１１２、入力同調回
路１１３、ＡＧＣ回路１１４、段間同調回路１１５、周
波数変換回路１１６、局部発振器１１７、ＰＬＬ回路１
１８とからなる。また、デジタル復調部１２０は、バン
ドパスフイルタ（以下ＢＰＦと略称する）１２１、中間
周波増幅回路１２２、デジタル復調回路１２３、復調用
クロック発振器１２４、出力端子１２５とからなる。In FIG. 6, a digital broadcast receiving apparatus 10
0 is the intermediate frequency signal converter 110 and the digital demodulator 1
Consists of twenty. The intermediate frequency signal conversion unit 110 includes a high frequency signal input terminal 111, a high frequency amplification circuit 112, an input tuning circuit 113, an AGC circuit 114, an interstage tuning circuit 115, a frequency conversion circuit 116, a local oscillator 117, and a PLL circuit 1.
18 The digital demodulation unit 120 includes a bandpass filter (hereinafter abbreviated as BPF) 121, an intermediate frequency amplification circuit 122, a digital demodulation circuit 123, a demodulation clock oscillator 124, and an output terminal 125.
【０００５】そして、中間周波信号変換部１１０と、デ
ジタル復調部１２０とは１枚の回路基板１３０の上に配
設され、回路基板１３０上で中間周波信号変換部１１０
が配設された部分を回路基板１３０ａとし、回路基板１
３０上でデジタル復調部１２０が配設された部分を回路
基板１３０ｂとすると、回路基板１３０ａ上での中間周
波信号変換部１１０のアースパターン１１９ａと、回路
基板１３０ｂ上でのデジタル復調部１２０のアースパタ
ーン１１９ｂとは、回路基板１３０上で共有されてお
り、回路基板１３０は単一のシールドケース１４０内に
実装されている。共有のアースパターンを１１９とす
る。即ち、中間周波信号変換部１１０とデジタル復調部
１２０とは、シールドケース１４０及びアースパターン
１１９とを共有している。[0005] The intermediate frequency signal conversion unit 110 and the digital demodulation unit 120 are disposed on a single circuit board 130, and are mounted on the circuit board 130.
Is provided as a circuit board 130a, and the circuit board 1
Assuming that the portion on which the digital demodulation section 120 is provided on the circuit board 30 is a circuit board 130b, the ground pattern 119a of the intermediate frequency signal conversion section 110 on the circuit board 130a and the ground pattern of the digital demodulation section 120 on the circuit board 130b The pattern 119b is shared on the circuit board 130, and the circuit board 130 is mounted in a single shield case 140. The common ground pattern is 119. That is, the intermediate frequency signal conversion unit 110 and the digital demodulation unit 120 share the shield case 140 and the ground pattern 119.
【０００６】次に各回路の動作について説明する。中間
周波信号変換部１１０は入力された受信高周波信号を中
間周波信号に変換し、デジタル復調部１２０は中間周波
信号変換部１１０からの中間周波信号をトランスポート
ストリームに復調する。Next, the operation of each circuit will be described. The intermediate frequency signal converter 110 converts the input received high frequency signal into an intermediate frequency signal, and the digital demodulator 120 demodulates the intermediate frequency signal from the intermediate frequency signal converter 110 into a transport stream.
【０００７】中間周波信号変換部１１０の動作をさらに
詳細に説明する。高周波信号入力端子１１１より入力さ
れた高周波信号は、高周波増幅回路１１２により増幅さ
れて、入力同調回路１１３に供給される。入力同調回路
１１３により、高周波増幅回路１１２からの高周波信号
のうち所望チャンネルの周波数帯域の高周波信号が選択
され、ＡＧＣ回路１１４にて、入力された高周波信号の
レベルに応じた利得制御電圧により所定のレベル範囲に
制限された後、段間同調回路１１５にて、再度所望チャ
ンネルの周波数帯域の高周波信号が選択され、周波数変
換回路１１６に供給される。The operation of the intermediate frequency signal converter 110 will be described in more detail. The high-frequency signal input from the high-frequency signal input terminal 111 is amplified by the high-frequency amplifier circuit 112 and supplied to the input tuning circuit 113. The input tuning circuit 113 selects a high-frequency signal in a frequency band of a desired channel from the high-frequency signals from the high-frequency amplification circuit 112, and the AGC circuit 114 uses a gain control voltage corresponding to the level of the input high-frequency signal to generate a predetermined signal. After being restricted to the level range, the inter-stage tuning circuit 115 selects again a high-frequency signal in the frequency band of the desired channel, and supplies it to the frequency conversion circuit 116.
【０００８】周波数変換回路１１６は、局部発振器１１
７から出力される局部発振信号に基づいて、入力された
高周波信号を中間周波信号に周波数変換（ダウンコンバ
ート）している。入力された高周波信号の周波数をｆRF
とし、局部発振信号の周波数をｆLOとし、中間周波信号
の周波数をｆIFとするとき、 ｆLO−ｆRF＝ｆIF ・・・（１） となる。[0008] The frequency conversion circuit 116
The input high-frequency signal is frequency-converted (down-converted) into an intermediate-frequency signal based on the local oscillation signal output from. Let the frequency of the input high-frequency signal be f RF
If the frequency of the local oscillation signal is f LO and the frequency of the intermediate frequency signal is f IF , then f LO −f RF = f IF (1)
【０００９】そして、ＰＬＬ回路１１８からのチューニ
ング電圧ＶTにより、入力同調回路１１３及び段間同調
回路１１５の周波数帯域と局部発振器１１７の局部発振
信号の周波数ｆLOとが、受信チャンネルに合わせて制御
される。The frequency band of the input tuning circuit 113 and the inter-stage tuning circuit 115 and the frequency f LO of the local oscillation signal of the local oscillator 117 are controlled by the tuning voltage V T from the PLL circuit 118 in accordance with the reception channel. Is done.
【００１０】デジタル復調部１２０の動作をさらに詳細
に説明する。中間周波信号変換部１１０の周波数変換回
路１１６から出力された中間周波信号は、ＢＰＦ１２１
により、中間周波信号の周波数帯域に対応したフイルタ
リング処理が施され、中間周波増幅回路１２２で増幅さ
れた後、デジタル復調回路１２３に供給される。中間周
波信号は、デジタル復調回路１２３により、復調用クロ
ック発振器１２４からのクロック信号に基づき、デジタ
ル復調処理を施された後、トランスポートストリームに
復調され出力端子１２５より出力される。The operation of the digital demodulation unit 120 will be described in more detail. The intermediate frequency signal output from the frequency conversion circuit 116 of the intermediate frequency signal
Thus, a filtering process corresponding to the frequency band of the intermediate frequency signal is performed, and the signal is amplified by the intermediate frequency amplifier circuit 122 and then supplied to the digital demodulation circuit 123. The intermediate frequency signal is subjected to digital demodulation processing by a digital demodulation circuit 123 based on a clock signal from a demodulation clock oscillator 124, and then demodulated into a transport stream and output from an output terminal 125.
【００１１】具体的な信号周波数の一例として、欧州仕
様のデジタル放送受信装置を例にとると、入力された高
周波信号の周波数ｆRFは４７〜８６２ＭＨｚ、局部発振
信号の周波数ｆLOは（４７〜８６２ＭＨｚ）＋３６．１
２５ＭＨｚ、中間周波信号の周波数ｆIFは３６．１２５
ＭＨｚ、復調用クロック発振器１２４のクロック発振周
波数ｆCLは５７．８ＭＨｚ（ｆIFの１．６倍）である。As an example of a specific signal frequency, taking a digital broadcasting receiver of European specifications as an example, the frequency f RF of the input high-frequency signal is 47 to 862 MHz, and the frequency f LO of the local oscillation signal is (47 to 862). 862 MHz) +36.1
25 MHz, the frequency f IF of the intermediate frequency signal is 36.125
MHz, the clock oscillation frequency f CL of the demodulation clock oscillator 124 is 57.8 MHz (1.6 times f IF ).
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、上記従
来技術のデジタル放送受信装置１００は、次のような問
題点がある。中間周波信号変換部１１０と、デジタル復
調部１２０とは１枚の回路基板１３０の上に配設され、
回路基板１３０上で中間周波信号変換部１１０が配設さ
れた部分を回路基板１３０ａとし、回路基板１３０上で
デジタル復調部１２０が配設された部分を回路基板１３
０ｂとすると、回路基板１３０ａ上での中間周波信号変
換部１１０のアースパターン１１９ａと、回路基板１３
０ｂ上でのデジタル復調部１２０のアースパターン１１
９ｂとは、回路基板１３０上で共有されており、回路基
板１３０は単一のシールドケース１４０内に実装されて
いる。即ち、中間周波信号変換部１１０とデジタル復調
部１２０とは、シールドケース１４０及びアースパター
ン１１９を共有している。However, the digital broadcast receiving apparatus 100 of the prior art has the following problems. The intermediate frequency signal conversion unit 110 and the digital demodulation unit 120 are provided on one circuit board 130,
The portion on the circuit board 130 where the intermediate frequency signal conversion section 110 is provided is referred to as a circuit board 130a, and the portion on the circuit board 130 where the digital demodulation section 120 is provided is the circuit board 13a.
0b, the ground pattern 119a of the intermediate frequency signal converter 110 on the circuit board 130a and the circuit board 13
Ground pattern 11 of digital demodulation unit 120 on 0b
9b is shared on the circuit board 130, and the circuit board 130 is mounted in a single shield case 140. That is, the intermediate frequency signal conversion unit 110 and the digital demodulation unit 120 share the shield case 140 and the ground pattern 119.
【００１３】従って、入力された受信高周波信号を中間
周波信号に変換しデジタル復調処理する場合、デジタル
復調回路１２３から発生する雑音（主に、復調用クロッ
ク発振器１２４に起因する雑音）が、共有しているシー
ルドケース１４０及びアースパターン１１９を経由して
中間周波信号変換部１１０に混入し、ビット誤り率（以
下ＢＥＲと略称する）を劣化させ、受信品質が悪くなる
問題がある。Therefore, when the input received high-frequency signal is converted into an intermediate frequency signal and subjected to digital demodulation processing, noise generated from the digital demodulation circuit 123 (mainly noise due to the demodulation clock oscillator 124) is shared. Mixed into the intermediate frequency signal conversion unit 110 via the shield case 140 and the ground pattern 119, deteriorating the bit error rate (hereinafter abbreviated as BER), and deteriorating the reception quality.
【００１４】復調用クロック発振器１２４に起因する雑
音によりＢＥＲが劣化した一例を図５に示す。図５は、
従来例のデジタル放送受信装置のＢＥＲ（黒塗りの菱形
印で表示）と本発明のデジタル放送受信装置のＢＥＲ
（■印で表示）とを比較して示した周波数特性図であ
る。図５において、従来例のデジタル放送受信装置の受
信高周波信号の周波数（ＲＦｆｒｅｑ）が１３０ＭＨｚ
付近で、ＢＥＲが劣化していることについて以下に説明
する。FIG. 5 shows an example in which BER is degraded by noise caused by the demodulation clock oscillator 124. FIG.
BER of conventional digital broadcast receiving apparatus (indicated by black diamond) and BER of digital broadcast receiving apparatus of the present invention
FIG. 4 is a frequency characteristic diagram showing a comparison with (shown by a mark). In FIG. 5, the frequency (RFfreq) of the received high-frequency signal of the conventional digital broadcast receiving apparatus is 130 MHz.
The fact that the BER is degraded in the vicinity will be described below.
【００１５】デジタル復調回路１２３の復調用クロック
発振器１２４のクロック発振周波数ｆCL＝５７．８ＭＨ
ｚの場合、クロック発振周波数ｆCLがデジタル復調回路
１２３にて１／４に分周された周波数は、ｆCL／４＝５
７．８ＭＨｚ×（１／４）＝１４．４５ＭＨｚとなる。The clock oscillation frequency f CL of the demodulation clock oscillator 124 of the digital demodulation circuit 123 is 57.8 MHz.
In the case of z, the frequency obtained by dividing the clock oscillation frequency f CL by デ ジ タル in the digital demodulation circuit 123 is f CL / 4 = 5
7.8 MHz x (1/4) = 14.45 MHz.
【００１６】次に、上記の周波数１４．４５ＭＨｚの９
倍高調波周波数は、１４．４５ＭＨｚ×９＝１３０．０
５ＭＨｚとなる。Next, 9 of the above frequency 14.45 MHz is used.
The harmonic frequency is 14.45 MHz × 9 = 130.0.
5 MHz.
【００１７】即ち、復調用クロック発振器１２４のクロ
ック発振周波数ｆCLがデジタル復調回路１２３にて１／
４に分周された周波数の９倍高調波は、１３０．０５Ｍ
Ｈｚとなり、これが共有しているシールドケース１４０
及びアースパターン１１９を経由して中間周波信号変換
部１１０に混入するために、図５の点線で示される従来
例のＢＥＲが１３０ＭＨｚ付近で劣化する要因と考えら
れる。That is, the clock oscillation frequency f CL of the demodulation clock oscillator 124 is 1 /
The 9th harmonic of the frequency divided by 4 is 130.05M
Hz, which is the shared shielding case 140
The BER of the conventional example shown by the dotted line in FIG. 5 is considered to be a factor deteriorating around 130 MHz because the BER is mixed into the intermediate frequency signal converter 110 via the ground pattern 119.
【００１８】[0018]
【課題を解決するための手段】本発明の請求項１記載の
デジタル放送受信装置は、入力された受信高周波信号を
中間周波信号に変換する中間周波信号変換部と、中間周
波信号変換部からの中間周波信号をデジタル復調部に伝
達する信号伝達部と、信号伝達部からの中間周波信号を
トランスポートストリームに復調するデジタル復調部
と、から構成され、該中間周波信号変換部と該信号伝達
部と該デジタル復調部とは１枚の回路基板上に分離配設
され、該中間周波信号変換部は第１のシールドケース
に、該デジタル復調部は第２のシールドケースに、それ
ぞれ別々に収納され、該第１のシールドケースは該中間
周波信号変換部の該回路基板上のアースパターンと接続
された第１のアース端子を有し、該第２のシールドケー
スは該デジタル復調部の該回路基板上のアースパターン
と接続された第２のアース端子を有することを特徴とす
るものである。According to a first aspect of the present invention, there is provided a digital broadcast receiving apparatus comprising: an intermediate frequency signal converting unit for converting an input received high frequency signal into an intermediate frequency signal; A signal transmission unit for transmitting the intermediate frequency signal to the digital demodulation unit; and a digital demodulation unit for demodulating the intermediate frequency signal from the signal transmission unit to a transport stream. The intermediate frequency signal conversion unit and the signal transmission unit And the digital demodulation unit are separately provided on a single circuit board, the intermediate frequency signal conversion unit is housed in a first shield case, and the digital demodulation unit is housed in a second shield case. , The first shield case has a first ground terminal connected to a ground pattern on the circuit board of the intermediate frequency signal converter, and the second shield case includes the digital demodulator. It is characterized in that it has a second ground terminal connected to the earth pattern of the circuit board.
【００１９】また、本発明の請求項２記載のデジタル放
送受信装置は、前記第１のアース端子と、前記第２のア
ース端子とは、別の回路基板上に配設されたアースパタ
ーンを介して接続されることを特徴とするものである。Further, in the digital broadcast receiving apparatus according to a second aspect of the present invention, the first ground terminal and the second ground terminal are connected to each other via a ground pattern provided on another circuit board. It is characterized by being connected.
【００２０】また、本発明の請求項３記載のデジタル放
送受信装置は、前記中間周波信号変換部の前記回路基板
上の信号パターンと、前記デジタル復調部の前記回路基
板上の信号パターンとは、前記信号伝達部の前記回路基
板上に配設された信号パターンにより接続されているこ
とを特徴とするものである。According to a third aspect of the present invention, in the digital broadcast receiving apparatus, the signal pattern on the circuit board of the intermediate frequency signal conversion unit and the signal pattern on the circuit board of the digital demodulation unit are: The signal transmission units are connected by a signal pattern provided on the circuit board.
【００２１】また、本発明の請求項４記載のデジタル放
送受信装置は、前記中間周波信号変換部は、受信高周波
信号を増幅する高周波増幅回路と、該高周波増幅回路か
らの高周波信号のうち所望チャンネルの周波数帯域の高
周波信号を選択する入力同調回路と、該入力同調回路か
らの高周波信号を利得制御するＡＧＣ回路と、該ＡＧＣ
回路からの高周波信号のうち所望チャンネルの周波数帯
域の高周波信号を再度選択する段間同調回路と、該段間
同調回路からの高周波信号を中間周波信号に変換する周
波数変換回路と、からなり、前記デジタル復調部は、前
記中間周波信号変換部からの前記中間周波信号をトラン
スポートストリームに復調するデジタル復調回路と、か
らなり、前記中間周波信号変換部は、前記高周波増幅回
路からなる第１の回路ブロックと、前記入力同調回路及
びＡＧＣ回路からなる第２の回路ブロックと、前記段間
同調回路からなる第３の回路ブロックと、前記周波数変
換回路からなる第４の回路ブロックと、に分割した構成
とし、該第１の回路ブロックと該第２の回路ブロックと
を電磁的に遮蔽する第１のシールド板と、該第２の回路
ブロックと該第３の回路ブロックとを電磁的に遮蔽する
第２のシールド板と、該第３の回路ブロックと該第４の
回路ブロックとを電磁的に遮蔽する第３のシールド板
と、少なくとも３枚のシールド板を前記第１のシールド
ケースに内設したことを特徴とするものである。According to a fourth aspect of the present invention, in the digital broadcast receiving apparatus, the intermediate frequency signal converting section includes a high frequency amplifying circuit for amplifying a received high frequency signal, and a desired channel among high frequency signals from the high frequency amplifying circuit. An input tuning circuit for selecting a high-frequency signal in the frequency band of A, an AGC circuit for controlling the gain of the high-frequency signal from the input tuning circuit,
An inter-stage tuning circuit for selecting again the high-frequency signal of the frequency band of the desired channel among the high-frequency signals from the circuit, and a frequency conversion circuit for converting the high-frequency signal from the inter-stage tuning circuit to an intermediate frequency signal, A digital demodulation unit that demodulates the intermediate frequency signal from the intermediate frequency signal conversion unit into a transport stream; and a first circuit that includes the high frequency amplification circuit. Block, a second circuit block including the input tuning circuit and the AGC circuit, a third circuit block including the interstage tuning circuit, and a fourth circuit block including the frequency conversion circuit. A first shield plate for electromagnetically shielding the first circuit block and the second circuit block, the second circuit block and the third A second shield plate for electromagnetically shielding the circuit block; a third shield plate for electromagnetically shielding the third circuit block and the fourth circuit block; and at least three shield plates. It is characterized by being provided inside the first shield case.
【００２２】また、本発明の請求項５記載のデジタル放
送受信装置は、前記中間周波信号変換部は、受信高周波
信号を増幅する高周波増幅回路と、該高周波増幅回路か
らの高周波信号のうち所望チャンネルの周波数帯域の高
周波信号を選択する入力同調回路と、該入力同調回路か
らの高周波信号を利得制御するＡＧＣ回路と、該ＡＧＣ
回路からの高周波信号のうち所望チャンネルの周波数帯
域の高周波信号を再度選択する段間同調回路と、該段間
同調回路からの高周波信号を第１の中間周波信号に変換
する第１の周波数変換回路と、からなり、前記デジタル
復調部は、前記中間周波信号変換部からの前記第１の中
間周波信号を第２の中間周波信号に変換する第２の周波
数変換回路と、該第２の中間周波信号をトランスポート
ストリームに復調するデジタル復調回路と、からなり、
前記中間周波信号変換部は、前記高周波増幅回路からな
る第１の回路ブロックと、前記入力同調回路及びＡＧＣ
回路からなる第２の回路ブロックと、前記段間同調回路
からなる第３の回路ブロックと、前記第１の周波数変換
回路からなる第４の回路ブロックと、に分割した構成と
し、該第１の回路ブロックと該第２の回路ブロックとを
電磁的に遮蔽する第１のシールド板と、該第２の回路ブ
ロックと該第３の回路ブロックとを電磁的に遮蔽する第
２のシールド板と、該第３の回路ブロックと該第４の回
路ブロックとを電磁的に遮蔽する第３のシールド板と、
少なくとも３枚のシールド板を前記第１のシールドケー
スに内設したことを特徴とするものである。Further, in the digital broadcast receiving apparatus according to a fifth aspect of the present invention, the intermediate frequency signal conversion section includes a high frequency amplifier circuit for amplifying a received high frequency signal, and a desired channel among the high frequency signals from the high frequency amplifier circuit. An input tuning circuit for selecting a high-frequency signal in the frequency band of A, an AGC circuit for controlling the gain of the high-frequency signal from the input tuning circuit,
An inter-stage tuning circuit for selecting again a high-frequency signal in a frequency band of a desired channel from high-frequency signals from a circuit, and a first frequency conversion circuit for converting the high-frequency signal from the inter-stage tuning circuit into a first intermediate frequency signal Wherein the digital demodulation unit comprises: a second frequency conversion circuit that converts the first intermediate frequency signal from the intermediate frequency signal conversion unit into a second intermediate frequency signal; A digital demodulation circuit that demodulates the signal into a transport stream.
The intermediate frequency signal conversion unit includes a first circuit block including the high frequency amplification circuit, the input tuning circuit, and an AGC.
A second circuit block including a circuit, a third circuit block including the inter-stage tuning circuit, and a fourth circuit block including the first frequency conversion circuit. A first shield plate that electromagnetically shields the circuit block and the second circuit block, a second shield plate that electromagnetically shields the second circuit block and the third circuit block, A third shield plate that electromagnetically shields the third circuit block and the fourth circuit block,
At least three shield plates are provided in the first shield case.
【００２３】さらに、本発明の請求項６記載のデジタル
放送受信装置は、前記デジタル復調部に、該デジタル復
調部からのトランスポートストリームの出力端子と、前
記デジタル復調回路に復調用クロック信号を供給するた
めの復調用クロック発振器と、を備え、該デジタル復調
回路は該出力端子の近傍に配設され、該復調用クロック
発振器は該出力端子に対し隔離するように配設されたこ
とを特徴とするものである。Further, in the digital broadcast receiving apparatus according to a sixth aspect of the present invention, the digital demodulation section supplies a transport stream output terminal from the digital demodulation section and a demodulation clock signal to the digital demodulation circuit. A digital clock circuit for demodulation, the digital demodulation circuit being disposed near the output terminal, and the clock generator for demodulation being disposed so as to be isolated from the output terminal. Is what you do.
【００２４】[0024]
【発明の実施の形態】［第１の実施の形態］図１と図２
は、本発明の第１の実施の形態に係わるデジタル放送受
信装置に関する図であり、主に特許請求の範囲の請求項
１と請求項２と請求項３と請求項４と請求項６に関する
ものである。図１は本発明の第１の実施の形態に係わる
デジタル放送受信装置の概略的構成を示すブロック回路
図であり、図２は本発明の第１の実施の形態に係わるデ
ジタル放送受信装置を示す図である。[First Embodiment] FIGS. 1 and 2
1 is a diagram related to a digital broadcast receiving apparatus according to a first embodiment of the present invention, and mainly relates to claims 1, 2, 3, 4, and 6 of the claims. It is. FIG. 1 is a block circuit diagram showing a schematic configuration of a digital broadcast receiving apparatus according to the first embodiment of the present invention, and FIG. 2 shows a digital broadcast receiving apparatus according to the first embodiment of the present invention. FIG.
【００２５】図１の本発明の第１の実施の形態に係わる
デジタル放送受信装置１は以下の構成よりなる。図１に
おいて、デジタル放送受信装置１は、中間周波信号変換
部１０と、信号伝達部３０と、デジタル復調部４０より
なる。The digital broadcast receiving apparatus 1 according to the first embodiment of the present invention shown in FIG. 1 has the following configuration. 1, the digital broadcast receiving apparatus 1 includes an intermediate frequency signal conversion unit 10, a signal transmission unit 30, and a digital demodulation unit 40.
【００２６】中間周波信号変換部１０は、高周波信号入
力端子１１、高周波増幅回路１３、入力同調回路１５、
ＡＧＣ回路１６、段間同調回路１８、周波数変換回路２
０、局部発振器２１、ＰＬＬ回路２２とからなり、さら
に、次の４つの回路ブロックに分割された構成となって
いる。即ち、第１の回路ブロック１２は高周波増幅回路
１３、第２の回路ブロック１４は入力同調回路１５とＡ
ＧＣ回路１６、第３の回路ブロック１７は段間同調回路
１８、第４の回路ブロック１９は周波数変換回路２０と
局部発振器２１及びＰＬＬ回路２２からなる。The intermediate frequency signal converter 10 includes a high frequency signal input terminal 11, a high frequency amplifier circuit 13, an input tuning circuit 15,
AGC circuit 16, interstage tuning circuit 18, frequency conversion circuit 2
0, a local oscillator 21, and a PLL circuit 22, and further divided into the following four circuit blocks. That is, the first circuit block 12 is a high-frequency amplifier circuit 13, and the second circuit block 14 is an input tuning circuit 15 and A
The GC circuit 16, the third circuit block 17 includes an inter-stage tuning circuit 18, and the fourth circuit block 19 includes a frequency conversion circuit 20, a local oscillator 21, and a PLL circuit 22.
【００２７】デジタル復調部４０は、ＢＰＦ（バンドパ
スフイルタ）４１、中間周波増幅回路４２、デジタル復
調回路４６、復調用クロック発振器４７、出力端子４８
とからなる。The digital demodulation unit 40 includes a BPF (band pass filter) 41, an intermediate frequency amplification circuit 42, a digital demodulation circuit 46, a demodulation clock oscillator 47, and an output terminal 48.
Consists of
【００２８】そして、中間周波信号変換部１０と、信号
伝達部３０と、デジタル復調部４０とは１枚の回路基板
６０の上に分離配設されている。回路基板６０上におい
て、中間周波信号変換部１０が配設された部分を回路基
板６０ａとし、回路基板６０上で信号伝達部３０が配設
された部分を回路基板６０ｂとし、回路基板６０上でデ
ジタル復調部４０が配設された部分を回路基板６０ｃと
すると、中間周波信号変換部１０の回路基板６０ａ上で
の信号パターンと、デジタル復調部４０の回路基板６０
ｃ上での信号パターンとは、信号伝達部３０の回路基板
６０ｂ上に配設された信号パターン３１を介して直接接
続されている。The intermediate frequency signal conversion unit 10, the signal transmission unit 30, and the digital demodulation unit 40 are separately provided on one circuit board 60. On the circuit board 60, a portion where the intermediate frequency signal conversion unit 10 is provided is referred to as a circuit board 60a, and a portion where the signal transmission unit 30 is provided on the circuit board 60 is referred to as a circuit board 60b. If the portion where the digital demodulation section 40 is provided is a circuit board 60c, the signal pattern on the circuit board 60a of the intermediate frequency signal conversion section 10 and the circuit board 60c of the digital demodulation section 40
The signal pattern on c is directly connected via the signal pattern 31 provided on the circuit board 60b of the signal transmission unit 30.
【００２９】一方、中間周波信号変換部１０の回路基板
６０ａ上のアースパターン２４と、デジタル復調部４０
の回路基板６０ｃ上のアースパターン５０とは、回路基
板６０上で６０ａ、６０ｃと分離され、直接接続されて
いない。On the other hand, the ground pattern 24 on the circuit board 60a of the intermediate frequency signal converter 10 and the digital demodulator 40
The ground pattern 50 on the circuit board 60c is separated from 60a and 60c on the circuit board 60 and is not directly connected.
【００３０】即ち、中間周波信号変換部１０の回路基板
６０ａは第１のシールドケース６１に収納され、デジタ
ル復調部４０の回路基板６０ｃは第２のシールドケース
６２に収納され、そのシールドケースを異にしている。That is, the circuit board 60a of the intermediate frequency signal conversion unit 10 is housed in the first shield case 61, and the circuit board 60c of the digital demodulation unit 40 is housed in the second shield case 62. I have to.
【００３１】図１に示されるように、中間周波信号変換
部１０の回路基板６０ａ上のアースパターン２４は、第
１のシールドケース６１に配設された第１のアース端子
２３に接続されている。As shown in FIG. 1, the ground pattern 24 on the circuit board 60a of the intermediate frequency signal converter 10 is connected to the first ground terminal 23 provided on the first shield case 61. .
【００３２】また、デジタル復調部４０の回路基板６０
ｃ上のアースパターン５０は、第２のシールドケース６
２に配設された第２のアース端子４９に接続されてい
る。The circuit board 60 of the digital demodulation unit 40
The ground pattern 50 on the second shield case 6
2 is connected to a second ground terminal 49 disposed in the second.
【００３３】そして、第１のアース端子２３と、第２の
アース端子４９とは、別の回路基板７０上に配設された
アースパターン７１を介して、接続されている。The first ground terminal 23 and the second ground terminal 49 are connected via a ground pattern 71 provided on another circuit board 70.
【００３４】要約すれば、中間周波信号変換部の回路基
板上のアースパターン２４と、デジタル復調部の回路基
板上のアースパターン５０との接続は、シールドケース
６１、６２の外側においてなされていることが重要であ
る。In summary, the connection between the ground pattern 24 on the circuit board of the intermediate frequency signal conversion section and the ground pattern 50 on the circuit board of the digital demodulation section is made outside the shield cases 61 and 62. is important.
【００３５】また、第１のシールドケース６１と回路基
板６０ａ上のアースパターン２４と第１のアース端子２
３とはアース的に接続されることが多い。The first shield case 61, the ground pattern 24 on the circuit board 60a and the first ground terminal 2
3 is often connected to ground.
【００３６】第２のシールドケース６２と回路基板６０
ｃ上のアースパターン５０と第２のアース端子４９アー
ス的に接続されることが多い。The second shield case 62 and the circuit board 60
In many cases, the ground pattern 50 on c is connected to the second ground terminal 49 as ground.
【００３７】また、別の回路基板７０としては、デジタ
ル放送受信装置の組み立てに必要な、メイン基板（実装
基板）が該当することが多い。As another circuit board 70, a main board (mounting board) required for assembling the digital broadcast receiving apparatus is often used.
【００３８】第１のアース端子２３と、第２のアース端
子４９とを、別の回路基板７０上に配設されたアースパ
ターン７１を介して接続するということは、（１）一種
の高周波的インピーダンス（高周波的フィルター機能を
もつ部品）を介しての接続であるとか、（２）メイン基
板が１点アースされる場合、アース電流の流れを考慮し
た接続であるとか、と理解できる。Connecting the first ground terminal 23 and the second ground terminal 49 via the ground pattern 71 provided on another circuit board 70 means (1) a kind of high-frequency operation. It can be understood that the connection is through an impedance (a component having a high frequency filter function), or (2) if the main board is grounded at one point, the connection takes into account the flow of ground current.
【００３９】次に各回路の動作について説明する。中間
周波信号変換部１０は入力された受信高周波信号を中間
周波信号に変換し、信号伝達部３０は中間周波信号変換
部１０からの中間周波信号をデジタル復調部４０に伝達
する。デジタル復調部４０は信号伝達部３０からの中間
周波信号をトランスポートストリームに復調する。Next, the operation of each circuit will be described. The intermediate frequency signal conversion unit 10 converts the input received high frequency signal into an intermediate frequency signal, and the signal transmission unit 30 transmits the intermediate frequency signal from the intermediate frequency signal conversion unit 10 to the digital demodulation unit 40. The digital demodulation unit 40 demodulates the intermediate frequency signal from the signal transmission unit 30 into a transport stream.
【００４０】中間周波信号変換部１０の動作をさらに詳
細に説明する。高周波信号入力端子１１より入力された
高周波信号は、高周波増幅回路１３により増幅されて入
力同調回路１５に供給される。入力同調回路１５によ
り、高周波増幅回路１３からの高周波信号のうち所望チ
ャンネルの周波数帯域の高周波信号が選択され、ＡＧＣ
回路１６にて、入力された高周波信号のレベルに応じた
利得制御電圧により所定のレベル範囲に制限された後、
段間同調回路１８にて、再度所望チャンネルの周波数帯
域の高周波信号が選択され、周波数変換回路２０に供給
される。The operation of the intermediate frequency signal converter 10 will be described in more detail. The high-frequency signal input from the high-frequency signal input terminal 11 is amplified by the high-frequency amplifier circuit 13 and supplied to the input tuning circuit 15. The input tuning circuit 15 selects a high-frequency signal of a frequency band of a desired channel from the high-frequency signals from the high-frequency amplification circuit 13,
After being restricted to a predetermined level range by a gain control voltage corresponding to the level of the input high-frequency signal in the circuit 16,
In the interstage tuning circuit 18, a high-frequency signal in the frequency band of the desired channel is selected again and supplied to the frequency conversion circuit 20.
【００４１】周波数変換回路２０は、局部発振器２１か
ら出力される局部発振信号に基づいて、入力された高周
波信号を中間周波信号に周波数変換（ダウンコンバー
ト）している。入力された高周波信号の周波数をｆRFと
し、局部発振信号の周波数をｆ LOとし、中間周波信号の
周波数をｆIFとするとき、 ｆLO−ｆRF＝ｆIF ・・・（１） となる。The frequency conversion circuit 20 is connected to the local oscillator 21
Based on the local oscillation signal output from the
Frequency conversion of wave signal to intermediate frequency signal (down conversion
To). Let the frequency of the input high-frequency signal be fRFWhen
And the frequency of the local oscillation signal is f LOAnd the intermediate frequency signal
Frequency is fIFAnd fLO−fRF= FIF ... (1)
【００４２】そして、ＰＬＬ回路２２からのチューニン
グ電圧ＶTにより、入力同調回路１５及び段間同調回路
１８の周波数帯域と局部発振器２１の局部発振信号の周
波数ｆLOとが、受信チャンネルに合わせて制御される。The frequency band of the input tuning circuit 15 and the inter-stage tuning circuit 18 and the frequency f LO of the local oscillation signal of the local oscillator 21 are controlled by the tuning voltage V T from the PLL circuit 22 in accordance with the reception channel. Is done.
【００４３】中間周波信号変換部１０の周波数変換回路
２０から出力された中間周波信号は、信号伝達部３０に
よりデジタル復調部４０に伝達される。デジタル復調部
４０の動作をさらに詳細に説明する。The intermediate frequency signal output from the frequency conversion circuit 20 of the intermediate frequency signal conversion unit 10 is transmitted by the signal transmission unit 30 to the digital demodulation unit 40. The operation of the digital demodulation unit 40 will be described in more detail.
【００４４】信号伝達部３０からの中間周波信号は、Ｂ
ＰＦ４１により、中間周波信号の周波数帯域に対応した
フイルタリング処理が施され、中間周波増幅回路４２で
増幅された後、デジタル復調回路４６に供給される。中
間周波信号は、デジタル復調回路４６により、復調用ク
ロック発振器４７からのクロック信号に基づき、デジタ
ル復調処理を施された後、トランスポートストリームに
復調され出力端子４８より出力される。The intermediate frequency signal from the signal transmission unit 30 is B
The PF 41 performs a filtering process corresponding to the frequency band of the intermediate frequency signal, and the signal is amplified by the intermediate frequency amplifier circuit 42 and then supplied to the digital demodulation circuit 46. The intermediate frequency signal is subjected to digital demodulation processing by a digital demodulation circuit 46 based on a clock signal from a demodulation clock oscillator 47, and then demodulated into a transport stream and output from an output terminal 48.
【００４５】具体的な信号周波数の一例として、欧州仕
様のデジタル放送受信装置を例にとると、入力された高
周波信号の周波数ｆRFは４７〜８６２ＭＨｚ、局部発振
信号の周波数ｆLOは（４７〜８６２ＭＨｚ）＋３６．１
２５ＭＨｚ、中間周波信号の周波数ｆIFは３６．１２５
ＭＨｚ、復調用クロック発振器４７のクロック発振周波
数ｆCLは５７．８ＭＨｚ（ｆIFの１．６倍）である。As an example of a specific signal frequency, taking a digital broadcast receiving apparatus of European specifications as an example, the frequency f RF of the input high-frequency signal is 47 to 862 MHz, and the frequency f LO of the local oscillation signal is (47 to 862). 862 MHz) +36.1
25 MHz, the frequency f IF of the intermediate frequency signal is 36.125
MHz, the clock oscillation frequency f CL of the demodulation clock oscillator 47 is 57.8 MHz (1.6 times f IF ).
【００４６】図２は本発明の第１の実施の形態に係わる
デジタル放送受信装置を示す図であり、（ａ）は回路基
板６０上の各回路の配設を示す平面図、（ｂ）は回路基
板をシールドケースに実装した状態の各回路の配設を示
す側面図、（ｃ）は中間周波信号変換部とデジタル復調
部とをそれぞれ別々のシールドケースに収納した状態を
示す側面図である。FIGS. 2A and 2B are diagrams showing a digital broadcast receiving apparatus according to the first embodiment of the present invention. FIG. 2A is a plan view showing the arrangement of each circuit on a circuit board 60, and FIG. FIG. 7C is a side view showing the arrangement of each circuit in a state where the circuit board is mounted on the shield case, and FIG. 9C is a side view showing a state where the intermediate frequency signal conversion unit and the digital demodulation unit are housed in separate shield cases. .
【００４７】図２（ａ）において、回路基板６０上で中
間周波信号変換部１０が配設された部分を回路基板６０
ａと、回路基板６０上で信号伝達部３０が配設された部
分を回路基板６０ｂと、回路基板６０上でデジタル復調
部４０が配設された部分を回路基板６０ｃとは、それぞ
れ分離され、入力側より、回路基板６０ａ、回路基板６
０ｂ、回路基板６０ｃの順に配設されている。In FIG. 2A, the portion where the intermediate frequency signal converter 10 is provided on the circuit board 60 is referred to as the circuit board 60.
a, the portion where the signal transmission unit 30 is provided on the circuit board 60 is separated from the circuit board 60b, and the portion where the digital demodulation unit 40 is provided on the circuit board 60 is separated from the circuit board 60c. From the input side, the circuit board 60a, the circuit board 6
0b and the circuit board 60c.
【００４８】また、回路基板６０上で中間周波信号変換
部１０が配設された部分の回路基板６０ａにおいて、入
力側より、第１の回路ブロック１２（高周波増幅回路１
３）、第２の回路ブロック１４（入力同調回路１５、Ａ
ＧＣ回路１６）、第３の回路ブロック１７（段間同調回
路１８）、第４の回路ブロック１９（周波数変換回路２
０、局部発振器２１、ＰＬＬ回路２２）の順に配設され
ている。第１のアース端子２３は、一例として入力側に
近い端に配設されているが、これに限定しないで回路基
板６０ａ上であれば任意の位置で良い。In the circuit board 60a in a portion where the intermediate frequency signal converter 10 is provided on the circuit board 60, the first circuit block 12 (the high-frequency amplifier circuit 1)
3), the second circuit block 14 (input tuning circuit 15, A
GC circuit 16), third circuit block 17 (interstage tuning circuit 18), fourth circuit block 19 (frequency conversion circuit 2)
0, a local oscillator 21, and a PLL circuit 22). The first ground terminal 23 is disposed, for example, at an end near the input side, but is not limited to this, and may be at any position on the circuit board 60a.
【００４９】また、回路基板６０上で信号伝達部３０が
配設された部分の回路基板６０ｂにおいて、信号パター
ン３１が配設されている。The signal pattern 31 is provided on the circuit board 60b where the signal transmission section 30 is provided on the circuit board 60.
【００５０】また、回路基板６０上でデジタル復調部４
０が配設された部分の回路基板６０ｃにおいて、デジタ
ル復調回路４６は出力端子４８の近傍に配設され、復調
用クロック発振器４７は出力端子４８に対し隔離するよ
うに配設されている。第２のアース端子４９と出力端子
４８の位置は一例であり、これに限定しないで回路基板
６０ｃ上であれば任意の位置で良い。信号の流れを矢印
Ｓで示すと信号は、高周波信号入力端子１１→高周波増
幅回路１３→入力同調回路１５→ＡＧＣ回路１６→段間
同調回路１８→周波数変換回路２０→信号パターン３１
→ＢＰＦ４１→中間周波増幅回路４２→デジタル復調回
路４６→出力端子４８の経路で流れる。The digital demodulation unit 4 on the circuit board 60
In the portion of the circuit board 60c where 0 is provided, the digital demodulation circuit 46 is provided near the output terminal 48, and the demodulation clock oscillator 47 is provided so as to be isolated from the output terminal 48. The positions of the second ground terminal 49 and the output terminal 48 are merely examples, and the positions are not limited to these, and may be any positions on the circuit board 60c. When the flow of the signal is indicated by an arrow S, the signal is a high-frequency signal input terminal 11 → a high-frequency amplifier 13 → an input tuning circuit 15 → an AGC circuit 16 → an inter-stage tuning circuit 18 → a frequency conversion circuit 20 → a signal pattern 31.
It flows on the path of BPF 41 → intermediate frequency amplification circuit 42 → digital demodulation circuit 46 → output terminal 48.
【００５１】図２（ｂ）において、中間周波信号変換部
１０の回路基板６０ａは第１のシールドケース６１に収
納され、デジタル復調部４０の回路基板６０ｃは第２の
シールドケース６２にそれぞれ別々に収納されている。In FIG. 2B, the circuit board 60a of the intermediate frequency signal converter 10 is housed in a first shield case 61, and the circuit board 60c of the digital demodulator 40 is separately provided in a second shield case 62. It is stored.
【００５２】そして、第１のシールドケース６１に収納
された中間周波信号変換部１０の回路基板６０ａにおい
て、第１の回路ブロック１２（高周波増幅回路１３）と
第２の回路ブロック１４（入力同調回路１５、ＡＧＣ回
路１６）とを電磁的に遮蔽する第１のシールド板６３
と、第２の回路ブロック１４（入力同調回路１５、ＡＧ
Ｃ回路１６）と第３の回路ブロック１７（段間同調回路
１８）とを電磁的に遮蔽する第２のシールド板６４と、
第３の回路ブロック１７（段間同調回路１８）と第４の
回路ブロック１９（周波数変換回路２０、局部発振器２
１、ＰＬＬ回路２２）とを電磁的に遮蔽する第３のシー
ルド板６５との、少なくとも３枚のシールド板が第１の
シールドケース６１に内設されている。Then, on the circuit board 60a of the intermediate frequency signal converter 10 housed in the first shield case 61, the first circuit block 12 (high-frequency amplifier circuit 13) and the second circuit block 14 (input tuning circuit) 15, a first shield plate 63 for electromagnetically shielding the AGC circuit 16)
And the second circuit block 14 (input tuning circuit 15, AG
A second shield plate 64 for electromagnetically shielding the C circuit 16) and the third circuit block 17 (interstage tuning circuit 18);
Third circuit block 17 (interstage tuning circuit 18) and fourth circuit block 19 (frequency conversion circuit 20, local oscillator 2)
1, a third shield plate 65 for electromagnetically shielding the PLL circuit 22) and at least three shield plates are provided in the first shield case 61.
【００５３】また、第４の回路ブロック１９（周波数変
換回路２０、局部発振器２１、ＰＬＬ回路２２）におい
て、必要であれば、局部発振器２１をシールド板６６で
電磁的に遮蔽してもよい。Further, in the fourth circuit block 19 (frequency conversion circuit 20, local oscillator 21, PLL circuit 22), the local oscillator 21 may be electromagnetically shielded by a shield plate 66 if necessary.
【００５４】そして、中間周波信号変換部１０の回路基
板６０ａ上での信号パターンと、デジタル復調部４０の
回路基板６０ｃ上での信号パターンとは、信号伝達部３
０の回路基板６０ｂ上に配設された信号パターン３１に
より直接接続されている。The signal pattern of the intermediate frequency signal conversion unit 10 on the circuit board 60a and the signal pattern of the digital demodulation unit 40 on the circuit board 60c correspond to the signal transmission unit 3
0 are directly connected by the signal pattern 31 disposed on the circuit board 60b.
【００５５】一方、中間周波信号変換部１０の回路基板
６０ａ上でのアースパターン２４と、デジタル復調部４
０の回路基板６０ｃ上でのアースパターン５０とは回路
基板６０上で分離され、直接接続されていない。On the other hand, the ground pattern 24 of the intermediate frequency signal converter 10 on the circuit board 60a and the digital demodulator 4
0 is separated from the ground pattern 50 on the circuit board 60c on the circuit board 60 and is not directly connected.
【００５６】言い換えれば、第１のシールドケース６１
は収納する中間周波信号変換部１０の回路基板６０ａ上
のアースパターン２４と接続された第１のアース端子２
３を有し、第２のシールドケース６２は収納するデジタ
ル復調部４０の回路基板６０ｃ上のアースパターン５０
と接続された第２のアース端子４９を有し、第１のアー
ス端子２３と、第２のアース端子４９とは、別の回路基
板７０上に配設されたアースパターン７１を介して接続
されている。図２（ｂ）では、アースパターン７１は、
別の回路基板７０の片面（下面）に配設されている。In other words, the first shield case 61
Is the first ground terminal 2 connected to the ground pattern 24 on the circuit board 60a of the intermediate frequency signal converter 10 to be housed.
3 and the second shield case 62 is provided with the ground pattern 50 on the circuit board 60c of the digital demodulation unit 40 to be housed.
The first ground terminal 23 and the second ground terminal 49 are connected via a ground pattern 71 provided on another circuit board 70. ing. In FIG. 2B, the ground pattern 71 is
It is arranged on one surface (lower surface) of another circuit board 70.
【００５７】図２（ｃ）は中間周波信号変換部とデジタ
ル復調部とをそれぞれ別々のシールドケースに収納した
状態を示す側面図である。FIG. 2C is a side view showing a state where the intermediate frequency signal converter and the digital demodulator are housed in separate shield cases.
【００５８】［第２の実施の形態］図３と図４は、本発
明の第２の実施の形態に係わるデジタル放送受信装置に
関する図であり、主に特許請求の範囲の請求項１と請求
項２と請求項３と請求項５と請求項６とに関するもので
ある。図３は本発明の第２の実施の形態に係わるデジタ
ル放送受信装置の概略的構成を示すブロック回路図であ
る。図４は本発明の第２の実施の形態に係わるデジタル
放送受信装置を示す図であり、（ａ）は回路基板上の各
回路の配設を示す平面図、（ｂ）は回路基板をシールド
ケースに実装した状態の各回路の配設を示す側面図、
（ｃ）は中間周波信号変換部とデジタル復調部とをそれ
ぞれ別々のシールドケースに収納した状態を示す側面図
である。[Second Embodiment] FIGS. 3 and 4 are diagrams showing a digital broadcast receiving apparatus according to a second embodiment of the present invention, and mainly claims 1 and 2 of the claims. The present invention relates to claim 2, claim 3, claim 5, and claim 6. FIG. 3 is a block circuit diagram showing a schematic configuration of the digital broadcast receiving apparatus according to the second embodiment of the present invention. FIGS. 4A and 4B are diagrams showing a digital broadcast receiving apparatus according to a second embodiment of the present invention, wherein FIG. 4A is a plan view showing the arrangement of each circuit on a circuit board, and FIG. Side view showing the arrangement of each circuit mounted on the case,
(C) is a side view showing a state where the intermediate frequency signal conversion unit and the digital demodulation unit are housed in separate shield cases.
【００５９】図３の本発明の第２の実施の形態に係わる
デジタル放送受信装置２は以下の構成よりなる。図３に
おいて、デジタル放送受信装置２は、中間周波信号変換
部１０と、信号伝達部３０と、デジタル復調部４０より
なる。The digital broadcast receiving apparatus 2 according to the second embodiment of the present invention shown in FIG. 3 has the following configuration. 3, the digital broadcast receiving apparatus 2 includes an intermediate frequency signal conversion unit 10, a signal transmission unit 30, and a digital demodulation unit 40.
【００６０】中間周波信号変換部１０は、高周波信号入
力端子１１、高周波増幅回路１３、入力同調回路１５、
ＡＧＣ回路１６、段間同調回路１８、第１の周波数変換
回路２５、局部発振器２１、ＰＬＬ回路２２とからな
り、さらに、次の４つの回路ブロックに分割された構成
となっている。即ち、第１の回路ブロック１２は高周波
増幅回路１３、第２の回路ブロック１４は入力同調回路
１５とＡＧＣ回路１６、第３の回路ブロック１７は段間
同調回路１８、第４の回路ブロック１９は第１の周波数
変換回路２５と局部発振器２１及びＰＬＬ回路２２から
なる。The intermediate frequency signal converter 10 includes a high frequency signal input terminal 11, a high frequency amplifier circuit 13, an input tuning circuit 15,
The circuit comprises an AGC circuit 16, an interstage tuning circuit 18, a first frequency conversion circuit 25, a local oscillator 21, and a PLL circuit 22, and is further divided into the following four circuit blocks. That is, the first circuit block 12 is a high-frequency amplifier circuit 13, the second circuit block 14 is an input tuning circuit 15 and an AGC circuit 16, the third circuit block 17 is an interstage tuning circuit 18, and the fourth circuit block 19 is It comprises a first frequency conversion circuit 25, a local oscillator 21 and a PLL circuit 22.
【００６１】デジタル復調部４０は、ＢＰＦ４１、中間
周波増幅回路４２、第２の周波数変換回路４３、ＢＰＦ
４４、中間周波増幅回路４５、デジタル復調回路４６、
復調用クロック発振器４７、出力端子４８とからなる。The digital demodulation unit 40 includes a BPF 41, an intermediate frequency amplification circuit 42, a second frequency conversion circuit 43,
44, an intermediate frequency amplification circuit 45, a digital demodulation circuit 46,
A demodulation clock oscillator 47 and an output terminal 48 are provided.
【００６２】そして、中間周波信号変換部１０と、信号
伝達部３０と、デジタル復調部４０とは１枚の回路基板
６０の上に分離配設されている。回路基板６０上で中間
周波信号変換部１０が配設された部分を回路基板６０ａ
とし、回路基板６０上で信号伝達部３０が配設された部
分を回路基板６０ｂとし、回路基板６０上でデジタル復
調部４０が配設された部分を回路基板６０ｃとすると、
中間周波信号変換部１０の回路基板６０ａ上での信号パ
ターンと、デジタル復調部４０の回路基板６０ｃ上での
信号パターンとは、信号伝達部３０の回路基板６０ｂ上
に配設された信号パターン３１により直接接続されてい
る。The intermediate frequency signal conversion unit 10, the signal transmission unit 30, and the digital demodulation unit 40 are separately provided on one circuit board 60. The portion on the circuit board 60 where the intermediate frequency signal converter 10 is disposed is referred to as a circuit board 60a.
When a portion on the circuit board 60 where the signal transmission unit 30 is provided is a circuit board 60b, and a portion where the digital demodulation unit 40 is provided on the circuit board 60 is a circuit board 60c,
The signal pattern of the intermediate frequency signal conversion unit 10 on the circuit board 60a and the signal pattern of the digital demodulation unit 40 on the circuit board 60c correspond to the signal pattern 31 provided on the circuit board 60b of the signal transmission unit 30. Are directly connected by
【００６３】一方、中間周波信号変換部１０の回路基板
６０ａ上でのアースパターン２４と、デジタル復調部４
０の回路基板６０ｃ上でのアースパターン５０とは回路
基板６０上で分離され、直接接続されていない。On the other hand, the ground pattern 24 of the intermediate frequency signal converter 10 on the circuit board 60a and the digital demodulator 4
0 is separated from the ground pattern 50 on the circuit board 60c on the circuit board 60 and is not directly connected.
【００６４】言い換えれば、第１のシールドケース６１
は収納する中間周波信号変換部１０の回路基板６０ａ上
のアースパターン２４と接続された第１のアース端子２
３を有し、第２のシールドケース６２は収納するデジタ
ル復調部４０の回路基板６０ｃ上のアースパターン５０
と接続された第２のアース端子４９を有し、第１のアー
ス端子２３と、第２のアース端子４９とは、別の回路基
板７０上に配設されたアースパターン７１を介して接続
されている。In other words, the first shield case 61
Is the first ground terminal 2 connected to the ground pattern 24 on the circuit board 60a of the intermediate frequency signal converter 10 to be housed.
3 and the second shield case 62 is provided with the ground pattern 50 on the circuit board 60c of the digital demodulation unit 40 to be housed.
The first ground terminal 23 and the second ground terminal 49 are connected via a ground pattern 71 provided on another circuit board 70. ing.
【００６５】そして、中間周波信号変換部１０の回路基
板６０ａは第１のシールドケース６１に収納され、デジ
タル復調部４０の回路基板６０ｃは第２のシールドケー
ス６２にそれぞれ別々に収納されている。The circuit board 60a of the intermediate frequency signal converter 10 is housed in the first shield case 61, and the circuit board 60c of the digital demodulator 40 is housed separately in the second shield case 62.
【００６６】次に各回路の動作について説明する。中間
周波信号変換部１０は入力された受信高周波信号を中間
周波信号に変換し、信号伝達部３０は中間周波信号変換
部１０からの中間周波信号をデジタル復調部４０に伝達
する。デジタル復調部４０は信号伝達部３０からの中間
周波信号をトランスポートストリームに復調する。Next, the operation of each circuit will be described. The intermediate frequency signal conversion unit 10 converts the input received high frequency signal into an intermediate frequency signal, and the signal transmission unit 30 transmits the intermediate frequency signal from the intermediate frequency signal conversion unit 10 to the digital demodulation unit 40. The digital demodulation unit 40 demodulates the intermediate frequency signal from the signal transmission unit 30 into a transport stream.
【００６７】中間周波信号変換部１０の動作をさらに詳
細に説明する。高周波信号入力端子１１より入力された
高周波信号は、高周波増幅回路１３により増幅されて入
力同調回路１５に供給される。入力同調回路１５によ
り、高周波増幅回路１３からの高周波信号のうち所望チ
ャンネルの周波数帯域の高周波信号が選択され、ＡＧＣ
回路１６にて、入力された高周波信号のレベルに応じた
利得制御電圧により所定のレベル範囲に制限された後、
段間同調回路１８にて、再度所望チャンネルの周波数帯
域の高周波信号が選択され、第１の周波数変換回路２５
に供給される。The operation of the intermediate frequency signal converter 10 will be described in more detail. The high-frequency signal input from the high-frequency signal input terminal 11 is amplified by the high-frequency amplifier circuit 13 and supplied to the input tuning circuit 15. The input tuning circuit 15 selects a high-frequency signal of a frequency band of a desired channel from the high-frequency signals from the high-frequency amplification circuit 13,
After being restricted to a predetermined level range by a gain control voltage corresponding to the level of the input high-frequency signal in the circuit 16,
The inter-stage tuning circuit 18 selects a high-frequency signal in the frequency band of the desired channel again, and the first frequency conversion circuit 25
Supplied to
【００６８】第１の周波数変換回路２５は、局部発振器
２１から出力される局部発振信号に基づいて、入力され
た高周波信号を第１の中間周波信号に周波数変換（ダウ
ンコンバート）している。入力された高周波信号の周波
数をｆRFとし、局部発振信号の周波数をｆLOとし、第１
の中間周波信号の周波数をｆIF1とするとき、 ｆLO−ｆRF＝ｆIF1 ・・・（２） となる。The first frequency conversion circuit 25 frequency-converts (down-converts) the input high-frequency signal into a first intermediate frequency signal based on the local oscillation signal output from the local oscillator 21. The frequency of the input high-frequency signal is f RF , the frequency of the local oscillation signal is f LO ,
When the frequency of the intermediate frequency signal and f IF1, a f LO -f RF = f IF1 ··· (2).
【００６９】そして、ＰＬＬ回路２２からのチューニン
グ電圧ＶTにより、入力同調回路１５及び段間同調回路
１８の周波数帯域と局部発振器２１の局部発振信号の周
波数ｆLOとが、受信チャンネルに合わせて制御される。The frequency band of the input tuning circuit 15 and the inter-stage tuning circuit 18 and the frequency f LO of the local oscillation signal of the local oscillator 21 are controlled by the tuning voltage V T from the PLL circuit 22 in accordance with the reception channel. Is done.
【００７０】中間周波信号変換部１０の第１の周波数変
換回路２５から出力された第１の中間周波信号は、信号
伝達部３０によりデジタル復調部４０に伝達される。The first intermediate frequency signal output from the first frequency conversion circuit 25 of the intermediate frequency signal conversion unit 10 is transmitted to the digital demodulation unit 40 by the signal transmission unit 30.
【００７１】デジタル復調部４０の動作をさらに詳細に
説明する。The operation of the digital demodulation unit 40 will be described in more detail.
【００７２】信号伝達部３０からの第１の中間周波信号
は、ＢＰＦ４１により、第１の中間周波信号の周波数帯
域に対応したフイルタリング処理が施され、中間周波増
幅回路４２で増幅された後、第２の周波数変換回路４３
に供給される。第２の周波数変換回路４３は、復調用ク
ロック発振器４７から出力される発振信号に基づいて、
入力された第１の中間周波信号を第２の中間周波信号に
周波数変換（ダウンコンバート）している。入力された
第１の中間周波信号の周波数をｆIF1とし、復調用クロ
ック発振器４７から出力される発振信号の周波数をｆCL
とし、第２の中間周波信号の周波数をｆIF2とすると
き、 ｜ｆIF1−ｆCL｜＝ｆIF2 ・・・（３） となる。The first intermediate frequency signal from the signal transmission section 30 is subjected to a filtering process corresponding to the frequency band of the first intermediate frequency signal by the BPF 41, and is amplified by the intermediate frequency amplifier circuit 42. Second frequency conversion circuit 43
Supplied to The second frequency conversion circuit 43 generates a signal based on an oscillation signal output from the demodulation clock oscillator 47.
The input first intermediate frequency signal is frequency-converted (down-converted) into a second intermediate frequency signal. The frequency of the input first intermediate frequency signal is f IF1, and the frequency of the oscillation signal output from the demodulation clock oscillator 47 is f CL1.
| F IF1 −f CL | = f IF2 (3) where f IF2 is the frequency of the second intermediate frequency signal.
【００７３】第２の周波数変換回路４３から出力された
第２の中間周波信号は、ＢＰＦ４４により、第２の中間
周波信号の周波数帯域に対応したフイルタリング処理が
施され、中間周波増幅回路４５で増幅された後、デジタ
ル復調回路４６に供給される。第２の中間周波信号は、
デジタル復調回路４６により、復調用クロック発振器４
７からのクロック信号に基づき、デジタル復調処理を施
された後、トランスポートストリームに復調され出力端
子４８より出力される。復調用クロック発振器４７は、
第２の周波数変換回路４３とデジタル復調回路４６で共
用している。The second intermediate frequency signal output from the second frequency conversion circuit 43 is subjected to a filtering process corresponding to the frequency band of the second intermediate frequency signal by the BPF 44, and After being amplified, it is supplied to the digital demodulation circuit 46. The second intermediate frequency signal is
The digital demodulation circuit 46 allows the demodulation clock oscillator 4
After being subjected to digital demodulation processing based on the clock signal from 7, the signal is demodulated into a transport stream and output from an output terminal 48. The demodulation clock oscillator 47
The second frequency conversion circuit 43 and the digital demodulation circuit 46 share the same.
【００７４】具体的な信号周波数の一例として、欧州仕
様のデジタル放送受信装置を例にとると、入力された高
周波信号の周波数ｆRFは４７〜８６２ＭＨｚ、局部発振
信号の周波数ｆLOは（４７〜８６２ＭＨｚ）＋３６．１
２５ＭＨｚ、第１の中間周波信号の周波数ｆIF1は３
６．１２５ＭＨｚ、復調用クロック発振器４７のクロッ
ク発振周波数ｆCLは２８．９ＭＨｚ、第２の中間周波信
号の周波数ｆIF2は７．２２５ＭＨｚである。As an example of a specific signal frequency, taking a digital broadcasting receiver of European specifications as an example, the frequency f RF of the input high-frequency signal is 47 to 862 MHz, and the frequency f LO of the local oscillation signal is (47 to 862). 862 MHz) +36.1
25 MHz, the frequency f IF1 of the first intermediate frequency signal is 3
6.125 MHz, the clock oscillation frequency f CL of the demodulation clock oscillator 47 is 28.9 MHz, and the frequency f IF2 of the second intermediate frequency signal is 7.225 MHz.
【００７５】図４は本発明の第２の実施の形態に係わる
デジタル放送受信装置を示す図であり、（ａ）は回路基
板上の各回路の配設を示す平面図、（ｂ）は回路基板を
シールドケースに実装した状態の各回路の配設を示す側
面図、（ｃ）は中間周波信号変換部とデジタル復調部と
をそれぞれ別々のシールドケースに収納した状態を示す
側面図である。FIG. 4 is a diagram showing a digital broadcast receiving apparatus according to a second embodiment of the present invention. FIG. 4A is a plan view showing the arrangement of each circuit on a circuit board, and FIG. FIG. 7C is a side view showing an arrangement of each circuit in a state where the substrate is mounted on the shield case, and FIG. 9C is a side view showing a state in which the intermediate frequency signal conversion unit and the digital demodulation unit are housed in separate shield cases.
【００７６】図４（ａ）において、回路基板６０上で中
間周波信号変換部１０が配設された部分を回路基板６０
ａと、回路基板６０上で信号伝達部３０が配設された部
分を回路基板６０ｂと、回路基板６０上でデジタル復調
部４０が配設された部分を回路基板６０ｃとは、それぞ
れ分離され、入力側より、回路基板６０ａ、回路基板６
０ｂ、回路基板６０ｃの順に配設されている。In FIG. 4A, the portion where the intermediate frequency signal converter 10 is provided on the circuit board 60 is referred to as the circuit board 60.
a, the portion where the signal transmission unit 30 is provided on the circuit board 60 is separated from the circuit board 60b, and the portion where the digital demodulation unit 40 is provided on the circuit board 60 is separated from the circuit board 60c. From the input side, the circuit board 60a, the circuit board 6
0b and the circuit board 60c.
【００７７】また、回路基板６０上で中間周波信号変換
部１０が配設された部分の回路基板６０ａにおいて、入
力側より、第１の回路ブロック１２（高周波増幅回路１
３）、第２の回路ブロック１４（入力同調回路１５、Ａ
ＧＣ回路１６）、第３の回路ブロック１７（段間同調回
路１８）、第４の回路ブロック１９（第１の周波数変換
回路２５、局部発振器２１、ＰＬＬ回路２２）の順に配
設されている。第１のアース端子２３は、一例として入
力側に近い端に配設されているが、これに限定しないで
回路基板６０ａ上であれば任意の位置で良い。On the circuit board 60a where the intermediate frequency signal converter 10 is provided on the circuit board 60, the first circuit block 12 (high-frequency amplifier circuit 1
3), the second circuit block 14 (input tuning circuit 15, A
A GC circuit 16), a third circuit block 17 (interstage tuning circuit 18), and a fourth circuit block 19 (first frequency conversion circuit 25, local oscillator 21, PLL circuit 22) are arranged in this order. The first ground terminal 23 is disposed, for example, at an end near the input side, but is not limited to this, and may be at any position on the circuit board 60a.
【００７８】また、回路基板６０上で信号伝達部３０が
配設された部分の回路基板６０ｂにおいて、信号パター
ン３１が配設されている。The signal pattern 31 is provided on the circuit board 60b where the signal transmission section 30 is provided on the circuit board 60.
【００７９】また、回路基板６０上でデジタル復調部４
０が配設された部分の回路基板６０ｃにおいて、デジタ
ル復調回路４６は出力端子４８の近傍に配設され、復調
用クロック発振器４７は出力端子４８に対し隔離するよ
うに配設されている。第２のアース端子４９と出力端子
４８の位置は一例であり、これに限定しないで回路基板
６０ｃ上であれば任意の位置で良い。信号の流れを矢印
Ｓで示すと信号は、高周波信号入力端子１１→高周波増
幅回路１３→入力同調回路１５→ＡＧＣ回路１６→段間
同調回路１８→第１の周波数変換回路２５→信号パター
ン３１→ＢＰＦ４１→中間周波増幅回路４２→第２の周
波数変換回路４３→ＢＰＦ４４→中間周波増幅回路４５
→デジタル復調回路４６→出力端子４８の経路で流れ
る。The digital demodulation unit 4 on the circuit board 60
In the portion of the circuit board 60c where 0 is provided, the digital demodulation circuit 46 is provided near the output terminal 48, and the demodulation clock oscillator 47 is provided so as to be isolated from the output terminal 48. The positions of the second ground terminal 49 and the output terminal 48 are merely examples, and the positions are not limited to these, and may be any positions on the circuit board 60c. When the flow of the signal is indicated by an arrow S, the signal is: a high-frequency signal input terminal 11 → a high-frequency amplifier circuit 13 → an input tuning circuit 15 → an AGC circuit 16 → an inter-stage tuning circuit 18 → a first frequency conversion circuit 25 → a signal pattern 31 → BPF 41 → intermediate frequency amplifying circuit 42 → second frequency converting circuit 43 → BPF 44 → intermediate frequency amplifying circuit 45
It flows on the path from the digital demodulation circuit 46 to the output terminal 48.
【００８０】図４（ｂ）は回路基板をシールドケースに
実装した状態の各回路の配設を示す側面図である。FIG. 4B is a side view showing the arrangement of each circuit with the circuit board mounted on the shield case.
【００８１】中間周波信号変換部１０の回路基板６０ａ
は第１のシールドケース６１に収納され、デジタル復調
部４０の回路基板６０ｃは第２のシールドケース６２に
それぞれ別々に収納されている。The circuit board 60a of the intermediate frequency signal converter 10
Are housed in a first shield case 61, and the circuit boards 60 c of the digital demodulation unit 40 are separately housed in a second shield case 62.
【００８２】そして、第１のシールドケース６１に収納
された中間周波信号変換部１０の回路基板６０ａにおい
て、第１の回路ブロック１２（高周波増幅回路１３）と
第２の回路ブロック１４（入力同調回路１５、ＡＧＣ回
路１６）とを電磁的に遮蔽する第１のシールド板６３
と、第２の回路ブロック１４（入力同調回路１５、ＡＧ
Ｃ回路１６）と第３の回路ブロック１７（段間同調回路
１８）とを電磁的に遮蔽する第２のシールド板６４と、
第３の回路ブロック１７（段間同調回路１８）と第４の
回路ブロック１９（第１の周波数変換回路２５、局部発
振器２１、ＰＬＬ回路２２）とを電磁的に遮蔽する第３
のシールド板６５との、少なくとも３枚のシールド板が
第１のシールドケース６１に内設されている。Then, on the circuit board 60a of the intermediate frequency signal converter 10 housed in the first shield case 61, the first circuit block 12 (high-frequency amplifier circuit 13) and the second circuit block 14 (input tuning circuit) 15, a first shield plate 63 for electromagnetically shielding the AGC circuit 16)
And the second circuit block 14 (input tuning circuit 15, AG
A second shield plate 64 for electromagnetically shielding the C circuit 16) and the third circuit block 17 (interstage tuning circuit 18);
A third circuit that electromagnetically shields the third circuit block 17 (interstage tuning circuit 18) and the fourth circuit block 19 (first frequency conversion circuit 25, local oscillator 21, and PLL circuit 22).
At least three shield plates with the shield plate 65 are provided in the first shield case 61.
【００８３】また、第４の回路ブロック１９（第１の周
波数変換回路２５、局部発振器２１、ＰＬＬ回路２２）
において、必要であれば、局部発振器２１をシールド板
６６で電磁的に遮蔽してもよい。The fourth circuit block 19 (first frequency conversion circuit 25, local oscillator 21, PLL circuit 22)
In the above, if necessary, the local oscillator 21 may be electromagnetically shielded by the shield plate 66.
【００８４】そして、中間周波信号変換部１０の回路基
板６０ａ上での信号パターンと、デジタル復調部４０の
回路基板６０ｃ上での信号パターンとは、信号伝達部３
０の回路基板６０ｂ上に配設された信号パターン３１に
より直接接続されている。The signal pattern of the intermediate frequency signal conversion unit 10 on the circuit board 60a and the signal pattern of the digital demodulation unit 40 on the circuit board 60c correspond to the signal transmission unit 3
0 are directly connected by the signal pattern 31 disposed on the circuit board 60b.
【００８５】一方、中間周波信号変換部１０の回路基板
６０ａ上でのアースパターン２４と、デジタル復調部４
０の回路基板６０ｃ上でのアースパターン５０とは回路
基板６０上で分離され、直接接続されていない。On the other hand, the ground pattern 24 of the intermediate frequency signal converter 10 on the circuit board 60a and the digital demodulator 4
0 is separated from the ground pattern 50 on the circuit board 60c on the circuit board 60 and is not directly connected.
【００８６】即ち、中間周波信号変換部１０の回路基板
６０ａ上でのアースパターン２４と、デジタル復調部４
０の回路基板６０ｃ上でのアースパターン５０とは、ア
ースパターン２４に配設した第１のアース端子２３及び
アースパターン５０に配設した第２のアース端子４９に
装着された別の回路基板７０上でのアースパターン７１
を介して接続されている。That is, the ground pattern 24 of the intermediate frequency signal converter 10 on the circuit board 60a and the digital demodulator 4
The ground pattern 50 on the circuit board 60c is a circuit board 70 mounted on the first ground terminal 23 provided on the ground pattern 24 and the second ground terminal 49 provided on the ground pattern 50. Earth pattern 71 above
Connected through.
【００８７】図４（ｃ）は中間周波信号変換部とデジタ
ル復調部とをそれぞれ別々のシールドケースに収納した
状態を示す側面図である。FIG. 4C is a side view showing a state in which the intermediate frequency signal converter and the digital demodulator are housed in separate shield cases.
【００８８】図５は、本発明のデジタル放送受信装置の
ＢＥＲの周波数特性図であり、横軸にデジタル放送受信
装置の受信高周波信号の周波数（ＲＦｆｒｅｑ）（ＭＨ
ｚ）を取り、縦軸にその入力レベレが−６０ｄＢｍの時
のＢＥＲ（ビット誤り率）を取って示したものであり、
本発明の場合のデータを■印で示し、従来例の場合のデ
ータを黒塗りの菱形印で示し、比較してある。FIG. 5 is a frequency characteristic diagram of the BER of the digital broadcast receiving apparatus according to the present invention. The horizontal axis represents the frequency (RFfreq) (MH) of the received high-frequency signal of the digital broadcast receiving apparatus.
z), and the vertical axis shows BER (bit error rate) when the input level is −60 dBm.
The data in the case of the present invention is indicated by a triangle, and the data in the case of the conventional example is indicated by a black diamond and compared.
【００８９】図５において、従来例のデジタル放送受信
装置の受信高周波信号の周波数（ＲＦｆｒｅｑ）（ＭＨ
ｚ）に対するＢＥＲのデータは、ＲＦｆｒｅｑが１０
０、１１４、１３０、１６２ＭＨｚの時、従来例のＢＥ
Ｒは、それぞれ、８×１０-4、４×１０-3、５×１
０-1、１×１０-3、であったものが、本発明のデジタル
放送受信装置のＢＥＲは、ＲＦｆｒｅｑが１００、１１
４、１３０、１６２ＭＨｚに対して、ＢＥＲは、それぞ
れ、６×１０-4、１．５×１０-3、７×１０-4、１×１
０-3、と大幅に改善され、特に、ＲＦｆｒｅｑが１３０
ＭＨｚの時、ＢＥＲは、７×１０-4、と約７００倍程度
改善されたことが示されている。In FIG. 5, the frequency (RFfreq) (MH) of the received high-frequency signal of the conventional digital broadcast receiving apparatus is shown.
The BER data for z) shows that RFfreq is 10
0, 114, 130, 162 MHz, conventional BE
R is 8 × 10 −4 , 4 × 10 −3 , 5 × 1
0 −1 and 1 × 10 −3 , but the BER of the digital broadcast receiving apparatus of the present invention is such that RFfreq is 100, 11
For 4, 130, and 162 MHz, the BER is 6 × 10 −4 , 1.5 × 10 −3 , 7 × 10 −4 , 1 × 1 respectively.
0 -3 , which is significantly improved.
It is shown that the BER was improved by about 700 times to 7 × 10 −4 at MHz.
【００９０】上記１３０ＭＨｚの周波数が発生するメカ
ニズムについて以下に説明する。前記［第１の実施の形
態］においては、デジタル復調回路４６の復調用クロッ
ク発振器４７のクロック発振周波数ｆCL＝５７．８ＭＨ
ｚの場合、クロック発振周波数ｆCLがデジタル復調回路
４６にて１／４に分周された周波数は、ｆCL／４＝５
７．８ＭＨｚ×（１／４）＝１４．４５ＭＨｚとなる。The mechanism by which the frequency of 130 MHz is generated will be described below. In the first embodiment, the clock oscillation frequency f CL of the demodulation clock oscillator 47 of the digital demodulation circuit 46 is 57.8 MHz.
In the case of z, the frequency obtained by dividing the clock oscillation frequency f CL by デ ジ タル in the digital demodulation circuit 46 is f CL / 4 = 5
7.8 MHz x (1/4) = 14.45 MHz.
【００９１】次に、上記の周波数１４．４５ＭＨｚの９
倍高調波周波数は、１４．４５ＭＨｚ×９＝１３０．０
５ＭＨｚとなる。Next, the frequency 9.45
The harmonic frequency is 14.45 MHz × 9 = 130.0.
5 MHz.
【００９２】即ち、復調用クロック発振器４７のクロッ
ク発振周波数ｆCLがデジタル復調回路４６にて１／４に
分周された周波数の９倍高調波が、１３０ＭＨｚとな
る。That is, the ninth harmonic of the frequency obtained by dividing the clock oscillation frequency f CL of the demodulation clock oscillator 47 by デ ジ タ ル in the digital demodulation circuit 46 becomes 130 MHz.
【００９３】前記［第２の実施の形態］においては、デ
ジタル復調回路４６の復調用クロック発振器４７のクロ
ック発振周波数ｆCL＝２８．９ＭＨｚの場合、クロック
発振周波数ｆCLがデジタル復調回路４６にて１／２に分
周された周波数は、ｆCL／２＝２８．９ＭＨｚ×（１／
２）＝１４．４５ＭＨｚとなる。[0093] In the above Second Embodiment, in the case of clock oscillation frequency f CL = 28.9MHz of the demodulation clock oscillator 47 of the digital demodulating circuit 46, a clock oscillation frequency f CL is at the digital demodulation circuit 46 The frequency divided by は is f CL /2=28.9 MHz × (1 /
2) = 14.45 MHz.
【００９４】次に、上記の周波数１４．４５ＭＨｚの９
倍高調波周波数は、１４．４５ＭＨｚ×９＝１３０．０
５ＭＨｚとなる。即ち、復調用クロック発振器４７のク
ロック発振周波数ｆCLがデジタル復調回路４６にて１／
２に分周された周波数の９倍高調波が、１３０ＭＨｚと
なる。Next, the frequency 9.45 of the frequency 14.45 MHz
The harmonic frequency is 14.45 MHz × 9 = 130.0.
5 MHz. That is, the clock oscillation frequency f CL of the demodulation clock oscillator 47 is
The 9th harmonic of the frequency divided by 2 becomes 130 MHz.
【００９５】[0095]
【発明の効果】本発明の請求項１記載のデジタル放送受
信装置によれば、入力された受信高周波信号を中間周波
信号に変換する中間周波信号変換部と、中間周波信号変
換部からの中間周波信号をデジタル復調部に伝達する信
号伝達部と、信号伝達部からの中間周波信号をトランス
ポートストリームに復調するデジタル復調部と、から構
成され、該中間周波信号変換部と該信号伝達部と該デジ
タル復調部とは１枚の回路基板上に分離配設され、該中
間周波信号変換部は第１のシールドケースに、該デジタ
ル復調部は第２のシールドケースに、それぞれ別々に収
納され、該第１のシールドケースは該中間周波信号変換
部の該回路基板上のアースパターンと接続された第１の
アース端子を有し、該第２のシールドケースは該デジタ
ル復調部の該回路基板上のアースパターンと接続された
第２のアース端子を有することを特徴とするものであ
る。According to the digital broadcast receiving apparatus of the first aspect of the present invention, an intermediate frequency signal converting section for converting an input received high frequency signal into an intermediate frequency signal, and an intermediate frequency signal from the intermediate frequency signal converting section. A signal transmission unit for transmitting a signal to a digital demodulation unit; and a digital demodulation unit for demodulating an intermediate frequency signal from the signal transmission unit into a transport stream. The intermediate frequency signal conversion unit, the signal transmission unit, The digital demodulation unit is separately provided on a single circuit board, the intermediate frequency signal conversion unit is housed in a first shield case, and the digital demodulation unit is housed in a second shield case, respectively. The first shield case has a first ground terminal connected to a ground pattern on the circuit board of the intermediate frequency signal conversion unit, and the second shield case includes the circuit of the digital demodulation unit. It is characterized in that it has a second ground terminal connected to the earth pattern on the plate.
【００９６】従って、該中間周波信号変換部と、該信号
伝達部と、該デジタル復調部とをアース的・電磁シール
ド的にに完全に分離することが可能となり、また、該中
間周波信号変換部と該デジタル復調部との信号の相互干
渉を除去することが可能となる。Therefore, it is possible to completely separate the intermediate frequency signal conversion section, the signal transmission section, and the digital demodulation section from grounding and electromagnetic shielding. And the digital demodulation unit can eliminate mutual interference between signals.
【００９７】また、本発明の請求項２記載のデジタル放
送受信装置によれば、前記第１のアース端子と、前記第
２のアース端子とは、別の回路基板上に配設されたアー
スパターンを介して接続されることを特徴とするもので
ある。[0097] According to the digital broadcast receiving apparatus of the second aspect of the present invention, the first ground terminal and the second ground terminal are connected to a ground pattern provided on another circuit board. Are connected via a.
【００９８】従って、入力された受信高周波信号を中間
周波信号に変換しデジタル復調処理する場合、デジタル
復調回路から発生する雑音（主に復調用クロック発振器
に起因する雑音）が、シールドケース及びアースパター
ンを経由して直接中間周波信号変換部に混入し、ＢＥＲ
を劣化させ受信品質が悪くなる問題が改善出来る。Therefore, when the input received high-frequency signal is converted into an intermediate frequency signal and subjected to digital demodulation processing, noise generated from the digital demodulation circuit (mainly noise due to the demodulation clock oscillator) is generated by the shield case and the ground pattern. Directly into the intermediate frequency signal converter via the
And the problem that reception quality deteriorates can be improved.
【００９９】また、本発明の請求項３記載のデジタル放
送受信装置によれば、前記中間周波信号変換部の前記回
路基板上の信号パターンと、前記デジタル復調部の前記
回路基板上の信号パターンとは、前記信号伝達部の前記
回路基板上に配設された信号パターンにより接続されて
いることを特徴とするものである。According to the digital broadcast receiving apparatus of the third aspect of the present invention, the signal pattern of the intermediate frequency signal conversion unit on the circuit board and the signal pattern of the digital demodulation unit on the circuit board are different from each other. Are connected by a signal pattern provided on the circuit board of the signal transmission unit.
【０１００】従って、デジタル復調回路から発生する雑
音（主に復調用クロック発振器に起因する雑音）が、シ
ールドケース及びアースパターンを経由して直接中間周
波信号変換部に混入し、ＢＥＲを劣化させ受信品質が悪
くなる問題が改善出来る。Therefore, noise generated from the digital demodulation circuit (mainly noise due to the clock oscillator for demodulation) is directly mixed into the intermediate frequency signal conversion unit via the shield case and the ground pattern, thereby deteriorating the BER and reducing reception. The problem of poor quality can be improved.
【０１０１】また、本発明の請求項４記載のデジタル放
送受信装置によれば、前記中間周波信号変換部は、受信
高周波信号を増幅する高周波増幅回路と、該高周波増幅
回路からの高周波信号のうち所望チャンネルの周波数帯
域の高周波信号を選択する入力同調回路と、該入力同調
回路からの高周波信号を利得制御するＡＧＣ回路と、該
ＡＧＣ回路からの高周波信号のうち所望チャンネルの周
波数帯域の高周波信号を再度選択する段間同調回路と、
該段間同調回路からの高周波信号を中間周波信号に変換
する周波数変換回路と、からなり、前記デジタル復調部
は、前記中間周波信号変換部からの前記中間周波信号を
トランスポートストリームに復調するデジタル復調回路
と、からなり、前記中間周波信号変換部は、前記高周波
増幅回路からなる第１の回路ブロックと、前記入力同調
回路及びＡＧＣ回路からなる第２の回路ブロックと、前
記段間同調回路からなる第３の回路ブロックと、前記周
波数変換回路からなる第４の回路ブロックと、に分割し
た構成とし、該第１の回路ブロックと該第２の回路ブロ
ックとを電磁的に遮蔽する第１のシールド板と、該第２
の回路ブロックと該第３の回路ブロックとを電磁的に遮
蔽する第２のシールド板と、該第３の回路ブロックと該
第４の回路ブロックとを電磁的に遮蔽する第３のシール
ド板と、少なくとも３枚のシールド板を前記第１のシー
ルドケースに内設したことを特徴とするものである。According to the digital broadcast receiving apparatus of the fourth aspect of the present invention, the intermediate frequency signal conversion section includes a high frequency amplifier circuit for amplifying a received high frequency signal, and a high frequency signal from the high frequency amplifier circuit. An input tuning circuit for selecting a high-frequency signal in a frequency band of a desired channel, an AGC circuit for controlling the gain of the high-frequency signal from the input tuning circuit, and a high-frequency signal in a frequency band of the desired channel among the high-frequency signals from the AGC circuit An interstage tuning circuit to select again,
A frequency conversion circuit for converting a high-frequency signal from the inter-stage tuning circuit to an intermediate frequency signal, wherein the digital demodulation section demodulates the intermediate frequency signal from the intermediate frequency signal conversion section into a transport stream. And a demodulation circuit, wherein the intermediate frequency signal conversion unit comprises a first circuit block including the high frequency amplification circuit, a second circuit block including the input tuning circuit and the AGC circuit, and the interstage tuning circuit. And a fourth circuit block including the frequency conversion circuit, and a first circuit block that electromagnetically shields the first circuit block and the second circuit block. A shield plate and the second
A second shield plate that electromagnetically shields the third circuit block and the third circuit block, a third shield plate that electromagnetically shields the third circuit block and the fourth circuit block, , Wherein at least three shield plates are provided in the first shield case.
【０１０２】従って、中間周波信号変換部のシールドケ
ースに少なくとも３枚のシールド板を内設することによ
り、デジタル復調回路から発生する雑音（主に復調用ク
ロック発振器に起因する雑音）が、シールドケース及び
アースパターンを経由して直接中間周波信号変換部に混
入し、ＢＥＲを劣化させ受信品質が悪くなる問題が本発
明の請求項１から請求項３までのいずれかに記載のデジ
タル放送受信装置よりも、さらに改善出来る。Therefore, by providing at least three shield plates inside the shield case of the intermediate frequency signal conversion unit, noise generated from the digital demodulation circuit (mainly noise due to the demodulation clock oscillator) is reduced. The digital broadcast receiver according to any one of claims 1 to 3 of the present invention has a problem that the BER is degraded and the reception quality is deteriorated by being directly mixed into the intermediate frequency signal conversion unit via the ground pattern. Can be further improved.
【０１０３】また、本発明の請求項５記載のデジタル放
送受信装置によれば、前記中間周波信号変換部は、受信
高周波信号を増幅する高周波増幅回路と、該高周波増幅
回路からの高周波信号のうち所望チャンネルの周波数帯
域の高周波信号を選択する入力同調回路と、該入力同調
回路からの高周波信号を利得制御するＡＧＣ回路と、該
ＡＧＣ回路からの高周波信号のうち所望チャンネルの周
波数帯域の高周波信号を再度選択する段間同調回路と、
該段間同調回路からの高周波信号を第１の中間周波信号
に変換する第１の周波数変換回路と、からなり、前記デ
ジタル復調部は、前記中間周波信号変換部からの前記第
１の中間周波信号を第２の中間周波信号に変換する第２
の周波数変換回路と、該第２の中間周波信号をトランス
ポートストリームに復調するデジタル復調回路と、から
なり、前記中間周波信号変換部は、前記高周波増幅回路
からなる第１の回路ブロックと、前記入力同調回路及び
ＡＧＣ回路からなる第２の回路ブロックと、前記段間同
調回路からなる第３の回路ブロックと、前記第１の周波
数変換回路からなる第４の回路ブロックと、に分割した
構成とし、該第１の回路ブロックと該第２の回路ブロッ
クとを電磁的に遮蔽する第１のシールド板と、該第２の
回路ブロックと該第３の回路ブロックとを電磁的に遮蔽
する第２のシールド板と、該第３の回路ブロックと該第
４の回路ブロックとを電磁的に遮蔽する第３のシールド
板と、少なくとも３枚のシールド板を前記第１のシール
ドケースに内設したことを特徴とするものである。According to the digital broadcast receiving apparatus of the fifth aspect of the present invention, the intermediate frequency signal converting section includes a high frequency amplifying circuit for amplifying a received high frequency signal and a high frequency signal from the high frequency amplifying circuit. An input tuning circuit for selecting a high-frequency signal in a frequency band of a desired channel, an AGC circuit for controlling the gain of the high-frequency signal from the input tuning circuit, and a high-frequency signal in a frequency band of the desired channel among the high-frequency signals from the AGC circuit An interstage tuning circuit to select again,
A first frequency conversion circuit for converting a high-frequency signal from the inter-stage tuning circuit into a first intermediate frequency signal, wherein the digital demodulation unit is configured to output the first intermediate frequency signal from the intermediate frequency signal conversion unit. A second signal for converting the signal into a second intermediate frequency signal.
A frequency conversion circuit, and a digital demodulation circuit for demodulating the second intermediate frequency signal into a transport stream, wherein the intermediate frequency signal conversion unit includes a first circuit block including the high frequency amplification circuit, A second circuit block including an input tuning circuit and an AGC circuit, a third circuit block including the inter-stage tuning circuit, and a fourth circuit block including the first frequency conversion circuit. A first shield plate that electromagnetically shields the first circuit block and the second circuit block, and a second shield plate that electromagnetically shields the second circuit block and the third circuit block. A shield plate, a third shield plate for electromagnetically shielding the third circuit block and the fourth circuit block, and at least three shield plates provided in the first shield case. It is characterized in.
【０１０４】従って、中間周波信号変換部のシールドケ
ースに少なくとも３枚のシールド板を内設することによ
り、デジタル復調回路から発生する雑音（主に復調用ク
ロック発振器に起因する雑音）が、シールドケース及び
アースパターンを経由して直接中間周波信号変換部に混
入し、ＢＥＲを劣化させ受信品質が悪くなる問題が本発
明の請求項１から請求項３までに記載のデジタル放送受
信装置よりも、さらに改善出来る。Accordingly, by providing at least three shield plates inside the shield case of the intermediate frequency signal conversion unit, noise generated from the digital demodulation circuit (mainly noise due to the demodulation clock oscillator) is reduced. The problem that the BER is degraded and the reception quality is deteriorated by mixing directly into the intermediate frequency signal conversion unit via the ground pattern and the ground pattern is further improved compared to the digital broadcast receiving apparatus according to claims 1 to 3 of the present invention. Can be improved.
【０１０５】さらに、本発明の請求項６記載のデジタル
放送受信装置によれば、前記デジタル復調部に、該デジ
タル復調部からのトランスポートストリームの出力端子
と、前記デジタル復調回路に復調用クロック信号を供給
するための復調用クロック発振器と、を備え、該デジタ
ル復調回路は該出力端子の近傍に配設され、該復調用ク
ロック発振器は該出力端子に対し隔離するように配設さ
れたことを特徴とするものである。Further, according to the digital broadcast receiving apparatus of the present invention, the digital demodulation section has a transport stream output terminal from the digital demodulation section, and the digital demodulation circuit has a demodulation clock signal. And a demodulation clock oscillator for supplying the clock signal, wherein the digital demodulation circuit is disposed near the output terminal, and the demodulation clock oscillator is disposed so as to be isolated from the output terminal. It is a feature.
【０１０６】従って、デジタル復調回路を出力端子の近
傍に配設することにより、デジタル復調回路と出力端子
との配線パターンを短くすることが出来るため、デジタ
ル復調回路から発生する雑音（主に復調用クロック発振
器に起因する雑音）が配線パターンより放射されること
による中間周波信号変換部への混入を軽減させることが
出来る。さらに、復調用クロック発振器は出力端子に対
し隔離するように配設することにより、復調用クロック
発振器に起因する雑音が出力端子よりシールドケースの
外部に漏れ中間周波信号変換部へ混入することを軽減さ
せることが出来る。よって、デジタル復調回路から発生
する雑音（主に復調用クロック発振器に起因する雑音）
が、直接中間周波信号変換部に混入し、ＢＥＲを劣化さ
せ受信品質が悪くなる問題が改善出来る。Accordingly, by arranging the digital demodulation circuit near the output terminal, the wiring pattern between the digital demodulation circuit and the output terminal can be shortened. It is possible to reduce the contamination of the intermediate frequency signal conversion unit due to the emission of noise (caused by the clock oscillator) from the wiring pattern. In addition, by disposing the demodulation clock oscillator so that it is isolated from the output terminal, noise caused by the demodulation clock oscillator is reduced from the output terminal to the outside of the shield case and mixed into the intermediate frequency signal converter. Can be done. Therefore, the noise generated from the digital demodulation circuit (mainly the noise caused by the demodulation clock oscillator)
However, the problem is directly mixed into the intermediate frequency signal conversion unit, which can reduce the problem of deteriorating the BER and deteriorating the reception quality.
【図１】本発明の第１の実施の形態に係わるデジタル放
送受信装置の概略的構成を示すブロック回路図である。FIG. 1 is a block circuit diagram illustrating a schematic configuration of a digital broadcast receiving apparatus according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態に係わるデジタル放
送受信装置を示す図であり、（ａ）は回路基板上の各回
路の配設を示す平面図であり、（ｂ）は回路基板をシー
ルドケースに実装した状態の各回路の配設を示す側面図
であり、（ｃ）は中間周波信号変換部とデジタル復調部
とをそれぞれ別々のシールドケースに収納した状態を示
す側面図である。FIGS. 2A and 2B are diagrams showing a digital broadcast receiving apparatus according to a first embodiment of the present invention, wherein FIG. 2A is a plan view showing the arrangement of each circuit on a circuit board, and FIG. It is a side view which shows arrangement | positioning of each circuit in the state where the board | substrate was mounted in the shield case, (c) is a side view which shows the state which accommodated the intermediate frequency signal conversion part and the digital demodulation part in separate shield cases, respectively. is there.
【図３】本発明の第２の実施の形態に係わるデジタル放
送受信装置の概略的構成を示すブロック回路図である。FIG. 3 is a block circuit diagram illustrating a schematic configuration of a digital broadcast receiving apparatus according to a second embodiment of the present invention.
【図４】本発明の第２の実施の形態に係わるデジタル放
送受信装置を示す図であり、（ａ）は回路基板上の各回
路の配設を示す平面図であり、（ｂ）は回路基板をシー
ルドケースに実装した状態の各回路の配設を示す側面図
であり、（ｃ）は中間周波信号変換部とデジタル復調部
とをそれぞれ別々のシールドケースに収納した状態を示
す側面図である。4A and 4B are diagrams showing a digital broadcast receiving apparatus according to a second embodiment of the present invention, wherein FIG. 4A is a plan view showing the arrangement of each circuit on a circuit board, and FIG. It is a side view which shows arrangement | positioning of each circuit in the state where the board | substrate was mounted in the shield case, (c) is a side view which shows the state which accommodated the intermediate frequency signal conversion part and the digital demodulation part in separate shield cases, respectively. is there.
【図５】本発明のデジタル放送受信装置のＢＥＲ（ビッ
ト誤り率）の周波数特性図であり、■印で示してある。
比較のため、従来例のデジタル放送受信装置のＢＥＲの
周波数特性図を黒塗りの菱形印で示してある。FIG. 5 is a frequency characteristic diagram of a BER (bit error rate) of the digital broadcast receiving apparatus of the present invention, which is indicated by a triangle.
For comparison, the frequency characteristic diagram of the BER of the conventional digital broadcast receiving apparatus is indicated by black diamonds.
【図６】従来例のデジタル放送受信装置の概略的構成を
示すブロック回路図である。FIG. 6 is a block circuit diagram showing a schematic configuration of a conventional digital broadcast receiving apparatus.
１ デジタル放送受信装置 １０ 中間周波信号変換部 １１ 高周波信号入力端子 １２ 第１の回路ブロック １３ 高周波増幅回路 １４ 第２の回路ブロック １５ 入力同調回路 １６ ＡＧＣ回路 １７ 第３の回路ブロック １８ 段間同調回路 １９ 第４の回路ブロック ２０ 周波数変換回路 ２１ 局部発振器 ２２ ＰＬＬ回路 ２３ 第１のアース端子 ２４ アースパターン ３０ 信号伝達部 ３１ 信号パターン ４０ デジタル復調部 ４１ バンドパスフイルタ（ＢＰＦ） ４２ 中間周波増幅回路 ４６ デジタル復調回路 ４７ 復調用クロック発振器 ４８ 出力端子 ４９ 第２のアース端子 ５０ アースパターン ６０ 中間周波信号変換部と信号伝達部とデジタル復調
部とが分離配設された回路基板 ６０ａ 中間周波信号変換部１０が配設された部分の回
路基板 ６０ｂ 信号伝達部３０が配設された部分の回路基板 ６０ｃ デジタル復調部４０が配設された部分の回路基
板 ６１ 第１のシールドケース ６２ 第２のシールドケース ６３ 第１のシールド板 ６４ 第２のシールド板 ６５ 第３のシールド板 ７０ 別の回路基板 ７１ アースパターンDESCRIPTION OF SYMBOLS 1 Digital broadcast receiving apparatus 10 Intermediate frequency signal converter 11 High frequency signal input terminal 12 First circuit block 13 High frequency amplifier circuit 14 Second circuit block 15 Input tuning circuit 16 AGC circuit 17 Third circuit block 18 Interstage tuning circuit Reference Signs List 19 fourth circuit block 20 frequency conversion circuit 21 local oscillator 22 PLL circuit 23 first ground terminal 24 ground pattern 30 signal transmission section 31 signal pattern 40 digital demodulation section 41 bandpass filter (BPF) 42 intermediate frequency amplification circuit 46 digital Demodulation circuit 47 Demodulation clock oscillator 48 Output terminal 49 Second ground terminal 50 Ground pattern 60 Circuit board on which intermediate frequency signal conversion unit, signal transmission unit, and digital demodulation unit are separately disposed 60a Intermediate frequency signal conversion unit 10 Circuit board of the arranged part 6 b Circuit board where signal transmission unit 30 is provided 60c Circuit board where digital demodulation unit 40 is provided 61 First shield case 62 Second shield case 63 First shield plate 64 Second Shield plate 65 Third shield plate 70 Another circuit board 71 Earth pattern
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/20 ６３０ Ｈ０４Ｎ 7/20 ６３０ Ｆターム(参考） 5C064 BA07 BB10 BC20 BC27 DA01 5E321 AA02 AA14 GG05 5K020 AA08 DD05 DD11 DD21 EE04 EE05 GG00 NN05 5K052 AA11 BB03 BB04 DD15 FF36 FF38 5K061 AA10 AA11 BB06 CC01 CC08 CC23 CC25 JJ16 JJ17 JJ25──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H04N 7/20 630 H04N 7/20 630 F term (Reference) 5C064 BA07 BB10 BC20 BC27 DA01 5E321 AA02 AA14 GG05 5K020 AA08 DD05 DD11 DD21 EE04 EE05 GG00 NN05 5K052 AA11 BB03 BB04 DD15 FF36 FF38 5K061 AA10 AA11 BB06 CC01 CC08 CC23 CC25 JJ16 JJ17 JJ25
Claims (6)
号に変換する中間周波信号変換部と、中間周波信号変換
部からの中間周波信号をデジタル復調部に伝達する信号
伝達部と、信号伝達部からの中間周波信号をトランスポ
ートストリームに復調するデジタル復調部と、から構成
され、 該中間周波信号変換部と該信号伝達部と該デジタル復調
部とは１枚の回路基板上に分離配設され、 該中間周波信号変換部は第１のシールドケースに、該デ
ジタル復調部は第２のシールドケースに、それぞれ別々
に収納され、 該第１のシールドケースは該中間周波信号変換部の該回
路基板上のアースパターンと接続された第１のアース端
子を有し、 該第２のシールドケースは該デジタル復調部の該回路基
板上のアースパターンと接続された第２のアース端子を
有することを特徴とするデジタル放送受信装置。1. An intermediate frequency signal conversion unit for converting an input received high frequency signal into an intermediate frequency signal, a signal transmission unit for transmitting an intermediate frequency signal from the intermediate frequency signal conversion unit to a digital demodulation unit, and a signal transmission unit And a digital demodulation unit for demodulating an intermediate frequency signal from the digital signal into a transport stream. The intermediate frequency signal conversion unit, the signal transmission unit, and the digital demodulation unit are separately provided on one circuit board. The intermediate frequency signal converter is housed in a first shield case and the digital demodulator is housed in a second shield case, respectively, and the first shield case is a circuit board of the intermediate frequency signal converter. A second ground terminal connected to a ground pattern on the circuit board of the digital demodulation unit, the first ground terminal having a first ground terminal connected to the upper ground pattern; Digital broadcast receiving apparatus characterized by having.
おいて、 前記第１のアース端子と、前記第２のアース端子とは、
別の回路基板上に配設されたアースパターンを介して接
続されることを特徴とするデジタル放送受信装置。2. The digital broadcast receiving device according to claim 1, wherein the first ground terminal and the second ground terminal are:
A digital broadcast receiving device connected via an earth pattern provided on another circuit board.
ル放送受信装置において、 前記中間周波信号変換部の前記回路基板上の信号パター
ンと、前記デジタル復調部の前記回路基板上の信号パタ
ーンとは、前記信号伝達部の前記回路基板上に配設され
た信号パターンにより接続されていることを特徴とする
デジタル放送受信装置。3. The digital broadcast receiving apparatus according to claim 1, wherein a signal pattern of the intermediate frequency signal conversion unit on the circuit board and a signal pattern of the digital demodulation unit on the circuit board. Are connected by a signal pattern provided on the circuit board of the signal transmission unit.
記載のデジタル放送受信装置において、 前記中間周波信号変換部は、受信高周波信号を増幅する
高周波増幅回路と、該高周波増幅回路からの高周波信号
のうち所望チャンネルの周波数帯域の高周波信号を選択
する入力同調回路と、該入力同調回路からの高周波信号
を利得制御するＡＧＣ回路と、該ＡＧＣ回路からの高周
波信号のうち所望チャンネルの周波数帯域の高周波信号
を再度選択する段間同調回路と、該段間同調回路からの
高周波信号を中間周波信号に変換する周波数変換回路
と、からなり、 前記デジタル復調部は、前記中間周波信号変換部からの
前記中間周波信号をトランスポートストリームに復調す
るデジタル復調回路と、からなり、 前記中間周波信号変換部は、前記高周波増幅回路からな
る第１の回路ブロックと、前記入力同調回路及びＡＧＣ
回路からなる第２の回路ブロックと、前記段間同調回路
からなる第３の回路ブロックと、前記周波数変換回路か
らなる第４の回路ブロックと、に分割した構成とし、 該第１の回路ブロックと該第２の回路ブロックとを電磁
的に遮蔽する第１のシールド板と、該第２の回路ブロッ
クと該第３の回路ブロックとを電磁的に遮蔽する第２の
シールド板と、該第３の回路ブロックと該第４の回路ブ
ロックとを電磁的に遮蔽する第３のシールド板と、少な
くとも３枚のシールド板を前記第１のシールドケースに
内設したことを特徴とするデジタル放送受信装置。4. The digital broadcast receiving apparatus according to claim 1, wherein the intermediate frequency signal conversion unit includes a high frequency amplification circuit that amplifies a received high frequency signal, and a signal from the high frequency amplification circuit. An input tuning circuit for selecting a high-frequency signal in a frequency band of a desired channel among the high-frequency signals, an AGC circuit for controlling a gain of the high-frequency signal from the input tuning circuit, and a frequency band of a desired channel in the high-frequency signal from the AGC circuit An inter-stage tuning circuit for selecting the high-frequency signal again, and a frequency conversion circuit for converting the high-frequency signal from the inter-stage tuning circuit to an intermediate frequency signal. And a digital demodulation circuit for demodulating the intermediate frequency signal into a transport stream. A first circuit block including an amplifier circuit, the input tuning circuit, and an AGC
A second circuit block composed of a circuit, a third circuit block composed of the inter-stage tuning circuit, and a fourth circuit block composed of the frequency conversion circuit. A first shield plate for electromagnetically shielding the second circuit block; a second shield plate for electromagnetically shielding the second circuit block and the third circuit block; A third shield plate for electromagnetically shielding the circuit block and the fourth circuit block, and at least three shield plates provided in the first shield case. .
記載のデジタル放送受信装置において、 前記中間周波信号変換部は、受信高周波信号を増幅する
高周波増幅回路と、該高周波増幅回路からの高周波信号
のうち所望チャンネルの周波数帯域の高周波信号を選択
する入力同調回路と、該入力同調回路からの高周波信号
を利得制御するＡＧＣ回路と、該ＡＧＣ回路からの高周
波信号のうち所望チャンネルの周波数帯域の高周波信号
を再度選択する段間同調回路と、該段間同調回路からの
高周波信号を第１の中間周波信号に変換する第１の周波
数変換回路と、からなり、 前記デジタル復調部は、前記中間周波信号変換部からの
前記第１の中間周波信号を第２の中間周波信号に変換す
る第２の周波数変換回路と、該第２の中間周波信号をト
ランスポートストリームに復調するデジタル復調回路
と、からなり、 前記中間周波信号変換部は、前記高周波増幅回路からな
る第１の回路ブロックと、前記入力同調回路及びＡＧＣ
回路からなる第２の回路ブロックと、前記段間同調回路
からなる第３の回路ブロックと、前記第１の周波数変換
回路からなる第４の回路ブロックと、に分割した構成と
し、 該第１の回路ブロックと該第２の回路ブロックとを電磁
的に遮蔽する第１のシールド板と、該第２の回路ブロッ
クと該第３の回路ブロックとを電磁的に遮蔽する第２の
シールド板と、該第３の回路ブロックと該第４の回路ブ
ロックとを電磁的に遮蔽する第３のシールド板と、少な
くとも３枚のシールド板を前記第１のシールドケースに
内設したことを特徴とするデジタル放送受信装置。5. The digital broadcast receiving device according to claim 1, wherein the intermediate frequency signal conversion unit includes a high frequency amplifier circuit for amplifying a received high frequency signal, and a signal from the high frequency amplifier circuit. An input tuning circuit for selecting a high-frequency signal in a frequency band of a desired channel among the high-frequency signals, an AGC circuit for controlling a gain of the high-frequency signal from the input tuning circuit, and a frequency band of a desired channel in the high-frequency signal from the AGC circuit An inter-stage tuning circuit that selects the high-frequency signal again, and a first frequency conversion circuit that converts the high-frequency signal from the inter-stage tuning circuit into a first intermediate frequency signal. A second frequency conversion circuit for converting the first intermediate frequency signal from the intermediate frequency signal conversion section into a second intermediate frequency signal, and a transformer for converting the second intermediate frequency signal A digital demodulation circuit for demodulating the over preparative stream consists, the intermediate frequency signal converter comprises a first circuit block of the high frequency amplifying circuit, the input tuning circuit and AGC
A circuit divided into a second circuit block including a circuit, a third circuit block including the interstage tuning circuit, and a fourth circuit block including the first frequency conversion circuit; A first shield plate that electromagnetically shields the circuit block and the second circuit block, a second shield plate that electromagnetically shields the second circuit block and the third circuit block, A third shield plate for electromagnetically shielding the third circuit block and the fourth circuit block, and at least three shield plates are provided in the first shield case. Broadcast receiver.
記載のデジタル放送受信装置において、 前記デジタル復調部に、該デジタル復調部からのトラン
スポートストリームの出力端子と、前記デジタル復調回
路に復調用クロック信号を供給するための復調用クロッ
ク発振器と、を備え、 該デジタル復調回路は該出力端子の近傍に配設され、該
復調用クロック発振器は該出力端子に対し隔離するよう
に配設されたことを特徴とするデジタル放送受信装置。6. The digital broadcast receiving apparatus according to claim 1, wherein the digital demodulation section includes a transport stream output terminal from the digital demodulation section, and a digital demodulation circuit. A demodulation clock oscillator for supplying a demodulation clock signal, wherein the digital demodulation circuit is disposed near the output terminal, and the demodulation clock oscillator is disposed so as to be isolated from the output terminal. A digital broadcast receiving apparatus characterized by being performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238120A JP2000068673A (en) | 1998-08-25 | 1998-08-25 | Digital broadcast receiver device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238120A JP2000068673A (en) | 1998-08-25 | 1998-08-25 | Digital broadcast receiver device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068673A true JP2000068673A (en) | 2000-03-03 |
Family
ID=17025485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10238120A Pending JP2000068673A (en) | 1998-08-25 | 1998-08-25 | Digital broadcast receiver device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068673A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036542A (en) * | 2005-07-26 | 2007-02-08 | Sharp Corp | Electronic tuner and electronic apparatus including same |
| JP2008118407A (en) * | 2006-11-06 | 2008-05-22 | Sharp Corp | Receiver and receiving system |
| JP2009055472A (en) * | 2007-08-28 | 2009-03-12 | Sharp Corp | Electrical apparatus |
| JP2009100140A (en) * | 2007-10-16 | 2009-05-07 | Sony Corp | Shielding method and electronic apparatus |
| US7656680B2 (en) | 2007-12-11 | 2010-02-02 | Sharp Kabushiki Kaisha | Receiving apparatus and board installation member |
| US7880817B2 (en) | 2005-08-24 | 2011-02-01 | Sharp Kabushiki Kaisha | Receiver apparatus for outputting digital video and audio signals and receiver system incorporating the receiver apparatus |
| US7907218B2 (en) | 2005-11-07 | 2011-03-15 | Sharp Kabushiki Kaisha | Receiver apparatus and receiver system |
| US7932957B2 (en) | 2005-09-09 | 2011-04-26 | Sharp Kabushiki Kaisha | Receiver apparatus and receiver system |
| JP2011155560A (en) * | 2010-01-28 | 2011-08-11 | Murata Mfg Co Ltd | High frequency reception module |
| JP2013016556A (en) * | 2011-06-30 | 2013-01-24 | Toshiba Corp | Electronic apparatus and printed circuit board |
-
1998
- 1998-08-25 JP JP10238120A patent/JP2000068673A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4611142B2 (en) * | 2005-07-26 | 2011-01-12 | シャープ株式会社 | Electronic tuners and electronic devices including electronic tuners |
| JP2007036542A (en) * | 2005-07-26 | 2007-02-08 | Sharp Corp | Electronic tuner and electronic apparatus including same |
| US7880817B2 (en) | 2005-08-24 | 2011-02-01 | Sharp Kabushiki Kaisha | Receiver apparatus for outputting digital video and audio signals and receiver system incorporating the receiver apparatus |
| US7932957B2 (en) | 2005-09-09 | 2011-04-26 | Sharp Kabushiki Kaisha | Receiver apparatus and receiver system |
| US7907218B2 (en) | 2005-11-07 | 2011-03-15 | Sharp Kabushiki Kaisha | Receiver apparatus and receiver system |
| JP4562718B2 (en) * | 2006-11-06 | 2010-10-13 | シャープ株式会社 | Receiving apparatus and receiving system |
| JP2008118407A (en) * | 2006-11-06 | 2008-05-22 | Sharp Corp | Receiver and receiving system |
| JP2009055472A (en) * | 2007-08-28 | 2009-03-12 | Sharp Corp | Electrical apparatus |
| JP2009100140A (en) * | 2007-10-16 | 2009-05-07 | Sony Corp | Shielding method and electronic apparatus |
| US7656680B2 (en) | 2007-12-11 | 2010-02-02 | Sharp Kabushiki Kaisha | Receiving apparatus and board installation member |
| JP2011155560A (en) * | 2010-01-28 | 2011-08-11 | Murata Mfg Co Ltd | High frequency reception module |
| JP2013016556A (en) * | 2011-06-30 | 2013-01-24 | Toshiba Corp | Electronic apparatus and printed circuit board |
| US8711574B2 (en) | 2011-06-30 | 2014-04-29 | Kabushiki Kaisha Toshiba | Electronic device and printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444727B2 (en) | Digital satellite broadcasting receiver | |
| US6177964B1 (en) | Broadband integrated television tuner | |
| EP1398930A1 (en) | Radio-frequency-signal-receiver and method of manufacturing the same | |
| KR100719116B1 (en) | Broadcasting receipt apparatus filtering noise signal and method thereof | |
| US7050119B2 (en) | Digital/analog common tuner | |
| JP2000068673A (en) | Digital broadcast receiver device | |
| US8315584B2 (en) | Semiconductor integrated circuit and broadcast receiver | |
| JP4235560B2 (en) | Automatic gain control for tuners | |
| EP0903937B1 (en) | Digital television signal receiving tuner system | |
| EP0959559B1 (en) | Direct broadcast satellite tuner | |
| KR920003722B1 (en) | Volume control for catv and method therefor | |
| JP3501947B2 (en) | Television broadcast receiver | |
| JP2006253885A (en) | Receiver | |
| US7266350B2 (en) | Radio frequency tuner | |
| JP3850225B2 (en) | Tuner for cable modem | |
| JPH08289212A (en) | Digital/analog sharing tuner | |
| EP1395048A1 (en) | Analog television signal receiving method and device | |
| JP3343922B2 (en) | Satellite TV receiver input circuit | |
| JP2000165761A (en) | Receiver for digital broadcasting | |
| JPH11239303A (en) | Receiver for high frequency signal | |
| JP2002335174A (en) | Receiver for digital broadcasting | |
| JPH11225085A (en) | Digital ground wave receiver | |
| JPH0888578A (en) | Receiver for broadcasting adapted to analog and digital signals | |
| JP2000175164A (en) | Network interface module | |
| US20030218697A1 (en) | Broadband television tuner front end |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |