JP2000058326A - Chip inductor and manufacture thereof - Google Patents

Chip inductor and manufacture thereof

Info

Publication number
JP2000058326A
JP2000058326A JP10223292A JP22329298A JP2000058326A JP 2000058326 A JP2000058326 A JP 2000058326A JP 10223292 A JP10223292 A JP 10223292A JP 22329298 A JP22329298 A JP 22329298A JP 2000058326 A JP2000058326 A JP 2000058326A
Authority
JP
Japan
Prior art keywords
substrate
electrode
capacitor
chip inductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10223292A
Other languages
Japanese (ja)
Inventor
Kazuo Nomura
和雄 野村
Shigeo Maeda
茂男 前田
Yozo Obara
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP10223292A priority Critical patent/JP2000058326A/en
Publication of JP2000058326A publication Critical patent/JP2000058326A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a compact chip inductor having a frequency filter function in which a coil and a capacitor are formed on the same substrate, and a method for manufacturing this chip inductors. SOLUTION: A capacitor, in which a pair of electrodes 16 and 24 are formed with a ferroelectric film 22 interposed, is formed on a substrate 12 such as an insulating ceramic. An insulating layer 28 such as a glass coat is laminated on an electrode 24 of a capacitor 25, and a conductive material film 30 made of copper or the like is formed, so that the insulating layer 28 and the substrate 12 are surrounded. Spiral grooves 32 are formed on the conductive material film 30, and coil patterns can be obtained. A pair of coil patterns are formed from both the end parts to the central part of the substrate 12 and are connected in parallel with the capacitor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、コンデンサとコ
イルを基板上に一体に形成し、周波数フィルタ機能を有
するチップインダクタとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip inductor having a frequency filter function by integrally forming a capacitor and a coil on a substrate, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、コンデンサとコイルは別々の部品
として回路基板上に設けられ、周波数フィルタを形成す
る場合においては、コイルとコンデンサを回路基板上に
適宜配置し、フィルタ回路を構成していた。
2. Description of the Related Art Conventionally, a capacitor and a coil are provided as separate components on a circuit board, and when forming a frequency filter, the coil and the capacitor are appropriately arranged on the circuit board to form a filter circuit. .

【0003】このインダクタは、磁心と導電性の巻線を
用いる巻線方式や、厚膜印刷技術や薄膜フォトエッチン
グ技術を用いる非巻線方式により形成されていた。非巻
線方式の一つとして特開平10−116731号公報に
開示されているように、基板の全面に導電膜を設け、こ
の導電膜をレーザ等を用いて螺旋状に溝切りしてコイル
パターンを形成する法も提案されている。
This inductor has been formed by a winding method using a magnetic core and a conductive winding, or a non-winding method using a thick film printing technique or a thin film photo etching technique. As disclosed in Japanese Unexamined Patent Application Publication No. 10-116731 as one of the non-winding methods, a conductive film is provided on the entire surface of a substrate, and the conductive film is spirally grooved using a laser or the like to form a coil pattern. Have also been proposed.

【0004】一方コンデンサも、絶縁層を介して上部電
極と下部電極を形成する小型のチップ状のものがある。
[0004] On the other hand, there is a small chip type capacitor in which an upper electrode and a lower electrode are formed via an insulating layer.

【0005】[0005]

【発明が解決しようとする課題】上記従来の技術の場
合、インダクタにおいて巻線方式で形成すると、コイル
は大きくて厚みがあるため、電子機器の小型化を妨げ、
また高周波回路では低インダクタンス値を得ることが難
しかった。そこでこの低インダクタンス値と、インダク
タンス値の狭公差化への要求にこたえるために非巻線方
式でチップインダクタを形成することができるが、この
場合、製造工程が複雑であるうえ、インダクタの性能を
左右するインダクタンス許容差、Q特性及び自己共振周
波数を高性能にすることが構造的に、また製法的に困難
であり、さらに製造に高度な技術を必要とした。
In the case of the above-mentioned prior art, if the inductor is formed by a winding method, the coil is large and thick, which hinders miniaturization of electronic equipment.
Also, it was difficult to obtain a low inductance value in a high frequency circuit. Therefore, in order to meet the demand for the low inductance value and the narrow tolerance of the inductance value, a chip inductor can be formed by a non-winding method, but in this case, the manufacturing process is complicated and the performance of the inductor is reduced. It is structurally and manufacturingly difficult to improve the inductance tolerance, the Q characteristic and the self-resonant frequency which affect the performance, and furthermore, a high technology is required for the production.

【0006】一方コンデンサにおいても、チップ状のも
のでも所定の大きさと厚みを有するため、回路基板の大
きさを小さくすることが難しく、またインダクタとコン
デンサをそれぞれ別々に回路基板の所定の位置に設ける
ため、生産効率が悪く、多くの労力と時間を必要とし、
製造コストが高くなるという問題を有していた。
On the other hand, even in the case of a chip-shaped capacitor, it is difficult to reduce the size of the circuit board because it has a predetermined size and thickness, and inductors and capacitors are separately provided at predetermined positions on the circuit board. As a result, production efficiency is low, requiring a lot of labor and time,
There was a problem that the manufacturing cost was high.

【0007】この発明は上記従来の問題点に鑑みてなさ
れたものであり、コイルとコンデンサが同一の基板上に
形成され、周波数フィルタ機能を有する小型のチップイ
ンダクタとその製造方法を提供することを目的とする。
The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a small chip inductor having a coil and a capacitor formed on the same substrate and having a frequency filter function, and a method of manufacturing the same. Aim.

【0008】[0008]

【課題を解決するための手段】この発明のチップインダ
クタは、絶縁性の基板上に、強誘電体膜を挟んで一対の
電極が形成されたコンデンサが積層され、このコンデン
サの電極にガラスコート等の絶縁層が積層され、この絶
縁層及び上記基板を囲むように銅等の導電体膜が形成さ
れ、この導電体膜に螺旋状の溝が形成されてコイルパタ
ーンが設けられたものである。上記コイルパターンは、
上記基板の両端部から中央部に向けて一対設けられ、上
記コンデンサと並列に接続されている。さらに、上記コ
ンデンサの一方の電極は、上記基板に形成されたスルー
ホールや側面導体等により、上記基板裏面の電極と接続
している。
A chip inductor according to the present invention comprises a capacitor having a pair of electrodes formed on an insulating substrate with a ferroelectric film interposed therebetween, and the electrodes of the capacitor are coated with glass or the like. And a conductor film of copper or the like is formed so as to surround the insulation layer and the substrate, and a spiral groove is formed in the conductor film to provide a coil pattern. The above coil pattern is
A pair is provided from both ends of the substrate toward the center, and is connected in parallel with the capacitor. Further, one electrode of the capacitor is connected to an electrode on the back surface of the substrate through a through hole, a side conductor, or the like formed in the substrate.

【0009】またこの発明のチップインダクタの製造方
法は、絶縁性の基板上に、電極を設け、この電極に強誘
電体膜を挟んで他方の電極を形成し、この他方の電極
に、ガラスコート等の耐熱性の絶縁層を積層し、この絶
縁層及び上記基板を囲むように導電体膜をメッキ等によ
り形成し、この導電体膜に螺旋状の溝を形成してコイル
パターンを設けるものである。
Further, according to a method of manufacturing a chip inductor of the present invention, an electrode is provided on an insulating substrate, the other electrode is formed with a ferroelectric film interposed therebetween, and the other electrode is coated with a glass. A conductor film is formed by plating or the like so as to surround the insulating layer and the substrate, and a spiral groove is formed in the conductor film to provide a coil pattern. is there.

【0010】[0010]

【発明の実施の形態】以下、この発明の実施形態につい
て図面に基づいて説明する。図1は、この発明の一実施
形態のチップインダクタ10を示し、矩形状のセラミッ
ク基板12の略中心部に表裏面を貫通するスルーホール
14を有する。このスルーホール14の周囲には、セラ
ミック基板12の表面側に表面電極16が、また裏面に
裏面電極18が各々設けられている。この表面電極16
と裏面電極18は、スルーホール14内に設けられた導
電体層20を介して電気的に接続している。また表面電
極16の外表面は、絶縁性の強誘電体膜22で被覆さ
れ、この強誘電体膜22上に対向電極24が形成され、
コンデンサ25を構成している。一方、裏面電極18の
周囲には、レジスト等の絶縁体26が設けられている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a chip inductor 10 according to one embodiment of the present invention, which has a through hole 14 penetrating the front and back surfaces at a substantially central portion of a rectangular ceramic substrate 12. Around the through hole 14, a front surface electrode 16 is provided on the front surface side of the ceramic substrate 12, and a back surface electrode 18 is provided on the back surface. This surface electrode 16
The back electrode 18 is electrically connected to the back electrode 18 via a conductor layer 20 provided in the through hole 14. The outer surface of the surface electrode 16 is covered with an insulating ferroelectric film 22, and a counter electrode 24 is formed on the ferroelectric film 22.
The capacitor 25 is constituted. On the other hand, an insulator 26 such as a resist is provided around the back electrode 18.

【0011】ここでセラミック基板12は、アルミナ、
フォルステライト、ムライト等のセラミックからなり、
また各電極16,18,24は、金属や合金をメッキ又
は蒸着等により形成したものや、導電性樹脂等からな
る。またこのとき、セラミック基板12への付着力か
ら、表面電極16と裏面電極18にはニッケルあるいは
ニケッル合金が望ましく、ニケッル合金として、Ni−
P、Ni−B、Ni−Cu−P、Ni−Co−P、Ni
−Pd−P、Ni−Sn−P、Ni−Mn−P、Ni−
W−P、Ni−Fe−P、Ni−Co−B、Ni−Fe
−B等を用いる。また膜厚は、十分な付着力を確保する
ためにも0.5μm以上がよい。
Here, the ceramic substrate 12 is made of alumina,
Made of ceramics such as forsterite and mullite,
Each of the electrodes 16, 18, and 24 is formed of a metal or an alloy formed by plating or vapor deposition, a conductive resin, or the like. At this time, nickel or a nickel alloy is desirable for the front surface electrode 16 and the back surface electrode 18 because of the adhesive force to the ceramic substrate 12.
P, Ni-B, Ni-Cu-P, Ni-Co-P, Ni
-Pd-P, Ni-Sn-P, Ni-Mn-P, Ni-
WP, Ni-Fe-P, Ni-Co-B, Ni-Fe
-B or the like is used. The film thickness is preferably 0.5 μm or more in order to secure a sufficient adhesive force.

【0012】対向電極24は、表面電極16及び強誘電
体膜22とともにコンデンサ25を形成することから、
表面電極16と同様の導電性材料からなることが望まし
く、また導電体層20は、表面電極16や裏面電極18
と同様の導電性材料からなり、ここでもセラミック基板
12への付着力からニッケルあるいはニッケル合金が良
く、又は導電性塗料でもよい。
The counter electrode 24 forms a capacitor 25 together with the surface electrode 16 and the ferroelectric film 22.
It is desirable that the conductive layer 20 be made of the same conductive material as the front surface electrode 16.
In this case, nickel or a nickel alloy is preferable from the viewpoint of adhesion to the ceramic substrate 12, or a conductive paint may be used.

【0013】さらに強誘電体膜22は、チタン酸バリウ
ム、チタン酸ジルコン酸鉛(以下PZTと略す)やチタ
ン酸ストロンチウム(以下BTOと略す)等の結晶で、
対向電極24と表面電極16の間に所望の電荷を蓄える
ことができるものであればよい。
Further, the ferroelectric film 22 is made of a crystal such as barium titanate, lead zirconate titanate (hereinafter abbreviated as PZT) or strontium titanate (hereinafter abbreviated as BTO).
Any material can be used as long as a desired charge can be stored between the counter electrode 24 and the surface electrode 16.

【0014】また、セラミック基板12の略中心線付近
を所定幅だけ除いた対向電極24の表面と、強誘電体膜
22の側面を被覆するように一対のガラスコート28が
設けられている。このガラスコート28は、ガラスの微
粉末ペーストを塗布し焼成して形成された被膜である。
A pair of glass coats 28 are provided so as to cover the surface of the counter electrode 24 except for a predetermined width near the center line of the ceramic substrate 12 and the side surface of the ferroelectric film 22. The glass coat 28 is a coating formed by applying and firing a fine powder paste of glass.

【0015】さらにガラスコート28の表面及び、裏面
電極18とその周囲の絶縁体26を除くセラミック基板
12の側面と裏面に、金属メッキ30が形成されてい
る。さらに、金属メッキ30には、ガラスコート28あ
るいはセラミック基板12が溝底面に露出する程度に溝
切りされた1本の螺旋状の溝32が形成されている。ま
た溝32が設けられた金属メッキ30の表面に溝32を
覆うように樹脂等によるオーバーコート34が施され、
金属メッキ30の各端面は露出して端面電極35,36
を形成する。
Further, metal plating 30 is formed on the front surface of the glass coat 28 and on the side and back surfaces of the ceramic substrate 12 except for the back electrode 18 and the insulator 26 around the back electrode 18. Further, a single spiral groove 32 is formed in the metal plating 30 so that the glass coat 28 or the ceramic substrate 12 is exposed to the bottom of the groove. An overcoat 34 of resin or the like is applied to the surface of the metal plating 30 provided with the groove 32 so as to cover the groove 32,
Each end face of the metal plating 30 is exposed and end face electrodes 35 and 36 are exposed.
To form

【0016】金属メッキ30は、比抵抗の小さい銅メッ
キが望ましく、このときの金属メッキ30の膜厚は溝3
2が形成されることから、10μm〜50μm程度がよ
く、適宜選択する。
The metal plating 30 is desirably a copper plating having a low specific resistance.
Since 2 is formed, the thickness is preferably about 10 μm to 50 μm, and is appropriately selected.

【0017】次にこの実施形態のチップインダクタ10
の製造方法について以下に説明する。この実施形態のチ
ップインダクタ10の製造方法は、図2(a)〜図2
(d)に示すように、矩形状のセラミック基板12の略
中心部に表裏面を貫通するスルーホール14を形成す
る。次にこのスルーホール14の内側面と、セラミック
基板12の表裏面の所定箇所には、ニッケルやニッケル
合金を含有するメッキ材料を用い、通常の無電解メッキ
手法により0.5μm〜3μm程度の膜厚のメッキ皮膜
を設ける。これによりセラミック基板12の表裏面に、
スルーホール14内の導電体層20を介して接続する表
面電極16及び裏面電極18を形成する。
Next, the chip inductor 10 of this embodiment will be described.
The method for manufacturing the will be described below. The method of manufacturing the chip inductor 10 according to the present embodiment will be described with reference to FIGS.
As shown in (d), a through-hole 14 penetrating the front and back surfaces is formed substantially at the center of the rectangular ceramic substrate 12. Next, a plating material containing nickel or a nickel alloy is used on the inner surface of the through hole 14 and a predetermined portion on the front and back surfaces of the ceramic substrate 12, and a film having a thickness of about 0.5 μm to 3 μm is formed by a normal electroless plating method. Provide a thick plating film. Thereby, on the front and back surfaces of the ceramic substrate 12,
The front surface electrode 16 and the back surface electrode 18 connected via the conductor layer 20 in the through hole 14 are formed.

【0018】またこのとき、通常の無電解メッキ手法で
メッキ皮膜を形成する前に、セラミック基板12に従来
と同様の前処理を施してもよく、例えば、必要に応じて
セラミック基板12の表面にエッチング処理を行った
後、感受性賦与及び活性化処理をして、その後これらの
表面にニッケル系のメッキ皮膜を所定の厚さに形成す
る。
At this time, before forming a plating film by a normal electroless plating method, the ceramic substrate 12 may be subjected to the same pretreatment as that of the prior art. After performing the etching process, a sensitizing process and an activation process are performed, and then a nickel-based plating film is formed on these surfaces to a predetermined thickness.

【0019】なお上記スルーホール14等は、無電解メ
ッキの他、導電性樹脂をスルーホール14内に塗布する
とともに、セラミック基板12の表裏面の所定の位置に
導電性樹脂を印刷し、それぞれ表面電極16及び裏面電
極18を形成してもよい。
In addition to the electroless plating, a conductive resin is applied to the inside of the through-holes 14 and the conductive resin is printed at predetermined positions on the front and back surfaces of the ceramic substrate 12. The electrode 16 and the back surface electrode 18 may be formed.

【0020】次に裏面電極18の周縁部にレジスト等の
絶縁性材料を塗布し、絶縁体26を形成する。また表面
電極16の全面を覆うように印刷や塗布、またはスパッ
タリング等を用い、チタン酸バリウムや、PZT等から
なる強誘電体膜22を形成する。
Next, an insulating material such as a resist is applied to the peripheral portion of the back electrode 18 to form an insulator 26. A ferroelectric film 22 made of barium titanate, PZT, or the like is formed by printing, coating, sputtering, or the like so as to cover the entire surface of the surface electrode 16.

【0021】このとき強誘電体膜22を設ける表面電極
16の全面や、表面電極16の周囲のセラミック基板1
2表面に、チタン金属や酸化チタン、チタン合金を含む
材料からなるチタン膜を予め設けて、水熱合成法により
PZT等の強誘電体膜22を形成してもよい。
At this time, the entire surface of the surface electrode 16 on which the ferroelectric film 22 is provided and the ceramic substrate 1 around the surface electrode 16
A ferroelectric film 22 such as PZT may be formed by a hydrothermal synthesis method by previously providing a titanium film made of a material containing titanium metal, titanium oxide, or a titanium alloy on the two surfaces.

【0022】さらに強誘電体膜22の表面に、上記各電
極16,18と同様の材料と方法により、対向電極24
を形成する。このとき対向電極24を構成する材料とし
て、各電極16,18と異なる材料を用いてもよく、ま
た形成方法についても適宜選択可能である。
Further, a counter electrode 24 is formed on the surface of the ferroelectric film 22 by using the same material and method as those of the electrodes 16 and 18 described above.
To form At this time, a material different from each of the electrodes 16 and 18 may be used as a material forming the counter electrode 24, and a forming method can be appropriately selected.

【0023】次に図2(b)に示すように、ガラス微粉
末を含有するペーストを、セラミック基板12の略中心
線の所定幅を除く対向電極24の表面と、強誘電体膜2
2及びセラミック基板12の表面に塗布し、焼成してガ
ラスコート28を形成する。これによりコンデンサ15
の所定範囲を被覆している。
Next, as shown in FIG. 2B, the paste containing the glass fine powder is applied to the surface of the counter electrode 24 except for a predetermined width of the approximate center line of the ceramic substrate 12 and the ferroelectric film 2.
2 and the surface of the ceramic substrate 12 and baking to form a glass coat 28. Thereby, the capacitor 15
In a predetermined range.

【0024】次に図2(c)に示すように、ガラスコー
ト28の全面を含むセラミック基板12の側面及び裏面
に通常の電気メッキ手法により円筒状の金属メッキ30
をセラミック基板12の両端部に形成する。このときの
金属は、良好な特性が得られ、比抵抗の小さい材質が好
ましいことから銅が適している。銅メッキ皮膜は、例え
ば、硫酸銅浴、シアン化銅浴、ピロリン酸銅浴、ホワフ
ッ化銅浴等の公知の銅メッキ浴を用いて、通常の条件下
で電気メッキをおこない、容易に形成される。またこの
ときの金属メッキ30の膜厚は、高周波領域での交流抵
抗値とメッキ処理及び溝切り工程での加工から、10μ
m〜50μm程度が望ましい。
Next, as shown in FIG. 2C, a cylindrical metal plating 30 is formed on the side and back surfaces of the ceramic substrate 12 including the entire surface of the glass coat 28 by a usual electroplating technique.
Are formed on both ends of the ceramic substrate 12. As the metal at this time, copper is suitable because good characteristics are obtained and a material having low specific resistance is preferable. The copper plating film is easily formed by performing electroplating under ordinary conditions using a known copper plating bath such as a copper sulfate bath, a copper cyanide bath, a copper pyrophosphate bath, and a copper fluoride bath. You. At this time, the film thickness of the metal plating 30 is 10 μm from the AC resistance value in the high frequency region and the processing in the plating process and the groove cutting process.
It is preferably about m to 50 μm.

【0025】このようにして形成された金属メッキ30
は、メッキ処理のみの状態においても実用に供され得る
ものであるが、さらなる付着力の強化や比抵抗の低下の
ために、150℃以上の温度で熱処理してもよく、これ
により良質な導電膜となる。このような熱処理により、
銅メッキ皮膜の場合、膜が緻密化されて抵抗が低くな
り、さらにガラスコート28やセラミック基板12への
密着性が改善され、付着力が向上する。しかしこのと
き、熱処理における温度が高くなりすぎると、ニッケル
や銅が拡散して各電極16,18,24の機能が低下
し、セラミック基板12への密着性が低下することか
ら、熱処理温度の上限は500℃程度が好ましく、一般
には150℃〜250℃程度がよい。またその処理時間
においても、温度に合わせ適宜選択するが、一般には
0.5〜5時間程度がよく、さらに熱処理雰囲気におい
ても、例えば大気下あるいは不活性雰囲気下に限らず、
減圧下あるいは真空下でもよい。
The metal plating 30 formed as described above
Can be put to practical use only in the state of plating, but it may be heat-treated at a temperature of 150 ° C. or more for further strengthening the adhesive force and lowering the specific resistance. It becomes a film. By such heat treatment,
In the case of a copper plating film, the film is densified and the resistance is reduced, and the adhesion to the glass coat 28 and the ceramic substrate 12 is improved, and the adhesion is improved. However, at this time, if the temperature in the heat treatment becomes too high, nickel and copper diffuse and the functions of the electrodes 16, 18, and 24 decrease, and the adhesion to the ceramic substrate 12 decreases. Is preferably about 500 ° C., generally about 150 ° C. to 250 ° C. Also, the processing time is appropriately selected according to the temperature, but generally is preferably about 0.5 to 5 hours. In the heat treatment atmosphere, for example, not limited to the atmosphere or an inert atmosphere,
It may be under reduced pressure or under vacuum.

【0026】また金属メッキ30は、裏面電極18とそ
の周囲の絶縁体26を除く、ガラスコート28やセラミ
ック基板12の全面、及びガラスコート28間にある対
向電極24や強誘電体膜22の表面に形成されてもよ
い。
The metal plating 30 is formed on the entire surface of the glass coat 28 and the ceramic substrate 12 except for the back electrode 18 and the insulator 26 therearound, and on the surface of the counter electrode 24 and the ferroelectric film 22 between the glass coats 28. May be formed.

【0027】次に図2(d)に示すように、各金属メッ
キ30にYAGレーザ等を用い、溝切り加工を施し、螺
旋状の溝32を形成する。このとき溝32の深さは、金
属メッキ30下のガラスコート28やセラミック基板1
2が溝32の底面から露出する程度である。この金属メ
ッキ30に螺旋状の溝32を形成することにより、所定
のインダクタンスを有するコイルが形成される。
Next, as shown in FIG. 2D, a helical groove 32 is formed on each metal plating 30 by using a YAG laser or the like to form a groove. At this time, the depth of the groove 32 depends on the glass coat 28 under the metal plating 30 or the ceramic substrate 1.
2 is exposed from the bottom surface of the groove 32. By forming the spiral groove 32 in the metal plating 30, a coil having a predetermined inductance is formed.

【0028】その後、溝32を保護する目的で、溝32
を被覆するように樹脂やガラス等を塗布し、オーバーコ
ート34を設ける。
Thereafter, in order to protect the groove 32, the groove 32
, A resin, glass, or the like is applied so as to cover the substrate, and an overcoat 34 is provided.

【0029】この実施形態のチップインダクタ10は、
同一のセラミック基板12にコンデンサとコイルを設
け、周波数フィルタ機能を有している。さらに裏面電極
18と端面電極35,36を接続用端子とすることによ
り、図3に示すように、3端子素子として使用すること
ができる。また、裏面電極18により3端子型の素子で
あるが、表面実装も容易に可能である。
The chip inductor 10 of this embodiment is
A capacitor and a coil are provided on the same ceramic substrate 12 and have a frequency filter function. Further, by using the back surface electrode 18 and the end surface electrodes 35 and 36 as connection terminals, the device can be used as a three-terminal device as shown in FIG. Although the device is a three-terminal device using the back electrode 18, surface mounting is also easily possible.

【0030】なおこの発明は、上記実施形態に限定され
るものではなく、強誘電体膜は、コンデンサの容量に適
した材料を用い、膜厚、面積も適宜選択し得る。またス
ルーホールを複数個設け、裏面電極を設ける回路パター
ンに対応した位置に設けてもよい。さらにスルーホール
を設けずに、基板側面に導電体部を形成して裏面電極を
形成してもよい。また端面電極には、適宜はんだ等のメ
ッキを施してもよく、これにより表面実装強度を高くす
ることができる。また、コンデンサは、多層にしても良
く、基板とコンデンサを兼用してもよい。
The present invention is not limited to the above embodiment. The ferroelectric film may be made of a material suitable for the capacitance of the capacitor, and the thickness and the area may be appropriately selected. Alternatively, a plurality of through holes may be provided and provided at positions corresponding to the circuit pattern on which the back electrode is provided. Further, without providing a through hole, a conductor portion may be formed on the side surface of the substrate to form a back surface electrode. Further, the end face electrode may be appropriately plated with solder or the like, whereby the surface mounting strength can be increased. Further, the capacitor may be a multilayer, and may also serve as a substrate and a capacitor.

【0031】[0031]

【発明の効果】この発明のチップインダクタは、コイル
とコンデンサが同一のチップ基板上に形成され、一つの
チップ基板で周波数フィルタ機能を有する。また、回路
基板への接続では、裏面電極及び二つの端面電極が接続
用端子とすることができる。そして、製造工程が単純化
され、製造コストが低く、高品質、多機能のチップ電子
部品を提供することができる。またこのチップインダク
タは薄型であることから、電子機器の薄型化、小型化も
可能である。
According to the chip inductor of the present invention, a coil and a capacitor are formed on the same chip substrate, and one chip substrate has a frequency filter function. In connection to the circuit board, the back electrode and the two end electrodes can be connection terminals. And a manufacturing process is simplified, a manufacturing cost is low, and a high quality and multifunctional chip electronic component can be provided. Further, since this chip inductor is thin, it is possible to make electronic equipment thinner and smaller.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態のチップインダクタを示
す斜視図である。
FIG. 1 is a perspective view showing a chip inductor according to an embodiment of the present invention.

【図2】この発明の一実施形態のチップインダクタの製
造工程を示す断面図(a),(b)と平面図(c),
(d)である。
FIGS. 2A and 2B are cross-sectional views showing manufacturing steps of a chip inductor according to an embodiment of the present invention, and FIGS.
(D).

【図3】この発明の一実施形態のチップインダクタを示
す回路図である。
FIG. 3 is a circuit diagram showing a chip inductor according to one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 チップインダクタ 12 セラミック基板 14 スルーホール 16 表面電極 18 裏面電極 20 導電体層 22 強誘電体膜 24 対向電極 25 コンデンサ 26 絶縁体 28 ガラスコート 30 金属メッキ 32 溝 34 オーバーコート 35,36 端面電極 DESCRIPTION OF SYMBOLS 10 Chip inductor 12 Ceramic substrate 14 Through-hole 16 Front electrode 18 Back electrode 20 Conductor layer 22 Ferroelectric film 24 Counter electrode 25 Capacitor 26 Insulator 28 Glass coat 30 Metal plating 32 Groove 34 Overcoat 35, 36 End electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内 Fターム(参考) 5E062 FF01 FF02 5E070 AA01 AA05 AB01 AB02 CC03 CC10 DB08 5E082 AA01 AB03 BB01 BC39 DD08 EE04 EE05 EE23 EE37 EE39 FF05 FG26 FG42 FG46 HH43 JJ23 KK01 LL15 MM05 MM24 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yozo Ohara 3158 Shimo-Okubo, Osawano-machi, Kamishinkawa-gun, Toyama F-term (reference) 5E062 FF01 FF02 5E070 AA01 AA05 AB01 AB02 CC03 CC10 DB08 5E082 AA01 AB03 BB01 BC39 DD08 EE04 EE05 EE23 EE37 EE39 FF05 FG26 FG42 FG46 HH43 JJ23 KK01 LL15 MM05 MM24

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性の基板上に、強誘電体膜を挟んで
一対の電極が形成されたコンデンサが積層され、このコ
ンデンサの電極に絶縁層が積層され、この絶縁層及び上
記基板を囲むように導電体膜が形成され、この導電体膜
に螺旋状の溝が形成されてコイルパターンが設けられた
チップインダクタ。
A capacitor having a pair of electrodes formed on an insulating substrate with a ferroelectric film interposed therebetween, an insulating layer laminated on the electrodes of the capacitor, and surrounding the insulating layer and the substrate. A chip inductor in which a conductor film is formed as described above, and a spiral groove is formed in the conductor film to provide a coil pattern.
【請求項2】 上記コイルパターンは、上記基板の両端
部から中央部に向けて一対設けられ、上記コンデンサと
並列に接続されている請求項1記載のチップインダク
タ。
2. The chip inductor according to claim 1, wherein a pair of said coil patterns are provided from both ends of said substrate toward a central portion thereof, and are connected in parallel with said capacitor.
【請求項3】 上記コンデンサの一方の電極は、上記基
板に形成されたスルーホールや側面導体により、上記基
板裏面の電極と接続している請求項1記載のチップイン
ダクタ。
3. The chip inductor according to claim 1, wherein one electrode of the capacitor is connected to an electrode on the back surface of the substrate by a through hole or a side conductor formed in the substrate.
【請求項4】 絶縁性の基板上に、電極を設け、この電
極に強誘電体膜を挟んで他方の電極を形成し、この他方
の電極に、耐熱性の絶縁層を積層し、この絶縁層及び上
記基板を囲むように導電体膜を形成し、この導電体膜に
螺旋状の溝を形成してコイルパターンを設けるチップイ
ンダクタの製造方法。
4. An electrode is provided on an insulating substrate, the other electrode is formed with a ferroelectric film interposed therebetween, and a heat-resistant insulating layer is laminated on the other electrode. A method for manufacturing a chip inductor, wherein a conductor film is formed so as to surround a layer and the substrate, and a spiral groove is formed in the conductor film to provide a coil pattern.
JP10223292A 1998-08-06 1998-08-06 Chip inductor and manufacture thereof Pending JP2000058326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10223292A JP2000058326A (en) 1998-08-06 1998-08-06 Chip inductor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10223292A JP2000058326A (en) 1998-08-06 1998-08-06 Chip inductor and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000058326A true JP2000058326A (en) 2000-02-25

Family

ID=16795865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10223292A Pending JP2000058326A (en) 1998-08-06 1998-08-06 Chip inductor and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000058326A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274037A (en) * 2000-03-28 2001-10-05 Murata Mfg Co Ltd Ceramic electronic part
JP2006269829A (en) * 2005-03-24 2006-10-05 Kyocera Corp Ceramic electronic component
JP2013098257A (en) * 2011-10-28 2013-05-20 Tdk Corp Common mode filter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274037A (en) * 2000-03-28 2001-10-05 Murata Mfg Co Ltd Ceramic electronic part
JP4560874B2 (en) * 2000-03-28 2010-10-13 株式会社村田製作所 Ceramic electronic components
JP2006269829A (en) * 2005-03-24 2006-10-05 Kyocera Corp Ceramic electronic component
JP2013098257A (en) * 2011-10-28 2013-05-20 Tdk Corp Common mode filter

Similar Documents

Publication Publication Date Title
JP2017157805A (en) Mounting structure of electronic component and manufacturing method of electronic component
EP0982742B1 (en) Module and method of manufacture
JPS63169014A (en) Method of forming external electrode terminal of chip capacitor
JP2001023822A (en) Laminated ferrite chip inductor array and manufacture thereof
JP4134675B2 (en) Multilayer electronic component and manufacturing method thereof
US6534842B2 (en) Composite components and the method of manufacturing the same
JP2002093623A (en) Laminated inductor
JP2002015939A (en) Multilayered electronic component and its manufacturing method
JP4604553B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2000058326A (en) Chip inductor and manufacture thereof
JP2002184638A (en) Method for manufacturing high-frequency coil
JPH11317311A (en) Composite component and manufacture of the same
JPH11340085A (en) Laminated ceramic capacitor
JP2021136323A (en) Multilayer ceramic electronic component
JP3246166B2 (en) Thin film capacitors
JPH07169651A (en) Multilayer chip filter
JPH11329852A (en) Composite component and manufacture thereof
JPH09260144A (en) Coil component and its manufacture
JPH08236409A (en) Laminated composite component and manufacture thereof
JP2844373B2 (en) Laminated LC chip component and method of manufacturing the same
JPS6028113Y2 (en) Composite parts that can be trimmed
JPH11260647A (en) Composite part and manufacture thereof
JPS6050046B2 (en) How to trim composite parts
JP2000306763A (en) Laminated ceramic capacitor and manufacture thereof
JP2000235921A (en) Composite parts and its manufacture