JP2000013019A - Built-up multilayer printed wiring board and its manufacture - Google Patents

Built-up multilayer printed wiring board and its manufacture

Info

Publication number
JP2000013019A
JP2000013019A JP17645498A JP17645498A JP2000013019A JP 2000013019 A JP2000013019 A JP 2000013019A JP 17645498 A JP17645498 A JP 17645498A JP 17645498 A JP17645498 A JP 17645498A JP 2000013019 A JP2000013019 A JP 2000013019A
Authority
JP
Japan
Prior art keywords
layer
wiring board
built
printed wiring
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17645498A
Other languages
Japanese (ja)
Inventor
Yuji Takamoto
裕二 高本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17645498A priority Critical patent/JP2000013019A/en
Publication of JP2000013019A publication Critical patent/JP2000013019A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To maintain a high yield for thinning a film and making small diameter through-holes by installing at least one frame-like conductor layer for warp prevention in an inner layer. SOLUTION: Outer layers 30 stacked on the upper/lower faces of an inner layer 20 and insulting resin layers 3 and patterns 12 formed by patterning copper plating layers, which are sequentially stacked on them, are installed. The inner layer 20 has inner layer conductor layers 2 and dummy patterns 10. The outer layers 30 have outer layer conductor layers 2'. The dummy patterns 10 have frame-like forms along the peripheral edge part of the inner layer 20 and warping of a wiring board 40 is prevented. Since a via hole and the pattern can easily be formed, a high yield can be maintained for thinning a wiring board and making small diameter through hole.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ビルトアップ多層
プリント配線板およびその製造方法に関し、より詳細に
は、反りの発生を防止し、配線板のさらなる薄板化およ
び小径スルーホール化に対する高歩留まりの維持に寄与
することができるビルトアップ多層プリント配線板およ
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a built-up multilayer printed wiring board and a method of manufacturing the same, and more particularly, to a method for preventing the occurrence of warpage and achieving a high yield for further reducing the thickness of the wiring board and reducing the diameter of through holes. The present invention relates to a built-up multilayer printed wiring board that can contribute to maintenance and a method for manufacturing the same.

【0002】[0002]

【従来の技術】現在プリント配線板に求められている要
求としては、軽薄短小化が挙げられる。プリント配線板
は、ますますファインパターン化し、その厚みは薄くな
る傾向にある。しかし、プリント配線板の厚みが薄くな
るに伴い、反りの問題が顕著に生じてくる。プリント配
線板の反りに関して、JISにおいてJIS C−64
80に規定されているように、銅張積層板の厚みが薄く
なるほど規格値が緩やかになっており、0.8mm未満
の厚みについては全く規定されていない。
2. Description of the Related Art At present, demands for printed wiring boards include a reduction in weight and size. Printed wiring boards are becoming more and more fine-patterned, and their thickness tends to become thinner. However, as the thickness of the printed wiring board becomes thinner, the problem of warpage becomes significant. Regarding the warpage of the printed wiring board, JIS C-64
As specified in No. 80, the smaller the thickness of the copper-clad laminate, the lower the standard value, and no specification is made for a thickness of less than 0.8 mm.

【0003】上記反りの問題を解決するために、図9に
示すように、外層30の周縁部に枠状のパターンをいわ
ゆるダミーパターン9として残す方法が提案されてい
る。
In order to solve the above-mentioned problem of warpage, a method has been proposed in which a frame-shaped pattern is left as a so-called dummy pattern 9 on the periphery of the outer layer 30 as shown in FIG.

【0004】しかしながら、この方法では、ダミーパタ
ーン9により絶縁樹脂層3を付与する下地に段差が生じ
るため、図10に示すように、外層用導体層2’と絶縁
樹脂層3とが全般に密着しにくくなり、隙間8が発生す
る。このため、小径(例えば、100〜150μmΦ)
のバイアホールの設計が困難となる。このような隙間8
(いわゆる「浮き」)が存在するため、絶縁樹脂層3を
露光および現像して(図11)バイアホールとなるスル
ーホールの下穴6を形成しても、図12に示すように、
下穴6の「抜け」が悪くなる。従って、このような「抜
け」の悪い下穴に銅メッキ層7を形成しても、層間の信
頼性の高い電気的接続は確保できない(図13)。
However, in this method, a step is formed on the base on which the insulating resin layer 3 is provided by the dummy pattern 9, so that the outer conductor layer 2 'and the insulating resin layer 3 are in close contact with each other as shown in FIG. Gap 8 is generated. For this reason, a small diameter (for example, 100 to 150 μmΦ)
Via hole design becomes difficult. Such a gap 8
Even if the insulating resin layer 3 is exposed and developed (FIG. 11) to form a pilot hole 6 serving as a via hole, as shown in FIG.
The “falling out” of the pilot hole 6 becomes worse. Therefore, even if the copper plating layer 7 is formed in such a prepared hole having a poor “penetration”, a highly reliable electrical connection between the layers cannot be secured (FIG. 13).

【0005】また、従来の技術において、内層20にダ
ミーパターンが形成されていない両面配線板上に絶縁樹
脂層3を形成した場合、リスフィルム4を絶縁樹脂層3
上に貼付してもその貼付けが不十分であり、リスフィル
ム4と絶縁樹脂層3との密着力(特に、外層用導体層
2’の端部での密着力)が弱い。従って、隙間8が生じ
易い。
In the prior art, when the insulating resin layer 3 is formed on a double-sided wiring board on which the dummy pattern is not formed in the inner layer 20, the squirrel film 4 is used.
Even if it is adhered on top, the adhesion is insufficient, and the adhesion between the lith film 4 and the insulating resin layer 3 (particularly, the adhesion at the end of the outer conductor layer 2 ′) is weak. Therefore, the gap 8 is easily generated.

【0006】[0006]

【発明が解決しようとする課題】本発明は、上記問題の
解決を課題とするものであり、その目的とするところ
は、反りの発生を防止し、配線板のさらなる薄板化およ
び小径スルーホール化に対する高歩留まりの維持に寄与
することができるビルトアップ多層プリント配線板を提
供することである。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems. It is an object of the present invention to prevent the occurrence of warpage, to further reduce the thickness of the wiring board and to reduce the diameter of through holes. It is an object of the present invention to provide a built-up multilayer printed wiring board capable of contributing to maintaining a high yield of the printed circuit board.

【0007】[0007]

【課題を解決するための手段】本発明は、内層、該内層
の上下面それぞれに積層された外層、ならびに該外層上
に順次積層された絶縁樹脂層および導体層を備えるビル
トアップ多層プリント配線板であって、該内層が反り防
止用の少なくとも1層の枠状の導体層を有する、配線板
である。そのことにより上記目的が達成される。好適な
実施態様においては、上記内層は内層用樹脂板と内層用
樹脂板の上下面それぞれに積層された内層用導体層とを
有し、上記外層は外層用樹脂板と外層用樹脂板上に積層
された外層用導体層とを有する。
SUMMARY OF THE INVENTION The present invention provides a built-up multilayer printed wiring board having an inner layer, outer layers laminated on upper and lower surfaces of the inner layer, and an insulating resin layer and a conductor layer sequentially laminated on the outer layer. Wherein the inner layer has at least one frame-shaped conductor layer for preventing warpage. Thereby, the above object is achieved. In a preferred embodiment, the inner layer has an inner layer resin plate and an inner layer conductor layer laminated on each of the upper and lower surfaces of the inner layer resin plate, and the outer layer is formed on the outer layer resin plate and the outer layer resin plate. And a laminated outer conductor layer.

【0008】好適な実施態様においては、上記少なくと
も1層の枠状の導体層は、上記内層の周縁部に沿って設
けられている。
In a preferred embodiment, the at least one frame-shaped conductor layer is provided along a peripheral portion of the inner layer.

【0009】本発明はまた、ビルトアップ多層プリント
配線板の製造方法であって、周縁部に少なくとも1層の
枠状の導体層を有する内層と該内層の上下面それぞれに
積層された外層とを提供する工程;該外層上に感光性の
絶縁樹脂層を形成する工程;該絶縁樹脂層を露光および
現像する工程;該露光および現像した絶縁樹脂層上に銅
メッキ層を形成する工程;および該銅メッキ層をパター
ニングする工程;を包含する、方法である。
The present invention also relates to a method for manufacturing a built-up multilayer printed wiring board, comprising: an inner layer having at least one frame-shaped conductor layer at a peripheral portion; and outer layers laminated on upper and lower surfaces of the inner layer, respectively. Providing; forming a photosensitive insulating resin layer on the outer layer; exposing and developing the insulating resin layer; forming a copper plating layer on the exposed and developed insulating resin layer; Patterning the copper plating layer.

【0010】[0010]

【発明の実施の形態】以下に本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail.

【0011】本発明のビルトアップ多層プリント配線板
の一実施態様の断面図を、図8に示す。図8に示される
ビルトアップ多層プリント配線板40は、内層20、該
内層20の上下面それぞれに積層された外層30、なら
びに該外層上に順次積層された絶縁樹脂層3(ビルトア
ップ層)および銅メッキ層をパターニングすることによ
り形成されたパターン12(導体層)を備える。内層2
0は、内層用樹脂板1ならびに、その上下面それぞれに
積層された、銅メッキ層をパターニングすることにより
形成された内層用導体層2およびダミーパターン10
(導体層)を有する両面配線板である。外層30は、外
層用樹脂板1’およびその上面に積層された、銅メッキ
層をパターニングすることにより形成された外層用導体
層2’を有する。ダミーパターン10は、内層20の周
縁部に沿って約5mm幅の枠状の形状を有し、配線板4
0の反りを防止する。
FIG. 8 is a sectional view of one embodiment of the built-up multilayer printed wiring board of the present invention. A built-up multilayer printed wiring board 40 shown in FIG. 8 includes an inner layer 20, an outer layer 30 laminated on each of the upper and lower surfaces of the inner layer 20, an insulating resin layer 3 (built-up layer) sequentially laminated on the outer layer, and A pattern 12 (conductor layer) formed by patterning a copper plating layer is provided. Inner layer 2
Reference numeral 0 denotes an inner-layer resin plate 1 and an inner-layer conductor layer 2 and a dummy pattern 10 formed by patterning a copper plating layer laminated on each of the upper and lower surfaces thereof.
It is a double-sided wiring board having a (conductor layer). The outer layer 30 has an outer-layer resin plate 1 ′ and an outer-layer conductor layer 2 ′ formed on the upper surface thereof by patterning a copper plating layer. The dummy pattern 10 has a frame-like shape with a width of about 5 mm along the peripheral edge of the inner layer 20.
0 warpage is prevented.

【0012】次に、図1〜図8を参照して、本発明のビ
ルトアップ多層プリント配線板40の製造方法を説明す
る。
Next, a method of manufacturing the built-up multilayer printed wiring board 40 of the present invention will be described with reference to FIGS.

【0013】(1)まず、図1に示すように、内層20
を作製する。内層用樹脂板1(内層基材)の上下面それ
ぞれに、まず厚さ18μmの銅張積層板(図示せず)を
付与し、次に厚さ20μmの銅メッキ層(図示せず)を
付与する。次いで、エッチングなどの方法により、内層
用導体層2およびダミーパターン10を形成する。これ
により、内層用樹脂板1と内層用導体層2との間に約4
0μmの段差11が形成される。上記ダミーパターン1
0は、反り防止用として内層用樹脂板1の周縁部に約5
mmの幅で枠状に形成される。図1には、簡略化のため
に、スルーホールは図示されていないが、実際の配線板
では、必要に応じてスルーホールが形成される。
(1) First, as shown in FIG.
Is prepared. First, a copper-clad laminate (not shown) having a thickness of 18 μm is provided on each of the upper and lower surfaces of the inner-layer resin plate 1 (the inner layer base material), and then a copper plating layer (not shown) having a thickness of 20 μm is provided. I do. Next, the inner conductor layer 2 and the dummy pattern 10 are formed by a method such as etching. As a result, the distance between the inner resin plate 1 and the inner conductor layer 2 is about 4
A step 11 of 0 μm is formed. The above dummy pattern 1
0 is about 5 mm on the periphery of the inner layer resin plate 1 for preventing warpage.
It is formed in a frame shape with a width of mm. In FIG. 1, through holes are not shown for simplicity, but in an actual wiring board, through holes are formed as necessary.

【0014】(2)次に、図2に示すように、上記内層
20の上下面それぞれに、外層用樹脂板1’(外層基
材)および外層用導体層2’を順次積層する。外層用樹
脂板1’と外層用導体層2’とは外層30を構成する。
外層用導体層2’は、上記工程(1)と同様にして、エ
ッチングなどにより銅メッキ層をパターニングすること
により形成する。このパターニングの際、外層用樹脂板
1’の周縁部に枠状のダミーパターンは設けない。
(2) Next, as shown in FIG. 2, an outer resin plate 1 '(outer base material) and an outer conductor layer 2' are sequentially laminated on the upper and lower surfaces of the inner layer 20, respectively. The outer resin plate 1 ′ and the outer conductor layer 2 ′ form an outer layer 30.
The outer conductor layer 2 'is formed by patterning the copper plating layer by etching or the like in the same manner as in the above step (1). At the time of this patterning, no frame-shaped dummy pattern is provided on the peripheral portion of the outer layer resin plate 1 '.

【0015】(3)次に、図3に示すように、外層30
の全面に絶縁樹脂層3を形成する。絶縁樹脂層3は、代
表的には、アクリル系樹脂、ポリイミド系樹脂などから
なり、光、特に紫外線に対する感光性を有している。従
って、絶縁樹脂層3の形成は紫外線をカットした光線下
にて行う。絶縁樹脂層3の形成方法としては、プレス積
層法以外の任意の方法、例えば、印刷法、フィルム状態
の樹脂の貼付法などが挙げられる。
(3) Next, as shown in FIG.
Is formed on the entire surface of the substrate. The insulating resin layer 3 is typically made of an acrylic resin, a polyimide resin, or the like, and has photosensitivity to light, particularly ultraviolet light. Therefore, the formation of the insulating resin layer 3 is performed under a light beam from which ultraviolet rays are cut. Examples of a method for forming the insulating resin layer 3 include an arbitrary method other than the press lamination method, for example, a printing method, a method of attaching a resin in a film state, and the like.

【0016】絶縁樹脂層3は、必要に応じて、例えば、
150℃、2時間の条件にて熱硬化される。
The insulating resin layer 3 may be formed, for example, as required.
It is thermoset at 150 ° C. for 2 hours.

【0017】(4)次いで、フォトエッチングにより、
絶縁樹脂層3と外層用導体層2’との間のバイアホール
となるスルーホールの下穴6を形成する。
(4) Next, by photoetching,
A pilot hole 6 serving as a via hole between the insulating resin layer 3 and the outer conductor layer 2 'is formed.

【0018】まず、図4に示すように、絶縁樹脂層3の
全面にリスフィルム4を貼付する。リスフィルム4の貼
付は、真空ラミネート方式を用い、真空下で圧力をかけ
ながら行う。本実施の形態においては、ポジ型の絶縁樹
脂層3を使用する。すなわち、図4に示すリスフィルム
4の黒色部分13が後述の露光工程にて紫外光を吸収す
るので、この黒色部分13の真下の絶縁層は露光され
ず、続く現像工程にて現像液に溶解される。フィルムの
透明部分と黒色部分とを逆にして用いるネガ型の絶縁層
を使用してもよい。
First, as shown in FIG. 4, a squirrel film 4 is attached to the entire surface of the insulating resin layer 3. The squirrel film 4 is attached using a vacuum laminating method while applying pressure under vacuum. In the present embodiment, a positive insulating resin layer 3 is used. That is, since the black portion 13 of the squirrel film 4 shown in FIG. 4 absorbs ultraviolet light in the exposure step described later, the insulating layer immediately below the black portion 13 is not exposed and dissolved in the developing solution in the subsequent developing step. Is done. A negative-type insulating layer using the transparent portion and the black portion of the film in reverse may be used.

【0019】次に、図5に示すように、紫外光5をリス
フィルム4の表面に照射し、絶縁樹脂層3の露光を行
う。リスフィルム4の黒色部分13は紫外光5を吸収
し、一方、透明部分は紫外光5を反射または透過する。
従って、黒色部分13の真下の絶縁層部分は露光され
ず、一方、透明部分の真下の絶縁層部分は露光される。
露光されなかった絶縁層部分は後述の現像工程にて現像
液に溶解するので、この原理に従って層間を電気的に接
続したい部分を設計すればよい。すなわち、層間を電気
的に接続したい部分にはリスフィルム4の黒色部分13
を配し、それ以外の部分にはリスフィルム4の透明部分
を配すればよい。
Next, as shown in FIG. 5, the surface of the lith film 4 is irradiated with ultraviolet light 5 to expose the insulating resin layer 3. The black portion 13 of the squirrel film 4 absorbs the ultraviolet light 5, while the transparent portion reflects or transmits the ultraviolet light 5.
Therefore, the portion of the insulating layer immediately below the black portion 13 is not exposed, while the portion of the insulating layer immediately below the transparent portion is exposed.
The unexposed portion of the insulating layer is dissolved in a developing solution in a developing step described later, and a portion where electrical connection is desired between layers may be designed according to this principle. That is, the black portions 13 of the squirrel film 4
And a transparent portion of the lith film 4 may be provided in other portions.

【0020】次に、上記露光した絶縁樹脂層3を現像す
る。絶縁樹脂層3を構成する樹脂は、露光においてポジ
型とネガ型とがあるように、現像において、アルカリ型
と溶剤型とがある。前者は水酸化ナトリウム水溶液に、
後者はある種の有機溶剤(例えば、塩化メチレンなど)
に溶解するタイプである。本実施の形態では、溶剤型の
樹脂からなる絶縁樹脂層を用いる。上記露光した絶縁樹
脂層3を現像液(塩化メチレンなど)で処理し、上記露
光されなかった絶縁樹脂層部分のみを溶解させて除去す
る。このようにして、層間を電気的に接続したい部分の
真上の絶縁樹脂層のみを除去する。
Next, the exposed insulating resin layer 3 is developed. The resin constituting the insulating resin layer 3 is classified into an alkali type and a solvent type in development, similarly to a positive type and a negative type in exposure. For the former, use sodium hydroxide aqueous solution.
The latter are certain organic solvents (eg methylene chloride)
It dissolves in water. In this embodiment mode, an insulating resin layer made of a solvent-type resin is used. The exposed insulating resin layer 3 is treated with a developer (such as methylene chloride) to dissolve and remove only the unexposed insulating resin layer. In this way, only the insulating resin layer immediately above the portion where the layers are to be electrically connected is removed.

【0021】上記のようにして、図6に示すように、ス
ルーホールの下穴6を形成する。
As described above, the pilot hole 6 of the through hole is formed as shown in FIG.

【0022】(5)次いで、図7に示すように、絶縁樹
脂層3上およびスルーホールの下穴6の壁に銅メッキ層
7を形成する。銅メッキ層7の形成方法としては、当該
分野で公知の任意の方法が挙げられるが、本実施の形態
では化学銅メッキと電気メッキとを使用し、銅メッキ層
7の厚みが約15〜20μmとなるように制御する。
(5) Next, as shown in FIG. 7, a copper plating layer 7 is formed on the insulating resin layer 3 and on the wall of the prepared hole 6 of the through hole. As a method for forming the copper plating layer 7, any method known in the art can be used. In the present embodiment, chemical copper plating and electroplating are used, and the thickness of the copper plating layer 7 is about 15 to 20 μm. Is controlled so that

【0023】(6)次いで、図8に示すように、上記
(5)で形成した銅メッキ層7を、フォトエッチングに
よりパターニングしてパターン12(導体層)を形成す
る。上記パターニングは、感光性ドライフィルムなどの
エッチングレジストの塗布、露光、現像、エッチング、
およびエッチングレジスト剥離工程により行う。但し、
配線板の周縁部に銅メッキ層7が残らないようにする。
(6) Next, as shown in FIG. 8, the copper plating layer 7 formed in the above (5) is patterned by photoetching to form a pattern 12 (conductor layer). The patterning is performed by applying an etching resist such as a photosensitive dry film, exposing, developing, etching,
And an etching resist stripping step. However,
The copper plating layer 7 is not left on the peripheral portion of the wiring board.

【0024】工程(6)のフォトエッチングでは、最後
のエッチングレジスト剥離工程を行うが、工程(4)の
フォトエッチングではエッチングレジスト剥離工程は行
わない。すなわち、工程(4)では、絶縁樹脂層は除去
されず、最終的なビルトアップ多層プリント配線板の一
部となる。
In the photo etching of the step (6), the final etching resist stripping step is performed, but in the photo etching of the step (4), the etching resist stripping step is not performed. That is, in the step (4), the insulating resin layer is not removed and becomes a part of the final built-up multilayer printed wiring board.

【0025】以上のようにして本発明のビルトアップ多
層プリント配線板が得られる。
As described above, the built-up multilayer printed wiring board of the present invention is obtained.

【0026】[0026]

【発明の効果】本発明によれば、反りの発生を防止する
ことができるビルトアップ多層プリント配線板が得られ
る。本発明のビルトアップ多層プリント配線板は、バイ
アホールの作製およびパターンの作製を容易に行うこと
ができるので、配線板のさらなる薄板化および小径スル
ーホール化に対する高歩留まりの維持に寄与することが
できる。本発明のビルトアップ多層プリント配線板は、
枠状の導体層を内層に設けることにより、枠状の導体を
外層に設けることによって生じるリスフィルムラミネー
ト時の段差発生を防止することができる。
According to the present invention, a built-up multilayer printed wiring board which can prevent the occurrence of warpage can be obtained. Since the built-up multilayer printed wiring board of the present invention can easily produce via holes and patterns, it can contribute to maintaining a high yield with respect to further thinning of the wiring board and small diameter through holes. . The built-up multilayer printed wiring board of the present invention
By providing the frame-shaped conductor layer in the inner layer, it is possible to prevent the occurrence of a step when laminating the squirrel film caused by providing the frame-shaped conductor in the outer layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のビルトアップ多層プリント配線板の一
実施態様の製造方法の一工程を示す断面図である。
FIG. 1 is a cross-sectional view showing one step of a method of manufacturing an embodiment of a built-up multilayer printed wiring board according to the present invention.

【図2】本発明のビルトアップ多層プリント配線板の一
実施態様の製造方法の一工程を示す断面図である。
FIG. 2 is a cross-sectional view showing one step of a manufacturing method of one embodiment of the built-up multilayer printed wiring board of the present invention.

【図3】本発明のビルトアップ多層プリント配線板の一
実施態様の製造方法の一工程を示す断面図である。
FIG. 3 is a cross-sectional view showing one step of a manufacturing method of one embodiment of the built-up multilayer printed wiring board of the present invention.

【図4】本発明のビルトアップ多層プリント配線板の一
実施態様の製造方法の一工程を示す断面図である。
FIG. 4 is a cross-sectional view showing one step of a manufacturing method of an embodiment of the built-up multilayer printed wiring board of the present invention.

【図5】本発明のビルトアップ多層プリント配線板の一
実施態様の製造方法の一工程を示す断面図である。
FIG. 5 is a cross-sectional view showing one step of a manufacturing method of one embodiment of the built-up multilayer printed wiring board of the present invention.

【図6】本発明のビルトアップ多層プリント配線板の一
実施態様の製造方法の一工程を示す断面図である。
FIG. 6 is a cross-sectional view showing one step of a manufacturing method of one embodiment of the built-up multilayer printed wiring board of the present invention.

【図7】本発明のビルトアップ多層プリント配線板の一
実施態様の製造方法の一工程を示す断面図である。
FIG. 7 is a cross-sectional view showing one step of a manufacturing method of an embodiment of the built-up multilayer printed wiring board of the present invention.

【図8】本発明のビルトアップ多層プリント配線板の一
実施態様の断面図である。
FIG. 8 is a sectional view of one embodiment of the built-up multilayer printed wiring board of the present invention.

【図9】従来のビルトアップ多層プリント配線板の断面
図である。
FIG. 9 is a sectional view of a conventional built-up multilayer printed wiring board.

【図10】従来のビルトアップ多層プリント配線板の製
造方法における欠点を示す断面図である。
FIG. 10 is a sectional view showing a defect in a conventional method for manufacturing a built-up multilayer printed wiring board.

【図11】従来のビルトアップ多層プリント配線板の製
造方法における欠点を示す断面図である。
FIG. 11 is a cross-sectional view showing a defect in a conventional method for manufacturing a built-up multilayer printed wiring board.

【図12】従来のビルトアップ多層プリント配線板の製
造方法における欠点を示す断面図である。
FIG. 12 is a cross-sectional view showing a defect in a conventional method for manufacturing a built-up multilayer printed wiring board.

【図13】従来のビルトアップ多層プリント配線板の製
造方法における欠点を示す断面図である。
FIG. 13 is a cross-sectional view showing a defect in a conventional method for manufacturing a built-up multilayer printed wiring board.

【符号の説明】[Explanation of symbols]

1 内層用樹脂板 1’ 外層用樹脂板 2 内層用導体層 2’ 外層用導体層 3 絶縁樹脂層 4 リスフィルム 5 紫外光 6 スルーホールの下穴 7 銅メッキ層 8 隙間 9、10 ダミーパターン 11 段差 12 パターン 13 リスフィルムの黒色部分 20 内層 30 外層 40 ビルトアップ多層プリント配線板 REFERENCE SIGNS LIST 1 inner layer resin plate 1 ′ outer layer resin plate 2 inner layer conductor layer 2 ′ outer layer conductor layer 3 insulating resin layer 4 lith film 5 ultraviolet light 6 through hole pilot hole 7 copper plating layer 8 gap 9, dummy pattern 11 Step 12 Pattern 13 Black part of lith film 20 Inner layer 30 Outer layer 40 Built-up multilayer printed wiring board

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 内層、該内層の上下面それぞれに積層さ
れた外層、ならびに該外層上に順次積層された絶縁樹脂
層および導体層を備えるビルトアップ多層プリント配線
板であって、該内層が反り防止用の少なくとも1層の枠
状の導体層を有する、配線板。
1. A built-up multilayer printed wiring board comprising an inner layer, outer layers laminated on upper and lower surfaces of the inner layer, and an insulating resin layer and a conductor layer sequentially laminated on the outer layer, wherein the inner layer is warped. A wiring board having at least one frame-shaped conductor layer for prevention.
【請求項2】 前記内層が内層用樹脂板と該内層用樹脂
板の上下面それぞれに積層された内層用導体層とを有
し、前記外層が外層用樹脂板と該外層用樹脂上に積層さ
れた外層用導体層とを有する、請求項1に記載のビルト
アップ多層プリント配線板。
2. The inner layer has an inner layer resin plate and an inner conductor layer laminated on upper and lower surfaces of the inner layer resin plate, respectively, and the outer layer is laminated on the outer layer resin plate and the outer layer resin. The built-up multilayer printed wiring board according to claim 1, further comprising a conductor layer for an outer layer.
【請求項3】 前記少なくとも1層の枠状の導体層が、
前記内層の周縁部に沿って設けられている、請求項1に
記載のビルトアップ多層プリント配線板。
3. The at least one frame-shaped conductor layer,
The built-up multilayer printed wiring board according to claim 1, wherein the built-up multilayer printed wiring board is provided along a peripheral portion of the inner layer.
【請求項4】 ビルトアップ多層プリント配線板の製造
方法であって、 周縁部に少なくとも1層の枠状の導体層を有する内層と
該内層の上下面それぞれに積層された外層とを提供する
工程;該外層上に感光性の絶縁樹脂層を形成する工程;
該絶縁樹脂層を露光および現像する工程;該露光および
現像した絶縁樹脂層上に銅メッキ層を形成する工程;お
よび該銅メッキ層をパターニングする工程;を包含す
る、方法。
4. A method of manufacturing a built-up multilayer printed wiring board, comprising: providing an inner layer having at least one frame-shaped conductor layer on a peripheral edge thereof and outer layers laminated on upper and lower surfaces of the inner layer, respectively. Forming a photosensitive insulating resin layer on the outer layer;
Exposing and developing the insulating resin layer; forming a copper plating layer on the exposed and developed insulating resin layer; and patterning the copper plating layer.
JP17645498A 1998-06-23 1998-06-23 Built-up multilayer printed wiring board and its manufacture Withdrawn JP2000013019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17645498A JP2000013019A (en) 1998-06-23 1998-06-23 Built-up multilayer printed wiring board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17645498A JP2000013019A (en) 1998-06-23 1998-06-23 Built-up multilayer printed wiring board and its manufacture

Publications (1)

Publication Number Publication Date
JP2000013019A true JP2000013019A (en) 2000-01-14

Family

ID=16013994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17645498A Withdrawn JP2000013019A (en) 1998-06-23 1998-06-23 Built-up multilayer printed wiring board and its manufacture

Country Status (1)

Country Link
JP (1) JP2000013019A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299828A (en) * 2001-04-02 2002-10-11 Cmk Corp Build-up multilayered printed wiring board
KR20030071112A (en) * 2002-02-27 2003-09-03 삼성전기주식회사 Build-up printed circuit board and process for making the same
WO2008139613A1 (en) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
WO2008139612A1 (en) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
WO2009011023A1 (en) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. Wiring board and manufacturing method thereof
WO2009011024A1 (en) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. Wiring board and manufacturing method thereof
JP2010165855A (en) * 2009-01-15 2010-07-29 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same
JP2011061062A (en) * 2009-09-11 2011-03-24 Nec Infrontia Corp Printed board
US8035983B2 (en) 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
KR101080360B1 (en) * 2009-08-10 2011-11-04 삼성전기주식회사 metal clad laminate and printed circuit board
US8178789B2 (en) 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP2014022716A (en) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic support structure with integral constructional elements
US8648263B2 (en) 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8669480B2 (en) 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US9717142B2 (en) 2013-07-23 2017-07-25 Sony Corporation Multilayer wiring substrate, method of producing the same, and semiconductor product

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705261B2 (en) * 2001-04-02 2011-06-22 日本シイエムケイ株式会社 Build-up multilayer printed wiring board
JP2002299828A (en) * 2001-04-02 2002-10-11 Cmk Corp Build-up multilayered printed wiring board
KR20030071112A (en) * 2002-02-27 2003-09-03 삼성전기주식회사 Build-up printed circuit board and process for making the same
WO2008139613A1 (en) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
WO2008139612A1 (en) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
US8669480B2 (en) 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8648263B2 (en) 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
WO2009011023A1 (en) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. Wiring board and manufacturing method thereof
WO2009011024A1 (en) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. Wiring board and manufacturing method thereof
US8035983B2 (en) 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8178789B2 (en) 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8359738B2 (en) 2007-07-17 2013-01-29 Ibiden Co., Ltd. Method of manufacturing wiring board
US8609998B2 (en) 2009-01-15 2013-12-17 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
JP2010165855A (en) * 2009-01-15 2010-07-29 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same
KR101080360B1 (en) * 2009-08-10 2011-11-04 삼성전기주식회사 metal clad laminate and printed circuit board
JP2011061062A (en) * 2009-09-11 2011-03-24 Nec Infrontia Corp Printed board
JP2014022716A (en) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic support structure with integral constructional elements
US9717142B2 (en) 2013-07-23 2017-07-25 Sony Corporation Multilayer wiring substrate, method of producing the same, and semiconductor product

Similar Documents

Publication Publication Date Title
US6204453B1 (en) Two signal one power plane circuit board
JP2000013019A (en) Built-up multilayer printed wiring board and its manufacture
US6201194B1 (en) Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
JP4391991B2 (en) Printed wiring board manufacturing method and printed wiring board
TWI577251B (en) Rigid-flex circuit board and manufacturing method thereof
US3772101A (en) Landless plated-through hole photoresist making process
US6750405B1 (en) Two signal one power plane circuit board
JP2008205331A (en) Method for manufacturing multilayered wiring board and multilayered wiring board
KR20090011528A (en) Fabricating method of printed circuit board
KR100869049B1 (en) Semi-additive pcb manufacturing method with employing uv sensitive polyimide lamination
JP2002190674A (en) Method for manufacturing multilayer flexible circuit board
TWM521864U (en) Rigid-flex circuit board
US6274291B1 (en) Method of reducing defects in I/C card and resulting card
JPH077264A (en) Manufacture of printed wiring board
US6670102B2 (en) Method for manufacturing circuit board having conductive via
JPH06177505A (en) Manufacture of printed wiring board
JP2723744B2 (en) Manufacturing method of printed wiring board
JPH06252529A (en) Manufacture of printed wiring board
JP2622848B2 (en) Manufacturing method of printed wiring board
JP3005546B1 (en) Method of manufacturing build-up wiring board
JP2833601B2 (en) Manufacturing method of printed wiring board
JPH04303990A (en) Manufacture of printed wiring board
JP2701408B2 (en) Manufacturing method of printed wiring board
JP2021163893A (en) Circuit wiring board and wiring pattern formation method
JP5239217B2 (en) Manufacturing method of semiconductor mounting substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906