JP2000003902A - Device and method for removing particles in semiconductor manufacturing device - Google Patents

Device and method for removing particles in semiconductor manufacturing device

Info

Publication number
JP2000003902A
JP2000003902A JP13177299A JP13177299A JP2000003902A JP 2000003902 A JP2000003902 A JP 2000003902A JP 13177299 A JP13177299 A JP 13177299A JP 13177299 A JP13177299 A JP 13177299A JP 2000003902 A JP2000003902 A JP 2000003902A
Authority
JP
Japan
Prior art keywords
substrate
electrode
processing chamber
cover
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13177299A
Other languages
Japanese (ja)
Other versions
JP3301408B2 (en
Inventor
Takeshi Moriya
剛 守屋
Natsuko Ito
奈津子 伊藤
Fumihiko Uesugi
文彦 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13177299A priority Critical patent/JP3301408B2/en
Publication of JP2000003902A publication Critical patent/JP2000003902A/en
Application granted granted Critical
Publication of JP3301408B2 publication Critical patent/JP3301408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To efficiently prevent the particles from adhering to a substrate. SOLUTION: In a semiconductor manufacturing device processing a substrate 3000 by impressing a gas with voltage for making the gas plasmatic, the particles positively charged in a processing chamber 2100 are trapped or induced by an electrode 15, a grid 13 and a cover 3600, etc., supplied with a negative a potential as soon as a cathode voltage supply is stopped so as to prevent the particles from arriving at the substrate 3000.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造装置の
パーティクル除去装置及びパーティクルの除去方法に係
わり、特に、プロセス中に発生するパーティクルのウェ
ハ上への落下を防止した半導体製造装置のパーティクル
除去装置及びパーティクルの除去方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a particle removing apparatus and a particle removing method for a semiconductor manufacturing apparatus, and more particularly to a particle removing apparatus for a semiconductor manufacturing apparatus which prevents particles generated during a process from falling onto a wafer. And a method for removing particles.

【0002】[0002]

【従来の技術】LSIの製造工程、特に、プラズマを用
いたプロセスで発生するパーティクルは、歩留まりや装
置の稼働率を下げる大きな要因になる。パーティクル
は、プロセス装置内に付着した反応生成物が剥離した
り、プラズマ中で反応生成物が成長して発生する。この
ようなパーティクルが基板に落下することを防止するた
め、特開平5−29272号公報や特開平7−5803
3号公報に記載されたように、プロセス終了後の基板を
覆うカバーを取り付けた装置が提案されている。図9
(a)は、従来のプラズマエッチング装置を示す図であ
り、図9において、2100は処理室であり、この処理
室2100内に加工用上部電極2200と加工用下部電
極2300とが設けられ、加工用上部電極2200は接
地され、又、加工用下部電極2300には高周波電源2
400が接続されている。
2. Description of the Related Art Particles generated in an LSI manufacturing process, particularly in a process using plasma, are a major factor in lowering the yield and the operating rate of an apparatus. Particles are generated when reaction products attached to the process apparatus are peeled off or reaction products grow in plasma. In order to prevent such particles from dropping on the substrate, Japanese Patent Application Laid-Open No. 5-29272 and Japanese Patent Application Laid-Open No.
As described in Japanese Patent Application Publication No. 3 (1993), an apparatus has been proposed in which a cover for covering a substrate after a process is mounted. FIG.
FIG. 9A is a diagram showing a conventional plasma etching apparatus. In FIG. 9, reference numeral 2100 denotes a processing chamber, in which an upper processing electrode 2200 and a lower processing electrode 2300 are provided. The upper electrode 2200 for processing is grounded, and the lower electrode 2300 for processing is
400 are connected.

【0003】そして、下部電極2300上には絶縁体1
900により絶縁された状態で静電チャック電極270
0が設けられ、この静電チャック電極2700に電源2
600から電圧を印加することで半導体基板3000を
固定するようにしている。又、処理室2100にはガス
の導入口3100とガスの排出口3200とが設けられ
ている。又、半導体基板3000上にパーティクルが付
着しないようにカバー3600が設けられている。
The insulator 1 is provided on the lower electrode 2300.
Electrostatic chuck electrode 270 insulated by 900
0 is provided to the electrostatic chuck electrode 2700.
The semiconductor substrate 3000 is fixed by applying a voltage from 600. The processing chamber 2100 is provided with a gas inlet 3100 and a gas outlet 3200. Further, a cover 3600 is provided so that particles do not adhere to the semiconductor substrate 3000.

【0004】次に、半導体製造工程におけるプラズマエ
ッチングプロセスでの一般的な装置稼働サイクルを図9
(b)に示す。これは1枚の基板を処理するサイクルを
表している。搬送口3800から基板3000が処理室
2100内に搬送されると、プロセスガスを導入口31
00から供給し、処理室2100内の圧力が規定値とな
ったところで電源2400から高周波電圧を印加し、プ
ラズマを発生させて基板3000をエッチングする。同
時に、基板3000を静電チャックにより固定する。エ
ッチング終了後、高周波電圧、プロセスガス供給、静電
チャックを同時に停止する。数秒後、プロセスガスの速
やかな排出を目的として、エッチングに寄与しない不活
性ガスをパージガスとして一定時間供給する。処理が終
了した基板3000は、搬送口3800より処理室21
00外へ搬送される。
FIG. 9 shows a general operation cycle of a device in a plasma etching process in a semiconductor manufacturing process.
(B). This represents a cycle for processing one substrate. When the substrate 3000 is transferred into the processing chamber 2100 from the transfer port 3800, the process gas is introduced into the introduction port 31.
When the pressure in the processing chamber 2100 reaches a specified value, a high frequency voltage is applied from the power supply 2400 to generate plasma and etch the substrate 3000. At the same time, the substrate 3000 is fixed by the electrostatic chuck. After the completion of the etching, the high-frequency voltage, the supply of the process gas, and the electrostatic chuck are simultaneously stopped. After a few seconds, an inert gas that does not contribute to the etching is supplied as a purge gas for a certain period of time for the purpose of quickly discharging the process gas. The processed substrate 3000 is transferred from the transfer port 3800 to the processing chamber 21.
It is transported outside 00.

【0005】さて、上記した従来の装置ではパーティク
ルが基板3000に付着するのを防止するために、基板
3000の上にカバー3600が設けられているが、発
明者らの実験によると、プラズマを用いた半導体製造プ
ロセスにおいて、パーティクルが基板上へ落下するタイ
ミングは、半導体製造装置の稼働状態と密接な関係があ
ることがわかった。即ち、上述した従来のものは、基板
3000をカバーするタイミングについて一切考慮され
ておらず、パーティクルの基板への付着を十分に防止で
きないという重大な欠点があった。
[0005] In the above-described conventional apparatus, a cover 3600 is provided on the substrate 3000 in order to prevent particles from adhering to the substrate 3000. In the semiconductor manufacturing process, it has been found that the timing at which particles fall on the substrate is closely related to the operating state of the semiconductor manufacturing apparatus. In other words, the above-described conventional device does not consider the timing of covering the substrate 3000 at all, and has a serious disadvantage that particles cannot be sufficiently prevented from adhering to the substrate.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、基板上に設けられ
たカバーを基板の加工状態に合わせてタイミング良く制
御することでプラズマを利用した半導体装置内で発生す
るパーティクルが基板上に付着しないようにした新規な
半導体製造装置のパーティクル除去装置及びパーティク
ルの除去方法を提供するものである。また、本発明の他
の目的は、パーティクルが正帯電しているという特長を
利用して、カバー等を使用せずにパーティクルが基板上
に付着しないようにした新規な半導体製造装置のパーテ
ィクル除去装置及びパーティクルの除去方法を提供する
ものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular, to control a cover provided on a substrate in a timely manner in accordance with the processing state of the substrate to thereby generate plasma. An object of the present invention is to provide a novel particle removing apparatus and a method for removing particles in a semiconductor manufacturing apparatus which prevent particles generated in a semiconductor device used from adhering to a substrate. Another object of the present invention is to provide a particle removing apparatus for a novel semiconductor manufacturing apparatus that prevents particles from adhering to a substrate without using a cover or the like by utilizing the feature that particles are positively charged. And a method for removing particles.

【0007】[0007]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体製造装置のパーティクル除去装置の第1態様は、上
部電極と下部電極間に高周波電圧を印加して処理室内を
プラズマ化することで前記処理室内の基板を加工すると
共に、前記基板を覆うカバーを設け、このカバーを閉状
態にすることで前記基板を覆い、処理室内のパーティク
ルが前記基板に付着することを防止した半導体製造装置
において、前記カバーの駆動タイミングを制御する第1
の制御手段を設け、この制御手段が前記高周波電圧の印
加を停止する直前に前記カバーを開状態から閉状態に制
御することを特徴とするものであり、
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, the first aspect of the particle removal apparatus of the semiconductor manufacturing apparatus according to the present invention is to process a substrate in the processing chamber by applying a high-frequency voltage between the upper electrode and the lower electrode to convert the processing chamber into plasma, In a semiconductor manufacturing apparatus provided with a cover that covers the substrate and covering the substrate by closing the cover to prevent particles in a processing chamber from adhering to the substrate, a drive timing of the cover is controlled. 1
Is provided, the control means controls the cover from the open state to the closed state immediately before stopping the application of the high-frequency voltage,

【0008】叉、第2態様は、前記半導体製造装置に設
けられた基板の搬送装置の搬送動作に同期させて前記カ
バーを閉状態から開状態に制御することを特徴とするも
のであり、叉、第3態様は、前記カバーを閉状態から開
状態に制御するタイミングは、加工の終了した基板が前
記処理室外に搬送される直前であることを特徴とするも
のであり、叉、第4態様は、前記カバーを閉状態から開
状態に制御するタイミングは、加工の終了した基板が前
記処理室外に搬送された直後であることを特徴とするも
のであり、
In a second aspect, the cover is controlled from a closed state to an open state in synchronization with a transfer operation of a substrate transfer device provided in the semiconductor manufacturing apparatus. The third mode is characterized in that the timing of controlling the cover from the closed state to the open state is immediately before the processed substrate is conveyed out of the processing chamber, and the fourth mode. The timing of controlling the cover from the closed state to the open state is characterized in that it is immediately after the processed substrate is transported outside the processing chamber,

【0009】叉、第5態様は、前記カバーを閉状態から
開状態に制御するタイミングは、前記高周波電圧を印加
する直前であることを特徴とするものであり、叉、第6
態様は、前記カバーに電位を与えると共に、前記カバー
に電位を与えるタイミングを制御する第2の制御手段を
設け、この制御手段が少なくとも前記高周波電圧の印加
を停止する直前からパージガスの導入開始後数秒間前記
カバーへ電位を付与するように制御することを特徴とす
るものであり、
According to a fifth aspect, the timing for controlling the cover from the closed state to the open state is immediately before the application of the high-frequency voltage.
In a preferred embodiment, a second control means for applying a potential to the cover and controlling a timing for applying the potential to the cover is provided. Characterized by controlling to apply a potential to the cover for seconds,

【0010】叉、第7態様は、前記電位は、少なくとも
パージガスが導入される直前まで付与されることを特徴
とするものであり、叉、第8態様は、前記電位は、加工
の終了した基板が前記処理室外に搬送されるまで付与さ
れることを特徴とするものであり、叉、第9態様は、前
記電位は、前記加工電極の下部電極に現れるセルフバイ
アス電位と同等か符号が同じで且つ絶対値が前記セルフ
バイアス電位より大きい電位であることを特徴とするも
のであり、叉、第10態様は、前記電位は、前記加工電
極の下部電極の電位と同等の電位であることを特徴とす
るものである。
A seventh aspect is characterized in that the potential is applied at least until immediately before the introduction of a purge gas, and an eighth aspect is that the potential is applied to a substrate after processing is completed. In the ninth aspect, the potential is equal to or the same as the self-bias potential appearing on the lower electrode of the processing electrode. The absolute value is a potential higher than the self-bias potential, and the tenth aspect is that the potential is equivalent to the potential of the lower electrode of the processing electrode. It is assumed that.

【0011】叉、本発明に係わる半導体製造装置のパー
ティクル除去方法の第1態様は、高周波電圧を印加して
処理室内をプラズマ化することで基板を加工すると共
に、前記基板を覆うカバーを設け、このカバーを閉状態
にすることで前記基板を覆い、パーティクルが前記基板
に付着するのを防止した半導体製造装置において、前記
カバーを前記高周波電圧の印加を停止する直前に開状態
から閉状態に制御することを特徴とするものであり、
According to a first aspect of the method of removing particles of a semiconductor manufacturing apparatus according to the present invention, a substrate is processed by applying a high-frequency voltage to generate plasma in a processing chamber, and a cover for covering the substrate is provided. In a semiconductor manufacturing apparatus in which the cover is closed to cover the substrate and prevent particles from adhering to the substrate, the cover is controlled from an open state to a closed state immediately before stopping the application of the high-frequency voltage. Is characterized in that

【0012】叉、第2態様は、前記半導体製造装置に設
けられた基板の搬送装置の搬送動作に同期させて前記カ
バーを閉状態から開状態に制御することを特徴とするも
のであり、叉、第3態様は、高周波電圧を印加して処理
室内をプラズマ化することで基板を加工すると共に、前
記基板を覆うカバーを設け、このカバーを閉状態にする
ことで前記基板を覆い、パーティクルが前記基板に付着
するのを防止した半導体製造装置において、前記カバー
を開状態から閉状態にする第1の工程と、前記カバーが
閉状態にした直後、前記高周波電圧の印加を停止する第
2の工程と、前記カバーに電位を与える第3の工程と、
を含むことを特徴とするものである。
In a second aspect, the cover is controlled from a closed state to an open state in synchronization with a transfer operation of a substrate transfer device provided in the semiconductor manufacturing apparatus. In a third mode, a substrate is processed by applying a high-frequency voltage to generate plasma in a processing chamber, and a cover for covering the substrate is provided. When the cover is closed, the substrate is covered. In the semiconductor manufacturing apparatus, wherein the cover is prevented from adhering to the substrate, a first step of closing the cover from an open state to a closed state, and a second step of stopping the application of the high-frequency voltage immediately after the cover is closed. A third step of applying a potential to the cover;
It is characterized by including.

【0013】叉、本発明に係わる半導体製造装置のパー
ティクル除去装置の第11態様は、エッチング処理室
と、この処理室内に設置された上部電極と下部電極とか
らなる一対の加工電極と、加工される基板を前記下部電
極上に固定するサセプタとを備え、プロセスガスを前記
エッチング処理室内に導入し、前記加工電極に所定の電
圧を印加することで、プラズマ化して前記サセプタ上の
基板を加工する半導体製造装置において、前記処理室内
にパーティクル除去用のパーティクル除去電極を設け、
この電極に負電圧を印加することで、前記処理室内の帯
電したパーティクルを除去することを特徴とするもので
あり、
[0013] An eleventh aspect of the particle removing apparatus of the semiconductor manufacturing apparatus according to the present invention is characterized in that an etching processing chamber, a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber are processed. And a susceptor for fixing the substrate on the lower electrode, a process gas is introduced into the etching processing chamber, and a predetermined voltage is applied to the processing electrode to form a plasma to process the substrate on the susceptor. In the semiconductor manufacturing apparatus, a particle removing electrode for removing particles is provided in the processing chamber,
By applying a negative voltage to this electrode, it is characterized by removing charged particles in the processing chamber,

【0014】叉、第12態様は、前記パーティクル除去
電極は、前記上部電極と下部電極間に設けられたことを
特徴とするものであり、叉、第13態様は、前記パーテ
ィクル除去電極が設けられた近傍のエッチング処理室の
側壁には、排気口が設けられていることを特徴とするも
のであり、叉、第14態様は、前記パーティクル除去電
極は、前記基板を囲むように、前記下部電極上に設けら
れたことを特徴とするものであり、
A twelfth aspect is characterized in that the particle removing electrode is provided between the upper electrode and the lower electrode, and a thirteenth aspect is provided with the particle removing electrode. An exhaust port is provided on a side wall of the etching processing chamber in the vicinity, and a fourteenth aspect is characterized in that the particle removing electrode includes the lower electrode so as to surround the substrate. Characterized by being provided above,

【0015】叉、第15態様は、前記パーティクル除去
電極は、前記加工電極と処理室壁面との間に設けられた
ことを特徴とするものであり、叉、第16態様は、前記
パーティクル除去電極は、前記処理室壁面に堆積物の付
着を防止する防着板であることを特徴とするものであ
り、叉、第17態様は、前記パーティクル除去電極は、
前記エッチング処理室のガス排気口内又はガス排気口近
傍に設けられたことを特徴とするものであり、
A fifteenth aspect is characterized in that the particle removing electrode is provided between the processing electrode and a wall surface of the processing chamber, and a sixteenth aspect is that the particle removing electrode is provided. Is a deposition-preventing plate for preventing deposition of deposits on the processing chamber wall surface. In a seventeenth aspect, the particle removing electrode comprises:
It is characterized by being provided in the gas exhaust port of the etching processing chamber or in the vicinity of the gas exhaust port,

【0016】叉、第18態様は、エッチング処理室と、
この処理室内に設置された上部電極と下部電極とからな
る一対の加工電極と、加工される基板を前記下部電極上
に固定するサセプタとを備え、プロセスガスを前記エッ
チング処理室内に導入し、前記加工電極に所定の電圧を
印加することで、プラズマ化して前記サセプタ上の基板
を加工する半導体製造装置において、前記処理室のガス
排気口を導電性部材で形成し、この導電性部材に負電圧
を印加することで、前記処理室内の帯電したパーティク
ルを除去することを特徴とするものであり、
In an eighteenth aspect, an etching chamber is provided;
A pair of processing electrodes consisting of an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode, and introducing a process gas into the etching processing chamber; In a semiconductor manufacturing apparatus for processing a substrate on the susceptor by applying a predetermined voltage to a processing electrode to form a plasma, a gas exhaust port of the processing chamber is formed of a conductive member, and a negative voltage is applied to the conductive member. Is applied to remove charged particles in the processing chamber,

【0017】叉、第19態様は、エッチング処理室と、
この処理室内に設置された上部電極と下部電極とからな
る一対の加工電極と、加工される基板を前記下部電極上
に固定するサセプタとを備え、プロセスガスを前記エッ
チング処理室内に導入し、前記加工電極に所定の電圧を
印加することで、プラズマ化して前記サセプタ上の基板
を加工する半導体製造装置において、前記上部電極部と
下部電極間にパーティクル除去用の導電性を有する格子
状部材を設け、この格子状部材に負電圧を印加すること
で、前記処理室内の帯電したパーティクルを除去するこ
とを特徴とするものであり、
In a nineteenth aspect, an etching chamber is provided,
A pair of processing electrodes consisting of an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode, and introducing a process gas into the etching processing chamber; In a semiconductor manufacturing apparatus for processing a substrate on the susceptor by applying a predetermined voltage to a processing electrode to form a plasma, a grid member having conductivity for removing particles is provided between the upper electrode portion and the lower electrode. By applying a negative voltage to the lattice member, to remove charged particles in the processing chamber,

【0018】叉、第20態様は、エッチング処理室と、
この処理室内に設置された上部電極と下部電極とからな
る一対の加工電極と、加工される基板を前記下部電極上
に固定するサセプタとを備え、プロセスガスを前記エッ
チング処理室内に導入し、前記加工電極に所定の電圧を
印加することで、プラズマ化して前記サセプタ上の基板
を加工する半導体製造装置において、前記基板周辺部に
パーティクルを除去するためのパーティクル除去電極を
設け、この電極に前記下部電極のセルフバイアス電圧よ
りも絶対値が大きい負電圧を印加することで、前記処理
室内のパーティクルが前記基板上に落下することを防止
することを特徴とするものであり、
In a twentieth aspect, an etching chamber is provided.
A pair of processing electrodes consisting of an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode, and introducing a process gas into the etching processing chamber; In a semiconductor manufacturing apparatus for processing a substrate on the susceptor by applying a predetermined voltage to a processing electrode, a particle removing electrode for removing particles is provided around the substrate, and the lower part of the electrode is provided on the electrode. By applying a negative voltage having an absolute value larger than the self-bias voltage of the electrode, particles in the processing chamber are prevented from falling onto the substrate,

【0019】叉、第21態様は、エッチング処理室と、
この処理室内に設置された上部電極と下部電極とからな
る一対の加工電極と、加工される基板を前記下部電極上
に固定するサセプタとを備え、プロセスガスを前記エッ
チング処理室内に導入し、前記加工電極に所定の電圧を
印加することで、プラズマ化して前記サセプタ上の基板
を加工する半導体製造装置において、前記下部電極に印
加する電圧に対して、負の一定バイアスを加え、セルフ
バイアス電圧と同じように変動させることで、帯電した
パーティクルを前記下部電極へ向かわせ、前記パーティ
クルが前記基板上に落下することを防止することを特徴
とするものであり、
In a twenty-first aspect, an etching chamber and
A pair of processing electrodes consisting of an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode, and introducing a process gas into the etching processing chamber; In a semiconductor manufacturing apparatus for processing a substrate on the susceptor by applying a predetermined voltage to a processing electrode, a negative constant bias is applied to a voltage applied to the lower electrode, and a self-bias voltage and In the same manner, the charged particles are directed to the lower electrode, wherein the particles are prevented from falling on the substrate,

【0020】叉、第22態様は、前記パーティクルの発
生を検出するためのレーザ装置を設け、前記レーザ装置
のレーザ光を前記上部電極近傍に照射して、前記処理室
内のパーティクルの発生を検出すると共に、前記検出結
果に基づき前記パーティクル除去電極に負電圧を印加す
るための第3の制御手段を設けたことを特徴とするもの
であり、
According to a twenty-second aspect, a laser device for detecting the generation of the particles is provided, and a laser beam of the laser device is irradiated on the vicinity of the upper electrode to detect the generation of the particles in the processing chamber. And a third control unit for applying a negative voltage to the particle removing electrode based on the detection result is provided.

【0021】叉、第23態様は、前記パーティクル除去
電極は、導電性の板体で形成したことを特徴とするもの
であり、叉、第24態様は、前記パーティクル除去電極
は、導電性を有する格子状をなした電極であることを特
徴とするものであり、叉、第25態様は、前記負電圧
は、エッチング終了後に印加されることを特徴とするも
のであり、叉、第26態様は、前記負電圧は、前記基板
搬送中に印加されることを特徴とするものである。
In a twenty-third aspect, the particle removing electrode is formed of a conductive plate. In a twenty-fourth aspect, the particle removing electrode has conductivity. According to a twenty-fifth aspect, the negative electrode is a grid-shaped electrode, and the negative voltage is applied after the end of etching. The negative voltage is applied during the transfer of the substrate.

【0022】叉、本発明に係わる半導体製造装置のパー
ティクル除去方法の第4態様は、エッチング処理室と、
この処理室内に設置された上部電極と下部電極とからな
る一対の加工電極と、加工される基板を前記下部電極上
に固定するサセプタとを備え、プロセスガスを前記エッ
チング処理室内に導入し、前記加工電極に所定の電圧を
印加することで、プラズマ化して前記サセプタ上の基板
を加工する半導体製造装置において、前記処理室内にパ
ーティクル除去用のパーティクル除去電極を設け、前記
基板のエッチング終了後、パーティクル除去電極に負電
圧を印加することで、前記処理室内の帯電したパーティ
クルを前記パーティクル除去電極に導き、又は、パーテ
ィクル除去電極に付着させることで、前記基板へのパー
ティクルの付着を防止したことを特徴とするものであ
り、
In a fourth aspect of the method for removing particles of a semiconductor manufacturing apparatus according to the present invention, an etching processing chamber,
A pair of processing electrodes consisting of an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode, and introducing a process gas into the etching processing chamber; In a semiconductor manufacturing apparatus for processing a substrate on the susceptor by applying a predetermined voltage to a processing electrode, a particle removing electrode for removing particles is provided in the processing chamber, and after the substrate is etched, the particles are removed. By applying a negative voltage to the removal electrode, the charged particles in the processing chamber are guided to the particle removal electrode, or adhered to the particle removal electrode, thereby preventing particles from adhering to the substrate. And

【0023】叉、第5態様は、前記パーティクル除去電
極へ負電圧を印加した後、処理室内のエッチングガスを
排気することを特徴とするものであり、叉、第6態様
は、エッチング処理室と、この処理室内に設置された上
部電極と下部電極とからなる一対の加工電極と、加工さ
れる基板を前記下部電極上に固定するサセプタとを備
え、プロセスガスを前記エッチング処理室内に導入し、
前記加工電極に所定の電圧を印加することで、プラズマ
化して前記サセプタ上の基板を加工する半導体製造装置
において、前記処理室のガス排気口内又は排気口近傍に
パーティクル除去用の電極を設け、この電極に負電圧を
印加することで、帯電したパーティクルを前記ガス排気
口方向に導く同時に、前記処理室内のエッチングガスを
排気することを特徴とするものであり、
According to a fifth aspect, a negative voltage is applied to the particle removing electrode, and then the etching gas in the processing chamber is exhausted. A pair of processing electrodes consisting of an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode, introducing a process gas into the etching processing chamber,
By applying a predetermined voltage to the processing electrode, in a semiconductor manufacturing apparatus for processing a substrate on the susceptor by forming a plasma, a particle removing electrode is provided in or near a gas exhaust port of the processing chamber. By applying a negative voltage to the electrode, while guiding the charged particles in the direction of the gas exhaust port, it is characterized by exhausting the etching gas in the processing chamber,

【0024】叉、第7態様は、エッチング処理室と、こ
の処理室内に設置された上部電極と下部電極とからなる
一対の加工電極と、加工される基板を前記下部電極上に
固定するサセプタとを備え、プロセスガスを前記エッチ
ング処理室内に導入し、前記加工電極に所定の電圧を印
加することで、プラズマ化して前記サセプタ上の基板を
加工する半導体製造装置において、前記処理室のガス排
気口を導電性の部材で形成し、この排気口に負電圧を印
加することで、帯電したパーティクルを前記ガス排気口
方向に導く同時に、前記処理室内のエッチングガスを排
気することを特徴とするものであり、
According to a seventh aspect, an etching processing chamber, a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode are provided. In a semiconductor manufacturing apparatus for introducing a process gas into the etching processing chamber and applying a predetermined voltage to the processing electrode to generate a plasma and process the substrate on the susceptor, a gas exhaust port of the processing chamber is provided. Is formed of a conductive member, and by applying a negative voltage to the exhaust port, the charged particles are guided toward the gas exhaust port, and simultaneously, the etching gas in the processing chamber is exhausted. Yes,

【0025】叉、第8態様は、エッチング処理室と、こ
の処理室内に設置された上部電極と下部電極とからなる
一対の加工電極と、加工される基板を前記下部電極上に
固定するサセプタとを備え、プロセスガスを前記エッチ
ング処理室内に導入し、前記加工電極に所定の電圧を印
加することで、プラズマ化して前記サセプタ上の基板を
加工する半導体製造装置において、生成されるプラズマ
の大きさを前記基板よりも大きくはみ出させることで、
前記処置室内のパーティクルを前記プラズマの周辺部に
沿って落下せしめ、前記基板へのパーティクルの付着を
防止したことを特徴とするものである。
According to an eighth aspect, there is provided an etching processing chamber, a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode. In a semiconductor manufacturing apparatus for introducing a process gas into the etching chamber and applying a predetermined voltage to the processing electrode to generate a plasma and process the substrate on the susceptor, the magnitude of the generated plasma By protruding larger than the substrate,
Particles in the treatment room are caused to fall along a peripheral portion of the plasma to prevent particles from adhering to the substrate.

【0026】[0026]

【発明の実施の形態】本発明に係わる半導体製造装置の
パーティクル除去装置は、上部電極と下部電極間に高周
波電圧を印加して処理室内をプラズマ化することで前記
処理室内の基板を加工すると共に、前記基板を覆うカバ
ーを設け、このカバーを閉状態にすることで前記基板を
覆い、処理室内のパーティクルが前記基板に付着するこ
とを防止した半導体製造装置において、前記カバーの駆
動タイミングを制御する第1の制御手段を設け、この制
御手段が前記高周波電圧の印加を停止する直前に前記カ
バーを開状態から閉状態に制御することを特徴とするも
のであり、又、前記半導体製造装置に設けられた基板の
搬送装置の搬送動作に同期させて前記カバーを閉状態か
ら開状態に制御することを特徴とするものである。従っ
て、パーティクルが発生する直前にカバーを駆動して基
板を覆うから、パーティクルの基板への付着を効果的に
防止する。更に、カバーに適当な電位を付与すること
で、カバーが集塵作用を有するようになるから、より効
果的にパーティクルの基板への付着を防止できる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A particle removing apparatus of a semiconductor manufacturing apparatus according to the present invention processes a substrate in a processing chamber by applying a high-frequency voltage between an upper electrode and a lower electrode to convert the processing chamber into plasma. Providing a cover that covers the substrate, and controlling the drive timing of the cover in a semiconductor manufacturing apparatus that covers the substrate by closing the cover and prevents particles in a processing chamber from adhering to the substrate. A first control unit, wherein the control unit controls the cover from an open state to a closed state immediately before stopping the application of the high-frequency voltage; The cover is controlled from the closed state to the open state in synchronization with the transport operation of the transported substrate transport device. Therefore, the cover is driven just before the particles are generated to cover the substrate, so that the particles are effectively prevented from adhering to the substrate. Further, by applying an appropriate potential to the cover, the cover has a dust collecting action, so that the particles can be more effectively prevented from adhering to the substrate.

【0027】次に、本発明の他の実施の形態について説
明する。図21に、プラズマ中でのパーティクルの振る
舞いを捉えた写真を、装置の模式図に挿入した図を示
す。この図の右端がプロセス装置の中央付近に相当し、
左端がプロセス装置の壁付近に相当する。パーティクル
は、図21の上部電極近傍のシース領域にトラップさ
れ、プラズマが切れた瞬間に、アフターグロープラズマ
のポテンシャルを感じて、上部電極付近では、外側の壁
の方向へと飛んでいくが、チャンバの中央付近では、プ
ラズマの外側に沿って、下方へと落下し、下部電極すな
わちウェハ近傍では、負の電位を持つセルフバイアス電
圧によって、ウェハ方向へと飛んでいくことがわかる。
これらの結果から、パーティクルは正に帯電しており、
このことを利用して、パーティクルを静電誘導的に除去
する手法が本発明の根拠となっている。
Next, another embodiment of the present invention will be described. FIG. 21 shows a photograph in which the behavior of particles in plasma is captured in a schematic diagram of the apparatus. The right end of this figure corresponds to the vicinity of the center of the process equipment,
The left end corresponds to the vicinity of the wall of the process device. Particles are trapped in the sheath region near the upper electrode in FIG. 21 and, at the moment when the plasma is cut off, feel the potential of the afterglow plasma, and fly near the upper electrode toward the outer wall. It can be seen that near the center of the plasma, it falls downward along the outside of the plasma, and near the lower electrode, ie, the wafer, it flies toward the wafer by a self-bias voltage having a negative potential.
From these results, the particles are positively charged,
Utilizing this, a method of electrostatically removing particles is the basis of the present invention.

【0028】次に、エッチング装置を稼働中に発生する
パーティクルの数と、そのときの装置の稼働状態との関
係の例を図9(b)に示す。なお、図9(a)に示す装
置は、平行平板型の加工用電極を備えた従来のエッチン
グ装置である。図9(b)は、1枚の基板を処理するサ
イクルを表している。搬送口から基板が処理室内に搬送
されると、プロセスガスを供給し、処理室内の圧力が規
定値となったところで高周波電圧を印加し、プラズマを
発生させて基板をエッチングする。この時、基板は下部
加工電極上のサセプタに固定される。エッチング終了
後、高周波電圧、プロセスガス、基板の静電吸着を同時
に停止する。数秒後、プロセスガスの速やかな排出を目
的として、エッチングに寄与しない不活性ガスをパージ
ガスとして一定時間供給するため、処理室内の圧力が上
昇する。処理が終了した基板は、搬送口より処理室外へ
搬送される。図中、楕円で表したパーティクルPの数
は、エッチング装置の処理室にレーザ光を導入して基板
上空を照射し、レーザ光を横切ったパーティクルからの
散乱光をCCDカメラで撮影し、同時にエッチング装置
の稼働状態を示す信号を取り込んで得られた結果であ
り、基板25枚を処理した場合の積算値である。
Next, FIG. 9B shows an example of the relationship between the number of particles generated during the operation of the etching apparatus and the operating state of the apparatus at that time. The apparatus shown in FIG. 9A is a conventional etching apparatus provided with a parallel plate type processing electrode. FIG. 9B shows a cycle for processing one substrate. When the substrate is transferred into the processing chamber from the transfer port, a process gas is supplied, and when the pressure in the processing chamber reaches a specified value, a high-frequency voltage is applied to generate plasma and etch the substrate. At this time, the substrate is fixed to the susceptor on the lower processing electrode. After the etching, the high frequency voltage, the process gas, and the electrostatic attraction of the substrate are simultaneously stopped. After a few seconds, an inert gas not contributing to the etching is supplied as a purge gas for a certain period of time for the purpose of quickly discharging the process gas, so that the pressure in the processing chamber increases. The substrate after the processing is transferred out of the processing chamber through the transfer port. In the figure, the number of particles P represented by an ellipse is obtained by irradiating a laser beam into the processing chamber of the etching apparatus to irradiate the space above the substrate, photographing the scattered light from the particles crossing the laser light with a CCD camera, and simultaneously etching This is a result obtained by capturing a signal indicating the operation state of the apparatus, and is an integrated value when 25 substrates are processed.

【0029】図9(b)より、エッチング中のパーティ
クルP発生は装置の稼働状態に明確に対応している。即
ち、エッチング中はパーティクルがほとんど発生してい
ないが、エッチング終了時に一時に多くのパーティクル
が発生し、また、パージガスの導入時にパーティクルの
発生する頻度が高い。パーティクルからの散乱光が捉え
られた画像を詳細に調べると、エッチング終了時のパー
ティクルの飛跡は基板に向かう傾向があり、パージガス
導入時は排気口方向へ向かう傾向があった。以上のこと
から、エッチング中は浮遊していたパーティクルが、エ
ッチング終了時に高周波電源が停止したために落下し、
プロセスガスの粘性流が小さいために、完全に除電され
ていない基板に向かって飛来すると考えられる。しか
し、エッチング終了の数秒後にはパージガスが導入さ
れ、パーティクルはパージガスとともに排気口に向かう
と考えられる。
From FIG. 9B, the generation of the particles P during the etching clearly corresponds to the operation state of the apparatus. That is, almost no particles are generated during the etching, but many particles are generated at the end of the etching at one time, and the frequency of generation of the particles is high when the purge gas is introduced. When the image in which the scattered light from the particles was captured was examined in detail, it was found that the tracks of the particles at the end of the etching tended toward the substrate, and tended toward the exhaust port when the purge gas was introduced. From the above, the particles floating during the etching fall because the high-frequency power supply was stopped at the end of the etching,
It is considered that because of the small viscous flow of the process gas, the process gas flies toward a substrate that has not been completely neutralized. However, several seconds after the end of the etching, the purge gas is introduced, and the particles are considered to head to the exhaust port together with the purge gas.

【0030】本発明では、電圧の停止時にウェハ上にカ
バーをする、または、処理室内のパーティクルが正に帯
電していることを利用し、導電性の板やグリッドなどに
負の電位を与えることで、発生したパーティクルをトラ
ップ、または排気口方向へ移動させ、基板上に到達する
ことを防止するものである。
According to the present invention, a cover is provided on a wafer when the voltage is stopped, or a negative potential is applied to a conductive plate or grid by utilizing the fact that particles in a processing chamber are positively charged. Thus, the generated particles are moved toward the trap or the exhaust port, and are prevented from reaching the substrate.

【0031】[0031]

【実施例】以下に、本発明に係わる半導体製造装置とそ
の制御方法の具体例を図面を参照しながら詳細に説明す
る。図1(a)は、本発明に係わる半導体製造装置の具
体例の構造を示す図であって、これらの図には、上部電
極2200と下部電極2300間に高周波電圧を印加し
て処理室2100内をプラズマ化することで基板300
0を加工すると共に、前記基板3000を覆うカバー3
600を設け、このカバー3600を閉状態にすること
で前記基板3000を覆い、パーティクルが前記基板3
000に付着するのを防止した半導体製造装置4000
において、
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific examples of a semiconductor manufacturing apparatus and a control method thereof according to the present invention will be described in detail with reference to the drawings. FIG. 1A is a diagram showing the structure of a specific example of a semiconductor manufacturing apparatus according to the present invention. In these figures, a high-frequency voltage is applied between an upper electrode 2200 and a lower electrode 2300 to process a chamber 2100. By converting the inside into a plasma, the substrate 300
0 and a cover 3 for covering the substrate 3000
600, and the cover 3600 is closed to cover the substrate 3000, and particles
Semiconductor manufacturing equipment 4000 which is prevented from adhering to
At

【0032】前記カバー3600の駆動タイミングを制
御する第1の制御手段200を設け、この制御手段20
0が前記高周波電圧の印加を停止する直前に前記カバー
3600を開状態から閉状態に制御する半導体製造装置
4000が示され、又、前記半導体製造装置4000に
設けられた基板の搬送装置1600の搬送動作に同期さ
せて前記カバー3600を閉状態から開状態に制御する
ことを特徴とする半導体製造装置4000が示されてい
る。
A first control means 200 for controlling the drive timing of the cover 3600 is provided.
0 indicates the semiconductor manufacturing apparatus 4000 that controls the cover 3600 from the open state to the closed state just before stopping the application of the high-frequency voltage, and the transfer of the substrate transfer apparatus 1600 provided in the semiconductor manufacturing apparatus 4000. The semiconductor manufacturing apparatus 4000 is characterized in that the cover 3600 is controlled from the closed state to the open state in synchronization with the operation.

【0033】図1(b)は、本発明のプラズマエッチン
グ装置の全体の構成を示すブロック図であり、カバー3
600の駆動装置400、処理室内へエッチングガスを
供給するエッチングガス供給装置1200、エッチング
ガスを排出するためのパージガスを供給するパージガス
供給装置1300、処理室内の真空度を調整するための
真空度調整装置1400、処理室内のガスを排出するた
めのガス排出装置1500、基板の搬送をする基板搬送
装置1600、プラズマ生成用の高周波電源装置240
0、基板を固定するための静電チャック用の直流電源2
600をマイクロコンピュータ又はシーケンサ等の制御
装置1700で制御し、基板3000に所定の加工が施
されるように構成尾している。なお、第1の制御手段2
00、第2の制御手段300は制御装置1700内に含
まれている。このように、本発明に用いられる半導体製
造装置は、カバー3600の制御を除く構成は従来の構
成と同じである。
FIG. 1B is a block diagram showing the overall structure of the plasma etching apparatus according to the present invention.
600, a driving device 400, an etching gas supply device 1200 for supplying an etching gas into the processing chamber, a purge gas supply device 1300 for supplying a purge gas for discharging the etching gas, and a vacuum adjusting device for adjusting the degree of vacuum in the processing chamber. 1400, a gas discharge device 1500 for discharging gas in a processing chamber, a substrate transfer device 1600 for transferring a substrate, a high-frequency power supply device 240 for plasma generation
0, DC power supply 2 for electrostatic chuck for fixing substrate
The controller 600 is controlled by a control device 1700 such as a microcomputer or a sequencer, so that a predetermined process is performed on the substrate 3000. The first control means 2
00, the second control means 300 is included in the control device 1700. As described above, the configuration of the semiconductor manufacturing apparatus used in the present invention except for the control of the cover 3600 is the same as the conventional configuration.

【0034】図9(b)は、プラズマエッチング中に発
生するパーティクルPの数と、エッチング装置の稼働状
態との関係を示すものである。図中、楕円で表したパー
ティクルPの数は、エッチング装置の処理室2100に
レーザ光を導入して基板3000上空を照射し、レーザ
光を横切ったパーティクルPらの散乱光をCCDカメラ
で撮影し、同時にエッチング装置の稼働状態を示す信号
を取り込んで得られた結果であり、基板25枚を処理し
た場合の積算値である。エッチング中のパーティクルP
の発生は、装置の稼働状態に明確に対応している。即
ち、エッチング中はパーティクルがほとんど発生してい
ないが、エッチング終了時に多くのパーティクルが発生
し、また、パージガスの導入時にパーティクルの発生す
る頻度が高い。
FIG. 9B shows the relationship between the number of particles P generated during plasma etching and the operating state of the etching apparatus. In the figure, the number of particles P represented by ellipses is obtained by irradiating a laser beam into the processing chamber 2100 of the etching apparatus, irradiating the space above the substrate 3000, and photographing the scattered light of the particles P and the like crossing the laser beam with a CCD camera. Is a result obtained by simultaneously capturing a signal indicating the operating state of the etching apparatus, and is an integrated value when 25 substrates are processed. Particle P during etching
Occurrence clearly corresponds to the operating state of the device. That is, almost no particles are generated during the etching, but many particles are generated at the end of the etching, and the frequency of generation of the particles is high when the purge gas is introduced.

【0035】一方、パーティクルからの散乱光が捉えら
れた画像を詳細に調べると、エッチング終了時のパーテ
ィクルの飛跡は基板に向かう傾向があり、パージガス導
入時は排気口方向へ向かう傾向があった。以上のことか
ら、エッチング中は浮遊していたパーティクルが、エッ
チング終了時に高周波電源が停止したために落下し、プ
ロセスガスの粘性流が小さいために、完全に除電されて
いない基板に向かって飛来すると考えられる。しかし、
エッチング終了の数秒後にはパージガスが導入され、パ
ーティクルはパージガスとともに排気口に向かうと考え
られる。
On the other hand, when the image in which the scattered light from the particles was captured was examined in detail, the trace of the particles at the end of etching tended toward the substrate, and tended toward the exhaust port when the purge gas was introduced. From the above, it is considered that particles that floated during etching fall due to the stop of the high-frequency power supply at the end of etching, and fly toward a substrate that has not been completely neutralized because the viscous flow of the process gas is small. Can be But,
A few seconds after the end of the etching, a purge gas is introduced, and the particles are considered to head to an exhaust port together with the purge gas.

【0036】下記の具体例は上記知見に基づき発明され
たものである。下記の具体例1乃至具体例16は、すべ
て高周波電源を使用した、RFプラズマCVD装置、R
Fプラズマエッチング装置、RFプラズマスパッタリン
グ装置において、共通に適用可能である。ここでは、特
に明記しない限り、RFプラズマエッチング装置につい
て説明をするが、その他のRFプロセス装置について
も、同様である。
The following specific examples have been invented based on the above findings. The following specific examples 1 to 16 are RF plasma CVD apparatuses, R
The present invention can be commonly applied to an F plasma etching apparatus and an RF plasma sputtering apparatus. Here, an RF plasma etching apparatus will be described unless otherwise specified, but the same applies to other RF processing apparatuses.

【0037】(第1の具体例)本発明の第1の具体例の
カバー動作タイミングのフローを図3(a)に示す。高
周波電圧を停止する直前t1に基板3000を覆うカバ
ー3600を閉じ、高周波電圧が停止した瞬間に 基板
3000に向かって落下するパーティクルをカバー36
00で受け止める。カバー3600はパーティクル発生
頻度の高いパージガス導入の間は閉じ、パージガスの導
入の停止後、処理の終了した基板が処理室2100外へ
搬送される直前t2にカバーを開く。このように、多く
のパーティクルPが基板に落下している間、カバー36
00は閉状態にあるから、確実に基板3000を覆い、
パーティクルPが付着するのを防止する。カバーの形状
は一枚の板状であっても、カメラのシャッターのような
複数の羽根状でもよい。また、本発明を適用する半導体
製造装置は、従来例のようなプラズマエッチング装置に
限らず、プラズマCVD装置などプラズマを用いて加工
する装置に適用できる。なお、カバーを開くタイミング
としては、図3(b)のように、処理の終了した基板が
処理室2100外へ搬送される直後t21でもよい。
(First Embodiment) FIG. 3A shows a flow of a cover operation timing according to a first embodiment of the present invention. Immediately before the high frequency voltage stops, the cover 3600 covering the substrate 3000 is closed at t1, and the particles falling toward the substrate 3000 at the moment when the high frequency voltage stops are covered.
00 is accepted. The cover 3600 is closed during the introduction of the purge gas with a high particle generation frequency. After the introduction of the purge gas is stopped, the cover is opened at t2 immediately before the processed substrate is transported out of the processing chamber 2100. In this manner, while many particles P are falling on the substrate, the cover 36
00 is in the closed state, so it surely covers the substrate 3000,
Prevents particles P from adhering. The shape of the cover may be a single plate or a plurality of blades such as a camera shutter. Further, the semiconductor manufacturing apparatus to which the present invention is applied is not limited to a plasma etching apparatus as in the conventional example, but can be applied to an apparatus that processes using plasma such as a plasma CVD apparatus. The timing of opening the cover may be t21 immediately after the processed substrate is transported out of the processing chamber 2100 as shown in FIG. 3B.

【0038】(第2の具体例)本発明の第2の具体例で
あるカバー動作タイミングのフローを図4に示す。高周
波電圧を停止する直前t1に基板3000を覆うカバー
3600を閉じ、高周波電圧が停止した瞬間に基板に向
かって落下するパーティクルPをカバー3600で受け
止める。処理の終了した基板3000が処理室2100
外へ搬送された後、次の基板が処理室内に搬送される直
前t3にカバーを開く。こうして、カバーを動作させる
ことにより落下するパーティクルが基板に付着すること
を防止する。
(Second Specific Example) FIG. 4 shows a flow of cover operation timing according to a second specific example of the present invention. The cover 3600 covering the substrate 3000 is closed at t1 immediately before stopping the high-frequency voltage, and the particles P falling toward the substrate at the moment when the high-frequency voltage stops are received by the cover 3600. The processed substrate 3000 is placed in the processing chamber 2100.
After being transported outside, the cover is opened at t3 immediately before the next substrate is transported into the processing chamber. In this way, it is possible to prevent particles falling by operating the cover from adhering to the substrate.

【0039】(第3の具体例)本発明の第3の具体例で
あるカバー動作タイミングのフローを図5に示す。高周
波電圧を印加する直前t4に基板を覆うカバーを開き、
高周波電圧が停止する直前t1にカバーを閉じる。エッ
チング処理をしていないときはカバー3600を閉める
ことで、上部加工電極2200や処理室2100内壁か
ら剥離し落下するパーティクルをカバーで受け止め、パ
ーティクルが基板に付着することを防止する。なお、上
記のように構成する他、カバー3600が閉状態になっ
たことを検出する検出手段を設け、この検出手段の検出
結果により、高周波電源2400をオフにするように構
成してもよい。
(Third Specific Example) FIG. 5 shows a flow of cover operation timing according to a third specific example of the present invention. Immediately before applying the high-frequency voltage, at t4, open the cover that covers the substrate,
The cover is closed at t1 immediately before the high frequency voltage stops. When the etching process is not performed, the cover 3600 is closed, so that the particles that separate and fall from the upper processing electrode 2200 or the inner wall of the processing chamber 2100 are received by the cover, thereby preventing the particles from adhering to the substrate. In addition to the above-described configuration, a detection unit that detects that the cover 3600 has been closed may be provided, and the high-frequency power supply 2400 may be turned off based on the detection result of the detection unit.

【0040】(第4の具体例)本発明の第4の具体例で
あるカバー電位変化タイミングのフローを図6(a)に
示す。本発明の第1から第3までの具体例に加え、更
に、高周波電圧の印加を停止する直前t5からパージガ
スの導入の開始から数秒間の時間t6まで、カバー36
00に電位を与える。パーティクルは、高周波電圧の印
加を停止した直後にも、静電チャックの残留電荷で帯電
した基板に向かって落下することから、カバーの電位は
下部電極2300のセルフバイアス電位と同等か、符号
が一致して、且つ、絶対値がセルフバイアス電位より大
きい値を選ぶとよい。高周波電圧の印加を停止した直後
に発生するパーティクルは、カバー3600に向かって
落下し吸着する。パージガスを導入後に発生するパーテ
ィクルは、パージガスに流され排気口2200に向かっ
て落下するので、基板上に付着しない。カバー3600
の材質に関しては、処理室2100内壁と同じ伝導性の
ある材質、例えば、アルミ合金でもよく、又、発生する
パーティクルを減らすために金属電極の表面を酸化アル
ミニウムや酸化シリコンで覆ってもよい。なお、図6
(b)に示したように、パージガスが導入される直前t
61で、電位を付与するように構成しても良い。
(Fourth Specific Example) FIG. 6A shows a flow of cover potential change timing according to a fourth specific example of the present invention. In addition to the first to third embodiments of the present invention, the cover 36 is further provided from t5 immediately before stopping the application of the high-frequency voltage to time t6 of several seconds from the start of the introduction of the purge gas.
00 is given an electric potential. Even after the application of the high-frequency voltage is stopped, the particles fall toward the substrate charged with the residual charge of the electrostatic chuck. Therefore, the potential of the cover is equal to the self-bias potential of the lower electrode 2300, or the sign is one. It is preferable to select a value whose absolute value is larger than the self-bias potential. Particles generated immediately after stopping the application of the high-frequency voltage drop toward the cover 3600 and are attracted. Particles generated after the introduction of the purge gas are flown by the purge gas and fall toward the exhaust port 2200, and do not adhere to the substrate. Cover 3600
The material may be the same conductive material as the inner wall of the processing chamber 2100, for example, an aluminum alloy, or the surface of the metal electrode may be covered with aluminum oxide or silicon oxide to reduce particles generated. FIG.
As shown in (b), just before the purge gas is introduced, t
At 61, an arrangement may be made to apply a potential.

【0041】(第5の具体例)本発明の第5の具体例で
あるカバー電位変化タイミングのフローを図7に示す。
本発明の第2と第3の具体例(図4、5)において、高
周波電圧の印加を停止する直前t7から処理の終わった
基板を処理室から搬出終了する時間t8まで、カバーに
電位を与える。カバーの電位は、下部電極2300のセ
ルフバイアス電位と同等か、符号が一致して絶対値がセ
ルフバイアス電位より大きい値を選ぶとよい。高周波電
圧の印加を停止した直後から搬送口が開くまで発生する
パーティクルはカバーに集塵され、基板上に付着しな
い。
(Fifth Embodiment) FIG. 7 shows a flow of a cover potential change timing according to a fifth embodiment of the present invention.
In the second and third specific examples (FIGS. 4 and 5) of the present invention, a potential is applied to the cover from t7 immediately before stopping the application of the high-frequency voltage to time t8 when the unloading of the processed substrate from the processing chamber is completed. . It is preferable that the potential of the cover be equal to the self-bias potential of the lower electrode 2300 or a value whose sign matches and whose absolute value is larger than the self-bias potential. Particles generated from immediately after the application of the high-frequency voltage is stopped until the transfer port is opened are collected on the cover and do not adhere to the substrate.

【0042】(第6の具体例)本発明の第6の具体例で
あるカバー電位変化タイミングのフローを図8に示す。
本発明の第2、第3の具体例(図4、5)において、カ
バーを閉じはじめてからカバーを開くまで、カバーに電
位を与える。高周波電圧の印加中はカバー3600と下
部加工電極2300とを同電位にすることで、基板30
00とカバー3600の間では放電せず、基板の損傷や
カバーと基板の間でのパーティクルの発生を防止するこ
とができる。そして、高周波電圧の印加を停止した後
は、カバーの電位はセルフバイアス電位と同等か、符号
が一致して絶対値がセルフバイアス電位より大きい電位
を与える。なお、第1の具体例に、この具体例を適用し
ても良い。
(Sixth Embodiment) FIG. 8 shows a flow of a cover potential change timing according to a sixth embodiment of the present invention.
In the second and third specific examples (FIGS. 4 and 5) of the present invention, a potential is applied to the cover from when the cover starts to be closed until the cover is opened. During the application of the high-frequency voltage, the cover 3600 and the lower processing electrode 2300 are set to the same potential, so that the substrate 30
No electric discharge occurs between the cover and the cover 3600, so that damage to the substrate and generation of particles between the cover and the substrate can be prevented. Then, after the application of the high-frequency voltage is stopped, the potential of the cover is equal to the self-bias potential, or the potential coincides with the sign and a potential whose absolute value is larger than the self-bias potential is applied. Note that this specific example may be applied to the first specific example.

【0043】(第7の具体例)一般に半導体製造工場で
用いられているエッチング装置の代表的な稼働状態の1
サイクルを図10に示す。エッチングは、基板と対向す
る上部電極兼ガス吹き出し板から塩素などの反応性の高
いプロセスガスを処理室内に導入し、一定圧力となった
ところで電極間に電圧を印加しプロセスガスをプラズマ
化してなされる。エッチングが終了すれば、高周波電圧
の印加とプロセスガスの導入を同時に停止し、数秒後に
反応性の低いハロゲンガスなどをパージガスとして導入
する。図11に示した本発明の第7の具体例のエッチン
グ装置では、エッチング終了時に、プロセスガスの供給
を停止する。この時、パーティクルは、正に帯電してい
ることがわかっており、これを利用し、処理室2100
内の上部電極2200と下部電極2300間に設けた導
電性のパーティクル除去電極11に負電位を与えること
によって、パーティクルを強制的に除去する。パーティ
クル除去電極11の形状については、プロセスに影響を
与えない限り、板又は格子状等の既存のどのような形状
を用いてもよい。高周波電圧の停止した瞬間に落下する
多数のパーティクルは、パーティクル除去電極11にト
ラップされ、基板3000への到達が防止される。な
お、エッチングの終了に同期して、電極11に負電位を
与える負電源410の電源制御手段420を設けるよう
に構成しても良い。
(Seventh Specific Example) One of the typical operating states of an etching apparatus generally used in a semiconductor manufacturing plant
The cycle is shown in FIG. Etching is performed by introducing a highly reactive process gas such as chlorine into the processing chamber from the upper electrode / gas blow-out plate facing the substrate, and applying a voltage between the electrodes when the pressure reaches a certain level, thereby converting the process gas into plasma. You. When the etching is completed, the application of the high-frequency voltage and the introduction of the process gas are simultaneously stopped, and after a few seconds, a halogen gas or the like having low reactivity is introduced as a purge gas. In the etching apparatus according to the seventh embodiment of the present invention shown in FIG. 11, the supply of the process gas is stopped when the etching is completed. At this time, it is known that the particles are positively charged.
By applying a negative potential to the conductive particle removing electrode 11 provided between the upper electrode 2200 and the lower electrode 2300 inside, the particles are forcibly removed. As for the shape of the particle removing electrode 11, any existing shape such as a plate or a lattice may be used as long as the process is not affected. Many particles that fall at the moment when the high-frequency voltage stops are trapped by the particle removing electrode 11, and are prevented from reaching the substrate 3000. Note that the power supply control means 420 of the negative power supply 410 for applying a negative potential to the electrode 11 may be provided in synchronization with the end of the etching.

【0044】(第8の具体例)図12は、防着シールド
を用いて、パーティクルをトラップする機能を組み込ん
だエッチング装置である。半導体製造装置において、処
理中に発生する堆積物をチャンバ壁に付着させないため
の防着シールド板12がしばしば使用される。この防着
シールド板12は、加工電極2200、2300と処理
室2100側壁との間に設けられ、堆積物をこの防着シ
ールド板12に意図的に堆積させ、防着シールド板12
を交換することで、チャンバ内の清掃回数を低減するこ
とができるようにしたものである。防着シールド12は
導電性の金属などで作成されている場合が多く、この防
着シールド12をチャンバと電気的に絶縁状態にし、エ
ッチング終了時にプロセスガスの供給を停止し、防着シ
ールド12に負電位を与える。高周波電圧の停止した瞬
間に落下する多数の正帯電しているパーティクルは、負
電位を持っている防着シールド板12の電位ポテンシャ
ルによって引き寄せられ、最終的に防着シールド板12
の壁面にトラップされ、基板3000への到達が防止さ
れる。
(Eighth Specific Example) FIG. 12 shows an etching apparatus incorporating a function of trapping particles by using a deposition shield. In a semiconductor manufacturing apparatus, a shield plate 12 for preventing deposits generated during processing from adhering to a chamber wall is often used. The deposition shield plate 12 is provided between the processing electrodes 2200 and 2300 and the side wall of the processing chamber 2100, and deposits are intentionally deposited on the deposition shield plate 12, and the deposition shield plate 12
The number of times of cleaning the inside of the chamber can be reduced by replacing. In many cases, the deposition shield 12 is made of a conductive metal or the like, and the deposition shield 12 is electrically insulated from the chamber. Apply a negative potential. A large number of positively charged particles falling at the moment when the high-frequency voltage stops are attracted by the potential potential of the deposition shield plate 12 having a negative potential, and finally the deposition shield plate 12 has a negative potential.
And is prevented from reaching the substrate 3000.

【0045】(第9の具体例)図13は、導電性を有す
るグリッド13を用いて、パーティクルをトラップする
機能を組み込んだエッチング装置である。即ち、グリッ
ド13を、加工電極2200、2300と処理室210
0側壁との間に設け、グリッド13をチャンバと電気的
に絶縁するように設置し、エッチング終了時にプロセス
ガスの供給を停止し、グリッド13に負電位を与える。
高周波電圧の停止した瞬間に落下する多数の正帯電して
いるパーティクルは、負電位を持っているグリッド13
の電位ポテンシャルによって引き寄せられ、最終的にク
リッド13にトラップされ、基板への到達が防止され
る。
(Ninth Specific Example) FIG. 13 shows an etching apparatus incorporating a function of trapping particles by using a grid 13 having conductivity. That is, the grid 13 is connected to the processing electrodes 2200 and 2300 and the processing chamber 210.
The grid 13 is provided so as to be electrically insulated from the chamber. When the etching is completed, the supply of the process gas is stopped, and a negative potential is applied to the grid 13.
A large number of positively charged particles falling at the moment when the high-frequency voltage stops are converted to a grid 13 having a negative potential.
And is finally trapped by the lid 13 to prevent it from reaching the substrate.

【0046】(第10の具体例)図14は、処理室の下
部に設けたガス排気口14を導電性部材、例えば、金属
で形成し、このガス排気口14を電気的に絶縁状態にす
ることによって、パーティクルを排気口に導き、更に、
強制的に排気することで、パーティクルが基板上に落下
しないようにしたエッチング装置である。即ち、エッチ
ング終了時にプロセスガスの供給を停止すると、排気口
14に負電位が与えられ、これによって、高周波電圧の
停止した瞬間に落下する多数の正に帯電しているパーテ
ィクルは、負電位を持っている排気口14の電位ポテン
シャルによって引き寄せられ、最終的に排気され、基板
への到達が防止されるものである。
FIG. 14 shows a gas exhaust port 14 provided at the lower part of the processing chamber made of a conductive material, for example, metal, and this gas exhaust port 14 is electrically insulated. By doing so, the particles are guided to the exhaust port,
This is an etching apparatus in which particles are prevented from falling onto a substrate by forcibly exhausting gas. That is, when the supply of the process gas is stopped at the end of the etching, a negative potential is given to the exhaust port 14, whereby a large number of positively charged particles falling at the moment when the high frequency voltage stops have a negative potential. The gas is drawn by the potential potential of the exhaust port 14 and finally exhausted, and is prevented from reaching the substrate.

【0047】(第11の具体例)図15は、ガス排気口
14近傍に導電性を有するグリッド13を設け、このグ
リッド13でパーティクルをトラップするようにしたエ
ッチング装置である。即ち、グリッド13をチャンバと
電気的に絶縁するように排気口14の前に設置し、エッ
チング終了時にプロセスガスの供給を停止し、グリッド
13に負電位を与える。高周波電圧の停止した瞬間に落
下する多数の正帯電しているパーティクルは、負電位を
持っているグリッド13の電位ポテンシャルによって引
き寄せられ、最終的にクリッド13にトラップされる
か、叉は排気口14から排気され、基板への到達が防止
される。
(Eleventh Specific Example) FIG. 15 shows an etching apparatus in which a grid 13 having conductivity is provided near a gas exhaust port 14 and particles are trapped by the grid 13. That is, the grid 13 is installed in front of the exhaust port 14 so as to be electrically insulated from the chamber, and when the etching is completed, the supply of the process gas is stopped, and a negative potential is applied to the grid 13. Many positively charged particles falling at the moment when the high-frequency voltage stops are attracted by the potential potential of the grid 13 having a negative potential, and finally trapped by the grid 13 or the exhaust port 14. , And is prevented from reaching the substrate.

【0048】(第12の具体例)図16に、第12の具
体例を示す。導電性を有するグリッド13を上部電極2
200と下部電極2300の間に設置し、電気的に浮い
た状態にしておく。こうすることで、プロセス中、即
ち、放電中は、グリッド13は、プラズマのポテンシャ
ルに追随し、フローティング状態となる。プロセス終了
時に、グリッド13に負電位を与えると、パーティクル
は、負電位を持っている電位ポテンシャルによって引き
寄せられるから、基板への到達が防止されるものであ
る。そして、この状態で半導体基板3000を搬送させ
る。
(Twelfth Specific Example) FIG. 16 shows a twelfth specific example. The conductive grid 13 is connected to the upper electrode 2.
It is installed between the lower electrode 200 and the lower electrode 2300 and kept electrically floating. By doing so, during the process, that is, during the discharge, the grid 13 follows the potential of the plasma and becomes in a floating state. When a negative potential is applied to the grid 13 at the end of the process, the particles are attracted by the potential potential having the negative potential, thereby preventing the particles from reaching the substrate. Then, the semiconductor substrate 3000 is transported in this state.

【0049】(第13の具体例)図17に、第13の具
体例を示す。本具体例では、半導体基板3000に対し
て、充分に大きいプラズマPZを発生させるようにした
ものである。プラズマPZは、上部電極2200と下部
電極2300の直径に応じて生成されるので、図17の
場合、基板3000よりも、かなり外側までプラズマが
生成されることになる。このように、プラズマPZを基
板3000よりも大きくはみ出させることによって、パ
ーティクルはプラズマPZの周辺部に沿って落下し、基
板3000上へパーティクルが落下することを防ぐこと
ができる。
(Thirteenth Specific Example) FIG. 17 shows a thirteenth specific example. In this specific example, a sufficiently large plasma PZ is generated for the semiconductor substrate 3000. Since the plasma PZ is generated in accordance with the diameters of the upper electrode 2200 and the lower electrode 2300, in the case of FIG. 17, the plasma is generated far outside the substrate 3000. As described above, by causing the plasma PZ to protrude more than the substrate 3000, particles can be prevented from falling along the peripheral portion of the plasma PZ and falling onto the substrate 3000.

【0050】(第14の具体例)図18に、第14の具
体例を示す。本具体例では、基板3000を囲むように
ドーナツ状の電極15を下部電極2300上に配置し、
電極15にセルフバイアス電圧よりも絶対値が大きい負
の電圧を引加する。この場合、印加する電圧は直流電圧
でよい。また、電圧をかける時期は、プロセスが終了し
て、プラズマ電源が切れた時におこなう。また、カソー
ド電極すなわち下部電極2300に印加する電圧に対し
て、負の一定バイアスを加えて、セルフバイアス電圧と
同じ変動をさせても良い。こうすることによって、正電
荷を持つパーティクルは、電極15へ誘導され、パーテ
ィクルが基板3000上へ落下することを防ぐことがで
きる。
(Fourteenth Specific Example) FIG. 18 shows a fourteenth specific example. In this specific example, a donut-shaped electrode 15 is arranged on the lower electrode 2300 so as to surround the substrate 3000,
A negative voltage having an absolute value larger than the self-bias voltage is applied to the electrode 15. In this case, the applied voltage may be a DC voltage. The voltage is applied when the process is completed and the plasma power is turned off. Further, a negative constant bias may be applied to the voltage applied to the cathode electrode, that is, the lower electrode 2300, to cause the same fluctuation as the self-bias voltage. By doing so, particles having a positive charge are guided to the electrode 15 and the particles can be prevented from falling onto the substrate 3000.

【0051】(第15の具体例)図19に、第15の具
体例を示す。この具体例では、処理室2100内に、パ
ーティクルの発生をモニタするためのレーザー装置を導
入したものである。ここで、レーザー光を通す場所は、
アノード電極、即ち、上部電極2200の近傍であり、
このように構成することで、上部電極2200付近で、
プラズマのシース付近にトラップされているパーティク
ルを早期に発見することができる。そして、パーティク
ルの発生を探知した後、電極15に負電圧を印加してパ
ーティクルを集塵し、基板3000上へのパーティクル
の落下を防止することができる。
(Fifteenth Specific Example) FIG. 19 shows a fifteenth specific example. In this specific example, a laser device for monitoring the generation of particles is introduced into the processing chamber 2100. Here, the place where the laser beam passes is
An anode electrode, that is, in the vicinity of the upper electrode 2200;
With this configuration, near the upper electrode 2200,
Particles trapped near the plasma sheath can be found at an early stage. Then, after detecting the generation of the particles, a negative voltage is applied to the electrode 15 to collect the particles and prevent the particles from falling onto the substrate 3000.

【0052】(第16の具体例)図20に、第16の具
体例を示す。この具体例では、上部電極2200と下部
電極2300との間にパーティクル除去電極15を設け
ると共に、パーティクル除去電極15近傍の処理室側壁
にゲートバルブ17を設置し、更にその外側には、真空
ポンプなどの排気系を接続する。そして、電極15に
は、負電圧がかけられるようにする。プロセスが終了
し、カソード電極、即ち、下部電極2300への電圧印
加がきれた時、電極15に負電圧を印加する。それによ
って、パーティクルは、ゲートバルブ17の方へと引き
寄せられる。このとき、同時にゲートバルブ17を開
き、パーティクルを排気することによって、基板300
0上へのパーティクルの落下を防ぐことができる。な
お、図19において、符号450は、処理室内のパーテ
ィクルの発生の検出結果に基づき、パーティクル除去電
極15に負電圧を印加するための第3の制御手段であ
る。上記の具体例1から具体例16は、すべて高周波電
源を使用した、RFプラズマCVD装置、RFプラズマ
エッチング装置、RFプラズマスパッタリング装置にお
いて、共通に適用可能であった。これに対して、下記の
具体例17から具体例32は、直流電源を使用した、D
CプラズマCVD装置、DCプラズマエッチング装置、
DCプラズマスパッタリング装置において、共通に適用
可能である。
(Sixteenth Specific Example) FIG. 20 shows a sixteenth specific example. In this specific example, the particle removing electrode 15 is provided between the upper electrode 2200 and the lower electrode 2300, the gate valve 17 is provided on the side wall of the processing chamber near the particle removing electrode 15, and a vacuum pump or the like is further provided outside the gate valve 17. Connect the exhaust system. Then, a negative voltage is applied to the electrode 15. When the process is completed and the voltage application to the cathode electrode, that is, the lower electrode 2300 is stopped, a negative voltage is applied to the electrode 15. Thereby, the particles are drawn toward the gate valve 17. At this time, the gate valve 17 is opened at the same time, and the particles are exhausted.
Particles can be prevented from falling on the zero. In FIG. 19, reference numeral 450 denotes third control means for applying a negative voltage to the particle removing electrode 15 based on the detection result of the generation of particles in the processing chamber. The specific examples 1 to 16 described above could be commonly applied to an RF plasma CVD apparatus, an RF plasma etching apparatus, and an RF plasma sputtering apparatus using a high-frequency power supply. In contrast, Specific Examples 17 to 32 below use a DC power supply,
C plasma CVD equipment, DC plasma etching equipment,
The present invention can be commonly applied to a DC plasma sputtering apparatus.

【0053】(第17の具体例)本発明の第17の具体
例のカバー動作タイミングのフローを図22に示す。直
流電圧を停止する直前t11に基板3000を覆うカバ
ー3600を閉じ、直流電圧が停止した瞬間に基板30
00に向かって落下するパーティクルをカバー3600
で受け止める。カバー3600はパーティクル発生頻度
の高いパージガス導入の間は閉じ、パージガスの導入の
停止後、処理の終了した基板が処理室2100外へ搬送
される直前t12にカバーを開く。このように、多くの
パーティクルPが基板に落下している間、カバー360
0は閉状態にあるから、確実に基板3000を覆い、パ
ーティクルPが付着するのを防止する。カバーの形状は
一枚の板状であっても、カメラのシャッターのような複
数の羽根状でもよい。
(Seventeenth Embodiment) FIG. 22 shows a flow of a cover operation timing according to a seventeenth embodiment of the present invention. At time t11 immediately before the DC voltage is stopped, the cover 3600 covering the substrate 3000 is closed.
Cover the particles falling toward 00 3600
Take it in. The cover 3600 is closed during the introduction of the purge gas with a high particle generation frequency, and after the introduction of the purge gas is stopped, the cover is opened at t12 immediately before the processed substrate is transported out of the processing chamber 2100. Thus, while many particles P are falling on the substrate, the cover 360
Since 0 is in the closed state, it reliably covers the substrate 3000 and prevents the particles P from adhering. The shape of the cover may be a single plate or a plurality of blades such as a camera shutter.

【0054】(第18の具体例)本発明の第18の具体
例であるカバー動作タイミングのフローを図23に示
す。直流電圧を停止する直前t11に基板3000を覆
うカバー3600を閉じ、直流電圧が停止した瞬間に基
板に向かって落下するパーティクルPをカバー3600
で受け止める。処理の終了した基板3000が処理室2
100外へ搬送された後、次の基板が処理室内に搬送さ
れる直前t13にカバーを開く。こうして、カバーを動
作させることにより落下するパーティクルが基板に付着
することを防止する。
(Eighteenth Embodiment) FIG. 23 shows a flow of a cover operation timing according to an eighteenth embodiment of the present invention. At time t11 immediately before stopping the DC voltage, the cover 3600 covering the substrate 3000 is closed, and the particles P falling toward the substrate at the moment when the DC voltage is stopped are covered 3600.
Take it in. The processed substrate 3000 is placed in the processing chamber 2
After being transported out of 100, the cover is opened at t13 immediately before the next substrate is transported into the processing chamber. In this way, it is possible to prevent particles falling by operating the cover from adhering to the substrate.

【0055】(第19の具体例)本発明の第19の具体
例であるカバー動作タイミングのフローを図24に示
す。直流電圧を印加する直前t14に基板を覆うカバー
を開き、直流電圧が停止する直前t11にカバーを閉じ
る。エッチング処理をしていないときはカバー3600
を閉めることで、上部加工電極2200や処理室210
0内壁から剥離し落下するパーティクルをカバーで受け
止め、パーティクルが基板に付着することを防止する。
なお、上記のように構成する他、カバー3600が閉状
態になったことを検出する検出手段を設け、この検出手
段の検出結果により、直流電源2400をオフにするよ
うに構成してもよい。
(Nineteenth Embodiment) FIG. 24 shows a flow of cover operation timing according to a nineteenth embodiment of the present invention. The cover covering the substrate is opened at t14 just before the DC voltage is applied, and the cover is closed at t11 just before the DC voltage stops. Cover 3600 when not etched
By closing the upper processing electrode 2200 and the processing chamber 210
The particles that fall off and fall from the inner wall are received by the cover to prevent the particles from adhering to the substrate.
In addition to the above-described configuration, a detection unit that detects that the cover 3600 has been closed may be provided, and the DC power supply 2400 may be turned off based on a detection result of the detection unit.

【0056】(第20の具体例)本発明の第20の具体
例であるカバー電位変化タイミングのフローを図25に
示す。本発明の第17から第19までの具体例に加え、
更に、直流電圧の印加を停止する直前t15からパージ
ガスの導入の開始から数秒間の時間t16まで、カバー
3600に電位を与える。直流電圧の印加を停止した直
後に発生するパーティクルは、カバー3600に向かっ
て落下しカバーに吸着される。パージガスを導入後に発
生するパーティクルは、パージガスに流され排気口32
00に向かって落下するので、基板上に付着しない。カ
バー3600の材質に関しては、処理室2100内壁と
同じ伝導性のある材質、例えば、アルミ合金でもよく、
又、発生するパーティクルを減らすために金属電極の表
面を酸化アルミニウムや酸化シリコンで覆ってもよい。
(Twentieth Embodiment) FIG. 25 shows a flow of cover potential change timing according to a twentieth embodiment of the present invention. In addition to the seventeenth to nineteenth examples of the present invention,
Further, a potential is applied to the cover 3600 from a time t15 immediately before stopping the application of the DC voltage to a time t16 of several seconds from the start of the introduction of the purge gas. Particles generated immediately after stopping the application of the DC voltage fall toward the cover 3600 and are attracted to the cover. Particles generated after the introduction of the purge gas flow into the purge gas and are exhausted by the exhaust port 32.
Since it falls toward 00, it does not adhere to the substrate. As for the material of the cover 3600, a material having the same conductivity as the inner wall of the processing chamber 2100, for example, an aluminum alloy may be used.
Further, the surface of the metal electrode may be covered with aluminum oxide or silicon oxide in order to reduce generated particles.

【0057】(第21の具体例)本発明の第21の具体
例であるカバー電位変化タイミングのフローを図26に
示す。本発明の第18と第19の具体例(図23、図2
4)において、直流電圧の印加を停止する直前t17か
ら処理の終わった基板を処理室から搬出終了する時間t
18まで、カバーに電位を与える。直流電圧の印加を停
止した直後から搬送口が開くまで発生するパーティクル
はカバーに集塵され、基板上に付着しない。
(Twenty-First Embodiment) FIG. 26 shows a flow of a cover potential change timing according to a twenty-first embodiment of the present invention. The eighteenth and nineteenth specific examples of the present invention (FIGS.
In 4), from the time t17 immediately before stopping the application of the DC voltage, the time t at which the unloading of the processed substrate from the processing chamber is completed
A potential is applied to the cover up to 18. Particles generated from immediately after the application of the DC voltage is stopped until the transfer port is opened are collected on the cover and do not adhere to the substrate.

【0058】(第22の具体例)本発明の第22の具体
例であるカバー電位変化タイミングのフローを図27に
示す。本発明の第18、第19の具体例(図23、図2
4)において、カバーを閉じはじめてからカバーを開く
まで、カバーに電位を与える。直流電圧の印加中はカバ
ー3600と下部加工電極2300とを同電位にするこ
とで基板3000とカバー3600の間では放電せず、
基板の損傷やカバーと基板の間でのパーティクルの発生
を防止することができる。そして、直流電圧の印加を停
止した後は、カバーに負電位を与える。なお、この具体
例を、第17の具体例に適用しても良い。
(22nd Embodiment) FIG. 27 shows a flow of cover potential change timing according to a 22nd embodiment of the present invention. The eighteenth and nineteenth specific examples of the present invention (FIGS.
In 4), a potential is applied to the cover from when the cover starts to be closed until the cover is opened. During the application of the DC voltage, the cover 3600 and the lower processing electrode 2300 are set to the same potential, so that no discharge occurs between the substrate 3000 and the cover 3600.
Damage to the substrate and generation of particles between the cover and the substrate can be prevented. After the application of the DC voltage is stopped, a negative potential is applied to the cover. Note that this specific example may be applied to the seventeenth specific example.

【0059】(第23の具体例)一般に半導体製造工場
で用いられているDCプラズマプロセス装置の断面構造
の概略図を図28に示す。図29に示した第23の具体
例のDCプラズマプロセス装置では、DCプラズマプロ
セス終了時に、パーティクルは正に帯電していることが
わかっており、これを利用し、パーティクル除去電極1
1に負電位を与えることによって、パーティクルを除去
する。パーティクル除去電極11の形状については、D
Cプラズマプロセスに影響を与えない限り、既存のどの
ような形状を用いてもよい。直流電圧の停止した瞬間に
落下する多数のパーティクルは、パーティクル除去電極
11にトラップされ、基板3000への到達が防止され
る。
(Twenty-third Specific Example) FIG. 28 is a schematic view of a cross-sectional structure of a DC plasma processing apparatus generally used in a semiconductor manufacturing plant. In the DC plasma processing apparatus according to the twenty-third specific example shown in FIG. 29, it is known that the particles are positively charged at the end of the DC plasma process.
Particles are removed by applying a negative potential to 1. Regarding the shape of the particle removing electrode 11,
Any existing shape may be used as long as it does not affect the C plasma process. Many particles that drop at the moment when the DC voltage stops are trapped by the particle removal electrode 11, and are prevented from reaching the substrate 3000.

【0060】(第24の具体例)図30は、防着シール
ドを用いて、パーティクルをトラップするように構成し
たDCプラズマプロセス装置である。即ち、処理中に発
生する堆積物をチャンバ壁に付着させないための防着シ
ールド12がしばしば使用される。この防着シールドに
堆積物を意図的に堆積させ、防着シールド12を交換す
ることで、チャンバ内の清掃回数を低減することができ
るようにしたものである。防着シールド12は導電性の
金属などで作成されている場合が多く、この防着シール
ド12をチャンバと電気的に絶縁状態にし、DCプラズ
マプロセス終了時に防着シールド12に負電位を与え
る。直流電圧の停止した瞬間に落下する多数の正帯電し
ているパーティクルは、負電位を持っている防着シール
ド12の電位ポテンシャルによって引き寄せられ、最終
的に防着シールド12の壁面にトラップされ、基板30
00への到達が防止される。
(Twenty-fourth Specific Example) FIG. 30 shows a DC plasma processing apparatus configured to trap particles by using a deposition shield. That is, a deposition shield 12 is often used to prevent deposits generated during processing from adhering to the chamber walls. By intentionally depositing deposits on the deposition shield and replacing the deposition shield 12, the number of times of cleaning the inside of the chamber can be reduced. The deposition shield 12 is often made of a conductive metal or the like. The deposition shield 12 is electrically insulated from the chamber, and a negative potential is applied to the deposition shield 12 at the end of the DC plasma process. Many positively charged particles falling at the moment when the DC voltage stops are attracted by the potential potential of the deposition shield 12 having a negative potential, and finally trapped on the wall surface of the deposition shield 12, and 30
00 is prevented from reaching.

【0061】(第25の具体例)図31は、導電性を有
するグリッド13を用いて、パーティクルをトラップす
るように構成したDCプラズマプロセス装置である。即
ち、グリッド13をチャンバに対して電気的に絶縁する
ように設置し、エッチング終了時に、グリッド13に負
電位を与える。直流電圧の停止した瞬間に落下する多数
の正帯電しているパーティクルは、負電位を持っている
グリッド13の電位ポテンシャルによって引き寄せら
れ、最終的にクリッド13にトラップされ、基板300
0への到達が防止される。
(Twenty-Fifth Specific Example) FIG. 31 shows a DC plasma processing apparatus configured to trap particles using a grid 13 having conductivity. That is, the grid 13 is installed so as to be electrically insulated from the chamber, and a negative potential is applied to the grid 13 at the end of the etching. A large number of positively charged particles falling at the moment when the DC voltage stops are attracted by the potential potential of the grid 13 having a negative potential, and finally trapped by the grid 13 and the substrate 300.
Reaching zero is prevented.

【0062】(第26の具体例)図32は、ガス排気口
14をチャンバから電気的に絶縁状態にすることによっ
て、パーティクルを強制的に排気するようにしたDCプ
ラズマプロセス装置である。即ち、このパーティクル除
去装置では、DCプラズマプロセス終了時に排気口14
に負電位を与えることによって、直流電圧の停止した瞬
間に落下する多数の正帯電しているパーティクルを、負
電位を持っている排気口14に引き寄せ、最終的に排気
し、基板3000への到達を防止するものである。
(Twenty-Sixth Embodiment) FIG. 32 shows a DC plasma processing apparatus in which the gas exhaust port 14 is electrically insulated from the chamber to forcibly exhaust particles. That is, in this particle removing apparatus, the exhaust port 14
, A large number of positively charged particles falling at the moment when the DC voltage is stopped are attracted to the exhaust port 14 having the negative potential, and finally exhausted, and reach the substrate 3000. It is to prevent.

【0063】(第27の具体例)図33は、ガス排気口
14近傍に導電性を有するグリッド13を設け、パーテ
ィクルをトラップするように構成したDCプラズマプロ
セス装置である。即ち、このパーティクル除去装置で
は、グリッド13をチャンバと電気的に絶縁するように
排気口14の前に設置し、DCプラズマプロセス終了時
に、グリッド13に負電位を与える。直流電圧の停止し
た瞬間に落下する多数の正帯電しているパーティクル
は、負電位を持っているグリッド13の電位ポテンシャ
ルによって引き寄せられ、最終的にクリッド13にトラ
ップされるか、叉は排気口14から排気され、基板30
00への到達が防止される。
(Twenty-seventh Embodiment) FIG. 33 shows a DC plasma processing apparatus in which a grid 13 having conductivity is provided in the vicinity of a gas exhaust port 14 to trap particles. That is, in this particle removing apparatus, the grid 13 is installed in front of the exhaust port 14 so as to be electrically insulated from the chamber, and a negative potential is applied to the grid 13 at the end of the DC plasma process. Many positively charged particles that fall at the moment when the DC voltage stops are attracted by the potential potential of the grid 13 having a negative potential, and are eventually trapped by the grid 13 or the exhaust port 14. Exhausted from the substrate 30
00 is prevented from reaching.

【0064】(第28の具体例)図34に、第28の具
体例を示す。グリッド13を上部電極2200と下部電
極2300の間に設置し、電気的に浮いた状態にしてお
く。こうすることで、プロセス中、即ち、放電中は、グ
リッド13は、プラズマのポテンシャルに追随し、フロ
ーティング状態となる。プロセス終了時に、グリッド1
3を電源4400に接続して、グリッド13と上部電極
2200の間で放電させる。この時、電源4400は、
下部電極2300に接続されない。この状態で半導体基
板3000を搬送させる。こうすることで、パーティク
ルは、上部電極2200とグリッド13の間にトラップ
されたまま、落下してこない。また、もし落下したとし
ても、プラズマのポテンシャルによって、プラズマ周辺
部へ飛んでいき、基板周辺へ落下するから、基板上へは
落下しない。
(Twenty-eighth Specific Example) FIG. 34 shows a twenty-eighth specific example. The grid 13 is provided between the upper electrode 2200 and the lower electrode 2300, and is kept electrically floating. By doing so, during the process, that is, during the discharge, the grid 13 follows the potential of the plasma and becomes in a floating state. At the end of the process, grid 1
3 is connected to a power supply 4400 to discharge between the grid 13 and the upper electrode 2200. At this time, the power supply 4400
Not connected to lower electrode 2300. In this state, the semiconductor substrate 3000 is transported. By doing so, the particles do not fall while being trapped between the upper electrode 2200 and the grid 13. Also, even if it falls, it flies to the periphery of the plasma due to the potential of the plasma and falls to the periphery of the substrate, and does not fall on the substrate.

【0065】(第29の具体例)図35に、第29の具
体例を示す。この具体例では、半導体基板3000に対
して、充分に大きいプラズマPZを発生させる。プラズ
マPZは、上部電極2200と下部電極2300の直径
に応じて生成されるので、図35の場合、基板3000
よりも、かなり外側までプラズマが生成されることにな
る。このように、プラズマPZを基板3000よりも大
きくはみ出させることによって、パーティクルはプラズ
マの周辺部に沿って落下し、基板3000上へパーティ
クルが落下することを防ぐことができる。
FIG. 35 shows a twenty-ninth example. In this specific example, a sufficiently large plasma PZ is generated for the semiconductor substrate 3000. Since the plasma PZ is generated according to the diameters of the upper electrode 2200 and the lower electrode 2300, in the case of FIG.
Rather, a plasma will be generated to a much greater extent. As described above, by causing the plasma PZ to protrude more than the substrate 3000, particles can be prevented from falling along the peripheral portion of the plasma and falling onto the substrate 3000.

【0066】(第30の具体例)図36に、第30の具
体例を示す。この具体例では、基板3000の周囲にド
ーナツ状の電極15を配置し、電極15に負電圧を引加
する。また、負電圧をかける時期は、プロセスが終了し
て、プラズマ電源が切れた時におこなう。このように構
成することによって、正電荷を持つパーティクルは、電
極15へと誘導され、基板3000上へ落下することを
防ぐことができる。
(Thirtieth Specific Example) FIG. 36 shows a thirtieth specific example. In this specific example, a donut-shaped electrode 15 is arranged around the substrate 3000, and a negative voltage is applied to the electrode 15. In addition, the negative voltage is applied when the process is completed and the plasma power is turned off. With this configuration, particles having a positive charge can be prevented from being guided to the electrode 15 and falling onto the substrate 3000.

【0067】(第31の具体例)図37に、第31の具
体例を示す。この具体例では、処理室2100内に、パ
ーティクル検出用のレーザー光を導入する。ここで、レ
ーザー光を通す場所は、上部電極2200の近傍であ
り、このように構成すことによって、上部電極2200
付近でトラップされているパーティクルを早期に発見す
ることができる。そして、パーティクルの発生を探知し
た後、電極15に負電圧を印加してパーティクルを集塵
し、基板3000上へのパーティクルの落下を防止す
る。
(Thirty-First Specific Example) FIG. 37 shows a thirty-first specific example. In this specific example, laser light for detecting particles is introduced into the processing chamber 2100. Here, the place where the laser beam passes is in the vicinity of the upper electrode 2200, and thus the upper electrode 2200 is formed.
Particles trapped in the vicinity can be found early. Then, after detecting the generation of the particles, a negative voltage is applied to the electrode 15 to collect the particles and prevent the particles from falling onto the substrate 3000.

【0068】(第32の具体例)図38に、第32の具
体例を示す。この具体例では、上部電極2200の外側
にゲートバルブ17を設置し、更に、その外側には、真
空ポンプなどの排気系を接続する。ゲートバルブ17の
前には、電極15を設置し、負電圧がかけられるように
する。プロセスが終了し、下部電極2300への電圧印
加がきれた時、電極15に負電圧を印加する。この為、
パーティクルは、ゲートバルブ17の方へと引き寄せら
れる。このとき、同時にゲートバルブ17を開き、パー
ティクルを排気することによって、基板3000上への
パーティクルの落下を防ぐことができる。
(Thirty-second example) FIG. 38 shows a thirty-second example. In this specific example, the gate valve 17 is installed outside the upper electrode 2200, and an exhaust system such as a vacuum pump is connected outside the gate valve 17. An electrode 15 is provided before the gate valve 17 so that a negative voltage can be applied. When the process is completed and the voltage application to the lower electrode 2300 is stopped, a negative voltage is applied to the electrode 15. Because of this,
The particles are drawn toward the gate valve 17. At this time, by simultaneously opening the gate valve 17 and exhausting the particles, the particles can be prevented from falling onto the substrate 3000.

【0069】[0069]

【発明の効果】以上説明したように、本発明は、基板に
付着するパーティクルを減らすことができる。また、パ
ーティクルの荷電状態に基づいた発明であるから、効率
のよいパーティクルの付着防止が可能になる。
As described above, the present invention can reduce particles adhering to a substrate. Further, since the invention is based on the charged state of the particles, it is possible to efficiently prevent the adhesion of the particles.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体製造装置のパーティクル除
去装置のブロック図である。
FIG. 1 is a block diagram of a particle removing apparatus of a semiconductor manufacturing apparatus according to the present invention.

【図2】本発明に係るパーティクル除去装置の構成を示
す図である。
FIG. 2 is a diagram showing a configuration of a particle removing apparatus according to the present invention.

【図3】本発明の第1の具体例の基板カバーの稼働タイ
ミングを示す図である。
FIG. 3 is a diagram illustrating the operation timing of the board cover according to the first specific example of the present invention.

【図4】本発明の第2の具体例の基板カバーの稼働タイ
ミングを示す図である。
FIG. 4 is a diagram showing operation timings of a board cover according to a second specific example of the present invention.

【図5】本発明の第3の具体例の基板カバーの稼働タイ
ミングを示す図である。
FIG. 5 is a diagram showing operation timings of a board cover according to a third specific example of the present invention.

【図6】本発明の第4の具体例の基板カバーの電位印加
タイミングを示す図である。
FIG. 6 is a diagram showing a potential application timing of a substrate cover according to a fourth specific example of the present invention.

【図7】本発明の第5の具体例の基板カバーの電位印加
タイミングを示す図である。
FIG. 7 is a diagram showing a potential application timing of a substrate cover according to a fifth specific example of the present invention.

【図8】本発明の第6の具体例の基板カバーの電位印加
タイミングを示す図である。
FIG. 8 is a diagram showing a potential application timing of a substrate cover according to a sixth specific example of the present invention.

【図9】(a)は、従来のエッチング装置の構成を示す
図、(b)は、エッチング装置の稼働状態とパーティク
ル発生数との関係を示す図である。
9A is a diagram illustrating a configuration of a conventional etching apparatus, and FIG. 9B is a diagram illustrating a relationship between an operating state of the etching apparatus and the number of generated particles.

【図10】一般的なエッチング装置の稼働タイミングを
示す図である。
FIG. 10 is a diagram showing operation timing of a general etching apparatus.

【図11】本発明の第7の具体例の構成を示す図であ
る。
FIG. 11 is a diagram showing a configuration of a seventh specific example of the present invention.

【図12】本発明の第8の具体例を示す図である。FIG. 12 is a diagram showing an eighth example of the present invention.

【図13】本発明の第9の具体例を示す図である。FIG. 13 is a diagram showing a ninth specific example of the present invention.

【図14】本発明の第10の具体例を示す図である。FIG. 14 is a diagram showing a tenth specific example of the present invention.

【図15】本発明の第11の具体例を示す図である。FIG. 15 is a diagram showing an eleventh example of the present invention.

【図16】本発明の第12の具体例を示す図である。FIG. 16 is a diagram showing a twelfth example of the present invention.

【図17】本発明の第13の具体例を示す図である。FIG. 17 is a diagram showing a thirteenth specific example of the present invention.

【図18】本発明の第14の具体例を示す図である。FIG. 18 is a diagram showing a fourteenth specific example of the present invention.

【図19】本発明の第15の具体例を示す図である。FIG. 19 is a diagram showing a fifteenth specific example of the present invention.

【図20】本発明の第16の具体例を示す図である。FIG. 20 is a diagram showing a sixteenth example of the present invention.

【図21】プラズマ中のパーティクルの動きを示す図お
よび写真である。
FIG. 21 is a diagram and a photograph showing movement of particles in plasma.

【図22】本発明の第17の具体例の基板カバーの稼働
タイミングを示す図である。
FIG. 22 is a diagram showing the operation timing of the board cover according to the seventeenth example of the present invention.

【図23】本発明の第18の具体例の基板カバーの稼働
タイミングを示す図である。
FIG. 23 is a diagram showing the operation timing of the board cover according to the eighteenth example of the present invention.

【図24】本発明の第19の具体例の基板カバーの稼働
タイミングを示す図である。
FIG. 24 is a diagram showing the operation timing of the board cover according to the nineteenth example of the present invention.

【図25】本発明の第20の具体例の基板カバーの電位
印加タイミングを示す図である。
FIG. 25 is a diagram showing a potential application timing of a substrate cover according to a twentieth example of the present invention.

【図26】本発明の第21の具体例の基板カバーの電位
印加タイミングを示す図である。
FIG. 26 is a diagram showing a potential application timing of a substrate cover according to a twenty-first example of the present invention.

【図27】本発明の第22の具体例の基板カバーの電位
印加タイミングを示す図である。
FIG. 27 is a diagram showing a potential application timing of a substrate cover according to a twenty-second example of the present invention.

【図28】一般的なDCプラズマプロセス装置の構造を
示す断面図である。
FIG. 28 is a cross-sectional view showing a structure of a general DC plasma processing apparatus.

【図29】本発明の第23の具体例を示す図である。FIG. 29 is a diagram showing a twenty-third specific example of the present invention.

【図30】本発明の第24の具体例を示す図である。FIG. 30 is a diagram showing a twenty-fourth example of the present invention.

【図31】本発明の第25の具体例を示す図である。FIG. 31 is a diagram showing a twenty-fifth specific example of the present invention.

【図32】本発明の第26の具体例を示す図である。FIG. 32 is a diagram showing a twenty-sixth example of the present invention.

【図33】本発明の第27の具体例を示す図である。FIG. 33 is a diagram showing a twenty-seventh example of the present invention.

【図34】本発明の第28の具体例を示す図である。FIG. 34 is a diagram showing a twenty-eighth specific example of the present invention.

【図35】本発明の第29の具体例を示す図である。FIG. 35 is a diagram showing a twenty-ninth specific example of the present invention.

【図36】本発明の第30の具体例を示す図である。FIG. 36 is a diagram showing a thirtieth specific example of the present invention.

【図37】本発明の第31の具体例を示す図である。FIG. 37 is a diagram showing a thirty-first example of the present invention.

【図38】本発明の第32の具体例を示す図である。FIG. 38 is a diagram showing a 32nd example of the present invention;

【符号の説明】[Explanation of symbols]

11 パーティクル除去電極 12 防着シールド 13 グリッド 14 排気口 15 電極 16 レーザー装置 17 ゲートバルブ 200 第1の制御手段 300 第2の制御手段 410 負電源 420 電源制御手段 450 第3の制御手段 3100 エッチングガス導入口 1200 エッチングガス供給装置 1300 パージガス供給装置 1400 真空度調整装置 1500 ガス排出装置 1600 基板搬送装置 1700 制御装置 1900 絶縁体 2000 ガス吹き出し板 2100 処理室 2200 加工用上部電極 2300 加工用下部電極 2400 高周波電源 2600 基板吸着用直流電源 2700 静電チャック電極 3000 半導体基板 3100 エッチングガスの導入口 3200 ガス排出口 3600 カバー 3800 基板搬送口 4000 半導体製造装置 4400 直流電源装置 P パーティクル PZ プラズマ DESCRIPTION OF SYMBOLS 11 Particle removal electrode 12 Deposition prevention shield 13 Grid 14 Exhaust port 15 Electrode 16 Laser device 17 Gate valve 200 First control means 300 Second control means 410 Negative power supply 420 Power supply control means 450 Third control means 3100 Etching gas introduction Port 1200 Etching gas supply device 1300 Purge gas supply device 1400 Vacuum degree adjustment device 1500 Gas exhaust device 1600 Substrate transfer device 1700 Control device 1900 Insulator 2000 Gas blowing plate 2100 Processing chamber 2200 Processing upper electrode 2300 Processing lower electrode 2400 High frequency power supply 2600 DC power supply for substrate adsorption 2700 Electrostatic chuck electrode 3000 Semiconductor substrate 3100 Inlet for etching gas 3200 Gas outlet 3600 Cover 3800 Substrate transport port 4000 Conductor manufacturing apparatus 4400 direct-current power supply P particles PZ plasma

Claims (34)

【特許請求の範囲】[Claims] 【請求項1】 上部電極と下部電極間に高周波電圧を印
加して処理室内をプラズマ化することで前記処理室内の
基板を加工すると共に、前記基板を覆うカバーを設け、
このカバーを閉状態にすることで前記基板を覆い、処理
室内のパーティクルが前記基板に付着することを防止し
た半導体製造装置において、 前記カバーの駆動タイミングを制御する第1の制御手段
を設け、この制御手段が前記高周波電圧の印加を停止す
る直前に前記カバーを開状態から閉状態に制御すること
を特徴とする半導体製造装置のパーティクル除去装置。
A process for applying a high-frequency voltage between an upper electrode and a lower electrode to generate plasma in the processing chamber to process a substrate in the processing chamber and to provide a cover for covering the substrate;
In a semiconductor manufacturing apparatus in which the cover is closed to cover the substrate to prevent particles in the processing chamber from adhering to the substrate, a first control unit for controlling the drive timing of the cover is provided. A particle removing apparatus for a semiconductor manufacturing apparatus, wherein a control unit controls the cover from an open state to a closed state immediately before stopping the application of the high-frequency voltage.
【請求項2】 前記半導体製造装置に設けられた基板の
搬送装置の搬送動作に同期させて前記カバーを閉状態か
ら開状態に制御することを特徴とする請求項1記載の半
導体製造装置のパーティクル除去装置。
2. The particle of a semiconductor manufacturing apparatus according to claim 1, wherein the cover is controlled to be opened from a closed state in synchronization with a transfer operation of a substrate transfer apparatus provided in the semiconductor manufacturing apparatus. Removal device.
【請求項3】 前記カバーを閉状態から開状態に制御す
るタイミングは、加工の終了した基板が前記処理室外に
搬送される直前であることを特徴とする請求項2記載の
半導体製造装置のパーティクル除去装置。
3. The particle of a semiconductor manufacturing apparatus according to claim 2, wherein the timing of controlling the cover from the closed state to the open state is immediately before the processed substrate is transferred out of the processing chamber. Removal device.
【請求項4】 前記カバーを閉状態から開状態に制御す
るタイミングは、加工の終了した基板が前記処理室外に
搬送された直後であることを特徴とする請求項2記載の
半導体製造装置のパーティクル除去装置。
4. The particle of a semiconductor manufacturing apparatus according to claim 2, wherein the timing of controlling the cover from the closed state to the open state is immediately after the processed substrate is transported out of the processing chamber. Removal device.
【請求項5】 前記カバーを閉状態から開状態に制御す
るタイミングは、前記高周波電圧を印加する直前である
ことを特徴とする請求項1記載の半導体製造装置のパー
ティクル除去装置。
5. The particle removing apparatus according to claim 1, wherein the timing of controlling the cover from the closed state to the open state is immediately before the application of the high-frequency voltage.
【請求項6】 前記カバーに電位を与えると共に、前記
カバーに電位を与えるタイミングを制御する第2の制御
手段を設け、この制御手段が少なくとも前記高周波電圧
の印加を停止する直前からパージガスの導入開始後数秒
間前記カバーへ電位を付与するように制御することを特
徴とする請求項1乃至5の何れかに記載の半導体製造装
置のパーティクル除去装置。
6. A second control means for applying a potential to the cover and for controlling a timing of applying a potential to the cover, wherein the control means starts the introduction of the purge gas at least immediately before stopping the application of the high-frequency voltage. 6. The particle removing apparatus according to claim 1, wherein control is performed to apply a potential to the cover for a few seconds thereafter.
【請求項7】 前記電位は、少なくともパージガスが導
入される直前まで付与されることを特徴とする請求項6
記載の半導体製造装置のパーティクル除去装置。
7. The apparatus according to claim 6, wherein the potential is applied at least until immediately before the purge gas is introduced.
A particle removing apparatus for a semiconductor manufacturing apparatus according to the above.
【請求項8】 前記電位は、加工の終了した基板が前記
処理室外に搬送されるまで付与されることを特徴とする
請求項6記載の半導体製造装置のパーティクル除去装
置。
8. The particle removing apparatus according to claim 6, wherein the potential is applied until the processed substrate is transported outside the processing chamber.
【請求項9】 前記電位は、前記加工電極の下部電極に
現れるセルフバイアス電位と同等か符号が同じで且つ絶
対値が前記セルフバイアス電位より大きい電位であるこ
とを特徴とする請求項6乃至8の何れかに記載の半導体
製造装置のパーティクル除去装置。
9. The self-bias potential according to claim 6, wherein the potential is equal to or the same as the sign of the self-bias potential appearing at the lower electrode of the processing electrode, and has an absolute value larger than the self-bias potential. A particle removing apparatus for a semiconductor manufacturing apparatus according to any one of the above.
【請求項10】 前記電位は、前記加工電極の下部電極
の電位と同等の電位であることを特徴とする請求項6乃
至8の何れかに記載の半導体製造装置のパーティクル除
去装置。
10. The particle removing apparatus according to claim 6, wherein the potential is equal to a potential of a lower electrode of the processing electrode.
【請求項11】 高周波電圧を印加して処理室内をプラ
ズマ化することで基板を加工すると共に、前記基板を覆
うカバーを設け、このカバーを閉状態にすることで前記
基板を覆い、パーティクルが前記基板に付着するのを防
止した半導体製造装置において、 前記カバーを前記高周波電圧の印加を停止する直前に開
状態から閉状態に制御することを特徴とする半導体製造
装置のパーティクルの除去方法。
11. A substrate is processed by applying a high-frequency voltage to generate plasma in the processing chamber, a cover for covering the substrate is provided, and the cover is closed to cover the substrate. A method for removing particles in a semiconductor manufacturing apparatus, wherein the cover is controlled from an open state to a closed state immediately before stopping the application of the high-frequency voltage in the semiconductor manufacturing apparatus in which the cover is prevented from being attached to a substrate.
【請求項12】 前記半導体製造装置に設けられた基板
の搬送装置の搬送動作に同期させて前記カバーを閉状態
から開状態に制御することを特徴とする請求項11記載
の半導体製造装置のパーティクルの除去方法。
12. The particle of a semiconductor manufacturing apparatus according to claim 11, wherein the cover is controlled from a closed state to an open state in synchronization with a transfer operation of a substrate transfer apparatus provided in the semiconductor manufacturing apparatus. Removal method.
【請求項13】 高周波電圧を印加して処理室内をプラ
ズマ化することで基板を加工すると共に、前記基板を覆
うカバーを設け、このカバーを閉状態にすることで前記
基板を覆い、パーティクルが前記基板に付着するのを防
止した半導体製造装置において、 前記カバーを開状態から閉状態にする第1の工程と、 前記カバーが閉状態にした直後、前記高周波電圧の印加
を停止する第2の工程と、 前記カバーに電位を与える第3の工程と、を含むことを
特徴とする半導体製造装置のパーティクルの除去方法。
13. A substrate is processed by applying a high-frequency voltage to generate plasma in the processing chamber, a cover for covering the substrate is provided, and the cover is closed to cover the substrate. In a semiconductor manufacturing apparatus in which adhesion to a substrate is prevented, a first step of closing the cover from an open state to a closed state, and a second step of stopping application of the high-frequency voltage immediately after the cover is closed. And a third step of applying a potential to the cover. A method for removing particles in a semiconductor manufacturing apparatus, comprising:
【請求項14】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記処理室内にパーティクル除去用のパーティクル除去
電極を設け、この電極に負電圧を印加することで、前記
処理室内の帯電したパーティクルを除去することを特徴
とする半導体製造装置のパーティクル除去装置。
14. A process gas comprising: an etching processing chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and by applying a predetermined voltage to the processing electrode, a semiconductor manufacturing apparatus for processing the substrate on the susceptor by plasma, wherein a particle removing electrode for removing particles in the processing chamber. A particle removing apparatus for a semiconductor manufacturing apparatus, wherein a charged particle in the processing chamber is removed by applying a negative voltage to the electrode.
【請求項15】 前記パーティクル除去電極は、前記上
部電極と下部電極間に設けられたことを特徴とする請求
項14記載の半導体製造装置のパーティクル除去装置。
15. The particle removing apparatus according to claim 14, wherein the particle removing electrode is provided between the upper electrode and the lower electrode.
【請求項16】 前記パーティクル除去電極が設けられ
た近傍のエッチング処理室の側壁には、排気口が設けら
れていることを特徴とする請求項14又は15記載の半
導体製造装置のパーティクル除去装置。
16. The particle removing apparatus according to claim 14, wherein an exhaust port is provided on a side wall of the etching chamber near the position where the particle removing electrode is provided.
【請求項17】 前記パーティクル除去電極は、前記基
板を囲むように、前記下部電極上に設けられたことを特
徴とする請求項14記載の半導体製造装置のパーティク
ル除去装置。
17. The particle removing apparatus according to claim 14, wherein the particle removing electrode is provided on the lower electrode so as to surround the substrate.
【請求項18】 前記パーティクル除去電極は、前記加
工電極と処理室壁面との間に設けられたことを特徴とす
る請求項14記載の半導体製造装置のパーティクル除去
装置。
18. The apparatus according to claim 14, wherein the particle removing electrode is provided between the processing electrode and a wall surface of the processing chamber.
【請求項19】 前記パーティクル除去電極は、前記処
理室壁面に堆積物の付着を防止する防着板であることを
特徴とする請求項18記載の半導体製造装置のパーティ
クル除去装置。
19. The particle removing apparatus according to claim 18, wherein the particle removing electrode is a deposition-preventing plate for preventing deposits from adhering to the wall surface of the processing chamber.
【請求項20】 前記パーティクル除去電極は、前記エ
ッチング処理室のガス排気口内又はガス排気口近傍に設
けられたことを特徴とする請求項14記載の半導体製造
装置のパーティクル除去装置。
20. The particle removing apparatus according to claim 14, wherein the particle removing electrode is provided in or near a gas exhaust port of the etching chamber.
【請求項21】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記処理室のガス排気口を導電性部材で形成し、この導
電性部材に負電圧を印加することで、前記処理室内の帯
電したパーティクルを除去することを特徴とする半導体
製造装置のパーティクル除去装置。
21. A process gas comprising: an etching processing chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and by applying a predetermined voltage to the processing electrode, a semiconductor manufacturing apparatus for processing the substrate on the susceptor by forming a plasma, wherein a gas exhaust port of the processing chamber is formed of a conductive member. A particle removing apparatus for a semiconductor manufacturing apparatus, wherein a charged particle in the processing chamber is removed by applying a negative voltage to the conductive member.
【請求項22】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記上部電極部と下部電極間にパーティクル除去用の導
電性を有する格子状部材を設け、この格子状部材に負電
圧を印加することで、前記処理室内の帯電したパーティ
クルを除去することを特徴とする半導体製造装置のパー
ティクル除去装置。
22. A process gas comprising: an etching chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and a predetermined voltage is applied to the processing electrode, whereby the substrate is formed into a plasma to process the substrate on the susceptor. A charged particle in the processing chamber is removed by applying a negative voltage to the lattice member having the above conductivity.
【請求項23】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記基板周辺部にパーティクルを除去するためのパーテ
ィクル除去電極を設け、この電極に前記下部電極のセル
フバイアス電圧よりも絶対値が大きい負電圧を印加する
ことで、前記処理室内のパーティクルが前記基板上に落
下することを防止することを特徴とする半導体製造装置
のパーティクル除去装置。
23. A process gas comprising: an etching chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and a predetermined voltage is applied to the processing electrode, so that the substrate is turned into plasma to process the substrate on the susceptor. By providing a removal electrode and applying a negative voltage having an absolute value greater than the self-bias voltage of the lower electrode to this electrode, particles in the processing chamber are prevented from falling onto the substrate. Particle removal equipment for semiconductor manufacturing equipment.
【請求項24】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記下部電極に印加する電圧に対して、負の一定バイア
スを加え、セルフバイアス電圧と同じように変動させる
ことで、帯電したパーティクルを前記下部電極へ向かわ
せ、前記パーティクルが前記基板上に落下することを防
止することを特徴とする半導体製造装置のパーティクル
除去装置。
24. A process gas comprising: an etching processing chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and a predetermined voltage is applied to the processing electrode, so that the substrate is turned into plasma to process the substrate on the susceptor. In the semiconductor manufacturing apparatus, a negative voltage is applied to the voltage applied to the lower electrode. A semiconductor manufacturing apparatus, wherein a constant bias is applied and fluctuated in the same manner as a self-bias voltage to direct charged particles to the lower electrode and prevent the particles from falling onto the substrate. Particle removal equipment.
【請求項25】 前記パーティクルの発生を検出するた
めのレーザ装置を設け、前記レーザ装置のレーザ光を前
記上部電極近傍に照射して、前記処理室内のパーティク
ルの発生を検出すると共に、前記検出結果に基づき前記
パーティクル除去電極に負電圧を印加するための第3の
制御手段を設けたことを特徴とする請求項14乃至24
の何れかに記載の半導体製造装置のパーティクル除去装
置。
25. A laser device for detecting the generation of the particles is provided, and a laser beam of the laser device is applied to the vicinity of the upper electrode to detect the generation of the particles in the processing chamber and the detection result. 25. A control device for applying a negative voltage to said particle removing electrode based on the control signal.
A particle removing apparatus for a semiconductor manufacturing apparatus according to any one of the above.
【請求項26】 前記パーティクル除去電極は、導電性
の板体で形成したことを特徴とする請求項14乃至25
の何れかに記載の半導体製造装置のパーティクル除去装
置。
26. The apparatus according to claim 14, wherein the particle removing electrode is formed of a conductive plate.
A particle removing apparatus for a semiconductor manufacturing apparatus according to any one of the above.
【請求項27】 前記パーティクル除去電極は、導電性
を有する格子状をなした電極であることを特徴とする請
求項14乃至25の何れかに記載の半導体製造装置のパ
ーティクル除去装置。
27. The particle removing apparatus according to claim 14, wherein the particle removing electrode is a grid-shaped electrode having conductivity.
【請求項28】 前記負電圧は、エッチング終了後に印
加されることを特徴とする請求項14乃至27の何れか
に記載の半導体製造装置のパーティクル除去装置。
28. The particle removing apparatus according to claim 14, wherein the negative voltage is applied after etching is completed.
【請求項29】 前記負電圧は、前記基板搬送中に印加
されることを特徴とする請求項14乃至28の何れかに
記載の半導体製造装置のパーティクル除去装置。
29. The particle removing apparatus according to claim 14, wherein the negative voltage is applied during the transfer of the substrate.
【請求項30】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記処理室内にパーティクル除去用のパーティクル除去
電極を設け、前記基板のエッチング終了後、パーティク
ル除去電極に負電圧を印加することで、前記処理室内の
帯電したパーティクルを前記パーティクル除去電極に導
き、又は、パーティクル除去電極に付着させることで、
前記基板へのパーティクルの付着を防止したことを特徴
とする半導体製造装置のパーティクルの除去方法。
30. A process gas comprising: an etching processing chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and by applying a predetermined voltage to the processing electrode, a semiconductor manufacturing apparatus for processing the substrate on the susceptor by plasma, wherein a particle removing electrode for removing particles in the processing chamber. After completion of the etching of the substrate, by applying a negative voltage to the particle removing electrode, the charged particles in the processing chamber are guided to the particle removing electrode, or by adhering to the particle removing electrode,
A method for removing particles in a semiconductor manufacturing apparatus, wherein the particles are prevented from adhering to the substrate.
【請求項31】 前記パーティクル除去電極へ負電圧を
印加した後、処理室内のエッチングガスを排気すること
を特徴とする請求項29記載の半導体製造装置のパーテ
ィクルの除去方法。
31. The method of removing particles in a semiconductor manufacturing apparatus according to claim 29, wherein after applying a negative voltage to said particle removing electrode, the etching gas in the processing chamber is exhausted.
【請求項32】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記処理室のガス排気口内又は排気口近傍にパーティク
ル除去用の電極を設け、この電極に負電圧を印加するこ
とで、帯電したパーティクルを前記ガス排気口方向に導
く同時に、前記処理室内のエッチングガスを排気するこ
とを特徴とする半導体製造装置のパーティクルの除去方
法。
32. A process gas comprising: an etching processing chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and a predetermined voltage is applied to the processing electrode, whereby the substrate is formed into a plasma to process the substrate on the susceptor. An electrode for removing particles is provided, and by applying a negative voltage to this electrode, the charged particles are guided toward the gas exhaust port, and at the same time, the etching gas in the processing chamber is exhausted. How to remove particles.
【請求項33】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 前記処理室のガス排気口を導電性の部材で形成し、この
排気口に負電圧を印加することで、帯電したパーティク
ルを前記ガス排気口方向に導く同時に、前記処理室内の
エッチングガスを排気することを特徴とする半導体製造
装置のパーティクルの除去方法。
33. A process gas comprising: an etching processing chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and a predetermined voltage is applied to the processing electrode, thereby converting the gas exhaust port of the processing chamber into a conductive member by converting the gas exhaust port of the processing chamber into a plasma and processing the substrate on the susceptor. And applying a negative voltage to the exhaust port to guide the charged particles toward the gas exhaust port and simultaneously exhaust the etching gas in the processing chamber. Method.
【請求項34】 エッチング処理室と、この処理室内に
設置された上部電極と下部電極とからなる一対の加工電
極と、加工される基板を前記下部電極上に固定するサセ
プタとを備え、プロセスガスを前記エッチング処理室内
に導入し、前記加工電極に所定の電圧を印加すること
で、プラズマ化して前記サセプタ上の基板を加工する半
導体製造装置において、 生成されるプラズマの大きさを前記基板よりも大きくは
み出させることで、前記処置室内のパーティクルを前記
プラズマの周辺部に沿って落下せしめ、前記基板へのパ
ーティクルの付着を防止したことを特徴とする半導体製
造装置のパーティクルの除去方法。
34. A process gas comprising: an etching chamber; a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber; and a susceptor for fixing a substrate to be processed on the lower electrode. Is introduced into the etching processing chamber, and a predetermined voltage is applied to the processing electrode, so that the substrate is turned into plasma to process the substrate on the susceptor. The magnitude of the generated plasma is larger than that of the substrate. A method of removing particles in a semiconductor manufacturing apparatus, wherein particles in the treatment room are dropped along the peripheral portion of the plasma by largely protruding to prevent the particles from adhering to the substrate.
JP13177299A 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus Expired - Fee Related JP3301408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13177299A JP3301408B2 (en) 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10109098 1998-04-13
JP10-101090 1998-04-13
JP13177299A JP3301408B2 (en) 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002048264A Division JP3784727B2 (en) 1998-04-13 2002-02-25 Particle removal device for semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JP2000003902A true JP2000003902A (en) 2000-01-07
JP3301408B2 JP3301408B2 (en) 2002-07-15

Family

ID=26442017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13177299A Expired - Fee Related JP3301408B2 (en) 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP3301408B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151495A (en) * 2000-11-14 2002-05-24 Sharp Corp Plasma processing apparatus and semiconductor device manufactured thereby
JP2006080375A (en) * 2004-09-10 2006-03-23 Hitachi High-Technologies Corp Plasma processing method for manufacture of semiconductor integrated device
WO2009002415A1 (en) * 2007-06-22 2008-12-31 Lam Research Corporation Methods of and apparatus for reducing amounts of particles on a wafer during wafer de-chucking
US7651586B2 (en) 2003-08-22 2010-01-26 Tokyo Electron Limited Particle removal apparatus and method and plasma processing apparatus
JP2010114362A (en) * 2008-11-10 2010-05-20 Tokyo Electron Ltd Particle attachment preventing method and substrate processing apparatus
JP2012064935A (en) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd Particle collecting device and vacuum processing device
JP2012104544A (en) * 2010-11-08 2012-05-31 Shimadzu Corp Plasma processing apparatus and plasma processing method
US8202394B2 (en) * 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus
JP2013102237A (en) * 2013-02-28 2013-05-23 Tokyo Electron Ltd Particle adhesion restraining method and substrate processing device
CN104962875A (en) * 2015-07-01 2015-10-07 中国乐凯集团有限公司 Preparation method of high-barrier film
JP2016025291A (en) * 2014-07-24 2016-02-08 株式会社日立ハイテクノロジーズ Plasma processing apparatus and method of operating the same
KR20160066460A (en) * 2014-12-02 2016-06-10 천인관 A chamber cleaning apparatus
JP2016208006A (en) * 2015-04-22 2016-12-08 キヤノン株式会社 Imprint device, imprint method, and manufacturing method of article
KR20210030486A (en) * 2018-08-10 2021-03-17 어플라이드 머티어리얼스, 인코포레이티드 Multi-cathode deposition system

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151495A (en) * 2000-11-14 2002-05-24 Sharp Corp Plasma processing apparatus and semiconductor device manufactured thereby
US8202394B2 (en) * 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus
US8052798B2 (en) 2003-08-22 2011-11-08 Tokyo Electron Limited Particle removal apparatus and method and plasma processing apparatus
US8323414B2 (en) 2003-08-22 2012-12-04 Tokyo Electron Limited Particle removal apparatus and method and plasma processing apparatus
US7651586B2 (en) 2003-08-22 2010-01-26 Tokyo Electron Limited Particle removal apparatus and method and plasma processing apparatus
JP2006080375A (en) * 2004-09-10 2006-03-23 Hitachi High-Technologies Corp Plasma processing method for manufacture of semiconductor integrated device
JP4488847B2 (en) * 2004-09-10 2010-06-23 株式会社日立ハイテクノロジーズ Plasma processing method and plasma processing apparatus for manufacturing semiconductor integrated device
US7782591B2 (en) 2007-06-22 2010-08-24 Lam Research Corporation Methods of and apparatus for reducing amounts of particles on a wafer during wafer de-chucking
WO2009002415A1 (en) * 2007-06-22 2008-12-31 Lam Research Corporation Methods of and apparatus for reducing amounts of particles on a wafer during wafer de-chucking
TWI421936B (en) * 2007-06-22 2014-01-01 Lam Res Corp Methods of and apparatus for reducing amounts of particles on a wafer during wafer de-chucking
JP2014112700A (en) * 2007-06-22 2014-06-19 Lam Research Corporation Methods of and apparatus for reducing amount of particles on wafer during wafer de-chucking
JP2010531063A (en) * 2007-06-22 2010-09-16 ラム リサーチ コーポレーション Method and apparatus for reducing the amount of particulates on a wafer during wafer dechucking
JP2010114362A (en) * 2008-11-10 2010-05-20 Tokyo Electron Ltd Particle attachment preventing method and substrate processing apparatus
JP2012064935A (en) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd Particle collecting device and vacuum processing device
JP2012104544A (en) * 2010-11-08 2012-05-31 Shimadzu Corp Plasma processing apparatus and plasma processing method
JP2013102237A (en) * 2013-02-28 2013-05-23 Tokyo Electron Ltd Particle adhesion restraining method and substrate processing device
JP2016025291A (en) * 2014-07-24 2016-02-08 株式会社日立ハイテクノロジーズ Plasma processing apparatus and method of operating the same
KR101637099B1 (en) * 2014-12-02 2016-07-07 천인관 A coating apparatus comprising a cleanable chamber
KR20160066460A (en) * 2014-12-02 2016-06-10 천인관 A chamber cleaning apparatus
JP2016208006A (en) * 2015-04-22 2016-12-08 キヤノン株式会社 Imprint device, imprint method, and manufacturing method of article
CN104962875A (en) * 2015-07-01 2015-10-07 中国乐凯集团有限公司 Preparation method of high-barrier film
CN104962875B (en) * 2015-07-01 2018-10-12 乐凯华光印刷科技有限公司 A kind of preparation method of high-isolation film
KR20210030486A (en) * 2018-08-10 2021-03-17 어플라이드 머티어리얼스, 인코포레이티드 Multi-cathode deposition system
JP2021533269A (en) * 2018-08-10 2021-12-02 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated Multi-cathode deposition system
JP7253614B2 (en) 2018-08-10 2023-04-06 アプライド マテリアルズ インコーポレイテッド Multi-cathode deposition system
KR102528388B1 (en) * 2018-08-10 2023-05-02 어플라이드 머티어리얼스, 인코포레이티드 Multicathode Deposition System

Also Published As

Publication number Publication date
JP3301408B2 (en) 2002-07-15

Similar Documents

Publication Publication Date Title
KR100362622B1 (en) Particle-removing apparatus for a plasma etching apparatus and method for removing the particles
JP3301408B2 (en) Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus
US8052798B2 (en) Particle removal apparatus and method and plasma processing apparatus
EP0589237A2 (en) Vacuum etch chamber and method for treating parts thereof
KR100782621B1 (en) Plasma processing method and plasma processing device
JP3555084B2 (en) Plasma processing method for semiconductor substrate and plasma processing apparatus for semiconductor substrate
JPH0819515B2 (en) Shield preparation methods for reducing particulates in physical vapor deposition chambers.
JP2010275574A (en) Sputtering apparatus and method for manufacturing semiconductor device
JP3784727B2 (en) Particle removal device for semiconductor manufacturing equipment
JP2002353086A (en) Apparatus and method for manufacturing semiconductor
TWI406334B (en) Plasma processing device
JP6397680B2 (en) Plasma processing apparatus and method of operating plasma processing apparatus
JPS59181619A (en) Reactive-ion etching device
JP3171161B2 (en) Plasma etching method and plasma etching apparatus
JP2002100573A (en) System and method for producing semiconductor
JPH07106307A (en) Plasma treatment equipment and plasma treatment method
JP4902054B2 (en) Sputtering equipment
JP4130278B2 (en) Manufacturing method of semiconductor device
JPS60154621A (en) Vacuum treatment
JP2001244239A (en) Semiconductor manufacturing equipment and deposit eliminating method
JPH0722400A (en) Manufacturing equipment of semiconductor device
JPS61214431A (en) Vacuum treatment equipment
JP2002231692A (en) Semiconductor manufacturing apparatus
JPH02214118A (en) Vacuum treatment apparatus
JPH07273039A (en) Method and mechanism for cleaning film formation apparatus of dust

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080426

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090426

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100426

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120426

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20120426

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130426

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees