TRANSMISSION SERIE A FAIBLE NIVEAU D'INTERFERENCES ELECTROMAGNETIQUES Domaine technique de l'invention L'invention est relative aux interfaces de communication série, notamment aux 5 techniques de conditionnement mises en oeuvre sur le signal à transmettre au niveau de la couche physique. Arrière-plan de l'invention La transmission d'un signal série présente un certain nombre de contraintes imposées par les différentes normes d'interfaces série. Parmi ces contraintes, on cherche à 10 garantir que l'horloge puisse être récupérée à partir du signal par le circuit récepteur, et que le signal présente une composante continue qui varie peu autour de zéro (ou de 50 % de l'excursion du signal). Dans les interfaces plus récentes, où les débits peuvent dépasser le gigabit/s, les normes imposent en outre que le signal produise de faibles interférences électromagnétiques. La conformité électromagnétique du signal est 15 acquise, par exemple, lorsque le spectre du signal transmis ne présente aucun pic sortant d'un gabarit spécifié par la norme. La figure lA illustre un flot d'opérations de conditionnement effectuées au niveau de la couche physique pour la norme USB 2.0. Ces opérations sont destinées à garantir la récupération d'horloge, sans toutefois garantir la constance de la composante continue. 20 Le signal série brut D est soumis en 10 à une opération de comblement de bits, appelée « bit-stuffing » en anglais. De façon générale, le comblement consiste à insérer des bits dans le signal pour créer des transitions là où le signal brut présente trop peu de transitions pour garantir la récupération de l'horloge. Selon la norme USB 2.0, cette opération consiste à insérer dans le signal un bit à 0 après toute séquence de 6 bits 25 consécutifs à 1. Les bits ainsi insérés sont superflus en ce qu'ils n'ont aucune signification - ils sont retirés du signal par le circuit de réception. Après l'opération de comblement, le signal est soumis en 12 à un codage appelé NRZI (de l'anglais « Non-Return to Zero Inverted »). Cette opération consiste à coder chaque bit à 0 par une transition, et chaque bit à 1 par une absence de transition. 30 La figure 1B est un chronogramme illustrant un exemple de signal série brut D et les signaux correspondants après les opérations 10 et 12 (B-STUFF et NRZI).
Le signal D présente un mot de synchronisation (7 bits à 0 suivis d'un bit à 1), suivi d'une séquence de 8 bits à 1, puis la séquence 0, 1, 0. L'opération de comblement insère un bit à 0 après le sixième bit à 1, identifié par une flèche. Cette opération permet de garantir la présence d'au moins une transition pour 6 5 bits consécutifs à 1, mais ne garantit aucune transition dans des séquences de bits à O. Après l'opération NRZI, le signal sortant Tx présente une transition devant chaque bit à 0, et ne présente aucune transition devant chaque bit à 1. Cette opération garantit un nombre de transitions élevé pour les séquences de bits à 0. La combinaison des deux opérations garantit suffisamment de transitions dans le signal 10 sortant Tx pour toute série de bits consécutifs de même état (0 ou 1) dans le signal brut D. Ces opérations tendent également à améliorer la constance de la composante continue du signal sortant Tx, mais ne permettent pas de garantir une faible marge de variation de cette composante continue. 15 Les normes plus récentes d'interfaces série, visant des débits pouvant dépasser le gigabit/s, imposent des contraintes ne pouvant pas être atteintes par la technique de la figure 1A, notamment concernant les interférences électromagnétiques. La figure 2 illustre un flot d'opérations de conditionnement effectuées au niveau de la couche physique pour de nombreuses normes récentes de transmission série haut débit, 20 comme HDMI, SATA, USB 3, PCI-Express (avant la version 3), Ethernet, FireWire... Le signal série brut D est soumis en 14 à une opération de brouillage (ou « scrambling » en anglais). Cette opération consiste à mélanger le signal entrant, par une opération ou-exclusif bit à bit, à une séquence de bits pseudo-aléatoire. La séquence pseudo-aléatoire est générée par un registre à décalage à rétroaction linéaire (LFSR ou « Linear Feedback 25 Shift Register » en anglais), câblé selon un polynôme générateur spécifique, G(x) = x16 + x5 + x4 + x3 + 1 selon la norme USB 3. Le signal d'origine peut être récupéré au niveau du circuit de réception en soumettant le signal brouillé à la même séquence pseudo-aléatoire. Une telle opération de brouillage produit statistiquement un signal ayant des 30 caractéristiques aléatoires, donc ayant un spectre plat et générant peu d'interférences électromagnétiques. Mais le brouillage ne garantit pas que le signal brouillé présente suffisamment de transitions dans tous les cas pour pouvoir récupérer l'horloge, et ne garantit pas dans tous les cas que le signal brouillé présente une composante continue de faible variation. Pour satisfaire ces deux dernières contraintes, le signal brouillé est soumis en 16 à un codage en ligne, le codage 8b/10b dans le cas des normes énumérées plus haut. Un tel codage consiste à remplacer chaque octet du signal brouillé par un mot de 10 bits trouvé dans une table de correspondances. Les mots de 10 bits sont construits pour que tout couple de mots de 10 bits successifs dans le signal sortant présente une transition après au plus 5 bits de même état. En outre, chaque octet du signal brouillé dispose de deux candidats de 10 bits dans la table, ayant des nombres différents de bits à 1. L'un ou l'autre candidat est sélectionné en fonction du nombre de bits à 1 du mot précédent, de manière à tendre vers un équilibre entre le nombre de bits à 1 et le nombre de bits à 0 sur un faible nombre de mots consécutifs dans le signal sortant. Un tel codage garantit ainsi suffisamment de transitions et, surtout, une composante continue ayant une faible variation. Les techniques de conditionnement de signal du type de la figure 2 offrent des résultats satisfaisants, mais le codage en ligne accapare une partie de la bande passante disponible sur le lien physique (le codage 8b/10b requiert 25 % de données supplémentaires) et requiert le stockage d'une table de correspondances et un traitement associé relativement complexe. Résumé de l'invention On souhaite disposer d'une technique de conditionnement de signal série qui accapare un minimum de bande passante sur le lien physique, tout en produisant de faibles interférences électromagnétiques et en garantissant un nombre suffisant de transitions 25 pour récupérer l'horloge. On tend à satisfaire ce besoin en prévoyant un procédé de transmission de données en série, comprenant les étapes consistant à produire un signal brouillé en appliquant un brouillage à l'aide d'une séquence pseudo-aléatoire à un signal série entrant véhiculant les données ; et produire un signal série sortant à partir du signal brouillé. Après chaque 30 séquence de N bits consécutifs de même état dans le signal brouillé, un bit superflu d'état inverse est inséré dans le signal sortant. Selon un mode de mise en oeuvre, le procédé comprend les étapes suivantes pour produire le signal sortant : compter au vol les bits consécutifs de même état dans le signal brouillé ; dès que le compte atteint N, suspendre la transmission du signal brouillé, transmettre le bit superflu d'état inverse, réinitialiser le compte de bits consécutifs, et reprendre la transmission du signal brouillé. Selon un mode de mise en oeuvre, le procédé comprend les étapes suivantes : produire un signal dérivé du signal entrant en appliquant au signal entrant un retard correspondant au retard introduit par le brouillage ; après K+1 occurrences consécutives d'un même motif de plusieurs bits dans le signal brouillé, produire le signal sortant à partir du signal dérivé à la place du signal brouillé ; et produire de nouveau le signal sortant à partir du signal brouillé après l'occurrence d'un motif différent dans le signal brouillé. Selon un mode de mise en oeuvre, le signal dérivé est produit en appliquant au signal entrant un deuxième brouillage, différent du premier. Selon un mode de mise en oeuvre, le procédé comprend l'étape suivante pour produire le signal sortant : insérer dans le signal sortant une marque à chaque permutation entre 15 les signal brouillé et le signal dérivé, identifiable par un dispositif récepteur. Selon un mode de mise en oeuvre, la marque est une séquence de bits erronée ayant plus de N bits consécutifs de même état. Selon un mode de mise en oeuvre, le procédé comprend les étapes suivantes : réinitialiser un compteur de répétition de motif ; stocker un mot du signal brouillé 20 comme mot de référence ; comparer un mot courant du signal brouillé au mot de référence ; s'ils sont égaux, incrémenter le compteur de répétition ; s'ils sont différents, réinitialiser le compteur de répétition et stocker le mot courant comme mot de référence ; lorsque le contenu du compteur de répétition atteint K, produire le signal sortant à partir du signal dérivé à la place du signal brouillé ; et produire de nouveau le 25 signal sortant à partir du signal brouillé après la réinitialisation du compteur de répétition. On peut également prévoir un procédé de transmission de données en série, comprenant les étapes consistant à produire un signal brouillé en appliquant un brouillage à l'aide d'une séquence pseudo-aléatoire à un signal série entrant véhiculant les données ; 30 produire un signal série sortant à partir du signal brouillé ; produire un signal dérivé du signal entrant en appliquant au signal entrant un retard correspondant au retard introduit par le brouillage ; après K+1 occurrences consécutives d'un même motif de plusieurs bits dans le signal brouillé, produire le signal sortant à partir du signal dérivé à la place du signal brouillé ; et produire de nouveau le signal sortant à partir du signal brouillé après l'occurrence d'un motif différent dans le signal brouillé. On prévoit également un dispositif de transmission de données en série, comprenant un brouilleur configuré pour mélanger une séquence pseudo-aléatoire à un signal série entrant véhiculant les données ; et un circuit d'adaptation produisant un signal série sortant à partir de la sortie du brouilleur. Le circuit d'adaptation est configuré pour, après chaque séquence de N bits consécutifs de même état, insérer un bit superflu d'état inverse dans le signal sortant. Selon un mode de réalisation, le dispositif comprend un circuit de détection de répétition connecté au brouilleur, configuré pour activer un signal de détection après une observation de K+1 occurrences consécutives d'un même motif de plusieurs bits à la sortie du brouilleur ; un circuit de traitement recevant le signal entrant et introduisant un retard correspondant aux cycles d'initialisation du brouilleur ; et un circuit de commutation commandé par le circuit de détection, connecté pour fournir au circuit d'adaptation : la sortie du brouilleur lorsque le signal de détection est inactif, et la sortie du circuit de traitement lorsque le signal de détection est actif. Selon un mode de réalisation, le circuit de traitement est un deuxième brouilleur conçu pour opérer un brouillage différent du premier brouilleur. On peut également prévoir un dispositif de transmission de données en série, comprenant un brouilleur configuré pour mélanger une séquence pseudo-aléatoire à un signal série entrant véhiculant les données ; un circuit d'adaptation produisant un signal série sortant à partir de la sortie du brouilleur ; un circuit de détection de répétition connecté au brouilleur, configuré pour activer un signal de détection après une observation de K+1 occurrences consécutives d'un même motif de plusieurs bits à la sortie du brouilleur ; un circuit de traitement recevant le signal entrant et introduisant un retard correspondant aux cycles d'initialisation du brouilleur ; et un circuit de commutation commandé par le circuit de détection, connecté pour fournir au circuit d'adaptation : la sortie du brouilleur lorsque le signal de détection est inactif, et la sortie du circuit de traitement lorsque le signal de détection est actif.
Description sommaire des dessins Des modes de réalisation seront exposés dans la description suivante, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : - les figures 1 A et 1B, précédemment décrites, illustrent un flot d'opérations mises en oeuvre dans un conditionnement de signal série classique et un exemple de signaux produits dans le flot ; - la figure 2, précédemment décrite, illustre un flot d'opérations mises en oeuvre dans un autre conditionnement de signal série classique ; - la figure 3 représente un flot d'opérations mises en oeuvre dans un conditionnement de signal série permettant d'optimiser la bande passante disponible sur le lien physique ; - la figure 4 est un schéma-bloc d'un mode de réalisation de circuit de conditionnement permettant d'éliminer des motifs répétitifs dans le signal transmis ; et - la figure 5 est un exemple de chronogramme illustrant le fonctionnement du circuit de la figure 4. Description d'un mode de réalisation préféré de l'invention Dans les normes d'interfaces série récentes, on a préconisé l'utilisation d'un codage en ligne, notamment le codage 8b/10b, dans un souci notamment de garantir une constance de la composante continue du signal transmis. Cela est probablement dû au fait que, du temps où on a commencé à établir ces normes, on ne savait pas concevoir des circuits analogiques simples pouvant traiter convenablement un signal série présentant une importante variation de la composante continue. Entre temps, les circuits analogiques de réception se sont améliorés, et la contrainte selon laquelle le signal transmis doit présenter une composante continue sensiblement constante peut être considérablement relâchée. Les circuits analogiques peuvent aujourd'hui fonctionner convenablement avec un niveau continu variant, par exemple, entre 20 % et 80 % de l'excursion du signal. La figure 3 illustre un flot de traitement tenant compte de ces considérations, permettant d'optimiser l'utilisation de la bande passante du lien physique tout en étant simple à mettre en oeuvre, et garantissant suffisamment de transitions dans le signal sortant pour récupérer l'horloge.
Le signal série brut D est soumis à une opération de brouillage 14, pouvant être semblable à celui de la figure 2. Le signal brouillé SD est soumis en 18 à une opération de comblement de bits. L'opération de comblement en 18 est différente de celle effectuée dans le flot de la figure 1 A (USB 2) en ce qu'elle opère sur des séquences de bits consécutifs à 1, mais aussi sur des séquences de bits consécutifs à O. Ainsi, on insère un bit superflu à 0 dans le signal sortant Tx après chaque série de N bits consécutifs à 1 dans le signal brouillé SD, et on insère un bit superflu à 1 après chaque série de N bits consécutifs à O. L'opération de brouillage 14 assure une diminution des interférences électromagnétiques, et l'opération de comblement 18 garantit la présence d'au moins une transition dans le signal tous les N+1 bits consécutifs. Par exemple, N = 5.
La fonction de comblement 18 est particulièrement simple à réaliser. On peut compter au vol les bits consécutifs de même état dans le signal brouillé SD. Dès que le compte atteint N, la transmission du signal brouillé est suspendue pendant un cycle pour transmettre le bit superflu d'état inverse. Le compte de bits consécutifs est ensuite réinitialisé, et la transmission du signal brouillé est reprise.
La bande passante accaparée par l'opération de comblement est fonction du nombre de bits superflus insérés dans le signal sortant Tx par unité de temps. Ce nombre dépend de la nature du signal brouillé SD. Le brouillage ayant pour objectif de conférer des caractéristiques aléatoires au signal SD, celui-ci présente statistiquement de nombreuses transitions, réduisant la probabilité pour qu'il soit nécessaire d'insérer des bits superflus. Des simulations effectuées par les inventeurs en utilisant des séquences aléatoires pour le signal brut D révèlent que l'opération de comblement utilise 16 % de données supplémentaires pour N=3, 3,4 % pour N=5, et 1,7 % pour N=6. Dans le cas de la figure 1A, où l'opération de comblement est effectuée directement sur le signal brut D, on obtient un moins bon rendement, car le signal brut D peut dans de nombreuses circonstances avoir une nature régulière, par exemple lors de la transmission des pixels d'une zone uniforme d'une image, nécessitant l'insertion d'un bit superflu tous les N bits transmis. Les simulations révèlent également que le niveau continu du signal sortant varie à 30 l'intérieur des limites de 20 % et 80 % de l'excursion du signal, plage de variation exploitable par les circuits de réception analogiques actuels.
Dans des circonstances exceptionnelles, le signal série brut D peut avoir des caractéristiques telles que le signal brouillé présente des motifs répétitifs. Le nombre de répétitions peut être tel que le spectre du signal brouillé présente temporairement un pic excédant une limite souhaitée. L'opération de comblement n'améliore pas la situation, alors qu'un codage en ligne du type 8b/10b, dans le flot de la figure 2, pourrait l'améliorer. En effet, le codage 8b/10b peut substituer une même séquence par deux codes différents, selon l'équilibre à atteindre entre bits à 1 et bits à 0. Cependant, le codage 8b/10b ne garantit pas non plus l'absence de motifs répétitifs. La figure 4 est un schéma-bloc d'un mode de réalisation de circuit de conditionnement permettant d'éliminer des motifs répétitifs dans le signal sortant Tx. Le signal série brut D est fourni simultanément à un circuit de brouillage 14 et à un circuit de retard 20. Le circuit 20 introduit un retard égal au nombre de cycles d'initialisation requis par le registre LFSR du circuit de brouillage 14. Ainsi, le signal dérivé DD produit par le circuit 20 correspond au signal D mis en phase avec sa version brouillée SD. Un multiplexeur MX est configuré pour envoyer l'un ou l'autre des signaux SD et DD à l'entrée d'un circuit 18 mettant en oeuvre l'opération de comblement de bits. Le choix du signal SD ou DD est déterminé par un signal SW produit par le circuit 18. La valeur inactive du signal SW sélectionne le signal brouillé SD, auquel cas le circuit est configuré pour fonctionner selon la figure 3. La valeur active du signal SW 20 sélectionne le signal retardé DD, auquel cas le circuit 18 opère sur le signal série brut, mis en phase avec le signal brouillé. Un circuit de détection de répétition 22 est configuré pour observer le signal brouillé SD et activer un signal DET à l'attention du circuit 18 lorsque le signal brouillé contient un motif répété au moins K fois. Le circuit 18 produit le signal SW en fonction du signal 25 DET. Selon une première variante, le signal SW peut être identique au signal DET. Selon une variante préférée, le signal SW est activé en même temps que le signal DET, mais désactivé en retard par rapport au signal DET, de manière que la durée de la phase de transmission du signal dérivé DD soit supérieure à un seuil minimal. Le fait que le signal d'origine D mélangé à une séquence pseudo-aléatoire produise un 30 signal ayant des caractéristiques régulières signifie que le signal d'origine est dans une certaine mesure corrélé à la séquence pseudo-aléatoire, et présente donc des caractéristiques semblables à celles de la séquence pseudo-aléatoire. Le fait d'alors transmettre le signal d'origine à la place du signal brouillé constitue un meilleur choix pour diminuer les interférences électromagnétiques.
Selon une variante, on pourrait appliquer en 20 un brouillage différent de celui appliqué en 14. Le circuit 18 peut être conçu pour insérer dans le signal sortant Tx une marque à chaque commutation du signal SW. Cette marque est reconnaissable par le circuit de réception (non représenté) pour appliquer au signal reçu le traitement adéquat (brouillage ou non après avoir retiré les bits superflus insérés par l'opération de comblement). Cette marque peut être une séquence qui ne devrait pas apparaître dans le signal Tx en temps normal, une séquence erronée, par exemple une séquence comprenant plus de N bits consécutifs à un même état (1 ou 0).
Une répétition peut être cherchée par le circuit 22 sur des mots consécutifs de même taille dans le signal SD. A chaque arrivée d'un mot, le circuit de détection 22 le stocke comme mot de référence, par exemple dans un registre dédié. Chaque nouveau mot est comparé au mot de référence stocké. En cas d'égalité, un compteur de répétitions est incrémenté. En cas d'inégalité, le nouveau mot remplace le mot de référence et le compte de répétitions est réinitialisé. Le signal DET est activé dès que le compte de répétions atteint un seuil K, et il reste actif tant que le compteur de répétitions n'est pas réinitialisé. La taille du mot de référence est choisie en fonction de la taille maximale des motifs répétitifs à détecter, donc de la composante fréquentielle minimale à maîtriser du spectre du signal. Si le mot est un octet, par exemple, on pourra détecter des répétitions de motifs de 8, 4, 2 et 1 bits. Par contre, deux occurrences d'un sous-motif de 4 bits, quatre occurrences d'un sous-motif de 2 bits, ou huit occurrences d'un sous-motif de 1 bit ne seront pas comptés comme des répétitions avec ce mode de réalisation - il faudra que chacun de ces sous-motifs soit répété au moins quatre, huit et seize fois, respectivement. Des répétitions de motifs de taille supérieure à 8 bits ne seront pas détectées. Selon un mode de réalisation plus élaboré, on peut utiliser plusieurs mots de référence de tailles différentes, par exemple de 8, 7, 6, 5, 4 et 3 bits, avec un seul compteur de répétitions. Les opérations décrites ci-dessus sont mises en oeuvre pour chaque mot de référence. Alors, dès qu'un motif de taille quelconque comprise entre 3 et 8 bits est répété K fois, le circuit de détection active le signal DET.
Selon une variante, on peut associer un compteur et un seuil dédié à chaque motif de référence. Alors, le premier compteur qui atteint son seuil provoque l'activation du signal DET. La figure 5 est un exemple de chronogramme permettant de mieux comprendre le fonctionnement du circuit de la figure 4, dans le cadre de l'utilisation d'un seul motif de référence. Il représente un exemple d'évolution des signaux SD, DET, SW et Tx, et du signal de sortie du multiplexeur MX. Il représente également l'évolution du compteur de répétitions CNT du circuit de détection 22. Initialement, les signaux DET et SW sont inactifs et le compteur CNT est à O. Le 10 multiplexeur MX transmet le signal brouillé SD au circuit de comblement 18. A un instant tO, le signal SD a transmis un premier motif répété REP. Le contenu du compteur CNT passe à 1. Ensuite, le motif est répété encore trois fois. Le compteur est incrémenté à la fin de chaque motif, et atteint le compte de 4 après la quatrième répétition.
15 Le seuil K est ici fixé à 2 répétitions, correspondant à K+1 = 3 occurrences consécutives du même motif Ainsi, dès que le compteur atteint le compte de 2, le signal DET est activé. Le signal SW est également activé, de sorte que le multiplexeur MX transmet le signal dérivé DD au circuit de comblement 18. Le circuit 18 insère une marque e dans le signal sortant Tx avant de traiter et transmettre le signal DD. Comme on l'a mentionné 20 plus haut, la marque e sert à signaler au circuit de réception que le mode de traitement doit être basculé (ici passer d'un brouillage à une absence de brouillage). Cette marque peut être une séquence erronée, contenant, par exemple, plus de N bits consécutifs à 1 ou à O. Après que le compte du compteur a atteint 4, aucune répétition n'est détectée. Le signal 25 DET est désactivé, et le compteur est réinitialisé. Le signal SW reste de préférence actif jusqu'à ce que le nombre de bits transmis du signal DD atteigne un seuil minimal. Ce seuil est choisi grand par rapport au nombre de bits des marques e, par exemple dix fois plus grand. On garantit ainsi que l'insertion des marques e ait un impact négligeable sur la bande passante utilisée. Lorsque le signal SW est désactivé, le multiplexeur MX 30 transmet de nouveau le signal SD au circuit 18. Après avoir fini de traiter la séquence du signal DD, le circuit 18 insère une nouvelle marque e dans le signal Tx, indiquant au circuit de réception de basculer sur un brouillage.