FR2892244A1 - Pulse density modulation sequence coherence detection circuit, e.g. for digital amplifier, has multiplexer suppressing analog signal based on control signal and generating square signal at frequency half of sequence oversampling frequency - Google Patents
Pulse density modulation sequence coherence detection circuit, e.g. for digital amplifier, has multiplexer suppressing analog signal based on control signal and generating square signal at frequency half of sequence oversampling frequency Download PDFInfo
- Publication number
- FR2892244A1 FR2892244A1 FR0510594A FR0510594A FR2892244A1 FR 2892244 A1 FR2892244 A1 FR 2892244A1 FR 0510594 A FR0510594 A FR 0510594A FR 0510594 A FR0510594 A FR 0510594A FR 2892244 A1 FR2892244 A1 FR 2892244A1
- Authority
- FR
- France
- Prior art keywords
- gate
- input
- output
- circuit
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/007—Protection circuits for transducers
Abstract
Description
Circuit de détection de cohérence d'une séquence PDM dans un convertisseurConsistency detection circuit of a PDM sequence in a converter
numérique analogique Domaine technique de l'invention La présente invention concerne les circuits électroniques et notamment un circuit de détection de cohérence d'une séquence PDM dans un convertisseur numérique analogique. Etat de la technique La technique de codage sigma-delta est largement employée dans le 15 traitement de l'information. Suivant ce codage, une information de type analogique est transformée un train de bits PDM (de l'expression anglo-saxonne Pulse Density Modulation) opérant à haute fréquence par rapport au signal utile. Ce procédé fait appel à un quantificateur à deux états (0 ou 1) en fonction de l'amplitude du signal analogique à coder. 20 La figure 1 rappelle la correspondance entre un signal analogique, par exemple sinusoïdal et le train de bits PDM qui lui correspond. Le décodage du train de bits PDM est particulièrement simple puisqu'il suffit de faire passer l'information numérique dans un filtre passe-bas pour restituer l'information analogique originelle. 25 La figure 2 illustre une application typique audio mettant en œuvre un codage de type sigma delta. Un microphone numérique 200 comportant un amplificateur intégré et un modulateur sigma-delta fournit une séquence PDM qui est transmise via un canal 202 à un dispositif 250 de traitement numérique, tel que, par exemple, 30 un processeur numérique de signal (dénommé Digital Signal Processor ou DSP dans la littérature anglo-saxonne) qui effectue le traitement approprié. Le signal numérique PDM est reçu par une interface série 251 et transmis, via des moyens de ST 05-GR2-132 -2-. filtrages passe-bas 252 et un filtre de décimation 253 vers une application logicielle 250 qui effectue le traitement approprié de l'information numérique. TECHNICAL FIELD OF THE INVENTION The present invention relates to electronic circuits and in particular to a coherence detection circuit of a PDM sequence in a digital-to-analog converter. State of the art The sigma-delta coding technique is widely used in information processing. According to this coding, an analog type of information is transformed into a PDM (Pulse Density Modulation) bitstream operating at a high frequency relative to the wanted signal. This method uses a quantizer with two states (0 or 1) as a function of the amplitude of the analog signal to be encoded. FIG. 1 recalls the correspondence between an analog signal, for example a sinusoidal signal, and the corresponding PDM bit stream. The decoding of the PDM bitstream is particularly simple since it is sufficient to pass the digital information in a low-pass filter to restore the original analog information. Figure 2 illustrates a typical audio application implementing sigma delta coding. A digital microphone 200 having an integrated amplifier and a sigma-delta modulator provides a PDM sequence that is transmitted via a channel 202 to a digital processing device 250, such as, for example, a digital signal processor (referred to as a Digital Signal Processor). or DSP in the Anglo-Saxon literature) which performs the appropriate treatment. The PDM digital signal is received by a serial interface 251 and transmitted via ST 05-GR2-132 -2- means. low-pass filtering 252 and a decimation filter 253 to a software application 250 which performs the appropriate processing of the digital information.
En sortie du traitement, le signal numérique est transmis à des moyens s d'interpolation 255, puis à un filtre de mise en forme 256 pour ensuite être véhiculé à l'extérieur du DSP 250 via l'interface série 251. At the output of the processing, the digital signal is transmitted to interpolation means 255, then to a shaping filter 256 and then to be conveyed outside the DSP 250 via the serial interface 251.
C'est donc un signal numérique PDM qui est transmis via un circuit 257 au dispositif terminal 210 lequel, dans l'application considérée dans la figure 2, illustre 10 un amplificateur audio de type Classe D , représentée par l'amplificateur 211, le filtre inductif et capacitif 212 et un haut-parleur 213. It is therefore a PDM digital signal which is transmitted via a circuit 257 to the terminal device 210 which, in the application considered in FIG. 2, illustrates a Class D audio amplifier, represented by the amplifier 211, the filter inductive and capacitive 212 and a speaker 213.
Les circuits audios basés sur un traitement purement numérique de l'information analogique, comme celle que l'on vient de rappeler, sont appelés à se 1s développer dans un avenir proche. Audio circuits based on purely digital processing of analogue information, such as the one just mentioned, are expected to develop in the near future.
D'une part, les amplificateurs audio de type classe D permettent d'obtenir des rendements élevés ce qui les rend particulièrement adaptés à leur emploi dans les circuits de l'électronique nomade, fonctionnant sur batterie. D'autre part, le traitement numérique dès la source de l'information permet une connexion directe au processeur DSP et ainsi de tirer parti ù à faible coût - de la considérable puissance de traitement numérique qu'offrent ces composants. On the one hand, the class D audio amplifiers make it possible to obtain high yields, which makes them particularly suitable for use in the circuits of nomadic electronics, operating on battery. On the other hand, the digital processing from the source of the information allows a direct connection to the DSP and thus to take advantage at low cost of the considerable digital processing power offered by these components.
25 On a observé toutefois que l'architecture type de la figure 2 ù dédiée à une application audio ù pouvait être sensible à un dysfonctionnement qui, s'il n'est pas majeur en soi, pouvait occasionner de graves inconvénients. It has been observed, however, that the typical architecture of FIG. 2 dedicated to an audio application could be sensitive to a malfunction which, if not major in itself, could cause serious drawbacks.
En effet, si d'aventure, le circuit 257 ne transmettait plus un trait de bits PDM 30 cohérent, cela aurait pour conséquence de venir saturer l'étage d'amplificateur, pouvant entraîner la détérioration du haut parleur 213 mais également une pression acoustique importante au niveau de l'oreille de l'utilisateur. ST 05-GR2-132 20 -3-- D'une manière générale, suivant les techniques connues, c'est l'application logicielle 254 qui est chargée d'effectuer un test de cohérence de la séquence PDM de manière à ce que cette séquence présente bien une valeur moyenne nulle pour un signal analogique d'entrée nul. Les techniques connues ne permettent cependant pas de s'affranchir de ce problème lorsque le disfonctionnement intervient en aval de l'application logicielle, c'est à dire dans l'un des éléments 25, 256, 257, et même l'amplificateur 211. 10 La présente invention a pour but de remédier à ce problème. Exposé de l'invention 15 La présente invention a pour but un circuit de détection de cohérence d'une séquence de bits de type PDM permettant d'éviter que l'on ne propage, notamment à un circuit analogique audio situé en aval, un signal présentant une incohérence et 20 pouvant occasionner de graves dommages au matériel ou une gêne significative à l'utilisateur. Un autre but de la présente invention consiste à proposer un circuit de protection particulièrement simple et efficace pour la réalisation d'un convertisseur 25 analogique numérique avant amplification et restitution audio. L'invention réalise ces buts au moyen d'un circuit de détection de cohérence d'une séquence PDM, comportant : Indeed, if by chance, the circuit 257 no longer transmits a coherent PDM bit line 30, this would result in saturating the amplifier stage, which can cause the deterioration of the speaker 213 but also a significant sound pressure at the ear of the user. ST 05-GR2-132 20 -3-- In a general manner, according to the known techniques, it is the software application 254 which is responsible for performing a consistency test of the PDM sequence so that this sequence has a zero average value for a zero input analog signal. The known techniques do not however make it possible to overcome this problem when the malfunction occurs downstream of the software application, that is to say in one of the elements 25, 256, 257, and even the amplifier 211. The present invention aims to remedy this problem. The aim of the present invention is to provide a coherence detection circuit of a PDM-type bit sequence which makes it possible to avoid propagating, in particular to an analog audio circuit located downstream, a signal presenting an inconsistency and causing serious damage to the equipment or significant inconvenience to the user. Another object of the present invention is to provide a particularly simple and efficient protection circuit for producing a digital analog converter before amplification and audio reproduction. The invention achieves these objects by means of a coherence detection circuit of a PDM sequence, comprising:
30 - un circuit de stockage permettant de stocker n bits consécutifs de ladite séquence PDM ; - un circuit de verrouillage/déverrouillage connecté au circuit de stockage et générant un signal de commande lorsque n valeurs consécutives sont égales ; ST 05-GR2-1325 -4-- - des moyens, commandés par ledit signal de commande, permettant de forcer l'extinction du signal analogique et générant un signal carré à la fréquence moitié de la fréquence de sur échantillonnage de la séquence PDM. A storage circuit for storing n consecutive bits of said PDM sequence; a locking / unlocking circuit connected to the storage circuit and generating a control signal when n consecutive values are equal; ST 05-GR2-1325 -4-- - means, controlled by said control signal, for forcing the extinction of the analog signal and generating a square signal at the frequency half of the oversampling frequency of the PDM sequence.
Dans un mode de réalisation particulier, le circuit comporte un filtre pour supprimer la fréquence moitié de sur-échantillonnage et venir renforcer l'effet d'extinction du signal analogique. In a particular embodiment, the circuit comprises a filter for suppressing the half-oversampling frequency and reinforcing the extinction effect of the analog signal.
De préférence, les moyens permettant de forcer l'extinction du signal to analogique comporte : Preferably, the means for forcing the extinction of the signal to analog comprises:
- une bascule lprésentant une entrée, une sortie ainsi qu'une entrée d'horloge recevant la fréquence d'échantillonnage ; - un multiplexeur disposant d'une première et d'une seconde entrée, la première 15 entrée recevant la valeur inverse de la sortie de ladite bascule et la seconde entrée recevant la séquence PDM après passage dans le circuit de stockage, ledit multiplexeur étant commandé par le signal de commande généré par le circuit de verrouillage/déverrouillage . a flip-flop having an input, an output and a clock input receiving the sampling frequency; a multiplexer having a first and a second input, the first input receiving the inverse value of the output of said flip-flop and the second input receiving the PDM sequence after passing through the storage circuit, said multiplexer being controlled by the control signal generated by the locking / unlocking circuit.
20 Dans un mode de réalisation préféré, le circuit de stockage comporte une chaîne de n bascules de type D connectées en cascade, la première bascule ayant une entrée recevant la séquence PDM à traiter et la nième bascule ayant une sortie connectée à la seconde entrée du multiplexeur. In a preferred embodiment, the storage circuit comprises a chain of n D-type flip-flops connected in cascade, the first flip-flop having an input receiving the PDM sequence to be processed and the n-th flip-flop having an output connected to the second input of the multiplexer.
25 L'invention est particulièrement adaptée à la réalisation d'un circuit de protection pour un système audio mobile, tel qu'un téléphone mobile doté d'un circuit de détection de cohérence d'une séquence PDM avant sa conversion sous forme analogique. Le circuit de détection comporte : The invention is particularly suitable for producing a protection circuit for a mobile audio system, such as a mobile phone having a coherence detection circuit of a PDM sequence before its conversion into analog form. The detection circuit comprises:
30 - un circuit de stockage (311-315) permettant de stocker n bits consécutifs de ladite séquence PDM ; - un circuit de verrouillage/déverrouillage (360) connecté auxdits moyens de stockage (311-315) et générant un signal de commande (356) lorsque n valeurs consécutives sont égales ; ST 05-GR2-132 -5-- - des moyens (301, 302) d'extinction du signal analogique commandés par ledit signal de commande et générant un signal carré à la fréquence moitié de la fréquence d'échantillonnage de la séquence PDM. Description des dessins 2D'autres caractéristiques, but et avantages de l'invention apparaîtront à la lecture de la description et des dessins ci-après, donnés uniquement à titre d'exemples non limitatifs. Sur les dessins annexés : A storage circuit (311-315) for storing n consecutive bits of said PDM sequence; - a latch / unlock circuit (360) connected to said storage means (311-315) and generating a control signal (356) when n consecutive values are equal; ST 05-GR2-132 -5-- - means (301, 302) for extinguishing the analog signal controlled by said control signal and generating a square signal at the frequency half of the sampling frequency of the PDM sequence. DESCRIPTION OF DRAWINGS 2D'Other characteristics, purpose and advantages of the invention will appear on reading the description and drawings below, given solely by way of non-limiting examples. In the accompanying drawings:
10 La figure 1 illustre le principe du codage sigma-delta permettant de générer une séquence de bits PDM. La figure 2 illustre une architecture d'une application audio basée sur un traitement complètement numérique d'un signal analogique (par exemple audio) . La figure 3 illustre le schéma d'un circuit de cohérence d'un signal PDM conforme à la présente invention. Description d'un mode de réalisation préféré On décrit à présent en référence à la figure 3 un circuit de protection pour 25 une séquence PDM permettant de traiter. Figure 1 illustrates the principle of sigma-delta coding for generating a PDM bit sequence. Figure 2 illustrates an architecture of an audio application based on a completely digital processing of an analog signal (eg audio). FIG. 3 illustrates the diagram of a coherence circuit of a PDM signal according to the present invention. DESCRIPTION OF A PREFERRED EMBODIMENT A protection circuit for a PDM sequence for processing is now described with reference to FIG.
L'invention est typiquement adapté à la réalisation d'un circuit de protection pour un amplificateur de classe D, que l'on peut rencontrer dans de multiples applications telles que par exemple les téléphoniques, et permettant de préserver 30 les oreilles de l'utilisateur contre des flux PDM incohérents. The invention is typically adapted to the realization of a protection circuit for a class D amplifier, which can be encountered in multiple applications such as for example telephones, and to preserve the user's ears. against inconsistent PDM flows.
Le signal à traiter est fourni, comme dans les systèmes connus , par une source complètement numérique (non représentée), telle que par exemple un microphone à condensateur électret (Electret Condenser Microphone) comportant ST 05-GR2-132 15 20 -6- un amplificateur intégré, un modulateur sigma-delta et autorisant une connexion directe au DSP. The signal to be processed is provided, as in the known systems, by a completely digital source (not shown), such as for example an electret condenser microphone (Electret Condenser Microphone) comprising ST 05-GR2-132 15 20 -6- integrated amplifier, a sigma-delta modulator and allowing a direct connection to the DSP.
Après traitement, le processeur DSP génère une séquence PDM qui est 5 introduite via un conducteur 309 dans le circuit conforme à la présente invention, tel qu'illustré dans la figure 3. After processing, the DSP generates a PDM sequence which is fed through a conductor 309 into the circuit according to the present invention, as shown in FIG.
Le circuit de détection de cohérence est disposé en aval de la chaîne d'amplification classique, bien connue, comportant par exemple un filtre analogique 10 304, un amplificateur analogique 305 et un haut-parleur 306. The coherence detection circuit is arranged downstream of the conventional amplification system, which is well known and comprises, for example, an analog filter 304, an analog amplifier 305 and a loudspeaker 306.
Le circuit de détection de cohérence comporte un circuit ou moyen de stockage de n bits consécutifs, basé sur un ensemble de n bascules de type D montés en cascade associé à un circuit de verrouillage/déverrouillage 360. Les n 1s bascules permettent de stocker le contenu de n bits consécutifs de la séquence PDM et le circuit de verrouillage/déverrouillage 360 permet l'exécution d'un test sur n bits consécutifs de cette même séquence PDM , en vue de la génération d'un signal de commande 356 venant forcer , par des moyens matériels, la génération d'un signal PDM cohérent présentant une valeur moyenne nulle lorsque n bits 20 successifs sont égaux. The coherence detection circuit comprises a circuit or means for storing n consecutive bits, based on a set of n cascaded type D flip-flops associated with a locking / unlocking circuit 360. The n 1s flip-flops make it possible to store the content of n consecutive bits of the PDM sequence and the locking / unlocking circuit 360 makes it possible to execute a test on n consecutive bits of this same PDM sequence, with a view to generating a control signal 356 forcing, by hardware means, generating a coherent PDM signal having a zero mean value when n successive bits are equal.
Afin de soulager la lecture de la figure 3, on a représenté seulement cinq bascules 311-315 montés en cascade, mais il est clair qu'un homme du métier pourra adapter le circuit de l'invention à un nombre plus élevé de bascules. On a 25 constaté que, dans bien des applications, on pouvait se satisfaire d'une valeur n= 10 . In order to ease the reading of FIG. 3, only five cascaded flip-flops 311-315 are shown, but it is clear that one skilled in the art will be able to adapt the circuit of the invention to a larger number of flip-flops. It has been found that in many applications one could be satisfied with n = 10.
Chacune des bascules 311 à 315 comporte une entrée D connectée à la sortie Q de la bascule qui la précède dans la chaîne, et une sortie NQ (Q inverse) 30 qui est transmise via un conducteur à un bus connecté à une porte ET 352 du circuit de verrouillage/déverrouillage 360, ainsi qu'une entrée G recevant le signal d'horloge de sur-échantillonnage (FOS) propre à la séquence sigma-delta. ST 05-GR2-132 -7.- La première bascule 311 de la chaîne (bascule FD1) dispose d'une entrée D qui reçoit le signal PDM à traiter. Les sorties Q des n bascules 311-315 sont respectivement transmises à n entrées d'une porte ET 351 du circuit de verrouillage/déverrouillage 360 dont la fonction consiste à générer un signal de commande lorsque n valeurs consécutives sont égales . Each of the flip-flops 311 to 315 has an input D connected to the Q output of the flip-flop which precedes it in the chain, and an NQ (inverse Q) output 30 which is transmitted via a conductor to a bus connected to an AND gate 352. locking / unlocking circuit 360, and an input G receiving the oversampling clock signal (FOS) specific to the sigma-delta sequence. ST 05-GR2-132 -7.- The first flip-flop 311 of the chain (FD1 flip-flop) has a D input which receives the PDM signal to be processed. The Q outputs of the n flip-flops 311-315 are respectively transmitted to n inputs of an AND gate 351 of the locking / unlocking circuit 360 whose function is to generate a control signal when n consecutive values are equal.
Dans le mode de réalisation particulier qui est illustré par la figure 3, le circuit Io de verrouillage/déverrouillage 360 dispose ainsi en permanence des n valeurs consécutives de la séquence PDM (transmises aux entrées de la porte ET 351), mais également des n valeurs conséquences inverses (transmises aux entrées de la porte ET 352). Comme on le voit, le circuit de verrouillage/déverrouillage 360 comporte en outre une première porte NOR 361, une seconde porte NOR 362, une 15 troisième porte NOR 363 et une quatrième porte NOR 364. Un homme du métier pourra avantageusement insérer une bascule D en aval de chaque sorties des portes 351 et 352 afin d'éviter des effets transitoires indésirables û ou glitches - et ne retenir que les états stables. 20 La porte NOR 361 dispose d'une première entrée connectée à la sortie de la porte ET 351 et d'une seconde entrée connectée à la sortie de la seconde porte NOR 362. In the particular embodiment which is illustrated in FIG. 3, the locking / unlocking circuit Io 360 thus permanently has n consecutive values of the PDM sequence (transmitted to the inputs of the AND gate 351), but also of n values. inverse consequences (transmitted to the inputs of the AND gate 352). As can be seen, the locking / unlocking circuit 360 further comprises a first NOR gate 361, a second NOR gate 362, a third NOR gate 363 and a fourth NOR gate 364. A skilled person may advantageously insert a D gate. downstream of each output of the gates 351 and 352 in order to avoid unwanted transient effects or glitches - and to retain only stable states. The NOR gate 361 has a first input connected to the output of the AND gate 351 and a second input connected to the output of the second NOR gate 362.
La porte NOR 362 dispose d'une première entrée connectée à la sortie de la 25 porte NOR 361 et d'une seconde entrée connectée à la sortie NQ de la dernière bascule de la chaîne des n bascules 311-315, la sortie NQ5 en l'espèce. The NOR gate 362 has a first input connected to the output of the NOR gate 361 and a second input connected to the NQ output of the last flip-flop in the chain of the n flip-flops 311-315, the output NQ5 in FIG. 'species.
La porte NOR 363 dispose d'une première entrée connectée à la sortie Q de la dernière des ri bascules 311-315, en l'occurrence la sortie Q5 dans l'exemple de 30 la figure 3, et d'une seconde entrée connectée à la sortie de la porte NOR 364. The NOR gate 363 has a first input connected to the Q output of the last flip-flop 311-315, in this case the Q5 output in the example of FIG. 3, and a second input connected to FIG. the exit of NOR gate 364.
La porte NOR 364 dispose d'une première entrée connectée à la sortie de la porte NOR 363 et d'une seconde entrée connectée à la sortie de la porte 352 ST 05-GR2-132 -8 recevant les n valeurs successives (NQ1, NQ2 .... NQ5 dans l'exemple considéré) de la séquence PDM. The NOR gate 364 has a first input connected to the output of the NOR gate 363 and a second input connected to the output of the gate 352 ST 05-GR2-132 -8 receiving the n successive values (NQ1, NQ2 .... NQ5 in the example) of the PDM sequence.
Les portes NOR 362 et 363 disposent chacune d'une sortie qui est respectivement connectée à une première et une seconde entrée d'une porte OU 355 dont la sortie est utilisée pour générer le signal de commande pour forcer l'extinction du signal audio au sein de la séquence PDM. Outre le circuit de stockage 311-315, le circuit de verrouillage/déverrouillage 360, le circuit de détection de cohérence conforme à la présente invention comporte un circuit permettant de forcer l'extinction du signal analogique et générant un signal carré à la fréquence moitié de la fréquence de sur échantillonnage de la séquence PDM. The NOR gates 362 and 363 each have an output which is respectively connected to a first and a second input of an OR gate 355 whose output is used to generate the control signal to force the extinction of the audio signal within. of the PDM sequence. In addition to the storage circuit 311-315, the locking / unlocking circuit 360, the coherence detection circuit according to the present invention comprises a circuit for forcing the extinction of the analog signal and generating a square signal at the frequency half of the sampling rate of the PDM sequence.
Le circuit de protection comporte en outre un ensemble multiplexeur 301 et 1s bascule 302 monté en diviseur de fréquence par 2 : la bascule 302 comporte une entrée D connectée à la sortie du multiplexeur 301 et une sortie Q qui est rebouclée à une première entrée inverseuse de ce même multiplexeur, lequel dispose d'une seconde entrée recevant la séquence PDM après passage dans la chaîne des n bascules. Dans le circuit de la figure 3, la seconde entrée du multiplexeur 301 reçoit 20 par conséquent la sortie Q5. The protection circuit further comprises a multiplexer assembly 301 and 1s flip-flop 302 mounted as a frequency divider by 2: the flip-flop 302 has an input D connected to the output of the multiplexer 301 and an output Q which is looped back to a first inverting input of this same multiplexer, which has a second input receiving the PDM sequence after passing through the chain of n flip-flops. In the circuit of FIG. 3, the second input of the multiplexer 301 therefore receives the output Q5.
Le multiplexeur est commandé par un signal généré, dans un mode de réalisation particulier, par une porte OU disposant d'une première entrée 307 recevant un premier signal de commande et d'une seconde entrée 308 recevant le 25 signal de commande 356 généré par le circuit de verrouillage/déverrouillage 360. The multiplexer is controlled by a signal generated, in a particular embodiment, by an OR gate having a first input 307 receiving a first control signal and a second input 308 receiving the control signal 356 generated by the locking / unlocking circuit 360.
Ainsi, lorsque l'une des deux entrées 307 ou 308 passe à un état haut, la commande du multiplexeur permet la génération d'une signal parfaitement carré à une fréquence égale à la moitié de la fréquence de sur échantillonnage. Dans un mode de réalisation particulier, le circuit de protection comporte de manière facultative, un filtre 303 pour assurer la suppression de la fréquence à la valeur moitié de la fréquence d'échantillonnage. On assure ainsi, une extinction plus ST 05-GR2-132 30 -9.- efficace du signal audio, avant transmission au filtre de réception 304, à l'amplificateur 305 et à un haut-parleur 306. Les éléments 304, 305 et 306 ne seront pas décrits plus avant car ils sont bien connus d'un homme du métier et varient en fonction de l'application considérée. On se bornera à rappeler que le filtre 304 pourra être réalisé au moyen d'un filtre à capacités commutés et que le haut parleur n'est qu'une application particulière envisagée. Thus, when one of the two inputs 307 or 308 goes to a high state, the control of the multiplexer allows the generation of a perfectly square signal at a frequency equal to half of the oversampling frequency. In a particular embodiment, the protection circuit optionally includes a filter 303 for suppressing the frequency to half the sampling frequency. This ensures a more efficient extinction of the audio signal, before transmission to the reception filter 304, to the amplifier 305 and to a loudspeaker 306. The elements 304, 305 and 306 will not be described further because they are well known to a person skilled in the art and vary according to the application in question. It will be recalled that the filter 304 can be realized by means of a switched capacitor filter and that the speaker is only a particular application envisaged.
lo L'invention peut également trouver application dans bien d'autres applications, notamment dans les circuits de modems, où le problème ne consiste pas à ménager les oreilles de l'utilisateur, mais à vérifier la cohérence de la séquence PDM transmises aux circuits analogiques. The invention can also find application in many other applications, especially in modem circuits, where the problem is not to spare the ears of the user, but to check the consistency of the PDM sequence transmitted to the analog circuits. .
15 On observe que pour améliorer la qualité de restitution du son, le filtrage 212 pourra être réalisé au moyen d'un filtre a capacités commutes d'un ordre élevé. L'horloge est alors transmise au dispositif terminal 210 (tout comme elle est transmise au dispositif de codage 200) et cette invention présente alors un intérêt tout particulier dans le dispositif autonome de restitution, en bout de chaîne.It will be observed that in order to improve the quality of sound reproduction, the filtering 212 may be realized by means of a filter with high order switched capacitors. The clock is then transmitted to the terminal device 210 (just as it is transmitted to the coding device 200) and this invention then has a particular interest in the autonomous rendering device at the end of the chain.
20 ST 05-GR2-13220 ST 05-GR2-132
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0510594A FR2892244A1 (en) | 2005-10-18 | 2005-10-18 | Pulse density modulation sequence coherence detection circuit, e.g. for digital amplifier, has multiplexer suppressing analog signal based on control signal and generating square signal at frequency half of sequence oversampling frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0510594A FR2892244A1 (en) | 2005-10-18 | 2005-10-18 | Pulse density modulation sequence coherence detection circuit, e.g. for digital amplifier, has multiplexer suppressing analog signal based on control signal and generating square signal at frequency half of sequence oversampling frequency |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2892244A1 true FR2892244A1 (en) | 2007-04-20 |
Family
ID=36933515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0510594A Pending FR2892244A1 (en) | 2005-10-18 | 2005-10-18 | Pulse density modulation sequence coherence detection circuit, e.g. for digital amplifier, has multiplexer suppressing analog signal based on control signal and generating square signal at frequency half of sequence oversampling frequency |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2892244A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2987623A1 (en) | 2014-08-18 | 2016-02-24 | Cellulopack | Method for producing a biodegradable and compostable packaging |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142066A (en) * | 1977-12-27 | 1979-02-27 | Bell Telephone Laboratories, Incorporated | Suppression of idle channel noise in delta modulation systems |
| US4371972A (en) * | 1980-01-29 | 1983-02-01 | U.S. Philips Corporation | Adaptive delta modulator |
| US4812815A (en) * | 1985-12-25 | 1989-03-14 | Sharp Kabushiki Kaisha | Digital-to-analog converter system |
| US5574453A (en) * | 1994-03-03 | 1996-11-12 | Sony Corporation | Digital audio recording apparatus |
| US5682162A (en) * | 1994-12-27 | 1997-10-28 | Burr-Brown Corporation | Oversampling digital-to-analog converter with auto-muting feature |
| US20020026254A1 (en) * | 1996-11-27 | 2002-02-28 | Sony Corporation | Storage and transmission of one-bit data |
| EP1435690A1 (en) * | 2003-01-06 | 2004-07-07 | Denon, Ltd. | Digital amplifier |
-
2005
- 2005-10-18 FR FR0510594A patent/FR2892244A1/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142066A (en) * | 1977-12-27 | 1979-02-27 | Bell Telephone Laboratories, Incorporated | Suppression of idle channel noise in delta modulation systems |
| US4371972A (en) * | 1980-01-29 | 1983-02-01 | U.S. Philips Corporation | Adaptive delta modulator |
| US4812815A (en) * | 1985-12-25 | 1989-03-14 | Sharp Kabushiki Kaisha | Digital-to-analog converter system |
| US5574453A (en) * | 1994-03-03 | 1996-11-12 | Sony Corporation | Digital audio recording apparatus |
| US5682162A (en) * | 1994-12-27 | 1997-10-28 | Burr-Brown Corporation | Oversampling digital-to-analog converter with auto-muting feature |
| US20020026254A1 (en) * | 1996-11-27 | 2002-02-28 | Sony Corporation | Storage and transmission of one-bit data |
| EP1435690A1 (en) * | 2003-01-06 | 2004-07-07 | Denon, Ltd. | Digital amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2987623A1 (en) | 2014-08-18 | 2016-02-24 | Cellulopack | Method for producing a biodegradable and compostable packaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2586133B1 (en) | Controlling a noise-shaping feedback loop in a digital audio signal encoder | |
| EP0397564B1 (en) | Method and apparatus for coding audio signals | |
| EP2518724A1 (en) | Microphone/headphone audio headset comprising a means for suppressing noise in a speech signal, in particular for a hands-free telephone system | |
| FR2702902A1 (en) | Digital intermediate frequency receiver and baseband filtering method implemented in this receiver. | |
| FR2938688A1 (en) | ENCODING WITH NOISE FORMING IN A HIERARCHICAL ENCODER | |
| EP1727283A1 (en) | Method und device for sampling rate convertion | |
| JP5666718B2 (en) | Implementation of extended sigma delta modulation | |
| EP1518394A1 (en) | Echo processing devices for single-channel or multichannel communication systems | |
| EP2308171A2 (en) | D-class digital amplifier configured for shaping non-idealities of an output signal | |
| FR2946486A1 (en) | METHOD FOR DETECTING A DOUBLE SPEECH SITUATION FOR HANDS-FREE TELEPHONE DEVICE | |
| FR2892244A1 (en) | Pulse density modulation sequence coherence detection circuit, e.g. for digital amplifier, has multiplexer suppressing analog signal based on control signal and generating square signal at frequency half of sequence oversampling frequency | |
| EP1103138B1 (en) | Device for digital processing with frequency filtering and reduced computation complexity | |
| EP2084893B1 (en) | Circuit for reducing the acoustic echo for a hands-free device usable with a portable telephone | |
| FR2911455A1 (en) | Digital input signal processing method for digital delta-sigma modulator, involves generating filtered signal according to redundant arithmetic coding, generating output signal sampled on bits, and anticipating generation of output signal | |
| EP1077530B1 (en) | Method and arrangement for the conversion of an analogue signal into a digital signal with automatic gain control | |
| FR2785109A1 (en) | Sigma-delta modulator with delay compensation for contained analog-to-digital converter, has compensating filter in subtractor loop and digital-to-analog converter in feedback loop | |
| EP1332555A1 (en) | Analog-to-digital and digital-to-analog converter | |
| FR2733653A1 (en) | SYSTEM FOR DIGITAL FILTERING OF A SIGNAL | |
| KR100878250B1 (en) | Sigma-Delta Pulse Width Modulator and Sigma-Delta Modulator | |
| EP4333313A1 (en) | Multi-channel transmission and/or reception system comprising at least n parallel processing channels and method for de-correlation of quantization noise in such a system | |
| FR2635622A1 (en) | DEVICE FOR INPUTTING SOUND SIGNALS WITH INTERFERENCE ELIMINATION | |
| EP1850573A1 (en) | Echo reduction method in a broadband audio signal | |
| US8725280B2 (en) | Audio output device | |
| EP4128814A1 (en) | Acoustic feedback control method with adaptive filtering | |
| EP2446436A1 (en) | Device for improving the intelligibility of speech in a multi-user communication system |