FR2771200A1 - Procede et dispositif de decodage d'images mobiles - Google Patents
Procede et dispositif de decodage d'images mobiles Download PDFInfo
- Publication number
- FR2771200A1 FR2771200A1 FR9812924A FR9812924A FR2771200A1 FR 2771200 A1 FR2771200 A1 FR 2771200A1 FR 9812924 A FR9812924 A FR 9812924A FR 9812924 A FR9812924 A FR 9812924A FR 2771200 A1 FR2771200 A1 FR 2771200A1
- Authority
- FR
- France
- Prior art keywords
- registers
- group
- display parameters
- image
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 101001003569 Homo sapiens LIM domain only protein 3 Proteins 0.000 description 4
- 101000639972 Homo sapiens Sodium-dependent dopamine transporter Proteins 0.000 description 4
- 102100026460 LIM domain only protein 3 Human genes 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Abstract
Un circuit de blocage synchrone de paramètres d'affichage (20) comprend un groupe de registres (21) pour recevoir des paramètres d'affichage séparés par un circuit de décodage en longueur variable, un sélecteur (24) pour sélectionner et émettre en sortie soit les paramètres d'affichage, soit la sortie du groupe de registres (21), un groupe de registres (22) pour recevoir la sortie du sélecteur (24), un groupe de registres (23) pour stocker la sortie du groupe de registres (22) en réponse au signal de synchronisation (VSYNC) et un circuit de commande (25) pour forcer le sélecteur (24) à sélectionner la sortie du groupe de registres (21) et à rendre actifs des signaux de verrouillage (SH2 et SH1) sur les groupes de registres (22) et (21) dans l'ordre lorsque le type de codage d'image POT indique une image de type I ou P et pour forcer le sélecteur (24) à sélectionner DP et à rendre le signal (SH2) actif lorsque le POT indique une image de type B.
Description
ARRIÈRE-PLAN DE L'INVENTION 1. Domaine de l'invention
La présente invention concerne un procédé et un dispositif pour décoder des images mobiles.
La présente invention concerne un procédé et un dispositif pour décoder des images mobiles.
2. Description de l'art antérieur
Dans un dispositif de décodage d'image mobile, un processus de décodage est mis en oeuvre selon l'ordre des données codées qui sont produites et les données sont stockées dans une mémoire d'image, les données d'image décodées étant lues à partir de la mémoire d'image selon l'ordre des images originales. Les données lues sont traitées en conformité avec des paramètres d'affichage et sont converties selon des signaux vidéo analogiques.
Dans un dispositif de décodage d'image mobile, un processus de décodage est mis en oeuvre selon l'ordre des données codées qui sont produites et les données sont stockées dans une mémoire d'image, les données d'image décodées étant lues à partir de la mémoire d'image selon l'ordre des images originales. Les données lues sont traitées en conformité avec des paramètres d'affichage et sont converties selon des signaux vidéo analogiques.
Les paramètres d'affichage sont comme suit:
dans une extension d'affichage d'image, trois jeux de décalages de centre d'image (décalages horizontal et vertical);
dans une extension qui peut être mise à l'échelle spatiale d'image,
un indexage par table de codes de poids spatio-temporels pour échantillonnage;
un décalage vertical de couche inférieure;
un décalage horizontal de couche inférieure;
une référence temporelle de couche inférieure ; et
une sélection de trames entrelacées de couche inférieure;
répétition de la première trame ; et
première trame au sommet.
dans une extension d'affichage d'image, trois jeux de décalages de centre d'image (décalages horizontal et vertical);
dans une extension qui peut être mise à l'échelle spatiale d'image,
un indexage par table de codes de poids spatio-temporels pour échantillonnage;
un décalage vertical de couche inférieure;
un décalage horizontal de couche inférieure;
une référence temporelle de couche inférieure ; et
une sélection de trames entrelacées de couche inférieure;
répétition de la première trame ; et
première trame au sommet.
Sur la figure 5, I, B et P indiquent respectivement une image I, une image B et une image P et des numéros liés à I, B et P représentent une séquence d'un processus de décodage.
Les paramètres d'affichage sont séparés au moyen d'un circuit de décodage en longueur variable et sont utilisés dans un circuit d'affichage. Après utilisation, les contenus afférents sont libérés. Par exemple, sur la figure 5, tandis qu'un processus de décodage de Il, B2,
B3 et P4 est réalisé séquentiellement, les paramètres d'affichage sont séparés au moyen du circuit de décodage en longueur variable pour chaque image et sont stockés dans les groupes de registres respectifs 1 à 4. Les contenus afférents sont libérés lorsqu'un processus de données dans le circuit d'affichage est terminé en ce qui concerne une image correspondante et que ces contenus peuvent être sur-écrits. Les sections hachurées sur la figure 5 sont des périodes libérées. Puis, tandis qu'un processus de décodage de B5, B6 et P7 est mis en oeuvre dans l'ordre, les paramètres d'affichage sont séparés pour chaque image au moyen du circuit de décodage en longueur variable et chacun d'eux est stocké dans des groupes de registres 2, 3 et 1 dans l'ordre de libération.
B3 et P4 est réalisé séquentiellement, les paramètres d'affichage sont séparés au moyen du circuit de décodage en longueur variable pour chaque image et sont stockés dans les groupes de registres respectifs 1 à 4. Les contenus afférents sont libérés lorsqu'un processus de données dans le circuit d'affichage est terminé en ce qui concerne une image correspondante et que ces contenus peuvent être sur-écrits. Les sections hachurées sur la figure 5 sont des périodes libérées. Puis, tandis qu'un processus de décodage de B5, B6 et P7 est mis en oeuvre dans l'ordre, les paramètres d'affichage sont séparés pour chaque image au moyen du circuit de décodage en longueur variable et chacun d'eux est stocké dans des groupes de registres 2, 3 et 1 dans l'ordre de libération.
Puisque, dans un dispositif de décodage d'image mobile de l'art antérieur, quatre jeux de groupes de registres étaient requis afin de contenir des paramètres d'affichage, ceci générait un agrandissement de la configuration de circuit. En outre, lors du stockage et de la lecture des paramètres d'affichage, puisqu'il était nécessaire de sélectionner de manière appropriée l'un des quatre groupes de registres, la commande était compliquée.
RÉSUMÉ DE L'INVENTION
Au vu des problèmes mentionnés ci-avant, un objet de la présente invention consiste à proposer un procédé et un dispositif pour décoder des images mobiles qui permettent de réduire la configuration d'un circuit de blocage synchrone de paramètres d'affichage et de simplifier son fonctionnement de commande.
Au vu des problèmes mentionnés ci-avant, un objet de la présente invention consiste à proposer un procédé et un dispositif pour décoder des images mobiles qui permettent de réduire la configuration d'un circuit de blocage synchrone de paramètres d'affichage et de simplifier son fonctionnement de commande.
Selon le premier aspect de la présente invention, on propose un dispositif de décodage d'image mobile qui effectue une séparation entre d'une part des paramètres d'affichage et un type de codage d'image et d'autre part des données codées, qui décode les données codées, qui stocke les paramètres d'affichage séparés, qui lit les paramètres d'affichage stockés dans l'ordre des images d'affichage et qui traite les données décodées conformément aux paramètres d'affichage lus, le dispositif de décodage comprenant: des premier, second et troisième groupes de registres; et un circuit de commande pour stocker un contenu du premier groupe de registres dans le second groupe de registres et pour stocker les paramètres d'affichage séparés dans le premier groupe de registres lorsque le type de codage d'image indique une image de référence et pour stocker les paramètres d'affichage séparés dans le second groupe de registres lorsque le type de codage d'image indique une image de non référence, dans lequel un contenu du second groupe de registres est stocké en tant que paramètres d'affichage dans l'ordre des images d'affichage dans le troisième groupe de registres en synchronisation avec un signal de synchronisation d'affichage.
Selon le premier aspect de la présente invention, puisque seulement trois jeux de groupes de registres suffisent, la configuration de circuit peut être réduite par comparaison avec l'art antérieur dans lequel quatre jeux sont prévus. En outre, puisqu'une commande de stockage est mise en oeuvre en relation avec le premier groupe de registres ou avec le second groupe de registres en conformité avec un type de codage d'image, un effet de simplification de la commande peut être obtenu. Encore en outre, puisqu'il est essentiel seulement que la sortie du second groupe de registres soit stockée dans le troisième groupe de registres en synchronisation avec le signal de synchronisation d'affichage et que des données décodées soient traitées en conformité avec la sortie du troisième groupe de registres, il n'est pas nécessaire de sélectionner un jeu parmi une pluralité de jeux de groupes de registres et par conséquent, une commande de lecture de données à partir de groupes de registres peut être simplifiée.
Selon le second aspect de la présente invention, on propose un dispositif de décodage d'image mobile qui effectue une séparation entre d'une part des paramètres d'affichage et un type de codage d'image et d'autre part des données codées, qui décode les données codées, qui stocke les paramètres d'affichage séparés, qui lit les paramètres d'affichage stockés dans l'ordre des images d'affichage et qui traite les données décodées conformément aux paramètres d'affichage lus, le dispositif de décodage comprenant: un premier groupe de registres pour recevoir les paramètres d'affichage séparés et pour stocker les paramètres d'affichage séparés en réponse à un premier signal de verrouillage; un circuit de sélection pour émettre en sortie soit les paramètres d'affichage séparés, soit une sortie du premier groupe de registres en conformité avec un signal de commande de sélection; un second groupe de registres pour recevoir une sortie du circuit de sélection et pour stocker la sortie du circuit de sélection en réponse à un second signal de verrouillage; un troisième groupe de registres pour recevoir une sortie du second groupe de registres et pour stocker la sortie du second groupe de registres en réponse à un signal de synchronisation d'affichage; et un circuit de commande pour émettre en sortie le signal de commande de sélection afin de sélectionner la sortie du premier groupe de registres, pour émettre en sortie le second signal de verrouillage tandis qu'il est activé et pour émettre en sortie le premier signal de verrouillage tandis qu'il est activé lorsque le type de codage d'image indique une image de référence, et pour émettre en sortie le signal de commande de sélection afin de sélectionner les paramètres d'affichage séparés, pour émettre en sortie le second signal de verrouillage tandis qu'il est activé lorsque le type de codage d'image indique une image de non référence.
Selon le troisième aspect de la présente invention, on propose un dispositif de décodage d'image mobile tel que défini selon le second aspect dans lequel le circuit de commande comprend : un circuit d'appréciation pour apprécier si le type de codage d'image indique l'image de référence ou l'image de non référence; et un circuit de génération de signal de commande pour générer le signal de commande de sélection, le premier signal de verrouillage et le second signal de verrouillage en conformité avec un résultat d'appréciation du circuit d'appréciation.
Selon le quatrième aspect de la présente invention, on propose un dispositif de décodage d'image mobile selon le troisième aspect dans lequel le circuit d'appréciation émet en sortie une première impulsion lorsque le type de codage d'image indique l'image de référence et émet en sortie une seconde impulsion lorsque le type de codage d'image indique l'image de non référence ; et dans lequel le circuit de génération de signal de commande émet en sortie la première impulsion en tant que signal de commande de sélection, émet en sortie un signal retardé de la première impulsion en tant que premier signal de verrouillage et émet en sortie un signal qui correspond à une addition logique de la première impulsion et de la seconde impulsion en tant que second signal de verrouillage.
Selon le cinquième aspect de la présente invention, on propose un dispositif de décodage d'image mobile tel que défini selon le premier aspect dans lequel le signal de synchronisation d'affichage est un signal de synchronisation verticale.
Selon le sixième aspect de la présente invention, on propose un dispositif de reproduction d'image mobile incluant un dispositif de décodage d'image mobile, dans lequel le dispositif de décodage réalise une séparation entre d'une part des paramètres d'affichage et un type de codage d'image et d'autre part des données codées, décode les données codées, stocke les paramètres d'affichage séparés, lit les paramètres d'affichage stockés dans l'ordre des images d'affichage et traite les données décodées conformément aux paramètres d'affichage lus, le dispositif de décodage comprenant: des premier, second et troisième groupes de registres; et un circuit de commande pour stocker un contenu du premier groupe de registres dans le second groupe de registres et pour stocker les paramètres d'affichage séparés dans le premier groupe de registres lorsque le type de codage d'image indique une image de référence et pour stocker les paramètres d'affichage séparés dans le second groupe de registres lorsque le type de codage d'image indique une image de non référence, dans lequel un contenu du second groupe de registres est stocké en tant que paramètres d'affichage dans l'ordre des images d'affichage dans le troisième groupe de registres en synchronisation avec un signal de synchronisation d'affichage.
Selon le septième aspect de la présente invention, on propose un procédé de décodage d'image mobile qui réalise une séparation entre d'une part des paramètres d'affichage et un type de codage d'image et d'autre part des données codées, qui décode les données codées, qui stocke les paramètres d'affichage séparés, qui lit les paramètres d'affichage stockés dans l'ordre des images d'affichage et qui traite les données décodées conformément aux paramètres d'affichage lus, le procédé comprenant les étapes de: préparation de premier, second et troisième groupes de registres; préparation d'un circuit de commande pour émettre en sortie le signal de commande de sélection afin de sélectionner la sortie du premier groupe de registres, pour émettre en sortie le second signal de verrouillage tandis qu'il est activé et pour émettre en sortie le premier signal de verrouillage tandis qu'il est activé lorsque le type de codage d'image indique une image de référence, et pour émettre en sortie le signal de commande de sélection afin de sélectionner les paramètres d'affichage séparés, pour émettre en sortie le second signal de verrouillage tandis qu'il est activé lorsque le type de codage d'image indique une image de non référence stockage d'un contenu du premier groupe de registres dans le second groupe de registres et stockage des paramètres d'affichage séparés dans le premier groupe de registres lorsque le type de codage d'image indique une image de référence; stockage des paramètres d'affichage séparés dans le second groupe de registres lorsque le type de codage d'image indique une image de non référence; et stockage d'un contenu du second groupe de registres dans le troisième groupe de registres en tant que paramètre d'affichage dans l'ordre des images d'affichage en synchronisation avec un signal de synchronisation d'affichage
D'autres aspects et objets ainsi que les avantages de la présente invention apparaîtront au vu de la description détaillée qui suit que l'on lira en connexion avec les dessins annexés.
D'autres aspects et objets ainsi que les avantages de la présente invention apparaîtront au vu de la description détaillée qui suit que l'on lira en connexion avec les dessins annexés.
BRÈVE DESCRIPTION DES DESSINS
La figure 1 est un schéma fonctionnel qui représente un dispositif de décodage d'image mobile selon un mode de réalisation de la présente invention
la figure 2 est un schéma fonctionnel qui représente un mode de réalisation d'un circuit de blocage synchrone de paramètres d'affichage de la figure 1;
la figure 3(A) est un schéma qui représente un mode de réalisation d'un circuit de commande de la figure 2
la figure 3(B) est un schéma de cadencement qui représente des opérations du circuit de la figure 3(A);
la figure 4 est une illustration qui représente des opérations du circuit de la figure 2 ; et
la figure 5 est une illustration qui représente des opérations d'un blocage synchrone de paramètres d'affichage de l'art antérieur.
La figure 1 est un schéma fonctionnel qui représente un dispositif de décodage d'image mobile selon un mode de réalisation de la présente invention
la figure 2 est un schéma fonctionnel qui représente un mode de réalisation d'un circuit de blocage synchrone de paramètres d'affichage de la figure 1;
la figure 3(A) est un schéma qui représente un mode de réalisation d'un circuit de commande de la figure 2
la figure 3(B) est un schéma de cadencement qui représente des opérations du circuit de la figure 3(A);
la figure 4 est une illustration qui représente des opérations du circuit de la figure 2 ; et
la figure 5 est une illustration qui représente des opérations d'un blocage synchrone de paramètres d'affichage de l'art antérieur.
DESCRIPTION D'UN MODE DE RÉALISATION PRÉFÉRÉ
La figure 1 représente un schéma fonctionnel d'un dispositif de décodage d'image mobile 10.
La figure 1 représente un schéma fonctionnel d'un dispositif de décodage d'image mobile 10.
Un train de bits vidéo VBS codé conformément à un standard
MPEG2 est appliqué dans un circuit de commande de mémoire 11 du dispositif de décodage d'image mobile 10. Dans le dispositif 10, le train de bits vidéo VBS est stocké temporairement dans une zone de données codées 131 d'une mémoire 13 selon un débit élevé au moyen d'un circuit de commande de mémoire 131 sur la base d'instructions provenant d'un circuit de commande globale 12, et des données dans cette zone 131 sont lues à un débit inférieur à celui du stockage, les données étant appliquées dans un circuit de décodage en longueur variable 15 via un bus mémoire 14 en tant que données d'image codées DATO. Les données DATO sont converties selon un coefficient DCT (transformation cosinus discrète) quantifié au moyen d'un circuit de décodage en longueur variable 15, sont converties selon un coefficient DCT au moyen d'un circuit de quantification inverse 16 et sont encore converties selon des données d'image DAT1 par un circuit DCT inverse 17.
MPEG2 est appliqué dans un circuit de commande de mémoire 11 du dispositif de décodage d'image mobile 10. Dans le dispositif 10, le train de bits vidéo VBS est stocké temporairement dans une zone de données codées 131 d'une mémoire 13 selon un débit élevé au moyen d'un circuit de commande de mémoire 131 sur la base d'instructions provenant d'un circuit de commande globale 12, et des données dans cette zone 131 sont lues à un débit inférieur à celui du stockage, les données étant appliquées dans un circuit de décodage en longueur variable 15 via un bus mémoire 14 en tant que données d'image codées DATO. Les données DATO sont converties selon un coefficient DCT (transformation cosinus discrète) quantifié au moyen d'un circuit de décodage en longueur variable 15, sont converties selon un coefficient DCT au moyen d'un circuit de quantification inverse 16 et sont encore converties selon des données d'image DAT1 par un circuit DCT inverse 17.
Les données de commande contenues dans les données DAT0 sont séparées au moyen du circuit de décodage en longueur variable 15 et une partie de ces données est appliquée dans le circuit de commande globale 12, cette partie contenant un type de codage d'image PCT.
Si les données DAT1 constituent une image I (image codée intra), elles traversent un circuit de compensation de déplacement 18 qui inclut un circuit de décodage prédictif sans traitement et elles sont stockées par l'intermédiaire du bus mémoire 14 et du circuit de commande de mémoire 11 dans une zone de données décodées 132 de la mémoire 13 en tant que données d'image décodées DAT2. Si les données DAT1 constituent une image P (image codée prédictive) ou une image B (image codée prédictive bidirectionnelle), les données d'image de référence décodées sont lues à partir de la zone de données décodées 132 de la mémoire 13 au moyen du circuit de commande de mémoire 11 et sont appliquées dans un circuit de décodage prédictif 18 en tant que données d'image de référence décodées DAT3. Une image prédictive est générée à partir des données DAT3 et les données DAT1 lui sont additionnées pour faire en sorte de générer des données d'image décodées DAT2 et ces mêmes données sont stockées par l'intermédiaire du bus mémoire 14 et du circuit de commande de mémoire 1 1 dans la zone 132.
Les données dans la zone 132 sont lues par le circuit de commande de mémoire il dans l'ordre des images avant le codage et elles sont appliquées par l'intermédiaire du bus mémoire 14 dans le circuit d'affichage 19 en tant que données d'image décodées DAT4 pour l'affichage, leur format étant converti sur la base d'un paramètre d'affichage provenant du circuit de blocage synchrone de paramètres d'affichage 20. Ensuite, les données sont converties selon des signaux analogiques afin de générer des signaux vidéo VS.
Les paramètres d'affichage et le type de codage d'image PCT des données de commande séparées par le circuit de décodage en longueur variable 15 sont appliqués dans le circuit de blocage synchrone de paramètres d'affichage 20. En outre, un signal de synchronisation ST qui est un signal de délimiteur est généré image par image par le circuit de décodage en longueur variable 15 et est appliqué dans le circuit de blocage synchrone de paramètres d'affichage 20.
Le circuit de blocage synchrone de paramètres d'affichage 20 bloque les paramètres d'affichage en réponse au type de codage d'image PCT comme décrit ultérieurement, les paramètres d'affichage qui correspondent à des images traitées par le circuit d'affichage 19 étant appliqués dans le circuit d'affichage 19 en synchronisation avec un signal de synchronisation verticale VSYNC qui provient du circuit de commande globale 12.
La figure 2 représente un mode de réalisation du circuit de blocage synchrone de paramètres d'affichage 20.
Le circuit 20 est muni d'un groupe de registres de remise en ordre 21, d'un groupe de registres d'affichage 22 et d'un groupe de registres synchrones d'affichage 23 dont chacun comporte "n" registres et présente la même construction. Un paramètre d'affichage parallèle
DP est appliqué dans l'entrée de données du groupe de registres 21.
DP est appliqué dans l'entrée de données du groupe de registres 21.
Le paramètre d'affichage DP et la sortie de données provenant des registres 211 à 21n du groupe de registres 21 sont appliqués sur le sélecteur 24 et l'un ou l'autre d'entre eux est sélectionné par le sélecteur 24 et est simultanément appliqué dans l'entrée de données des registres 221 à 22n du groupe de registres 22. La sortie de données stockée dans les registres 221 à 22n est simultanément appliquée dans l'entrée de données des registres 231 à 23n du groupe de registres 23. La sortie de données stockée dans les registres 231 à 23n est simultanément appliquée dans le circuit d'affichage 19.
Le circuit de commande 25 génère un signal de commande de sélection SEL et des signaux de verrouillage SH1 et SH2 sur la base du type de codage d'image PCT et du signal de synchronisation ST, et ces signaux sont respectivement appliqués dans l'entrée de commande de sélection du sélecteur 24 et dans les entrées d'horloge CK des groupes de registres 21 et 22. VSYNC est appliqué dans l'entrée d'horloge CK du groupe de registres 23.
Le circuit de commande 25 apprécie le code du type de codage d'image PCT en synchronisation avec le signal ST. Dans le cas où le circuit de commande 25 apprécie que le type PCT indique une image I ou une image P (image de référence), le sélecteur 24 est amené à sélectionner la sortie du groupe de registres 21 et ainsi, les sorties des registres 211 à 21n sont simultanément amenées à être appliquées dans les registres 221 à 22n. Puis le signal de verrouillage SH2 est rendu actif et la sortie du groupe de registres 21 est stockée dans le groupe de registres 22 et ensuite, le signal de verrouillage SH1 est rendu actif et des paramètres d'affichage DP sont stockés dans les registres 211 à 21n du groupe de registres 21. Ce processus est mis en oeuvre au niveau de points temporels tl, t6 et t12 sur la figure 4 qui est une illustration du fonctionnement du circuit de la figure 2 et qui correspond à la figure 5.
Dans le cas où le circuit de commande 25 apprécie que le PCT indique une image B (image de non référence), le sélecteur 24 est amené à sélectionner les paramètres d'affichage DP, ce qui a pour effet que les paramètres DP sont appliqués dans les registres 221 à 22n, le signal de verrouillage SH2 étant rendu actif pour faire en sorte que les paramètres DP soient stockés dans le groupe de registres 22. Ce processus est mis en oeuvre en des points temporels t2, t4, t8, t10, t14 et 16 de la figure 4.
Le contenu du groupe de registres 23 est mis à jour en des points temporels t3, t5, t7, t9, tell, t13, t15 et t17 de la figure 4.
La figure 3(A) représente un mode de réalisation du circuit de commande 25 de la figure 2 et la figure 3(B) est un schéma de cadencement qui représente le fonctionnement de ce circuit. Les données DAT2 de la figure 3(B) en constituent une partie sur la figure 4.
Le circuit d'appréciation 251 apprécie si oui ou non le type PCT indique une image de référence à un cadencement de croissance du signal de synchronisation ST. Si le circuit d'appréciation 251 apprécie que le type PCT indique une image de référence, un signal de commande de sélection SEL est amené à passer au niveau haut pendant un temps prédéterminé. Tandis que SEL est au niveau haut, le sélecteur 24 sélectionne une sortie du groupe de registres 21 et tandis que SEL est au niveau bas, le sélecteur 24 sélectionne des paramètres d'affichage DP. SEL traverse un circuit de retard 252 pour devenir un signal de verrouillage SHI.
Si le circuit d'appréciation 251 apprécie que le type PCT indique une image de non référence à un cadencement de croissance du signal de synchronisation ST, le signal SB est amené à passer au niveau haut pendant un temps prédéterminé. Les signaux SB et SEL sont appliqués dans une porte OU 253 depuis laquelle le signal de verrouillage SH2 est émis en sortie.
Un tel circuit de commande 25 met en oeuvre le fonctionnement mentionné ci-avant.
Selon le présent mode de réalisation, puisque le circuit de blocage synchrone de paramètres d'affichage 20 est muni de seulement trois jeux de groupes de registres, I'échelle de configuration du circuit de blocage synchrone de paramètres d'affichage 20 peut être davantage réduite que dans le cas de l'art antérieur où quatre jeux sont prévus. En outre, puisqu'il suffit seulement que le circuit de commande 25 commande le sélecteur 24 et qu'il rende actifs les signaux de verrouillage SH1 et SH2 sur la base du type de codage d'image PCT, une commande de blocage des données dans les groupes de registres devient simple. Encore en outre, il est essentiel que seulement la sortie du groupe de registres 22 soit stockée dans le groupe de registres 23 à un cadencement de VSYNC et que la sortie du groupe de registres 23 soit appliquée dans le circuit d'affichage 19 et il n'est pas nécessaire de sélectionner des données destinées à être appliquées dans le circuit d'affichage 19 à partir d'une pluralité de groupes de registres. Par conséquent, il devient simple de lire des données à partir des groupes de registres.
Bien qu'un mode de réalisation préféré de la présente invention ait été décrit, il est bien entendu que l'invention n'est pas limitée à celuici et que diverses variantes et modifications peuvent être apportées sans que l'on s'écarte ni de l'esprit ni du cadre de l'invention.
Par exemple, les paramètres d'affichage DP peuvent être des données série sous forme de bits ou de mots. Dans le cas de données série sous forme de mots, les paramètres d'affichage DP peuvent être stockés séquentiellement dans les registres 211 à 21n ou 221 à 22n en relation avec les signaux d'adresse provenant du circuit de décodage en longueur variable 15. En outre, les données série sous forme de bits ou de mots peuvent etre transférées depuis les registres 221 à 22n aux registres 231 à 23n.
Un autre signal de synchronisation dans une période de suppression peut être généré et utilisé en tant que signal de synchronisation d'affichage en lieu et place de VSYNC.
Claims (7)
1. Dispositif de décodage d'image mobile qui effectue une séparation entre d'une part des paramètres d'affichage (DP) et un type de codage d'image (PCT) et d'autre part des données codées, qui décode lesdites données codées, qui stocke lesdits paramètres d'affichage séparés, qui lit lesdits paramètres d'affichage stockés dans l'ordre des images d'affichage et qui traite les données décodées conformément auxdits paramètres d'affichage lus, ledit dispositif de décodage étant caractérisé en ce qu'il comprend:
des premier (21), second (22) et troisième (23) groupes de registres ; et
un circuit de commande (25) pour stocker un contenu dudit premier groupe de registres (21) dans ledit second groupe de registres (22) et pour stocker lesdits paramètres d'affichage (DP) séparés dans ledit premier groupe de registres (21) lorsque ledit type de codage d'image (PCT) indique une image de référence (P) et pour stocker lesdits paramètres d'affichage (DP) séparés dans ledit second groupe de registres (22) lorsque ledit type de codage d'image (PCT) indique une image de non référence (B),
dans lequel un contenu dudit second groupe de registres (22) est stocké en tant que paramètres d'affichage (DP) dans l'ordre desdites images d'affichage dans ledit troisième groupe de registres (23) en synchronisation avec un signal de synchronisation d'affichage (VSYNC).
2. Dispositif de décodage d'image mobile qui effectue une séparation entre d'une part des paramètres d'affichage (DP) et un type de codage d'image (PCT) et d'autre part des données codées, qui décode lesdites données codées, qui stocke lesdits paramètres d'affichage séparés, qui lit lesdits paramètres d'affichage stockés dans l'ordre des images d'affichage et qui traite les données décodées conformément auxdits paramètres d'affichage lus, ledit dispositif de décodage étant caractérisé en ce qu'il comprend:
un premier groupe de registres (21) pour recevoir lesdits paramètres d'affichage séparés (DP) et pour stocker lesdits paramètres d'affichage séparés en réponse à un premier signal de verrouillage (SH1) ;
un circuit de sélection (24) pour émettre en sortie soit lesdits paramètres d'affichage (DP) séparés, soit une sortie dudit premier groupe de registres (21) en conformité avec un signal de commande de sélection (SEL);
un second groupe de registres (22) pour recevoir une sortie dudit circuit de sélection (24) et pour stocker ladite sortie dudit circuit de sélection en réponse à un second signal de verrouillage (SH2);
un troisième groupe de registres (23) pour recevoir une sortie dudit second groupe de registres (22) et pour stocker ladite sortie dudit second groupe de registres en réponse à un signal de synchronisation d'affichage (VSYNC) ; et
un circuit de commande (25) pour émettre en sortie ledit signal de commande de sélection (SEL) afin de sélectionner ladite sortie dudit premier groupe de registres (21), pour émettre en sortie ledit second signal de verrouillage (SH2) tandis qu'il est activé et pour émettre en sortie ledit premier signal de verrouillage (SH1) tandis qu'il est activé lorsque ledit type de codage d'image (PCT) indique une image de référence (P), et pour émettre en sortie ledit signal de commande de sélection (SEL) afin de sélectionner lesdits paramètres d'affichage (DP) séparés, pour émettre en sortie ledit second signal de verrouillage (SH2) tandis qu'il est activé lorsque ledit type de codage d'image (PCT) indique une image de non référence (B).
3. Dispositif de décodage d'image mobile selon la revendication 2, caractérisé en ce que ledit circuit de commande (25) comprend:
un circuit d'appréciation (251) pour apprécier si ledit type de codage d'image (PCT) indique ladite image de référence (P) ou ladite image de non référence (B) ; et
un circuit de génération de signal de commande pour générer ledit signal de commande de sélection (SEL), ledit premier signal de verrouillage (SH1) et ledit second signal de verrouillage (SH2) en conformité avec un résultat d'appréciation dudit circuit d'appréciation (251).
4. Dispositif de décodage d'image mobile selon la revendication 3, caractérisé en ce que ledit circuit d'appréciation émet en sortie une première impulsion lorsque ledit type de codage d'image (PCT) indique ladite image de référence (P) et émet en sortie une seconde impulsion lorsque ledit type de codage d'image indique ladite image de non référence (B) ; et
dans lequel ledit circuit de génération de signal de commande émet en sortie ladite première impulsion en tant que dit signal de commande de sélection (SEL), émet en sortie un signal retardé de ladite première impulsion en tant que dit premier signal de verrouillage (SH1) et émet en sortie un signal qui correspond à une addition logique de ladite première impulsion et de ladite seconde impulsion en tant que dit second signal de verrouillage (SH2).
5. Dispositif de décodage d'image mobile selon la revendication 1, caractérisé en ce que ledit signal de synchronisation d'affichage est un signal de synchronisation verticale (VSYNC).
6. Dispositif de reproduction d'image mobile incluant un dispositif de décodage d'image mobile, dans lequel ledit dispositif de décodage réalise une séparation entre d'une part des paramètres d'affichage (DP) et un type de codage d'image (PCT) et d'autre part des données codées, décode lesdites données codées, stocke lesdits paramètres d'affichage séparés, lit lesdits paramètres d'affichage stockés dans l'ordre des images d'affichage et traite les données décodées conformément auxdits paramètres d'affichage lus, ledit dispositif de décodage étant caractérisé en ce qu'il comprend
des premier (21), second (22) et troisième (23) groupes de registres ; et
un circuit de commande (25) pour stocker un contenu dudit premier groupe de registres (21) dans ledit second groupe de registres (22) et pour stocker lesdits paramètres d'affichage (DP) séparés dans ledit premier groupe de registres (21) lorsque ledit type de codage d'image (PCT) indique une image de référence (P) et pour stocker lesdits paramètres d'affichage séparés dans ledit second groupe de registres (22) lorsque ledit type de codage d'image indique une image de non référence (B),
dans lequel un contenu dudit second groupe de registres (22) est stocké en tant que paramètres d'affichage (DP) dans l'ordre desdites images d'affichage dans ledit troisième groupe de registres (23) en synchronisation avec un signal de synchronisation d'affichage.
7. Procédé de décodage d'image mobile qui réalise une séparation entre d'une part des paramètres d'affichage (DP) et un type de codage d'image (PCT) et d'autre part des données codées, qui décode lesdites données codées, qui stocke lesdits paramètres d'affichage séparés, qui lit lesdits paramètres d'affichage stockés dans l'ordre des images d'affichage et qui traite les données décodées conformément auxdits paramètres d'affichage lus, ledit procédé étant caractérisé en ce qu'il comprend les étapes de:
préparation de premier (21), second (22) et troisième (23) groupes de registres;
préparation d'un circuit de commande (25) pour émettre en sortie ledit signal de commande de sélection (SEL) afin de sélectionner ladite sortie dudit premier groupe de registres (21), pour émettre en sortie ledit second signal de verrouillage (SH2) tandis qu'il est activé et pour émettre en sortie ledit premier signal de verrouillage (SH1) tandis qu'il est activé lorsque ledit type de codage d'image (PCT) indique une image de référence (P), et pour émettre en sortie ledit signal de commande de sélection afin de sélectionner lesdits paramètres d'affichage séparés, pour émettre en sortie ledit second signal de verrouillage (SH2) tandis qu'il est activé lorsque ledit type de codage d'image indique une image de non référence (B);
stockage d'un contenu dudit premier groupe de registres (21) dans ledit second groupe de registres (22) et stockage desdits paramètres d'affichage (DP) séparés dans ledit premier groupe de registres (21) lorsque ledit type de codage d'image (PCT) indique une image de référence (P);
stockage desdits paramètres d'affichage (DP) séparés dans ledit second groupe de registres (22) lorsque ledit type de codage d'image (PCT) indique une image de non référence (B) ; et
stockage d'un contenu dudit second groupe de registres (22) dans ledit troisième groupe de registres (23) en tant que paramètre d'affichage (DP) dans l'ordre desdites images d'affichage en synchronisation avec un signal de synchronisation d'affichage.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30021097A JPH11136671A (ja) | 1997-10-31 | 1997-10-31 | 動画像復号方法及び装置並びに動画像再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2771200A1 true FR2771200A1 (fr) | 1999-05-21 |
Family
ID=17882053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9812924A Pending FR2771200A1 (fr) | 1997-10-31 | 1998-10-15 | Procede et dispositif de decodage d'images mobiles |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6408100B2 (fr) |
| JP (1) | JPH11136671A (fr) |
| KR (1) | KR100297992B1 (fr) |
| FR (1) | FR2771200A1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4526145B2 (ja) * | 1999-12-28 | 2010-08-18 | 富士通セミコンダクター株式会社 | Ｍｐｅｇビデオ復号器およびｍｐｅｇビデオ復号方法 |
| US20040179610A1 (en) * | 2003-02-21 | 2004-09-16 | Jiuhuai Lu | Apparatus and method employing a configurable reference and loop filter for efficient video coding |
| US20040258160A1 (en) * | 2003-06-20 | 2004-12-23 | Sandeep Bhatia | System, method, and apparatus for decoupling video decoder and display engine |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0600446A2 (fr) * | 1992-11-30 | 1994-06-08 | Sony Corporation | Décodeur pour signal vidéo numérique comprinné, utilisant une mémoire commune pour decoder et pour conversion vers le bas 2/3 |
| US5321750A (en) * | 1989-02-07 | 1994-06-14 | Market Data Corporation | Restricted information distribution system apparatus and methods |
| EP0625853A2 (fr) * | 1993-05-21 | 1994-11-23 | Nippon Telegraph And Telephone Corporation | Codeur et décodeur pour images animées |
| US5594660A (en) * | 1994-09-30 | 1997-01-14 | Cirrus Logic, Inc. | Programmable audio-video synchronization method and apparatus for multimedia systems |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767799A (en) * | 1995-12-05 | 1998-06-16 | Mitsubishi Semiconductor America, Inc. | Low power high speed MPEG video variable length decoder |
| US6122316A (en) * | 1997-07-31 | 2000-09-19 | Lsi Logic Corporation | MPEG decoding system meeting 2-frame store and letterboxing requirements |
-
1997
- 1997-10-31 JP JP30021097A patent/JPH11136671A/ja not_active Withdrawn
-
1998
- 1998-09-17 US US09/154,702 patent/US6408100B2/en not_active Expired - Fee Related
- 1998-10-02 KR KR1019980041575A patent/KR100297992B1/ko not_active IP Right Cessation
- 1998-10-15 FR FR9812924A patent/FR2771200A1/fr active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321750A (en) * | 1989-02-07 | 1994-06-14 | Market Data Corporation | Restricted information distribution system apparatus and methods |
| EP0600446A2 (fr) * | 1992-11-30 | 1994-06-08 | Sony Corporation | Décodeur pour signal vidéo numérique comprinné, utilisant une mémoire commune pour decoder et pour conversion vers le bas 2/3 |
| EP0625853A2 (fr) * | 1993-05-21 | 1994-11-23 | Nippon Telegraph And Telephone Corporation | Codeur et décodeur pour images animées |
| US5594660A (en) * | 1994-09-30 | 1997-01-14 | Cirrus Logic, Inc. | Programmable audio-video synchronization method and apparatus for multimedia systems |
Non-Patent Citations (1)
| Title |
|---|
| GENERAL INSTRUMENT CORPORATION: "DIGITAL VIDEO PROCESSING", DIGICIPHER HDTV SYSTEM DESCRIPTION, SAN DIEGO, GENERAL INSTRUMENT, US, 1991, pages 9 - 23, XP000448339 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990036821A (ko) | 1999-05-25 |
| KR100297992B1 (ko) | 2001-08-07 |
| US20020003902A1 (en) | 2002-01-10 |
| US6408100B2 (en) | 2002-06-18 |
| JPH11136671A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8036517B2 (en) | Parallel decoding of intra-encoded video | |
| KR20190086433A (ko) | 더 높은 계층과 더 낮은 층 사이의 차이를 이용한 비디오 압축 | |
| JPH0955884A (ja) | 撮像装置 | |
| CN101841651A (zh) | 图像处理装置、摄像装置以及图像处理方法 | |
| TW200631427A (en) | Method and apparatus of decoding a digital video sequence | |
| CN114598890A (zh) | 用于对图像进行编码和解码的方法以及相关装置和系统 | |
| JP2003125209A (ja) | 画像処理装置、電子カメラ、および画像処理プログラム | |
| US20220264100A1 (en) | Encoding and decoding method, apparatus and communication system | |
| FR2707779A1 (fr) | Appareil et procédé de traitement de données d'image capables de traiter des données d'image à vitesse élevée. | |
| EP1595397A2 (fr) | Procede et appareil de compensation du mouvement basee objet | |
| FR2771200A1 (fr) | Procede et dispositif de decodage d'images mobiles | |
| JP4197092B2 (ja) | 圧縮されたｍｐｅｇビデオビットストリームについてワイプを実行するための処理方法および装置 | |
| US7860168B2 (en) | Method and apparatus for improved increased bit-depth display from a transform decoder by retaining additional inverse transform bits | |
| JPH1175181A (ja) | ディジタル画像信号の変換装置及び変換方法 | |
| CN111669597B (zh) | 调色板解码装置和方法 | |
| EP1523185A4 (fr) | Procede de conversion de donnees image, circuit de conversion, et dispositif de prise de vue numerique | |
| CN107547897A (zh) | 残值升采样装置、残值降采样装置以及电路 | |
| JP4514666B2 (ja) | 動画像符号化装置 | |
| US20070253489A1 (en) | Image processing circuit and method | |
| JPH02257780A (ja) | ディジタル画像処理システム、撮像記録装置及び再生装置 | |
| Mancuso et al. | A novel high-quality YUV-based image coding technique for efficient image storage in portable electronic appliances | |
| JPS5986980A (ja) | 静止画伝送方法 | |
| WO1999055093A1 (fr) | Dispositif et procede de compression de donnees, dispositif et procede d'expansion de donnees, systeme et procede de compression/expansion de donnees, procede de constitution d'une table de codage, et dispositif et procede de quantification vectorielle | |
| JPH09307850A (ja) | 画像処理装置 | |
| US20040179592A1 (en) | Image coding apparatus |