FR2640841A1

FR2640841A1 - Device for transmitting words of a statistical code

Info

Publication number: FR2640841A1
Application number: FR8816840A
Authority: FR
Inventors: Thierry Langlais; Jean-Paul Bastien; Jean-Yves Boisson
Original assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Current assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Priority date: 1988-12-20
Filing date: 1988-12-20
Publication date: 1990-06-22

Abstract

This device is furnished with two buffer memories, one memory situated on the send side, another 135 on the receive side. The degree of fill of the send memory is transmitted to the receive side. Means 307, 310 and 312 compare the degrees of fill of the send and receive memories and act on control means 320 and 322 so that the degrees of fill remain constant overall. Application: digital television.

Description

DESCRIPTION "Dispositif de transmission de mots d'un code statistique".DESCRIPTION "Device for transmitting words of a statistical code".

La présente invention concerne un dispositif de transmission de mots d'un code statistique, dispositif comportant une partie émission et au moins une partie réception reliée à la partie émission par l'intermédiaire d'un canal de transmission, la partie émission étant munie d'un codeur statistique pour coder, en mots dudit code comprenant un nombre variable d'éléments binaires, des informations-source, une mémoire tampon d'émission à laquelle sont rattachés, d'une part, un premier circuit d'écriture pour y inscrire les mots dudit code et, d'autre part, un premier circuit de lecture pour fournir, à cadence fixe, des éléments binaires des mots dudit code en direction du canal de transmission, la partie réception étant munie d'une mémoire tampon de réception à laquelle sont rattachés, d'une part un deuxième circuit d'écriture pour y inscrire les éléments binaires à cadence fixe provenant du canal de transmission et, d'autre part, un deuxième circuit de lecture pour fournir à un décodeur statistique des mots statistiques afin qu'il puisse rétablir ladite information-source. The present invention relates to a device for transmitting words of a statistical code, a device comprising a transmission part and at least one reception part connected to the transmission part via a transmission channel, the transmission part being provided with a statistical encoder for encoding, in words of said code comprising a variable number of bits, source information, a transmission buffer to which are attached, on the one hand, a first write circuit for recording the words of said code and, secondly, a first read circuit for providing, at a fixed rate, bit elements of the words of said code in the direction of the transmission channel, the receiving part being provided with a reception buffer memory to which are attached, on the one hand, a second write circuit for recording the fixed rate bit elements from the transmission channel and, on the other hand, a second reading circuit. e to provide a statistical decoder statistical words so that it can restore said information-source.

Les dispositifs de ce genre trouvent d'importantes applications notamment dans le domaine de la télévision. On sait que la transmission d'images de télévision impose une largeur de bande des canaux de transmission importante. Le codage statistique est un moyen qui permet de réduire cette bande. On pourra à ce sujet consulter l'article suivant "Large-Scale-Integrated Digital-Digital Converter for Video
Signal Coing" de Hideo Kuroda paru dans REVIEW of the Electrical Cosmunication Laboratories, vol.32, No.5, 1984.Devices of this kind find important applications, particularly in the field of television. It is known that the transmission of television images imposes a bandwidth of the important transmission channels. Statistical coding is a means of reducing this band. The following article can be read on "Large-Scale Integrated Digital-Digital Converter for Video"
Signal Coing "by Hideo Kuroda, published in REVIEW of the Electrical Cosmetics Laboratories, vol. 32, No.5, 1984.

Ce codage statistique impose la présence de mémoires tampons. Dans les systèmes connus le contenu des mémoires tampon-émission et tampon-réception évolue de manière indépendante de sorte qu'un retard variable existe pour transmettre les informations-source et les rétablir au niveau du disposi-. This statistical coding imposes the presence of buffers. In known systems, the content of the transmit-buffer and the buffer-receive buffer evolves independently so that a variable delay exists to transmit the source information and restore it at the device.

tif de réception.tif reception.

Par exemple il est possible de surdimensionner la mémoire tampon-réception par rapport à la mémoire tampon-émission dans un facteur 3 typiquement. A la mise sous tension, la mémoire tampon-réception est positionnée en position de demiremplissage de sorte que les débordements soient rendus impossibles. Le retard variable dépend de la taille de la mémoire tampon-émission. For example, it is possible to oversize the buffer-reception with respect to the buffer-transmission in a factor of 3 typically. On power up, the buffer-reception is positioned in the filling position so that the overflows are made impossible. The variable delay depends on the size of the transmit buffer.

Des recommandations internationales (rapport 412-3
CCIR/CMTT) régissent les retards qui peuvent exister pour une même liaison entre les signaux transmis sans codage statistique, le son par exemple, et les signaux vidéo transmis avec codage statistique. Pour suivre les recommandations, il semblerait nécessaire d'imposer une taille faible (de l'ordre de quelques lignes) pour la mémoire tampon-émission.International recommendations (report 412-3
CCIR / CMTT) govern the delays that may exist for the same link between the signals transmitted without statistical coding, the sound for example, and the video signals transmitted with statistical coding. To follow the recommendations, it would seem necessary to impose a small size (of the order of a few lines) for the buffer-transmission.

Le but de l'invention est de fournir un dispositif du genre mentionné dans le préambule qui évite l'utilisation d'une mémoire de taille faible afin de bénéficier des propriétés statistiques du codage et qui amène une variation de retard satisfaisant les recommandations précitées. The object of the invention is to provide a device of the kind mentioned in the preamble which avoids the use of a small size memory in order to benefit from the statistical properties of the coding and which brings a variation of delay satisfying the aforementioned recommendations.

Pour cela un tel dispositif est remarquable en ce qu'il est prévu dans la partie émission des premiers moyens de mesure pour mesurer l'état de remplissage de la mémoire tampon d'émission et des moyens de transmission pour transmettre vers la partie émission l'indication de cet état de remplissage, tandis que la partie réception est munie de moyens de réception pour recevoir cette indication, ces moyens étant rattachés au circuit de lecture de la mémoire tampon réception, de deuxièmes moyens de mesure pour mesurer l'état de remplissage de la mémoire tampon réception, des moyens d'asservissement pour garder pratiquement constante la somme des états de remplissage des mémoires tampon émission et réception en agissant sur des moyens de commande de l'état de remplissage de la mémoire tampon de réception. For this purpose, such a device is remarkable in that it is provided in the transmission part of the first measurement means for measuring the state of filling of the transmission buffer memory and transmission means for transmitting to the transmission part the indication of this state of filling, while the receiving part is provided with receiving means for receiving this indication, these means being attached to the read circuit of the reception buffer memory, second measuring means for measuring the filling state of the reception buffer memory, servo means for keeping substantially constant the sum of the filling states of the transmit and receive buffers by acting on control means of the filling state of the reception buffer memory.

Un avantage obtenu par l'invention est qu'il est rendu possible d'agir sur les paramètres de régulation au niveau du circuit à partir duquel sont élaborées les informations source, en des laps de temps séparés par de longues durées, toutes les trames par exemple. An advantage obtained by the invention is that it is possible to act on the regulation parameters at the level of the circuit from which the source information is elaborated, in periods of time separated by long durations, all the frames by example.

La description suivante faite en regard des dessins annexés, le tout donné à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut etre réalisée. The following description made with reference to the accompanying drawings, all given by way of non-limiting example, will make it clear how the invention can be achieved.

La figure 1 représente la partie émission d'un dispositif de transmission de mots d'un code statistique conforme à l'invention. FIG. 1 represents the transmission part of a word transmission device of a statistical code according to the invention.

La figure 2 représente la partie réception d'un dispositif de transmission de mots d'un code statistique conforme à l'invention. FIG. 2 represents the reception part of a word transmission device of a statistical code according to the invention.

La figure 3 représente un *camembert" utilisé pour la définition de l'état de remplissage des mémoires tampons. Figure 3 shows a * pie chart used for the definition of the filling state of the buffers.

A la figure 1, on a représenté la partie émission 10 d'un dispositif de transmission de mots d'un code statistique conforme à l'invention. En ce qui concerne le codage statistique on pourra consulter le paragraphe 6.2.3.2. de l'ouvrage intitulé "Digital Image Processing" de R.C.GONZALES et P.WINTZ édité en 1977 par ADDISON-WESLEY PUBLISHING Company. In Figure 1, there is shown the transmission part 10 of a word transmission device of a statistical code according to the invention. For statistical coding, see 6.2.3.2. from the book "Digital Image Processing" by R.C.GONZALES and P.WINTZ published in 1977 by ADDISON-WESLEY PUBLISHING Company.

La partie émission traite des échantillons numériques d'un convertisseur analogique-numérique 15 destiné à coder des signaux de luminance formés par une caméra 18. Cette caméra fournit des signaux pour une base de temps 19 qui élabore différents signaux SYNC Fc, Ft, DIS, H et L/T. Le convertisseur analogique-numérique 15 est de préférence du type à prédiction et à quantificateurs variables, décrit dans le brevet français N- 2 599 201 au nom de la demanderesse. Ce convertisseur fournit des informations-source se présentant comme des échantillons numériques formés de 4 éléments binaires, par exemple, au rythme des signaux H. Les caractéristiques de codage peuvent varier en fonction d'un paramètre de régulation a comme indiqué dans le document 2 599 201.Les échantillons numériques, représentant la luminance sont appliqués, par l'intermédiaire d'un multiplexeur 20, à l'entrée d'un codeur de
Huffman 22 qui est de préférence du type décrit dans le document : demande de brevet français NO 88 10 617 déposé le 5 août 1988 au nom de la demanderesse. Ce codeur fournit à sa sortie des paquets de douze éléments binaires qui composent les mots de code statistique. Dès qu'un tel paquet est prêt le codeur 20 fournit un signal LL dont la cadence d'apparition est inférieure, en moyenne, à celle du signal H. Ces paquets sont dirigés vers un registre 24. L'autre entrée du multiplexeur 20 reçoit des informations provenant d'un multiplexeur 2T à deux entrées dont une entrée reçoit un code de synchronisation S et l'autre, le contenu d'un registre 29.Le signal D/S, lorsqu'il est actif, permet ainsi le transfert direct de S et du contenu du registre 29 dans le registre 24, le signal D/S agissant sur le codeur 22 pour le rendre transparent.The transmission part processes digital samples of an analog-to-digital converter 15 for encoding luminance signals formed by a camera 18. This camera provides signals for a time base 19 which generates different SYNC signals Fc, Ft, DIS, H and L / T. The analog-digital converter 15 is preferably of the prediction and variable quantizer type, described in the French patent N-2 599 201 in the name of the applicant. This converter provides source information as digital samples formed of 4 bits, for example, at the rate of the H signals. The coding characteristics may vary depending on a control parameter a as indicated in the document 201.The digital samples representing the luminance are applied, via a multiplexer 20, to the input of a coder of
Huffman 22 which is preferably of the type described in the document: French patent application No. 88 10 617 filed August 5, 1988 in the name of the applicant. This encoder provides at its output packets of twelve bits which make up the statistical code words. As soon as such a packet is ready the encoder 20 provides an LL signal whose rate of appearance is lower, on average, than that of the signal H. These packets are directed to a register 24. The other input of the multiplexer 20 receives information from a two-input 2T multiplexer whose input receives a synchronization code S and the other, the contents of a register 29.The D / S signal, when active, thus enables the direct transfer S and the contents of the register 29 in the register 24, the D / S signal acting on the encoder 22 to make it transparent.

La sortie du registre 24 est en relation avec l'accès de données d'une mémoire tampon-émission 30. A cette mémoire tampon sont associés, d'une part, un compteur d'adresse t'écriture 38 et, d'autre part, un compteur d'adresses de lecture 39. Le contenu du compteur d'adresse d'écriture 38 s'incrémente au rythme des impulsions fournies par une porte ET 42 munie de deux entrées. Sur l'une de ces entrées est appliqué le signal H et sur l'autre le signal LL. Le signal de cette porte 42 est aussi appliqué à la commande d'enregistrement du registre 24, à la commande d'un multiplexeur de code d'adresses 45 et à la commande de mise en écriture de la mémoire 30. The output of the register 24 is related to the data access of a transmission buffer memory 30. To this buffer are associated, on the one hand, a write address counter 38 and, on the other hand, , a read address counter 39. The content of the write address counter 38 increments with the rhythm of the pulses provided by an AND gate 42 provided with two inputs. On one of these inputs is applied the signal H and on the other the signal LL. The signal of this gate 42 is also applied to the registration control of the register 24, to the control of an address code multiplexer 45 and to the write control of the memory 30.

Ce multiplexeur 45 aiguille sur la mémoire 30 les codes d'adresses provenant soit du compteur 38, soit du compteur 39. Le contenu du compteur d'adresse de lecture 39 s'incrémen- te au rythme des impulsions de sortie d'une porte ET 48 à deux entrées dont une reçoit le signal LL formé par un inverseur 50 à partir du signal LL. Les entrées d'un registre de sortie 55 sont aussi en relation avec les accès de données de la mémoire 30 et les sorties de ce registre 55 sont reliées aux entrées d'un multiplexeur 58 qui effectue la transformation parallèle-série en vue de la transmission en série des éléments binaires contenus dans le registre 55. Le rythme d'émission est fixé par un dispositif d'émission 60 fournissant un signal d'horloge Hc au rythme des éléments binaires à transmettre.This multiplexer 45 routes the address codes from either the counter 38 or the counter 39 to the memory 30. The contents of the read address counter 39 are incremented at the rate of the output pulses of an AND gate 48 with two inputs, one of which receives the signal LL formed by an inverter 50 from the signal LL. The inputs of an output register 55 are also related to the data accesses of the memory 30 and the outputs of this register 55 are connected to the inputs of a multiplexer 58 which carries out the parallel-serial transformation for transmission. in series of bits contained in the register 55. The transmission rate is set by a transmission device 60 providing a clock signal Hc at the rate of the bits to be transmitted.

Ces signaux d'horloge alimentent une base de temps d'émission 62 qui fournit des signaux ES, EV et MX.These clock signals feed a transmission time base 62 which provides ES, EV and MX signals.

Le signal MX pilote un multiplexeur de sortie 64 qui est utilisé pour former le multiplex d'émission à transmettre dans le canal de transmission 68 via le dispositif d'émission 60. Ce multiplexeur 64 est muni de quatre entrées dont une est reliée à la sortie du multiplexeur 58, une autre à la sortie d'une chaîne son 70 et la troisième reçoit différentes informations *TX" telles que Télétexte,... etc. en provenance d'équipements non représentés sur la figure, tandis que la quatrième reçoit "SYNC" issu de la base de temps 19 afin de synchroniser une base de temps réception dont il sera question plus loin. The signal MX drives an output multiplexer 64 which is used to form the transmission multiplex to be transmitted in the transmission channel 68 via the transmission device 60. This multiplexer 64 is provided with four inputs, one of which is connected to the output of the multiplexer 58, another at the output of a sound chain 70 and the third receives different information * TX "such as Teletext, etc. from equipment not shown in the figure, while the fourth receives" SYNC "from the time base 19 to synchronize a reception time base which will be discussed later.

Le signal EV est appliqué à l'une des deux entrées d'une porte ET 72 et autorise l'émission dans le multiplex des informations concernant les signaux de luminance, l'autre entrée de la porte 72 recevant les signaux Hc. Les signaux élaborés par cette porte 72 alimentent un compteur modulo douze 74 qui adresse le multiplexeur 58 et dont la sortie de débordement est reliée à l'entrée d'enregistrement du registre 55 et à la deuxième entrée de la porte 48. Cette sortie de débordement permet à un signal d'indiquer que douze impulsions ont été comptées. The signal EV is applied to one of the two inputs of an AND gate 72 and allows the transmission in the multiplex of the information concerning the luminance signals, the other input of the gate 72 receiving the signals Hc. The signals produced by this gate 72 feed a modulo twelve counter 74 which addresses the multiplexer 58 and whose overflow output is connected to the recording input of the register 55 and to the second input of the gate 48. This overflow output allows a signal to indicate that twelve pulses have been counted.

Le signal ES est appliqué à l'une des deux entrées d'une porte ET 82 dont l'autre entrée reçoit le signal Hc. Ce signal ES autorise l'émission dans le multiplex des informations concernant la chaine son. Cette chaine son est formée d'un microphone 88 pour capter les sons relatifs aux images saisies par la caméra 18, d'un convertisseur analogique-numérique 90 pour mettre sous forme numérique les signaux délivrés par le microphone 88 et d'un registre à décalage 93 pour effectuer, sous la commande du signal de sortie de la porte 82, la transformation parallèle-série du code à la sortie du convertisseur 90. The signal ES is applied to one of the two inputs of an AND gate 82 whose other input receives the signal Hc. This ES signal authorizes the transmission in the multiplex of information concerning the sound chain. This sound chain is formed of a microphone 88 for capturing the sounds relating to the images captured by the camera 18, an analog-digital converter 90 for digitally formatting the signals delivered by the microphone 88 and a shift register 93 to perform, under the control of the output signal of the gate 82, the parallel-serial transformation of the code at the output of the converter 90.

L'information "a" est élaborée par un organe de différence 93 qui effectue la différence entre les codes d'adresses contenus dans les compteurs 38 et 39 de sorte que cette information agissant sur le convertisseur 15, selon les indications données dans le texte du brevet 2 599 201 précité, permet de gérer au mieux le remplissage de la mémoire tempon 30. The information "a" is elaborated by a difference member 93 which makes the difference between the address codes contained in the counters 38 and 39 so that this information acts on the converter 15, according to the indications given in the text of the Patent 2,599,201 mentioned above, makes it possible to better manage the filling of the tempon memory 30.

On se reporte maintenant à la figure 2 qui représente la partie réception 100 du dispositif de l'invention. Referring now to Figure 2 which shows the receiving portion 100 of the device of the invention.

Cette partie 100 reçoit les informations transmises par le canal 68. Un récepteur de ligne 105 démodule et amplifie les signaux de sortie de ce canal et les applique à un démultiplexeur 107 commandé par une base de temps réception 110.This part 100 receives the information transmitted by the channel 68. A line receiver 105 demodulates and amplifies the output signals of this channel and applies them to a demultiplexer 107 controlled by a reception time base 110.

Le démultiplexeur 107 fournit des informations représentant l'information TX' qui est l'information TX transmise, et l'information SYNC' qui est l'information SYNC transmise. Ce multiplexeur fournit aussi des informations à une chai- ne son 114 formée d'un registre de réception 115 destiné à contenir les échantillons numériques relatifs au son pour qu'un convertisseur numérique-analogique 117 délivre les signaux à un reproducteur de son 118. La base de temps 110 fournit à cet effet un signal SR qui provoque le chargement du registre 115, et enfin ce multiplexeur 107 fournit des informations à un registre de réception 120 destiné à contenir les informations de luminance codées selon un code statistique. The demultiplexer 107 provides information representing the TX information which is the transmitted TX information, and the SYNC information which is the transmitted SYNC information. This multiplexer also provides information to a sound chain 114 formed of a receive register 115 for holding the digital sound samples for a digital to analog converter 117 to deliver the signals to a sound reproducer 118. Time base 110 provides for this purpose a signal SR which causes the loading of the register 115, and finally this multiplexer 107 provides information to a reception register 120 for containing the luminance information coded according to a statistical code.

A ce registre 120 dont la capacité est de 12 éléments binaires est associé un banc d'amplificateurs à trois états 122 pour transférer sur une ligne de données BUSD' les éléments binaires contenus dans un registre 120. Un diviseur par 12 portant la référence 125 compte des impulsions de décalage VR du registre, provenant de la base de temps 110 et fournit, des que 12 impulsions ont été comptées, une impulsion qui met à l'état passant le banc 122, en transitant par une porte ET 127 validée par un signal WR provenant de la base de temps réception 110 et qui, aussi, incrémente d'une unité le contenu d'un compteur d'adresse écriture 130. Ce compteur 130 est prévu pour adresser, en écriture, une mémoire tampon de réception 135. Un compteur de lecture 140 fournit des codes d'adresses pour cette mémoire 135.Un multiplexeur 141 sélectionne un des codes d'adresses fournis par des compteurs 130 et 140. Les données à lire provenant de cette mémoire 135 et les données à inscrire dans cette même mémoire transitent par - la ligne BUSD'. Les entrées d'un registre de lecture 146 sont reliées à cette ligne BUSD', tandis que ses sorties sont reliées à l'entrée d'un décodeur de mots statistique 150 d'un type décrit par exemple dans la demande de brevet français déposée le 6 décembre 1988 sous le numéro 88 15 959 au nom de la demanderesse. To this register 120 whose capacity is 12 bits is associated a bank of three-state amplifiers 122 for transferring on a BUSD 'data line the bits contained in a register 120. A divider by 12 bearing the reference 125 counts register shift pulses VR from the time base 110 and provides, as soon as 12 pulses have been counted, a pulse which turns on the bank 122, passing through an AND gate 127 validated by a signal WR from the reception time base 110 and which also increments the content of a write address counter 130 by one unit. This counter 130 is provided for writing a reception buffer 135. read counter 140 provides address codes for this memory 135. A multiplexer 141 selects one of the address codes provided by counters 130 and 140. The data to be read from this memory 135 and data are to be included in the same memory pass through - line BUSD. The inputs of a read register 146 are connected to this line BUSD ', while its outputs are connected to the input of a statistical word decoder 150 of a type described for example in the French patent application filed on December 6, 1988 under number 88 15 959 in the name of the plaintiff.

Ce décodeur fournit des mots à longueur fixe, c'est-à-dire comportant un nombre fixe d'éléments binaires à un convertisseur numérique-analogique 159 pour qu'ils soient exploitables par un organe de visualisation 160. Le convertisseur 159 et l'organe de visualisation 160 sont pilotés par une base de temps 161 qui est synchronisée sur la base de temps de l'émetteur 19 par le signal SYNC', et délivre ainsi, entre autres, le signal d'horloge HR synchrone de H et un signal RGL. This decoder provides fixed length words, that is to say having a fixed number of bits to a digital-to-analog converter 159 so that they can be used by a display member 160. The converter 159 and the display member 160 are driven by a time base 161 which is synchronized on the timebase of the transmitter 19 by the signal SYNC ', and thus delivers, inter alia, the synchronous HR clock signal of H and a signal GLR.

Ce signal HR fixe le rythme des décodages effectués par les décodeur 150 et convertisseur 159. Le décodeur 150 fournit également un signal VAL, permettant de valider la lecture d'un nouveau bloc de 12 bits dans la mémoire tampon 135. En fonction des informations de luminance transmises, le contenu des mémoires tampon 30 et 135 va évoluer. Ces évolutions sont représentées à la figure 3 sous la forme "camembert". Si on considère tout d'abord la mémoire 30, la référence RE indique le code d'adresse de lecture fourni par le compteur 39, la flèche
FR indique le sens d'évolution de ce compteur. La référence WE indique le code d'adresse d'écriture fourni par le compteur 38 et la flèche FW indique son sens d'évolution. Les compteurs 38 et 39 sont modulo BSEM ce qui correspond à la capacité de la mémoire 30. L'état d'occupation de la mémoire est représenté par la zone hachurée ZB.Plus précisément, si on appelle BSE l'état d'occupation de la mémoire qui peut etre identifié au paramètre a, on peut écrire
BSE = WE-RE (1)
De la même manière, du coté réception on pourra définir l'état d'occupation BSR de la mémoire 135 à partir des contenus WE' et RE' des compteurs 130 et 140 modulo BSRM (correspondant à la capacité de la mémoire 135)
BSR = WE'-RE' (2)
Pour que le dispositif fonctionne bien il est essentiel que les états d'occupation BSE et BSR ne tendent ni vers "0" ni vers BSEM et BSRM respectivement.This HR signal sets the timing of the decoding performed by the decoder 150 and the converter 159. The decoder 150 also provides a signal VAL, making it possible to validate the reading of a new block of 12 bits in the buffer memory 135. luminance transmitted, the contents of the buffer memories 30 and 135 will evolve. These evolutions are represented in FIG. 3 in the form of "camembert". If we first consider the memory 30, the reference RE indicates the read address code provided by the counter 39, the arrow
FR indicates the direction of evolution of this counter. The WE reference indicates the write address code provided by the counter 38 and the arrow FW indicates its direction of evolution. The counters 38 and 39 are modulo BSEM which corresponds to the capacity of the memory 30. The state of occupation of the memory is represented by the shaded area ZB.More precisely, if BSE is called the state of occupation of the memory that can be identified in parameter a, we can write
BSE = WE-RE (1)
In the same manner, on the reception side, it will be possible to define the state of occupation BSR of the memory 135 from the contents WE 'and RE' of the counters 130 and 140 modulo BSRM (corresponding to the capacity of the memory 135)
BSR = WE'-RE '(2)
For the device to work well it is essential that the states of occupation BSE and BSR do not tend towards "0" nor towards BSEM and BSRM respectively.

Dans la demande de brevet 2 599 201 précitée on a préconisé des mesures qui font que BSE garde une valeur satisfaisante en jouant sur la valeur "a". In the aforementioned patent application 2,599,201, it has been recommended that measurements be made that BSE keeps a satisfactory value by playing on the value "a".

Se pose alors le problème de la mémoire 135. The problem of memory 135 then arises.

Pour cela, la présente invention propose de fournir des moyens qui fixent la valeur de BSR à
BSR + BSEM+BSRM - BSE (3)
2 de cette relation (3) il découle que
BSE + BSR = KB (4) où KB est une constante.For this, the present invention proposes to provide means that set the value of BSR to
BSR + BSEM + BSRM - BSE (3)
2 of this relation (3) it follows that
BSE + BSR = KB (4) where KB is a constant.

Comme la valeur BSE+BSR représente les retards de mémorisation dans les mémoires 30 et 135,-on se rend compte que l'invention a rendu ces retards invariables. Ainsi, pour s'assurer du synchronisme du son au niveau du haut-parleur 118 et de l'image au niveau de l'organe 160, il suffit d'insérer dans la chaine de transmission du son un organe de retard 200 amenant un retard T dont la valeur dépend de KB. Since the BSE + BSR value represents storage delays in memories 30 and 135, it is realized that the invention has made these delays invariable. Thus, to ensure the synchronism of the sound at the level of the speaker 118 and the image at the level of the member 160, it is sufficient to insert in the sound transmission chain a delay member 200 causing a delay. T whose value depends on KB.

T = Nb.P.KB (5) où Kb : représente un nombre d'éléments binaires,
P : -représente la vitesse de transmission en élément bi
naire par seconde,
Nb : représente une constante pour tenir compte des diffé
rents retards appportés par les éléments du système.T = Nb.P.KB (5) where Kb: represents a number of bits,
P: -represents the transmission speed in bi element
per second,
Nb: represents a constant to take into account differences
recent delays brought by the elements of the system.

Cet organe 200 est mis de préférence du côté émission. Par exemple, il peut être inséré entre les sorties du convertisseur 90 et les entrées du registre 92. This member 200 is preferably placed on the transmission side. For example, it can be inserted between the outputs of the converter 90 and the inputs of the register 92.

L'information BSE est obtenue directement par llor- gane de différence 93. Pour transmettre cette information, on utilise le registre à décalage 29. Selon une caractéristique importante de l'invention, la valeur BSE est évaluée à chaque trame d'image. Comme elle est accompagnée du code S, cette valeur BSE est décodée au niveau réception par un organe de décodage 250 branché à la sortie du registre 146. Le signal S reconnu, on dérive un signal INIT qui autorise le chargement dans un registre 252 de la valeur BSE. The BSE information is obtained directly by the difference llorangane 93. To transmit this information, the shift register 29 is used. According to an important characteristic of the invention, the BSE value is evaluated at each image frame. As it is accompanied by the code S, this value BSE is decoded at the reception level by a decoding member 250 connected to the output of the register 146. The signal S recognized, one derives an INIT signal which allows the loading in a register 252 of the BSE value.

Un organe de différence 307 effectue l'opération indiquée à la formule (3) donnant la valeur de consigne pour
BSR cette cette valeur doit être comparée avec la valeur effective
BSR qui est donnée par un organe de différence 310 effectuant la différence des contenus des compteurs 130 et 140. Un organe de différence supplémentaire 312 fournit l'information de comparaison ABSR qui est fournie à un premier organe de logique séquentielle 320 ; ce circuit 320 élabore deux signaux CFO et CFî à un deuxième circuit de logique 322 qui reçoit en outre l'information BSR élaborée par l'organe 310. Ces organes 320 et 322 sont munis d'entrées d'horloge connectées à une sortie de la base de temps 161 qui fournit un signal RGL actif au moins une fois par trame d'image par exemple.L'organe 322 fournit des signaux de commutation SO, S1 qui changent la position d'un commutateur à trois entrées 323 et qui sont appliqués, accompagnés du signal INIT, à des entrées du circuit 320.A difference member 307 performs the operation indicated in formula (3) giving the set value for
BSR this this value has to be compared with the actual value
BSR which is given by a difference member 310 effecting the difference of the contents of the counters 130 and 140. An additional difference member 312 provides the ABSR comparison information which is supplied to a first sequential logic member 320; this circuit 320 generates two signals CFO and CFI to a second logic circuit 322 which further receives the information BSR produced by the member 310. These members 320 and 322 are provided with clock inputs connected to an output of the timebase 161 which provides an active RGL signal at least once per image frame, for example.Article 322 provides switching signals SO, S1 which change the position of a three input switch 323 and which are applied. , accompanied by the signal INIT, to inputs of the circuit 320.

La sortie OUT de ce commutateur est reliée à l'entrée de comptage du compteur 140 et à l'entrée d'une porte
ET 325 recevant sur une autre entrée un signal WR. Ce signal
WR est le signal obtenu par un inverseur 330 agissant sur le signal WR appliqué à la porte 127. Le signal issu de la porte 325 est appliqué à la commande de chargement du registre 146.The output OUT of this switch is connected to the counting input of the counter 140 and to the input of a gate
ET 325 receiving on another input a signal WR. This signal
WR is the signal obtained by an inverter 330 acting on the signal WR applied to the gate 127. The signal coming from the gate 325 is applied to the loading control of the register 146.

On constatera que l'écriture de la mémoire 135 ne peut avoir lieu que lorsque WR est actif.It will be noted that the writing of the memory 135 can take place only when WR is active.

Une première entrée El de ce commutateur 323 est reliée à la masse ce qui fait que lorsque la sortie du commutateur 323 est reliée à cette première entrée, le processus de lecture de la mémoire 135 est stoppé. A first input El of this switch 323 is connected to ground so that when the output of the switch 323 is connected to this first input, the reading process of the memory 135 is stopped.

Une deuxième entrée E2 de ce commutateur 323 reçoit des signaux HR fixant la cadence des échantillons à fournir au convertisseur 159. Lorsque la sortie du commutateur 323 est reliée à cette seconde entrée, la fréquence de lecture de la mémoire est maximale. A second input E2 of this switch 323 receives HR signals setting the rate of the samples to be supplied to the converter 159. When the output of the switch 323 is connected to this second input, the reading frequency of the memory is maximum.

Une troisième entrée E3 du commutateur 323 reçoit les signaux de sortie d'une porte ET 326 à deux entrées dont la première reçoit le signal VAL et la deuxième le signal HR. A third input E3 of the switch 323 receives the output signals of an AND gate 326 with two inputs, the first receives the signal VAL and the second the signal HR.

On doit bien remarquer que par suite du codage statistique, cette impulsion VAL arrive avec une cadence forcément plus lente que la cadence des impulsions HR. Le Tableau r ci-dessous donne la correspondance entre les valeurs SO et S1 et les connexions effectuées à l'intérieur du commutateur 323.It should be noted that as a result of statistical coding, this pulse VAL arrives with a rate necessarily slower than the rate of the HR pulses. Table r below gives the correspondence between the values SO and S1 and the connections made inside the switch 323.

TABLEAU I

TABLE I

<tb> <SEP> Valeur <SEP> Connexion
<tb> <SEP> SO <SEP> S1
<tb> <SEP> 0 <SEP> 0 <SEP> S-E1
<tb> I <SEP> il <SEP> 0 <SEP> II <SEP> <SEP> S-E2
<tb> I <SEP> O <SEP> I <SEP> 1 <SEP> îjj <SEP> S-E3 <SEP> j <SEP>
<tb> 1 <SEP> i <SEP> j <SEP> <SEP> S-El
<tb>
Les commandes SO et S1 sont déterminées à partir de deux circuits séquentiels 320 et 322, qui analysent en permanence l'état de la mémoire tampon et permettent une prise de décision lorsqu'un mot de verrouillage, contenant la valeur
BSE, est reconnu. Les signaux appliqués à leurs entrées sont validés par le signal RGL de cadence adéquate pour assurer cela.<tb><SEP> Value <SEP> Sign in
<tb><SEP> SO <SEP> S1
<tb><SEP> 0 <SEP> 0 <SEP> S-E1
<tb> I <SEP> it <SEP> 0 <SEP> II <SEP><SEP> S-E2
<tb> I <SEP> O <SEP> I <SEP> 1 <SEP> ijd <SEP> S-E3 <SEP> j <SEP>
<tb> 1 <SEP> i <SEP> j <SEP><SEP> S-El
<Tb>
The commands SO and S1 are determined from two sequential circuits 320 and 322, which constantly analyze the state of the buffer memory and allow decision-making when a lock word containing the value
BSE, is recognized. The signals applied to their inputs are enabled by the appropriate rate RGL signal to ensure this.

Le circuit 320 peut être programmé selon le Tableau
II suivant
TABLEAU II

The circuit 320 can be programmed according to the Table
II next
TABLE II

<tb> <SEP> SO <SEP> S1 <SEP> BSR <SEP> INIT <SEP> CF0 <SEP> CFî <SEP>
<tb> 1 <SEP> X <SEP> X <SEP> > # <SEP> <SEP> 1 <SEP> 1 <SEP> 0
<tb> 2 <SEP> X <SEP> X <SEP> < -E <SEP> 1 <SEP> 0 <SEP> 0 <SEP>
<tb> 3 <SEP> X <SEP> X <SEP> [-#,+#] <SEP> <SEP> 0 <SEP> O <SEP>
<tb> 4 <SEP> O <SEP> O <SEP> [-,+ <SEP> lx <SEP> O <SEP> i
<tb> 5 <SEP> 0 <SEP> 0 <SEP> < -# <SEP> 0 <SEP> 0 <SEP> 0
<tb> 6 <SEP> 1 <SEP> 0 <SEP> X <SEP> 0 <SEP> 1 <SEP> 0 <SEP>
<tb> 7 <SEP> O <SEP> 1 <SEP> X <SEP> O <SEP> 0 <SEP> 1
<tb> 8 <SEP> 1 <SEP> 1 <SEP> X <SEP> O <SEP> 1 <SEP> 0
<tb>
La première ligne du Tableau II signifie que quelle que soit la position du commutateur 323, si tBSR > e et INIT = 1 (le mot ST est reconnu) alors, CFO, CF1 doivent provoquer, par l'intermédiaire du circuit 322, la commutation requise (S-E2).<tb><SEP> SO <SEP> S1 <SEP> BSR <SEP> INIT <SEP> CF0 <SEP> CFI <SEP>
<tb> 1 <SEP> X <SEP> X <SEP>>#<SEP><SEP> 1 <SEP> 1 <SEP> 0
<tb> 2 <SEP> X <SEP> X <SEP><-E<SEP> 1 <SEP> 0 <SEP> 0 <SEP>
<tb> 3 <SEP> X <SEP> X <SEP> [- #, + #] <SEP><SEP> 0 <SEP> O <SEP>
<tb> 4 <SEP> O <SEP> O <SEP> [-, + <SEP> lx <SEP> O <SEP> i
<tb> 5 <SEP> 0 <SEP> 0 <SEP><-#<SEP> 0 <SEP> 0 <SEP> 0
<tb> 6 <SEP> 1 <SEP> 0 <SEP> X <SEP> 0 <SEP> 1 <SEP> 0 <SEP>
<tb> 7 <SEP> O <SEP> 1 <SEP> X <SEP> O <SEP> 0 <SEP> 1
<tb> 8 <SEP> 1 <SEP> 1 <SEP> X <SEP> O <SEP> 1 <SEP> 0
<Tb>
The first line of Table II means that whatever the position of the switch 323, if tBSR> e and INIT = 1 (the word ST is recognized) then, CFO, CF1 must cause, through the circuit 322, the switching required (S-E2).

La ligne 2 est la condition contraire et le code
CFO, CFî qui bloque la lecture (S-E1) est appliqué au circuit 322.Line 2 is the opposite condition and the code
CFO, CFI which blocks the reading (S-E1) is applied to the circuit 322.

La ligne 3 indique que la valeur #BSR est satisfaisante et que la commutation doit être faite sur la borne 53. Line 3 indicates that #BSR is satisfactory and that switching must be done on terminal 53.

La ligne 4 indique que, lorsque la lecture est ar prêtée, dès que la valeur #BSR devient satisfaisante, la commutation S-E3 est effectuée. Line 4 indicates that when reading is read, as soon as the #BSR value becomes satisfactory, S-E3 switching is performed.

La ligne 5 indique toujours que, dans le cas où la lecture est arrêtée et oI le niveau requis pour la mémoire n'a pas été atteint, on reste dans la position S-E1. Line 5 always indicates that, in the case where the reading is stopped and the level required for the memory has not been reached, it remains in the position S-E1.

La ligne 6 indique que l'on maintient la commutation S-E3 en l'absence de la valeur INIT. Line 6 indicates that S-E3 switching is maintained in the absence of the INIT value.

La ligne 7 indique que l'on maintient la commutation S-E2 en l'absence de la valeur INIT. Line 7 indicates that S-E2 switching is maintained in the absence of the INIT value.

La ligne 8 permet de renvoyer au circuit 322 les valeurs de CFO et CF1 qui ont été sélectionnées à la réception du précédent mot de verrouillage, et yui ont été modifiées par le circuit 322. Line 8 makes it possible to return to circuit 322 the values of CFO and CF1 which have been selected on receipt of the previous locking word, and which have been modified by circuit 322.

En effet, dans le cas où l'on déclare que la mémoire tampon est trop remplie (ABSR > e), ce qui correspond à la ligne 1 du Tableau II, on souhaite vider rapidement la mémoire en sélectionnant S-E2. Cependant, on doit veiller à ce que la valeur de BSR reste supérieure à un certain seuil 5, pour éviter un dépassement de la capacité de la mémoire tampon réception. Indeed, in the case where it is declared that the buffer is too full (ABSR> e), which corresponds to line 1 of Table II, it is desired to clear the memory quickly by selecting S-E2. However, it must be ensured that the value of BSR remains above a certain threshold 5, in order to avoid exceeding the capacity of the reception buffer memory.

Pour ce faire, on programme le circuit séquentiel 322 selon le Tableau III suivant
TABLEAU III

To do this, the sequential circuit 322 is programmed according to the following Table III
TABLE III

<tb> <SEP> CFO <SEP> CPi <SEP> BSR <SEP> ~ <SEP> <SEP> SO <SEP> S1
<tb> 1 <SEP> 1 <SEP> 0 <SEP> < 6 <SEP> 1 <SEP> 1 <SEP>
<tb> 3 <SEP> 0 <SEP> 1 <SEP> X <SEP> 0 <SEP> 1 <SEP>
<tb> 4 <SEP> 0 <SEP> 0 <SEP> X <SEP> 0 <SEP> 0
<tb>
La ligne 1 indique que, si l'on doit vider la mémoire tampon, mais que BSR est trop faible, on sélectionnera
S-El, ce qui arrête la lecture.<tb><SEP> CFO <SEP> CPi <SEP> BSR <SEP> ~ <SEP><SEP> SO <SEP> S1
<tb> 1 <SEP> 1 <SEP> 0 <SEP><6<SEP> 1 <SEP> 1 <SEP>
<tb> 3 <SEP> 0 <SEP> 1 <SEP> X <SEP> 0 <SEP> 1 <SEP>
<tb> 4 <SEP> 0 <SEP> 0 <SEP> X <SEP> 0 <SEP> 0
<Tb>
Line 1 indicates that if you have to empty the buffer, but BSR is too weak, you will select
S-El, which stops reading.

La ligne 2 indique que, si l'on doit vider la mémoire tampon, et que BSR est suffisamment grand, on sélectionnera S-E2. Line 2 indicates that if the buffer is to be cleared, and BSR is large enough, select S-E2.

Les lignes 3 et 4 indiquent que le circuit 322 est transparent à la décision prise par le circuit 320 dans tous les autres cas de fonctionnement. Lines 3 and 4 indicate that circuit 322 is transparent to the decision made by circuit 320 in all other operating cases.

Grâce à l'invention il est possible de minimiser la taille de la mémoire tampon-réception en choisissant
BSER = BSEM
Selon les mesures préconisées par l'invention, il est iapossible d'avoir un débordement de cette mémoire tampon-réception. En effet, on asservit le remplissage de cette mémoire d'une part en fonction du remplissage de la mémoire d'émission et d'autre part, en agissant sur le paramètre a de contrôle de remplissage de la mémoire tampon d'émission.Thanks to the invention it is possible to minimize the size of the buffer-reception by choosing
BSER = BSEM
According to the measures recommended by the invention, it is possible to have an overflow of this buffer-reception. In fact, the filling of this memory is enslaved on the one hand as a function of the filling of the transmission memory and, on the other hand, by acting on the filling control parameter a of the transmission buffer memory.

D'autre part, les mesures indiquées pour synchroniser les deux mémoires émission et réception permettent une resynchronisation en un temps très court, qui est au maximum égal à celui séparant l'écriture de deux mots de verrouillage successifs à l'entrée du codeur de Huffman de la partie émission. On the other hand, the measurements indicated for synchronizing the two transmit and receive memories allow resynchronization in a very short time, which is at most equal to that separating the writing of two successive locking words at the input of the Huffman coder. of the emission part.

Claims

1. Device for transmitting words of a statistical code, device comprising a transmission part and at least one reception part connected to the transmission part via a transmission channel, the transmission part being provided with a statistical coder for encoding, in words of said code comprising a variable number of bits, source information, a transmission buffer to which are attached, on the one hand, a first write circuit to write the words of said code and on the other hand, a first reading circuit for providing, at a fixed rate, bit elements of the words of said code in the direction of the transmission channel, the reception part being provided with a reception buffer memory to which are attached, d firstly a second write circuit for recording the fixed rate bits therefrom from the transmission channel and secondly a second read circuit for providing a decoder statistic statistical words so that it can restore said information, characterized in that it is provided in the transmission part of the first measuring means for measuring the filling state of the transmission buffer memory and transmission means for transmit to the receiving part the indication of this filling state, while the receiving part is provided with reception means to receive this indication, these means being attached to the read circuit of the reception buffer memory, second measurement means for measuring the state of filling of the reception buffer memory, servocontrol means for keeping the sum of the states of filling of the transmit and receive buffers practically constant by acting on control means of the filling state of the buffer memory reception.

2. Device for transmitting words of a statistical code according to claim 1, characterized in that the control means are constituted by selection means coupled to the second reading circuit for selectively imposing a normal rate, a fast rate or a zero pace.

3. Device for transmitting words of a statistical code according to claim 1 or 2, for transmitting in coded form television images, characterized in that said indication is transmitted between two images.