FR2598158A1 - Process for the manufacture of monocrystalline thin layers of silicon on insulation - Google Patents
Process for the manufacture of monocrystalline thin layers of silicon on insulation Download PDFInfo
- Publication number
- FR2598158A1 FR2598158A1 FR8606582A FR8606582A FR2598158A1 FR 2598158 A1 FR2598158 A1 FR 2598158A1 FR 8606582 A FR8606582 A FR 8606582A FR 8606582 A FR8606582 A FR 8606582A FR 2598158 A1 FR2598158 A1 FR 2598158A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- layer
- monocrystalline
- ssi
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 42
- 239000010703 silicon Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000009413 insulation Methods 0.000 title abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 230000007547 defect Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910052681 coesite Inorganic materials 0.000 description 11
- 229910052906 cristobalite Inorganic materials 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 229910052682 stishovite Inorganic materials 0.000 description 11
- 229910052905 tridymite Inorganic materials 0.000 description 11
- 239000008393 encapsulating agent Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035784 germination Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
- C30B13/16—Heating of the molten zone
- C30B13/22—Heating of the molten zone by irradiation or electric discharge
- C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
PROCEDE DE FABRICATION DE COUCHES MINCES MONOCRISTALLINES
DE SILICIUM SUR ISOLANT
La présente invention concerne un procédé de fabrication ae couches minces monocristallines de silicium sur isolant, les défauts cristallins de cette couche de silicium étant localisés en des emplacements prédéterminés.METHOD FOR MANUFACTURING SINGLE-CRYSTAL THIN FILMS
SILICON ON INSULATION
The present invention relates to a process for manufacturing thin monocrystalline layers of silicon on insulator, the crystal defects of this layer of silicon being located at predetermined locations.
De telles couches minces monocristallines de silicium sur isolant (SSI) ont principalement comme application la réalisation de circuits électroniques a haute densité dits circuits intégrés. De la façon la plus courante a l'heure actuelle, les circuits intégrés sont formés sur aes substrats de silicium cristallin massif (plaquette de silicium d'une épaisseur de l'ordre de quelques dixièmes de millimètres et d'un diamètre allant de 50 à 150 millimètres).Les avantages des circuits intégrés formés sur SSI par rapport aux circuits intégrés formés sur silicium massif sont aujourd'hui bien connus et se basent essentiellement sur la résistance au rayonnement ionisant des circuits formés sur SSI, sur la simplicité de l'isolement entre composants qui peuvent être isolés de façon satisfaisante aussi bien électriquement que thermiquement ce qui élimine de nombreux effets secondaires nocifs des circuits intégrés formés sur silicium massif. Such thin monocrystalline silicon on insulator (SSI) layers have mainly as application the production of high density electronic circuits called integrated circuits. Most commonly at present, integrated circuits are formed on aes of solid crystalline silicon (silicon wafer with a thickness of the order of a few tenths of a millimeter and a diameter ranging from 50 to The advantages of integrated circuits formed on SSI compared to integrated circuits formed on solid silicon are well known today and are based essentially on the resistance to ionizing radiation of circuits formed on SSI, on the simplicity of the isolation. between components which can be satisfactorily insulated both electrically and thermally which eliminates many harmful side effects from integrated circuits formed on solid silicon.
De façon classique, la structure SSI est formée d'un substrat de silicium sur lequel on a formé une couche isolante, couramment de l'oxyde de silicium SiO2, qui est ensuite recouverte d'une couche mince (d'une épaisseur de l'ordre de 10-3 mm) de silicium (dite couche de SSI). Le silicium déposé est, selon les modes de dépôt, polycristallin ou amorphe et il s'agit de le recristalliser. Pour effectuer cette recristallisation, divers procédés ont été utilisés parmi lesquels celui qui parait le plus prometteur actuellement consiste a revêtir la couche de silicium d'un produit encapsulant, à former sur un bord de la plaquette, par chauffage, une zone fondue et a déplacer cette zone fondue d'un bord a l'autre de la plaquette.Néanmoins, si ce procédé est réalisé de la façon simple présentée ci-dessus, la couche de SSI formée sera munie de très nombreux défauts cristallins. Conventionally, the SSI structure is formed of a silicon substrate on which an insulating layer has been formed, commonly silicon oxide SiO2, which is then covered with a thin layer (of a thickness of the 10-3 mm) of silicon (so-called SSI layer). Depending on the deposition modes, the deposited silicon is polycrystalline or amorphous and it is a question of recrystallizing it. To carry out this recrystallization, various methods have been used, among which the one which seems the most promising at present consists in coating the silicon layer with an encapsulating product, in forming on a edge of the wafer, by heating, a molten zone and in moving this molten zone from one edge to the other of the wafer. Nevertheless, if this process is carried out in the simple manner presented above, the layer of SSI formed will be provided with very numerous crystalline defects.
Pour améliorer la structure cristalline de la couche de
SSI, des premières tentatives ont consisté à prévoir des zones de contact entre la couche de SSI et le substrat de silicium sousjacent à la couche isolante. On espère ainsi que la recristallisation se fera selon l'orientation assurée par les zones initiales de germination du silicium sous-jacent. De telles méthodes ont parfois donné des résultats satisfaisants mais elles présentent l'inconvénient inhérent de nécessiter la prévision de zones de germination, c'est-à-dire à tout le moins des zones au niveau desquelles la couche mince de silicium n'est plus isolée du substrat. Il faut alors prévoir des étapes ultérieures de réisolement. D'autres inconvénients de ces procésés sont exposés dans la littérature.To improve the crystal structure of the
SSI, first attempts have consisted in providing contact zones between the SSI layer and the silicon substrate underlying the insulating layer. It is thus hoped that the recrystallization will be carried out according to the orientation provided by the initial zones of germination of the underlying silicon. Such methods have sometimes given satisfactory results, but they have the inherent drawback of requiring the provision of germination zones, that is to say at least zones at which the thin layer of silicon is no longer isolated from the substrate. It is then necessary to envisage subsequent stages of re-isolation. Other disadvantages of these trials are exposed in the literature.
D'autres procédés de recristallisation ont consisté à essayer de localiser les défauts cristallins dans des zones prévues à l'avance de la couche de SSI. Other recrystallization methods have consisted in trying to locate the crystal defects in zones provided in advance of the SSI layer.
Parmi ces procédés, on peut citer un procédé dans lequel la couche supérieure de la zone d'encapsulant est munie de substances antiréfléchissantes pour que l'énergie absorbée par la couche de SSI soit inégalement répartie, d'où il résulte que les défauts cristallins sont localisés dans les zones à gradient de température. Ce procédé s'est avéré compliqué à mettre en oeuvre et de rendement faible. Among these methods, one can cite a method in which the upper layer of the encapsulant zone is provided with anti-reflective substances so that the energy absorbed by the SSI layer is unevenly distributed, from which it follows that the crystal defects are located in areas with temperature gradient. This process proved to be complicated to implement and of low yield.
Un autre procédé a consisté à conférer à la couche de Si02 sous-jacente à la couche de SSI une épaisseur variable en la munissant par exemple de nervures et de rainures à l'interface entre cette couche de SiO2 et la couche mince de silicium que l'on souhaite rendre monocristalline.Ce procédé présente plusieurs inconvénients
- le fait qu'il faille graver la face supérieure de la couche isolante de SiO2 avant de déposer le SSI provoque inévita Dlement des défauts d'interface et des risques de pollution qui entraînent l'obligation de prendre de nombreuses précautions ; et
- la surface supérieure de la couche de SiO2 étant non plane, il est nécessaire après dépôt de la couche de SSI de planariser la surface supérieure de cette couche ce qui constitue également une étape technologiquement délicate.Another method consisted in conferring on the layer of SiO2 underlying the layer of SSI a variable thickness by providing it for example with ribs and grooves at the interface between this layer of SiO2 and the thin layer of silicon that the we want to make monocrystalline. This process has several disadvantages
- the fact that it is necessary to etch the upper face of the insulating layer of SiO2 before depositing the SSI inevitably causes interface faults and risks of pollution which entail the obligation to take numerous precautions; and
- the upper surface of the SiO2 layer being non-planar, it is necessary after deposition of the SSI layer to planarize the upper surface of this layer which also constitutes a technologically delicate step.
De façon générale, tous les procédés dans lesquels on module l'épaisseur de la couche de SiO2 sous-jacente à la couche de SSI ou bien l'épaisseur de la couche de SSI elle-même sont entâchés des inconvénients mentionnés ci-dessus. In general, all the methods in which the thickness of the layer of SiO 2 underlying the layer of SSI or the thickness of the layer of SSI is modulated are affected by the drawbacks mentioned above.
Ainsi, un objet de la présente invention est de prévoir un nouveau procédé de cristallisation d'une couche de silicium sur isolant (SSI) permettant la localisation des défauts dans des zones déterminées de la couche de SSI tout en évitant les inconvénients susmentionnés des techniques antérieures. Thus, an object of the present invention is to provide a new method for crystallizing a layer of silicon on insulator (SSI) allowing the localization of the defects in determined zones of the layer of SSI while avoiding the abovementioned drawbacks of the prior techniques. .
Pour atteindre cet objet ainsi que d'autres, la présente invention prévoit un procédé de fabrication de couches minces monocristallines de silicium sur isolant consistant à revêtir un substrat isolant d'une couche de silicium et d'une couche d'un produit encapsulant et à recristalliser le silicium en soumettant la structure formée à un traitement thermique. Selon ce procédé, la surface supérieure de la couche de produit encapsulant est munie de zones en surépaisseur avant le traitement thermique, d'où il résulte qu'après ce traitement les défauts cristallins de la couche de silicium sont localisés sous les zones en surépaisseur. To achieve this object as well as others, the present invention provides a method for manufacturing thin monocrystalline layers of silicon on insulator, consisting of coating an insulating substrate with a layer of silicon and a layer of an encapsulating product and with recrystallize the silicon by subjecting the structure formed to a heat treatment. According to this method, the upper surface of the layer of encapsulating product is provided with extra thickness zones before the heat treatment, from which it follows that after this treatment the crystalline defects of the silicon layer are located under the extra thickness zones.
Selon un mode de réalisation de la présente invention le traitement thermique consiste à déplacer le long de la structure une bande chauffante créant une bande fondue dans le silicium. According to one embodiment of the present invention, the heat treatment consists in moving along the structure a heating strip creating a molten strip in the silicon.
Selon un mode ae réalisation de la présente invention lesdites surépaisseurs ont la forme de nervures parallèles au sens de déplacement de la zone fondue. According to an embodiment of the present invention, said excess thicknesses have the form of ribs parallel to the direction of movement of the molten zone.
Selon un mode de réalisation de la présente invention lesdites surépaisseurs sont formées de façon à réserver des emplacements où l'on veut former des circuits dans le silicium. According to an embodiment of the present invention, said excess thicknesses are formed so as to reserve locations where it is desired to form circuits in silicon.
De façon classique, la couche isolante peut être du SiO2, par exemple du Si02 sur substrat de silicium ; la couche de produit encapsulant peut également être du SiO2. Conventionally, the insulating layer can be SiO2, for example SiO2 on a silicon substrate; the layer of encapsulating product can also be SiO2.
Ainsi, par le procédé de la présente invention, on évite les inconvénients de l'art antérieur, à savoir que la couche de
SSI obtenue peut être formée de façon particulièrement simple puisqu'il n'est pas nécessaire de prévoir d'étape de gravure de la couche de SiO2 sous-jacente ni de cette couche de SSI elle-même.Thus, by the method of the present invention, the drawbacks of the prior art are avoided, namely that the layer of
SSI obtained can be formed in a particularly simple way since it is not necessary to provide for an etching step of the underlying SiO2 layer or of this SSI layer itself.
D'autre part, cette couche de SSI n'étant pas gravée, on évite la formation de marches raides toujours préjudiciables à la formation de dépôts ultérieurs couramment effectués pour la réalisation et la connexion de circuits intégrés.On the other hand, this layer of SSI not being etched, the formation of steep steps is always avoided, which is detrimental to the formation of subsequent deposits commonly carried out for the production and connection of integrated circuits.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
les figures 1A et 1B représentent respectivement une vue de dessus partielle et une vue en coupe d'une structure selon la présente invention avant traitement thermique ; et
les figures 2A et 2B correspondent respectivement aux figures 1A et 1B dans le cas d'une variante de forme d'une structure selon la présente invention.These objects, characteristics and advantages as well as others of the present invention will be explained in more detail in the following description of particular embodiments made in relation to the attached figures among which
Figures 1A and 1B respectively show a partial top view and a sectional view of a structure according to the present invention before heat treatment; and
FIGS. 2A and 2B correspond respectively to FIGS. 1A and 1B in the case of an alternative form of a structure according to the present invention.
La figure 1B représente une vue en coupe selon la ligne
BB de la figure 1A. On peut y voir une structure de départ pour la formation d'une couche monocristalline de SSI selon la présente invention. Cette structure de départ comprend sur un substrat 1, couramment une plaquette de silicium monocristallin, une couche isolante d'épaisseur sensiblement constante 2, par exemple une couche de SiO2 formée par oxydation thermique sur une épaisseur de l'ordre de 10-3 mm ou plus. Cette couche peut toutefois être également obtenue par divers procédés de dépôt chimique en phase vapeur. Sur cette couche de SiO2 est formée une couche mince de silicium (SSI) 3. Cette couche est par exemple formée par dépôt chimique en phase vapeur à basse pression ou encore par dépôt chi mique en phase vapeur à Dasse pression assisté par plasma. Selon les conditions de dépôt, elle est constituée de silicium polycristallin ou de silicium amorphe et peut avoir une épaisseur de l'or- are de 0,2 à quelques 10-3 mm. Après cela, est formée une couche de produit encapsulant 4, par exemple une couche de SiO2 qui peut être obtenue ou bien par oxydation thermique de la couche de silicium polycristallin 3 si son épaisseur a été initialement prévue en conséquence, ou bien par un mode de dépôt chimique en phase vapeur. Après cela, la couche 4 est gravée par des techniques photolithographiques classiques pour ménager des zones en surépaisseur 5.Figure 1B shows a sectional view along the line
BB of Figure 1A. There can be seen a starting structure for the formation of a monocrystalline layer of SSI according to the present invention. This starting structure comprises on a substrate 1, usually a monocrystalline silicon wafer, an insulating layer of substantially constant thickness 2, for example a layer of SiO2 formed by thermal oxidation over a thickness of the order of 10-3 mm or more. This layer can however also be obtained by various chemical vapor deposition methods. On this layer of SiO2 is formed a thin layer of silicon (SSI) 3. This layer is for example formed by chemical deposition in vapor phase at low pressure or also by chemical deposition in vapor phase at Low pressure assisted by plasma. Depending on the deposition conditions, it is made of polycrystalline silicon or amorphous silicon and can have a thickness of the or- der from 0.2 to some 10-3 mm. After this, a layer of encapsulating product 4 is formed, for example a layer of SiO 2 which can be obtained either by thermal oxidation of the polycrystalline silicon layer 3 if its thickness was initially planned accordingly, or by a method of chemical vapor deposition. After that, the layer 4 is etched by conventional photolithographic techniques to provide areas with additional thickness 5.
Comme le montre la figure 1A, ces zones en surépaisseur 5 peuvent par exemple avoir la forme de bandes parallèles. Typiquement, la distance entre deux bandes pourra être de l'ordre de 40.10-3 mm, la largeur d'une bande étant de l'ordre de 5 micromètres. As shown in FIG. 1A, these extra thickness zones 5 can for example have the form of parallel strips. Typically, the distance between two strips may be of the order of 40.10-3 mm, the width of a strip being of the order of 5 micrometers.
L'épaisseur de la couche encapsulante dans ses parties minces pourra être supérieur à 10-3 mm, les surépaisseurs étant de l'ordre de 0,5.10-3 mm. The thickness of the encapsulating layer in its thin parts may be greater than 10-3 mm, the extra thicknesses being of the order of 0.5.10-3 mm.
Une fois cette structure formée, on irradie par un rayonnement énergétique la plaquette, pour former dans celle-ci une zone fondue, par exemple selon la forme d une bande rectiligne 7 qui est déplacée dans la direction des flèches 8 parallèlement à la direction des bandes en surépaisseur 5. Cette zone fondue peut par exemple résulter d'un éclairage par des lampes fournissant des densités de puissance de l'ordre de 100 watts par cm2. Once this structure has been formed, the wafer is irradiated with energy to form a molten zone therein, for example in the form of a straight strip 7 which is moved in the direction of the arrows 8 parallel to the direction of the strips. in extra thickness 5. This molten zone may for example result from lighting by lamps providing power densities of the order of 100 watts per cm2.
Après le traitement thermique, la couche d'encapsulant est enlevée. Elle peut toutefois être maintenue pour servir de premier masque lors a'opérations ultérieures de traitement de la couche de SSI. After the heat treatment, the encapsulant layer is removed. It can however be maintained to serve as the first mask during subsequent operations for processing the SSI layer.
Dans des buts d'analyse, on a enleve complêtement la couche d'encapsulant et on constate que la couche de SSI obtenue est sensiDlement monocristalline dans toutes les régions comprises entre les bandes en surépaisseur, tous les défauts étant localisés sous ces bandes. On constate également que l'épaisseur de la couche de SSI est légèrement réduite sous les emplacements correspondant aux zones en surépaisseur, ce qui laisse penser que pendant le traitement thermique, un fluage de l'encapsulant constitué de silice dans la couche de silicium survient et que l'on obtient ainsi indirectement une modulation d'épaisseur de la couche de SSI d'où il résulte des effets de variations thermiques dans celle-ci.Les variations d'épaisseur dans la couche de SSI obtenue sont faibles et sont en tout cas à profil fortement vallonné qui ne présente pas d'inconvénient pour le passage ultérieur de connexions, par exemple. For analytical purposes, the layer of encapsulant has been completely removed and it is found that the layer of SSI obtained is substantially monocrystalline in all the regions comprised between the bands in excess thickness, all the defects being located under these bands. It is also noted that the thickness of the SSI layer is slightly reduced under the locations corresponding to the zones in excess thickness, which suggests that during the heat treatment, a creep of the encapsulant consisting of silica in the silicon layer occurs and that a modulation of the thickness of the SSI layer is thus obtained indirectly, from which it results from the effects of thermal variations therein. The variations in thickness in the layer of SSI obtained are small and are in any case strongly hilly profile which does not present a disadvantage for the subsequent passage of connections, for example.
Dans les figures 2A et 2B, on a désigné par de mêmes références des éléments analogues à ceux des figures 1A et 1B. La différence entre les structures de la figure 2 et celles de la figure 1 sont visibles dans la vue de dessus de la figure 2A. Au lieu d'avoir une structure en forme de bandes des surépaisseurs de l'encapsulant, on prévoit des zones moins épaisses localisées 9 et 10 au niveau desquelles on souhaite réaliser des composants particuliers, par exemple un transistor dans la zone 8 et deux transistors dans la zone 9. Ce choix peut permettre de mieux s'adapter à des conceptions de circuits particuliers incompatibles avec une structure en bandes. In FIGS. 2A and 2B, elements similar to those of FIGS. 1A and 1B have been designated by the same references. The difference between the structures of Figure 2 and those of Figure 1 are visible in the top view of Figure 2A. Instead of having a structure in the form of strips of the thicknesses of the encapsulant, there are provided thinner zones located 9 and 10 at the level of which it is desired to produce specific components, for example a transistor in zone 8 and two transistors in zone 9. This choice may make it possible to better adapt to particular circuit designs incompatible with a band structure.
Bien entendu, le procédé selon la présente invention peut également être combiné avec des procédés de l-'art antérieur. Of course, the method according to the present invention can also be combined with methods of the prior art.
Ainsi, on pourra combiner le procédé selon l'invention consistant moduler l'épaisseur de la couche d'encapsulant par action sur la face supérieure de celle-ci à des procédés plus classiques consistant à moduler l'épaisseur de la couche isolante sous-jacente à la couche de SSI ou l'épaisseur de cette couche de SSI. L'avantage d'une telle combinaison est que l'on peut augmenter la distance entre des zones à épaisseur modifiée de la couche de SSI ou de la couche isolante en intercalant entre des zones à épaisseur modifiée des zones à épaisseur d'encapsulant modifiée selon l'invention. Cette combinaison peut être intéressante du fait qu'elle évite lors de la fusion de la couche de SSI le risque de voir celle-ci se "mettre en boule" c'est-à-dire se condenser par capillarité. En outre, la modulation d'épaisseur d'une des deux couches sous-jacentes permettra une localisation plus précise des défauts dans une zone très étroite. Thus, it is possible to combine the method according to the invention consisting in modulating the thickness of the encapsulant layer by action on the upper face thereof with more conventional methods consisting in modulating the thickness of the underlying insulating layer to the SSI layer or the thickness of this SSI layer. The advantage of such a combination is that the distance between zones with modified thickness of the SSI layer or of the insulating layer can be increased by interposing between zones with modified thickness zones with modified encapsulant thickness according to the invention. This combination can be advantageous because it avoids during the melting of the SSI layer the risk of seeing it "balling", that is to say condensing by capillarity. In addition, the thickness modulation of one of the two underlying layers will allow more precise localization of the defects in a very narrow area.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8606582A FR2598158A1 (en) | 1986-04-30 | 1986-04-30 | Process for the manufacture of monocrystalline thin layers of silicon on insulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8606582A FR2598158A1 (en) | 1986-04-30 | 1986-04-30 | Process for the manufacture of monocrystalline thin layers of silicon on insulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2598158A1 true FR2598158A1 (en) | 1987-11-06 |
Family
ID=9335007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8606582A Withdrawn FR2598158A1 (en) | 1986-04-30 | 1986-04-30 | Process for the manufacture of monocrystalline thin layers of silicon on insulation |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2598158A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479846A (en) * | 1982-06-23 | 1984-10-30 | Massachusetts Institute Of Technology | Method of entraining dislocations and other crystalline defects in heated film contacting patterned region |
| US4565599A (en) * | 1981-12-21 | 1986-01-21 | Massachusetts Institute Of Technology | Graphoepitaxy by encapsulation |
-
1986
- 1986-04-30 FR FR8606582A patent/FR2598158A1/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4565599A (en) * | 1981-12-21 | 1986-01-21 | Massachusetts Institute Of Technology | Graphoepitaxy by encapsulation |
| US4479846A (en) * | 1982-06-23 | 1984-10-30 | Massachusetts Institute Of Technology | Method of entraining dislocations and other crystalline defects in heated film contacting patterned region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197078B1 (en) | Method for making monocrystalline silicon islands electrically isolated from each other | |
| EP0298794B1 (en) | Process for making a buried insulating layer in a semiconductor substrate by ion implantation and semiconductor structure comprising such a layer | |
| CA1203148A (en) | Method of manufacturing single-crystal film | |
| FR2544916A1 (en) | METHOD FOR MANUFACTURING MOS FIELD EFFECT TRANSISTORS | |
| FR2682811A1 (en) | STACKED SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD. | |
| FR2928028A1 (en) | METHOD FOR MANUFACTURING A BENT GRID SEMICONDUCTOR DEVICE AND CORRESPONDING INTEGRATED CIRCUIT | |
| FR2537607A1 (en) | METHOD FOR MANUFACTURING A SINGLE-CRYSTAL SEMICONDUCTOR LAYER ON AN INSULATING LAYER | |
| EP0164281A1 (en) | Process for producing a buried isolation layer in a semiconductor substrate by implantation | |
| JPH0521338A (en) | Semiconductor member and manufacture thereof | |
| EP0000316A1 (en) | Method of manufacturing semiconductor devices comprising recessed silicon oxide regions | |
| FR2672731A1 (en) | PROCESS FOR BURIED LOCALIZED OXIDATION OF A SILICON SUBSTRATE AND CORRESPONDING INTEGRATED CIRCUIT | |
| EP0199638B1 (en) | Process for producing on an insulator substrate an oriented single silicon crystal film with localized faults | |
| FR2517123A1 (en) | METHOD FOR FORMING A SINGLE-CRYSTAL SEMICONDUCTOR FILM ON AN INSULATOR | |
| EP0179719B1 (en) | Method of producing integrated circuits on an isolating substrate | |
| FR2560436A1 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE COMPRISING A SINGLE-CRYSTAL FILM ON AN INSULATOR | |
| EP0202977B1 (en) | Process for producing on an insulator substrate an oriented single silicon crystal film with localized faults | |
| FR2598158A1 (en) | Process for the manufacture of monocrystalline thin layers of silicon on insulation | |
| FR2564241A1 (en) | Method of manufacturing integrated circuits of the silicon on insulator type | |
| FR2581795A1 (en) | Method for manufacturing a continuous insulating layer embedded in a semi-conducting substrate by ionic implantation | |
| RU2412504C1 (en) | Method of making silicon structure on insulator | |
| EP0140774B1 (en) | Process for making a single-crystal semiconductor layer on an insulating substrate | |
| JPH03250620A (en) | Manufacture of semiconductor device | |
| FR2535528A1 (en) | Structure of an integrated circuit on an insulating substrate with insulating mound around semiconductor islands | |
| JPS63265464A (en) | Manufacture of semiconductor device | |
| FR2983346A1 (en) | METHOD FOR PREVENTING AN ELECTRICAL FAILURE IN A STACK OF SEMICONDUCTOR LAYERS, THIN-SUBSTRATE CONCENTRATION PHOTOVOLTAIC CELL, AND SOLAR CELL ASSEMBLY |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |