FR2471083A1 - Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage - Google Patents

Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage Download PDF

Info

Publication number
FR2471083A1
FR2471083A1 FR7929588A FR7929588A FR2471083A1 FR 2471083 A1 FR2471083 A1 FR 2471083A1 FR 7929588 A FR7929588 A FR 7929588A FR 7929588 A FR7929588 A FR 7929588A FR 2471083 A1 FR2471083 A1 FR 2471083A1
Authority
FR
France
Prior art keywords
transistors
role
circuit
code
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR7929588A
Other languages
English (en)
Other versions
FR2471083B1 (fr
Inventor
Jean-Claude Basset
Alain Meinguss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Dassault Electronique SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dassault Electronique SA filed Critical Dassault Electronique SA
Priority to FR7929588A priority Critical patent/FR2471083A1/fr
Priority to DE19803044984 priority patent/DE3044984A1/de
Priority to US06/211,970 priority patent/US4409434A/en
Publication of FR2471083A1 publication Critical patent/FR2471083A1/fr
Application granted granted Critical
Publication of FR2471083B1 publication Critical patent/FR2471083B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/409—Device specific authentication in transaction processing
    • G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
    • G06Q20/40975—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1016—Devices or methods for securing the PIN and other transaction-data, e.g. by encryption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier

Abstract

DISPOSITIF A CIRCUIT INTEGRE A TRANSISTORS MOS, NOTAMMENT POUR LE CODAGE. IL COMPREND DES TRANSISTORS MOS POUR L'INTRODUCTION D'UNE MULTIPLICITE DE CLES DE CODE. PARMI LES TRANSISTORS MOS, SEULS CERTAINS D'ENTRE EUX JOUENT LE ROLE DE TRANSISTORS HABITUELS EN CORRESPONDANCE DE LA CLE PARTICULIERE A INTRODUIRE; LES AUTRES JOUENT LE ROLE D'INTERRUPTEURS OU DE COURTS-CIRCUITS, LE CIRCUIT ETANT AINSI CRYPTE ET NE PERMETTANT PAS, PAR SON OBSERVATION MICROSCOPIQUE, LA DETERMINATION DU CODE INTRODUIT. CE DISPOSITIF PEUT ETRE ASSOCIE A UN REGISTRE R POUR FORMER UN CODEUR.

Description

l'invention a pour objet un dispositif de circuit intégré à transistors NOS, utilisable notamment pour le codage.
Un circuit intégré- à transistors MOS est constitué par une portion de transe de silicium sur laquelle on a, par une succession de traitement chimiques et/ou physicochimiques et/ou purement physiques, créé des transistors MOS ainsi que des liaisons électriques entre lesdits transistors, en faisant appel à des masques, réalisant un circuit comme défini au préalable par un ou des dessins.
La constitution du circuit intégré, sa fonction, peuvent, par la suite, être reconstitué par la simple observation microscopique.
Cette possibilité de reconstitution d'un circuit intégré entraîne des inconvénients lorsque ledit circuit est destiné à introduire un codage dans une information qu'on veut tenir confidentielle. C'est le cas, par exemple, de circuits faisant partie d'une carte à circuits électroniques destinée à faciliter les transactions d'ordre bancaire ou commercial. C'est étalement le cas d un circuit concernant un message quelconque qu'on souhaite tenir confidentiel.
le dispositif de circuit à transistors MOS selon ltin- vention élimine ces inconvénients.
l'invention est basée sur cette remarque que les transformations du silicium à l'échelle atomique, qui amènent certaines parties du silicium à jouer le rôle de drain, d'autres à jouer le rôle de source, d'autres à jouer le role de grille, en tant que constituants de transistors, sont indécelables à l'observation, même au microscope électronique.
Un circuit selon l'invention, à transistors MOS, est caractérisé par ce fait que, parmi la multiplicité de transistors MOS qu'il comprend, un certain nombre d'entre eux jouent efiectivement le ale de transistors, tandis que d'autres jouent le rôle d 'interrupteurs ou de courts-circuits, de sorte qu'à partir d'un même schéma comprenant une multiplicité de transistors, il est possible de réaliser des types différents de circuit suivant la répartition du rôle des transistors en transistors opératoires, transistors interrupteurs et transistors de courts-circuits.
Dans un dispositif de circuit selon l'invention, les pistes conductrices reliant les transistors ne permettent pas, par leur observation, de reconstituer le schéma effectivement opératoire, étant donné que certaines d'entre elles relient des transistors jouaiit un rôle d'interrupteur ou un rôle de court-circuit, de sorte que le dispositif de circuit et la ou les fonctions logiques qu'il réalise peuvent être considérées comme véritablement cryptées.
L'invention trouve une utilisation dans la réalisation de dispositif de registre pour l'introduction d'un polyncme- de codage. Alors que jusqu'ici l'observation des circuits de sortie de cases du registre permet la reconstitution du polynôme, le dispositif de codage à registre selon l'invention comprend un circuit de sortie pour chacune des cases et, dans le cas d'un registre série, des transistors surdiacun des circuits de sortie, et c'est la nature des transistors MOS, dépendante du dopage introduit, indécelable à ltobservation qui réalise le montage de codage.
le procédé de fabrication d'un dispositif de circuit selon l'invention est, dans l'ensemble, analogue à celui utilisé pour la fabrication d'un circuit intégré à transistors
MOS.
Il prévoit cependant l'intervention de moyens permettant le dosage du dopage, soit qu'en certains emplacements de la tranche de silicium aucun dopage ne soit introduit, et ainsi aucun transistor formé, ou bien que le dopage soit insuffisant pour l'obtention d'un transistor opératoire.
Cette sélection peut être obtenue à l'aide de masques.
Elle peut aussi être obtenue par un ajustement du degré d'action du moyen utilisé pour le dopage, soit par un réglage du temps d'action, soit par le réglage d'une tension électrique dont dépend la profondeur de l'action, soit par les dimensions et/ou la disposition d'ouvertures d'un masque, etc.
La sélection peut s'opérer quel que soit le moyen utilisé pour le dopage : diffusion chimique, bombardement ionique, etc.
Dans la description qui suit, faite à titre d'exemple, on se réfère aux dessins annexés, dans lesquels
la figure 1 est un schéma d'un dispositif de registre connu
la figure 2 est un schéma d'un dispositif de registre selon l'invention ;
la figure 3 est un symbole representatif d'un transistor dans une certaine condition
la figure 4 est analogue a la figure 3 mais pour une autre condition du transistor
la figure 5 est analogue aux figures 3 et 4 mais pour encore une autre condition du transistor.
le registre R comprenant dix cases, numérotées de O à 9, est propre à introduire un codage polynomial dans une information appliquée à son entrée e. Le montage classique représenté sur la figure 1 correspond au codage par le polynôme ci-après, choisi à titre d'exemple
x0 +x5 +x7 +x9
Dans ce but, la case 9 est reliée par un conducteur Cg à une porte OU exclusif P7 .9 dont autre entrée est re- liée par un conducteur C7 à la case 7.La sortie de la porte 7.9 est reliée à une première entrée d'une seconde porte P5 7 9 dont l'autre entrée est reliée par un conducteur C5 5 à la case 5, et la sortie de la porte P5.7.9 est reliée à une première entrée d'une porte P0.5.7.9 dont l'autre entrée est reliée par un conducteur C0 à la case g0, l'information codée étant présente à la sortie s du dispositif, chacune des portes P étant constituée par des transistors NOS.
l'observation au microscope électronique de la partie entourée par le rectangle en trait pointillé permet la détermination du polynôme de codage.
le dispositif selon l'invention assurant le même codage polynomial,mais crypté,est montré schématiquement sur la figure 2. Il comprend le même registre R à dix cases 0, 1 etc., 9, à l'entrée e duquel est appliquée l'information d'entrée à coder. De chacune des cases est issu un conducteur Cg, C8 .... C0. Le conducteur Cg relie électriquement la case 9 à L'entrée Il d'un circuit à transistors 12 à seconde entrée 13, le circuit 12 ayant des transistors amenas dans un état tel qu'il joue un rôle de court-circuit entre l'une ou l'autre de ses entrées 11 et 13 et sa sortie 14. Un transistor propre à jouer un rôle de court-circuit est sym bolisé sur la figure 3.
Sur le conducteur C8 est interposé un "transistor"15 dont l'état est tel qu'il joue Un rôle d'interrupteur, comme schématisé par le symbole de la figure 4.
Sur le conducteur C7 issu de la case 7 est prévu un.
"transistor" de court-circuit 16 du type montré sur la figure 3 et la porte OU exclusif 17 est reliée par une de ses entrées 18 au transistor 16 et par son autre entrée 19 à la sortie 14 du circuit 12. Les transistors constitutifs de la porte 17 sont du type habituel, comme rappelé par le symbole de la figure 5.
On trouve réalisé à la sortie 21 de la porte 17 l'ensemble formé par deux des termes du polynôme, à savoir
x9 +x7
La sortie 21 est reliée à la première entrée 22 d'un circuit 23 à transistors en court-circuit et dont l'autre entrée 24 est reliée à la case 6 par l'intermédiaire d'un transistor 25 du type représenté sur la figure 4, c'est-àdire jouant le rôle d'interrupteur.
Sur le conducteur C5 est interposé un circuit à transistors 26 jouant le rôle de court-circuit, et le circuit OU exclusif 27 comprend des transistors du type habituel. Sur le conducteur C4 est interposé un transistor-interrupteur et il en est de même sur les conducteurs C3, C2, C1. Sur le conducteur CO est par contre interposé un transistor de courtcircuit du type montré sur la figure 3.
A la sortie s est présente l'information codée par le polynôme
xg +x5 +x7 + xg
Le dispositif montré sur la figure 2 assure ainsi le même codage que le dispositif montré sur la figure 1 mais, alors que la disposition des circuits du dispositif selon la figure 1 traduisait le codage introduit entre l'entrée e et la sortie s, la disposition des circuits sur la figure 2 ne donne aucune information sur le polynôme de codage.
Cette disposition reste la même quel que soit le polynôme introduit pour le codage.
Au moment de la fabrication de la "puce", la sélection entre les transistors qui doivent jouer le rôle habituel de transistors et ceux devant jouer un rôle de court-circuit ou un rôle d'interrupteur, se fait par l'utilisation de masques supplémentaires au cours d'une phase de dopage,d'où résulte un ajustement de l'action de ltagent de dopage, que celuici soit chimique ou physique.
La métallisation est la même quel que soit le polynôme à réaliser, ainsi d'ailleurs que la disposition des transistors. Il est donc impossible, par l'observation des circuits de métallisation ou des transistors présents, d'être informé sur le codage introduit par le dispositif.
Un tel dispositif de codage crypté trouve une utilisation particulièrement intéressante dans la constitution d'une carte à circuits électroniques utilisable pour des transactions commerciales et/ou financières, en rendant très difficile, sinon impossible, à un fraudeur, la détermination du code utilisé dans 11 échange d'informations entre la carte et un terminal.
le dispositif selon l'invention trouve des applications dans des domaines autres que celui de la carte de crédit ou de la carte d'achat.

Claims (11)

REVEN1)l C# IONS
1. Dispositif à circuit intégré à transistors NOS, notamment pour le codage, caractérisé en ce qu'il comprend des transistors MOS pour l'introduction d'une multiplicité de clés de code et en ce que, parmi les transistors
MOS, seuls certains d'entre eux jouent le rôle de transistors habituels en correspondance de la clé particulière à introduire, et en ce que les autres jouent le rôle d'interrupteurs ou de courts-circuits,-le circuit étant ainsi crypté et ne permettant pas, par son observation microscopique,la détermination du code introduit.
2. Dispositif de codage, caractérisé en ce qu'il comprend un registre auquel est associé un dispositif selon la revendication 1.
3. Dispositif selon la revendication 2, caractérisé en ce que toutes les cases du registre sont reliées au dispositif à transistors
4. Dispositif selon la revendication 3, caractérisé en ce que sur les liaisons sont interposés des circuits à transistors selon l'un ou l'autre de trois états, à savoir correspondant respectivement au rôle d'amplificateur, au rôle d'interrupteur ou au rôle de court-circuit.
5. Procédé de fabrication d'un circuit à transistor MOS, notamment pour la réalisation d'un dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le dopage est conduit de manière à obtenir soit des trans- sistors MOS d'un type habituel, soit des transistors jouant le rôle d'un court-circuit,# soit des transistors jouant le rôle d'un interrupteur entre leur source et leur drain.
6. Procédé selon la revendication 5, caractérisé en ce qu'il comprend une phase au cours de laquelle certains transistors de la tranche de silicium sont soustraits à l'effet de dopage.
7. Procédé selon la revendication 6, caractérisé en ce que, au cours de cette phase, on interpose un masque dont les ouvertures sont en nombre moindre que celui des transistors à réaliser.
8. Carte à circuits électroniques destinée à des transactions bancaires ou commerciales, caractérisée en ce qu'elle comprend un dispositif selon l'une des revendications 1 à 4.
9. Installation de fabrication d'un dispositif à tran sistors MOS pour la mise en oeuvre du procédé selon la revendication 5, caractérisée en ce qu'elle comprend des moyens pour conduire le dopage de manière à obtenir, soit des transistors MOS d'un type habituel, soit des transistors jouant le rôle d'un court-circuit, soit des transistors jouant le rdle d'un interrupteur entre leur source et leur drain.
10. Installation selon la revendication 9, caractérisée en ce qu'elle comprend des moyens pour soustraire à l'effet de dopage certains transistors de la tranche de sili#ciumq
11. Installation selon la revendication la, caractérisée.
en ce que ces moyens comprennent un masque dont les ouvertures sont en nombre moindre que celui des transistors a réaliser.
FR7929588A 1979-11-30 1979-11-30 Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage Granted FR2471083A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR7929588A FR2471083A1 (fr) 1979-11-30 1979-11-30 Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage
DE19803044984 DE3044984A1 (de) 1979-11-30 1980-11-28 Integrierte transistorschaltung, insbesondere fuer codierung
US06/211,970 US4409434A (en) 1979-11-30 1980-12-01 Transistor integrated device, particularly usable for coding purposes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7929588A FR2471083A1 (fr) 1979-11-30 1979-11-30 Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage

Publications (2)

Publication Number Publication Date
FR2471083A1 true FR2471083A1 (fr) 1981-06-12
FR2471083B1 FR2471083B1 (fr) 1983-08-12

Family

ID=9232286

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7929588A Granted FR2471083A1 (fr) 1979-11-30 1979-11-30 Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage

Country Status (1)

Country Link
FR (1) FR2471083A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738970A1 (fr) * 1995-09-19 1997-03-21 Schlumberger Ind Sa Procede de determination d'une cle diversifiee associee a un circuit integre
FR2738971A1 (fr) * 1995-09-19 1997-03-21 Schlumberger Ind Sa Procede de determination d'une cle de cryptage associee a un circuit integre
WO2001052207A1 (fr) * 2000-01-11 2001-07-19 Infineon Technologies Ag Microplaquette semi-conductrice d'identite univoque et procede de determination de l'identite univoque d'une microplaquette semi-conductrice

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678250A (en) * 1968-09-13 1972-07-18 Interlectron Patentverwaltung Identification switch
US4045811A (en) * 1975-08-04 1977-08-30 Rca Corporation Semiconductor integrated circuit device including an array of insulated gate field effect transistors
GB1519995A (en) * 1974-09-11 1978-08-02 Hitachi Ltd Semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678250A (en) * 1968-09-13 1972-07-18 Interlectron Patentverwaltung Identification switch
GB1519995A (en) * 1974-09-11 1978-08-02 Hitachi Ltd Semiconductor devices
US4045811A (en) * 1975-08-04 1977-08-30 Rca Corporation Semiconductor integrated circuit device including an array of insulated gate field effect transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738970A1 (fr) * 1995-09-19 1997-03-21 Schlumberger Ind Sa Procede de determination d'une cle diversifiee associee a un circuit integre
FR2738971A1 (fr) * 1995-09-19 1997-03-21 Schlumberger Ind Sa Procede de determination d'une cle de cryptage associee a un circuit integre
WO1997011442A1 (fr) * 1995-09-19 1997-03-27 Schlumberger Industries S.A. Procede de determination d'une cle de cryptage associee a un circuit integre
WO2001052207A1 (fr) * 2000-01-11 2001-07-19 Infineon Technologies Ag Microplaquette semi-conductrice d'identite univoque et procede de determination de l'identite univoque d'une microplaquette semi-conductrice

Also Published As

Publication number Publication date
FR2471083B1 (fr) 1983-08-12

Similar Documents

Publication Publication Date Title
FR2486717A1 (fr) Dispositif de transistor pour circuit integre
US6008124A (en) Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same
US4409434A (en) Transistor integrated device, particularly usable for coding purposes
TWI242845B (en) Semiconductor memory device and the manufacturing method thereof
US20130224959A1 (en) Ta-TaN SELECTIVE REMOVAL PROCESS FOR INTEGRATED DEVICE FABRICATION
FR2458902A1 (fr) Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium
US5032535A (en) Method of manufacturing semiconductor device
US20040082176A1 (en) Method of reworking structures incorporating low-k dielectric materials
US9515021B1 (en) Semiconductor structure and method of forming the same
EP0694846A1 (fr) Procédé de brouillage numérique et application à un circuit programmable
CN108140659A (zh) 背面入射型固体摄像元件
FR2471083A1 (fr) Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage
US4849248A (en) Ion implantation method for making silicon-rich silicon dioxide film
TW200414522A (en) Semiconductor memory having charge trapping memory cells and fabrication method
US6177343B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
JP2000150862A (ja) 半導体素子
US9773737B2 (en) Advanced metallization for damage repair
US6069079A (en) Exposure of desired node in a multi-layer integrated circuit using FIB and RIE
US6326318B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
JPH0595115A (ja) Ｍｏｓトランジスタの製造方法
KR100499755B1 (ko) Ｍｄｄ 와 선택적 ｃｖｄ 실리사이드를 갖는 디프서브미크론 ｃｍｏｓ 소스/드레인 제조방법
EP0449716A1 (fr) Dispositif de condensation de données numériques
US7141439B2 (en) Transistor-level signal cutting method and structure
US20210399094A1 (en) Electronic security component
US6396149B1 (en) Method for double-layer implementation of metal options in an integrated chip for efficient silicon debug

Legal Events

Date Code Title Description
ST Notification of lapse