FI115802B - Uppdatering av bildramar i en skärm med minne - Google Patents

Uppdatering av bildramar i en skärm med minne Download PDF

Info

Publication number
FI115802B
FI115802B FI20002649A FI20002649A FI115802B FI 115802 B FI115802 B FI 115802B FI 20002649 A FI20002649 A FI 20002649A FI 20002649 A FI20002649 A FI 20002649A FI 115802 B FI115802 B FI 115802B
Authority
FI
Finland
Prior art keywords
frame
synchronization signal
display
control system
picture
Prior art date
Application number
FI20002649A
Other languages
English (en)
Finnish (fi)
Other versions
FI20002649A (sv
FI20002649A0 (sv
Inventor
Mika Antila
Original Assignee
Nokia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Corp filed Critical Nokia Corp
Publication of FI20002649A0 publication Critical patent/FI20002649A0/sv
Priority to FI20002649A priority Critical patent/FI115802B/sv
Priority to AT01000582T priority patent/ATE269998T1/de
Priority to DE60103965T priority patent/DE60103965T2/de
Priority to EP01000582A priority patent/EP1217602B1/en
Priority to ES01000582T priority patent/ES2222942T3/es
Priority to US10/005,061 priority patent/US6816163B2/en
Priority to JP2001370081A priority patent/JP4188588B2/ja
Publication of FI20002649A publication Critical patent/FI20002649A/sv
Application granted granted Critical
Publication of FI115802B publication Critical patent/FI115802B/sv
Priority to JP2008154549A priority patent/JP2008268971A/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)
  • Processing Or Creating Images (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Claims (13)

1. Förfarande för uppdatering av bildramar pä bildskärmen i ett digi-talt visningssystem, i vilket förfarande bildramar omfattande en ramsynk-roniseringssignal och en linjesynkroniseringssignal överförs i visningssystemet 5 fran ett styrsystem omfattande en DMA-styrenhet tili en visningsenhet, som omfattar en bildskärm för presentation av bildramarna, en överföringsled för överföring av bildramarna tili bildskärmen, en rambuffert för buffring av bildramarna innan bildramarna överförs via överföringsleden tili bildskärmen och ett visningsgränssnitt för mottagning av bildramarna frän styrsystemet tili ram- 10 bufferten, kännetecknat avatt frän den bildram som skall uppdateras pä bildskärmen kopplas nämnda ramsynkroniseringssignal och linjesynkroniseringssignal tili nämnda styrsystem och nämnda DMA-styrenhet tidsinställs pä basis av nämnda av ramsyn- 15 kroniseringssignalen och linjesynkroniseringssignalen omfattade pulsema att mata en ny bildram tili rambufferten sä att den nya bildramen inte lagras ovan-pä den bildram som skall uppdateras pä bildskärmen.
2. Förfarande enligt patentkrav 1,kännetecknat av att nämnda ramsynkroniseringssignal och linjesynkroniseringssignal 20 sammansläs tili en tidsinställningssignal, nämnda tidsinställningssignal kopplas tili styrsystemet och nämnda ramsynkroniseringssignal och linjesynkroniseringssignal visas i styrsystemet frän nämnda tidsstymingssignal.
3. Förfarande enligt patentkrav 2, kännetecknat av att 25 nämnda ramsynkroniseringssignal och linjesynkroniseringssignal sammansläs med hjälp av en XOR-krets.
4. Förfarande enligt patentkrav 2, kännetecknat av att nämnda ramsynkroniseringssignal och linjesynkroniseringssignal sammansläs med hjälp av en OR-krets. 30
5. Förfarande enligt nägot av patentkraven 1-4, kännetecknat av att nämnda styrsystem tidsinställs med en räknare, vars räknarvärde ökas med ett som svar pä den mottagna linjesynkroniseringssignalens puis och som nollas som svar pä den mottagna ramsynkroniseringssignalens puis. 35 115802 13
6. Förfarandeenligtpatentkrav5, kännetecknat avatt bildramarna mätäs frän nämnda styrsystem via visningsgränssnittet tili rambufferten med hjälp av en DMA-styrenhet och i nämnda räknare programmeras ett avbrott att ske högst med räk-5 narens maximivärde, som svar pä vilket DMA-styrenheten styrs att mata en ny bildram tili rambufferten.
7. Digitalt visningssystem, pä vars bildskärm bildramar är anordna-de att uppdateras, vilka omfattar - en visningsdatasignal omfattande bildinformation, 10. en ramsynkroniseringssignal för att ätskilja pä varandra följande bildramar och - en linjesynkroniseringssignal för att ätskilja bildramens pä varandra följande rader; nämnda visningssystem omfattar 15. en visningsenhet, som omfattar en bildskärm för presentation av bildramarna, en överföringsled för överföring av bildramarna tili bildskärmen, en rambuffert för buffring av bildramarna innan bildramarna överförs via över-föringsleden tili bildskärmen pä en uppfriskningsfrekvens och ett visnings-gränssnitt för mottagning av bildramarna tili rambufferten, och 20 - ett styrsystem, som omfattar en DMA-styrenhet och som är anord- nat att mata bildramar via visningsgränssnittet tili rambufferten pä en kodnings-frekvens, kännetecknat av att visningssystemet omfattar kopplingsmedel för koppling av nämnda ramsynkroniseringssignal och linjesynkroniseringssignal frän den bildram som skall uppdateras pä bild-25 skärmen tili nämnda styrsystem och tidsinställningsmedel för tidsinställning av nämnda DMA-styrenhet pä basis av nämnda av ramsynkroniseringssignalen och linjesynkroniserings-signalen omfattade pulser att mata en ny bildram tili rambufferten sä att den nya bildramen inte lagras ovanpä den bildram som skall uppdateras pä bild-30 skärmen.
8. Visningssystem enligt patentkrav 7, kännetecknat av att nämnda kopplingsmedel är anordnade att sammanslä nämnda ramsynkroniseringssignal och linjesynkroniseringssignal tili en tidinstäilnings-signal, som är anordnad att kopplas tili ett styrsystem och 35 styrsystemet är anordnat att visa nämnda ramsynkroniseringssignal och linjesynkroniseringssignal frän nämnda tidsinställningssignal. 1 1 5802 14
9. Visningssystem enligt patentkrav 8, kännetecknat avatt nämnda kopplingsmedel omfattar en XOR-krets för sammanslag- ning av nämnda ramsynkroniseringssignal och linjesynkroniseringssignal.
10. Visningssystem enligt patentkrav 8, kännetecknat avatt 5 nämnda kopplingsmedel omfattar en OR-krets för sammanslagning av nämnda ramsynkroniseringssignal och linjesynkroniseringssignal.
11. Visningssystem enligt nägot av patentkraven 7-10, kännetecknat avatt nämnda tidinställningsmedel omfattar en räknare, som är anordnad 10 att öka räknarvärdet med ett som svar pä en mottagen linjesynkroniseringssig-nals puls och nolla räknarvärdet som svar pä en mottagen ramsynkronise-ringssignals puls.
12. Visningssystem enligt patentkrav 11,kännetecknat av att nämnda styrsystem omfattar en DMA-styrenhet, som är anordnad 15 att mata bildramar via visningsgränssnittet till rambufferten och i nämnda räknare har ett avbrott programmerats att ske högst med räknarens maximivärde, som svar pä vilket DMA-styrenheten styrs att mata en ny bildram till rambufferten.
13. Mobil station, kännetecknad av att den omfattar ett vis- 20 ningssystem enligt nägot av patentkraven 7-12.
FI20002649A 2000-12-04 2000-12-04 Uppdatering av bildramar i en skärm med minne FI115802B (sv)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FI20002649A FI115802B (sv) 2000-12-04 2000-12-04 Uppdatering av bildramar i en skärm med minne
ES01000582T ES2222942T3 (es) 2000-12-04 2001-10-31 Actualizacion de cuadros de imagen en un dispositivo de presentacion que comprende una memoria de cuadro.
DE60103965T DE60103965T2 (de) 2000-12-04 2001-10-31 Aktualisierung von Rasterbildern in einem Anzeigegerät mit einem Bildspeicher
EP01000582A EP1217602B1 (en) 2000-12-04 2001-10-31 Updating image frames in a display device comprising a frame buffer
AT01000582T ATE269998T1 (de) 2000-12-04 2001-10-31 Aktualisierung von rasterbildern in einem anzeigegerät mit einem bildspeicher
US10/005,061 US6816163B2 (en) 2000-12-04 2001-12-04 Updating image frames on a screen comprising memory
JP2001370081A JP4188588B2 (ja) 2000-12-04 2001-12-04 画面上の画像フレームを更新する方法及び表示システム
JP2008154549A JP2008268971A (ja) 2000-12-04 2008-06-12 画面上の画像フレームを更新する方法及び表示システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20002649 2000-12-04
FI20002649A FI115802B (sv) 2000-12-04 2000-12-04 Uppdatering av bildramar i en skärm med minne

Publications (3)

Publication Number Publication Date
FI20002649A0 FI20002649A0 (sv) 2000-12-04
FI20002649A FI20002649A (sv) 2002-06-05
FI115802B true FI115802B (sv) 2005-07-15

Family

ID=8559633

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20002649A FI115802B (sv) 2000-12-04 2000-12-04 Uppdatering av bildramar i en skärm med minne

Country Status (7)

Country Link
US (1) US6816163B2 (sv)
EP (1) EP1217602B1 (sv)
JP (2) JP4188588B2 (sv)
AT (1) ATE269998T1 (sv)
DE (1) DE60103965T2 (sv)
ES (1) ES2222942T3 (sv)
FI (1) FI115802B (sv)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
US7268755B2 (en) * 2003-03-25 2007-09-11 Intel Corporation Architecture for smart LCD panel interface
FI114882B (sv) 2003-04-30 2005-01-14 Nokia Corp Synkronisering av bildramars uppdatering
BRPI0410885B1 (pt) 2003-06-02 2018-01-30 Qualcomm Incorporated Gerar e implementar um protocolo de sinal e interface para taxas de dados mais altas
EP1503331A2 (en) * 2003-07-31 2005-02-02 Matsushita Electric Industrial Co., Ltd. Display data transfer apparatus and method
US8705571B2 (en) 2003-08-13 2014-04-22 Qualcomm Incorporated Signal interface for higher data rates
WO2005027467A1 (en) 2003-09-10 2005-03-24 Qualcomm Incorporated High data rate interface
EP2244436B1 (en) 2003-10-15 2013-09-25 Qualcomm Incorporated High data rate interface
BRPI0416054A (pt) 2003-10-29 2007-01-02 Qualcomm Inc interface de alta taxa de dados elevada
EP2242231A1 (en) 2003-11-12 2010-10-20 Qualcomm Incorporated High data rate interface with improved link control
BRPI0416895A (pt) 2003-11-25 2007-03-06 Qualcomm Inc interface de alta taxa de dados com sincronização de link melhorada
US9359481B2 (en) 2003-11-26 2016-06-07 Owens Corning Intellectual Capital, Llc Thermoplastic foams and method of forming them using nano-graphite
CN102394895A (zh) 2003-12-08 2012-03-28 高通股份有限公司 具有改进链路同步的高数据速率接口
KR100595632B1 (ko) 2003-12-17 2006-06-30 엘지전자 주식회사 휴대용 단말기의 디스플레이 제어 방법
CA2775784A1 (en) 2004-03-10 2005-09-22 Qualcomm Incorporated High data rate interface apparatus and method
MXPA06010647A (es) 2004-03-17 2007-01-17 Qualcomm Inc Metodo y aparato de interfaz de datos de alta velocidad.
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
ATE523009T1 (de) 2004-06-04 2011-09-15 Qualcomm Inc Schnittstellenvorrichtung mit hoher datenrate und verfahren
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
CN101449255B (zh) * 2004-11-24 2011-08-31 高通股份有限公司 用于更新缓冲器的方法和系统
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US7644309B2 (en) * 2005-05-20 2010-01-05 Nokia Corporation Recovering a hardware module from a malfunction
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US8952974B2 (en) * 2006-04-20 2015-02-10 Cisco Technology, Inc. Latency reduction in a display device
US7710450B2 (en) 2006-04-20 2010-05-04 Cisco Technology, Inc. System and method for dynamic control of image capture in a video conference system
KR100777683B1 (ko) 2006-11-15 2007-11-21 (주)토마토엘에스아이 디스플레이 왜곡 방지를 위한 sram을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법
US8248387B1 (en) * 2008-02-12 2012-08-21 Microsoft Corporation Efficient buffering of data frames for multiple clients
US8947420B2 (en) 2011-05-27 2015-02-03 Nokia Corporation Processing image content for content motion or touch input
WO2013100935A1 (en) * 2011-12-28 2013-07-04 Intel Corporation A method and device to augment volatile memory in a graphics subsystem with non-volatile memory
DE102013219581B4 (de) * 2012-10-02 2016-11-24 Nvidia Corporation Apparat, Verfahren und Computer-Programm-Produkt zum Bereitstellen einer dynamischen Anzeigeauffrischung
US8797340B2 (en) * 2012-10-02 2014-08-05 Nvidia Corporation System, method, and computer program product for modifying a pixel value as a function of a display duration estimate
CN114489545B (zh) * 2022-01-28 2022-08-02 广州文石信息科技有限公司 屏幕更新请求的扫描方法、装置、存储介质及相关设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053940B2 (ja) 1978-05-19 1985-11-28 株式会社東京放送 フレ−ムシンクロナイザにおける書き込み禁止制御回路
US4498098A (en) * 1982-06-02 1985-02-05 Digital Equipment Corporation Apparatus for combining a video signal with graphics and text from a computer
JPH079569B2 (ja) * 1983-07-01 1995-02-01 株式会社日立製作所 ディスプレイコントローラ及びそれを用いた図形表示装置
FR2570566B1 (fr) * 1984-09-14 1986-11-21 Micro Inf Video Ste Int Procede d'incrustation d'images et module d'extension adaptable a un micro-ordinateur domestique mettant en oeuvre un tel procede
DE69114825T2 (de) * 1990-12-21 1996-08-08 Sun Microsystems Inc Verfahren und Einrichtung zur Erhöhung der Verarbeitungsgeschwindigkeit eines Anzeigesystems mit Doppel-Pufferspeicher.
US5422678A (en) * 1991-01-29 1995-06-06 Seiko Epson Corp. Video processor for enlarging and contracting an image in a vertical direction
EP0525986B1 (en) * 1991-07-26 1996-11-13 Sun Microsystems, Inc. Apparatus for fast copying between frame buffers in a double buffered output display system
US5243447A (en) 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system
JPH06186939A (ja) * 1992-12-16 1994-07-08 Yamaha Corp 表示制御装置
AU3548095A (en) 1994-08-31 1996-03-22 S3 Incorporated Apparatus for correction of video tearing
US5821910A (en) * 1995-05-26 1998-10-13 National Semiconductor Corporation Clock generation circuit for a display controller having a fine tuneable frame rate
JPH0934428A (ja) * 1995-07-25 1997-02-07 Hitachi Ltd 画像表示方法および画像表示装置
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
JP3149810B2 (ja) * 1997-03-25 2001-03-26 日本電気株式会社 画像処理装置
US6054980A (en) 1999-01-06 2000-04-25 Genesis Microchip, Corp. Display unit displaying images at a refresh rate less than the rate at which the images are encoded in a received display signal
US6366572B1 (en) * 1999-02-04 2002-04-02 Senora Trading Company Wireless communication system with symmetric communication protocol
US6581164B1 (en) * 2000-01-03 2003-06-17 Conexant Systems, Inc. System for adjusting clock frequency based upon amount of unread data stored in sequential memory when reading a new line of data within a field of data
US6747656B2 (en) * 2000-04-07 2004-06-08 Sony Corporation Image processing apparatus and method of the same, and display apparatus using the image processing apparatus
JP3611511B2 (ja) * 2000-09-27 2005-01-19 三菱電機株式会社 マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置
JP3674488B2 (ja) * 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器

Also Published As

Publication number Publication date
US20020080134A1 (en) 2002-06-27
DE60103965D1 (de) 2004-07-29
JP4188588B2 (ja) 2008-11-26
ES2222942T3 (es) 2005-02-16
ATE269998T1 (de) 2004-07-15
EP1217602A3 (en) 2002-10-30
FI20002649A (sv) 2002-06-05
JP2008268971A (ja) 2008-11-06
EP1217602A2 (en) 2002-06-26
EP1217602B1 (en) 2004-06-23
FI20002649A0 (sv) 2000-12-04
DE60103965T2 (de) 2005-07-07
US6816163B2 (en) 2004-11-09
JP2002236480A (ja) 2002-08-23

Similar Documents

Publication Publication Date Title
FI115802B (sv) Uppdatering av bildramar i en skärm med minne
RU2216879C2 (ru) Концентратор распределения видеосигналов множества источников
CN104917990B (zh) 通过调整垂直消隐进行视频帧速率补偿
US7843401B2 (en) Image display apparatus
CN101516015B (zh) 多路视频数据采集处理和传输的方法
KR102402716B1 (ko) 처리 장치, 화상 센서 및 시스템
TW201312525A (zh) 顯示驅動器及其操作方法以及攜帶型通信裝置
US20190005917A1 (en) Video display apparatus
CN103021378A (zh) 一种多屏拼接显示装置和方法
CN106161870A (zh) 一种多屏控制设备及同步系统
CN202475590U (zh) 视频预处理装置
CN102857703A (zh) 高清视频字符叠加系统及控制方法
US20170012798A1 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
CN106470355A (zh) 在雷电电缆上发送和接收mpeg‑ts的方法
CN111083394B (zh) 一种高效率视频拼接装置及方法
EP2012535B1 (en) Direct interface of camera module to general purpose i/o port of digital baseband processor
CN103503466A (zh) 用于在数字像素线缆上进行快速数据递送的方法和装置
US8077180B1 (en) Systems for and methods of using a display controller to output data
US7425962B2 (en) Systems and methods for generating a composite video signal from a plurality of independent video signals
CN103581586A (zh) 用于生成画中画(pip)图像的设备和方法
CN205385561U (zh) 一种多屏拼接显示系统
JP2009177331A (ja) 画像信号転送システム、方法及び該転送システムを具備する撮像装置
CN105635601A (zh) 一种多传感器多通道视频数据输入方法和装置
CN111124341A (zh) 双屏异显同步显示的方法及装置
JP4085882B2 (ja) 映像装置

Legal Events

Date Code Title Description
FG Patent granted

Ref document number: 115802

Country of ref document: FI

PC Transfer of assignment of patent

Owner name: NOKIA TECHNOLOGIES OY

MM Patent lapsed