EP4355633A1 - Automatisches erkennen und korrigieren von speicherfehlern in einem sicheren mehrkanaligen rechner - Google Patents

Automatisches erkennen und korrigieren von speicherfehlern in einem sicheren mehrkanaligen rechner

Info

Publication number
EP4355633A1
EP4355633A1 EP22758465.3A EP22758465A EP4355633A1 EP 4355633 A1 EP4355633 A1 EP 4355633A1 EP 22758465 A EP22758465 A EP 22758465A EP 4355633 A1 EP4355633 A1 EP 4355633A1
Authority
EP
European Patent Office
Prior art keywords
test value
data
memory
memory device
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22758465.3A
Other languages
English (en)
French (fr)
Inventor
Wolfgang Ebeling
Alexander Priebe
Nils Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Mobility GmbH
Original Assignee
Siemens Mobility GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Mobility GmbH filed Critical Siemens Mobility GmbH
Publication of EP4355633A1 publication Critical patent/EP4355633A1/de
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/30—Trackside multiple control systems, e.g. switch-over between different systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L15/00—Indicators provided on the vehicle or vehicle train for signalling purposes ; On-board control or communication systems
    • B61L15/0063—Multiple on-board control systems, e.g. "2 out of 3"-systems

Definitions

  • the invention relates to a method for automatically detecting and correcting storage errors in a secure multi-channel computer of a railway system, each channel of the computer having at least one memory device and data being stored in parallel in the memory devices of the channels.
  • SIL Safety Integrity Level
  • SIL 3 or SIL 4 safety Integrity Level
  • secure computer refers, for example, to special industrial computers which, thanks to their redundant design, have sufficient error disclosure and thus meet the necessary security requirements.
  • Such a secure computer is described in DE 10 2004 035 901 A1, for example.
  • Randomly occurring memory errors which can be triggered by external influences such as soft errors or a lack of signal-to-noise ratio in the memory components, can lead to malfunctions in electrical devices and are problematic in the safety-relevant environment of a railway system. Random memory errors such as bit tipping occur statistically everywhere in the memory devices used, for example RAM memories, independently of the use of memory devices. Therefore, these memory errors can occur with both highly dynamic data content, constant data content and in unused memory areas. Such memory errors meant here are not motivated by defects in the memory components.
  • the random memory errors described are of course already taken into account in the design of a railway system and are typically revealed by comparing two independent memory devices in different channels of a computer. A memory error detected in this way usually leads to the system being switched off because it is not immediately known which channel is showing the correct data. However, this shutdown leads to a reduction in the availability of such a two-out-of-two system.
  • Shadow memories or so-called ECC memories Error Correcting Code
  • ECC memories Error Correcting Code
  • the object is achieved in that s a first check value is calculated for data in a subarea of the first memory device, a second check value is calculated for identical data in a subarea of the second memory device, the first and second check values are compared with one another, if the first and the second test value are different, the first test value and/or the second test value are compared with an old test value, the data of the sub-area of the first memory device are replaced by the data of the sub-area of the second memory device if the second test value corresponds to the old test value and the data of the sub-area of the second memory device are replaced by the data of the sub-area of the first memory device if the first test value corresponds to the old test value.
  • the solution according to the invention has the advantage that the method can be implemented in a purely software-based manner and only a limited amount of hardware is required.
  • the method according to the invention is particularly suitable in two-of-two systems, that is to say in secure computers with exactly two redundant channels.
  • the first check value is calculated for the data of a partial area of the first memory device.
  • a check value is to be understood here, for example, as a hash value or a checksum that is calculated using the stored data. In principle, any type of checksum can be used. However, it is advantageous that the checksum converges to a residual error probability independently of the data volume.
  • the first memory device is located in a first channel of the secure computer.
  • the second check value is calculated for the data of the corresponding subarea of the second memory device. In the error-free state, the same data is stored redundantly in these partial areas of the first and second memory device.
  • the first and the second test value are then compared with one another. If there is no memory error, the test values should be the same. However, if the first and the second test value are different, according to the invention the first test value and/or the second test value are compared with the old test value.
  • the old test value is, for example, also stored in the memory devices of each channel and was calculated at an earlier point in time.
  • the old check value is equal to first and second check values at the earlier point in time that were recognized as belonging to uncorrupted data. Thus, if no data has been altered, due to intentional alteration or memory errors, the first and second check values based on uncorrupted data must match the old check value. In the following, faulty test values are sometimes referred to.
  • test values based on falsified data are actually calculated correctly from the data on which they are based. Only the underlying data is corrupted and therefore incorrect. By comparing with the old test value, it can be recognized in a very simple manner according to the invention in which memory device the memory error is present and the data must be replaced.
  • the data of the partial area of the first memory device is replaced by the data of the partial area of the second memory device if the second check value corresponds to the old check value.
  • the data of the partial area of the second memory device is replaced by the data of the partial area of the first memory device if the first check value corresponds to the old check value. Only one old check value is used, although of course an old first check value and an old second check value originally existed. However, since these were recognized as being based on correct data, they are the same and can therefore be saved and used as a single old test value.
  • the method according to the invention is characterized in that it can be implemented purely by software and that it can be carried out independently of the application, e.g. by an operating system background process.
  • the solution according to the invention can be further developed by advantageous configurations that are described below.
  • the check values can be determined by means of a cyclic redundancy check - CRC, in particular CRC32, or by hash calculation.
  • CRC stands for Cyclic Redundancy Check, meaning cyclic redundancy check. This known method is particularly suitable here because it reliably confirms the integrity of data and can be carried out easily.
  • Proper CRC algorithms are advantageous here because their checksum converges to a residual error probability regardless of the data volume.
  • CRC32 is the 32-bit version that meets higher requirements and therefore higher security.
  • the alternative hash calculation is widely used and allows efficient calculation of strong check values.
  • the method can be carried out independently of one another for a large number of subareas of the memory device. This can also happen simultaneously.
  • the method can be repeated cyclically and, if the first test value and the second test value are the same in the current cycle, they can be stored as the old first test value and the old second test value for the next cycle. This has the advantage that the memory devices are continuously checked for memory errors and the old test values are continuously stored.
  • the memory size of the partial areas can be less than 5%, in particular less than 1%, of the available memory size of the memory devices.
  • the aim is to choose a sufficiently small memory size. It is advantageous here to subdivide the storage devices into as many relatively small partial areas as possible, in which the method according to the invention is carried out in each case becomes . This increases the probability that the data can be corrected because no operational data changes took place in the sub-areas.
  • the old test value can be stored in a test value memory of the first memory device and/or in a test value memory of the second memory device.
  • the invention further relates to a secure multi-channel computer for a railway system, with at least one storage device per channel for synchronous storage of data.
  • the computer is designed to carry out the method according to one of the aforementioned embodiments.
  • the computer according to the invention can be designed as part of an interlocking device of a railway system.
  • the computer according to the invention z. B. can also be used in vehicles and other safety equipment.
  • a provision device for storing and/or providing the computer program product.
  • the provision device is, for example, a data carrier that stores and/or provides the computer program product.
  • the provisioning device is, for example, a network service, a computer system, a server system, in particular a distributed computer system, a cloud-based computer system and/or virtual computer system which stores and/or provides the computer program product preferably in the form of a data stream.
  • the provision takes place, for example, as a download in the form of a program data block and/or command data block, preferably as a file, in particular as a download file, or as a data stream, in particular as a download data stream, of the complete computer program product.
  • this provision can also be made, for example, as a partial download, which consists of several parts and is downloaded in particular via a peer-to-peer network or provided as a data stream.
  • Such a computer program product is, for example, read into a system using the provision device in the form of the data carrier and executes the program instructions so that the method according to the invention is executed on a computer or the creation device is configured in such a way that it creates the workpiece according to the invention.
  • FIG. 1 shows a schematic representation of a railway system with a secure computer according to the invention in an exemplary embodiment
  • FIG. 2 shows a schematic representation of an exemplary embodiment of the method according to the invention, which runs on the computer in FIG.
  • An exemplary embodiment of a railway system 1 in FIG. 1 includes vehicles 2, routes 3, field elements 4 and signal box devices 5. For the sake of clarity, only one example is shown in FIG. shown game for the different components of the railway system 1 mentioned.
  • the field element 4 shown in FIG. 1 is a light signal here, for example. Other field elements such as switches, level crossings, axle counters or the like can of course also be included.
  • the field element 4 in FIG. 1 also includes a control module 6 which in turn includes a secure computer 7 and which is controlled by the control device 5 .
  • the secure computer 7 according to the invention could alternatively or additionally also be used in other parts of the railway system, for example the interlocking device 5 .
  • the secure computer 7 is shown enlarged in the upper part of FIG.
  • the secure computer 7 is a so-called two-of-two system in the exemplary embodiment in Figure 1, that is, the secure computer 7 includes a first channel 8 and a redundant second channel 9.
  • the two channels 8, 9 are each with connected to a data bus system 10, which in turn are each connected to processing logic that is not described in detail.
  • the processing logic is designed to control field elements 4, such as the light signal shown in FIG.
  • the first channel 8 and the second channel 9 of the secure computer 7 each comprise separate controllers 12. Furthermore, the first channel 8 comprises a first memory device 13 and the second channel 9 comprises a second memory device 14. The first channel 8 and the second channel 9 are further connected to one another via interfaces 15, so that data can be exchanged and compared.
  • the memory devices 13, 14 are in the form of RAM memories.
  • Such memory errors can be, for example, bit tipping, which can be triggered by external influences, for example.
  • the memory errors mean that the redundantly stored data in the memory devices 13 , 14 are no longer completely identical and can lead to an unsafe state. Such memory errors can be recognized and automatically corrected by the method according to the invention.
  • the memory devices 13 , 14 are each divided into many sub-areas which are checked separately using the method according to the invention.
  • these sub-areas have, for example, a memory size of 1024 bytes, which is less than 1% of the available memory size of the memory devices 13 , 14 .
  • Other memory sizes are of course also possible.
  • relatively small sub-areas in relation to the memory size are advantageous because only a few sub-areas are affected by operational data writing during operation and the remaining areas can be checked for memory errors.
  • a first test value 17 is calculated for the data of the partial area of the first memory device 13 .
  • a checksum or a hash value determined using a hash function can be viewed as a check value.
  • a CRC32 checksum is used as the check value.
  • a second check value 19 is calculated for the corresponding redundant subarea of the second memory device 14 .
  • the partial areas in the memory devices 13, 14 have the same data if there is no memory error.
  • the first test value 17 and the second test value 19 are compared with one another. In order to be able to carry out the comparison, it may be necessary for the test values 17, 19 to be exchanged between the channels 8, 9 via the interfaces 15.
  • step 21 the first test value 17 is stored as the old first test value 22 and the second test value 19 as the old second test value 23 . Since the first test value 17 and the second test value 19 are the same, only an old test value 22, 23 can be stored.
  • the method can then be started again with step 16.
  • the method according to the invention can be run through continuously in order to be able to identify and rectify memory errors quickly after they occur.
  • step 20 shows that the first test value 17 and the second test value 19 are different, a memory error has been detected as a result. However, this does not yet make it clear in which of the two memory devices 13, 14 the memory error is present. In order to recognize this and to automatically correct the memory error, the method according to the invention is continued with step 24 .
  • step 24 the first test value 17 is compared with the old test value 22, 23 that was stored. At the same time or alternatively, the second test value 19 is compared with the old test value 22, 23.
  • the old test value 22, 23 has been calculated and stored from a previous test cycle in which the test values 17, 19 were the same and there was therefore no memory error.
  • the second check value 19 is the same as the old check value 22, 23, this means that the data in the relevant sub-area are correct in the second storage device 14, ie there is no storage error.
  • the data of the sub-area of the first memory device 13, which were consequently recognized as the data corrupted by the memory error, are replaced by the data of the sub-area of the second memory device 14. This is done in step 25.
  • step 26 the data of the partial area of the second memory device 14 are automatically replaced by the data of the partial area of the first memory device 13 .
  • step 27 the method according to the invention can be ended or started again in step 16. In this case, it is not absolutely necessary to store the old test value 22, 23 since it has not changed compared to the previous old test value.
  • the inventive method described can be carried out in parallel for many or even all sub-areas of the memory devices 13, 14.
  • FIG. 1 also shows a partial area 28 of the first memory device 13 by way of example and schematically.
  • the representation of the partial area 28 also applies to the partial areas of the second memory device 14 that are not shown.
  • Each memory device 13, 14 comprises a large number of sub-areas 28.
  • the method according to the invention is carried out independently of one another in the secure computer 7, as described above and illustrated in FIG.
  • subarea 28 is 1024 bytes in size, for example.
  • Section 28 in this case comprises a usable memory 29 and a test value memory 30.
  • the usable data are stored in the usable memory 29.
  • the normal data to be stored during operation of the computer 7 are under user data.
  • each sub-area 28 in the first channel 8 therefore has a sub-area 28 in the second channel 9 in which the same user data is stored.
  • the old test value 22 or 23 is stored in the test value memory 30 in order to be able to use it for the method according to the invention. This has the advantage that no other storage location for storing the old test value 22, 23 is required.

Abstract

Die Erfindung betrifft ein Verfahren zum automatischen Erkennen und Korrigieren von Speicherfehlern in einem sicheren mehrkanaligen Rechner (7) einer eisenbahntechnischen Anlage (1), wobei jeder Kanal (8, 9) des Rechners (7) wenigstens eine Speichereinrichtung (13, 14) aufweist und gleiche Daten in den Speichereinrichtungen (13, 14) der Kanäle (8, 9) parallel gespeichert werden. Um ein zuverlässiges Verfahren ohne zusätzlichen Hardwareaufwand bereitzustellen, ist erfindungsgemäß vorgesehen, dass ein erster Prüfwert (17) für Daten eines Teilbereichs (28) der ersten Speichereinrichtung (13) berechnet wird, ein zweiter Prüfwert (19) für gleiche Daten eines Teilbereichs (28) der zweiten Speichereinrichtung (14) berechnet wird, der erste und der zweite Prüfwert (17, 19) miteinander verglichen werden, falls der erste und der zweite Prüfwert (17, 19) unterschiedlich sind, der erste Prüfwert (17) und/oder der zweite Prüfwert (19) mit einem alten Prüfwert (23) verglichen werden, die Daten des Teilbereichs (28) der ersten Speichereinrichtung (13) durch die Daten des Teilbereichs (28) der zweiten Speichereinrichtung (14) ersetzt werden, wenn der zweite Prüfwert (19) dem alten Prüfwert (23) entspricht und die Daten des Teilbereichs (28) der zweiten Speichereinrichtung (14) durch die Daten des Teilbereichs (28) der ersten Speichereinrichtung (13) ersetzt werden, wenn der erste Prüfwert (17) dem alten Prüfwert (22) entspricht.

Description

Beschreibung
AUTOMATISCHES ERKENNEN UND KORRIGIEREN VON SPEICHERFEHLERN IN EINEM SICHEREN MEHRKANALIGEN RECHNER 5
Die Erfindung betrifft ein Verfahren zum automatischen Erkennen und Korrigieren von Speicherf ehlern in einem sicheren mehr kanaligen Rechner einer eisenbahntechnischen Anlage, wobei jeder Kanal des Rechners wenigstens eine Speichereinrich-0 tung aufweist und Daten in den Speichereinrichtungen der Kanäle parallel gespeichert werden.
In eisenbahntechnischen Anlagen ist eine hohe Sicherheit gefordert, weil ansonsten große Gefahren beispielsweise für 5 Fahrgäste oder andere beteiligte Personen entstehen können.
Für viele Prozesse, wie beispielsweise im Stellwerksbereich, sind daher nach geltenden Normen hohe Sicherheitsstufen - SIL (Safety Integrity Level) wie beispielsweise SIL 3 oder SIL 4 gefordert. Bei den heute vielfach im Einsatz befindlichen 0 Computern, die Prozesse der eisenbahntechnischen Anlage steuern, handelt es sich daher oft um sogenannte sichere Rechner. Mit dem Begriff sichere Rechner sind beispielsweise spezielle Industrierechner gemeint, die durch redundante Ausführung eine ausreichende Fehleroffenbarung haben und dadurch die nöti-5 gen Sicherheitsanforderungen erfüllen. In der
DE 10 2004 035 901 Al ist beispielsweise ein solcher sicherer Rechner beschrieben.
Zufällig auftretende Speicherfehler, die beispielsweise durch 0 externe Einflüsse, wie zum Beispiel Soft Errors oder durch mangelnde Störabstände in den Speicherbauteilen, ausgelöst werden können, können zu Fehlfunktionen von elektrischen Geräten führen und sind im sicherheitsrelevanten Umfeld einer eisenbahntechnischen Anlage problematisch. Solche zufälligen 5 Speicherfehler wie Bitkipper treten unabhängig von der Nutzung von Speichereinrichtungen statistisch überall in den verwendeten Speichereinrichtungen, beispielsweise RAM Speichern, auf . Daher können diese Speicherfehler sowohl bei hochdynamischen Dateninhalten , konstanten Dateninhalten sowie in ungenutzten Speicherbereichen auftreten . Solche hier gemeinten Speicherfehler sind nicht motiviert durch Defekte in den Speicherbauteilen . Die beschriebenen zufälligen Speicherfehler sind selbstverständlich bereits in der Auslegung einer eisenbahntechnischen Anlage berücksichtigt und werden typischerweise durch den Vergleich von zwei unabhängigen Speichereinrichtungen in unterschiedlichen Kanälen eine s Rechners offenbart . Üblicherweise führt ein so erkannter Speicherfehler zur Abschaltung des Systems , weil nicht ohne weiteres bekannt ist , welcher Kanal die korrekten Daten auswei st . Diese Abschaltung führt allerdings zu einer Verfügbarkeit sminimierung eine s solchen Zwei-von- Zwei-Systems .
Es s ind auch Lösungen bekannt , die dieses Problem durch zusätz lichen Hardwareaufwand lösen . So können beispielsweise Schattenspeicher oder sogenannte ECC-Speicher ( Error Correcting Code ) eingesetzt werden . Diese werden mit j edem Speicherzugriff zusätz lich zu den Daten in zusätzlichen Speicherbits beschrieben und ausgele sen bzw . ausgewertet , so da s s ein Fehler erkannt und korrigiert werden kann .
Es i st die Aufgabe der vorliegenden Erfindung , ein eingangs genanntes Verfahren zum automati schen Erkennen und Korrigieren von Speicherfehlern bereitzustellen , das keinen zusätzlichen Hardwareaufwand benötigt und trotzdem höchste Sicher- heit sanf orderungen erfüllt .
Für das eingangs genannte Verfahren wird die Aufgabe dadurch gelöst , das s ein erster Prüfwert für Daten eines Teilbereichs der ersten Speichereinrichtung berechnet wird, ein zweiter Prüfwert für gleiche Daten eines Teilbereichs der zweiten Speichereinrichtung berechnet wird, der erste und der zweite Prüfwert miteinander verglichen werden , fall s der erste und der zweite Prüfwert unters chiedlich sind , der erste Prüfwert und/oder der zweite Prüfwert mit einem alten Prüfwert verglichen werden , die Daten des Teilbereichs der ersten Speichereinrichtung durch die Daten de s Teilbereichs der zweiten Speichereinrichtung ersetzt werden , wenn der zweite Prüfwert dem alten Prüf wert entspricht und die Daten des Teilbereichs der zweiten Speichereinrichtung durch die Daten de s Teilbereichs der ersten Speichereinrichtung ersetzt werden , wenn der erste Prüfwert dem alten Prüfwert entspricht .
Die erfindungsgemäße Lösung hat den Vorteil , das s das Verfahren rein softwarebasiert umgeset zt werden kann und nur ein begrenzter Hardwareaufwand nötig ist . Das erfindungsgemäße Verfahren eignet s ich besonders in Zwei-von-Zwei-Systemen , das heißt also in sicheren Rechnern mit genau zwei redundanten Kanälen .
Dabei wird der erste Prüfwert für die Daten eines Teilbereichs der ersten Speichereinrichtung berechnet . Unter Prüfwert ist hier beispielsweise ein Hashwert oder eine Prüf summe zu verstehen , die über die abgespeicherten Daten berechnet werden . Prinz ipiell ist j ede Art von Prüf summe verwendbar . Allerdings ist vorteilhaft , das s die Prüf summe unabhängig von der Datenmenge gegen eine Re stfehlerwahrs cheinlichkeit konvergiert . Die erste Speichereinrichtung befindet sich in einem ersten Kanal des sicheren Rechners . Ferner wird der zweite Prüfwert für die Daten de s entsprechenden Teilbereichs der zweiten Speichereinrichtung berechnet . In diesen Teilbereichen der ersten und zweiten Speichereinrichtung sind im fehlerf reien Zustand die gleichen Daten redundant gespeichert .
Anschließend werden der erste und der zweite Prüfwert miteinander verglichen . Falls kein Speicherfehler vorliegt , sollten die Prüfwerte gleich sein . Falls aber der erste und der zweite Prüfwert unterschiedlich sind, werden erfindungsgemäß der erste Prüfwert und/oder der zweite Prüfwert mit dem alten Prüfwert verglichen . Der alte Prüfwert i st beispielsweise ebenfalls in den Speichereinrichtungen j edes Kanals abgespeichert und wurden zu einem früheren Zeitpunkt berechnet . Der alte Prüfwert ist gleich mit ersten und zweiten Prüfwerten zum früheren Zeitpunkt, die als zu nicht verfälschten Daten gehörend erkannt waren. Wenn somit keine Daten verändert wurden, durch gewolltes Ändern oder Speicherfehler, müssen die auf nicht korrumpierten Daten basierenden ersten und zweiten Prüfwerte mit dem alten Prüfwert übereinstimmen. Im Folgenden wird teilweise von fehlerhaften Prüfwerten gesprochen. Damit sind auf verfälschten Daten basierende Prüfwerte gemeint. An sich sind diese sogenannten falschen Prüfwerte aus den ihnen zugrundeliegenden Daten völlig korrekt berechnet. Nur die zugrundeliegenden Daten sind korrumpiert und damit falsch. Durch den Vergleich mit dem alten Prüfwert kann erfindungsgemäß auf sehr einfache Weise erkannt werden, in welcher Speichereinrichtung der Speicherfehler vorliegt und die Daten ersetzt werden müssen.
Folglich werden die Daten des Teilbereichs der ersten Speichereinrichtung durch die Daten des Teilbereichs der zweiten Speichereinrichtung ersetzt, wenn der zweite Prüfwert dem alten Prüfwert entspricht. Andererseits werden die Daten des Teilbereichs der zweiten Speichereinrichtung durch die Daten des Teilbereichs der ersten Speichereinrichtung ersetzt, wenn der erste Prüfwert dem alten Prüfwert entspricht. Es wird nur ein alter Prüfwert verwendet, obwohl selbstverständlich ursprünglich ein alter erster Prüfwert und ein alter zweiter Prüfwert vorlagen. Da diese aber als auf korrekten Daten beruhend erkannt wurden, sind sie gleich und können somit als ein einziger alter Prüfwert abgespeichert und verwendet werden .
Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, dass es rein durch Software realisiert werden kann und dass es anwendungsunabhängig z.B. durch einen Betriebssystemhintergrundprozess erfolgen kann.
Die erfindungsgemäße Lösung kann durch vorteilhafte Ausgestaltungen weiterentwickelt werden, die im Folgenden beschrieben sind. So können die Prüfwerte mittels zyklischer Redundanzprüfung - CRC, insbesondere CRC32, oder durch Hashberechnung bestimmt werden. CRC steht hier für den englischen Begriff Cyclic Redundancy Check, meint also zyklische Redundanzprüfung. Dieses bekannte Verfahren ist hier besonders geeignet, weil es zuverlässig die Integrität von Daten bestätigt und leicht durchgeführt werden kann. Propere CRC Algorithmen sind hier vorteilhaft, weil deren Prüfsumme unabhängig von der Datenmenge gegen eine Restfehlerwahrscheinlichkeit konvergiert. CRC32 ist die 32 Bit-Version, die höhere Anforderungen und damit eine höhere Sicherheit erfüllt. Die alternative Hashberechnung ist weit verbreitet und ermöglicht eine effiziente Berechnung starker Prüfwerte .
Um die gesamten Speichereinrichtungen auf Speicherfehler schnell und einfach überprüfen zu können, kann das Verfahren für eine Vielzahl von Teilbereichen der Speichereinrichtung unabhängig voneinander durchgeführt werden. Dies kann auch gleichzeitig geschehen.
Ferner kann das Verfahren zyklisch wiederholt werden und, wenn der erste Prüfwert und der zweite Prüfwert im aktuellen Zyklus gleich sind, können diese als alter erster Prüfwert und alter zweiter Prüfwert für den nächsten Zyklus abgespeichert werden. Dies hat den Vorteil, dass die Speichereinrichtungen kontinuierlich auf Speicherfehler überprüft werden und die alten Prüfwerte kontinuierlich abgelegt werden.
Um die Wahrscheinlichkeit zu minimieren, dass die Prüfwerte sich aufgrund betriebsbedingter Datenänderung ständig ändern und eine Fehlererkennung unmöglich machen, kann eine Speichergröße der Teilbereiche unter 5%, insbesondere unter 1% der verfügbaren Speichergröße der Speichereinrichtungen liegen. Ziel ist es, die Speichergröße ausreichend klein zu wählen. Es ist hier von Vorteil, die Speichereirichtungen in möglichst viele, relativ kleine Teilbereiche zu unterteilen, in denen jeweils das erfindungsgemäße Verfahren durchgeführt wird . Dadurch wird die Wahrs cheinlichkeit erhöht , das s eine Korrektur der Daten ermöglicht wird, weil in den Teilbereichen keine betriebsbedingten Datenänderungen stattfanden .
Um die Speichereinrichtungen möglichst einfach aus zugestalten , kann der alte Prüfwert in einem Prüf Wertspeicher der ersten Speichereinrichtung und/oder in einem Prüfwertspeicher der zweiten Speichereinrichtung gespeichert werden .
Die Erfindung betrifft weiterhin einen sicheren mehrkanaligen Rechner für eine eisenbahntechni sche Anlage , mit wenigstens einer Speichereinrichtung pro Kanal zum synchronen Speichern von Daten . Erfindungsgemäß i st vorge sehen , das s der Rechner zur Durchführung des Verfahrens nach einer der zuvor genannten Ausführungsformen ausgebildet ist .
In einer vorteilhaften Ausge staltung des erfindungsgemäßen Rechners kann dieser al s Teil einer Stellwerkseinrichtung einer eisenbahntechnischen Anlage ausgebildet sein . Alternativ kann der erfindungsgemäße Rechner z . B . auch in Fahrzeugen und anderen s icherheit stechnischen Einrichtungen verwendet werden .
Des Weiteren wird ein Computerprogrammprodukt mit Programmbefehlen zur Durchführung des genannten erf indungsgemäßen Verfahrens und/oder des sen Ausführungsbeispielen beansprucht , wobei mittels des Computerprogrammprodukt s j eweils das erfindungsgemäße Verfahren und/oder des sen Aus führungsbeispiele durchführbar sind .
Darüber hinaus wird eine Bereitstellungsvorrichtung zum Speichern und/oder Bereitstellen des Computerprogrammprodukts beansprucht . Die Bereitstellungsvorrichtung ist beispielsweise ein Datenträger , der da s Computerprogrammprodukt speichert und/oder bereitstellt . Alternativ und/oder zusätzlich i st die Bereitstellungsvorrichtung beispielsweise ein Netzwerkdienst , ein Computersystem, ein Serversystem, insbesondere ein verteiltes Computersystem, ein cloudbas ierte s Rechnersystem und/oder virtuelles Rechnersystem, welches das Computerprogrammprodukt vorzugsweise in Form eines Datenstroms speichert und/oder bereitstellt .
Die Bereitstellung erfolgt beispielsweise als Download in Form eines Programmdatenblocks und/oder Befehlsdatenblocks, vorzugsweise als Datei, insbesondere als Downloaddatei, oder als Datenstrom, insbesondere als Downloaddatenstrom, des vollständigen Computerprogrammprodukts. Diese Bereitstellung kann beispielsweise aber auch als partieller Download erfolgen, der aus mehreren Teilen besteht und insbesondere über ein Peer-to-Peer Netzwerk heruntergeladen oder als Datenstrom bereitgestellt wird. Ein solches Computerprogrammprodukt wird beispielsweise unter Verwendung der Bereitstellungs Vorrichtung in Form des Datenträgers in ein System eingelesen und führt die Programmbefehle aus, sodass das erfindungsgemäße Verfahren auf einem Computer zur Ausführung gebracht wird oder das Erstellungsgerät derart konfiguriert, dass dieses das erfindungsgemäße Werkstück erzeugt.
Im Folgenden wird die Erfindung mit Bezug auf die beigefügten Zeichnungen erläutert.
Es zeigen:
Figur 1 eine schematische Darstellung einer eisenbahntechnischen Anlage mit einem erfindungsgemäßen sicheren Rechner in einer beispielhaften Ausführungsform;
Figur 2 eine schematische Darstellung einer beispielhaften Ausführungsform des erfindungsgemäßen Verfahrens, das auf dem Rechner in Figur 1 abläuft.
Eine beispielhafte Ausführungsform einer eisenbahntechnischen Anlage 1 in Figur 1 umfasst Fahrzeuge 2, Fahrstrecken 3, Feldelemente 4 und Stellwerkseinrichtungen 5. Der Übersichtlichkeit halber sind in Figur 1 jeweils lediglich ein Bei- spiel für die genannten unterschiedlichen Komponenten der eisenbahntechnischen Anlage 1 dargestellt.
Das in Figur 1 dargestellte Feldelement 4 ist hier beispielsweise ein Lichtsignal. Andere Feldelemente, wie Weichen, Bahnübergänge, Achszähler oder ähnliches können selbstverständlich auch umfasst sein. Das Feldelement 4 in Figur 1 umfasst weiterhin ein Steuerungsmodul 6, das wiederum einen sicheren Rechner 7 umfasst und das von der Steuerungseinrichtung 5 angesteuert wird. Der erfindungsgemäße sichere Rechner 7 könnte alternativ oder zusätzlich auch in anderen Teilen der eisenbahntechnischen Anlage, beispielsweise der Stellwerkseinrichtung 5, eingesetzt sein. Im oberen Teil von Figur 1 ist der sichere Rechner 7 vergrößert dargestellt.
Der sichere Rechner 7 ist bei der beispielhaften Ausführungsform in Figur 1 ein sogenanntes Zwei-von-Zwei-System, das heißt, der sichere Rechner 7 umfasst einen ersten Kanal 8 und einen redundanten zweiten Kanal 9. Die zwei Kanäle 8, 9 sind jeweils mit einem Datenbussystem 10 verbunden, die wiederum jeweils mit nicht näher beschriebener Verarbeitungslogik verbunden sind. Die Verarbeitungslogik ist zur Steuerung von Feldelementen 4, wie beispielsweise dem in Figur 1 dargestellten Lichtsignal, ausgebildet.
Der erste Kanal 8 und der zweite Kanal 9 des sicheren Rechners 7 umfassen jeweils separate Controller 12. Weiterhin umfasst der erste Kanal 8 eine erste Speichereinrichtung 13 und der zweite Kanal 9 eine zweite Speichereinrichtung 14. Der erste Kanal 8 und der zweite Kanal 9 sind weiterhin über Schnittstellen 15 miteinander verbunden, so dass Daten ausgetauscht und verglichen werden können. Die Speichereinrichtungen 13, 14 sind bei der beispielhaften Ausführungsform in Figur 1 als RAM-Speicher ausgebildet.
Um zufällig auftretende Speichert ehler in der ersten Speichereinrichtung 13 oder der zweiten Speichereinrichtung 14 zu erkennen und automatisch zu korrigieren, wird das in Figur 2 schematis ch dargestellte und im Folgenden beschriebene erfindungsgemäße Verfahren durchgeführt .
Solche Speicherfehler können bei spielswei se Bitkipper sein , die beispielsweise durch externe Einflüs se ausgelöst werden können . Die Speicherfehler führen da zu , das s die redundant abge speicherten Daten in den Speichereinrichtungen 13 , 14 nicht mehr komplett gleich s ind und zu einem unsicheren Zustand führen können . Durch das erfindungsgemäße Verfahren können solche Speicherfehler erkannt und automatisch korrigiert werden .
Die Speichereinrichtungen 13 , 14 sind j eweils in viele Teilbereiche aufgeteilt , die mit Hilfe des erfindungsgemäßen Verfahrens separat geprüft werden . Bei der beispielhaften Ausführungsform in den Figuren haben diese Teilbereiche beispielswei se eine Speichergröße von 1024 Byte , was weniger al s 1% der verfügbaren Speichergröße der Speichereinrichtungen 13 , 14 ist . Andere Speichergrößen sind selbstverständlich auch möglich . Relativ kleine Teilbereiche , bezogen auf die Speichergröße , sind allerdings von Vorteil , weil dadurch im laufenden Betrieb lediglich wenige Teilbereiche vom betriebs bedingten Datenschreiben betroffen s ind und die übrigen Bereiche auf Speicherfehler überprüft werden können .
In einem ersten in Figur 2 darge stellten Verfahrens schritt 16 wird ein erster Prüfwert 17 für die Daten des Teilbereichs der ersten Speichereinrichtung 13 berechnet . Als Prüfwert kann hier eine Prüf summe oder ein anhand einer Hashfunktion ermittelter Hashwert angesehen werden . Bei der beispielhaften Ausführungsform in den Figuren wird als Prüfwert eine CRC32 Prüf summe verwendet . Im nächsten Schritt 18 wird ein zweiter Prüfwert 19 für den ent sprechenden redundanten Teilbereich der zweiten Speichereinrichtung 14berechnet . Die Teilbereiche in den Speichereinrichtungen 13 , 14 weisen die gleichen Daten auf , wenn kein Speicherf ehler vorliegt . Im nächsten Schritt 20 werden der erste Prüfwert 17 und der zweite Prüfwert 19 miteinander verglichen. Um den Vergleich durchführen zu können, ist es gegebenenfalls nötig, dass die Prüfwerte 17, 19 zwischen den Kanälen 8, 9 über die Schnittstellen 15 ausgetauscht werden. Für den Fall, dass der erste und der zweite Prüfwert 17, 19 gleich sind, wurde kein Speicherfehler erkannt und es kann mit Schritt 21 fortgefahren werden. Im Schritt 21 werden der erste Prüfwert 17 als alter erster Prüfwert 22 und der zweite Prüfwert 19 als alter zweiter Prüfwert 23 abgespeichert. Da der erste Prüfwert 17 und der zweite Prüfwert 19 gleich sind, kann auch nur ein alter Prüfwert 22, 23 abgespeichert werden.
Danach kann das Verfahren erneut mit Schritt 16 gestartet werden. Das erfindungsgemäße Verfahren kann kontinuierlich durchlaufen werden, um Speicherfehler schnell nach ihrem Auftreten erkennen und beheben zu können.
Wenn in Schritt 20 allerdings der Vergleich ergibt, dass der erste Prüfwert 17 und der zweite Prüfwert 19 unterschiedlich sind, ist dadurch ein Speicherfehler erkannt worden. Allerdings ist hierdurch noch nicht klar, in welcher der beiden Speichereinrichtungen 13, 14 der Speicherf ehler vorliegt. Um dies zu erkennen und um den Speicherf ehler automatisch zu korrigieren, wird das erfindungsgemäße Verfahren mit Schritt 24 fortgeführt.
In Schritt 24 wird der erste Prüfwert 17 mit dem abgespeicherten alten Prüfwert 22, 23 verglichen. Gleichzeitig oder alternativ wird der zweite Prüfwert 19 mit dem alten Prüfwert 22, 23 verglichen.
Der alte Prüfwert 22, 23 ist aus einem vorherigen Prüfzyklus, bei dem die Prüfwerte 17, 19 gleich waren und somit kein Speicherfehler vorlag, berechnet und abgespeichert worden.
Wenn der zweite Prüfwert 19 gleich ist mit dem alten Prüfwert 22, 23, bedeutet dies, dass die Daten im betreffenden Teilbe- reich der zweiten Speichereinrichtung 14 korrekt sind, also hier kein Speichert ehler vorliegt. In diesem Fall werden die Daten des Teilbereichs der ersten Speichereinrichtung 13, die folglich im Umkehrschluss als die vom Speicherf ehler verfälschten Daten erkannt wurden, durch die Daten des Teilereichs der zweiten Speichereinrichtung 14 ersetzt. Dies erfolgt im Schritt 25.
Wenn jedoch der erste Prüfwert 17 gleich ist mit dem alten Prüfwert 22, bedeutet dies, dass die Daten der ersten Speichereinrichtung 13 korrekt und ohne Speicherfehler sind. In diesem Fall werden in Schritt 26 die Daten des Teilbereichs der zweiten Speichereinrichtung 14 durch die Daten des Teilbereichs der ersten Speichereinrichtung 13 automatisch ersetzt .
Im nächsten Schritt 27 kann das erfindungsgemäße Verfahren beendet bzw. in Schritt 16 erneut gestartet werden. Ein Abspeichern des alten Prüfwerts 22, 23 ist in diesem Fall nicht unbedingt nötig, da er sich gegenüber den vorherigen alten Prüfwert nicht verändert hat .
Das beschriebene erfindungsgemäße Verfahren kann parallel für viele oder sogar alle Teilbereiche der Speichereinrichtungen 13, 14 durchgeführt werden.
In Figur 1 ist beispielhaft und schematisch auch ein Teilbereich 28 der ersten Speichereinrichtung 13 dargestellt. Selbstverständlich trifft die Darstellung des Teilbereichs 28 auch für die nicht dargestellten Teilbereiche der zweiten Speichereinrichtung 14 zu. Jede Speichereinrichtung 13, 14 umfasst eine Vielzahl von Teilbereichen 28. Für jeden Teilbereich 28 wird in dem sicheren Rechner 7 das erfindungsgemäße Verfahren wie zuvor beschrieben und in Figur 2 dargestellt, unabhängig voneinander durchgeführt.
Der Teilbereich 28 ist bei der beispielhaften Ausführungsform in Figur 1 beispielsweise 1024 Byte groß. Der Teilbereich 28 umfasst hierbei einen nutzbaren Speicher 29 und einen Prüfwertspeicher 30. Im nutzbaren Speicher 29 werden die Nutzdaten abgelegt. Unter Nutzdaten sind die normalen im Betrieb des Rechners 7 abzulegenden Daten.
Dieses Speichern der Nutzdaten erfolgt wie zuvor schon erwähnt redundant in den Kanälen 8, 9, um die nötige Sicherheit zu gewährleisten. Jeder Teilbereich 28 im ersten Kanal 8 weist also einen Teilbereich 28 im zweiten Kanal 9 auf, in dem die gleichen Nutzdaten abgelegt werden.
Im Prüfwertspeicher 30 werden der alte Prüfwert 22 bzw. 23 abgelegt, um diesen für das erfindungsgemäße Verfahren nutzen zu können. Dies hat den Vorteil, dass kein anderer Speicher- ort für das Ablegen des alten Prüfwerts 22, 23 nötig ist.

Claims

Patentansprüche
1. Verfahren zum automatischen Erkennen und Korrigieren von Speicherfehlern in einem sicheren mehrkanaligen Rechner (7) einer eisenbahntechnischen Anlage (1) , wobei jeder Kanal (8, 9) des Rechners (7) wenigstens eine Speichereinrichtung (13, 14) aufweist und gleiche Daten in den Speichereinrichtungen (13, 14) der Kanäle (8, 9) parallelgespeichert werden, d a d u r c h g e k e n n z e i c h n e t , dass ein erster Prüfwert (17) für Daten eines Teilbereichs (28) der ersten Speichereinrichtung (13) berechnet wird, ein zweiter Prüfwert (19) für gleiche Daten eines Teilbereichs (28) der zweiten Speichereinrichtung (14) berechnet wird, der erste und der zweite Prüfwert (17, 19) miteinander verglichen werden, falls der erste und der zweite Prüfwert (17, 19) unterschiedlich sind, der erste Prüfwert (17) und/oder der zweite Prüfwert (19) mit einem alten Prüfwert (23) verglichen werden, die Daten des Teilbereichs (28) der ersten Speichereinrichtung (13) durch die Daten des Teilbereichs (28) der zweiten Speichereinrichtung (14) ersetzt werden, wenn der zweite Prüfwert (19) dem alten Prüfwert (23) entspricht und die Daten des Teilbereichs (28) der zweiten Speichereinrichtung (14) durch die Daten des Teilbereichs (28) der ersten Speichereinrichtung (13) ersetzt werden, wenn der erste Prüfwert (17) dem alten Prüfwert (22) entspricht.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die Prüfwerte (17, 19) mittels zyklischer Redundanzprüfung - CRC, insbesondere CRC32, oder Hashberechnung bestimmt werden.
3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , dass das Verfahren für eine Vielzahl von Teilbereichen (28) der Speichereinrichtungen (13, 14) unabhängig voneinander durchgeführt wird.
4. Verfahren nach einem der oben genannten Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass das Verfahren zyklisch wiederholt wird und, wenn der erste Prüfwert (17) und der zweite Prüfwert (19) im aktuellen Zyklus gleich sind, diese als alter erster Prüfwert (22) und alter zweiter Prüfwert (23) für den nächsten Zyklus abgespeichert werden.
5. Verfahren nach einem der oben genannten Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass eine Speichergröße der Teilbereiche (28) unter 5%, insbesondere unter 1% der verfügbaren Speichergröße der Speichereinrichtungen (13, 14) liegt.
6. Verfahren nach einem der oben genannten Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass der alte Prüfwert (22) in einem Prüf Wertspeicher (30) der ersten Speichereinrichtung (13) und/oder in einem Prüfwertspeicher (30) der zweiten Speichereinrichtung (14) gespeichert wird.
7. Sicherer mehrkanaliger Rechner (7) für eine eisenbahntechnische Anlage (1) , mit wenigstens einer Speichereinrichtung (13, 14) pro Kanal (8, 9) zum synchronen Speichern von Daten, d a d u r c h g e k e n n z e i c h n e t , dass der Rechner (7) zur Durchführung des Verfahrens nach einem der oben genannten Ansprüche ausgebildet ist.
8. Rechner nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , dass der Rechner (7) als Teil einer Stellwerkseinrichtung (5) ausgebildet ist.
9. Computerprogrammprodukt mit Programmbefehlen zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6. 15
10 . Bereitstellungsvorrichtung für das Computerprogrammprodukt nach Anspruch 9 , wobei die Bereitstellungsvorrichtung das Computerprogrammprodukt speichert und/oder bereitstellt .
EP22758465.3A 2021-08-18 2022-07-29 Automatisches erkennen und korrigieren von speicherfehlern in einem sicheren mehrkanaligen rechner Pending EP4355633A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021209038.9A DE102021209038A1 (de) 2021-08-18 2021-08-18 Verfahren zum automatischen Erkennen und Korrigieren von Speicherfehlern in einem sicheren mehrkanaligen Rechner
PCT/EP2022/071326 WO2023020807A1 (de) 2021-08-18 2022-07-29 Automatisches erkennen und korrigieren von speicherfehlern in einem sicheren mehrkanaligen rechner

Publications (1)

Publication Number Publication Date
EP4355633A1 true EP4355633A1 (de) 2024-04-24

Family

ID=83059221

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22758465.3A Pending EP4355633A1 (de) 2021-08-18 2022-07-29 Automatisches erkennen und korrigieren von speicherfehlern in einem sicheren mehrkanaligen rechner

Country Status (4)

Country Link
EP (1) EP4355633A1 (de)
CN (1) CN117769698A (de)
DE (1) DE102021209038A1 (de)
WO (1) WO2023020807A1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004035901B4 (de) 2004-07-19 2016-02-04 Siemens Aktiengesellschaft Einrichtung zum Steuern eines sicherheitskritischen Prozesses
DE102005023296B4 (de) * 2005-05-12 2007-07-12 Siemens Ag Zugbeeinflussungssystem
DE102016206988A1 (de) * 2016-04-25 2017-10-26 Thales Deutschland Gmbh Servereinrichtung betreibend eine Software zur Steuerung einer Funktion eines schienengebundenen Transportsicherungssystems

Also Published As

Publication number Publication date
DE102021209038A1 (de) 2023-02-23
CN117769698A (zh) 2024-03-26
WO2023020807A1 (de) 2023-02-23

Similar Documents

Publication Publication Date Title
DE102010031282B4 (de) Verfahren zum Überwachen eines Datenspeichers
EP2447843B1 (de) Verfahren zur Verifizierung eines Anwendungsprogramms einer fehlersicheren Speicherprogrammierbaren Steuerung, und Speicherprogrammierbare Steuerung zur Ausführung des Verfahrens
DE19509150C2 (de) Verfahren zum Steuern und Regeln von Fahrzeug-Bremsanlagen sowie Fahrzeug-Bremsanlage
DE19927657A1 (de) Partitionierung und Überwachung von softwaregesteuerten Systemen
EP1043641A2 (de) Fehlersicheres Automatisierungssystem mit Standard-CPU und Verfahren für ein fehlersicheres Automatisierungssystem
EP1588380B1 (de) Verfahren zur erkennung und/oder korrektur von speicherzugriffsfehlern und elektronische schaltungsanordnung zur durchführung des verfahrens
DE102005016801B4 (de) Verfahren und Rechnereinheit zur Fehlererkennung und Fehlerprotokollierung in einem Speicher
EP4355633A1 (de) Automatisches erkennen und korrigieren von speicherfehlern in einem sicheren mehrkanaligen rechner
DE102013021231A1 (de) Verfahren zum Betrieb eines Assistenzsystems eines Fahrzeugs und Fahrzeugsteuergerät
DE1937259C3 (de) Selbstprüf ende Fehlererkennungsschaltung
EP3550748A1 (de) Verfahren zur erkennung von datenverfälschungen bei einer datenübertragung über eine fehlersichere kommunikationsverbindung
DE102009015683A1 (de) Sicherheitssystem zur Sicherung einer fehlersicheren Steuerung elektrischer Anlagen und Sicherheitssteuerung damit
DE10340236B4 (de) Anordnung mit einer Datenverarbeitungseinrichtung und einem Speicher
WO2004043737A2 (de) Steuereinheit zur auslösung eines insassenschutzmittels in einem kraftfahrzeug und verfahren zur überwachung der ordnungsgemässen funktion einer vorzugsweise solchen steuereinheit
EP3811203A1 (de) Verfahren zum aktualisieren von software auf einem zielgerät
DE10148157B4 (de) Programmgesteuerte Einheit
EP1248965B1 (de) Verfahren zur verhinderung von fehlfunktionen in einem signalverarbeitenden system und prozessorsystem
DE102019109353B3 (de) Dynamische Anomalieerkennung und -behandlung
EP1774417B1 (de) Verfahren und vorrichtung zum überwachen des ablaufs eines steuerprogramms auf einem rechengerät
EP1176508B1 (de) Anordnung zur Überwachung des ordnungsgemässen Betriebes von die selben oder einander entsprechende Aktionen ausführenden Komponenten eines elektrischen Systems
DE102018214980A1 (de) Rechnersystem und Betriebsverfahren dafür mit verbesserter Zuverlässigkeit
WO2013016831A1 (de) Tabellengesteuertes system
DE10135285A1 (de) Speichereinrichtung und Verfahren zum Betreiben eines eine Speichereinrichtung enthaltenden Systems
DE102021204460A1 (de) Verfahren und Hardwarevorrichtung für diverse Redundanz aus nicht diversem Software-Quellcode
EP1246066A2 (de) Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20240116

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR