DISPOSITIF SEMICONDUCTEUR A INJECTION ELECTRONIQUE VERTICALE ET SON PROCEDE DE FABRICATION SEMICONDUCTOR DEVICE WITH VERTICAL ELECTRONIC INJECTION AND MANUFACTURING METHOD THEREOF
Domaine techniqueTechnical area
La présente invention concerne un dispositif semiconducteur à injection électronique verticale. Elle concerne également un procédé de fabrication d'un tel dispositif. Le dispositif semiconducteur à injection électronique verticale est réalisé dans une couche active en matériau semiconducteur à petit gap ou à grand gap. Cependant, l'invention s'avère particulièrement intéressante dans le cas d'une couche active en matériau semiconducteur à grand gap.The present invention relates to a semiconductor device with vertical electronic injection. It also relates to a method of manufacturing such a device. The semiconductor device with vertical electronic injection is produced in an active layer of small gap or large gap semiconductor material. However, the invention proves to be particularly advantageous in the case of an active layer of large gap semiconductor material.
Etat de la techniςrue antérieureState of the prior art
Les semiconducteurs sont caractérisés par leur bande interdite ou gap qui sépare les derniers états occupés de la bande de valence et les états libres suivants dans la bande de conduction. Parmi les semiconducteurs, on distingue les semiconducteurs à petit gap, comme le silicium et le germanium, et les semiconducteurs à grand gap comme par exemple GaN et SiC.Semiconductors are characterized by their forbidden band or gap which separates the last occupied states of the valence band and the following free states in the conduction band. Among the semiconductors, a distinction is made between small gap semiconductors, such as silicon and germanium, and large gap semiconductors such as, for example, GaN and SiC.
L'obtention de substrats massifs en semiconducteur à grand gap s'avère très difficile voire impossible actuellement. Dans le cas du GaN par exemple, il n'existe pas de substrat massif de qualité électronique en dépit des recherches intenses effectuées dans ce domaine. Il existe par contre du GaN hétéro-épitaxié sur substrat massif en saphir ou en SiC. Cette technique a été développée pour la
réalisation de composants optoélectroniques de type diode bleue.Obtaining massive substrates in large-gap semiconductors is very difficult or even impossible at present. In the case of GaN for example, there is no solid electronic quality substrate despite the intense research carried out in this field. On the other hand, there is hetero-epitaxial GaN on a solid sapphire or SiC substrate. This technique was developed for the production of blue diode type optoelectronic components.
Cependant, 1 ' épitaxie de GaN sur le saphir est rendue particulièrement délicate par le désaccord de maille qui existe entre le GaN et le saphir (de l'ordre de 16%). L'obtention de couches cristallines de qualité suffisante pour la réalisation de dispositifs optoélectroniques nécessite donc la mise au point de procédés d' épitaxie sophistiqués. L'utilisation du substrat de saphir s'explique essentiellement par sa compatibilité structurale et chimique avec le GaN, son faible coût et sa disponibilité sous forme de substrat de grand diamètre. Le caractère électrique isolant du saphir nécessite la réalisation, dans le GaN épitaxie, de composants horizontaux avec des électrodes situées en face avant .However, the epitaxy of GaN on sapphire is made particularly delicate by the mesh mismatch which exists between GaN and sapphire (of the order of 16%). Obtaining crystal layers of sufficient quality for the production of optoelectronic devices therefore requires the development of sophisticated epitaxy methods. The use of the sapphire substrate is mainly explained by its structural and chemical compatibility with GaN, its low cost and its availability in the form of a large diameter substrate. The electrical insulating nature of sapphire requires the production, in GaN epitaxy, of horizontal components with electrodes located on the front face.
L'autre voie utilisée pour la commercialisation de composants et celle de GaN sur substrat SiC massif. Les substrats SiC restent rares et très chers. C'est la voie développée et exploitée commercialement par la société Crée Research Inc. profitant de l'avantage qu'elle possède de commercialiser la plus grande partie des substrats SiC. L'intérêt du SiC massif pour 1 ' épitaxie et la réalisation de dispositifs à base de GaN est évident. Tout d'abord, le faible désaccord de maille (3,5%) entre SiC et GaN permet de simplifier les procédés d' épitaxie tout en réalisant des couches de meilleure qualité cristalline. De plus, l'utilisation d'un substrat de SiC conducteur permet de réaliser un composant à passage de courant vertical (c'est-à-dire avec une électrode sur chaque face) . Cette structure permet de réaliser des composants de taille inférieure à ceux réalisés sur substrat isolant, ce qui est intéressant d'un point de vue économique. Par ailleurs,
l'utilisation du SiC, qui possède une forte conductibilité thermique, permet de réguler ou de diminuer la température du composant lors de son fonctionnement. Ceci est un point important pour les performances, la durée de vie et la fiabilité des composants .The other route used for the marketing of components and that of GaN on solid SiC substrate. SiC substrates remain rare and very expensive. This is the route developed and commercially exploited by the company Création Research Inc., taking advantage of the advantage that it has of marketing most of the SiC substrates. The advantage of massive SiC for epitaxy and the production of GaN-based devices is obvious. First of all, the low mesh mismatch (3.5%) between SiC and GaN makes it possible to simplify the epitaxy processes while producing layers of better crystalline quality. In addition, the use of a conductive SiC substrate makes it possible to produce a component with a vertical current flow (that is to say with an electrode on each face). This structure makes it possible to produce components of smaller size than those produced on an insulating substrate, which is advantageous from an economic point of view. Otherwise, the use of SiC, which has high thermal conductivity, makes it possible to regulate or reduce the temperature of the component during its operation. This is an important point for the performance, service life and reliability of the components.
D'autres voies sont également étudiées mais leur maturité actuelle les cantonnent aux laboratoires . La démarche générale consiste à utiliser un substrat de silicium massif afin de tirer parti du faible coût et de la grande taille de ces substrats. On peut ainsi obtenir du GaN sur du SiC recouvrant du silicium. Ces techniques, développées en laboratoire, reposent sur l'utilisation d'une couche de SiC cubique épitaxiée soit sur un substrat SOI, soit directement sur un substrat de silicium massif. Cette couche de SiC doit permettre de faciliter 1 ' épitaxie en diminuant la différence de paramètre de maille entre GaN et le silicium, c'est-à-dire de se retrouver dans une configuration d' épitaxie GaN sur SiC. En plus de la difficulté présentée par la réalisation de 1 ' épitaxie de GaN, la première épitaxie de SiC présente des difficultés techniques importantes. Cependant, la croissance de GaN sur une telle structure revêt un intérêt particulier car elle permettrait d'obtenir du GaN en structure cubique (le saphir procure une structure hexagonale) qui, par ses propriétés, est intéressant pour des applications optoélectroniques. Pour l'instant cette voie reste au stade de la recherche.Other routes are also being studied, but their current maturity confines them to the laboratories. The general approach consists in using a solid silicon substrate in order to take advantage of the low cost and the large size of these substrates. One can thus obtain GaN on SiC covering silicon. These techniques, developed in the laboratory, are based on the use of a layer of epitaxial cubic SiC either on an SOI substrate or directly on a solid silicon substrate. This layer of SiC must make it possible to facilitate epitaxy by reducing the difference in lattice parameter between GaN and silicon, that is to say ending up in a configuration of GaN epitaxy on SiC. In addition to the difficulty presented by carrying out the GaN epitaxy, the first SiC epitaxy presents significant technical difficulties. However, the growth of GaN on such a structure is of particular interest because it would make it possible to obtain GaN in cubic structure (sapphire provides a hexagonal structure) which, by its properties, is advantageous for optoelectronic applications. For the moment this path remains at the research stage.
Enfin, une voie plus récente concerne l' épitaxie directe de GaN sur du silicium, sans couche tampon en SiC. On utilise pour cela du silicium (111).Finally, a more recent route concerns the direct epitaxy of GaN on silicon, without a SiC buffer layer. For this, silicon (111) is used.
Cette approche, dans son principe équivalente à celle adoptée pour 1 ' épitaxie sur saphir, souffre
actuellement d'un retard important par rapport aux autres techniques. Cependant, la bonne maîtrise du matériau silicium permet d'envisager l'utilisation de substrats supports d' épitaxie conducteurs ou isolants électriques, ce qui laisse une certaine liberté quant au mode de fonctionnement du dispositif épitaxie (vertical ou horizontal) .This approach, in principle equivalent to that adopted for epitaxy on sapphire, suffers currently a significant delay compared to other techniques. However, good control of the silicon material makes it possible to envisage the use of conductive or electrically insulating epitaxy support substrates, which leaves a certain freedom as to the operating mode of the epitaxy device (vertical or horizontal).
Les composants optoélectroniques réalisés sur les matériaux cités ci-dessus ont donc soit une structure latérale (avec deux électrodes situées sur la face avant du substrat) , soit une structure verticale avec une électrode sur la couche active (en GaN notamment) et une autre électrode sur la face arrière du substrat massif (par exemple en SiC) . Selon la structure adoptée ou imposée par la nature du substrat, la taille de la puce est nécessairement variable. D'un point de vue strictement économique, la réalisation d'une puce à fonctionnement vertical est nettement avantageuse car ceci permet de réaliser des dispositifs plus compacts.The optoelectronic components produced on the materials mentioned above therefore have either a lateral structure (with two electrodes located on the front face of the substrate), or a vertical structure with an electrode on the active layer (in GaN in particular) and another electrode on the rear face of the solid substrate (for example SiC). Depending on the structure adopted or imposed by the nature of the substrate, the size of the chip is necessarily variable. From a strictly economic point of view, the production of a vertically operating chip is clearly advantageous since this makes it possible to produce more compact devices.
De plus, la nature du substrat d' épitaxie choisi influe sur les performances du dispositif via le problème de la dissipation thermique en fonctionnement. De ce point de vue, le SiC massif présente un avantage considérable. Les limitations, mises en évidence pour les dispositifs réalisés sur du GaN supporté par du saphir, font actuellement l'objet de recherches. Deux voies apparaissent dans les publications afin de résoudre ce problème dans le cas du saphir. Chacune repose sur l'élimination du substrat de saphir après la réalisation des couches épitaxiales actives .In addition, the nature of the epitaxy substrate chosen influences the performance of the device via the problem of heat dissipation in operation. From this point of view, solid SiC has a considerable advantage. The limitations, highlighted for devices made on GaN supported by sapphire, are currently the subject of research. Two ways appear in the publications in order to solve this problem in the case of sapphire. Each is based on the elimination of the sapphire substrate after the active epitaxial layers have been produced.
La première de ces voies repose sur l'élimination du substrat en saphir et la réalisation d'une épitaxie épaisse de GaN (supérieure à 100 μm) en
face arrière afin d'obtenir une membrane rigide autoportée. Cela revient à réaliser un substrat de GaN. Cette démarche permet de réaliser un dispositif à fonctionnement vertical et de mieux dissiper la chaleur générée .The first of these pathways is based on the elimination of the sapphire substrate and the realization of a thick epitaxy of GaN (greater than 100 μm) in rear face in order to obtain a rigid self-supporting membrane. This amounts to making a GaN substrate. This approach makes it possible to produce a device with vertical operation and to better dissipate the heat generated.
La seconde de ces voies repose sur l'élimination du substrat de saphir et le collage de la couche active sur une semelle électriquement et thermiquement conductrice (collage sur un substrat en cuivre par exemple) . On pourrait ainsi obtenir un dispositif à fonctionnement vertical et permettant de dissiper la chaleur produite.The second of these paths is based on the elimination of the sapphire substrate and the bonding of the active layer on an electrically and thermally conductive sole (bonding on a copper substrate for example). We could thus obtain a device operating vertically and allowing the heat produced to be dissipated.
On observe ainsi que la filière SiC représente une voie d'avenir très appropriée pour le développement des filières optoélectroniques à base de GaN. La tendance pour les techniques de croissance autres que sur SiC est de réaliser des dispositifs à passage de courant vertical et d'éliminer au mieux la chaleur générée lors du fonctionnement du dispositif quel que soit le support d' épitaxie. Dans le cas des épitaxies sur saphir, ce substrat ne tient plus que le rôle de support épitaxial et ne limite plus le fonctionnement des dispositifs car il peut être éliminé .It is thus observed that the SiC sector represents a very suitable future path for the development of optoelectronic sectors based on GaN. The tendency for growth techniques other than on SiC is to produce devices with vertical current flow and to eliminate as best as possible the heat generated during the operation of the device regardless of the epitaxy support. In the case of epitaxies on sapphire, this substrate only holds the role of epitaxial support and no longer limits the operation of the devices because it can be eliminated.
Exposé de 1 ' inventionStatement of the invention
La présente invention propose un nouveau dispositif pouvant être moins coûteux que les solutions de l'art antérieur pour obtenir un dispositif semiconducteur à injection électronique verticale.The present invention provides a new device which may be less expensive than the solutions of the prior art for obtaining a semiconductor device with vertical electronic injection.
Un premier objet de l'invention consiste en un dispositif semiconducteur à injection électronique verticale comprenant un substrat support, une structure comportant au moins une couche mince monocristalline
reportée sur le substrat support et solidaire du substrat support, au moins un composant électronique, le substrat support comportant au moins un évidement permettant un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, le dispositif comprenant également des moyens permettant une injection électronique verticale dans le composant électronique.A first object of the invention consists of a semiconductor device with vertical electronic injection comprising a support substrate, a structure comprising at least one thin monocrystalline layer. transferred to the support substrate and secured to the support substrate, at least one electronic component, the support substrate comprising at least one recess allowing electrical or electronic access to the electronic component through the thin monocrystalline layer, the device also comprising means allowing vertical electronic injection into the electronic component.
La structure peut comporter au moins une couche active formée par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline, le composant électronique étant réalisé dans ladite couche active. La couche active épitaxiée est homogène ou hétérogène en fonction des applications. La couche mince monocristalline peut être une couche active à partir de laquelle le composant électronique est réalisé.The structure may include at least one active layer formed by crystal growth of semiconductor material on the thin monocrystalline layer, the electronic component being produced in said active layer. The epitaxial active layer is homogeneous or heterogeneous depending on the applications. The monocrystalline thin layer can be an active layer from which the electronic component is made.
Eventuellement, le dispositif peut comprendre en outre une couche, dite couche de collage, située entre le substrat support et la structure et permettant la solidarisation de la couche mince monocristalline sur le support, la couche de collage permettant un accès électrique ou électronique au composant électronique. Cette couche de collage peut être en Si0 .Optionally, the device may further comprise a layer, called the bonding layer, located between the support substrate and the structure and allowing the solid monocrystalline layer to be joined to the support, the bonding layer allowing electrical or electronic access to the electronic component. . This bonding layer can be made of Si0.
Eventuellement, la couche de collage est isolante et comporte au moins un évidement permettant l'accès électrique ou électronique au composant électronique. La couche de collage peut aussi être conductrice ou semiconductrice .Optionally, the bonding layer is insulating and comprises at least one recess allowing electrical or electronic access to the electronic component. The bonding layer can also be conductive or semiconductor.
La couche mince monocristalline peut comporter au moins un évidement permettant un accès électrique ou électronique direct au composant électronique.
Avantageusement, le substrat support peut être en silicium, en SiC, en AIN, en saphir ou en GaN, la couche mince monocristalline peut être en SiC, en silicium, en GaN, en saphir ou en ZnO, la couche active peut comprendre un matériau semiconducteur choisi parmi SiC, GaN, les composés III-V et leurs dérivés et le diamant .The monocrystalline thin layer may comprise at least one recess allowing direct electrical or electronic access to the electronic component. Advantageously, the support substrate can be made of silicon, SiC, AIN, sapphire or GaN, the monocrystalline thin layer can be made of SiC, silicon, GaN, sapphire or ZnO, the active layer can comprise a material semiconductor chosen from SiC, GaN, III-V compounds and their derivatives and diamonds.
Le composant électronique peut comprendre au moins une jonction réalisée à partir de deux semiconducteurs de même nature ou de natures différentes. Il peut comprendre au moins une jonction de type métal-semiconducteur. Il peut encore comprendre au moins un empilement de type métal-oxyde- semiconducteur . Selon une variante de réalisation, les moyens permettant une injection électronique verticale dans le composant électronique comprennent une électrode disposée sur le composant électronique et une électrode disposée sous le composant électronique, dans ledit évidement permettant un accès au composant électronique. Dans ce cas, une masse peut être prévue dans ledit évidement, en contact avec ladite électrode disposée sous le composant afin de constituer un puits thermique . Selon une autre variante de réalisation, l'injection électronique se faisant au moyen d'un faisceau d'électrons dirigé sur le composant électronique en passant dans ledit évidement, les moyens permettant une injection électronique verticale comprennent un revêtement conducteur de guidage des électrons vers le composant électronique.The electronic component can comprise at least one junction made from two semiconductors of the same nature or of different natures. It can include at least one metal-semiconductor type junction. It can also comprise at least one stack of metal-oxide-semiconductor type. According to an alternative embodiment, the means allowing vertical electronic injection into the electronic component comprise an electrode disposed on the electronic component and an electrode disposed under the electronic component, in said recess allowing access to the electronic component. In this case, a mass can be provided in said recess, in contact with said electrode placed under the component in order to constitute a heat sink. According to another alternative embodiment, the electronic injection taking place by means of an electron beam directed on the electronic component passing through said recess, the means allowing a vertical electronic injection comprise a conductive coating for guiding the electrons towards the electronic component.
Selon encore une autre variante de réalisation, 1 ' évidement du substrat support comprend des alvéoles permettant un accès électrique ou
électronique à des composants électroniques réalisés à partir de la structure.According to yet another alternative embodiment, the recess of the support substrate comprises cells allowing electrical access or electronics to electronic components made from the structure.
Le composant électronique peut être choisi dans le groupe constitué des émetteurs de lumière, des détecteurs de lumière, des composants électroniques de puissance et des diodes .The electronic component can be chosen from the group consisting of light emitters, light detectors, electronic power components and diodes.
La structure peut être choisie pour être étanche au vide. Dans ce cas, si le composant électronique est un composant apte à émettre un faisceau lumineux en réponse à un faisceau d'électrons reçu, la couche mince monocristalline peut être telle qu'elle permet le passage dudit faisceau d'électrons.The structure can be chosen to be vacuum tight. In this case, if the electronic component is a component capable of emitting a light beam in response to a received electron beam, the thin monocrystalline layer may be such that it allows the passage of said electron beam.
La structure peut former une membrane déformable sous l'effet d'une différence de pression, ledit composant électronique étant un composant fournissant un signal représentatif de la déformation subie par la membrane.The structure can form a deformable membrane under the effect of a pressure difference, said electronic component being a component providing a signal representative of the deformation undergone by the membrane.
Un deuxième objet de l'invention consiste en un procédé de fabrication d'un tel dispositif semiconducteur à injection électronique verticale, caractérisé en ce qu'il comprend les étapes suivantes :A second object of the invention consists in a method of manufacturing such a semiconductor device with vertical electronic injection, characterized in that it comprises the following steps:
- report de la couche mince monocristalline sur une première face du substrat support,- transfer of the monocrystalline thin layer on a first face of the support substrate,
- réalisation d'au moins un composant électronique à partir de la structure , - formation d'au moins un évidement à partir d'une deuxième face du substrat pour permettre un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, - réalisation de moyens permettant une injection électronique verticale dans le composant électronique.- production of at least one electronic component from the structure, - formation of at least one recess from a second face of the substrate to allow electrical or electronic access to the electronic component through the thin monocrystalline layer, - production of means allowing vertical electronic injection into the electronic component.
Le procédé peut comprendre en outre une étape de formation d'au moins une couche active par croissance cristalline de matériau semiconducteur sur
la couche mince monocristalline, le composant électronique étant réalisé dans ladite couche active, la croissance cristalline étant réalisée avant ou après report. Si la couche mince est une couche active, le composant électronique peut être réalisé à partir de cette couche mince monocristalline.The method may further comprise a step of forming at least one active layer by crystal growth of semiconductor material on the monocrystalline thin layer, the electronic component being produced in said active layer, the crystal growth being carried out before or after transfer. If the thin layer is an active layer, the electronic component can be produced from this thin monocrystalline layer.
Le composant électronique peut éventuellement être réalisé en partie avant le transfert, notamment lorsque la couche active est réalisée avant le transfert.The electronic component may possibly be produced in part before the transfer, in particular when the active layer is produced before the transfer.
Selon un mode de réalisation particulièrement avantageux, l'étape de report de la couche mince monocristalline comprend les opérations suivantes : - délimitation de ladite couche mince monocristalline dans un substrat de matériau monocristallin par introduction d'espèces gazeuses dans ce substrat de matériau monocristallin afin de créer une zone de fracture, la couche mince monocristalline se trouvant entre une face du substrat de matériau monocristallin et la zone de clivage,According to a particularly advantageous embodiment, the step of transferring the monocrystalline thin layer comprises the following operations: - delimitation of said monocrystalline thin layer in a substrate of monocrystalline material by introducing gaseous species into this substrate of monocrystalline material in order to creating a fracture zone, the thin monocrystalline layer lying between one face of the substrate of monocrystalline material and the cleavage zone,
- solidarisation de ladite couche mince monocristalline sur la première face du substrat support , - séparation par fracture de la couche mince monocristalline du reste du substrat de matériau monocristallin, la séparation étant réalisée avant ou après 1 ' opération de solidarisation obtenue par exemple par adhésion moléculaire. De préférence, le report de ladite couche mince monocristalline se fait par l'intermédiaire d'une couche de collage. Cette couche de collage peut être en Si02.- joining of said thin monocrystalline layer on the first face of the support substrate, - separation by fracture of the thin monocrystalline layer from the rest of the substrate of monocrystalline material, the separation being carried out before or after the joining operation obtained for example by molecular adhesion . Preferably, the transfer of said thin monocrystalline layer is done by means of a bonding layer. This bonding layer can be made of Si0 2 .
Selon une variante de mise en œuvre, la réalisation des moyens permettant une injection
électronique verticale dans le composant électronique comprend le dépôt d'une électrode sur le composant électronique et le dépôt d'une électrode sous le composant électronique, dans ledit évidement permettant un accès au composant électronique. Le procédé peut alors comprendre le dépôt d'une masse dans ledit évidement, en contact avec ladite électrode disposée sous le composant afin de constituer un puits thermique . Selon une autre variante de mise en œuvre, le procédé comprend le dépôt d'un revêtement conducteur apte à guider un faisceau d'électrons dirigé sur le composant électronique en passant dans ledit évidement. Selon encore une autre variante de mise en œuvre, le procédé comprend également la formation d'alvéoles prolongeant 1 ' évidement du substrat support pour permettre un accès électrique ou électronique à des composants électroniques réalisés à partir de la structure .According to an implementation variant, the production of means allowing an injection vertical electronics in the electronic component includes depositing an electrode on the electronic component and depositing an electrode under the electronic component, in said recess allowing access to the electronic component. The method can then comprise depositing a mass in said recess, in contact with said electrode placed under the component in order to constitute a heat sink. According to another variant of implementation, the method comprises depositing a conductive coating capable of guiding an electron beam directed on the electronic component while passing through said recess. According to yet another implementation variant, the method also comprises the formation of cells extending the recess of the support substrate to allow electrical or electronic access to electronic components produced from the structure.
Brève description des dessinsBrief description of the drawings
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels :The invention will be better understood and other advantages and features will appear on reading the description which follows, given by way of nonlimiting example, accompanied by the appended drawings among which:
- les figures 1A à 1E illustrent les principales étapes d'un procédé de fabrication d'un dispositif semiconducteur à injection électronique verticale selon l'invention,FIGS. 1A to 1E illustrate the main steps of a method for manufacturing a semiconductor device with vertical electronic injection according to the invention,
- la figure 2 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique verticale selon l'invention,
- la figure 3 montre le dispositif de la figure 2 installé sur un équipement pourvu d'une cathode à micropointes,FIG. 2 shows, in cross section, another semiconductor device with vertical electronic injection according to the invention, FIG. 3 shows the device of FIG. 2 installed on an equipment provided with a microtip cathode,
- la figure 4 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique verticale et à structure alvéolée, selon l'invention.- Figure 4 shows, in cross section, another semiconductor device with vertical electronic injection and honeycomb structure, according to the invention.
Description détaillée de modes de réalisation de 1 ' inventionDetailed description of embodiments of the invention
La fabrication d'un dispositif semiconducteur à injection électronique verticale selon l'invention comprend le report d'une couche mince monocristalline de très bonne qualité cristalline (semiconductrice ou non, isolante ou électriquement conductrice) sur la face avant d'un substrat semiconducteur ou non. Ce transfert peut s'effectuer par l'intermédiaire d'une couche mince isolante, métallique ou semiconductrice. La ou les couches actives désirées sont obtenues par croissance cristalline avant ou après report. Un ou plusieurs composants électroniques y sont réalisés . La face arrière du substrat est usinée ou micro-usinée localement afin de créer une membrane. La couche mince monocristalline peut éventuellement être amincie.The manufacture of a semiconductor device with vertical electronic injection according to the invention comprises the transfer of a thin monocrystalline layer of very good crystalline quality (semiconductor or not, insulating or electrically conductive) on the front face of a semiconductor substrate or not . This transfer can be carried out by means of a thin insulating, metallic or semiconductor layer. The desired active layer or layers are obtained by crystal growth before or after transfer. One or more electronic components are produced there. The rear face of the substrate is locally machined or micro-machined to create a membrane. The monocrystalline thin layer can optionally be thinned.
Selon une variante de réalisation, la couche active et la couche mince monocristalline forment une seule et même couche. Le ou les composants électroniques peuvent être fabriqués avant ou après la formation de la membrane. Il est cependant préférable de fabriquer les composants électroniques avant de former la membrane afin de relâcher les contraintes mécaniques dans le dispositif en cours de fabrication.
Le report de la couche mince monocristalline peut avantageusement se faire par le procédé connu sous le nom de Smartcut" et divulgué notamment par le document FR-A-2 681 472 (correspondant au brevet américain N° 5 374 564) . Les figures 1A et 1B illustrent ce procédé de transfert.According to an alternative embodiment, the active layer and the monocrystalline thin layer form a single layer. The electronic component (s) can be manufactured before or after the membrane is formed. It is however preferable to manufacture the electronic components before forming the membrane in order to release the mechanical stresses in the device during manufacture. The transfer of the monocrystalline thin layer can advantageously be carried out by the process known under the name of Smartcut "and disclosed in particular by document FR-A-2 681 472 (corresponding to American patent No. 5,374,564). FIGS. 1A and 1B illustrate this transfer process.
La figure 1A montre la fixation d'un premier substrat 1 en SiC sur un deuxième substrat 2 en silicium selon une interface de collage. Le substrat 1 possède une couche 3 de Si02 sur sa face de liaison avec le substrat 2. Une implantation ionique réalisée au travers de cette face a permis de créer une couche de microcavités 5 séparant le substrat 1 en une couche mince 7 et une partie restante 9 du substrat. Dans cet exemple, le substrat 2 possède également une couche 4 de Si02 sur sa face de liaison avec le substrat 1. Cependant, les deux faces en regard peuvent être de natures différentes à condition que le collage soit possible . La liaison entre les deux substrats s'obtient avantageusement par adhésion moléculaire. Une fois la liaison réalisée, on procède à la fracture du substrat 1 le long de la zone de microcavités 5. Cette fracture peut être obtenue au moyen d'un traitement thermique et/ou par application de contraintes mécaniques. La fracture fournit la structure représentée à la figure 1B et constituée d'un substrat support 2 en silicium supportant d'abord une couche 6 de Si02 (formée par la combinaison des couches 3 et 4), puis une couche 7 de SiC. On aurait pu également transférer la couche 7 de son substrat initial 9 vers le substrat support 2 via au moins un substrat intermédiaire .FIG. 1A shows the fixing of a first SiC substrate 1 on a second silicon substrate 2 according to a bonding interface. The substrate 1 has a layer 3 of Si0 2 on its bonding face with the substrate 2. An ion implantation carried out through this face has made it possible to create a layer of microcavities 5 separating the substrate 1 into a thin layer 7 and a part remaining 9 of the substrate. In this example, the substrate 2 also has a layer 4 of Si0 2 on its bonding face with the substrate 1. However, the two facing faces can be of different natures provided that bonding is possible. The bond between the two substrates is advantageously obtained by molecular adhesion. Once the connection has been made, the substrate 1 is fractured along the microcavity zone 5. This fracture can be obtained by means of a heat treatment and / or by application of mechanical stresses. The fracture provides the structure shown in FIG. 1B and consisting of a silicon support substrate 2 supporting firstly a layer 6 of Si0 2 (formed by the combination of layers 3 and 4), then a layer 7 of SiC. We could also have transferred the layer 7 from its initial substrate 9 to the support substrate 2 via at least one intermediate substrate.
Une fine couche 10 de GaN est alors épitaxiée sur la couche 7 de SiC dont la face libre a
été préparée à cet effet. C'est ce que montre la figure 1C. La couche 10 de GaN constitue la couche active dans laquelle un composant électronique peut être réalisé.A thin layer 10 of GaN is then epitaxied on layer 7 of SiC, the free face of which has has been prepared for this purpose. This is shown in Figure 1C. Layer 10 of GaN constitutes the active layer in which an electronic component can be produced.
Comme indiqué précédemment, la couche 10 aurait pu être réalisée avant report. Dans ce cas, le report de la. structure formée par la couche 7 et la couche 10 doit se faire soit par un support intermédiaire, soit directement, la couche 7 devant pour certaines applications être éliminée. Afin d'obtenir un accès électrique ou électronique au composant réalisé dans la couche 10, un évidement est pratiqué à partir de la face arrière du substrat 2. La figure 1D montre que 1 ' évidement 11 réalisé dans le substrat 2 est poursuivi dans la couche 6 de Si0 jusqu'à révéler la couche 7 de SiC. Cette couche 7 pourrait éventuellement être aussi évidée .As previously indicated, layer 10 could have been produced before transfer. In this case, the postponement of the . structure formed by layer 7 and layer 10 must be done either by an intermediate support, or directly, layer 7 must be eliminated for certain applications. In order to obtain electrical or electronic access to the component produced in the layer 10, a recess is made from the rear face of the substrate 2. FIG. 1D shows that the recess 11 produced in the substrate 2 is continued in the layer 6 of Si0 until revealing layer 7 of SiC. This layer 7 could possibly also be hollowed out.
Compte tenu des différentes applications visées par l'invention, au moins deux cas d'excitation électronique peuvent être distingués . Le premier cas concerne une excitation électronique par passage vertical du courant dans le composant réalisé dans la couche active grâce à deux électrodes, l'une de ces électrodes étant déposée sur le composant et l'autre étant déposée sous le composant. Le deuxième cas concerne une excitation électronique par passage vertical du courant dans le composant suite à une injection électronique par bombardement d'électrons en face arrière du dispositif.Given the different applications targeted by the invention, at least two cases of electronic excitation can be distinguished. The first case concerns an electronic excitation by vertical passage of the current in the component produced in the active layer by means of two electrodes, one of these electrodes being deposited on the component and the other being deposited under the component. The second case concerns an electronic excitation by vertical passage of the current in the component following an electronic injection by electron bombardment on the rear face of the device.
Le premier cas nécessite la présence d'électrodes sur et sous le dispositif comme le montre la figure 1E. Une électrode 13 a été formée sur la face avant du composant électronique réalisé dans la couche 10. Un matériau conducteur 14 est déposée sur la face arrière du dispositif. Il recouvre la face arrière évidée du substrat 2 ainsi que la face apparente de la
couche 7 de SiC. La liaison électrique avec le composant s'obtient au travers de la couche 7 de Sic qui est électriquement conductrice. Eventuellement, 1 ' évidement est comblé par matériau conducteur formant avantageusement un puits thermique 15 permettant l'évacuation de la chaleur produite par le dispositif lors de son fonctionnement. Une électrode 16 est déposée sur le puits thermique 15 pour permettre la connexion d'un fil de liaison électrique. En l'absence du matériau 15, la deuxième électrode est formée par le matériau conducteur 14.The first case requires the presence of electrodes on and under the device as shown in Figure 1E. An electrode 13 has been formed on the front face of the electronic component produced in the layer 10. A conductive material 14 is deposited on the rear face of the device. It covers the hollowed-out rear face of the substrate 2 as well as the visible face of the layer 7 of SiC. The electrical connection with the component is obtained through the layer 7 of Sic which is electrically conductive. Optionally, the recess is filled with conductive material advantageously forming a heat sink 15 allowing the evacuation of the heat produced by the device during its operation. An electrode 16 is deposited on the heat sink 15 to allow the connection of an electrical connection wire. In the absence of the material 15, the second electrode is formed by the conductive material 14.
La figure 2 montre, en coupe transversale, un dispositif 20 selon l'invention et à excitation électronique par passage vertical du courant au travers du dispositif, le courant étant dû à un bombardement d'électrons dirigé vers la face arrière du dispositif.FIG. 2 shows, in cross section, a device 20 according to the invention and with electronic excitation by vertical passage of the current through the device, the current being due to an electron bombardment directed towards the rear face of the device.
Le dispositif 20 est réalisé comme précédemment à partir d'une structure empilée comprenant un substrat 21 de silicium, une couche 22 de Si02 et une couche mince 23 de SiC. Un évidement 24 est pratiqué à partir de la face arrière du substrat 21 jusqu'à révéler la couche mince 23 de SiC. Une couche de GaN a été épitaxiée à partir de la couche 23 de SiC et un composant électronique 25 a été réalisé à partir de la couche de GaN. Dans l'exemple représenté, le composant 25 est une source laser. Il est équipé sur deux de ses flancs opposés de miroirs 26 et 27 permettant l'amplification optique. La réalisation de tels miroirs est connue de l'homme de l'art. Dans cet exemple de réalisation,The device 20 is produced as above from a stacked structure comprising a silicon substrate 21, a layer 22 of Si0 2 and a thin layer 23 of SiC. A recess 24 is made from the rear face of the substrate 21 until the thin layer 23 of SiC is revealed. A layer of GaN was epitaxied from the layer 23 of SiC and an electronic component 25 was produced from the layer of GaN. In the example shown, component 25 is a laser source. It is equipped on two of its opposite sides with mirrors 26 and 27 allowing optical amplification. The production of such mirrors is known to those skilled in the art. In this exemplary embodiment,
1 ' évidement est de forme tronconique à sections circulaires ou polygonales. Afin de guider vers le composant 25 un faisceau d'électrons 30 abordant la face arrière du dispositif, une couche conductrice 28 est déposée sur la face arrière du dispositif. Cette
couche conductrice 28 fera office d'anode vis-à-vis du faisceau d'électrons et doit permettre leur passage. Éventuellement, une couche conductrice 28' peut être déposée sur le composant 25 et reliée électriquement à la couche conductrice 28 afin de définir un potentiel et de collecter plus efficacement les électrons injectés vers la face arrière du dispositif. En réponse à l'excitation par le faisceau d'électrons 30, le composant 25 émettra un faisceau laser 31. La figure 3 montre, à titre d'exemple d'application, le dispositif 20 représenté à la figure 2 installé sur un équipement 40 pourvu d'une cathode à micropointes. L'équipement 40 comprend une enceinte tubulaire 41 dont une extrémité 42 est pourvue d'un queusot 43 par lequel le vide est réalisé dans 1 ' enceinte 41. Le queusot 43 peut contenir un getter 44. L'autre extrémité 45 de l'enceinte 41 comporte une ouverture qui est obturée par le dispositif 20, 1' évidement 24 du dispositif 20 (voir la figure 2) étant tourné vers l'intérieur de l'enceinte 41.1 recess is frustoconical in circular or polygonal sections. In order to guide towards the component 25 an electron beam 30 approaching the rear face of the device, a conductive layer 28 is deposited on the rear face of the device. This conductive layer 28 will act as an anode with respect to the electron beam and must allow their passage. Optionally, a conductive layer 28 ′ can be deposited on the component 25 and electrically connected to the conductive layer 28 in order to define a potential and more efficiently collect the electrons injected towards the rear face of the device. In response to the excitation by the electron beam 30, the component 25 will emit a laser beam 31. FIG. 3 shows, by way of example of application, the device 20 represented in FIG. 2 installed on an equipment 40 provided with a microtip cathode. The equipment 40 comprises a tubular enclosure 41, one end 42 of which is provided with a pipe 43 by which the vacuum is created in the enclosure 41. The pipe 43 can contain a getter 44. The other end 45 of the enclosure 41 has an opening which is closed by the device 20, the recess 24 of the device 20 (see FIG. 2) being turned towards the inside of the enclosure 41.
L'équipement 40 comprend, à l'intérieur de l'enceinte 41, une cathode à micropointes 46 alimentée en tension de façon appropriée par rapport à la masse. La couche conductrice 28 du dispositif 20 est également reliée à la masse. En utilisation, la cathode à micropointes 46 émettra un faisceau d'électrons 30 vers le dispositif 20.The equipment 40 comprises, inside the enclosure 41, a microtip cathode 46 supplied with voltage appropriately relative to the ground. The conductive layer 28 of the device 20 is also connected to ground. In use, the microtip cathode 46 will emit an electron beam 30 towards the device 20.
A titre d'exemple, les micropointes peuvent être portées à -10 kV, la grille d'extraction de la cathode à environ 50 ou 100 V au-dessus de ce potentiel, c'est-à-dire à - 9950 ou - 9900 V. La couche conductrice 28 de la face arrière du dispositif 20 assure que le potentiel est bien défini et donc que les électrons vont bien s ' engouffrer dans 1 ' évidement du
dispositif, traverser la couche mince en SiC et pénétrer dans le composant 25.For example, the microtips can be brought to -10 kV, the extraction grid of the cathode at around 50 or 100 V above this potential, that is to say - 9950 or - 9900 V. The conductive layer 28 of the rear face of the device 20 ensures that the potential is well defined and therefore that the electrons will well rush into the recess of the device, pass through the thin SiC layer and enter component 25.
La couche mince 23 du dispositif 20 pourvue de la couche conductrice 28 et du composant 25 joue le rôle d'une membrane étanche au vide dans cette application. Elle est perméable aux électrons et sert de substrat d' épitaxie. Le dispositif présente les avantages de la compacité et de 1 ' intégration du dispositif dans un équipement. La figure 4 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique vertical et à structure alvéolée, selon 1 ' invention.The thin layer 23 of the device 20 provided with the conductive layer 28 and the component 25 plays the role of a vacuum-tight membrane in this application. It is permeable to electrons and serves as an epitaxy substrate. The device has the advantages of compactness and 1 integration of the device in equipment. Figure 4 shows, in cross section, another semiconductor device with vertical electronic injection and honeycomb structure, according to one invention.
Le dispositif de la figure 4 comprend, en superposition, un substrat 51 en silicium, une couche 52 de Si02 et une couche mince 53 de SiC. Une couche de GaN a été épitaxiée à partir de la couche de SiC et deux composants électroniques 54 et 55 (ici des sources lasers) ont été réalisés à partir de la couche de GaN. Un évidement 56 a été réalisé à partir de la face arrière du substrat 51. Cet évidement est prolongé par deux alvéoles 57 et 58 révélant les parties de la couche mince 53 de SiC situées sous les composants 54 et 55. Il subsiste, entre les alvéoles 57 et 58 une partie 59 de la structure initiale servant de renfort. Ce renfort permet de rigidifier mécaniquement la membrane constituée par la partie libérée de la couche mince 53. On évite ainsi les risques d'éclatement de la membrane lors de la mise sous vide dans un équipement tel que celui de la figure 3. A noter que la section des alvéoles peut être hexagonale comme dans un nid d'abeilles.The device of FIG. 4 comprises, in superposition, a silicon substrate 51, a layer 52 of Si0 2 and a thin layer 53 of SiC. A GaN layer was epitaxied from the SiC layer and two electronic components 54 and 55 (here laser sources) were produced from the GaN layer. A recess 56 was produced from the rear face of the substrate 51. This recess is extended by two cells 57 and 58 revealing the parts of the thin layer 53 of SiC located under the components 54 and 55. There remains, between the cells 57 and 58 a part 59 of the initial structure serving as reinforcement. This reinforcement makes it possible to mechanically stiffen the membrane formed by the released part of the thin layer 53. This thus avoids the risks of bursting of the membrane during evacuation in an equipment such as that of FIG. 3. Note that the section of the cells can be hexagonal as in a honeycomb.
L'invention procure notamment les avantages suivants. Elle rend possible la fabrication d'un dispositif semiconducteur en particulier à grand gap,
électronique ou optoélectronique, sur un substrat de faible coût, par exemple en silicium, dont les techniques de report de couches, de gravure profonde et de métallisation sont bien maîtrisées. Elle permet l'intégration d'un dispositif électronique sur une membrane monocristalline. Elle permet la création d'une membrane étanche au vide, perméable à un faisceau d'électrons focalisé sur la face arrière de la membrane dont la face avant supporte un ou plusieurs composants électroniques. Elle permet la réalisation de dispositifs semiconducteurs verticaux sur un substrat non nécessairement conducteur électrique dans tout son volume. Le substrat peut éventuellement posséder un puits thermique intégré. La fabrication de composants en structure verticale permet une réduction de la taille des composants. L'invention permet la fabrication de dispositifs semiconducteurs verticaux de faible résistance électrique du fait du remplacement du substrat massif par une couche mince semiconductrice. Elle rend possible l'intégration d'un laser sur une torche micro-usinée par l'intermédiaire d'une membrane qui assure un triple rôle : étanchéité, perméabilité aux électrons, substrat d' épitaxie pour le GaN.
The invention provides in particular the following advantages. It makes it possible to manufacture a semiconductor device in particular with a large gap, electronic or optoelectronic, on a low cost substrate, for example made of silicon, whose layer transfer, deep etching and metallization techniques are well mastered. It allows the integration of an electronic device on a monocrystalline membrane. It allows the creation of a vacuum-tight membrane, permeable to an electron beam focused on the rear face of the membrane, the front face of which supports one or more electronic components. It allows the production of vertical semiconductor devices on a substrate which is not necessarily electrically conductive throughout its volume. The substrate may optionally have an integrated heat sink. The manufacture of components in a vertical structure allows a reduction in the size of the components. The invention allows the manufacture of vertical semiconductor devices of low electrical resistance due to the replacement of the solid substrate by a thin semiconductor layer. It makes possible the integration of a laser on a micro-machined torch via a membrane which ensures a triple role: sealing, permeability to electrons, epitaxy substrate for GaN.