EP1226503A2 - Bus system for simultaneous handling of various memory access procedures with a system-on-chip solution - Google Patents
Bus system for simultaneous handling of various memory access procedures with a system-on-chip solutionInfo
- Publication number
- EP1226503A2 EP1226503A2 EP00981154A EP00981154A EP1226503A2 EP 1226503 A2 EP1226503 A2 EP 1226503A2 EP 00981154 A EP00981154 A EP 00981154A EP 00981154 A EP00981154 A EP 00981154A EP 1226503 A2 EP1226503 A2 EP 1226503A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- access
- data
- data processing
- users
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
The invention relates to a data processing device for transmitting, receiving, processing and storing of data, comprising at least one central unit (1a...1c), at least one send and receive unit (2) and a first and a second memory unit (3a, 3b). The at least one central unit (1a...1c) and the send and receive unit (2) are users of the memory units (3a...3b), whereby an access device (4) is arranged with each memory unit, to control the random, simultaneous access of the two users (1a...1c, 2), such that a simultaneous access to both memory devices is possible.
Description
Beschreibungdescription
Bus-System zur simultanen Bearbeitung verschiedener Speicher¬ zugriffe bei System-On-Chip-LosungenBus system for the simultaneous processing of different memory accesses at ¬ system-on-chip solutions
Die vorliegende Erfindung betrifft eine Datenverarbeitungs¬ vorrichtung zum Senden, Empfangen, Verarbeiten und Speichern von Daten, wie sie im Oberbegriff des beigefugten Anspruches 1 beschrieben ist.The present invention relates to a data processing ¬ apparatus for transmitting, receiving, processing and storing data, as described in the preamble of annexed claim 1.
Moderne elektronische Systeme werden aufgrund der technologischen Entwicklung immer kleiner. Bedingt durch diese Entwicklung werden inzwischen komplette elektronische Systeme auf einem Baustein (Chip) als sogenannte System-On-Chip-Lo- sung realisiert. Ein Beispiel hierf r ist ein Computersystem mit einem oder mehreren Prozessoren, mit einer oder mehreren Speichereinheiten, Ein- und Ausgabeeinheiten bzw. Sende- und Empfangseinheiten, externe Schnittstellen und einer Busstruktur zur Datenübertragung zwischen den einzelnen Komponenten.Modern electronic systems are getting smaller and smaller due to technological developments. As a result of this development, complete electronic systems are now being implemented on one component (chip) as a so-called system-on-chip solution. An example of this is a computer system with one or more processors, with one or more memory units, input and output units or transmitting and receiving units, external interfaces and a bus structure for data transmission between the individual components.
Bei diesen System-On-Chip-Losungen müssen sich z. B. Ein- und Ausgabekomponenten und ein oder mehrere Prozessoren die gleichen Ressourcen, wie einen oder mehrere Speichereinheiten und Schnittstellen teilen, was bei gleichzeitigen Zugriffen auf die Speichereinheiten bzw. Schnittstellen zu Engpassen bei der Datenübertragung durch die gemeinsame Busstruktur fuhrt.In these system-on-chip solutions z. B. input and output components and one or more processors share the same resources as one or more storage units and interfaces, which leads to bottlenecks in data transmission through the common bus structure with simultaneous access to the storage units or interfaces.
Beim Stand der Technik werden gleichzeitige Anfragen (d. h. Zugriffe) der Anwender (Prozessoren, Ein- und Ausgabeemhei- ten) auf gemeinsam genutzte Ressourcen (Speichereinheiten, externe Schnittstellen) , sequentiell, d. h. nacheinander abgearbeitet .In the prior art, simultaneous requests (i.e. access) by the user (processors, input and output units) for shared resources (storage units, external interfaces) are processed sequentially, i. H. processed one after the other.
Dazu ist z. B. zwischen den Anwendern und der Busstruktur ein sogenannter Bus-Sequenzer zwischengeschaltet, der die Auftrage (Zugriffsanforderungen) der Anwender zwischenspeichert und der Reihe nach abarbeitet.
Das hat den Nachteil, daß zum Teil erhebliche Wartezeiten beim Ausfuhren von Zugriffen von mehreren Anwendern auf die vorhandenen Ressourcen entstehen, auch wenn die Anwender auf verschiedene Ressourcen zugreifen.For this purpose, e.g. B. interposed between the users and the bus structure, a so-called bus sequencer, which temporarily stores the orders (access requests) of the users and processes them in sequence. This has the disadvantage that there are sometimes considerable waiting times when multiple users access the available resources, even if the users access different resources.
Die Aufgabe der vorliegenden Erfindung ist somit, eine Daten- verarbeitungsvorπchtung gemäß dem Oberbegriff des beigefug¬ ten Anspruches 1 bereitzustellen, die einen gleichzeitigen Zugriff von mehreren Anwendern auf unterschiedliche Speichervorrichtungen ermöglicht.The object of the present invention is thus a data verarbeitungsvorπchtung according to the preamble of claim 1 beigefug ¬ th provide that allows simultaneous access by multiple users to different memory devices.
Diese Aufgabe wird durch eine Datenverarbeitungsvorrichtung mit den Merkmalen des beigefugten Anspruches 1 gelost.This object is achieved by a data processing device having the features of the appended claim 1.
Gemäß der vorliegenden Erfindung steuert d e Zugriffssteue- rung den Zugriff der Anwender auf die Speichervorrichtungen derart, daß gleichzeitig zwei Anwender auf beide Speichervorrichtungen zugreifen können.According to the present invention, the access control controls the access of the users to the storage devices such that two users can access both storage devices at the same time.
Gegenseitige Blockierungen, die einen gleichzeitigen Zugriff von zwei Anwendern auf die vorhandenen Speichervorrichtungen verhindern, treten nur noch dann auf, wenn zwei Anwender gleichzeitig auf die gleiche Speichervorrichtung zugreifen wollen.Mutual blocks that prevent simultaneous access by two users to the existing storage devices only occur when two users want to access the same storage device at the same time.
Durch die parallele Nutzung der vorhandenen Speichervorrichtungen entsteht eine deutliche Leistungssteigerung der gesamten erfmdungsgemaßen Datenverarbeitungsvorrichtung gegenüber einer Datenverarbeitungsvorrichtung mit einem herkömmlichen Bussystem.The parallel use of the existing storage devices results in a significant increase in performance of the entire data processing device according to the invention compared to a data processing device with a conventional bus system.
Die vorliegende Erfindung laßt sich auch auf Systemen anwenden, die über mehr als zwei Speichervorrichtungen und mehr als zwei Anwendern, wie Prozessoren und andere Hardwarekomponenten, die direkt auf die Speichervorrichtung zugreifen können, wie Sende- bzw. Empfangsvorrichtung. In diesem Fall
erlaubt die erfmdungsgemaße Zugriffsvorrichtung den gleich¬ zeitigen Zugriff von mehr als zwei Anwendern auf die vorhan¬ denen Speichervorrichtungen, solange nicht zwei Anwender gleichzeitig auf die gleiche Speichervorrichtung zugreifen wollen.The present invention is also applicable to systems that have more than two storage devices and more than two users, such as processors and other hardware components that can directly access the storage device, such as a transceiver. In this case the erfmdungsgemaße access device allows equal ¬ simultaneous access of more than two users to the EXISTING ¬ which storage devices unless want to access two simultaneous users on the same storage device.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Un- teranspruchen 2 bis 11 angegeben.Advantageous refinements of the invention are specified in subclaims 2 to 11.
Gemäß der vorliegenden Erfindung wird der Zugriff der Anwen¬ der auf die einzelnen Speichervorrichtungen durch die Zugriffsvorπchtung gesteuert, indem sie die Anfragen der Anwender, die einen entsprechenden Zugriffswunsch anzeigen, zur jeweiligen Speichervorrichtung weiterleitet.According to the present invention, the access of the appli is controlled ¬ of the individual memory devices through the Zugriffsvorπchtung by, forwards the requests from the user indicating a corresponding access request to the respective memory device.
Der Zugriff auf die einzelnen Speichervorrichtungen wird von Zugriffssteuerungen gesteuert, wobei für jede Speichervorrichtung eine Zugriffssteuerung vorhanden ist. Das hat den Vorteil, daß für jede Speichervorrichtung eigene Zugriffs- parameter eingestellt werden können, wie z. B. Schreibschutz, Fehlererkennung, kurzzeitiges Sperren gegen Zugriffe, Inter- ruptunterstutzung usw. Die Zugriffssteuerungen sind Bestandteil der Zugriffsvorrichtung.Access to the individual storage devices is controlled by access controls, with an access control being available for each storage device. This has the advantage that separate access parameters can be set for each storage device, such as. B. write protection, error detection, brief blocking against access, interrupt support, etc. The access controls are part of the access device.
Die Weiterleitung von Anfragen der Anwender zu den entsprechenden Speichervorrichtungen bzw. deren Zugriffssteuerungen erfolgt von Identifizierungsvorrichtungen, wobei für jeden Anwender eine Identifizierungsvorrichtung vorhanden ist. Die Identifizierungsvorrichtung ermittelt anhand der m der An- frage für einen Speicherzugriff enthaltenen Speicheraddresse die entsprechende Speichervorrichtung bzw. deren Zugriffssteuerung. Nachdem die Zugriffssteuerung ermittelt wurde, auf deren Speichervorrichtung zugegriffen werden soll, wird die Anfrage an die entsprechende Zugriffssteuerung weitergelei- tet; die m der Speichervorrichtung enthaltenen Daten werden somit ausgelesen und umgekehrt an den anfragenden Anwender weitergeleitet .
Gemäß der vorliegenden Erfindung erfolgt somit die Auswahl der Speichervorrichtung durch die Zugriffsvorrichtung. Der Anwender selbst muß die einzelnen Speichervorrichtungen nicht unterscheiden.Inquiries from the users to the corresponding storage devices or their access controls are forwarded by identification devices, with an identification device being available for each user. The identification device uses the memory address contained in the request for a memory access to determine the corresponding memory device or its access control. After the access control whose storage device is to be accessed has been determined, the request is forwarded to the corresponding access control; the data contained in the storage device are thus read out and, conversely, passed on to the requesting user. Gem ä ß of the present invention is thus the selection of the storage device through the access device. The user himself does not have to distinguish between the individual storage devices.
Um einen simultanen bzw. parallelen Zugriff der Anwender auf mehrere Speichervorrichtungen zu ermöglichen, ist es erforderlich, daß die jeweiligen Zugriffssteuerungen unabhängig voneinander arbeiten, d. h. auch daß diese Vorrichtungen m der Zugriffsvorrichtung getrennt voneinander aufgebaut sind. Das gleiche gilt auch für die Identifizierungsvorrichtungen.In order to enable simultaneous or parallel access by the user to a plurality of storage devices, it is necessary that the respective access controls work independently of one another, i. H. also that these devices of the access device are constructed separately from one another. The same applies to the identification devices.
Gemäß der vorliegenden Erfindung sind die Speichervorπch- tungen so ausgebildet, daß m ihnen Daten mit jeweils unterschiedlichen Anwendungszwecken gespeichert werden. So können die Daten bedarfsgerecht aufgeteilt werden, z. B. m kleinere Datenbestande, die sehr schnell verfugbar sein müssen und größere Datenmengen, die auf externen Speichervorrichtungen abgelegt werden und z.B. von der erfmdungsgemaßen Datenverarbeitungsvorrichtung und weiteren Anwendern, wie externe Mikroprozessoren, benutzt werden.According to the present invention, the storage devices are designed in such a way that data are stored for them with different purposes in each case. So the data can be divided as needed, e.g. B. m smaller amounts of data that must be available very quickly and larger amounts of data that are stored on external storage devices and e.g. by the data processing device according to the invention and other users, such as external microprocessors.
Besonders vorteilhaft ist diese Aufteilung der Speichervor- richtungen, wenn die erf dungsgemaße Datenverarbeitungsvorrichtung auf einem Baustein als sogenannte System-On-Chip-Lo- sung realisiert wird. Dabei ist aus Platzgrunden auf dem Baustein eine kleine, sehr schnelle Speichervorrichtung vorhanden, die z. B. für die Behandlung von Daten benotigt wird, die Echtzeit verarbeitet werden müssen. Für größere Datenmengen wird an den Baustein über eine eigene Speicher- schnittstelle eine weitere Speichervorrichtung angeschlossen.This division of the memory devices is particularly advantageous if the data processing device according to the invention is implemented on a module as a so-called system-on-chip solution. For reasons of space, a small, very fast storage device is present on the module, which, for. B. is required for the treatment of data that need to be processed in real time. For larger amounts of data, a further memory device is connected to the module via its own memory interface.
An dem Baustein ist eine weitere Schnittstelle (sogenannte Master/Slave-Schnittstelle) vorhanden, über die sowohl weitere Anwender (z. B. Zentraleinheiten) der erfmdungsgemaßen Datenverarbeitungsvorrichtung als auch weitere Speichervor-
richtungen (z. B. zentraler Arbeitsspeicher, Random Access Memory) angeschlossen sind.There is an additional interface (so-called master / slave interface) on the module, via which both other users (e.g. central units) of the data processing device according to the invention and further storage devices directions (e.g. central memory, random access memory) are connected.
So laßt sich an diese Schnittstelle ein eigenes Mikrocompu- tersystem mit einer Zentraleinheit und einer Speichervor¬ richtung anschließen, über die beispielsweise ein Betriebssy¬ stem in die erfmdungsgemaße Datenverarbeitungsvorrichtung geladen wird. Diese Schnittstelle laßt sich aber auch verwen¬ den, um Daten mit anderen Bausteinen auszutauschen, die z. B. eine Redundanz zur erfmdungsgemaßen Datenverarbeitungsvorrichtung bilden.So let at this interface a private Mikrocompu- tersystem with a central unit and a Speichervor ¬ directionally connect, is charged through the example, a Betriebssy ¬ stem into the erfmdungsgemaße data processing device. But this interface also let USAGE ¬ to exchange data with other devices to exchange that for. B. form a redundancy to the inventive data processing device.
Dadurch, daß die Zugriffsvorrichtung erfmdungsgemaß m eine Vorstufe (Identif zierungsvorrichtung) und verschiedene Zu- griffssteuerungen aufgeteilt ist, wird ein problemloser, blockierungsfreier Anschluß einer Master/Slave-Schnittstelle (z. B. PCI-Interface) ermöglicht. Der Ansteuerungsemheit für externe Zugriffe wird dabei wie den internen Speichervorrichtungen eine eigene Zugriffssteuerung zugewiesen. Der Anforde- rungsemheit von externen Zugriffen wird eine eigene Identifizierungsvorrichtung zugewiesen. Durch diese Trennung der Zugriffspfade von Master- und Slave-Schnittstelle wird die sogenannte "Dead-Lock-Situation" vermieden, durch die eine Blockierung dieser Schnittstelle auftreten kann.The fact that the access device according to the invention is divided into a preliminary stage (identification device) and various access controls enables a problem-free, non-blocking connection of a master / slave interface (eg PCI interface). The control unit for external accesses, like the internal storage devices, is assigned its own access control. A separate identification device is assigned to the requirement unit of external access. This separation of the access paths from the master and slave interface avoids the so-called "dead lock situation", which can block this interface.
Die vorliegende Erfindung wird nachfolgend anhand von bevorzugten Ausfuhrungsbeispielen unter Bezug auf die beigefugten Figuren naher erläutert, m denen zeigen:The present invention is explained in more detail below on the basis of preferred exemplary embodiments with reference to the attached figures, in which:
Figur 1 zeigt den Aufbau der erfmdungsgemaßen Datenverarbeitungsvorrichtung als System-On-Chip-Losung,FIG. 1 shows the structure of the data processing device according to the invention as a system-on-chip solution,
Figur 2 zeigt den detaillierten Aufbau der erfmdungsgemaßen Zugriffsvorrichtung.
Figur 1 zeigt die Anwendung der erfmdungsgemaßen Zugriffs¬ vorrichtung 4 einem Baustein 7 der Firma Siemens AG, dem Protokoll-Koprozessor ATM300.FIG. 2 shows the detailed structure of the access device according to the invention. Figure 1 shows the application of the inventive access system 4 ¬ a block 7 of the company Siemens AG, the protocol coprocessor ATM300.
Der ATM300-Baustem 7 wird m Vermittlungsknoten von Sprach- und Datenubertragungsnetzen zum Zerlegen und Zusammensetzen von Daten eingesetzt und bietet eine Protokollunterstutzung, d. h. die Daten werden m Abhängigkeit von ihren Parametern verarbeitet .The ATM300 module 7 is used in the switching nodes of voice and data transmission networks for decomposing and assembling data and offers protocol support, i. H. the data are processed depending on their parameters.
Wie in Figur 1 zu sehen ist, greifen die Prozessoren la...lc und die Sende- und Empfangsvorrichtung 2 über die Zu¬ griffsvorrichtung 4 auf die Speichervorrichtungen 3a, 3b, 3c zu. Bei herkömmlichen Bussystemen werden gleichzeitige Zu- griffe von zwei oder mehr Anwendern la...lc, 2 auf mehrere unterschiedliche Speichervorrichtungen der Reihe nach abgearbeitet.As can be seen in Figure 1, grip the processors la lc ... and the transmitting and receiving apparatus 2 to the memory devices 3a, 3b, 3c to the handle device to ¬. 4 In conventional bus systems, simultaneous accesses by two or more users la ... lc, 2 to several different storage devices are processed in sequence.
Gemäß der vorliegenden Erfindung können zwei oder mehr An- wender la...lc, 2 gleichzeitig auf entsprechend viele, unterschiedliche Speichervorrichtungen 3a...3c zugreifen. Beim gleichzeitigen Zugreifen von zwei Anwendern la...lc, 2 auf eine einzige Speichervorrichtung 3a...3c werden die Anfragen sequentiell, d. h. nacheinander abgearbeitet.According to the present invention, two or more users la ... lc, 2 can simultaneously access a correspondingly large number of different storage devices 3a ... 3c. When two users la ... lc, 2 access a single storage device 3a ... 3c at the same time, the requests are sequential, i. H. processed one after the other.
Alle Verbindungen zwischen den Bausteinen sind bidirektional, d. h. die Daten können m beide Richtungen übertragen werden. Die Pfeile zeigen die Master/Slave-Beziehung zwischen den einzelnen Komponenten, z. B. zwischen den Zentraleinheiten la...lc (Master) und der Zugriffsvorrichtung 4 (Slave) . DieAll connections between the building blocks are bidirectional, i. H. the data can be transmitted in both directions. The arrows show the master / slave relationship between the individual components, e.g. B. between the central units la ... lc (master) and the access device 4 (slave). The
Anforderungen erfolgen m dem Fall von den Anwendern, die die Zugriffsvorrichtung 4 ansprechen, um auf eine Speichervorrichtung zuzugreifen usw.In the case, requests are made by the users who address the access device 4 in order to access a storage device, etc.
Die Daten der Anwender werden je nach Anwendungszweck auf verschiedene Speichervorrichtungen 3a...3c aufgeteilt, wobei sich die Speichervorrichtungen 3a...3c hinsichtlich Große und
Verarbeitungsgeschwindigkeit unterscheiden. So werden z. B. Daten, die m Echtzeit verarbeitet werden müssen, auf der er¬ sten Speichervorrichtung 3a zwischengespeichert, die sich auf dem Baustein 7 befindet.The data of the users are divided into different storage devices 3a ... 3c depending on the application, the storage devices 3a ... 3c differing in size and Differentiate processing speed. So z. B. data that must be processed in real time, temporarily stored on the ¬ first storage device 3a, which is located on the block 7.
Diese Speichervorrichtung 3a hat, da sie sich direkt auf dem Baustein 7 befindet, sehr kurze Zugriffszeiten, d. h. sie ist sehr schnell. Jedoch ist die Speicherkapazität relativ klein. Deshalb werden größere Datenmengen, die eine weniger hohe Verarbeitungsgeschwindigkeit benotigen, m der zweiten Spei¬ chervorrichtung 3b abgespeichert. Für die zweite Speichervor¬ richtung 3b, die sich außerhalb vom Baustein 7 befindet, ist auf dem Baustein 7 eine Speicherschnittstelle 10 vorhanden.This storage device 3a, since it is located directly on the module 7, has very short access times, ie it is very fast. However, the storage capacity is relatively small. Therefore, larger amounts of data who needed a less high processing speed m of the second SpeI ¬ chervorrichtung 3b stored. For the second Speichervor ¬ direction 3b, which is located outside of the block 7, is present on the block 7, a memory interface 10 degrees.
Im weiteren wird von dem Baustein 7 eine sogenannte Ma- ster/Slave-Schnittstelle 8 (z. B. PCI-Interface, Peπpheral Component Interconnect ) unterstutzt. Das bedeutet, daß über diese Schnittstelle 8 sowohl Anwender (z. B. ein Mikroprozessor 9) auf den Baustein 7 zugreifen, als auch Ressourcen (z. B. weitere Speichervorrichtungen 3c) durch den Baustein 7 angesprochen werden können.In addition, the module 7 supports a so-called master / slave interface 8 (eg PCI interface, pherpheral component interconnect). This means that users (eg a microprocessor 9) can access the module 7 via this interface 8 and resources (eg further memory devices 3c) can be addressed by the module 7.
Da sowohl der Mikroprozessor 9 als auch der Baustein 7 über eine externe Zugriffssteuerung 11 auf die Speichereinheit 3c zugreifen können, bildet sie die Schnittstelle zwischen Hardware und Software. Die Zugriffszeit ist aufgrund der externen Zugriffssteuerung entsprechend langsam.Since both the microprocessor 9 and the module 7 can access the memory unit 3c via an external access control 11, it forms the interface between hardware and software. The access time is correspondingly slow due to the external access control.
Über die Schnittstelle 8 kann die Zentraleinheit 9 über die externe Zugriffssteuerung 11 auch auf den Baustein 7 zugreifen. So kann z. B. beim Einschalten des gesamten Systems ein Betriebssystem oder sonstige Software von der Speichervorrichtung 3c m den Baustein 7 geladen werden.The central unit 9 can also access the module 7 via the interface 8 via the external access control 11. So z. B. when the entire system is switched on, an operating system or other software can be loaded from the storage device 3c m the module 7.
Anhand von Figur 2 wird nachfolgend das Funktionsprinzip der erfmdungsgemaßen Zugriffsvorrichtung 4 naher erläutert.
Die Zugriffsvorrichtung 4 besteht im wesentlichen aus einer Vorstufe, den Identifizierungsvorrichtungen 6a...6n (soge¬ nannte Arbiter Identifier) und den Zugriffssteuerungen 5a...5c (sogenannte Ziel-Arbiter).The functional principle of the access device 4 according to the invention is explained in more detail below with reference to FIG. 2. The access device 4 essentially consists of a preliminary stage, the identification devices 6a ... 6n (so-called arbiter ¬ Identifier) and access controllers 5a ... 5c (so-called target arbiter).
Für jeden Anwender, wie Zentraleinheiten la...lc, Sende- und Empfangsvorrichtung 2 und Master/Slave-Schnittstelle 8 steht dabei em Arbiter Identifier 6a...6n, jeder Ressource (Spei¬ chervorrichtungen, Master/Slave-Schnittstelle) steht em Ziel-Arbiter 5a...5c zur Verfugung.For each user, as central processing units la ... lc, transmitting and receiving means 2 and master / slave interface 8 stands em arbiter Identifier 6a ... 6n, each resource (SpeI ¬ chervorrichtungen, master / slave interface) em Target arbiters 5a ... 5c are available.
Der jeweilige Arbiter Identifier 6a...6n ermittelt mit Hilfe der angelegten Adresse die Ausgabe-Ressourcen (Speichervorrichtungen) für den geforderten Bus-Zyklus. Da sich diese Vorstufe (Arbiter Identifier) ausschließlich auf die Ermittlung des Ziel-Arbiters (5a...5c) beschrankt, kann die erforderliche Logik relativ gering gehalten und bei vertretbarem Gatteraufwand für jeden Anwender mstanziert (aufgebaut) werden. Dadurch ist eine unabhängige und parallele Auftragser- mittlung für alle Anwender gewahrleistet, selbst dann, wenn das Bussystem (erfmdungsgemaße Zugriffsvorrichtung 4) bereits anderweitig belegt ist.The respective arbiter identifier 6a ... 6n uses the address created to determine the output resources (storage devices) for the required bus cycle. Since this preliminary stage (arbiter identifier) is limited solely to the determination of the target arbiter (5a ... 5c), the required logic can be kept relatively low and can be manned (set up) for every user with reasonable gate effort. This ensures independent and parallel order determination for all users, even if the bus system (access device 4 according to the invention) is already occupied in some other way.
Die Zugriffswunsche der Anwender werden durch den jeweiligen Arbiter Identifier an die entsprechenden Ziel-ArbiterThe access requests of the users are made by the respective arbiter identifier to the corresponding target arbiter
5a...5c weitergeleitet . Jeder Ziel-Arbiter verwaltet eine Speichervorrichtung 3a...3c und arbeitet unabhängig von den anderen Ziel-Arbitern. In Verbindung mit den ebenfalls unabhängig voneinander arbeitenden Arbiter Identifiern wird da- durch em simultaner Zugriff auf verschiedene Speichervorrichtung ermöglicht.5a ... 5c forwarded. Each target arbiter manages a storage device 3a ... 3c and operates independently of the other target arbiters. In conjunction with the arbiter identifiers, which also work independently of one another, this enables simultaneous access to different storage devices.
Die einzelnen Ziel-Arbiter 5a...5c können dabei individuelle, von den Erfordernissen der jeweiligen Speichervorrichtung 3a...3c abhängenden Aufgaben erfüllen, wie z. B. Schreibschutz, Fehlererkennung, Interruptbehandlung.
Weiterhin sind in der Speichervorrichtung 3a Register vorhanden, auf die einzelne Anwender über eine direkte Verbindung zugreifen können.The individual target arbiters 5a ... 5c can perform individual tasks depending on the requirements of the respective storage device 3a ... 3c, such as B. write protection, error detection, interrupt handling. Furthermore, registers are present in the storage device 3a, which individual users can access via a direct connection.
Durch den modularen Aufbau des Bussystemes durch eine Aufteilung des Bussystemes in Arbiter Identifiern und Ziel-Arbiter wird eine flexible Anpassung an entsprechende Rahmenbedingungen ermöglicht. Um die Leistung der erfindungsgemäßen Datenverarbeitungsvorrichtung zu erhöhen, kann die Zahl der Ziel-Arbiter mit relativ geringem Aufwand erhöht werden. Die optimale Anzahl der Ziel-Arbiter ergibt sich aus einer Abwägung zwischen Leistung und erforderlichem Gatter-Aufwand.
The modular structure of the bus system by dividing the bus system into arbiter identifiers and target arbiters enables flexible adaptation to the relevant framework conditions. In order to increase the performance of the data processing device according to the invention, the number of target arbiters can be increased with relatively little effort. The optimal number of target arbiters results from a trade-off between performance and required gate effort.
Claims
1. Datenverarbeitungsvorrichtung zum Senden, Empfangen, Ver¬ arbeiten und Speichern von Daten mit mindestens einer Zentraleinheit (la...lc) zum Verarbeiten der Daten, mindestens einer Sende- und Empfangsvorrichtung (2) zum Sen¬ den und Empfangen von Daten, und einer ersten und einer zweiten Speichervorrichtung (3a, 3b) zum Speichern von Daten, wobei die mindestens eine Zentraleinheit (la...lc) und die Sende- und Empfangsvorrichtung (2) Anwender der Speichervorrichtungen (3a, 3b) sind, indem sie zum Lesen und Schreiben von Daten auf die Speichervorrichtungen (3a, 3b) zugreifen, gekennzeichnet durch eine Zugriffsvorrichtung (4) zur Steuerung eines wahlfreien, simultanen Zugriffs der Anwender (la...lc, 2) auf jeweils eine Speichervorrichtung (3a, 3b) , so daß ein gleichzeitiger Zugriff auf die beiden Speichervorrichtungen ermöglicht ist.1. Data processing apparatus for sending, receiving, United ¬ work and storing data with at least one central processing unit (la ... lc) for processing the data, at least one transmitting and receiving device (2) for Sen ¬ and receiving data, and a first and a second storage device (3a, 3b) for storing data, the at least one central processing unit (la ... lc) and the transmitting and receiving device (2) being users of the storage devices (3a, 3b) by using the Reading and writing of data to access the storage devices (3a, 3b), characterized by an access device (4) for controlling an optional, simultaneous access by the users (la ... lc, 2) to a respective storage device (3a, 3b), so that simultaneous access to the two storage devices is made possible.
2. Datenverarbeitungsvorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Zugriffsvorrichtung (4) Zugriffe der Anwender (la...lc, 2) zur jeweiligen Speichervorrichtung (3a, 3b) wei- terleitet.2. Data processing device according to claim 1, characterized in that the access device (4) forwards access by the user (la ... lc, 2) to the respective storage device (3a, 3b).
3. Datenverarbeitungsvorrichtung gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Zugriffsvorrichtung (4) für jede Speichervorrich- tung (3a, 3b) jeweils eine Zugriffssteuerung (5a, 5b) enthalten ist, die den Zugriff der Anwender (la...lc, 2) auf die jeweilige Speichervorrichtung (3a, 3b) steuert.3. Data processing device according to claim 1 or 2, characterized in that in the access device (4) for each storage device (3a, 3b) in each case an access control (5a, 5b) is included, which the access of the users (la ... lc, 2) controls the respective storage device (3a, 3b).
4. Datenverarbeitungsvorrichtung gemäß Anspruch 3, dadurch gekennzeichnet, daß die Zugriffssteuerungen (5a, 5b) unabhängig voneinander arbeiten. 4. Data processing device according to claim 3, characterized in that the access controls (5a, 5b) operate independently of one another.
5. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 15. Data processing device according to one of claims 1
dadurch gekennzeichnet, daß m der Zugriffsvorrichtung (4) für jeden Anwender eine Identifizierungsvorrichtung (6a...6n) vorhanden ist, die eine Identifizierung und Weiterleitung von Zugriffen der Anwender (la...lc, 2) zu der entsprechenden Zugriffssteuerung (5a, 5b) vornimmt .characterized in that in the access device (4) there is an identification device (6a ... 6n) for each user which identifies and forwards accesses by the users (la ... lc, 2) to the corresponding access control (5a, 5b).
6. Datenverarbeitungsvorrichtung gemäß Anspruch 5, dadurch gekennzeichnet, daß die Identifizierungsvorrichtungen (6a...6n) unabhängig voneinander arbeiten.6. Data processing device according to claim 5, characterized in that the identification devices (6a ... 6n) operate independently of one another.
7. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 17. Data processing device according to one of claims 1
dadurch gekennzeichnet, daß die Speichervorrichtungen (3a) die Daten m Abhängigkeit von ihrem Anwendungs weck auf die einzelnen Speichervorrichtungen (3a, 3b) abspeichern, wobei sich die Speichervorrichtungen (3a, 3b) bezuglich Zugriffsgeschwmdigkeit und der zu speichernden Menge der Daten unterscheiden.characterized in that the storage devices (3a) store the data as a function of their application to the individual storage devices (3a, 3b), the storage devices (3a, 3b) differing in terms of access speed and the amount of data to be stored.
8. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 18. Data processing device according to one of claims 1
dadurch gekennzeichnet, daß sie auf einem Baustein (7) als System-On-Chip-Losung mit einer internen (3a) und einer externen (3b) Speichervorrich- tung realisiert wird.characterized in that it is implemented on a module (7) as a system-on-chip solution with an internal (3a) and an external (3b) memory device.
9. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß eine Schnittstelle (8) vorhanden ist, an die eine dritte Speichervorrichtung (3c) angeschlossen ist. 9. Data processing device according to one of claims 1 to 8, characterized in that an interface (8) is present, to which a third storage device (3c) is connected.
10. Datenverarbeitungsvorrichtung gemäß Anspruch 9, dadurch gekennzeichnet, daß an die Schnittstelle (8) und die dritte Speichervorrichtung (3c) ein weiterer Anwender (9) angeschlossen ist.10. Data processing device according to claim 9, characterized in that a further user (9) is connected to the interface (8) and the third storage device (3c).
11. Datenverarbeitungsvorrichtung gemäß Anspruch 10, dadurch gekennzeichnet, daß der weitere Anwender (9) ein Mikroprozessor (9) ist, der mit der dritten Speichervorrichtung (3c) ein Mikrocomputer- System bildet. 11. Data processing device according to claim 10, characterized in that the further user (9) is a microprocessor (9) which forms a microcomputer system with the third storage device (3c).
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19952543 | 1999-11-02 | ||
| DE19952543 | 1999-11-02 | ||
| PCT/DE2000/003765 WO2001033363A2 (en) | 1999-11-02 | 2000-10-25 | Bus system for simultaneous handling of various memory access procedures with a system-on-chip solution |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1226503A2 true EP1226503A2 (en) | 2002-07-31 |
Family
ID=7927564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP00981154A Withdrawn EP1226503A2 (en) | 1999-11-02 | 2000-10-25 | Bus system for simultaneous handling of various memory access procedures with a system-on-chip solution |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1226503A2 (en) |
| WO (1) | WO2001033363A2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590304A (en) * | 1994-06-13 | 1996-12-31 | Covex Computer Corporation | Circuits, systems and methods for preventing queue overflow in data processing systems |
| US6006296A (en) * | 1997-05-16 | 1999-12-21 | Unisys Corporation | Scalable memory controller |
| US6038646A (en) * | 1998-01-23 | 2000-03-14 | Sun Microsystems, Inc. | Method and apparatus for enforcing ordered execution of reads and writes across a memory interface |
-
2000
- 2000-10-25 WO PCT/DE2000/003765 patent/WO2001033363A2/en not_active Application Discontinuation
- 2000-10-25 EP EP00981154A patent/EP1226503A2/en not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| See references of WO0133363A3 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001033363A3 (en) | 2001-12-13 |
| WO2001033363A2 (en) | 2001-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69233655T2 (en) | Microprocessor architecture with the possibility to support several different processors | |
| DE69736872T2 (en) | Data processing system | |
| DE69919137T2 (en) | DATA STORAGE SYSTEM | |
| DE3938018C3 (en) | Information processing system and method for determining its configuration | |
| EP0006164B1 (en) | Multiprocessor system with jointly usable storages | |
| DE3606211A1 (en) | MULTIPROCESSOR COMPUTER SYSTEM | |
| CH634940A5 (en) | Channel-adapter arrangement | |
| DE3642324A1 (en) | MULTIPROCESSOR SYSTEM WITH PROCESSOR ACCESS CONTROL | |
| DE3810231A1 (en) | DIGITAL CALCULATOR WITH PROGRAMMABLE DMA CONTROL | |
| DE3049774C2 (en) | ||
| EP0062141B1 (en) | Circuit arrangement for entering control commands into a microcomputer system | |
| DE102004013635B4 (en) | Method for allocating bus access rights in multimaster bus systems, and multimaster bus system for carrying out the method | |
| EP0739509B1 (en) | Arrangement with master and slave units | |
| DE102006009034B3 (en) | Bus system method for operating a bus system has transmission channels for linking masters and slaves to each other and linking each master to an arbiter | |
| DE3338341A1 (en) | MULTIPLE BUS ARRANGEMENT FOR CONNECTING PROCESSORS AND STORAGE IN A MULTIPROCESSOR SYSTEM | |
| DE3247083A1 (en) | MULTI-PROCESSOR SYSTEM | |
| EP1226503A2 (en) | Bus system for simultaneous handling of various memory access procedures with a system-on-chip solution | |
| EP0193096A2 (en) | Interface device | |
| DE2217609A1 (en) | Access unit for data processing systems | |
| EP1308846A1 (en) | Data Transfer Device | |
| DE2900380C2 (en) | ||
| DE60103221T2 (en) | Device and method for signal group transmission between digital signal processors in a digital signal processing unit | |
| DE19952545C2 (en) | Synchronization of data from redundant storage devices | |
| DE3325791A1 (en) | Circuit arrangement for peripheral units which work with a central control device | |
| EP0349905B1 (en) | Priority selection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20020404 |
|
| AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE |
|
| GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
| RBV | Designated contracting states (corrected) |
Designated state(s): DE FR GB |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20040921 |