EP0295277A1 - Television receiver with a micro-computer controlled operating part and a switching network part - Google Patents
Television receiver with a micro-computer controlled operating part and a switching network partInfo
- Publication number
- EP0295277A1 EP0295277A1 EP88900219A EP88900219A EP0295277A1 EP 0295277 A1 EP0295277 A1 EP 0295277A1 EP 88900219 A EP88900219 A EP 88900219A EP 88900219 A EP88900219 A EP 88900219A EP 0295277 A1 EP0295277 A1 EP 0295277A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- signal
- power supply
- receiver according
- switching power
- television receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Abstract
PCT No. PCT/EP87/00741 Sec. 371 Date Oct. 17, 1988 Sec. 102(e) Date Oct. 17, 1988 PCT Filed Nov. 28, 1987 PCT Pub. No. WO88/04504 PCT Pub. Date Jun. 16, 1988.A television receiver in which a microcomputer controls an operating part, and a clock generator for the microcomputer is synchronized by synchronization pulses in the television signal transmitted to the receiver. The clock generator is also in the form of a control generator for a switching network part and for the deflection stages of the television receiver. The signal from the clock generator is divided and processed by a pulse-width modulator. This pulse-width modulator emits a control signal for controlling the switching network part.
Description
Fernsehempfänger mit einem mikroprozessorgesteuerten Bedienteil und mit einem Schaltnetzteil. TV receiver with a microprocessor-controlled control unit and with a switching power supply.
Die Erfindung betrifft einen Fernsehempfänger mit einem Bedienteil, das von einem Mikroprozessor gesteuert wird sowie mit einem Schaltnetzteil und Ablenkstufen. Sowohl der Mikroprozessor als auch das Schaltnetzteil und die Ablenkstufen benötigen ein Taktsignal, mit dem der Mikroprozessor nach festgelegten Arbeitszyklen ein Programm abarbeitet bzw. mit dem das oft als Sperrwandler ausgebildete Schaltnetzteil zumeist mit Zeilenfrequenz oder einem Vielfachen davon getaktet wird und die Ablenkstufen mit den aus diesen aufbereiteten Steuersignalen versorgt werden. Für den Mikroprozessor benötigt man zur Erzeugung der Taktfrequenz einen quarzstabilen Oszillator, der eine Frequenz von z.B. 4 MHz abgibt. Für das Schaltnetzteil wird mitunter ein Oszillator mit einem Keramikschwinger, der z.B. eine Frequenz von 500 KHz abgibt, verwendet. Auch RC- oder LC-Oszillatoren sind anwendbar. Durch Teilung dieser Frequenz ergibt sich die Zeilenfrequenz, die auch zur Steuerung der Horizontalablenkstufe und Vertikalablenkstufe dient.The invention relates to a television receiver with a control unit which is controlled by a microprocessor and with a switching power supply and deflection stages. Both the microprocessor and the switched-mode power supply and the deflection stages require a clock signal with which the microprocessor processes a program after defined work cycles or with which the switched-mode power supply, which is often designed as a flyback converter, is usually clocked at a line frequency or a multiple thereof, and the deflection stages with these prepared control signals are supplied. For the microprocessor you need a quartz-stable oscillator to generate the clock frequency, Emits 4 MHz. An oscillator with a ceramic oscillator, which e.g. emits a frequency of 500 kHz. RC or LC oscillators can also be used. Dividing this frequency results in the line frequency which also serves to control the horizontal deflection stage and vertical deflection stage.
Der Erfindung liegt die Aufgabe zugrunde, den Aufwand für die Ansteuerung von Schaltnetzteil und Ablenkstufen sowie zur Takterzeugung für den Mikroprozessor zu verringern. Diese Aufgabe wird durch die im Patenanspruch angegebene Erfindung gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Nachstehend wird die Erfindung an einem Ausführungsbeispiel mit Hilfe der Zeichnung erläutert.The invention has for its object to reduce the effort for the control of switching power supply and deflection stages and for clock generation for the microprocessor. This object is achieved by the invention specified in the patent claim. Further advantageous embodiments of the invention result from the subclaims. The invention is explained below using an exemplary embodiment with the aid of the drawing.
Die Figur stellt die für die Erfindung wesentlichen Schaltungsteile in einem Blockschaltbild dar.The figure shows the circuit parts essential for the invention in a block diagram.
Mit 16 ist ein Mikroprozessor gekennzeichnet, welcher in einem Fernsehempfänger unter anderem die von einem Detektor 2 empfangenen Fernsteuersignale zu Steuersignalen umformt, die über Digital-AnaLog-Wandler 3 zu analogen Steuersignalen A gebildet werden, oder die über eine BUS-Leitung zur Steuerung von Bedienfunktionen verwendet werden, über eine digitale oder analoge Anzeige 4 können Einstellwerte angezeigt werden. Der Mikroprozessor 16 z.B. der Type HD 404918P-der Firma HITACHI benötigt ein Clock-Signal entsprechend seiner Arbeitsfrequenz, das hier über einen spannungsgesteuerten Oszillator (VCO) erzeugt wird und dem Mikroprozessor 16 zugeführt wird. Die Erzeugung der Clock-Frequenz geschieht in dem gezeigten Ausführungsbeispiel in bekannter PLL-Technik, indem diese über einen Frequenzteiler 6 in einer Phasenvergleichsstufe 7 mit einer Referenzfrequenz verglichen wird. In dem Fernsehempfänger befindet sich auch mindestens ein in Frequenz und Phase synchronisierter Oszillator, der die Signale zur Steuerung des Schaltnetzteils 8 und für die Zei lenablenkung und gegebenenfalls für die Vertikallogik 12 erzeugt. Die Vertikallogik 12 kann z.B. in Form einer Count-down-SchaItung aufgebaut sein. Eine derartige Vertikallogik ist z.B. in der DE-PS 31 27 493 ausführlich beschrieben. Erfindungsgemäß wird der dafür notwendige gesonderte Oszillator eingespart, indem der Clock-Oszillator 5 des Mikroprozessors 16 mit zur Steuerung des Schaltnetzteils 8 und der Ablenkstufen 10 und 11 herangezogen wird. Hierzu wird der Clock-OsziIlator 5 mit der Zeilenfrequenz des Fernsehsignals FBAS synchronisiert. Das FBAS-Signal gelangt über ein Amplitudensieb 9 an die Phasenvergleichsstufe 7 des PLL-Kreises, so daß die durch den Frequenzteiler 6 geteilte Frequenz des Oszillators 5 auf die Zeilenfrequenz des FBAS-Signals einrastet.
Aus diesem zeilenfrequenten Signal wird in einer Schaltung 17 ein zeilenfrequentes Sägezahnsignal geformt. Dieses Sägezahnsignal gelangt auf einen Eingang eines Pulsbreitenmodulators 15. An einen anderen Eingang des Pulsbreitenmodulators 15 ist die Ist-Information Uist aus dem Schaltnetzteil 8 gelegt, so daß in Abhängigkeit von dieser Ist-Information ein pulsbreitenmoduliertes Signal für die Ansteuerung des Schaltnetzteils 8 entsteht.16 is a microprocessor which, in a television receiver, converts, among other things, the remote control signals received by a detector 2 into control signals, which are formed via digital AnaLog converters 3 into analog control signals A, or via a BUS line for controlling operating functions setting values can be displayed via a digital or analog display 4. The microprocessor 16, for example of the HD 404918P type from HITACHI, requires a clock signal corresponding to its operating frequency, which is generated here via a voltage-controlled oscillator (VCO) and is supplied to the microprocessor 16. In the exemplary embodiment shown, the clock frequency is generated using known PLL technology by comparing it with a reference frequency in a phase comparison stage 7 via a frequency divider 6. In the television receiver there is also at least one oscillator synchronized in frequency and phase, which generates the signals for controlling the switching power supply 8 and for the line deflection and optionally for the vertical logic 12. The vertical logic 12 can be constructed, for example, in the form of a countdown circuit. Such vertical logic is described in detail, for example, in DE-PS 31 27 493. According to the invention, the separate oscillator required for this is saved by using the clock oscillator 5 of the microprocessor 16 to control the switching power supply 8 and the deflection stages 10 and 11. For this purpose, the clock oscillator 5 is synchronized with the line frequency of the television signal FBAS. The CVBS signal reaches the phase comparison stage 7 of the PLL circuit via an amplitude sieve 9, so that the frequency of the oscillator 5 divided by the frequency divider 6 locks onto the line frequency of the CVBS signal. A line-frequency sawtooth signal is formed from this line-frequency signal in a circuit 17. This sawtooth signal arrives at an input of a pulse width modulator 15. The actual information U is from the switching power supply 8 is applied to another input of the pulse width modulator 15, so that a pulse width modulated signal for controlling the switching power supply 8 is generated as a function of this actual information.
Das Signal aus der Schaltung 17 wird ausserdem mit dem Zeilenrücklauf ZR in einer Phasenvergleichsstufe 18 verglichen, aus dem das Ansteuersignal für die Horizontalablenkstufe 10 genommen wird. Die Signale aus den Stufen 12, 15 und 18 werden auf einen Schalter (13) mit drei Eingängen und drei Ausgängen gegeben, der durch ein digitales Steuersignal ein- und ausschaltbar ist. Ein derartiger Schalter kann z.B. in Form des integrierten Schaltkreises Type MC 14081 der Firma Motorola aufgebaut sein, wie er in dem Handbuch Semiconductor Library C-MOS Volume 5 1976 Seite 5 - 150 beschrieben ist. Es ist auch nur ein Ausgang für die Ansteuersignale denkbar, wobei das kombinierte Ansteuersignal als Tri-State-Signal ausgebildet ist. Ein solches Signal besteht aus drei verschiedenen Pegeln, von denen jeder einem Steuersignal zugeordnet ist. Die unterschiedlichen Pegel können in einer Pegeldetektorschaltung wieder in drei verschiedene Signale umgewandelt werden.The signal from the circuit 17 is also compared with the line return ZR in a phase comparison stage 18, from which the drive signal for the horizontal deflection stage 10 is taken. The signals from stages 12, 15 and 18 are sent to a switch (13) with three inputs and three outputs, which can be switched on and off by a digital control signal. Such a switch can e.g. in the form of the integrated circuit type MC 14081 from Motorola, as described in the manual Semiconductor Library C-MOS Volume 5 1976 page 5-150. Only one output for the control signals is also conceivable, the combined control signal being designed as a tri-state signal. Such a signal consists of three different levels, each of which is assigned to a control signal. The different levels can be converted into three different signals in a level detector circuit.
Durch die zuvor beschriebene Anordnung kann der Fernsehempfänger in einfacher Weise ein- und ausgeschaltet werden, indem über die vom Mikroprozessor 16 gesteuerte Schaltstufe 13 die Ansteuerimpulse für das Schaltnetzteil 8 und die Horizontal- (10) und Vertikalablenkstufe (11) zu- und abschaltbar sind. Zwecks Einsparung vom Einschaltenergie kann eine zeitliche Verzögerung der Ansteuerimpulse für die Ablenkstufe vorgesehen werden, indem diese über eine Verzögerungsschaltung 14 erst nach Einschalten des Schaltnetzteils 8 erscheinen. Hierdurch ist ein energiesparender Stand-by-Betrieb möglich.
Der Mikroprozessor 16 sowie die übrigen Bautei le 5, 6, 7, 9, 12, 13, 14, 14, 15, 17, 18 können in einer einzigen neuartigen mit 1 bezeichneten integrierten Schaltung zusammengefasst werden.
The arrangement described above enables the television receiver to be switched on and off in a simple manner by activating and deactivating the control pulses for the switching power supply 8 and the horizontal (10) and vertical deflection stage (11) via the switching stage 13 controlled by the microprocessor 16. To save energy when switching on, a time delay of the control pulses for the deflection stage can be provided, in that they only appear via a delay circuit 14 after switching on the switching power supply 8. This enables energy-saving stand-by operation. The microprocessor 16 and the other components le 5, 6, 7, 9, 12, 13, 14, 14, 15, 17, 18 can be combined in a single novel integrated circuit designated 1.
Claims
1. Fernsehempfänger mit einem Bedienteil, das vom einem Mikroprozessor (16) gesteuert wird, sowie mit einem Schaltnetzteil (8) und Ablenkstufen (10, 11), d a d u r c h g e k e n n z e i c h n e t, daß der Clock-Generator (5) für den Mikroprozessor (16) durch die Synchronimpulse des Fernsehsignals synchronisiert und zusätzlich als Steuergenerator für das Schaltnetzteil (8) und die Ablenkstufen (10, 11) ausgenutzt ist.1. TV receiver with a control unit which is controlled by a microprocessor (16), and with a switching power supply (8) and deflection stages (10, 11), characterized in that the clock generator (5) for the microprocessor (16) by the Synchronized pulses of the television signal are synchronized and additionally used as a control generator for the switching power supply (8) and the deflection stages (10, 11).
2. Fernsehempfänger nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß das Signal des Clock- Generators (5) nach Teilung und Aufbereitung in einem Pulsbreiten-Modulator (15) zur Ansteuerung des Schaltnetzteils (8) dient.2. TV receiver according to claim 1, d a d u r c h g e k e n n z e i c h n e t that the signal of the clock generator (5) after division and processing in a pulse width modulator (15) for controlling the switching power supply (8).
Fernsehempfänger nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß das Signal des CLock- generators (5) nach Teilung und Aufbereitung in einer Phasenvergleichsstufe (18) zur Ansteuerung der Horizontalablenkstufe (10) des Fernsehempfängers dient. Television receiver according to claim 1, characterized in that the signal of the CLock generator (5) after division and processing in a phase comparison stage (18) is used to control the horizontal deflection stage (10) of the television receiver.
4. Fernsehempfänger nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß das Signal des Clock- Generators (5) über einen Frequenzteiler (6) zur Steuerung der Vertikallogikschaltung (12) des Fernsehempfängers dient.4. TV receiver according to claim 1, that the signal of the clock generator (5) is used via a frequency divider (6) to control the vertical logic circuit (12) of the television receiver.
5. Fernsehempfänger nach den Ansprüchen 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß die Steuersignale für die Ablenkung der Elektronenstrahlen in der Bildröhre des Fernsehempfängers sowie für das SchaLtnetzteil in einem integriertem Bauteil (1) aufbereitet werden.5. TV receiver according to claims 1 to 4, that the control signals for the deflection of the electron beams in the picture tube of the television receiver and for the switching power supply are processed in an integrated component (1).
6. Fernsehempfänger nach den Ansprüchen 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß beim Inbetriebsetzen des Fernsehempfängers die Ansteuerung des Schaltnetzteils (8) unmittelbar, die Ansteuerung der Ablenkstufen dagegen über eine Verzögerung (14) erfolgt.6. TV receiver according to claims 1 to 5, d a d u r c h g e k e n n z e i c h n e t that when the television receiver is started up, the switching power supply (8) is activated directly, but the deflection stages are activated via a delay (14).
7. Fernsehempfänger nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t, daß die Ansteuersignale über eine Schaltstufe (13) abschaltbar sind.7. TV receiver according to claim 5, that the control signals can be switched off via a switching stage (13).
8. Fernsehempfänger nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß die Schaltstufe (13) vom Mikroprozessor (16) freigegeben oder gesperrt wird.8. TV receiver according to claim 7, that the switching stage (13) is released or blocked by the microprocessor (16).
9. Fernsehempfänger nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t, daß die Ansteuersignale für die Horizontalablenkung (10) und das Schaltnetzteil (8) zu einem Signal zusammengefasst sind.9. TV receiver according to claim 5, that the control signals for the horizontal deflection (10) and the switching power supply (8) are combined into one signal.
10. Fernsehempfänger nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t, daß die Ansteuersignale über einen einzigen Ausgang des integrierten Bauteils (1) in Form eines Tri-State-Signals ausgegeben werden. 10. TV receiver according to claim 5, d a d u r c h g e k e n n z e i c h n e t that the control signals are output via a single output of the integrated component (1) in the form of a tri-state signal.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3641303 | 1986-12-03 | ||
DE19863641303 DE3641303A1 (en) | 1986-12-03 | 1986-12-03 | TELEVISION RECEIVER WITH A MICROPROCESSOR CONTROLLED CONTROL PANEL AND WITH A SWITCHING POWER SUPPLY |
Publications (1)
Publication Number | Publication Date |
---|---|
EP0295277A1 true EP0295277A1 (en) | 1988-12-21 |
Family
ID=6315370
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP88900219A Pending EP0295277A1 (en) | 1986-12-03 | 1987-11-28 | Television receiver with a micro-computer controlled operating part and a switching network part |
EP87117628A Expired - Lifetime EP0273211B1 (en) | 1986-12-03 | 1987-11-28 | Television receiver having an operating unit controlled by a microprocessor, and a switched-mode power supply |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP87117628A Expired - Lifetime EP0273211B1 (en) | 1986-12-03 | 1987-11-28 | Television receiver having an operating unit controlled by a microprocessor, and a switched-mode power supply |
Country Status (12)
Country | Link |
---|---|
US (1) | US4896214A (en) |
EP (2) | EP0295277A1 (en) |
JP (1) | JP3037337B2 (en) |
KR (1) | KR960005923B1 (en) |
AT (1) | ATE95361T1 (en) |
AU (1) | AU603178B2 (en) |
BR (1) | BR8707564A (en) |
DE (2) | DE3641303A1 (en) |
DK (1) | DK431788A (en) |
ES (1) | ES2044897T3 (en) |
FI (1) | FI86493C (en) |
WO (1) | WO1988004504A1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9113922D0 (en) * | 1991-06-27 | 1991-08-14 | Thomson Consumer Electronics | Television sync disable circuit |
US6002444A (en) | 1994-05-20 | 1999-12-14 | United Video Properties, Inc. | Video clip program guide |
JPH099174A (en) * | 1995-06-21 | 1997-01-10 | Sanken Electric Co Ltd | Switching type power supply device |
KR0186083B1 (en) * | 1995-08-12 | 1999-04-15 | 문정환 | Method for isolating semiconductor device |
US6037994A (en) * | 1997-05-09 | 2000-03-14 | Lg Electronics, Inc. | Sync signal processing device for combined video appliance |
JP4020304B2 (en) * | 2002-08-09 | 2007-12-12 | 株式会社東芝 | Ground fault direction relay and ground fault direction relay device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245251A (en) * | 1979-05-09 | 1981-01-13 | Rca Corporation | AFPC Phase detector with no output from alternate sync pulses |
US4292654A (en) * | 1979-12-20 | 1981-09-29 | Rca Corporation | Deflection system and switched-mode power supply using a common ramp generator |
US4464679A (en) * | 1981-07-06 | 1984-08-07 | Rca Corporation | Method and apparatus for operating a microprocessor in synchronism with a video signal |
US4498098A (en) * | 1982-06-02 | 1985-02-05 | Digital Equipment Corporation | Apparatus for combining a video signal with graphics and text from a computer |
US4580165A (en) * | 1984-04-12 | 1986-04-01 | General Electric Company | Graphic video overlay system providing stable computer graphics overlayed with video image |
US4727362A (en) * | 1984-07-16 | 1988-02-23 | International Business Machines Corporation | Digital display system |
JPS6199477A (en) * | 1984-10-19 | 1986-05-17 | Sony Corp | Discharge protecting circuit |
US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
JPH0652943B2 (en) * | 1985-01-18 | 1994-07-06 | ソニー株式会社 | Video equipment |
US4680622A (en) * | 1985-02-11 | 1987-07-14 | Ncr Corporation | Apparatus and method for mixing video signals for simultaneous presentation |
-
1986
- 1986-12-03 DE DE19863641303 patent/DE3641303A1/en not_active Withdrawn
-
1987
- 1987-11-28 AU AU10592/88A patent/AU603178B2/en not_active Ceased
- 1987-11-28 WO PCT/EP1987/000741 patent/WO1988004504A1/en active IP Right Grant
- 1987-11-28 EP EP88900219A patent/EP0295277A1/en active Pending
- 1987-11-28 JP JP63500534A patent/JP3037337B2/en not_active Expired - Fee Related
- 1987-11-28 DE DE87117628T patent/DE3787632D1/en not_active Expired - Fee Related
- 1987-11-28 KR KR1019880700913A patent/KR960005923B1/en not_active IP Right Cessation
- 1987-11-28 EP EP87117628A patent/EP0273211B1/en not_active Expired - Lifetime
- 1987-11-28 ES ES87117628T patent/ES2044897T3/en not_active Expired - Lifetime
- 1987-11-28 AT AT87117628T patent/ATE95361T1/en not_active IP Right Cessation
- 1987-11-28 US US07/250,719 patent/US4896214A/en not_active Expired - Lifetime
- 1987-11-28 BR BR8707564A patent/BR8707564A/en not_active IP Right Cessation
-
1988
- 1988-07-29 FI FI883559A patent/FI86493C/en not_active IP Right Cessation
- 1988-08-02 DK DK431788A patent/DK431788A/en not_active Application Discontinuation
Non-Patent Citations (1)
Title |
---|
See references of WO8804504A1 * |
Also Published As
Publication number | Publication date |
---|---|
US4896214A (en) | 1990-01-23 |
KR890700293A (en) | 1989-03-11 |
EP0273211A1 (en) | 1988-07-06 |
FI883559A (en) | 1988-07-29 |
ES2044897T3 (en) | 1994-01-16 |
DE3787632D1 (en) | 1993-11-04 |
DE3641303A1 (en) | 1988-06-16 |
JPH01501591A (en) | 1989-06-01 |
AU603178B2 (en) | 1990-11-08 |
FI86493C (en) | 1992-08-25 |
FI86493B (en) | 1992-05-15 |
JP3037337B2 (en) | 2000-04-24 |
BR8707564A (en) | 1989-02-21 |
KR960005923B1 (en) | 1996-05-03 |
EP0273211B1 (en) | 1993-09-29 |
WO1988004504A1 (en) | 1988-06-16 |
DK431788D0 (en) | 1988-08-02 |
FI883559A0 (en) | 1988-07-29 |
ATE95361T1 (en) | 1993-10-15 |
AU1059288A (en) | 1988-06-30 |
DK431788A (en) | 1988-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2822785A1 (en) | VIDEO TRICK EFFECT GENERATOR | |
DE3232155C2 (en) | Circuit arrangement for regulating the phase difference between an input signal and an output signal | |
DE1228303B (en) | Device for the synchronization of counting signals with a clock pulse frequency | |
DE2742184C2 (en) | Circuit arrangement for generating a switching signal corresponding to the line frequency of a television signal | |
DE2751021C3 (en) | Synchronizing circuit for an oscillator circuit | |
DE3204857C2 (en) | Horizontal deflection circuit with two operating modes | |
EP0273211B1 (en) | Television receiver having an operating unit controlled by a microprocessor, and a switched-mode power supply | |
JPS6114706B2 (en) | ||
DE3301991A1 (en) | SYNCHRONIZER SIGNAL GENERATOR | |
DE3217233C2 (en) | Power supply circuit for a television set | |
DE69531913T2 (en) | synchronization circuit | |
DE2337674C3 (en) | System for generating a color carrier signal coupled with synchronizing signals for a PAL color television system | |
US5142368A (en) | Method and apparatus for changing the position of a digitally generated television special effect boundary | |
DE3614433A1 (en) | Method and device for digital brightness control | |
DE10006212B4 (en) | Phase lock circuit, deflection correction circuit and display device | |
EP0290971B1 (en) | Circuit arrangement for automatically switching the control speed of a phase-locked loop | |
DE730058C (en) | Arrangement for frequency division | |
DE3909086A1 (en) | CIRCUIT ARRANGEMENT FOR TELEVISION DEFLECTION | |
DE2611869C3 (en) | Circuit arrangement for coupling two frequencies | |
DE60020926T2 (en) | Switching device for horizontal drive pulse | |
DE2318519C3 (en) | Arrangement for converting a periodically occurring analog signal into digital values and for storing the digital values | |
DE3444401C2 (en) | Digital phase synchronizer for signals of the same frequency | |
DE1948317B2 (en) | CIRCUIT ARRANGEMENT FOR GENERATING THE SYNCHRONIZING OR THE CONTROL SIGNALS FOR A PAL COLOR TELEVISION SYSTEM | |
DE2927772A1 (en) | TV receiver control circuit - has filter separating synchronising signal for intermediate frequency amplifier using strobing logic gate | |
DE1273571B (en) | Circuit arrangement for deriving a continuous sequence of line-frequency pulses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
17P | Request for examination filed |
Effective date: 19880709 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LI LU NL SE |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: EXAMINATION IS IN PROGRESS |
|
17Q | First examination report despatched |
Effective date: 19901206 |
|
XX | Miscellaneous (additional remarks) |
Free format text: VERFAHREN ABGESCHLOSSEN INFOLGE VERBINDUNG MIT 87117628.5/0273211 (EUROPAEISCHE ANMELDENUMMER/VEROEFFENTLICHUNGSNUMMER) VOM 02.08.91. |