DE69931214T2

DE69931214T2 - D / A converter and switched capacity image display control circuit

Info

Publication number: DE69931214T2
Application number: DE69931214T
Authority: DE
Inventors: c/o NEC Corporation Katsumi ABE
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1998-06-25
Filing date: 1999-06-14
Publication date: 2007-03-08
Anticipated expiration: 2019-06-15
Also published as: EP0967728B1; KR100380834B1; JP2000013234A; EP0967728A3; US6169509B1; TW419906B; EP0967728A2; KR20000006428A; JP3216604B2; DE69931214D1

Description

Hintergrund der Erfindungbackground the invention

Bereich der Erfindung:Field of the invention:

Die vorliegende Erfindung bezieht sich auf einen SC-Filter (switched capacitor filter), und insbesondere auf einen SC-Filter mit einer Offset-Unterdrückungsfunktion. Die vorliegende Erfindung bezieht sich des Weiteren auf einen Bildschirmtreiber, der den SC-Filter aufweist.The The present invention relates to an SC filter (switched capacitor filter), and more particularly to an SC filter with a Offset canceling function. The present invention further relates to a display driver which having the SC filter.

Beschreibung des Standes der Technik:Description of the state of the technique:

Ein LCD-Bildschirm (LCD – liquid crystal display) mit Dünnschichttransistoren (TFT – thin film transistors), die in einer Matrix (TFT-LCD) angeordnet sind, ist derzeit notwendig, um eine hohe Auflösung, einen großen Betrachtungswinkelbereich und eine Multigradation zur Verwendung in einem Monitor zu erreichen.One LCD screen (LCD - liquid crystal display) with thin-film transistors (TFT - thin film transistors), which are arranged in a matrix (TFT-LCD), is currently necessary to a high resolution, a wide viewing angle range and to achieve multigradation for use in a monitor.

Ein LCD-Bildschirmtreiber zur Spannungsversorgung, um einen Flüssigkristall, wie den TFT-LCD zu steuern, ist dementsprechend notwendig, um eine hochgenaue Ausgangsspannung, einen Spannungsbereich von 10–20 Volt und eine Ausgabedauer von ungefähr 12–15 μs zu erreichen. Das Dokument US-A-5453 757 offenbart einen D/A-Wandler von der Art eines geschalteten Kondensators mit verringertem Stromverbrauch und einer Offset-Unterdrückungsfunktion.One LCD display driver for powering a liquid crystal, How to control the TFT-LCD is accordingly necessary to a high-precision output voltage, a voltage range of 10-20 volts and an output duration of about 12-15 μs to reach. The document US-A-5453 757 discloses a switched type D / A converter Capacitor with reduced power consumption and an offset suppression function.

Wie in 1 ersichtlich ist, wird in dem Bildschirmtreiber ein anderer herkömmlicher D/A-Wandler von der Art eines geschalteten Kondensators mit einer Offset-Unterdrückungsfunktion in dem Operationsverstärker A1 verwendet, um die hochgenaue Ausgangsspannung zu realisieren. Der D/A-Wandler von der Art eines geschalteten Kondensators wandelt beispielsweise so viele Pixels um, wie in einer Leitung auf der oberen Seite des Bildschirms angeordnet sind. Dieser Stand der Technik enthält als analoge Eingänge die Pegelspannungen V1, V2 und die Referenzspannung Vr, und weist die Eingangskondensatoren C0–Cn mit einem Verhältnis auf, das der Bitanzahl von digitalen Eingangsdaten entspricht und einen Ausgangskondensators Cc, der mit dem Ausgang verbunden ist. Er enthält ausserdem den Operationsverstärker A1, der eine Leitung, die parallel mit den Eingangskondensatoren und dem Ausgangskondensator verbunden ist, als invertierenden Eingang verwendet, und eine Leitung von der Referenzspannung Vr als nicht-invertierenden Eingang verwendet. Des Weiteren enthält er die Schalter S1–Sn, um die Verbindungen zwischen den Pegelspannungen und den Eingangskondensatoren gemäß der digitalen Eingangsdaten zu ändern, sowie die Schalter SW1–SW5, um den Betrieb des D/A-Wandlers von der Art eines geschalteten Kondensators zu ändern. Darüber hinaus enthält er Controller zur Steuerung der Schalter SW1–5. Im Fall von n-Bit-Eingangsdaten haben die Kondensatoren C0–Cn Kapazitäten von C0 = Cu, C1 = Cu, C2 = 2 × Cu, C3 = 2 × 2 × Cu, ..., und Cn (n ≥ 1) hat eine Kapazität, die durch das Produkt der (n – 1)ten Leistung von 2 und Cu dargestellt wird, wobei Cu eine Einheitskapazität angibt. Bei den Werten der Pegelspannungen V1 und V2 handelt es sich um zwei Zustände, die einen Spannungsbereich definieren, der von dem D/A-Wandler von der Art eines geschalteten Kondensators aus 1 ausgegeben werden kann. Die Kapazität des Ausgangskondensators Cc wird zusammen mit den Pegelspannungen V1 und V2 (V1 > V2) so festgelegt, dass ein Verhältnis zwischen einer Gesamtsumme der Eingangskapazitä ten und der Ausgangskapazität einen gewünschten Ausgangsvariationsbereich des D/A Wandlers von der Art eines geschalteten Kondensators ermöglichen kann. Eine Kapazität des Ausgangskondensators wird durch Cc = (X × Cu) unter Verwendung der Einheitskapazität Cu dargestellt. Die Referenzspannung Vr wird verstärkt und gemäß eines Verstärkungsgrades ausgegeben, der anhand des Kapazitätenverhältnisses zwischen der Ausgangskapazität Cc und der Gesamtsumme der Eingangskapazitäten C0–Cn festgelegt wird, und bei dem es sich dementsprechend um eine Spannung handelt, mit der eine Referenz für die Ausgangsspannung festgelegt wird.As in 1 3, in the display driver, another conventional switched capacitor type D / A converter having an offset suppression function is used in the operational amplifier A1 to realize the high-precision output voltage. For example, the switched-capacitor type D / A converter converts as many pixels as are arranged in a line on the upper side of the screen. This prior art includes as analog inputs the level voltages V1, V2 and the reference voltage Vr, and has the input capacitors C0-Cn with a ratio corresponding to the bit number of digital input data and an output capacitor Cc connected to the output. It also includes the operational amplifier A1, which uses a line connected in parallel with the input capacitors and the output capacitor as the inverting input, and uses a line from the reference voltage Vr as a non-inverting input. Further, it includes the switches S1-Sn to change the connections between the level voltages and the input capacitors in accordance with the digital input data, and the switches SW1-SW5 to change the operation of the switched capacitor type D / A converter , In addition, it contains controllers for controlling switches SW1-5. In the case of n-bit input data, the capacitors C0-Cn have capacitances of C0 = Cu, C1 = Cu, C2 = 2 × Cu, C3 = 2 × 2 × Cu, ..., and Cn (n ≥ 1) a capacity represented by the product of the (n-1) th power of 2 and Cu, where Cu indicates a unit capacity. The values of the level voltages V1 and V2 are two states defining a voltage range outputted from the switched capacitor type D / A converter 1 can be issued. The capacitance of the output capacitor Cc is determined together with the level voltages V1 and V2 (V1> V2) so that a ratio between a total of the input capacitances and the output capacitance may allow a desired output variation range of the switched capacitor type D / A converter. A capacity of the output capacitor is represented by Cc = (X × Cu) using the unit capacity Cu. The reference voltage Vr is amplified and output in accordance with a gain determined from the capacitance ratio between the output capacitance Cc and the total sum of the input capacitances C0-Cn, and accordingly, it is a voltage at which a reference for the output voltage is set ,

Die Arbeitsweisen des herkömmlichen D/A-Wandlers von der Art eines geschalteten Kondensators mit einer Offset-Unterdrückungsfunktion wird unten mit Bezug auf 2 beschrieben. Die Schalter SW1 und Sn aus 1 werden auf H gestellt, wenn die Pegel der entsprechenden Signale in 2 hoch werden, während sie auf L gestellt, wenn die Pegel der entsprechenden Signale in 2 niedrig werden. Die Schalter SW2 bis SW5 werden eingeschaltet, wenn die Pegel der entsprechenden Signale in 2 hoch werden, während sie abgeschaltet werden, wenn die Pegel der entsprechenden Signale in 2 niedrig werden.The operations of the conventional switched capacitor type D / A converter having an offset suppression function will be described below with reference to FIG 2 described. The switches SW1 and Sn off 1 are set to H when the levels of the corresponding signals in 2 become high while being set to L when the levels of the corresponding signals in 2 become low. The switches SW2 to SW5 are turned on when the levels of the corresponding signals in 2 become high while they are turned off when the levels of the corresponding signals in 2 become low.

Im Anfangszustand (oder Ausgabemodus) wird SW1 auf L eingestellt, SW3 und SW5 werden auf AUS eingestellt, SW2 und SW4 werden auf EIN eingestellt, und S1 bis Sn werden entweder auf den H-Status oder den L-Status gemäß der digitalen Eingangsdaten eingestellt. Wie später beschrieben wird, wird die Ausgangsspannung Vo wie folgt dargestellt: Vo = (1 + (n'/x) × Vr – (n'/x) × (V2 + (α/n') × (V1 – V2) (1),wobei n' die n-te Leistung von 2 darstellt, und α eine Menge ist, die der n-Bit-Eingabe von Daten entspricht, die Zahlen von 1 bis (n' – 1) aufweist.In the initial state (or output mode), SW1 is set to L, SW3 and SW5 are set to OFF, SW2 and SW4 are set to ON, and S1 to Sn are set to either the H state or the L state according to the digital input data. As will be described later, the output voltage Vo is represented as follows: Vo = (1 + (n '/ x) × Vr - (n' / x) × (V2 + (α / n ') × (V1-V2) (1) where n 'represents the nth power of 2, and α is an amount corresponding to the n-bit input of data having numbers from 1 to (n'-1).

In dem, auf den Ausgabemodus folgenden Reset-Modus werden SW1 auf H, SW3 und SW5 auf EIN, SW2 und SW4 auf AUS und S1–Sn auf L eingestellt. Der D/A Wandler von der Art eines geschalteten Kondensators fungiert in diesem Modus als ein Spannungsfolger, und eine Spannung von Vr + ΔVos (ΔVos ist eine Offset-Spannung des Verstärkers A1) taucht am Punkt a in dem Schaltkreis auf. Daher wird die Spannung Vr + ΔVos an den Anschlüssen der Eingangskondensatoren C0–Cn und des Ausgangskondensators Cc an einer Seite angelegt, mit der der Punkt a verbunden ist. Vr wird ebenfalls an weiteren Anschlüssen der Eingangskondensatoren C0–Cn und des Ausgangskondensators Cc angelegt.In the reset mode following the output mode, SW1 is set to H, SW3 and SW5 are ON, SW2 and SW4 are OFF, and S1-Sn is set to L. Of the D / A converter of the type of a switched capacitor acts in this mode as a voltage follower, and a voltage of Vr + ΔVos (ΔVos is a Offset voltage of the amplifier A1) appears at point a in the circuit. Hence the tension Vr + ΔVos at the connections the input capacitors C0-Cn and the output capacitor Cc applied to one side, with the the point a is connected. Vr will also be at other terminals of the Input capacitors C0-Cn and of the output capacitor Cc applied.

Daher werden die folgenden Ladungen in den Eingangskondensatoren C0–Cn und in dem Ausgangskondensator Cc akkumuliert: (Vr + ΔVos – Vr) × C0 + ... + (Vr + ΔVos – Vr) × Cn + (Vr + Vos – Vr) × Cc = ΔVos × (n' + x) × Cu (2) Therefore, the following charges are accumulated in the input capacitors C0-Cn and in the output capacitor Cc: (Vr + ΔVos - Vr) × C0 + ... + (Vr + ΔVos - Vr) × Cn + (Vr + Vos - Vr) × Cc = ΔVos × (n '+ x) × Cu (2)

In dem, auf den Reset-Modus folgenden Ausgabemodus werden SW1 auf L, SW3 und SW5 auf AUS, SW2 und SW4 auf EIN und S1–Sn auf H oder L gemäß der digitalen Eingangsdaten eingestellt.In the output mode following the reset mode will be SW1 to L, SW3 and SW5 to OFF, SW2 and SW4 to ON and S1-Sn to H or L according to the digital Input data set.

In diesem Ausgabemodus werden die folgenden Ladungen in den Eingangskondensatoren C0–Cn und in dem Ausgangskondensator Cc akkumuliert: (Va – V1) × α × Cu + (Va – V2) × (n' – α) × Cu + (Va – Vo) × Cc (3),wobei Va eine Spannung an Punkt a bezeichnet. Wenn eine Spannung Vr an den nicht-invertierenden Eingang des Operationsverstärkers A1 angelegt wird, ergibt sich Va = Vr + ΔVos. Die rechte Seite der Gleichungen (2) und (3) ist gleich, da die Ladungen im Reset-Modus und im Ausgabemodus reserviert sind. Gleichung (1) wird hergeleitet, indem die Gleichung, die die Gleichungen (2) und (3) in Beziehung setzt, in Bezug auf Vo gelöst wird, während Va = Vr + ΔVos ersetzt wird.In this output mode, the following charges are accumulated in the input capacitors C0-Cn and in the output capacitor Cc: (Va - V1) × α × Cu + (Va - V2) × (n '- α) × Cu + (Va - Vo) × Cc (3) where Va denotes a voltage at point a. When a voltage Vr is applied to the non-inverting input of the operational amplifier A1, Va = Vr + ΔVos. The right side of Equations (2) and (3) is the same because the charges are reserved in the reset mode and the output mode. Equation (1) is derived by solving the equation relating equations (2) and (3) with respect to Vo while substituting Va = Vr + ΔVos.

Der D/A Wandler von der Art eines geschalteten Kondensators mit Offset-Unterdrückungsfunktion, die nicht von der Offset-Spannung ΔVos des Operationsverstärkers A1 betroffen ist, kann mit der oben genannten Operation konfiguriert werden.Of the D / A converter of the switched capacitor type with offset suppression function, not from the offset voltage ΔVos of the operational amplifier A1 affected can be configured with the above operation become.

Bei dem oben erwähnten Stand der Technik handelt es sich um einen Schaltkreis, der den Wunsch nach dem hochgenauen Ausgang neben den Anforderungen an einen Source-Treiber für TFT-LCD erfüllt. Es wird ein Schaltkreis erwünscht, der ausserdem den Wunsch nach Erzielung eines Ausgangsspannungsbereichs von 10–20 Volt, sowie gleichzeitig den Wunsch nach Erzielung einer Ausgabedauer von ungefähr 12–15 μm erfüllt.at the above mentioned The prior art is a circuit that has the desire after the high-precision output in addition to the requirements for a source driver for TFT-LCD Fulfills. A circuit is desired which also the desire to achieve an output voltage range from 10-20 Volt, as well as the desire to achieve an output duration of about 12-15 μm met.

Wenn der Wunsch nach Erzielung des Ausgangsspanungsbereichs von 10–20 Volt erfüllt ist, gibt es im Stand der Technik jedoch einen großen Unterschied zwischen der Ausgangsspannung (Vr + ΔVos), die als Spannungsfolger in der letzten Stufe des Reset-Modus von dem Schaltkreis ausgegeben wird, und der Ausgangsspannung Vo, die in der ersten Stufe im Reset-Modus die letzte Spannung in dem letzten Ausgabemodus ist. Daher ist eine Dauer von mindestens ((Vo – (Vr + ΔVos))/β) (μ/s) notwendig, bis die Ausgangsspannung nach dem Eintritt in den Reset-Modus bei (Vr + ΔVos) stabilisiert wird, wenn eine Anstiegsgeschwindigkeit des Operationsverstärkers A1 β(V/μs) ist. 3 stellt Zeitabweichungen der Spannungen an den Punkten a und b in dem herkömmlichen Schaltkreis von 1 dar. Die Dauer, die notwendig ist, um den Ausgang des Spannungsfolgers zu stabilisieren, wird als Reset-Dauer bezeichnet und ist notwendig, sobald sie zwischen den Ausgabemodi eingefügt wurde. Wenn die Reset-Dauer lang wird, wird eine Ausgangsdauer reduziert, um eine Spannung an den TFT-LCD anzulegen, was den Nachteil mit sich bringt, dass die hochgenaue Spannung nicht an den TFT-LCD angelegt werden kann.However, in the prior art, when the desire to achieve the output voltage range of 10-20 volts is satisfied, there is a large difference between the output voltage (Vr + ΔVos) output from the circuit as a voltage follower in the last stage of the reset mode , and the output voltage Vo, which in the first stage in the reset mode is the last voltage in the last output mode. Therefore, a period of at least ((Vo - (Vr + ΔVos)) / β) (μ / s) is necessary until the output voltage after entering the reset mode is stabilized at (Vr + ΔVos) when a slew rate of the Operational amplifier A1 β (V / μs). 3 represents time deviations of the voltages at the points a and b in the conventional circuit of 1 The duration necessary to stabilize the output of the voltage follower is referred to as the reset duration and is necessary once inserted between the output modes. When the reset duration becomes long, an output duration is reduced to apply a voltage to the TFT-LCD, which has the disadvantage that the high-precision voltage can not be applied to the TFT-LCD.

Um den oben erwähnten Nachteil im Stand der Technik zu lösen, wird die Reset-Dauer verkürzt, indem ein durch den Operationsverstärker fließender Strom nur in der Reset-Dauer verlängert wird, wodurch die Anstiegsgeschwindigkeit (slew rate) des Opera tionsverstärkers in der Reset-Dauer erhöht wird. Durch einen solchen Ansatz kann gegenwärtig eine Reset-Dauer von 2–3 μs realisiert werden. Der oben erwähnte Ansatz enthält jedoch die folgenden Nachteile:
der Stromverbrauch steigt an;
der Operationsverstärker muss erneut konstruiert werden; und
der Schaltumfang des Operationsverstärkers wird groß und ein Layoutbereich davon vergrößert sich. Eine Weiterentwicklung der hohen Auflösung und des großen Bildschirmbereichs wird die gegenwärtige Ausgabedauer von 12–15 μs verringern, und dementsprechend wird eine weitere Verringerung der Reset-Dauer notwendig sein.In order to solve the above-mentioned drawback in the prior art, the reset duration is shortened by prolonging a current flowing through the operational amplifier only in the reset period, thereby increasing the slew rate of the operational amplifier in the reset duration is increased. By such an approach, a reset duration of 2-3 μs can currently be realized. However, the above-mentioned approach has the following disadvantages:
the power consumption increases;
the operational amplifier must be redesigned; and
the switching amount of the operational amplifier becomes large and a layout area thereof increases. Further development of the high resolution and large screen area will reduce the current output duration of 12-15 μs, and accordingly a further reduction of the reset duration will be necessary.

Zusammenfassung der ErfindungSummary the invention

Um die zuvor erwähnten Nachteile zu vermeiden, wurde die vorliegende Erfindung entwickelt, und hat dementsprechend die Aufgabe, einen D/A-Wandler nach Art eines geschalteten Kondensators mit einer Offset-Unterdrückungsfunktion zu bieten, der die Reset-Dauer verkürzen kann, ohne dabei den Schaltumfang zu vergrößern.Around the aforementioned To avoid disadvantages, the present invention has been developed, and has accordingly the task of a D / A converter in the manner of a switched capacitor with an offset suppression function to provide the reset duration shorten can, without enlarging the Schaltumfang extent.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Bildschirmtreiber zu bieten, der einen solchen D/A-Wandler nach Art eines geschalteten Kondensators aufweist.It Another object of the present invention is a display driver to offer such a D / A converter in the manner of a switched Has capacitor.

Gemäß einem ersten Aspekt der vorliegenden Erfindung gibt es einen D/A-Wandler nach Art eines geschalteten Kondensators, der Folgendes aufweist: einen Operationsverstärker; eine Vielzahl von Kondensatoren; eine Vielzahl von ersten Schaltern, die alternativ die Verbindung ändern können, abhängig davon, ob der D/A-Wandler nach Art eines geschalteten Kondensators sich im Ausgabemodus oder im Reset-Modus befindet, so dass der D/A-Wandler nach Art eines geschalteten Kondensators eine Offset-Unterdrückungsfunktion realisiert; eine Spannungsquelle; und einen zweiten Schalter zur direkten Verbindung eines Ausgangs des Ope rationsverstärkers mit der Spannungsquelle zu Beginn des Reset-Modus.According to one In the first aspect of the present invention, there is a D / A converter like a switched capacitor, comprising: an operational amplifier; a plurality of capacitors; a variety of first switches that alternatively change the connection can, dependent of whether the D / A converter in the manner of a switched capacitor is in output mode or in reset mode, leaving the D / A converter in the manner of a switched capacitor, an offset suppression function realized; a voltage source; and a second switch for direct connection of an output of the operational amplifier with the voltage source at the beginning of the reset mode.

Der D/A-Wandler nach Art eines geschalteten Kondensators kann gemäß dem ersten Aspekt ein Vielzahlset aus der Spannungsquelle und der zweiten Schaltung, und des Weiteren Folgendes aufweisen: Erfassungsvorrichtungen zur Erfassung einer Ausgangsspannung des Wandlers; sowie Auswahlvorrichtungen, die basierend auf der erfassten Ausgangsspannung, jeden der zweiten Schalter dazu bringen, den Ausgang des Operationsverstärkers zu Beginn des Reset-Modus mit einer entsprechenden Spannungsquelle zu verbinden.Of the D / A converter in the manner of a switched capacitor can according to the first Aspect a plurality set of the voltage source and the second circuit, and further comprising: detection devices for Detecting an output voltage of the converter; and selection devices, based on the detected output voltage, each of the second Bring switch to the output of the operational amplifier Start of reset mode with a corresponding voltage source connect to.

Die Erfassungsvorrichtungen können die Ausgangsspannung durch Erfassung der digitalen Eingangsdaten erfassen.The Detection devices can the output voltage by acquisition of the digital input data to capture.

Der D/A-Wandler nach Art eines geschalteten Kondensators kann gemäß dem ersten Aspekt des Weiteren aufweisen: Erfassungsvorrichtungen zur Erfassung einer Ausgangsspannung; und Sperrvorrichtungen, die basierend auf der erfassten Ausgangsspannung den zweiten Schalter daran hindern, den Ausgang des Operationsverstärkers zu Beginn des Reset-Modus mit der Spannungsquelle zu verbinden.Of the D / A converter in the manner of a switched capacitor can according to the first Aspect further comprise: detection devices for detection an output voltage; and locking devices based on the detected output voltage prevent the second switch, the Output of the operational amplifier to connect to the voltage source at the beginning of the reset mode.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung gibt es einen SC-Filter, der Folgendes aufweist: einen Operationsverstärker; eine Vielzahl von Kondensatoren; eine Vielzahl von ersten Schaltungen, die alternativ die Verbindung derer ändern, abhängig davon, ob der Filter sich in einem Ausgabemodus oder in einem Reset-Modus befindet, so dass der D/A-Wandler nach Art eines geschalteten Kondensators eine Offset-Unterdrückungsfunktion realisiert; eine Spannungsquelle; und einen zweiten Schalter zur direkten Verbindung eines Ausgangs des Operationsverstärkers mit der Spannungsquelle zu Beginn des Reset-Modus.According to one second aspect of the present invention, there is an SC filter, comprising: an operational amplifier; a plurality of capacitors; a variety of first circuits, alternatively the connection change, depending on whether the filter is in an output mode or in a reset mode is located so that the D / A converter in the manner of a switched capacitor an offset suppression function realized; a voltage source; and a second switch for direct connection of an output of the operational amplifier with the voltage source at the beginning of the reset mode.

Der D/A-Wandler nach Art eines geschalteten Kondensators kann gemäß dem zweiten Aspekt ein Vielzahlset aus der Spannungsquelle und des zweiten Schalters, sowie des Weiteren Folgendes aufweisen: Erfassungsvorrichtungen zur Erfassung einer Ausgangsspannung des D/A-Wandlers nach Art eines geschalteten Kondensators; sowie Auswahlvorrichtungen, die basierend auf der erfassten Ausgangsspannung jeden der zweiten Schalter dazu bringen, den Ausgang des Operationsverstärkers zu Beginn des Reset-Modus mit einer entsprechenden Spannungsquelle zu verbinden.Of the D / A converter in the manner of a switched capacitor can according to the second Aspect a plurality set of the voltage source and the second switch, and further comprising: detection devices for detecting an output voltage of the D / A converter in the manner of a switched capacitor; as well as selection devices based on the detected output voltage, make each of the second switches the output of the operational amplifier at the beginning of the reset mode to connect to a corresponding voltage source.

Gemäß einem dritten Aspekt der vorliegenden Erfindung gibt es einen D/A-Wandler nach Art eines geschalteten Kondensators, der Folgendes aufweist: einen Operationsverstärker; Eingangskondensatoren, von denen jeder einen Anschluss aufweist, der mit einem invertierenden Eingangsanschluss des Operationsverstärkers verbunden ist; einen Ausgangskondensator, der einen Anschluss aufweist, der mit dem invertierenden Eingangsanschluss des Operationsverstärkers verbunden ist; eine erste Spannungsquelle; eine zweite Spannungsquelle; eine dritte Spannungsquelle, die mit einem nicht-invertierenden Eingangsanschluss des Operationsverstärkers verbunden ist; einen ersten Schalter, der einen Anschluss aufweist, der mit der zweiten Spannungsquelle verbunden ist; zweite Schalter, die jeden der Eingangskondensatoren mit der ersten Spannungsquelle oder einem anderen Anschluss des ersten Schalters verbinden; einen dritten Schalter, der den anderen Anschluss des ersten Schalters mit dem nichtinvertierenden Eingangsanschluss verbindet; einen vierten Schalter, der einen anderen Anschluss des Ausgangskondensators mit dem nicht-invertierenden Eingangsanschluss oder mit einem Ausgangsanschluss des Operationsverstärkers verbindet; einen fünften Schalter, der den invertierenden Eingangsanschluss mit dem Ausgangsanschluss des Operationsverstärkers verbindet; einen sechsten Schalter, der den Ausgangsanschluss des Operationsverstärkers mit einem letzten Ausgangsanschluss verbindet; eine vierte Spannungsquelle; und einen siebten Schalter, der die vierte Spannungsquelle mit dem Ausgangsanschluss des Operationsverstärkers verbindet.According to one Third aspect of the present invention, there is a D / A converter like a switched capacitor, comprising: an operational amplifier; Input capacitors, each having a terminal, the connected to an inverting input terminal of the operational amplifier is; an output capacitor having a terminal, the connected to the inverting input terminal of the operational amplifier is; a first voltage source; a second voltage source; a third voltage source connected to a non-inverting input terminal of the operational amplifier connected is; a first switch having a terminal, which is connected to the second voltage source; second switch, each of the input capacitors with the first voltage source or connect to another terminal of the first switch; one third switch, the other terminal of the first switch connects to the non-inverting input terminal; a fourth Switch that another terminal of the output capacitor with the non-inverting input terminal or with an output terminal of the operational amplifier links; a fifth Switch that connects the inverting input terminal to the output terminal of the operational amplifier links; a sixth switch connecting the output terminal of the operational amplifier connects to a last output port; a fourth voltage source; and a seventh switch connecting the fourth voltage source to the Output terminal of the operational amplifier connects.

In dem D/A-Wandler nach Art eines geschalteten Kondensators gemäß dem dritten Aspekt, kann ausgeführt sein, dass der erste und sechste Schalter eingeschaltet sind, der dritte, fünfte und siebte Schalter ausgeschaltet sind, der weitere Anschluss des vierten Schalters mit dem Ausgangsanschluss des Operationsverstärkes verbunden ist, und der zweite Schalter eine Verbindung gemäß der digitalen Eingangsdaten in dem Ausgabemodus herstellt; der dritte und siebte Schalter werden eingeschaltet, der erste, fünfte und sechste Schalter werden ausgeschaltet, der andere Anschluss des vierten Schalters wird mit dem Ausgangsanschluss des Operationsverstärkers verbunden, und der zweite Schalter stellt eine Verbindung zwischen den entsprechenden Eingangskondensatoren und dem einen Anschluss des dritten Schalters in dem, auf den Ausgabemodus folgenden, ersten Reset-Modus her; und der dritte und fünfte Schalter werden eingeschaltet, der erste, sechste und siebte Schalter werden ausgeschaltet, der weitere Anschluss des vierten Schalters wird mit dem nichtinvertierenden Eingangsanschluss verbunden, und die zweiten Schalter stellen eine Verbindung zwischen den entsprechenden Eingangskondensatoren und dem einen Anschluss des dritten Schalters in dem zweiten auf den ersten Reset-Modus folgenden Reset-Modus her.In the switched capacitor type D / A converter according to the third aspect, it can be configured that the first and sixth switches are turned on, the third, fifth and seventh switches are turned off, the further connection of the fourth switch to the output terminal of the Operational amplifiers connected, and the second Switch establishes a connection according to the digital input data in the output mode; the third and seventh switches are turned on, the first, fifth and sixth switches are turned off, the other terminal of the fourth switch is connected to the output terminal of the operational amplifier, and the second switch connects between the corresponding input capacitors and the one terminal of the third switch in the first reset mode following the output mode; and the third and fifth switches are turned on, the first, sixth and seventh switches are turned off, the further terminal of the fourth switch is connected to the non-inverting input terminal, and the second switches connect between the corresponding input capacitors and the one terminal of the third switch in the second reset mode following the first reset mode.

Der D/A-Wandler nach Art eines geschalteten Kondensators kann gemäß dem dritten Aspekt ein Mehrfachset aus der vierten Spannungsquelle und des siebten Schalters, sowie des Weiteren Folgendes aufweisen: Erfassungsvorrichtungen zur Erfassung einer Ausgangsspannung des Wandlers; sowie Auswahlvorrichtungen, um basierend auf der erfassten Ausgabe, jeden der siebten Schalter dazu zu bringen, den Ausgang des Operationsverstärkers mit der entsprechenden vierten Spannungsquelle in dem ersten Reset-Modus zu verbinden.Of the D / A converter in the manner of a switched capacitor can according to the third Aspect a multiple set of the fourth voltage source and the seventh Switch, and further comprising: detection devices for detecting an output voltage of the converter; and selection devices, based on the detected output, each of the seventh switches to bring the output of the operational amplifier with the corresponding fourth voltage source in the first reset mode.

Der D/A-Wandler nach Art eines geschalteten Kondensators kann gemäß dem dritten Aspekt des Weiteren Folgendes aufweisen: Erfassungsvorrichtungen zur Erfassung einer Ausgangsspannung des Wandlers; und Sperrvorrichtungen, um basierend auf der erfassten Ausgangsspannung den ersten Reset-Modus zu sperren.Of the D / A converter in the manner of a switched capacitor can according to the third Aspect further comprising: detection devices for detecting an output voltage of the converter; and locking devices, based on the detected output voltage, the first reset mode to lock.

Gemäß dem vierten Aspekt der vorliegenden Erfindung gibt es einen Bildschirmtreiber, der den D/A-Wandler nach Art eines geschalteten Kondensators gemäß dem ersten oder zweiten Aspekt aufweist.According to the fourth Aspect of the present invention, there is a display driver, the D / A converter in the manner of a switched capacitor according to the first or second aspect.

Andere Merkmale und Vorteile der Erfindung sind anhand der folgenden Beschreibung der bevorzugten Ausführungsformen davon erkennbar.Other Features and advantages of the invention will be apparent from the following description of the preferred embodiments recognizable.

Kurzbeschreibung der ZeichnungenSummary the drawings

Die vorliegende Erfindung wird durch die folgende detaillierte Erläuterung mit Bezug auf die beiliegenden Zeichnungen besser verstanden werden, in denen:The The present invention will become more apparent from the following detailed explanation be better understood with reference to the accompanying drawings, in which:

1 ein Blockdiagramm ist, das eine Anordnung eines D/A-Wandlers nach Art eines geschalteten Kondensators im Stand der Technik darstellt; 1 Fig. 12 is a block diagram illustrating an arrangement of a switched capacitor type D / A converter in the prior art;

2 ein Ablaufdiagramm der Abläufe des D/A-Wandlers nach Art eines geschalteten Kondensators in 1 ist. 2 a flow chart of the operations of the switched capacitor type D / A converter in 1 is.

3 ein Diagramm ist, das die Zeitunterschiede an den Punkten a und b in dem D/A-Wandler nach Art eines geschalteten Kondensators in 1 darstellt; 3 is a diagram showing the time differences at the points a and b in the switched-capacitor type D / A converter in FIG 1 represents;

4 ein Blockdiagramm ist, das eine Anordnung eines D/A-Wandlers nach Art eines geschalteten Kondensators gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. 4 12 is a block diagram illustrating an arrangement of a switched capacitor type D / A converter according to a first embodiment of the present invention.

5 ein Ablaufdiagramm der Abläufe des D/A-Wandlers nach Art eines geschalteten Kondensators in 4 ist; 5 a flow chart of the operations of the switched capacitor type D / A converter in 4 is;

6 ein Blockdiagramm ist, das eine Anordnung eines D/A-Wandlers nach Art eines geschalteten Kondensators gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt; 6 10 is a block diagram illustrating an arrangement of a switched capacitor type D / A converter according to a second embodiment of the present invention;

7 ein Blockdiagramm ist, das eine Anordnung eines D/A-Wandlers nach Art eines geschalteten Kondensators gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt; 7 10 is a block diagram illustrating an arrangement of a switched capacitor type D / A converter according to a third embodiment of the present invention;

8 ein Blockdiagramm ist, das eine Anordnung eines D/A-Wandlers nach Art eines geschalteten Kondensators gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt; 8th 10 is a block diagram illustrating an arrangement of a switched capacitor type D / A converter according to a fourth embodiment of the present invention;

9 ein Diagramm ist, das die Zeitunterschiede an den Punkten a und b in dem D/A-Wandler nach Art eines geschalteten Kondensators in 4 darstellt; 9 is a diagram showing the time differences at the points a and b in the switched-capacitor type D / A converter in FIG 4 represents;

10 ein Blockdiagramm ist, das einen Bildschirmtreiber gemäß einer sechsten Ausführungsform der vorliegenden Erfindung und eine von dem Bildschirmtreiber gesteuerte LCD-Konsole darstellt; und 10 Fig. 10 is a block diagram illustrating a display driver according to a sixth embodiment of the present invention and an LCD console controlled by the display driver; and

11 ein Blockdiagramm ist, das den in 10 dargestellten Source-Treiber darstellt. 11 is a block diagram showing the in 10 represented source driver.

Detaillierte Beschreibung der bevorzugten Ausführungsformendetailed Description of the Preferred Embodiments

(ERSTE AUSFÜHRUNGSFORM)(FIRST EMBODIMENT)

In 4 ist ein D/A-Wandlers nach Art eines n-Bit-geschalteten Kondensators dargestellt, der eine Offset-Unterdrückungsfunktion (D/A-Wandlers nach Art eines geschalteten Kondensators) gemäß der vorliegenden Erfindung aufweist. Diese Ausführungsform enthält als analoge Eingaben die Pegelspannungen V1 und V2, die Referenzspannung Vr und die externe Steuerspannung Vex, und weist die Eingangskondensatoren C0–Cn mit einem Verhältnis auf, das der Anzahl von Bits der digitalen Eingangsdaten und des mit der Ausgangsseite verbundenen Ausgangskondensators Cc entspricht. Des Weiteren enthält sie den Operationsverstärker A1, der eine Leitung verwendet, die parallel mit den Eingangskondensatoren und dem Ausgangskondensator als der invertierender Eingang verbunden ist, sowie eine Leitung von der Referenzspannung Vr als nicht invertierenden Eingang verwendet. Zudem enthält sie die Schalter S1–Sn zur Schaltung der Verbindungen der Eingangskondensatoren C0–Cn mit den Pegelspannungen V1 oder V2 gemäß der digitalen Eingabedaten sowie die Schalter SW1–SW6 zur Änderung der Arbeitsweise des D/A-Wandlers nach Art eines geschalteten Kondensators. Außerdem enthält sie noch den Controller U0 zur Steuerung der Schalter SW1–6. Im Fall von digitalen n-Bit-Eingangsdaten haben die Eingangskondensatoren C0–Cn Kapazitäten von C0 = Cu, C1 = Cu, C2 = 2 × Cu, C3 = 2 × 2 × Cu, ..., und Cn (n ≥ 1) hat eine Kapazität, die durch das Produkt der (n – 1)ten Leistung von 2 und Cu dargestellt wird, wobei Cu eine Einheitskapazität angibt. Bei den Werten der Pegelspannungen V1 und V2 handelt es sich um einen der Zustände, die einen Spannungsbereich definieren, der von dem geschalteten D/A-Wandler von der Art eines geschalteten Kondensators ausgegeben werden kann. Die Kapazität des Ausgangskondensators Cc wird zusammen mit den Pegelspannungen V1 und V2 (V1 > V2) so festgelegt, dass ein Verhältnis zwischen einer Gesamtsumme der Eingangskapazitäten und der Ausgangskapazität einen gewünschten Ausgangsvariationsbereich des D/A Wandlers von der Art eines geschalte ten Kondensators realisieren kann. Eine Kapazität des Ausgangskondensators wird durch Cc = (X × Cu) dargestellt, wobei Cu eine Einheitsgröße ist. Die Referenzspannung Vr, die gemäß eines Verstärkungswertes verstärkt wird, der anhand des Kapazitätenverhältnisses zwischen der Ausgangskapazität Cc und der Gesamtsumme der Eingangskapazitäten C0–Cn festgelegt wird, legt eine Referenz für die Ausgangsspannung fest. Die externe Steuerspannung Vex, die im Stand der Technik nicht vorhanden ist, zwingt den Operationsverstärker dazu, bei einer hohen Geschwindigkeit zu arbeiten, wenn sie vor dem Ausführen der Offset-Unterdrückungsfunktion an den Ausgang des Operationsverstärkers A1 angelegt wird. Neben den Schaltern zur Änderung der Arbeitsweise des D/A-Wandlers nach Art eines geschalteten Kondensators steuert SW6 die Verbindung der externen Steuerspannung Vex.In 4 For example, there is shown an n-bit switched capacitor type D / A converter having an offset suppression function (switched capacitor type D / A converter) according to the present invention. This embodiment includes as analog inputs the level voltages V1 and V2, the reference voltage Vr and the external control voltage Vex, and has the input capacitors C0-Cn at a ratio corresponding to the number of bits of the digital input data and the output capacitor Cc connected to the output side , Further, it includes the operational amplifier A1, which uses a line connected in parallel with the input capacitors and the output capacitor as the inverting input, and a line from the reference voltage Vr as a non-inverting input. It also includes the switches S1-Sn for connecting the connections of the input capacitors C0-Cn to the level voltages V1 or V2 according to the digital input data, and the switches SW1-SW6 for changing the operation of the switched capacitor type D / A converter. It also contains the controller U0 for controlling the switches SW1-6. In the case of digital n-bit input data, the input capacitors C0-Cn have capacitances of C0 = Cu, C1 = Cu, C2 = 2 × Cu, C3 = 2 × 2 × Cu, ..., and Cn (n ≥ 1) has a capacity represented by the product of the (n-1) th power of 2 and Cu, where Cu indicates a unit capacity. The values of the level voltages V1 and V2 are one of the states defining a voltage range that can be output from the switched capacitor type D / A converter. The capacitance of the output capacitor Cc is determined together with the level voltages V1 and V2 (V1> V2) so that a ratio between a total of the input capacitances and the output capacitance can realize a desired output variation range of the switched capacitor type D / A converter. A capacity of the output capacitor is represented by Cc = (X × Cu) where Cu is a unit size. The reference voltage Vr, which is amplified in accordance with a gain value determined from the capacitance ratio between the output capacitance Cc and the total sum of the input capacitances C0-Cn, sets a reference for the output voltage. The external control voltage Vex, which is not present in the prior art, forces the operational amplifier to operate at a high speed when applied to the output of the operational amplifier A1 prior to performing the offset suppression function. In addition to the switches for changing the operation of the switched capacitor type D / A converter, SW6 controls the connection of the external control voltage Vex.

Die Arbeitsweise des in 4 dargestellten Schaltkreises wird als nächstes beschrieben.The operation of the in 4 The circuit shown next will be described.

5 stellt ein Ablaufdiagramm für jeden Schalter der vorliegenden Erfindung dar. Die Schalter SW1 und Sn in 1 werden auf H gestellt, wenn die Pegel der entsprechenden Signale in 2 hoch werden, während sie auf L gestellt werden, wenn die Pegel der entsprechenden Signale in 2 niedrig werden. Die Schalter SW2 bis SW6 werden eingeschaltet, wenn die Pegel der entsprechenden Signale in 2 hoch werden, während sie ausgeschaltet werden, wenn die Pegel der entsprechenden Signale in 2 niedrig werden. 5 FIG. 10 illustrates a flow chart for each switch of the present invention. Switches SW1 and Sn in FIG 1 are set to H when the levels of the corresponding signals in 2 become high while being set to L when the levels of the corresponding signals in 2 become low. The switches SW2 to SW6 are turned on when the levels of the corresponding signals in 2 become high while they are turned off when the levels of the corresponding signals in 2 become low.

Der Schaltkreis von 4 erzeugt eine Ausgangsspannung von Vo im Anfangszustand. Im Anfangszustand wird SW1 mit L verbunden, SW3, SW5 und SW6 werden ausgeschaltet und SW2 und SW4 werden eingeschaltet. Im Anfangszustand verbinden die Schalter S1–Sn eine Pegelspannung V1 oder V2 bzw. die Eingangskondensatoren C0–Cn gemäß der digitalen Eingangsdaten.The circuit of 4 generates an output voltage of Vo in the initial state. In the initial state, SW1 is connected to L, SW3, SW5 and SW6 are turned off, and SW2 and SW4 are turned on. In the initial state, the switches S1-Sn connect a level voltage V1 or V2 and the input capacitors C0-Cn, respectively, in accordance with the digital input data.

Die Ausgangsspannung Vo wird im Anfangszustand, ähnlich dem Stand der Technik, durch die Gleichung (1) dargestellt.The Output voltage Vo is in the initial state, similar to the prior art, represented by the equation (1).

Wenn ein Modus in einen auf den Anfangszustand folgenden ersten Reset-Modus versetzt wird, wird SW1 mit L verbunden, SW2–4 werden ausgeschaltet, SW5 und SW6 werden eingeschaltet, und S1–Sn werden mit L verbunden. Zu diesem Zeitpunkt wird die externe Steuerspannung Vex an den Ausgang des Operationsverstärkers A1 angelegt. Die Referenzspannung Vr wird an den Anschlüssen der Eingangskondensatoren C0–Cn auf einer Seite angelegt, mit der der invertierende Eingang des Operationsverstärkers nicht verbunden ist. Die Spannung an dem Punkt b wird zu Vex, weil die externe Steuerspannung Vex direkt angelegt wird. Andererseits unterscheidet sich die Spannung an dem Punkt a, der mit dem invertierenden Eingang des Operationsverstärkers A1 verbunden ist, kaum von der Spannung Vr in dem Ausgabemodus. Ein Strom von mehreren 100 μA fließt in die Ausgangsstufe des Operationsverstärkers A1, weil die externe Steuerspannung Vex an den Punkt b oder an den Ausgang des Operationsverstärkes A1 angelegt wird. Daher ändert sich der interne Zustand des Operationsverstärkers A1 schneller als die Anstiegsgeschwindigkeit des Operationsverstärkers. Der erste Reset-Modus benötigt dementsprechend nur eine sehr kurze Zeit (einige 10 ns).If a mode in a first reset mode following the initial state SW1 is connected to L, SW2-4 are switched off, SW5 and SW6 are turned on, and S1-Sn are connected to L. At this time, the external control voltage Vex is applied to the output of the operational amplifier A1 created. The reference voltage Vr is applied to the terminals of the input capacitors C0-Cn created on a page, with the inverting input of the operational amplifier not connected. The voltage at point b becomes Vex because the external control voltage Vex is applied directly. on the other hand the voltage differs at the point a, which coincides with the inverting one Input of the operational amplifier A1 is hardly connected to the voltage Vr in the output mode. A current of several 100 μA flows in the output stage of the operational amplifier A1, because the external Control voltage Vex to the point b or to the output of the operational amplifier A1 is created. Therefore changes the internal state of the operational amplifier A1 is faster than the Slew rate of the operational amplifier. The first reset mode needed accordingly only a very short time (some 10 ns).

Wenn ein Modus in einen zweiten, auf den ersten Reset-Modus folgenden, Reset-Modus versetzt wird, wird SW1 mit H verbunden, SW3 und SW5 werden eingeschaltet, und SW2, SW4 und SW6 werden ausgeschaltet. Zu diesem Zeitpunkt fungiert der D/A-Wandler nach Art eines geschalteten Kondensators als Spannungsfolger, und die Punkte a und b werden miteinander kurzgeschlossen. Eine Spannung von Vr + ΔVos (wobei es sich bei ΔVos um die Offset-Spannung des Operationsverstärkers A1 handelt) wird an den Punkt a angelegt. Daher wird die Spannung von Vr + ΔVos an die Anschlüsse der Eingangskondensatoren C0–Cn und des Ausgangskondensators Cc an einer Seite angelegt, mit der der Punkt a verbunden ist. Die Spannung Vr wird an die Anschlüsse der Eingangskondensatoren C0–Cn und des Ausgangskondensators Cc auf der anderen Seite angelegt.If a mode in a second, following the first reset mode, Reset mode is set, SW1 will be connected to H, SW3 and SW5 will be switched on and SW2, SW4 and SW6 are switched off. To this Time acts the D / A converter in the manner of a switched capacitor as a voltage follower, and the points a and b are shorted together. A voltage of Vr + ΔVos (where ΔVos is the offset voltage of the operational amplifier A1) is applied to the Point a created. Therefore, the voltage of Vr + ΔVos becomes the connections the input capacitors C0-Cn and the output capacitor Cc applied to one side, with the the point a is connected. The voltage Vr is applied to the terminals of the Input capacitors C0-Cn and the output capacitor Cc on the other side.

Deswegen werden die durch Gleichung (2) dargestellten Ladungen in den Eingangskondensatoren C0–Cn und in dem Ausgangskondensator Cc akkumuliert.therefore become the charges represented by equation (2) in the input capacitors C0-Cn and accumulated in the output capacitor Cc.

Die für den zweiten Reset-Modus notwendige Dauer ist eine Dauer zwischen der Zeit, wenn der erste Reset-Modus abgeschlossen ist, und der Zeit, wenn die Spannung an dem Punkt a gemäß der Anstiegsgeschwindigkeit des Operationsverstärkers A1 bei Vr + ΔVos stabilisiert wird. Die für den zweiten Reset-Modus notwendige Dauer hängt von dem internen Zustand des Operationsverstärkers bei Abschluss des ersten Reset-Modus ab. Je näher der interne Betriebszustand des Operationsverstärkers an dem Zustand der Ausgabe von Vr als Spannungsfolger in dem zweiten Reset-Modus bei Abschluss des ersten Reset-Modus ist, desto kürzer kann die für den zweiten Reset-Modus notwendige Dauer gehalten werden. Daher ist die für den ersten Reset-Modus notwendige externe Steuerspannung Vex so festgelegt, dass sie die für den zweiten Reset-Modus notwendige Dauer auf das Kürzeste einstellt, wenn der Unterschied zwischen Vo und Vr im Anfangszustand am größten ist.The for the second reset mode necessary duration is a duration between the Time when the first reset mode is completed and the time when the voltage at the point a according to the slew rate of the operational amplifier A1 at Vr + ΔVos is stabilized. The for The duration required for the second reset mode depends on the internal state of the operational amplifier on completion of the first reset mode. The closer the internal operating state of the operational amplifier on the state of output of Vr as voltage follower in the second one Reset mode at Completion of the first reset mode is, the shorter it can be for the second Reset mode necessary duration are kept. So that's for the first one Reset mode necessary external control voltage Vex set so that she's the one for sets the second reset mode to the shortest possible duration, when the difference between Vo and Vr is greatest in the initial state.

Wenn ein Modus in den auf den zweiten Reset-Modus folgenden Ausgabemodus versetzt wird, wird SW1 mit L verbunden, SW2 und SW4 werden eingeschaltet, SW3, SW5 und SW6 werden ausgeschaltet, und S1–Sn werden gemäß den digitalen Daten mit H oder L verbunden.If a mode in the output mode following the second reset mode SW1 is connected to L, SW2 and SW4 are switched on, SW3, SW5 and SW6 are turned off, and S1-Sn are set according to the digital ones Data associated with H or L.

Die durch Gleichung (3) dargestellten Ladungen werden in den Eingangskondensatoren C0–Cn und in dem Ausgangskondensator Cc in dem Ausgabemodus akkumuliert, wobei Va die Spannung an dem Punkt a angibt. Wenn Vr an den nicht-invertierenden Eingang des Operationsverstärkers A1 angelegt wird, ergibt sich Va = Vr + ΔVos.The Charges represented by equation (3) appear in the input capacitors C0-Cn and is accumulated in the output capacitor Cc in the output mode, wherein Va indicates the voltage at the point a. If Vr to the non-inverting Input of the operational amplifier A1 is applied, Va = Vr + ΔVos.

Die rechte Seite von Gleichung (2) und (3) ist gleich, weil die Ladungen in den zweiten Reset-Modi und in den Ausgabemodi reserviert sind. Gleichung (1) wird hergeleitet, indem die die Gleichungen (2) und (3) verbindende Gleichung mit Bezug auf Vo gelöst wird, während Va = Vr + ΔVos ersetzt wird.The right side of equation (2) and (3) is the same because the charges reserved in the second reset modes and in the output modes. Equation (1) is derived by applying the equations (2) and (3) is solved with respect to Vo, while Va = Vr + ΔVos becomes.

Der D/A-Wandler nach Art eines geschalteten Kondensators mit Offset-Unterdrückungsfunktion, die durch die Offset-Spannung ΔVos des Operationsverstärkers A1 nicht betroffen ist, kann mit dem oben erwähnten Ablauf konfiguriert werden.Of the Switched capacitor type D / A converter with offset suppression function, due to the offset voltage ΔVos of the operational amplifier A1 is not affected can be configured with the above procedure.

(ZWEITE AUSFÜHRUNGSFORM)SECOND EMBODIMENT

Nachstehend wird eine zweite Ausführungsform erläutert.below becomes a second embodiment explained.

Die erste Ausführungsform enthält nur eine externe Steuerspannung Vex. Die zweite Ausführungsform der vorliegenden Erfindung bietet zwei externe Steuerspannungen, falls die oben erwähnte Referenzspannung Vr nahe des Zentrums des Ausgangsspannungsbereichs des D/A-Wandlers nach Art eines geschalteten Kondensators festgelegt wird. Indem eine der externen Steuerspannungen davon abhängend ausgewählt wird, ob die Ausgangsspannung Vo im Anfangszustand größer oder kleiner als die Referenzspannung Vr ist, kann die Summe der ersten Reset-Modusdauer und der zweiten Reset-Modusdauer oder die Gesamtdauer der Reset-Modi in jedem Fall verkürzt werden. Da die Ausgangsspannung Vo im Anfangszustand durch die Gleichung (1) dargestellt wird, kann die Ausgangsspannung Vo unter Verwendung der Gleichung (1) berechnet werden.The first embodiment contains only one external control voltage Vex. The second embodiment of the present invention provides two external control voltages, if the above-mentioned reference voltage Vr near the center of the output voltage range of the D / A converter is determined in the manner of a switched capacitor. By doing one of the external control voltages is selected depending therefrom whether the output voltage Vo in the initial state is greater or less than the reference voltage Vr is, the sum of the first reset mode duration and the second Reset mode duration or the total duration of the reset modes in each case shortened become. Since the output voltage Vo in the initial state by the equation (1), the output voltage Vo can be used of equation (1).

Die zweite Ausführungsform kann durch die folgende Anordnung und den folgenden Ablauf realisiert werden. Wie in 6 dargestellt ist, sind zusätzlich zu der Anordnung der ersten Ausführungsform zwei Referenzspannungen Vex1 und Vex2 sowie die Schalter SW6-1 und SWE6-2 vorhanden, die den entsprechenden Referenzspannungen und SW6 in der ersten Ausführungsform ähneln. Der Controller U0 der ersten Ausführungsform wird zu dem Controller U1 abgeändert, damit er eine Funktion enthält, um zu berechnen, ob die Ausgangsspannung Vo im Anfangszustand größer oder kleiner als die Referenzspannung Vr ist, die auf den digitalen Eingangsdaten im Anfangszustand und der Gleichung (1) basiert. Zum Zeitpunkt des Beginns des ersten Reset-Modus wählt der Controller U1 durch Schließen von SW6-1, wenn Vo > Vr, die Referenzspannung Vex1 oder sonst die Referenzspannung Vex2 durch Schließen von SW6-2 aus.The second embodiment can be realized by the following arrangement and the following procedure. As in 6 In addition to the arrangement of the first embodiment, there are two reference voltages Vex1 and Vex2 and the switches SW6-1 and SWE6-2 which are similar to the corresponding reference voltages and SW6 in the first embodiment. The controller U0 of the first embodiment is changed to the controller U1 to include a function for calculating whether the output voltage Vo in the initial state is greater or smaller than the reference voltage Vr based on the input-side digital data and the equation (1 ). At the time of the start of the first reset mode, the controller U1 selects by closing SW6-1 if Vo> Vr, the reference voltage Vex1 or else the reference voltage Vex2 by closing SW6-2.

(DRITTE AUSFÜHRUNGSFORM)(THIRD EMBODIMENT)

Nachstehend wird eine dritte Ausführungsform erläutert.Below is a third embodiment form explained.

Es gibt einen Fall, wobei die benötigte Dauer für einen Ablauf, der nicht den ersten Reset-Modus, sondern den zweiten Reset-Modus als Ablauf des Standes der Technik enthält, kürzer ist als die für benötigte Dauer für einen Ablauf ist, der sowohl den ersten Reset-Modus, als auch den zweiten Reset-Modus als erste Ausführungsform für einen bestimmten Bereich der Ausgangsspannung V0 enthält. Ein solcher Bereich der Ausgangsspannung Vo wird für jede Art von Operationsverstärker bestimmt, und die Ausgangsspannung Vo im Anfangszustand wird durch die Gleichung (1) dargestellt. In dieser Ausführungsform wird daher nur der zweite Reset-Modus ausgeführt, wenn er basierend auf den digitalen Eingangsdaten festlegt wird, damit die benötigte Dauer für einen Ablauf, der nicht den ersten Reset-Modus, sondern den zweiten Reset-Modus enthält, kürzer als die benötigte Dauer für einen Ablauf ist, der sowohl den ersten Reset-Modus, als auch den zweiten Reset-Modus enthält, während sonst sowohl der erste Reset-Modus, als auch der zweite Reset-Modus durchgeführt werden. Gemäß dieser Ausführungsform kann der, für den in der ersten Ausführungsform durchgeführten, Reset-Modus benötigte Strom verringert werden, und der D/A-Wandler nach Art eines geschalteten Kondensators mit Offset-Unterdrückungsfunktion kann realisiert werden, ohne dass dabei der Vorteil der ersten Ausführungsform verloren geht.It gives a case where the needed Duration for a sequence that does not have the first reset mode, but the second Reset mode as History of the prior art, is shorter than the required duration for one Sequence is that of both the first reset mode, and the second Reset mode as the first embodiment for one contains certain range of the output voltage V0. Such a field of Output voltage Vo is for every kind of operational amplifier determines, and the output voltage Vo in the initial state by the equation (1) is shown. In this embodiment, therefore, only the second reset mode executed, if it is determined based on the digital input data, so that the needed Duration for a sequence that does not have the first reset mode, but the second Contains reset mode, shorter as the needed Duration for is a process that includes both the first reset mode and the contains second reset mode, while otherwise both the first reset mode and the second reset mode carried out become. According to this embodiment can the, for in the first embodiment carried out, Reset mode required power be reduced, and the D / A converter in the manner of a switched Capacitor with offset suppression function can be realized without losing the advantage of the first embodiment goes.

Die dritte Ausführungsform kann durch die folgende Anordnung und den folgenden Ablauf realisiert werden. Wie in 7 dargestellt ist, wird der Controller U0 der ersten Ausführungsform zu dem Controller U2 abgeändert, damit er eine Funktion enthalten kann, um zu berechnen, ob sich die Ausgangsspannung Vo im Anfangszustand in dem zuvor erwähnten Bereich befindet, der auf den digitalen Eingangsdaten im Anfangszustand und der Gleichung (1) basiert, und um festzustellen, ob nur der zweite Reset-Modus, oder sowohl der erste, als auch der zweite Reset-Modus gemäß der Berechnung durchgeführt werden sollen.The third embodiment can be realized by the following arrangement and the following procedure. As in 7 is shown, the controller U0 of the first embodiment is changed to the controller U2 so that it may include a function to calculate whether the output voltage Vo in the initial state is in the aforementioned range based on the digital input data in the initial state and the Equation (1), and to determine whether only the second reset mode, or both the first and second reset modes should be performed according to the calculation.

(VIERTE AUSFÜHRUNGSFORM)FOURTH EMBODIMENT

Nachstehend wird eine vierte Ausführungsform erläutert.below becomes a fourth embodiment explained.

Bei dieser Ausführungsform handelt es sich um eine Kombination der zweiten und dritten Ausführungsform. Wenn Vo > Vr + α(α ≥ 0), wird der Ablauf sowohl in dem ersten, als auch in dem zweiten Reset-Modus ausgeführt, während Vex1 als die externe Steuerspannung ausgewählt wird. Wenn Vr + α ≥ Vo ≥ Vr – β (β ≥ 0), wird der Ablauf nur in dem zweiten Reset-Modus ausgeführt. Wenn Vo < Vr – β, wird der Ablauf sowohl in dem ersten, als auch in dem zweiten Reset-Modus ausgeführt, während Vex2 als die externe Steuerspannung ausgewählt wird. Die Werte von α und β können so eingestellt werden, dass die maximale Reset-Dauer zur kürzesten wird. Gemäß dieser Ausführungsform kann die Reset-Dauer verkürzt werden, und ein überflüssiger Stromverbrauch verringert werden.at this embodiment it is a combination of the second and third embodiments. If Vo> Vr + α (α ≥ 0), then the process in both the first and in the second reset mode executed while Vex1 is selected as the external control voltage. When Vr + α ≥ Vo ≥ Vr - β (β ≥ 0) the process is executed only in the second reset mode. If Vo <Vr - β, the process becomes in both the first and second reset modes while Vex2 as the external control voltage is selected. The values of α and β can be so be set that the maximum reset time to the shortest becomes. According to this embodiment can shorten the reset time and reduce unnecessary power consumption become.

Die vierte Ausführungsform kann durch die folgende Anordnung und den folgenden Ablauf realisiert werden. Wie in 8 dargestellt ist, ähnelt die Anordnung der vierten Ausführungsform der Anordnung der zweiten Ausführungsform. Der Controller U1 der zweiten Ausführungsform wird jedoch zu dem Controller U3 abgeändert. Der Controller U3 berechnet basierend auf den digitalen Eingangsdaten im Anfangszustand und der Gleichung (1), ob Vo > Vr + α, Vr + α ≥ Vo ≥ Vr – β, oder Vo < Vr – β und wählt einen der zuvor erwähnten drei Abläufe basierend auf der Berechnung aus.The fourth embodiment can be realized by the following arrangement and the following procedure. As in 8th is shown, the arrangement of the fourth embodiment is similar to the arrangement of the second embodiment. However, the controller U1 of the second embodiment is changed to the controller U3. The controller U3 calculates whether Vo> Vr + α, Vr + α ≥ Vo ≥ Vr - β, or Vo <Vr - β based on the input-side digital data and the equation (1), and selects one of the aforementioned three operations based on on the calculation.

(FÜNFTE AUSFÜHRUNGSFORM)(FIFTH EMBODIMENT)

Nachstehend wird eine fünfte Ausführungsform erläutert.below becomes a fifth embodiment explained.

Diese Ausführungsform erhöht die Anstiegsgeschwindigkeit des Operationsverstärkers durch Erhöhung des Stroms, der in den Operationsverstärker fließt, wenn dieser in dem zweiten Reset-Modus für die erste bis vierte Ausführungsform arbeitet. Gemäß dieser Ausführungsform kann die Reset-Zeit mit Bezug auf den Stand der Technik verkürzt werden, weil der notwendige Pegel zur Steuerung in dem zweiten Reset-Modus kleiner als der in dem herkömmlichen Fall ist.These embodiment elevated the slew rate of the operational amplifier by increasing the Strom, which flows into the operational amplifier, if this in the second Reset mode for the first to fourth embodiments is working. According to this embodiment the reset time can be shortened with respect to the prior art, because the level needed to control in the second reset mode smaller than that in the conventional case is.

(SECHSTE AUSFÜHRUNGSFORM)(SIXTH EMBODIMENT)

10 ist ein Blockdiagramm, das einen Bildschirmtreiber gemäß der sechsten Ausführungsform der vorliegenden Erfindung und eine von dem Bildschirmtreiber gesteuerte LCD-Konsole 105 darstellt, die in dem LCD-Modul 100 enthalten sind. 10 Fig. 10 is a block diagram illustrating a display driver according to the sixth embodiment of the present invention and an LCD console controlled by the display driver 105 represents that in the LCD module 100 are included.

Der Bildschirmtreiber enthält den Signalwandler 101, den γ-Kompensator 102, den Source-Treiber 103, sowie den Gate-Treiber 104.The display driver contains the signal converter 101 , the γ-compensator 102 , the source driver 103 , as well as the gate driver 104 ,

Der Signalwandler empfängt ein Bildsignal von außerhalb, beispielsweise von einem PC. Der γ-Kompensator 102 führt dem Source-Treiber 103 eine Spannung für die γ-Kompensation zu. Der Signalwandler 101 wandelt das Bildsignal um, um so dem Source-Treiber 103 Signale zuzuführen. Die Signale beinhalten digitale RGB-Daten, ein Startsignal, damit der Source-Treiber 103 den Zeitpunkt der Dateneingabe festlegt, ein Taktsignal zur Steuerung des Source-Treibers 103, sowie ein Ausgabe-Timingsignal, um den Zeitpunkt festzulegen, an dem ein analoges Signal von dem D/A-Wandler in die LCD-Konsole 105 eingespeist wird. Die γ-Kompensation hat den Effekt, dass die digitalen RGB-Daten mit den Transparenz-Spannungscharakteristika der LCD-Konsole 105 übereinstimmen. Gemäß den Signalen des Signalwandlers 101 und des γ-Kompensators 102 speist der Source-Treiber 103 das analoge Signal in die LCD-Konsole 105 ein. Der Signalwandler 101 führt dem Gate-Treiber 104 ausserdem ein Signal zum Scannen der LCD-Konsole 105 zu.The signal converter receives an image signal from outside, for example from a PC. The γ compensator 102 leads the source driver 103 a voltage for the γ compensation too. The signal converter 101 converts the image signal to the source driver 103 To supply signals. The signals include digital RGB data, a start signal, hence the source driver 103 determines the time of data input, a clock signal to control the source driver 103 , as well as an output timing signal to set the time at which an analo signal from the D / A converter to the LCD console 105 is fed. The γ compensation has the effect that the digital RGB data with the transparency voltage characteristics of the LCD console 105 to match. According to the signals of the signal converter 101 and the γ compensator 102 feeds the source driver 103 the analog signal in the LCD console 105 one. The signal converter 101 leads the gate driver 104 also a signal to scan the LCD console 105 to.

11 ist ein Blockdiagramm, das den in 10 dargestellten Source-Treiber 103 darstellt. 11 is a block diagram showing the in 10 illustrated source driver 103 represents.

Das Schieberegister 111 ist aus Registern aufgebaut, die in Reihe geschaltet sind. Alle Register werden durch das Ausgangs-Timingsignal zurückgesetzt. Das Startsignal verbreitet sich taktsynchron in den Registern. Die Ausgabe von jedem Register wird als ein Speichersignal von jedem der Datenregister 112 verwendet. Die digitalen Dateneingangssignale werden allen Datenregistern 112 a bis n zugeführt. Jedes Datenregister speichert die digitalen Eingangsdaten, wenn das Speichersignal aktiv wird. Alle Datenspeicher a bis n fragen die Ausgaben der Datenregister synchron mit dem Ausgabe-Timingsignal ab, und speichern diese, bis das nächste Ausgabe-Timingsignal wieder aktiv wird. Die D/A-Wandler n wandeln die Ausgaben der Datenspeicher um. Jeder D/A-Wandler entspricht jedem der ersten bis fünften Ausführungsform.The shift register 111 is composed of registers connected in series. All registers are reset by the output timing signal. The start signal spreads isochronously in the registers. The output of each register is considered a memory signal from each of the data registers 112 used. The digital data input signals become all data registers 112 a to n supplied. Each data register stores the digital input data when the memory signal becomes active. All data memories a to n query the outputs of the data registers in synchronism with the output timing signal and store them until the next output timing signal becomes active again. The D / A converters n convert the data memory outputs. Each D / A converter corresponds to each of the first to fifth embodiments.

Der herkömmliche D/A-Wandler nach Art eines geschalteten Kondensators mit Offset-Unterdrückungsfunktion arbeitet nur in dem zweiten Reset-Modus und Ausgabemodus, aber nicht im ersten Reset-Modus. Die in dem zweiten Reset-Modus notwendige Dauer wird durch den Ausgangsbereich des D/A-Wandlers nach Art eines geschalteten Kondensators, die Größe der Referenzspannung Vr, und die Anstiegsgeschwindigkeit des Operationsverstärkers zur Verwendung in dem D/A-Wandler nach Art eines geschalteten Kondensators festgelegt.Of the conventional D / A converter in the form of a switched capacitor with offset suppression function works only in the second reset mode and output mode, but not in the first reset mode. The necessary in the second reset mode Duration is determined by the output range of the D / A converter in the manner of a switched capacitor, the magnitude of the reference voltage Vr, and the slew rate of the operational amplifier for Use in the switched capacitor type D / A converter established.

Die vorliegende Erfindung ändert den internen Zustand des Operationsverstärkers in dem D/A-Wandler nach Art eines geschalteten Kondensators dadurch, dass die externe Spannung in dem ersten Reset-Modus vor dem zweiten Reset-Modus bereitgestellt wird, und der Operationsverstärker danach als Spannungsfolger in dem zweiten Reset-Modus fungiert. Daher kann die Spannung, die den Operationsverstärker als Spannungsfolger steuert, mit Bezug auf den Stand der Technik verringert werden, und die notwendige Dauer für den zweiten Reset-Modus kann verkürzt werden.The the present invention changes the internal state of the operational amplifier in the D / A converter after Type of a switched capacitor in that the external voltage provided in the first reset mode before the second reset mode will, and the operational amplifier thereafter acts as a voltage follower in the second reset mode. Therefore, the voltage that controls the operational amplifier as a voltage follower, with respect to the prior art, and the necessary Duration for the second reset mode can be shortened.

9 zeigt Zeitschwankungen der Spannungen an den Punkten a und b in dem Schaltkreis, der in 4 gemäß der Ausführungsform der vorliegenden Erfindung dargestellt ist. 3 zeigt die Zeitabhängigkeit der Spannungen an den Punkten a und b in dem Schaltkreis, der in 1 gemäß des Standes der Technik dargestellt ist. Die Anfangsspannung an dem Punkt a in dem zweiten Reset-Modus von 9 wird zu einer Spannung, die näher an Vr mit Bezug auf 1 ist, indem der erste Reset-Modus auf mehrere 10 ns eingestellt wird, woraufhin der zweite Reset-Modus dann in 1–2 μs abgeschlossen werden kann. Dadurch kann die Reset-Dauer, die für die zwei Ausgabemodi notwendig ist, im Vergleich zum Stand der Technik verkürzt werden. 9 shows time variations of the voltages at the points a and b in the circuit, which in 4 is shown according to the embodiment of the present invention. 3 shows the time dependence of the voltages at the points a and b in the circuit, which in 1 is shown according to the prior art. The initial voltage at the point a in the second reset mode of 9 becomes a tension that is closer to Vr with respect to 1 is by setting the first reset mode to several 10 ns, after which the second reset mode can then be completed in 1-2 μs. Thereby, the reset time necessary for the two output modes can be shortened as compared with the prior art.

Obwohl in dem ersten Reset-Modus Strom in den Operationsverstärker fließt, der sich von dem Strom beim herkömmlichen Betrieb unterscheidet, beträgt die Zeitspanne für die Dauer des ersten Reset-Modus gemäß der vorliegenden Erfindung mehrere 10 ns. Dadurch steigt der gesamte Stromverbrauch leicht an.Even though in the first reset mode, current flows into the operational amplifier, the away from the current in the conventional Operation differs, amounts the time span for the duration of the first reset mode according to the present invention several 10 ns. As a result, the total power consumption increases slightly at.

Die vorliegende Erfindung kann ausgeführt werden, indem eine Spannung von ausserhalb des Operationsverstärkers angelegt wird. Deswegen muss der Schaltkreis in dem Operationsverstärker nicht modifiziert werden.The The present invention can be carried out by applying a voltage is applied from outside the operational amplifier. That's why the circuit in the operational amplifier will not be modified.

Im Vergleich zu dem Stand der Technik handelt es sich bei einem zusätzlichen Bauteil der vorliegenden Erfindung nur um einen Schalter in der Schaltanordnung. Daher entspricht die für den D/A-Wandler nach Art eines geschalteten Kondensators notwendige Schaltfläche fast dem Stand der Technik. Alle D/A-Wandler nach Art eines geschalteten Kondensators in dem LCD-Treiber können sich eine externe Steuerspannungsquelle teilen, die die Schaltfläche kaum vergrößert.in the Compared to the prior art is an additional Component of the present invention only to a switch in the switching arrangement. Therefore, the equivalent for the D / A converter in the manner of a switched capacitor necessary button almost the state of the art. All D / A converters in the manner of a switched Capacitors in the LCD driver may become an external control voltage source share the button hardly enlarged.

Claims

A switched capacitor type D / A converter comprising: input voltage sources (V1; V2); first input capacitors (C1, ..., Cn) and a second input capacitor (C0) having a ratio corresponding to the bit number of the digital input data; an output capacitor (Cc) in which an output voltage is generated in the output mode; a first plurality of switches (S1-Sn) for switching connections of first capacitors (C1-Cn) to the input voltage sources (V1; V2); a second plurality of switches (SW1-SW5) for changing the operation of the switched capacitor type D / A converter; and an operational amplifier (A1), characterized by: at least one additional voltage source (Vex); and at least one additional switch (SW6) for controlling the connection of the additional voltage source (Vex) to an output terminal of the operational amplifier (A1), the second plurality of switches (SW1-SW5) comprising: a first switch (SW4) having a terminal which is connected to one (V2) of the input voltage sources; a second switch (SW5) connecting another terminal of the first switch (SW4) to a non-inverting input terminal of the operational amplifier (A1); a third switch (SW1) connecting one terminal of the output capacitor (Cc) to the non-inverting input terminal of the output terminal of the operational amplifier (A1); a fourth switch (SW3) connecting an inverting input terminal of the operational amplifier (A1) to the output terminal of the operational amplifier (A1); a fifth switch (SW2) connecting the output terminal of the operational amplifier (A1) to a last output terminal; wherein all the first input capacitors (C1, ... Cn) have a terminal connected to the inverting input terminal of the operational amplifier (A1) and another terminal connected to one of the first plurality of switches (S1-Sn) each of these switches corresponding to one of the first input capacitors (C1, ..., Cn), respectively, and wherein the output capacitor (Cc) has another terminal connected to the inverting input terminal of the operational amplifier (A1), and wherein: the first and fifth switches (SW4, SW2) are turned on, the second, fourth and additional switches (SW5, SW3, SW6) are turned off, one terminal of the third switch (SW1) is connected to the output terminal of the operational amplifier (A1), and the first plurality of switches (S1, ..., Sn) establish the connection corresponding to the digital input data in the output mode; the second and additional switches (SW5, SW6) are turned on, the first, fourth and fifth switches (SW4, SW3, SW2) are turned off, the terminal of the third switch (SW1) is connected to the output terminal of the operational amplifier (A1), and the first plurality of switches (S1, ..., Sn) connect between respective first input capacitors (C1, ... Cn) and one terminal of the second switch (SW5) in a first reset mode following the output mode; and the second and fourth switches (SW5, SW3) are turned on, the first, fifth and additional switches (SW5, SW2, SW6) are turned off, the terminal of the third switch (SW1) is connected to the non-inverting input terminal, and first plurality of switches (S1, ... Sn) connect between a respective first input capacitor (C1, ..., Cn) and the terminal of the second switch (SW5) in a second reset mode following the first reset mode.

D / A converter of the switched capacitor type according to claim 1, characterized in that the number of additional Voltage sources (Vex) and additional switches (SW6) respectively increased to a variety is a group of the plurality of additional voltage sources (Vex1, Vex2) and additional ones Switches (SW6-1, SW6-2) form, and where the D / A converter continues Has: a selector (U1) to cause that any switch of additional switches (SW6-1, SW6-2) based on the detected output signal, the output of the operational amplifier (A1) with one of the extra Voltage sources (Vex1 or Vex2) connects, with the additional voltage source one of the additional ones Switch (SW6-1, SW6-2) in the first reset mode corresponds.

D / A converter of the switched capacitor type according to claim 1, wherein the number of additional switches (SW6) on a lot of extra Switches (SW6-1, SW6-2) is increased, and where the number of additional voltage sources (Vex) on a variety of additional Voltage sources (Vex1, Vex2) is increased, with the D / A converter characterized in that it further comprises a Detecting device (U1) for detecting an output voltage the converter; and a selection device to effect that one of the extra Switch (SW6-1, SW6-2) based on the detected output voltage the output of the operational amplifier (A1) with one of the multiplicity of additional voltage sources (Vex1, Vex2) connects, with the additional Power supply to one of the additional switches (SW6-1, SW6-2) at the beginning of the reset mode equivalent.

D / A converter of the switched capacitor type according to claim 1, further comprising: a detection device (U1) for detecting an output voltage; and a locking device (U2), in order to determine the additional one based on the detected output voltage Switch (SW6) to prevent a connection between the output of the operational amplifier and the extra Voltage source (Vex) at the beginning of the reset mode.

D / A converter of the switched capacitor type according to claim 3 or 4, characterized in that the detection device (U1) the output voltage by acquisition of digital input data detected.

Screen driver, which is the D / A converter of the Type of switched capacitor according to one of claims 1 to 5 has.