DE69923970T2 - Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren - Google Patents

Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren Download PDF

Info

Publication number
DE69923970T2
DE69923970T2 DE69923970T DE69923970T DE69923970T2 DE 69923970 T2 DE69923970 T2 DE 69923970T2 DE 69923970 T DE69923970 T DE 69923970T DE 69923970 T DE69923970 T DE 69923970T DE 69923970 T2 DE69923970 T2 DE 69923970T2
Authority
DE
Germany
Prior art keywords
information
extrinsic
coded
extrinsic information
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69923970T
Other languages
English (en)
Other versions
DE69923970D1 (de
Inventor
Stephen Ten Brink
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of DE69923970D1 publication Critical patent/DE69923970D1/de
Application granted granted Critical
Publication of DE69923970T2 publication Critical patent/DE69923970T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2972—Serial concatenation using convolutional component codes

Description

  • Die Erfindung betrifft Kanaldecodiereinrichtungen und Verfahren zum Kanaldecodieren.
  • Ein Kanalcodierung wird verwendet, um das gesendete digitale Informationssignal robuster gegen Rauschen zu machen. Dafür wird die Informationsbitsequenz in dem Sender durch eine Kanalcodiereinrichtung codiert und in dem Empfänger durch eine Kanaldecodiereinrichtung decodiert. In der Codiereinrichtung wird redundante Information zu der Informationsbitsequenz hinzugefügt, um es der Decodiereinrichtung zu vereinfachen, eine Fehlerkorrektur durchzuführen. Beispielsweise wird bei einem systematischen Kanalcodierungsschema die redundante Information zu der Informationsbitsequenz einfach als zusätzliche eingefügte, "codierte" Bits hinzugefügt. Folglich besteht das codierte Signal sowohl aus Informationsbits und codierten Bits. Bei einem nicht systematischen Codierungsschema sind die ausgehenden Bits alle codierte Bits, und es gibt keine "nackten" Informationsbits mehr. Die Anzahl der in die Codiereinrichtung eingehenden Bits (Informationsbits) ist niedriger als die Anzahl der ausgehenden Bits (Informationsbits plus eingefügte codierte Bits, oder alle codierten Bits). Das Verhältnis zwischen eingehenden Bits und ausgehenden Bits wird als die "Code Rate R" (typ. R=1:2) bezeichnet. Bekannte Kanalcodes sind beispielsweise Blockcodes und Faltungscodes; letztere können rekursiv oder nicht rekursiv sein.
  • Verkettete Codierungsschemata verwenden (mindestens) zwei parallel oder seriell verkettete Codiereinrichtungen. Dadurch wird die gleiche Informationssequenz zweimal codiert, entweder auf parallele Weise oder auf serielle Weise. Es gibt iterative Decodierungsalgorithmen entweder für parallel oder seriell verkettete Codierungssysteme (Benedetto, S., Divsalar, D., Montorsi, G., and Poralla, F. 'Serial concatentation of interleaved codes: performance analysis, design and iterative decoding', IEEE Trans.Inf.Theory, 1998, 44, (3), pp.909-926).
  • Divsalar, Jin und McEliece führten eine spezielle Klasse von seriell verketteten Codes mit einem äußeren Wiederholungscode mit einer Rate 1/q, wobei q ≥ 3 ist, und einem inneren rekursiven Faltungscode mit der Rate 1, den sogenannten Wiederholungs- und Akkumulierungs-Codes (Repeat-and-Accumulate codes; RA codes), die mit einem iterativen Nachrichtenweiterleitungsalgorythmus decodiert werden, ein (Divsalar, D., Jin, H. and McEliece J. 'Coding theorems for "turbo-like" codes', 36th Annual Allerton Conf. on Comm., Control and Computing, Monticello, II, USA, 23–25 Sept. 1998, Seiten 201–210).
  • 1 zeigt ein reines seriell verkettetes Codierungsschema. Die Übertragung wird auf einer Block-auf-Block-Basis durchgeführt. Die Signalsequenz wird in dem Sender auf serielle Weise zweimal codiert. Das binäre Signal von der digitalen Quelle (z.B. ein analog/digital-Wandler mit einem analogen Eingangssignal von einem Mikrophon) wird zuerst von einer äußeren Codiereinrichtung (Code Rate Ro) codiert. Das Ausgangssignal der äußeren Codiereinrichtung wird durch eine Bitverschachtelungseinrichtung geleitet, die die Reihenfolge der eingehenden Bitsymbole ändert, damit das Signal für die folgenden Verarbeitungsstufen zufälliger erscheint. Nach der Verschachtelungseinrichtung wird das Signal durch eine "innere Codiereinrichtung" (Code Rate R1) ein zweites Mal codiert. Die Gesamtcoderate des gesendeten Signals ist Ro. R1. Dementsprechend wird in dem Empfänger das Signal zuerst durch die innere Decodiereinrichtung decodiert, entschachtelt und durch die äußere Decodiereinrichtung decodiert. Von der äußeren Decodiereinrichtung werden Weichwerte als zusätzliche "a priori" Eingangswerte an die innere Decodiereinrichtung zurückgekoppelt. Diese Weichwerte sind Zuverlässigkeitswerte bezüglich der Qualität des decodierten Signals. Das Rückkoppeln dieser Werte hilft, die Bitfehlerrate der festen Entscheidungswerte 0,1 an dem Ausgang der äußeren Decodiereinrichtung in weiteren iterativen Decodierungsschritten zu reduzieren. Das iterative Decodieren einer bestimmten gesendeten Sequenz wird mit einem beliebigen Endekriterium gestoppt, z.B. nach einer festen Anzahl von Iterationen, oder bis eine gewisse Bitfehlerrate erreicht wird. Man sollte beachten, dass der "a priori" Weichwert, welcher der inneren Decodiereinrichtung zugeführt wird, für das allererste Decodieren der gesendeten Bitsequenz ("0-te Iteration") zu null gesetzt wird. Ferner müssen die festen Entscheidungen bezüglich der Informationsbits nur einmal für jede Sequenz berechnet werden, nämlich in dem letzten Durchlauf (letzte Iteration) durch die äußere Decodiereinrichtung.
  • Generell können der innere und der äußere binäre Code von einem beliebigen Typ sein: systematisch oder nicht systematisch, Blockcode oder Faltungscode, rekursiv oder nicht rekursiv.
  • In dem Empfänger sind die zwei Decodiereinrichtungen weich-hinein/weich-hinaus-Decodiereinrichtungen (soft-in/soft-out decoders; SISO-decoder). Ein Weichwert repräsentiert die Zuverlässigkeit der Bitentscheidung des entsprechenden Bitsymbols (ob 0 oder 1 gesendet wurde). Eine weich-hinein-Decodiereinrichtung akzeptiert weiche Zuverlässigkeitswerte für die eingehenden Bitsymbole. Eine weich-heraus-Decodiereinrichtung stellt weiche Zuverlässigkeitsausgangssignalswerte bezüglich der ausgehenden Bitsymbole bereit. Die weich-heraus-Zuverlässigkeitswerte sind normalerweise genauer als die weich-hinein-Zuverlässigkeitswerte, da sie während des Decodiervorgangs basierend auf der redundanten Information verbessert werden können, die bei jedem Codierschritt im Sender hinzugefügt wird. Die beste Leistungsfähigkeit als eine SISO-Decodiereinrichtung stellt die a posteriori Wahrscheinlichkeitsberechnungseinrichtung (A Posteriori Probability Calculator; APP) bereit (L. Bahl, J. Cocke, F. Jelinek, J. Raviv, "Optimal decoding of linear codes for minimizing symbol error rate", IEEE Trans.IT., vol, 20, pp. 284–287, März 1974), die für den jeweiligen Kanalcode zugeschnitten ist. Es existieren mehrere schnellere aber suboptimale Algorithmen, z.B. SOVA (Soft Output Viterbi Algorithm) (J. Hagenauer, P. Hoeher, "A Viterbi algorithm with soft-decision outputs and its applications", in Proc. IEEE Globecom 1989, Dallas, Texas, pp. 47.1.1-457.1.7, Nov. 1989). In dem iterativen Decodierpfad wird "äußere extrinsische Information" durch die Bitverschachtelungseinrichtung geleitet und als a priori Wissen an die innere Decodiereinrichtung rückgekoppelt. Die "äußere extrinsische" Information ist die Differenz der Weicheingangswerte/Weichausgangswerte an der äußeren Decodiereinrichtung und stellt die neue statistisch unabhängige Information (zumindest für die erste Iteration) dar, die durch den äußeren Decodiervorgang erhalten wird. Dementsprechend stellt die innere Decodiereinrichtung "innere extrinsische" Information und eine Kanalinformation bereit (1).
  • Gegenüber diesem Hintergrund erkennt die Erfindung, dass spezielle Vorteile von einer bestimmten Codierungsanordnung erhalten werden.
  • Die Erfindung schafft eine Kanaldecodiereinrichtung für Daten, die von einem äußeren Code und einem inneren Code, die seriell verkettet sind, codiert sind, wobei der äußere Code ein Wiederholungscode mit einer Rate von 1:2 ist, der arbeitsfähig ist, ein Datenbit bn als zwei identisch codierte Bits bcoded,n0, bcoded,n1 zu codieren, und wobei die codierten Bits verschachtelt sind, wobei die Decodiereinrichtung aufweist: eine innere Decodiereinrichtung des "Soft Input Soft Output"-Typs (SISO), für die die Eingangsinformation und die Ausgangsinformation logarithmische Wahrscheinlichkeitsverhältnisse sind, wobei die Eingangsinformation die logarithmischen Wahrscheinlichkeitsverhältnisse der codierten Daten und einer äußeren extrinsischen Information ist; eine Einrichtung zum Subtrahieren von rückgekoppelter, äußerer extrinsischer Information von Ausgangsinformation der inneren Decodiereinrichtung, um eine innere extrinsische Information zu erzeugen; eine Einrichtung zum Tauschen der logarithmischen Wahrscheinlichkeitsverhältnisse Ln0, Ln1 in der inneren extrinsischen Information, die einem Informationsbit bn entsprechen, um die rückgekoppelte extrinsische Information zu erzeugen, wobei die Decodiereinrichtung mit der äußeren extrinsischen Information, die durch die vorangegangen Iterationen erzeugt wurde, iterativ arbeitsfähig ist; eine Einrichtung zum Summieren der einem Datenbit bn entsprechenden Paare von logarithmischen Wahrscheinlichkeitsverhältnissen Ln0, Ln1 der inneren extrinsischen Information; und eine Einrichtung zum Treffen einer festen Entscheidung, basierend auf den summierten logarithmischen Wahrscheinlichkeitsverhältnissen.
  • Verglichen mit anderen im Stand der Technik vorgeschlagenen Decodiereinrichtungen ist diese Anordung besonders einfach, besonders wenn erkannt wird, dass die Einrichtung zum Tauschen das Tauschen ohne die separaten Schritte des Entschachtelns und Verschachtelns durchführen kann.
  • Es ist normalerweise für die erste Iteration dafür gesorgt, die Rückkopplung der äußeren extrinsischen Information auf Null zu setzen.
  • Die Erfindung erstreckt sich außerdem auf ein Verfahren zum Decodieren von Kanalinformation, die Daten enthält, die codiert sind durch einen äußeren Code und einen inneren Code, die seriell verkettet sind, wobei der äußere Code ein Wiederholungscode mit einer Rate von 1:2 ist, der arbeitsfähig ist, ein Datenbit bn als zwei identisch codierte Bits bcoded,n0, bcoded,n1 zu codieren, und wobei die codierten Bits verschachtelt sind, aufweisend die folgenden Verfahrensschritte: Decodieren von Kanalinformation, die die logarithmischen Wahrscheinlichkeitsverhältnisse von empfangenen codierten Daten ist, unter Verwendung äußerer extrinsischer Information, um eine innere decodierte logarithmische Wahrscheinlichkeitsverhältnissinformation zu erzeugen; Subtrahieren rückgekoppelter äußerer extrinsischer Information von der inneren decodierten logarithmischen Wahrscheinlichkeitsverhältnissinformation, um eine innere extrinsische Information zu erzeugen; Tauschen der logarithmischen Wahrscheinlichkeitsverhältnisse Ln0, Ln1 in der inneren extrinsischen Information, die einem Informationsbit bn entsprechen, um die rückgekoppelte extrinsische Information zu erzeugen; iteratives Durchführen des Decodierens mit der äußeren extrinsischen Information, die von den vorangegangen Iterationen erzeugt wurde; Summieren der einem Datenbit bn entsprechenden Paare von logarithmischen Wahrscheinlichkeitsverhältnissen Ln0, Ln1 der inneren extrinsischen Information; und Treffen einer festen Entscheidung, basierend auf den summierten logarithmischen Wahrscheinlichkeitsverhältnissen.
  • Eine Ausführungsform der Erfindung wird jetzt als Beispiel unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, wobei gilt:
  • 1 ist ein Blockdiagramm einer seriell verketteten Codiereinrichtung und einer seriell verketteten Decodiereinrichtung mit einer iterativen Decodierung des Standes der Technik;
  • 2 ist ein Blockdiagramm einer seriell verketteten Codiereinrichtung und einer Decodiereinrichtung als Verkörperung der Erfindung;
  • 3 ist ein Blockdiagramm, das eine vereinfachte Anordnung der Decodiereinrichtung von 2 zeigt;
  • 4 ist ein Blockdiagramm, das eine weitere Vereinfachung der Decodiereinrichtung von 3 zeigt.
  • Es wird auf 2 der Zeichnungen Bezug genommen. Eine Quelle 2 binärer Daten liefert Daten an eine äußere Wiederholungscodiereinrichtung 4 mit einer Rate von 1:2. Für jedes Datenbit bn, dass in die Codiereinrichtung 4 eingespeist wird, gibt es zwei identische codierte Ausgangssignalbits bcoded,n0, bcoded,n1. Die codierten Bits in einem Datenblock werden von einer Verschachtelungseinrichtung 6 gemäß einem vorbestimmten Muster verschachtelt, so dass der Block für die folgenden Stufen zufälliger erscheint. Die verschachtelten Bits werden dann von einer anderen Codiereinrichtung 8 codiert.
  • Die codierte Information, die von der inneren Codiereinrichtung 8 ausgegeben wird, wird durch ein Medium übertragen, in welchem sie durch additives Rauschen verschlechtert wird.
  • Die verschlechterte codierte Information, die über das Medium empfangen wird, wird in eine innere weich-hinein/ weich-hinaus Decodiereinrichtung 10 (SISO-Decoder) mit äußerer extrinsischer Information eingespeist, wobei beide in der Form von logarithmischen Wahrscheinlichkeitsverhältnissen sind. Anfänglich wird die extrinsische Information auf Null gesetzt, was eine gleiche Wahrscheinlichkeit darstellt, dass das Bit null oder eins ist.
  • Die rückgekoppelte äußere extrinsische Rückkopplungsinformation (in der Form von logarithmischen Wahrscheinlichkeitsverhältnissen) wird durch einen Addierer 12 von der Ausgangsinformation des inneren Decoders (auch in der Form von logarithmischen Wahrscheinlichkeitsverhältnissen) subtrahiert, um innere extrinsische Werte einem Eingang einer Entschachtelungseinrichtung 14 bereitzustellen. Das Ausgangssignal der Entschachtelungseinrichtung stellt die innere intrinsische Information von der inneren Decodiereinrichtung und Kanalinformation bereit. Dieses wird in eine Wiederholungsdecodiereinrichtung 16 mit einer Rate von 1:2 eingespeist.
  • Ein Ausgang der äußeren Decodiereinrichtung 16 stellt Weichwerte bezüglich codierter Bits in Form von logarithmischen Wahrscheinlichkeitsverhältnissen bereit. Die innere extrinsische Information wird von diesen durch einen Summierer 18 subtrahiert, um äußere extrinsische Werte bereitzustellen. Diese werden durch eine Verschachtelungseinrichtung 20 verschachtelt, um die äußere extrinsische Information bereitzustellen.
  • Die Decodiereinrichtungen arbeiten iterativ, derart, dass bei der zweiten Iteration die äußere extrinsische Information von der ersten Iteration verwendet wird, und so weiter. Nachdem ein gewisses vorbestimmtes Kriterium erfüllt ist, werden die Iterationen beendet und Weichwerte bezüglich Informationsbits (in der Form von logarithmischen Wahrscheinlichkeitsverhältnissen) werden an eine Diskriminationseinrichtung ausgegeben, um eine feste Entscheidung bezüglich eines jeden Bits zu treffen. Das Kriterium könnte eine vorbestimmte Anzahl von Iterationen sein, z.B. 4, oder wenn die Änderung der Werte zwischen einer Iteration und der nächsten niedriger als ein Schwellenwert ist.
  • In der L-Wert-Notation gilt: L0coded = L1coded = Lcoded = L0 + L1
  • Die L-Wert-Notation ist in J. Hagenauer, "The Turbo Principle:Tutorial introduction and State of Art", Symposium on Turbo Codes, Brest, France, September 1997 erläutert ist.
  • L0 und L1 sind die zwei Eingangs-L-Werte für die Decodiereinrichtung (da die Code Rate 1:2 ist, gibt es zwei Werte für jedes "Wiederholungscode"-Codewort).
  • Für den Wiederholungscode der Rate 1:2 stellt man fest, dass Linfo = Lcoded ist.
  • Um die gewünschte Bitinformation wiederzugewinnen, muss man die feste Entscheidung (Vorzeichen) bezüglich der Linfo – Werte an dem Ausgang der Decodiereinrichtung treffen.
  • Am Wichtigsten ist, dass die extrinsischen Ausgangswerte (die während des iterativen Decodierungsverfahrens an die innere Decodiereinrichtung zurückgekoppelt werden) berechnet werden als: L0.extr = L0.coded – L0 = L1 L1.extr = L0.coded – L1 = L0
  • Folglich können die extrinsischen Decodiererausgangswerte nur durch Tauschen ("Swapping") der zwei Eingangswerte L0 und L1 pro "Wiederholungscode"-Codewort erhalten werden.
  • 3 zeigt, wie das verwendet werden kann, um die äußere Decodiereinrichtung zu vereinfachen. Hier sind die äußere Wiederholungsdecodiereinrichtung 16 und der Summierer 18 durch einen Addierer 24 und einem Puffer 26 ersetzt. Der Puffer 26 speichert zwei aufeinanderfolgende Werte aus der inneren extrinsischen Information, wobei die Werte Ln0, Ln1 einem Datenbit bn entsprechen. Diese werden in dem Addierer 24 addiert, um die Weichwerte bezüglich Informationsbits bereitzustellen, die in die Diskriminationseinrichtung 22 eingespeist werden. Die Werte werden auch in einen Puffer 28 eingespeist, von dem sie in umgekehrter Reihenfolge (vertauscht) gelesen werden, um den Strom von äußeren extrinsischen Werten bereitzustellen, die in die Entschachtelungseinrichtung 20 eingespeist werden.
  • Eine weitere Vereinfachung ist in 4 gezeigt. Hier sind der Puffer 28, die Entschachtelungseinrichtung 14, die Tauscheinrichtung 28 und die Verschachtelungseinrichtung 20 von 3 zu einer einzigen Einheit (Verschachtelungseinrichtung 30) kombiniert, die direkt jene Werte Ln0, Ln1 tauscht, die einem Datenbit bn von den inneren extrinsischen Werten entsprechen, die von dem Addierer 12 ausgegeben werden, ohne sie zuerst zu entschachteln.
  • Es ist insbesondere attraktiv, einen rekursiven systematischen Code mit einer inneren Rate von 1:2 zu verwenden, der punktuell reduziert (punctured) ist, um einen inneren Code mit der Rate 1 zu erhalten (die Hälfte der inneren codierten Bits werden entfernt). Zusammen mit dem Wiederholungscode mit der äußeren Rate von 1:2 führt das zu einer Gesamtcoderate von 1:2. Man beachte, dass in der inneren Codiereinrichtung keine Redundanz hinzugefügt wird. An der inneren Codiereinrichtung ist die Anzahl der eingehenden Bits die gleiche wie die Anzahl der ausgehenden Bits.
  • Das Muster zum punktuellen Reduzieren, um die Hälfte der codierten Bits an dem Ausgang der inneren Codiereinrichtung zu entfernen, ist willkürlich, muss aber dem Empfänger bekannt sein. Jedoch gibt es zwei Einschränkungen: 1. Zu einem Zeitpunkt k kann man entweder das Informationsbit Ik oder das zugehörige Prüfbit pk entfernen, aber nicht beide. 2. Es müssen immer einige Prüfbits in der codierten Sequenz bleiben, sonst ist ein iteratives Decodieren nicht möglich.
  • Beispiele von Mustern zum punktuellen Entfernen, um einen Code mit einer Rate 1 aus einem Muttercode mit einer Rate von 1:2 zu erhalten:
    • 1. Alle Informationsbits entfernen, so dass die codierte Bitsequenz lediglich aus Prüfbits besteht. p0, p1, p2, p3 ...
    • 2. Die Hälfte der Informationsbits und die Hälfte der Prüfbits entfernen. I0, p1, i2, p3, ...
    • 3. 2/3 der Informationsbits und 1/3 der Prüfbits entfernen. I0, p1, p2, i3, p4, p5 ...
  • Die unterschiedlichen Muster zum punktuellen Reduzieren 1., 2., 3. und 4. führen zu einem unterschiedlichen Bitfehlerraten-(BER)-Verhalten des verketteten Codes, wenn er iterativ decodiert wird. Je weniger Informationsbits einbezogen sind, desto später ist die "Turboklippe" (turbo cliff) (bezogen auf dem Signal Rauschabstand), aber desto niedriger ist der Bitfehlerratenboden.

Claims (6)

  1. Kanaldecodiereinrichtung für Daten, die von einem äußeren Code und einem inneren Code, die seriell verkettet sind, codiert sind, wobei der äußere Code ein Wiederholungscode mit einer Rate von 1:2 ist, der arbeitsfähig ist, ein Datenbit bn als zwei identisch codierte Bits bcoded,n0, bcoded,n1 zu codieren, und wobei die codierten Bits verschachtelt sind, wobei die Decodiereinrichtung aufweist: eine innere Decodiereinrichtung (10) des "Soft Input Soft Output"-Typs (SISO), für die die Eingangsinformation und die Ausgangsinformation logarithmische Wahrscheinlichkeitsverhältnisse sind, wobei die Eingangsinformation die logarithmischen Wahrscheinlichkeitsverhältnisse der codierten Daten und einer äußeren extrinsischen Information ist; eine Einrichtung (12) zum Subtrahieren von rückgekoppelter, äußerer extrinsischer Information von Ausgangsinformation der inneren Decodiereinrichtung, um eine innere extrinsische Information zu erzeugen; eine Einrichtung (28) zum Tauschen der logarithmischen Wahrscheinlichkeitsverhältnisse Ln0, Ln1 in der inneren extrinsischen Information, die einem Informationsbit bn entsprechen, um die rückgekoppelte extrinsische Information zu erzeugen, wobei die Decodiereinrichtung mit der äußeren extrinsischen Information, die durch die vorangegangen Iterationen erzeugt wurde, iterativ arbeitsfähig ist; eine Einrichtung (24) zum Summieren der einem Datenbit bn entsprechenden Paare von logarithmischen Wahrscheinlichkeitsverhältnissen Ln0, Ln1 der inneren extrinsischen Information; und eine Einrichtung (22) zum Treffen einer festen Entscheidung, basierend auf den summierten logarithmischen Wahrscheinlichkeitsverhältnissen.
  2. Decodiereinrichtung nach Anspruch 1, die dazu ausgelegt ist, für die erste Iteration die rückgekoppelte äußere extrinsische Information auf Null zu setzen.
  3. Decodiereinrichtung nach Anspruch 1 oder 2, wobei die Einrichtung zum Tauschen das Tauschen ohne separate Schritte des Entschachtelns und Verschachtelns durchführt.
  4. Verfahren zum Decodieren von Kanalinformation, die Daten enthält, die codiert sind durch einen äußeren Code und einen inneren Code, die seriell verkettet sind, wobei der äußere Code ein Wiederholungscode mit einer Rate von 1:2 ist, der arbeitsfähig ist, ein Datenbit bn als zwei identisch codierte Bits bcoded,n0, bcoded,n1 zu codieren, und wobei die codierten Bits verschachtelt sind, aufweisend die folgenden Verfahrensschritte: Decodieren von Kanalinformation, die die logarithmischen Wahrscheinlichkeitsverhältnisse von empfangenen codierten Daten ist, unter Verwendung äußerer extrinsischer Information, um eine innere decodierte logarithmische Wahrscheinlichkeitsverhältnissinformation zu erzeugen; Subtrahieren rückgekoppelter äußerer extrinsischer Information von der inneren decodierten logarithmischen Wahrscheinlichkeitsverhältnissinformation, um eine innere extrinsische Information zu erzeugen; Tauschen der logarithmischen Wahrscheinlichkeitsverhältnisse Ln0, Ln1 in der inneren extrinsischen Information, die einem Informationsbit bn entsprechen, um die rückgekoppelte extrinsische Information zu erzeugen; iteratives Durchführen des Decodierens mit der äußeren extrinsischen Information, die von den vorangegangen Iterationen erzeugt wurde; Summieren der einem Datenbit bn entsprechenden Paare von logarithmischen Wahrscheinlichkeitsverhältnissen Ln0, Ln1 der inneren extrinsischen Information; und Treffen einer festen Entscheidung, basierend auf den summierten logarithmischen Wahrscheinlichkeitsverhältnissen.
  5. Verfahren nach Anspruch 4, wobei für die erste Iteration die rückgekoppelte äußere extrinsische Information auf Null gesetzt wird.
  6. Verfahren nach Anspruch 4 oder 5, wobei die Schritte des Entschachtelns, des Tauschens und des Verschachtelns als einzelner Schritt ohne separate Schritte des Endschachtelns und Verschachtelns durchgeführt werden.
DE69923970T 1999-09-14 1999-09-14 Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren Expired - Lifetime DE69923970T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP99307246A EP1085661B1 (de) 1999-09-14 1999-09-14 Kanaldekoder und Verfahren zur Kanaldekodierung

Publications (2)

Publication Number Publication Date
DE69923970D1 DE69923970D1 (de) 2005-04-07
DE69923970T2 true DE69923970T2 (de) 2006-04-27

Family

ID=8241617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69923970T Expired - Lifetime DE69923970T2 (de) 1999-09-14 1999-09-14 Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren

Country Status (10)

Country Link
US (1) US6629287B1 (de)
EP (1) EP1085661B1 (de)
JP (1) JP3354554B2 (de)
KR (1) KR100356324B1 (de)
CN (1) CN1295382A (de)
AU (1) AU5655200A (de)
BR (1) BR0003983A (de)
CA (1) CA2317202A1 (de)
DE (1) DE69923970T2 (de)
ID (1) ID27249A (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243294B1 (en) * 2000-01-13 2007-07-10 California Institute Of Technology Serial turbo trellis coded modulation using a serially concatenated coder
US7168031B2 (en) * 2000-04-14 2007-01-23 Siemens Aktiengesellschaft Method for channel decoding a data stream containing useful data and redundant data, device for channel decoding, computer-readable storage medium and computer program element
US6757860B2 (en) * 2000-08-25 2004-06-29 Agere Systems Inc. Channel error protection implementable across network layers in a communication system
US7571683B2 (en) * 2001-03-27 2009-08-11 General Electric Company Electrical energy capture system with circuitry for blocking flow of undesirable electrical currents therein
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US6993098B2 (en) * 2001-07-12 2006-01-31 Koninklijke Philips Electronics N.V. Method and apparatus for efficient calculating distance metric
US7236536B2 (en) * 2001-07-26 2007-06-26 Lucent Technologies Inc. Method and apparatus for detection and decoding of signals received from a linear propagation channel
FR2828359A1 (fr) * 2001-07-31 2003-02-07 Koninkl Philips Electronics Nv Emetteur, recepteur, procedes, programme et signal adaptes a des modulations a grand nombre d'etats
US7649829B2 (en) * 2001-10-12 2010-01-19 Qualcomm Incorporated Method and system for reduction of decoding complexity in a communication system
US6986092B2 (en) * 2001-12-04 2006-01-10 Qualcomm Inc. Erasure-and-single-error correction decoder for linear block codes
JP3671906B2 (ja) * 2001-12-19 2005-07-13 日本電気株式会社 繰り返し連接符号復号回路及びそれを用いた符号化復号化システム
KR100695068B1 (ko) * 2002-10-19 2007-03-14 삼성전자주식회사 설계가 간단한 디지털방송 시스템의 전송장치 및 그전송방법
US6901083B2 (en) * 2002-10-25 2005-05-31 Qualcomm, Incorporated Method and system for code combining at an outer decoder on a communication system
US6919829B2 (en) * 2003-06-20 2005-07-19 Nokia Corporation Bit swapping for different interleaving depths
US7237181B2 (en) * 2003-12-22 2007-06-26 Qualcomm Incorporated Methods and apparatus for reducing error floors in message passing decoders
US7466773B2 (en) * 2004-02-19 2008-12-16 Broadcom Corporation WLAN receiver having an iterative decoder
US7599419B2 (en) * 2005-01-14 2009-10-06 The Regents Of The University Of California Method and apparatus for use of space time trellis codes based on channel phase feedback
US7620881B2 (en) * 2005-03-09 2009-11-17 Harris Corporation System and method for communicating data using iterative equalizing and decoding and recursive inner code
EP1783916B1 (de) * 2005-11-07 2019-11-06 Samsung Electronics Co., Ltd. Gerät und Methode zum Anhalten einer iterativen Dekodierung in einem mobilen Kommunikationssystem
US8194760B2 (en) * 2006-06-01 2012-06-05 Ntt Docomo, Inc. Method and apparatus for distributed space-time coding in wireless radio networks
US8027407B2 (en) * 2006-11-06 2011-09-27 Ntt Docomo, Inc. Method and apparatus for asynchronous space-time coded transmission from multiple base stations over wireless radio networks
US8059732B2 (en) 2006-11-28 2011-11-15 Ntt Docomo, Inc. Method and apparatus for wideband transmission from multiple non-collocated base stations over wireless radio networks
US7924951B2 (en) * 2006-12-14 2011-04-12 The Trustees Of Columbia University In The City Of New York Methods and systems for digital wireless communication
US7965803B2 (en) * 2006-12-14 2011-06-21 The Trustees Of Columbia University In The City Of New York Methods and systems for providing feedback for beamforming
US8861356B2 (en) * 2007-03-13 2014-10-14 Ntt Docomo, Inc. Method and apparatus for prioritized information delivery with network coding over time-varying network topologies
US20090285323A1 (en) * 2008-05-15 2009-11-19 Sundberg Carl-Erik W Adaptive soft output m-algorithm receiver structures
US8064548B2 (en) * 2007-05-18 2011-11-22 Ntt Docomo, Inc. Adaptive MaxLogMAP-type receiver structures
WO2008157724A1 (en) * 2007-06-19 2008-12-24 The Trustees Of Columbia University In The City Of New York Methods and systems for providing feedback for beamforming and power control
US20090075686A1 (en) * 2007-09-19 2009-03-19 Gomadam Krishna S Method and apparatus for wideband transmission based on multi-user mimo and two-way training
US8325840B2 (en) * 2008-02-25 2012-12-04 Ntt Docomo, Inc. Tree position adaptive soft output M-algorithm receiver structures
US8279954B2 (en) * 2008-03-06 2012-10-02 Ntt Docomo, Inc. Adaptive forward-backward soft output M-algorithm receiver structures
GB2460418B (en) * 2008-05-28 2010-04-14 Mirics Semiconductor Ltd Broadcast receiver system
GB2460416B (en) * 2008-05-28 2010-07-07 Mirics Semiconductor Ltd Broadcast receiver system
GB2460417B (en) * 2008-05-28 2011-04-06 Mirics Semiconductor Ltd Broadcast receiver system
US8565329B2 (en) * 2008-06-03 2013-10-22 Ntt Docomo, Inc. Soft output M-algorithm receiver structures with generalized survivor selection criteria for MIMO systems
US8229443B2 (en) * 2008-08-13 2012-07-24 Ntt Docomo, Inc. Method of combined user and coordination pattern scheduling over varying antenna and base-station coordination patterns in a multi-cell environment
US8705484B2 (en) * 2008-08-15 2014-04-22 Ntt Docomo, Inc. Method for varying transmit power patterns in a multi-cell environment
US8451951B2 (en) * 2008-08-15 2013-05-28 Ntt Docomo, Inc. Channel classification and rate adaptation for SU-MIMO systems
US8542640B2 (en) * 2008-08-28 2013-09-24 Ntt Docomo, Inc. Inter-cell approach to operating wireless beam-forming and user selection/scheduling in multi-cell environments based on limited signaling between patterns of subsets of cells
US8855221B2 (en) * 2008-09-15 2014-10-07 Ntt Docomo, Inc. Method and apparatus for iterative receiver structures for OFDM/MIMO systems with bit interleaved coded modulation
US8312346B2 (en) * 2009-05-01 2012-11-13 Mirics Semiconductor Limited Systems and methods for communications
US9048977B2 (en) * 2009-05-05 2015-06-02 Ntt Docomo, Inc. Receiver terminal driven joint encoder and decoder mode adaptation for SU-MIMO systems
US8448033B2 (en) * 2010-01-14 2013-05-21 Mediatek Inc. Interleaving/de-interleaving method, soft-in/soft-out decoding method and error correction code encoder and decoder utilizing the same
US8514961B2 (en) * 2010-02-04 2013-08-20 Ntt Docomo, Inc. Method and apparatus for distributed space-time coding in wireless radio networks
US9116826B2 (en) * 2010-09-10 2015-08-25 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
US8799737B1 (en) * 2011-02-15 2014-08-05 Marvell International Ltd. Soft-information modification in concatenated decoding systems
JP5696604B2 (ja) * 2011-06-30 2015-04-08 富士通株式会社 誤り訂正符号の復号装置、誤り訂正符号の復号方法及び基地局装置ならびに移動局装置
US20140064412A1 (en) * 2012-08-30 2014-03-06 Texas Instruments Incorporated High Performance Turbo DPSK
US9065483B2 (en) * 2013-01-21 2015-06-23 Micron Technology, Inc. Determining soft data using a classification code
KR20150084308A (ko) * 2014-01-13 2015-07-22 삼성전자주식회사 무선 통신 시스템에서 채널의 비-가우시안 특성에 따른 적응적 채널 부호 선택 장치 및 방법
KR102214101B1 (ko) * 2014-09-05 2021-02-09 삼성전자주식회사 반복 검출 및 복호 수신 방법 및 장치
TWI555339B (zh) * 2015-04-21 2016-10-21 國立清華大學 疊代式解碼裝置、疊代式訊號檢驗裝置與資訊更新方法
CN106059596B (zh) * 2016-06-24 2019-05-14 中山大学 以二元bch码为成份码的分组马尔可夫叠加编码方法及其译码方法
US11831338B2 (en) * 2022-01-21 2023-11-28 Hughes Network Systems, Llc Systems and methods for improving communication throughput

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4596024A (en) * 1983-05-23 1986-06-17 At&T Bell Laboratories Data detector using probabalistic information in received signals
US5537444A (en) * 1993-01-14 1996-07-16 At&T Corp. Extended list output and soft symbol output viterbi algorithms
US5414738A (en) * 1993-11-09 1995-05-09 Motorola, Inc. Maximum likelihood paths comparison decoder
FR2712760B1 (fr) * 1993-11-19 1996-01-26 France Telecom Procédé pour transmettre des bits d'information en appliquant des codes en blocs concaténés.
FR2718589B1 (fr) * 1994-04-11 1996-05-31 Alcatel Mobile Comm France Dispositif de traitement en réception, notamment pour système de radiocommunication numérique avec des mobiles.
US5822340A (en) * 1996-05-10 1998-10-13 Telefonaktiebolaget Lm Ericsson Method for decoding data signals using fixed-length decision window
FR2753026B1 (fr) * 1996-08-28 1998-11-13 Pyndiah Ramesh Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede
US5966412A (en) * 1997-06-30 1999-10-12 Thomson Consumer Electronics, Inc. Apparatus and method for processing a Quadrature Amplitude Modulated (QAM) signal
DE19749148C2 (de) * 1997-11-06 1999-12-02 Siemens Ag Verfahren und Einrichtung zur Datenübertragung in einem digitalen Übertragungssystem mit ARQ
US6056147A (en) * 1998-02-04 2000-05-02 Jarman; Murray System for releasably securing a multipart receptacle
FR2776873B1 (fr) * 1998-03-25 2000-06-02 Matra Communication Procede de detection d'une sequence de symboles discrets a partir d'un signal d'observation, et processeur de viterbi mettant en oeuvre un tel procede
KR100334819B1 (ko) * 1998-06-05 2002-05-02 윤종용 레이트 매칭을 위한 채널 부호화 장치 및 방법
US6192501B1 (en) * 1998-08-20 2001-02-20 General Electric Company High data rate maximum a posteriori decoder for segmented trellis code words

Also Published As

Publication number Publication date
EP1085661A1 (de) 2001-03-21
EP1085661B1 (de) 2005-03-02
BR0003983A (pt) 2001-06-19
ID27249A (id) 2001-03-15
JP2001127646A (ja) 2001-05-11
CA2317202A1 (en) 2001-03-14
KR100356324B1 (ko) 2002-10-19
AU5655200A (en) 2001-03-15
DE69923970D1 (de) 2005-04-07
JP3354554B2 (ja) 2002-12-09
CN1295382A (zh) 2001-05-16
KR20010050451A (ko) 2001-06-15
US6629287B1 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
DE69923970T2 (de) Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren
DE69930467T2 (de) Iterative Demodulation und Dekodierungeines Mehrpegel-Signals
DE69736881T2 (de) Parallel verketteter tail-biting-faltungskode und dekoder dafür
DE60113053T2 (de) Vor-Dekoder für Turbodekoder, zur Rückgewinnung von punktierten Paritätssymbolen, sowie ein Verfahren zur Rückgewinnung eines Turbokodes
DE60001988T2 (de) Turbo Dekodierung mit variabler Anzahl von Iterationen
DE19736676C1 (de) Verfahren zur Paketübertragung mit einem ARQ-Protokoll auf Übertragungskanälen in einem digitalen Übertragungssystem
DE102005010006B4 (de) Verfahren und Vorrichtung zum Terminieren einer iterativen Turbo-Dekodierung
DE112004002008B4 (de) Vereinheitlichter Viterbi/Turbo-Decoder für mobile Telekommunikationssysteme
WO1999011009A1 (de) Verfahren zur datenübertragung auf übertragungskanälen in einem digitalen übertragungssystem
CN1275278A (zh) 利用不带有交织的并行编码的通信系统和方法
WO1999011013A1 (de) Verfahren und einrichtung zur abschätzung der dienstqualität auf übertragungskanälen in einem digitalen übertragungssystem
US20010010089A1 (en) Digital transmission method of the error-correcting coding type
DE19736626C1 (de) Verfahren zur Datenübertragung in einem digitalen Übertragungssystem bei paketvermitteltem Dienst
DE60111974T2 (de) Abbruchkriterium für einen Turbodekoder
EP1236281B1 (de) Turbo-code-decoder und turbo-code-decodierverfahren mit iterativer kanalparameterschätzung
DE19934646C2 (de) Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes
EP1249074B1 (de) Verfahren zur decodierung eines datensignals
DE19521327A1 (de) Verfahren und Codiereinrichtung zur gesicherten Übertragung von Information mittels Mehrkomponenten-Codierung
US7327796B1 (en) SOVA turbo decoder with decreased normalisation complexity
DE102010054228B4 (de) Verfahren zum Übertragen von Daten
DE102011018173B4 (de) Verfahren zur Rückgewinnung verlorener oder beschädigter Daten
KR100332805B1 (ko) 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법
WO2013182544A1 (de) Serielle verkettung eines nicht-binären turbo-codes über gf (q) und eines q-ären hadamard-codes
DE10147482A1 (de) Seriell verketteter, dreidimensionaler SPC-Turbocode für optische Übertragungssysteme
EP1592138A1 (de) Verfahren und Anordnung zur Vorwärtsfehlerkorrektur bei hohen Datenraten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition