-
Gebiet der
Erfindung
-
Die
vorliegende Erfindung betrifft allgemein die Herstellung elektrischer
Schaltungen mit Merkmalen, welche eine dreidimensionale Konfiguration besitzen,
die sich in eine Richtung oder mehrere Richtungen von einer Ebene
des Schaltkreises erstrecken.
-
Hintergrund
der Erfindung
-
Sowohl
flexible als auch starre gedruckte Schaltungen werden mit ähnlichen
Schaltungen oder anderen Komponenten mittels unterschiedlicher Verbindungsvorrichtungen
verbunden. Flache, flexible Verbindungskabel für gedruckte Schaltungen gewährleisten
den Einsatz von ähnlich
konfigurierten Verbindungsvorrichtungen und sind so weit entwickelt
worden, wo die Verbindung zwischen einem solchen Kabel für einen
gedruckten Schaltkreis und einem anderen Schaltkreis hergestellt
wird, indem eine Vielzahl von hervorstehenden metallischen Verbindungsmerkmalen
vorgesehen ist, die entweder gegen ähnliche Merkmale oder ineinandergreifende metallische
Verbindungsflächen
auf der anderen Schaltkreiskomponente oder den anderen Schaltkreiskomponenten
gedrückt
werden. Flexible Schaltkreisabschlüsse oder Verbindungsscheiben
dieser Art sind in US-Patentschrift Nr. 4,125,310; US-Patent Nr.
4,116,517 und US-Patent Nr. 4,453,795 beschrieben.
-
Die
Verbinder gemäß dieser
Patente beschreiben ein Substrat mit Bahnen, die darauf chemisch
eingebracht sind, wobei das Substrat eine Vielzahl von metallischen
erhöhten
Merkmalen aufweist, die später
ausgebildet werden, so dass sie von der Ebene des Schaltkreisleiter
vorstehen. Wenn somit zwei derartige Verbinder zueinander plaziert
werden, wobei die erhöhten
Merkmale eines Substrates paßgenau
und in Kontakt mit dem anderen Typ sind, so befinden sich die Ebenen
der geätzten
elektrischen Schaltkreise aufgrund des Überstandes der Merkmale in
einem angemessenen Abstand voneinander. Die zwei Schaltungen können physikalisch
zusammen geklemmt sein, um die Merkmale gegeneinander anzudrücken, wodurch
ein fester und enger elektrischer Kontakt zwischen den beiden Schaltkreisen geschaffen
wird.
-
Obgleich
solche Anschlußanordnungen
wirksam und zuverlässig
im Betrieb funktionieren, sind sie schwierig, teuer und zeitaufwendig
herzustellen. Die bei solchen Verbindern vorhandenen Schwierigkeiten
in der Herstellung stammen daher, dass die überstehenden Kontaktpunkte
getrennt von der Herstellung der Schaltkreise selbst (entweder vorher oder
nachher) hergestellt werden müssen.
Insbesondere nach dem Bohren angemessener Verbindungs- und Werkzeuglöcher durch
ein kupferlaminiertes dielektrisches Kernmaterial oder ein Substrat
und dem galvanischen Abscheiden in und durch einige der Löcher, so
dass eine Verbindungsschaltung auf beiden Seiten des Kernmaterials
erzielt. wird, wird das Kernmaterial zwischen der Schaltkreisdruckvorlage
(optische Masken) plaziert, welche auf beiden Seiten des Kernmaterials
positioniert sind, und die Löcher
in der Druckvorlage oder die Bezugspunkte werden dann manuell mit
den vorgebohrten Löchern
im Kernmaterial ausgerichtet. Wo dutzende von Teilen auf einem einzelnen
Paneel hergestellt werden können,
welches eine Größe von 12'' × 18'' (304,8 mm × 457,2 mm) besitzt, und Ausrichtungstoleranzen
innerhalb weniger Mikrometer gemessen werden, ist eine Lagegenauigkeit
von sämtlichen
oder zumindest den meisten Löchern
in sämtlichen
Teilen enorm schwierig, zeitaufwendig und häufig nicht möglich aufgrund von Änderungen
in den Abmessungen der Paneele, welche während einiger Verarbeitungsschritte
auftreten. Nach der Lagezuordnung der Druckvorlage wird die im wesentlichen
planare Schaltung auf den Kupferoberflächen chemisch abgetragen oder
geätzt (das
Paneel kann für
ein Doppelseitenpaneel oft mit einer Kupferbeschichtung auf beiden
Seiten bedeckt sein).
-
Der Ätzprozeß beinhaltet
das Aufbringen von Photoresistlack, Abdecken des Resistlackes, Belichten
des Resistlackes, Entwickeln des Resistlackes, dann Ät zen durch
die Abschnitte des Kupfers, welche vom Resistlack nicht geschützt worden
sind, so dass nach dem Strippen des verbleibenden Resistlackes das
Schaltkreismuster der Kupferleiter übrig bleibt.
-
Wo
erhöhte
Anschlußmerkmale
vorgesehen sind, wie bei Anschlußwafern von einem flexiblen Schaltkreis,
ist es dann notwendig, die vorstehenden Kontaktmerkmale auf Anschlußflächen zu
galvanisieren, die in dem Schaltkreis ausgebildet sind, welcher zuvor
geätzt
worden war. Diese Merkmale müssen
zu den ausgewählten
Anschlußflächen und
zu dem Bezugspunkt des Paneels genau zugeordnet werden. Jedoch sind
die Paneele zuvor bearbeitet worden, um die Schaltkreisbahnen auszubilden,
so dass weitere Spannungen, die bei einer solchen Verarbeitung auftreten,
Veränderungen
in den Abmessungen bewirken (üblicherweise,
jedoch nicht immer, ein Schrumpfen). Die sich ändernden Abmessungen verursachen
ernste Probleme bei der Lagezuordnung. Um die hervorstehenden Kontaktmerkmale
(manchmal als "bumps" oder Kontaktfeature
bezeichnet) herzustellen, wird der geätzte Schaltkreis mit einem Resistlack
bedeckt. Erneut muß die
zugehörige Druckvorlage
zum Bestimmen des gewünschten
Loches in dem Resistlack an dem Bump-Ort sorgfältig zugeordnet werden, was
in einem solchen Fall eine deutlich schwierigere Aufgabe darstellt.
-
In
einigen Fällen
können
die vorstehenden Verbindungsmerkmale oder Bumps zuerst ausgebildet
werden, bevor der Rest des geätzten
Schaltkreises ausgebildet wird. Jedoch muß immer das Merkmal getrennt
ausgebildet werden, zu einer anderen Zeit, als der geätzte Schaltkreis
ausgebildet wird, und somit werden Probleme bei der Lagezuordnung
erzeugt oder erschwert.
-
Bei
Schaltkreisen, bei denen eine Verbindung von der Schaltung von einer
Seite des Kernmaterials zur Schaltung auf der anderen Seite des
Kernmaterials hergestellt werden muß, werden Löcher gebohrt und das jeweilige
Durchgangsloch wird galvanisiert, was noch weitere Schritte verlangt
und bei denen andere Probleme bei der Lagezuordnung erzeugt werden,
welche die Kosten und die Fertigungszeit erhöhen.
-
US-Patent
Nr. 5,197,184 lehrt ein Verfahren des additiven Bildens einer dreidimensionalen
elektrischen Schaltung mit erhöhten
Kontaktpunkten, ohne dass Schaltungsätzprozesse angewendet werden.
Die dreidimensionale elektrische Schaltung wird durch volladditive
Verfahren hergestellt, bei denen ein Schaltkreisträger zum
Einsatz kommt. Der Träger weist
ein Substrat mit einer Arbeitsoberfläche auf, welches aus einem
Material gebildet ist, auf dem ein elektrisch leitfähiges Element
galvanoplastisch hergestellt werden kann, wobei der Träger ein
erstes Merkmal besitzt, welches in Richtungen senkrecht zu der Arbeitsoberfläche vorsteht,
um einen dreidimensionalen elektrischen Schaltkreis zu ermöglichen, welcher
durch einen einzelnen galvanoplastischen Vorgang ausgebildet werden
soll. Der Träger
besitzt ein Muster, das aus elektrisch nicht leitendem Material
ausgebildet ist. Somit können
die gesamten dreidimensionalen Schaltkreisbahnen und erhöhten Verbindungsmerkmale
in einem einzelnen Schritt galvanisch abgeschieden werden, wobei
dies alles ohne irgendeinen photolitographischen Prozeß oder Ätzprozeß möglich ist.
Ein letzter Schritt bei einem solchen Verfahren umfasst das Trennen
des Substrates und der Schaltung von dem Träger, um ein dielektrisches Substrat
zu schaffen, welches darauf ein Schaltkreismuster besitzt, einschließlich starrer,
hervorstehender leitfähiger
Kontaktpunkte, wobei sie so konfiguriert und angeordnet sind, dass
sie gegen einen Kontakt eines anderen elektrischen Schaltkreises
gedrückt
werden können.
Obgleich ein solches Verfahren erfolgreich durchgeführt werden
kann, besitzt dieses Verfahren in gewissen Situationen viele Nachteile,
welche die Zweckmäßigkeit
dieses Verfahrens begrenzen.
-
Insbesondere
verlangt der letzte Verfahrensschritt bei dem im US-Patent Nr. 5,197,184
beschriebenen Verfahren die mechanische Trennung des Substrates
und der Schaltung von dem Träger.
Dieses Trennverfahren kann schwierig durchzuführen sein, wenn eine physikalische
Beschädigung
des Substrates und der Schaltung nicht damit einhergehen soll. Die
während
dieser Trennung auf das Substrat und die Schaltung ausgeübten Spannungen können hoch
genug sein, um eine Änderung
bei den Abmessungen des Substrates zu bewirken. Diese Änderungen
in der Abmessung können
dazu führen, dass
es unmöglich
ist, sämtliche
Bumps des Substrates mit ihren gegenüberliegenden Anschlußflächen auf
dem Gegenschaltkreis auszurichten.
-
Ein
anderer Nachteil des Verfahrens, das in US-Patent Nr. 5,197,184
beschrieben ist, liegt darin, dass die Adhäsion der Schaltkreisbahnen
und Merkmale zum Dielektrikum viel größer sein muss als die Adhäsion der
Schaltkreisbahnen zum Träger,
um sicherzustellen, dass während
des Trennverfahrens vom Träger
die Schaltkreisbahnen im Dielektrikum zurückbleiben. Wenn die Adhäsion der
Schaltkreisbahnen zum Dielektrikum geringer oder nur nahezu gleich
der Adhäsion
der Schaltkreisbahnen mit dem Träger
ist, verbleiben einige oder sämtliche
Schaltkreisbahnen auf dem Träger,
was zu einem unbrauchbaren Schaltkreis führt.
-
Ein
weiterer Nachteil bei dem Verfahren, was in US-Patent Nr. 5,197,184
beschrieben ist, liegt darin, dass das Verfahren, bei dem die Vertiefungen chemisch
in das Gerippe geätzt
werden, entlang der Oberfläche
eines großen
Paneels, wie z. B. einem Paneel mit 12'' × 18'', inkonsistent sein können. Das inkonsistente Ätzen kann
zu einer Schwankung in der Tiefe der ausgebildeten Vertiefungen
führen,
was somit zu Schwankungen in der Höhe der Bumps auf. dem fertiggestellten
Schaltkreis führt.
Die Nicht-Planarität
der Bumps kann nach dem Klemmen des fertiggestellten Schaltkreises
mit seinem gegenüberliegenden
Schaltkreis offene Schaltkreise verursachen.
-
Ein
weiterer Nachteil des Verfahrens, dass in US-Patent Nr. 5,197,184
beschrieben worden ist, liegt darin, dass die Endform und insbesondere
die Höhe
der Bumps vollständig
vom chemischen Ätzprozeß abhängig ist.
Eine Steuerung der Höhe
der Bumps muß durch
die Größe der Basis
der Bumps bestimmt werden. Wenn Bumps mit einer bestimmten Höhe gefordert
sind, muß die
Basis groß ausgebildet
werden, so dass die Dichte des Bumpmusters begrenzt wird.
-
Die
obigen Ausführungen
zeigen, dass es Begrenzungen bei den vorhandenen Verfahren zum Ausbilden
dreidimensionaler Schaltungen gibt. Somit wäre es vorteilhaft, ein verbessertes
Verfahren zum Bilden dreidimensionaler Schaltungen zu schaffen, welches
darauf gerichtet ist, einen oder mehrere der Begrenzungen oder Nachteile,
die oben beschrieben worden sind, zu überwinden.
-
Demgemäß wird eine
angemessene Alternative vorgeschlagen, welche Merkmale aufweist,
die nachfolgend umfassend vorgestellt werden.
-
Zusätzlich zu
den obigen Anwendungen, bei denen ein flexibler Schaltkreis oder
Multilayer-Schaltkreis mit erhöhten
metallischen Kontakten gegen andere Komponenten angedrückt werden
kann, können diese
erhöhten
metallischen Kontakte bei Anwendungen gefordert sein, bei denen
die erhöhten
metallischen Kontakte permanent mit anderen Komponenten verbunden
sind. Solche Anwendungen werden allgemein als "flip chip" Anordnungen bezeichnet und sind im
Microelectronics Packaging Handbook, herausgegeben von Tummala et
al., (Van Nostrand Reinhold: 1939); Seiten 366–369, beschrieben.
-
Eine
Flip chip-Verbindung bietet Vorteile gegenüber dem üblicheren Drahtverbindungsverfahren, bei
dem Kontaktflächen,
die an der Peripherie des Chips plaziert sind, mit zugehörigen Kontaktflächen eines
Substrates mit einem Golddraht oder Aluminiumdraht verbunden sind.
Der primäre
Vorteil der Flip chip-Verbindung
liegt in der reduzierten Induktivität, die durch das Eliminieren
des relativ langen Golddrahtes oder Aluminiumdrahtes erzielt wird.
Die meisten Flip chip-Anwendungen verwenden heute Lötpunkte
mit einem Durchmesser von 4 bis 6 mil (1 mil = 25,4 μm) in einem
Abstand von 9 oder 10 mil, wobei 3 oder mehr Reihen um den Rand
des Chips angeordnet sind. Chips mit einer Drahtverbindung verlangen
bei äquivalenter
Eingabe/Ausgabe-Leistung (I/O) Kontaktflächenabstände im Bereich von 4 mil, wobei
diese in einer Reihe am Rand des Chips angeordnet sind.
-
Bei
dem Flip chip-Verbindungsprozeß werden
Lötpunkte
auf den Kontaktflächen
eines integrierten Schaltkreischips durch unterschiedliche Verfahren
hergestellt, welche das Rastern durch eine Schablone und Aufschmelzen
(reflow) einer Lötpaste,
galvanisches Abscheiden und Bedampfen aufweisen oder durch das Lötverbinden
vorgebildeter Lötpunkte
einer hochschmelzenden Legierung. Die Kontaktflächen auf dem Chip werden allgemein
in wenigen Reihen um den Rand des Chips herum angeordnet, können jedoch
auch einen Array entlang des gesamten Chips ausbilden. Nachdem die
Kontaktpunkte auf dem Chip gebildet worden sind, wird der Chip gewendet
und zu Gegenkontaktflächen
auf dem Substrat ausgerichtet, auf welches der Chip befestigt werden
soll, und das Lot wird wieder aufgeschmolzen, um die Befestigung
zu vervollständigen.
-
Es
sind alternative Verfahren zur Befestigung entwickelt worden, welche
die Bildung von Goldbumps auf den Chips durch galvanisches Abscheiden
oder durch Drahtverbinden und Prägen
beinhalten, wodurch sogenannte "Kugel-Bumps" erzeugt werden.
Dann wird ein leitfähiges
Adhäsiv
verwendet, um die Verbindung mit dem Substrat herzustellen. Anstelle
des leitfähigen
Adhäsivs
kann Wärme,
Druck und Ultraschallenergie verwendet werden, um eine Goldverbindung
mit dem Chip herzustellen.
-
Das
Flip chip-Verbindungsverfahren erfordert, dass das Lot oder die
Goldbumps eine sehr gleichbleibende Höhe aufweisen, um einen elektrischen
Kontakt mit jeder Kontaktfläche
zu erzielen. Es kann schwierig sein, bei vielen der oben beschriebenen
Verfahren Bumps mit gleichbleibender Höhe auszubilden, insbesondere
für die
kleineren Lötbumps,
welche erforderlich sind, wenn ein Verbinden von Chips mit hoher
Dichte gewünscht
wird, bei denen die Kontaktflächen
eng beieinander plaziert sind.
-
Gegenstand
der Erfindung
-
Die
vorliegende Erfindung schreibt den Stand der Technik zum Bilden
dreidimensionaler metallischer Kontakte oder Bumps auf einem elektrischen
Schaltkreis fort. Insbesondere kann die vorliegende Erfindung auf
eine Flip chip-Befestigung durch ein von mehreren möglichen
Verfahren eingerichtet sein, wobei jedes Verfahren eine Befestigung
eines Chips ohne Bumps mit einem Substrat mit erhöhten Kontakten
beinhaltet.
-
Gemäß einem
Aspekt der vorliegenden Erfindung weist das Verfahren die folgenden
Schritte auf:
Schaffen eines Verbundmaterialbasissubstrates, welches
durch mindestens eine erste leitfähige Schicht, ein dielektrisches
Material und eine zweite leitfähige
Schicht definiert ist;
Entfernen eines vorbestimmten Abschnittes
der ersten leitfähigen
Schicht, um das dielektrische Material beizulegen,
Entfernen
des freigelegten Abschnittes des dielektrischen Materials bis zur
zweiten leitfähigen
Schicht, wodurch eine Vertiefung gebildet wird;
Abscheiden
von mindestens einer Schicht aus Lotmaterial auf mindestens Seitenwandabschnitten
der Vertiefung;
Abscheiden mindestens einer Schicht leitfähigen Materials
auf der Lotschicht;
Entfernen der zweiten leitfähigen Schicht;
und
Entfernen des dielektrischen Materials, wodurch ein erhöhter metallischer
Kontakt gebildet wird, der sich senkrecht von der ersten leitfähigen Schicht
fort erstreckt.
-
Mit
einer ersten planaren Oberfläche
des Verbundmaterialbasissubstrates kann mindestens ein zweites dielektrisches
Material laminiert werden. Mit dem zweiten dielektrischen Material
kann mindestens eine dritte leitfähige Schicht laminiert werden.
Die dritte leitfähige
Schicht kann elektrisch mit der ersten leitfähigen Schicht verbunden sein.
Das Basissubstrat kann mit einer Leiterplatte laminiert werden.
-
Es
ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zu
beschreiben, wodurch erhöhte
metallische Kontakte auf einem elektrischen Schaltkreis ausgebildet
werden können,
ohne dass die mechanische Trennung des Schaltkreises von einem Träger erforderlich
ist, wodurch die Nachteile vermieden werden, die mit einem solchen
mechanischen Trennverfahren einhergehen. Es ist ein weiteres Ziel
der vorliegenden Erfindung, ein verbessertes Verfahren zum Erzielen
von Bumps oder Kontakten mit einer kontrollierbaren und gleichbleibenden
Höhe zu
schaffen. Es ist auch ein Ziel der vorliegenden Erfindung, eine
dünne,
steuerbare Lotmenge vorzusehen, die auf einen erhöhten metallischen
Kontakt oder einen Bump aufgebracht wird.
-
Kurzbeschreibung
der Zeichnungen
-
Der
zuvor beschriebene Gegenstand der Erfindung wie auch die nachfolgende
detaillierte Beschreibung einer bevorzugten Ausführungsform der Erfindung wird
in Zusammenhang mit den angehängten
Zeichnungen besser verstanden. Um die Erfindung zu illustrieren,
ist in den Zeichnungen eine Ausführungsform
dargestellt, die bevorzugt wird. Es wird jedoch darauf hingewiesen,
dass die Erfindung nicht auf die gezeigte genaue Anordnung und Gerätschaften
begrenzt ist. In den Zeichnungen sind dargestellt:
-
1 zeigt
eine Darstellung eines konventionellen organischen Substrates aus
Leiter/Dielektrikum/Leiter, welches bei der Herstellung einer gedruckten
Schaltung und einer flexiblen Schaltung zum Einsatz kommt;
-
2 zeigt
eine obere Leiterschicht, die durch ein Photoresistverfahren entfernt
worden ist;
-
3 zeigt
einen mit einem Laser definierten "Graben";
-
4 zeigt
eine autokatalytische und elektrolytische Leiterabscheidung auf
dem Substrat und in den Seitenwänden
und der Basis des "Grabens";
-
5 zeigt
das Basissubstrat mit einer Lotschicht, die in dem Graben abgeschieden
ist;
-
6 zeigt,
wie eine zusätzliche
dünne Schicht
aus Kupfer auf das Substrat aufgebracht ist, um eine zweite Schaltungsschicht
auszubilden;
-
7 zeigt
eine zusätzliche
Schicht, die auf dem Basissubstrat abgeschieden ist;
-
8 zeigt
eine Schicht aus einem dielektrischen Prepregmaterial und eine "Deckel" Schicht, die auf
dem Basissubstrat laminiert ist;
-
9 zeigt
eine Durchgangsleitung, die ausgebildet ist, um Schaltungsebenen
des Basissubstrates zu verbinden;
-
10 zeigt
das Basissubstrat, nachdem die untere leitfähige Ebene geätzt worden
ist;
-
11 zeigt
das Basissubstrat, nachdem das dielektrische Material entfernt worden
ist;
-
12 zeigt
ein fertiggestelltes Zweilagen-Substrat mit erhöhten metallischen Kontakten, wobei
das Substrat eine dünne
Lotaußenschicht
und einen zusammengesetzten Leiter besitzt; und
-
13 bis 18 zeigen
alternative Verfahrensschritte gemäß der vorliegenden Erfindung,
wobei das Basissubstrat mit erhöhten
metallischen Kontakten mit einer Mehrlagen-Leiterplatte (multilayer) laminiert
und elektrisch verbunden ist.
-
Detaillierte
Beschreibung der Erfindung
-
Bei
einem Verfahren kann Lot auf zuvor gebildete erhöhte Kontakte durch irgendeines
der oben beschriebenen Verfahren aufgebracht werden. Ein Verfahren,
wodurch das Lot als ein einstückiges
Teil des Kontaktes während
dessen Herstellung galvanisch aufgebracht wird, kann einen besonderen
Vorteil haben und wird nachfolgend beschrieben. Ein Chip, der keine
Lotbumps, jedoch Kontaktflächen aus
einem geeigneten Metall besitzt, kann dann mit dem Substrat ausgerichtet
werden, welches lotbeschichtete Kontakte besitzt, wobei dann das
Lot aufgeschmolzen wird (reflowed), um die Verbindung zu vervollständigen.
-
Bei
einem anderen möglichen
Verfahren würde
ein Substrat zum Einsatz kommen, welches Kontakte aus einer Kupfer/Nickel/Gold-Legierung
besitzt, die zu einem Chip passen, der mit einem nicht leitfähigen dielektrischen
Material beschichtet worden ist, wobei der Chip Aussparungen besitzt,
die an den Kontaktflächen
des Chips ausgebildet sind, wobei diese Aussparungen mit Lot oder
mit einem leitfähigen
Haftmittel gefüllt
sind. Das Lot würde
aufgeschmolzen oder das Haftmittel würde ausgehärtet, um die Verbindung herzustellen.
-
Bei
einem anderen Verfahren kann ein Substrat zum Einsatz kommen, welches
Kontakte besitzt, die mit dickem, hoch reinem, weichem Gold beschichtet
worden sind. Der zu verbindende Chip ist mit ähnlichem, dickem, weichem Gold
beschichtet, wie es für
ein TAB (tape automatic bonding) bzw. automatisches Folienbonden
geeignet ist. Der Chip wird mit dem Substrat ausgerichtet, und Wärme, Druck
und Ultraschallenergie werden aufgebracht, so dass ein Gold-zu-Gold-Kontakt entsteht.
-
Bei
diesen Anwendungen, bei denen Lot auf dem erhöhten Kontakt zum Einsatz kommt,
begrenzt die aufgebrachte Lotmenge die Dichte der Chips, die damit
verbunden werden können.
Wenn zuviel Lot auf den Kontakt aufgebracht ist, kann das Lot zum nächsten Kontakt
reichen, wodurch ein Kurzschluß verursacht
wird. Nachfolgend wird ein Verfahren beschrieben, bei dem eine dünne, steuerbare
Lotmenge auf die Kontakte während
ihrer Herstellung galvanisch aufgebracht wird. Dieses Verfahren
kann eine Zunahme in der Dichte gegenüber bisherigen Flipchipanwendungen
ermöglichen.
Dieses Verfahren ermöglicht
es auch, dass Chips, die derzeit für einen Drahtbonden vorgesehen
sind und einen engen Umfangskontaktflächenabstand besitzen, wie ein
Flipchip gebondet werden können.
Für den
Chiphersteller ist es nur erforderlich, dass der metallische Kontaktflächenwerkstoff
geändert
wird, so dass es möglich
ist, dass der Chip wie ein Flipchip befestigt wird, ohne dass es
notwendig ist, den Chip neu zu konstruieren, so dass mehrere Umfangsreihen
in einem Kontaktflächenabstand
von 9 oder 10 mil vorgesehen werden müssen.
-
Das
Verfahren wird nun für
einen Zweilagenschaltkreis beschrieben, es kann jedoch auch für einen
Mehrlagenschaltkreis, wie oben beschrieben worden ist, angepaßt werden.
-
In
den Zeichnungen zeigen gleiche Bezugszeichen gleiche oder entsprechende
Teile an, wobei in den 1 bis 16 ein
Verfahren dargestellt ist, um erhöhte metallische Kontakte oder
Bumps auf elektrischen Schaltkreisen auszubilden. Obgleich in den 1 bis 16 ein
Verfahren vorgestellt wird, um erhöhte metallische Kontakte auf
einem elektrischen Zweilagenschaltkreis auszubilden, ist es für den Durchschnittsfachmann
ersichtlich, dass die Lehre der vorliegenden Erfindung für eine beliebige Zahl
von auszubildenden Schaltkreislagen angewendet werden kann.
-
Wie
am besten aus 1 ersichtlich ist, ist ein Basissubstrat 10 vorgesehen,
welches definiert ist durch: ein Laminat, welches eine leitfähige Lage 12 aufweist
(wie z. B. Kupfer), eine dielektrische Lage 14 und eine
leitfähige
Lage 16 (wie z. B. Kupfer). Die dielektrische Lage 14 darf
kein Material aufweisen, welches einem Ätzen durch einem Laserverfahren oder
ein Plasmaverfahren widersteht, wie z. B. eine glasfaserverstärkte dielektrische
Lage. Geeignete dielektrische Materialien weisen Polyimide und Polyamid-Laminat,
Epoxidharz, organische Materialien oder dielektrische Materialien,
die wenigstens teilweise Polytetrafluorehtylen aufweisen, auf. Ein
bevorzugtes dielektrisches Material kann von W. L. Gore & Associates, Inc.
unter dem Markennamen SPEED-BOARD® dielectric
materials bezogen werden.
-
Die
Dicke der dielektrischen Lage 14 ist von Bedeutung. Diese
Dicke definiert die Höhe
der resultierenden erhöhten
metallischen Kontakte, die durch die hier vorgestellte Lehre der
Erfindung ausgebildet werden. Ein zusätzliches bedeutendes Detail
der dielektrischen Lage 14 wird nachfolgend beschrieben.
-
Ein
Photoresistlack 18 wird jeweils auf die Kupferschichten 12 und 16 aufgebracht,
und der Photoresistlack wird auf konventionelle Art und Weise verarbeitet,
um Öffnungen
in der Kupferlage 12 zu bilden, wo die erhöhten metalli schen
Kontakte gebildet werden sollen. In einem freigelegten Bereich 20 wird
das Kupfer durch irgendein geeignetes konventionelles Kupferätzmittel
abgeätzt,
wie z. B. durch eine Ätzlösung basierend
auf Kupferchlorid. In 2 ist das Basissubstrat 10 dargestellt,
nachdem das Kupfer mit dem freigelegten Bereich 20 abgeätzt worden
ist. Ein freigelegter Abschnitt 22 der dielektrischen Lage 14 ist
in 2 zu erkennen. Der Photoresistlack 18 kann
dann vom Substrat entfernt werden.
-
Der
freigelegte dielektrische Abschnitt 22 wird dann mit einem
Laser abgetragen, um einen "Graben" 24 zu definieren,
in den ein metallischer Kontakt ausgebildet wird, wie dies in 3 zu
erkennen ist. Es wird darauf hingewiesen, dass die Kupferschicht 12 als
eine Maske wirkt, um einen Abtrag des freigelegten elektrischen
Abschnitts 22 zu erlauben. Die Kupferschicht 16 dient
als ein Anschlag und definiert den Boden des Grabens 24.
-
Der
Abtrag des freigelegten dielektrischen Abschnittes 22 kann
durch irgendeinen Laser durchgeführt
werden, welcher geeignet ist, selektiv organische dielektrische
Materialien abzutragen, ohne eine Kupferschicht dabei zu entfernen.
Besonders gut geeignet sind Laser, die mit Wellenlängen im
Ultraviolettbereich arbeiten, wie z. B. Excimer-Laser und Frequenz
verdreifachte oder Frequenz vervierfachte YAG-Laser. Jedoch sind
auch andere Laserarten geeignet. Der Laser kann auch in einem Scan-Modus betrieben
werden, bei dem die Oberfläche
des Substrates mit einem großen
Laserpunkt oder mit einem fokussierten Strahl abgetastet wird. Zusätzlich zum Laserabtrag
des freigelegten dielektrischen Abschnittes 22 können auch
andere Prozesse zum Einsatz kommen, um den freigelegten dielektrischen
Abschnitt 2 selektiv zu entfernen, wie z. B., jedoch nicht darauf
begrenzt, durch Plasmaätzen,
reaktives Ionenätzen
oder chemisches Ätzen.
Jedoch ist ein Laserabtragsprozeß besonders gut geeignet, da
er eine bessere Steuerung bezüglich
der Form des Grabens 24 ermöglicht. Im Falle des Scan-Modus-Laserabtragprozesses
schafft eine einfache Beugung eine spitz zulaufende konische Form.
-
Nachdem
der Graben 24 definiert worden ist, wird das Basissubstrat 10 auf
irgendeine geeignete Weise behandelt, bei der eine leitfähige Oberflächenlage 26,
wie z. B. Kupfer, auf den Seitenwänden des Grabens 24 abgeschieden
wird. Geeignete Verfahren sind, jedoch nicht ausschließlich, ein
konventinelles chemisches Kupferbeschichten, Sputtern (Kathodenzerstäuben) Bedampfen,
oder Abscheiden einer leitfähigen
Schicht, die eine direkte galvanische Metallabscheidung ermöglicht,
oder irgendein anderer geeigneter Prozeß. Zusätzlich kann elektrolytisch
abgeschiedenes Kupfer aufgebracht werden, um die Abscheidungsdicke
zu erhöhen,
wodurch eine stärkere
Oberfläche
für zusätzliche
Verfahrensschritte geschaffen wird. 4 zeigt
das Basissubstrat 10 nach diesem Abscheidungsschritt.
-
Das
Basissubstrat wird dann mit einem Photoresistlack 28 auf
beide Seiten des Basissubstrates beschichtet, und der Photoresistlack
wird dann verarbeitet, sodass Muster auf der leitfähigen Lage 12 definiert
werden, in welche ein Lot 60 abgeschieden wird, um gleichzeitig
mindestens einen Metallbumpkontakt zu bilden. Ein geeignetes Lot
ist unter anderem ein eutektisches Lot mit einem Zinn- zu Bleiverhältnis von
ungefähr
63 zu 37%, wobei dies einen Schmelzpunkt von etwa 180 bis 185°C besitzt. 5 zeigt
ein Substrat mit den abgeschiedenen Metallen, wie sie oben beschrieben
worden sind.
-
Wie
mit Bezug auf 6 zu erkennen ist, wird, nachdem
die Abscheidung vorgenommen worden ist, der Photoresistlack 28 vom
Basissubstrat 10 entfernt. Das Basissubstrat 10 wird
dann mit einer zusätzlichen
dünnen
Lage aus Kupfer 61 beschichtet, welches durch Sputtern
oder Verdampfen aufgebracht wird. Der Zweck dieser Kupferlage liegt
darin, eine zusätzliche
galvanische Beschichtung auf die Lotabscheidung 60 zu ermöglichen,
welche normalerweise oxidiert und daraufhin schwierig galvanisch zu
beschichten ist.
-
Das
Basissubstrat 10 wird dann mit Photoresistlack 28 auf
beiden Seiten überzogen,
und der Photoresistlack ist dann so verarbeitet, dass Muster auf
der leitfähigen
Lage 12 definiert werden, wobei zusätzliches Metall abgeschieden
wird, um gleichzeitig den Kontakt und die Bahnen des elektrischen Schaltkreises
zu bilden. Die Fläche
um den Kontakt erstreckt sich in den meisten Fällen über die Region hinaus, in welche
das Lot 60 abgeschieden worden war. Dann wird eine Nickelschicht 62 oder
eine Schicht aus einem anderen Metall, welches dem Fluß aus geschmolzenen
Weichlot widerstehen kann, abgeschieden. Danach wird eine Kupferschicht 63,
welche die Metallmenge aufweist, abgeschieden. In 7 ist
ein Substrat dargestellt, welches die abgeschiedenen Metalle aufweist,
wie sie oben beschrieben worden sind.
-
Nach
der Abscheidung wird der Photoresistlack 28 vom Basissubstrat 10 entfernt.
Das Basissubstrat 10 kann dann in einem konventionellen
Oxidprozeß behandelt
werden, wie es bei der Produktion von bedruckten Schaltkreisen üblich ist.
Das rauhe Oxid, welches auf der Oberfläche des freigelegten Kupfers des
Basissubstrates gebildet wird, dient dazu, bei nachfolgenden Laminationsverfahren
ein angemessenes Haften des Metalls mit einem dielektrischen Material
zu schaffen.
-
Wie
am besten aus 8 ersichtlich ist, wird auf
das Basissubstrat 10 eine Lage aus einem dielektrischen
Prepregmaterial 33 und einer "Deckel"-Lage aus Kupfer 32 laminiert.
Die Temperatur, der Druck und die Zeit, die für den Laminationsprozeß erforderlich
sind, sollten so gewählt
werden, wie dies vom Hersteller des spezifischen dielektrischen
Prepregs, das verwendet worden ist, spezifiziert ist. Während des
Laminationsverfahrens fließt
Harz vom dielektrischen Prepregmaterial 33 in den Raum
des Durchgangslochs, welches in dem Graben 24 verblieben ist,
und befüllt
diesen Raum. In 9 ist ein Durchgangsloch 40 dargestellt,
welches gebildet ist, um die obere leitfähige Lage 32 mit der
leitfähigen
Lage 12 zu verbinden. Das Durchgangsloch 40 wird
so gebildet, indem das gleiche Verfahren zum Einsatz kommt, wie
dies bei der Herstellung des Grabens 24 beschrieben worden
ist, mit der Ausnahme, dass die Abscheidung des Lotes und eines
dünnen
gesputterten Kupfers nicht erforderlich ist.
-
Wie
am besten aus 10 ersichtlich ist, wird dann
die obere Metalllage 33 des Basissubstrates mit Photoresistlack 42 bedeckt.
Dann wird eine leitfähige
Lage 16 abgeätzt,
indem ein geeignetes Ätzmittel
zum Einsatz kommt. In 10 ist ein Basissubstrat 10 dargestellt,
nachdem die untere leitfähige Lage 16 abgeätzt worden
ist. Der Photoresistlack 42 wird dann von der leitfähigen Lage 32 entfernt.
-
Nachdem
die leitfähige
Lage 16 abgeätzt worden
ist, wird das dann freigelegte dielektrische Material 14 durch
irgendeinen geeigneten Prozeß entfernt,
bei dem ein Dielektrikum von einem Leiter wie z. B. Kupfer selektiv
entfernt wird. Geeignete Verfahren sind z. B. Plasmaätzen, Laserabtragen,
reaktives Ionenätzen
oder chemisches Ätzen,
wobei auch andere Verfahren verwendet werden können. Es muß darauf geachtet werden, dass
sämtliches
dielektrisches Material 14 von der leitfähigen Lage 12 entfernt
wird, da irgendein verbleibendes elektrische Material 14 die
leitfähige
Lage 12 daran hindert, bei nachfolgenden Verfahrensschritten
abgeätzt
zu werden. In 11 ist das Basissubstrat 10 dargestellt, nachdem
das dielektrisches Material 14 entfernt worden ist.
-
Die
obere Lage des Basissubstrats 10 wird dann mit Photoresistlack
bedeckt, um sie von dem Ätzmittel
zu schützen,
welches verwendet wird, um die freigelegte leitfähige Lage 12 und die
leitfähigen Oberflächenlagen 26 und 61 zu
entfernen. Es kann irgendein geeignetes Ätzmittel verwendet werden,
jedoch muß das Ätzmittel
imstande sein, die leitfähigen Kupferlagen 12, 26 und 61 zu
entfernen, wobei aber nicht die Lotschicht 60 und die Nickelschicht 62 entfernt
wird. Gut geeignet ist ein basisches Kupferätzmittel, welches einen Kupferammoniumkomplex, Ammoniumchlorid,
Ammoniumhydroxid, Natriumchlorid, Ammoniumbicarbonat, Ammoniumphosphat und
Ammoniumnitrat aufweist und allgemein als basisches Ätzmittel
oder ammoniumbasiertes Ätzmittel bezeichnet
ist. Der Photoresistlack kann dann von dem Schaltkreis entfernt
werden und das Lotmittel aufgeschmolzen werden. Bei dieser Ausführungsform
der vorliegenden Erfindung verbleibt eine Kupfer/Nickel-Verbindung,
um die Verbindungsbahnen zu bilden, und eine Kupfer/Nickel/Dünnkupfer/Lot-Verbindung
für einen
Bump 70. Nickel, welches ein natürliches Oxid mit sich trägt, dient
dazu, ein Fließen
des Lotes auf die Bahnen während
des nachfolgenden Reflow-Verfahrens und der Chipbefestigung zu verhindern.
In 12 ist ein fertiggestellter Schaltkreis dargestellt,
der gemäß der Lehre einer
Ausführungsform
der vorliegenden Erfindung hergestellt worden ist.
-
Wie
am besten in den 1 bis 12 zu erkennen
ist, wird die Höhe
der Bumps 70 durch die Dicke der dielektrischen Lage 14 minus
der Summe aus der Dicke der Kupferlage 12 und der leitfähigen Oberflächenkupferlage 24 bestimmt.
Da die unterschiedlichen leitfähigen
Lagen 12 und 24 ziemlich dünn hergestellt werden können, wird
die Höhe
des Bump im wesentlichen durch die Dicke der dielektrischen Lage 14 bestimmt.
Um eine gleichbleibende Höhe
der Bumps quer über
ein großes
Paneel beizubehalten, muß man
nur die Dicke der dielektrischen Schicht 14 steuern. Es
ist üblich,
dass heute verfügbare
dielektrische Materialien eine Unsicherheit bezüglich der Dicke im Bereich
von +/–10%
oder besser erreichen, so dass die Planarität der erzeugten Bumps +/–10% beträgt. Die
Möglichkeit,
die Bumphöhe
zu beeinflussen, indem die Dicke der dielektrischen Lage 14 gesteuert
wird, und der durch dieses Verfahren erreichbare Planaritätsgrad sind
eine beträchtliche
Verbesserung gegenüber
dem Verfahren, bei dem Vertiefungen in einen Träger geätzt werden, wie dies in der
US-Patentschrift Nr. 5,197,184 beschrieben worden ist.
-
Gemäß einer
alternativen Ausführungsform der
vorliegenden Erfindung, wie dies am besten aus den 13 bis 18 zu
sehen ist, werden Verfahrensschritte beschrieben, mit denen es möglich ist, dass
ein Basissubstrat 10 mit erhöhten metallischen Kontakten 50 mit
einer Mehrlagenleiterplatte laminiert und elektrisch verbunden wird.
-
Wie
aus 13 ersichtlich ist, ist das Basissubstrat 10 dargestellt,
wie es durch die Verfahrensschritte hergestellt worden ist, wie
sie in Bezug auf die 1 bis 7 beschrieben
worden sind. Das Basissubstrat 10 ist mit einer Mehrlagenleiterplatte 80 mit
einem dielektrischen Triebwerkmaterial laminiert, wie dies am besten
in 14 zu erkennen ist. Die Temperatur, der Druck
und die Zeit, welche für den
Laminationsprozeß erforderlich
sind, sollten so gewählt
werden, wie dies vom Hersteller des verwendeten dielektrischen Prepregs
spezifiziert worden ist.
-
Die
Mehrlagenleiterplatte kann eine beliebige Zahl von Konfigurationen
besitzen. Jedoch muß die
Seite, welche mit dem Basissubstrat 10 laminiert werden
soll, einige Kontaktflächen 60 besitzen,
welche so angeordnet sind, dass später Durchgangslöcher 40 diese
Kontaktflächen
mit dem Basissubstrat 10 verbinden können, wie dies am besten in
den aufeinanderfolgenden 14 bis 16 zu erkennen ist.
Die gegenüberliegende
Seite der Mehrlagenleiterplatte kann vor der Lamination fertiggestellt
werden, oder sie kann nur eine noch nicht fertiggestellte Kupferlage
besitzen, wobei in diesem Fall die Lage zur gleichen Zeit fertiggestellt
wird, wie die Seite mit den erhöhten
Kontakten.
-
Die
obere Metalllage der Mehrlagenleiterplatte 80 wird dann
mit einem Photoresistlack bedeckt, um sie vor einem Ätzmittel
zu schützen,
welches verwendet wird, um die leitfähige Lage 16 von dem
Basissubstrat 10 zu ätzen.
Es kann jedes geeignete Ätzmittel
verwendet werden. Der Photoresistlack wird dann von der Mehrlagenleiterplatte 80 entfernt.
-
Nachdem
die leitfähige
Leiterplatte 16 abgeätzt
worden ist, wird das dann freiliegende dielektrische Material 14 durch
irgendeinen geeigneten Prozeß entfernt,
um ein dielektrisches Material von einem Leiter, wie z. B. Kupfer,
zu entfernen, wodurch die erhöhten
metallischen Kontakte 50 freigelegt werden, wie dies am
besten aus 15 ersichtlich ist. Ein solches
geeignetes Verfahren kann z. B. ein Plasmaätzprozeß, ein Laserabtrag, reaktives
Ionenätzen oder
chemisches Ätzen
sein, wobei auch andere Verfahren zum Einsatz kommen können. Es
muß darauf geachtet
werden, dass sämtliches
dielektrisches Material von der leitfähigen Oberfläche entfernt
wird, da irgendein verbleibendes dielektrisches Material das leitfähige Material
daran hindert, bei nachfolgenden Verarbeitungsschritten geätzt zu werden.
-
Die
obere Lage der Mehrlagenleiterplatte 80 wird dann durch
einen Photoresistlack bedeckt, um sie von dem Ätzmittel zu schützen, welches
zum Einsatz kommt, um die freigelegte leitfähige Lage 12 zu entfernen.
Es kann jedes geeignete Ätzmittel
verwendet werden, jedoch muß das Ätzmittel
imstande sein, die leitfähigen
Kupferlagen 12, 26 und 61, jedoch nicht
die Lotlage 60 und die Mittellage 62, zu entfernen.
Besonders gut geeignet ist ein alkalisches Kupferätzmittel,
welches einen Kupferammoniumkomplex, Ammoniumchlorid, Ammoniumhydroxid, Natriumchlorid,
Ammoniumbicarbonat, Ammoniumphosphat und Ammoniumnitrat aufweist,
und welches üblicherweise
als ein basisches oder ammoniumbasiertes Ätzmittel bezeichnet ist. Der
Photoresistlack kann dann von dem Schaltkreis entfernt und das Lot
aufgeschmolzen werden. Bei dieser Ausführungsform der vorliegenden
Erfindung verbleibt eine Kupfer/Nickelverbindung, um die Verbindungsbahnen
zu bilden, wobei eine Kupfer/Nickel/Dünnkupfer/Lotverbindung für einen
Bump 70 verbleibt. Das Nickel, welches ein natürliches
Oxid mit sich trägt, dient
dazu, ein Fließen
des Lotes auf die Bahnen während
des nachfolgenden Aufschmelzens und der Chipbefestigung zu verhindern.
In 15 ist ein fertiggestellter Schaltkreis dargestellt,
welcher gemäß der Lehre
der vorliegenden Erfindung hergestellt worden ist.
-
Anschließend werden
Löcher 40 in
das Basissubstrat 10 zur Schaltkreisverbindung gebohrt. Diese
Löcher
können
entweder Sacklöcher
oder Durchgangslöcher
sein. Das Basissubstrat 10 wird dann bei einem konventionellen
chemischen Kupferauftragsverfahren bearbeitet, wie es bei der Herstellung
von gedruckten und flexiblen Schaltkreisen üblich ist. Das chemisch abgeschiedene
Kupfer bildet eine Kupferlage auf dem Basissubstrat 10 und
auf der Oberfläche
der Seitenwände
der Bohrungen. Zusätzlich
kann ein elektrolytisch abgeschiedenes Kupfer aufgetragen werden,
um eine dickere Abscheidung zu erzielen, und um eine festere Oberfläche für zusätzliche
Verfahrensschritte zu schaffen. In 16 ist
ein Basissubstrat 10 nach einer solchen Kupferabscheidung
dargestellt. Wie es für
den Durchschnittsfachmann ersichtlich ist, kann jeder geeignete
Prozeß anstelle
des Prozesses zur chemischen Kupferabscheidung verwendet werden,
bei dem ein Leiter abgeschieden wird, wie z. B. Sputtern, Bedampfen oder
Abscheiden einer leitfähigen
Schicht, welche eine direkte galvanische Metallabscheidung ermöglicht,
wobei jedoch auch andere Verfahren zum Einsatz kommen können.
-
Anschließend wird
das Basissubstrat mit Photoresistlack 28 auf beiden Seiten
bedeckt, und der Photoresistlack wird verarbeitet, um Muster zu bilden,
in welche ein zusätzliches
Metall abgeschieden wird, um Löcher
und Kontaktflächenverbindungen
zu bilden. Am besten wird zusätzlich
Kupfer abgeschieden. Zum Schluß kann
auch ein ätzfestes Metall
wie z. B. Nickel, Gold oder ein Lot aufgebracht werden. In 17 ist
ein Basissubstrat mit den abgeschiedenen Metallen dargestellt, wie
sie oben beschrieben worden sind. Nach dem Abscheiden wird der Photoresistlack 28 vom
Basissubstrat entfernt.
-
Dann
wird das Basissubstrat 10 mit einem geeigneten Kupferätzmittel
geätzt,
um das Kupfer von den Bereichen zu entfernen, welche zuvor mit Photoresistlack
bedeckt worden waren. Der Schaltkreis kann dann von einem Paneel
durch einen Router bestimmt werden. In 18 ist
ein fertiggestelltes Substrat dargestellt.
-
Obgleich
einige Ausführungsformen
der vorliegenden Erfindung im Detail als Beispiel beschrieben worden
sind, wird der Durchschnittsfachmann erkennen, dass viele Modifikationen
möglich
sind, ohne sich im wesentlichen von der neuen Lehre und den Vorteilen
der Erfindung zu entfernen, welche hier beschrieben worden sind.
Demgemäß sind sämtliche Modifikationen
innerhalb des Umfangs der vorliegenden Erfindung mit aufgenommen,
welcher durch die nachfolgenden Ansprüche definiert ist.