DE60211823T2

DE60211823T2 - Master-Slave-Kommunikationssystem und -verfahren für ein Netzwerkelement

Info

Publication number: DE60211823T2
Application number: DE60211823T
Authority: DE
Inventors: Dion Dunrobin Pike
Original assignee: Alcatel Canada Inc
Current assignee: Nokia Canada Inc
Priority date: 2001-09-27
Filing date: 2002-09-26
Publication date: 2007-05-24
Anticipated expiration: 2022-09-27
Also published as: EP1298867A1; EP1298867B1; DE60211823D1

Description

Die Erfindung betrifft ein System und Verfahren zum Bereitstellen eines Master-Slave Kommunikationssystems für ein Netzwerkelement eines Kommunikationsnetzwerks.
Viele Kommunikations-Switching- und Routersystemarchitekturen erlauben die Auswahl eines Dienstes aus einer Vielzahl von Quellen durch Anwendung einer Master-Slaveanordnung einer Mastersteuerung, die die Ressourcen für eine Slaveeinrichtung aus einer Vielzahl von Slaveeinrichtungen zur Verfügung stellt oder den Zugriff darauf ermöglicht. Systemen nach dem Stand der Technik fehlt jedoch ein Mechanismus, der eine garantierte Zugangsbandbreite für jede Slaveeinrichtung zur Mastereinheit zur Verfügung stellt, wenn eine bedeutende Kommunikationsmenge zwischen den beiden Einheiten im Switch gesendet wird. Somit können in Kommunikationssystemen, z.B. in Master-Slave-Systemen nach dem Stand der Technik keine Garantien für maximale Latenz für Übertragungen durch diese gegeben werden. Das Dokument GB 2351886 offenbart ein Master-Slave-Kommunikationssystem für einen Netzknoten, bestehend aus einem Hauptcontroller, eingerichtet um Befehle zu erzeugen, einer Vielzahl von Slaveeinrichtungen, die mit dem Hauptcontroller verbunden sind und einem Fernsteuerungs-Kommunikationscontroller, der mit dem besagten Hauptcontroller verbunden ist, wobei der besagte Kommunikationscontroller eingerichtet ist, Befehle zu empfangen und Befehle an jede Slaveeinrichtung zu senden.
Es besteht ein Bedarf für ein System und ein Verfahren, das eine minimale Zugangsbandbreite für Master-Slave Systeme zur Verfügung stellt, das die Systeme nach dem Stand der Technik verbessert.
Entsprechend einem ersten Gesichtspunkt wird ein Master-Slave Kommunikationssystem für einen Kommunikations-Switch zur Verfügung gestellt. Das Master-Slave System umfasst einen Mastercontroller, der Befehle erzeugt und Statussignale empfängt, und Slaveeinrichtungen, die mit dem Mastercontroller verbunden sind. Jede Slaveeinrichtung empfängt die Befehle, führt als Reaktion auf die Befehle die lokalen Befehle aus und erzeugt Statussignale für den Mastercontroller. Für jede Slaveeinrichtung ist eine Kommunikationsanordnung vorgesehen für die Übertragung von Signalen zwischen dem Mastercontroller und jeder Slaveeinrichtung. Sie besteht aus einem Kommunikationscontroller, der mit dem Mastercontroller verknüpft ist. Der Kommunikationscontroller empfängt Befehle, überträgt die Befehle zu jeder Slaveeinrichtung, empfängt die Statussignale und stellt dem Mastercontroller Information zur Verfügung, die sich auf die Statussignale bezieht. Der Kommunikationscontroller hat auch eine Kommunikationsverbindung, die die Befehle zu jeder Slaveeinrichtung und die Statussignale zum Kommunikationscontroller überträgt. Das Master-Slave Kommunikationssystem ermöglicht, dass lokale Befehle von der Slaveeinrichtung ausgeführt werden, um andere Befehle zu ersetzen, die vom Mastercontroller an die Slaveeinrichtungen gerichtet werden. Weiterhin kommuniziert jede Slaveeinrichtung unabhängig mit dem Mastercontroller.
Das System kann eine Zeitsteuerung für die Steuerung der Übertragungszeiten der Signale enthalten.
Das System kann die Zeitsteuerung einsetzen, um ein Zeitmultiplex-Schema einzurichten.
Das System kann die Kommunikationseinrichtung einsetzen zum Bereitstellen einer Kommunikationsverbindung signalabwärts, bestehend aus einem Multiplexsignal, das Kommunikation von jedem Kommunikationscontroller zu einem einzigen Multiplexstrom zusammenführt und ein Demultiplexsignal, abgetrennt von dem einzigen Multiplexstrom, wo die Signale zu jeder Slaveeinrichtung bereitgestellt werden.
Das System kann die Kommunikationseinrichtung einsetzen zum Bereitstellen einer Kommunikationsverbindung signalaufwärts, bestehend aus einem Multiplexsignal, das Kommunikation von jeder Slaveeinrichtung zu einem zweiten einzigen Multiplexstrom zusammenführt und ein zweites Demultiplexsignal, abgetrennt von dem zweiten einzigen Multiplexstrom, der für jeden Kommunikationscontroller bereitgestellt wird.
Das System kann so eingerichtet sein, dass jede Slaveeinrichtung auf einem vom Mastercontroller getrennten Einschub angeordnet ist.
Das System kann einen Mastercontroller haben, der mit einer Steuerkarte für den Kommunikations-Switch ausgestattet ist. Das System kann wenigstens eine der Slaveeinrichtungen als Fabric-Schnittstellenkarte umfassen. Alternativ kann das System wenigstens eine der Slaveeinrichtungen als Netzkarte umfassen.
Das System kann Kommunikation synchronisieren, die auf der Kommunikationsverbindung signalabwärts und der Kommunikationsverbindung signalaufwärts abläuft.
Bei einem zweiten Ausführungsbeispiel wird ein Master-Slave-Steuersystem für einen Kommunikations-Switch bereitgestellt. Das System umfasst einen Mastercontroller, der betreibbar ist zum Erzeugen von Befehlen für die Steuerung wenigstens einer Slaveeinrichtung, Kommunikationscontroller, die mit dem Mastercontroller verbunden sind, eine Zeitmultiplex-Einrichtung (TDM), die an jeden Kommunikationscontroller angeschlossen ist, einen TDM Demultiplexer, der an den TDM Multiplexer über eine serielle Verbindung angeschlossen ist, und Slaveeinrichtungen, die mit der TDM Demultiplex-Einrichtung verbunden sind. Jeder Kommunikationscontroller korrespondiert mit einer entsprechenden Slaveeinrichtung, und kann dieser Befehle nach einem vorbestimmten Protokoll senden.
Die Multiplex-Einrichtung kann aus den Befehlen einen TDM Strom bilden. Der Demultiplexer kann den TDM Strom empfangen und kann Befehle von einem Kommunikationscontroller senden. Jede Slaveeinrichtungen kann Befehle entsprechend dem vorbestimmten Protokoll empfangen und auf die Befehle reagieren.
Bei einem dritten Ausführungsbeispiel wird ein Master-Slave-Steuersystem für einen Kommunikations-Switch bereitgestellt. Es umfasst einen Mastercontroller, der Befehle erzeugt für die Steuerung wenigstens einer Slaveeinrichtung und eine Kommunikationsverbindung, an die der Kommunikationscontroller und die Slaveeinrichtung angeschlossen sind. Die Slaveeinrichtung kann auf die Befehle reagieren. Die Slaveeinrichtung hat einen Kommunikationscontroller, der die Befehle von Mastercontroller empfängt und eine Meldung erzeugt, die die Befehle zur Übertragung zur Slaveeinrichtung enthält. Die Kommunikationsverbindung empfängt die Meldung von dem Kommunikationscontroller und überträgt die Meldung an die Slaveeinrichtung.
Das System kann so eingerichtet sein, dass die Kommunikationsverbindung eine TDM Anordnung umfasst, die mit dem Kommunikationscontroller verknüpft ist. Die TDM Anordnung bildet einen TDM Strom aus den Befehlen für eine serielle Verbindung, der TDM Strom ist so eingerichtet, dass ein Zeitschlitz zugeordnet ist einem Kommunikationspaar, das aus dem Kommunikationscontroller und der Slaveeinrichtung besteht. Die TDM Anordnung verfügt auch über einen TDM Demultiplexer, der mit der seriellen Verbindung und der Slaveeinrichtung verbunden ist.
Der TDM Demultiplexer empfängt den TDM Strom, trennt die Meldung aus dem Strom ab und überträgt die Meldung an die Slaveeinrichtung.
Das System kann eine zweite Kommunikationsverbindung zwischen der Slaveeinrichtung und dem Kommunikationscontroller aufweisen, die die Daten von der Slaveeinrichtung zum Kommunikationscontroller überträgt. Der Kommunikationscontroller empfängt den gesendeten Datenstrom. Der Mastercontroller kann den gesendeten Datenstrom vom Kommunikationscontroller empfangen.
Bei anderen Gesichtspunkten der Erfindung können verschiedene Kombinationen und Untergruppen der obigen Gesichtspunkte vorgesehen sein.
Das vorstehende und andere Gesichtspunkte der Erfindung werden verdeutlicht durch die folgenden Beschreibung bestimmter Ausführungsbeispiele der Erfindung und die beigefügten Zeichnungen, die lediglich beispielhaft die Grundlagen der Erfindung beschreiben. In den Zeichnungen, in denen gleiche Elemente gleiche Bezugszeichen aufweisen (und in denen einzelne Elemente unverwechselbare alphabetische Indices haben), zeigt:
1 ein Blockschaltbild der Elemente eines Switches eines Ausführungsbeispiels der Erfindung;
2 ein Blockschaltbild der Elemente und Verbindungen des Switches von 1;
3 ein Blockschaltbild einer Mittenebenenverbindung des Switches von 1;
4A ein Blockschaltbild einer Controll-Einheit und Einschub-Einheiten eines weiteren Ausführungsbeispiels des Switches von 1;
4B ein Blockschaltbild einer Controll-Einheit und Einschub-Einheiten eines weiteren Ausführungsbeispiels des Switches von 1:
5 ein Blockschaltbild einer Verdrahtungs- und Schnittstellenanordnung für die Controller- und Einschubeinheiten des Switches von 4B;
6 ein Zeitdiagramm der Zeitschlitze für das zwischen Controller und Einschubeinheiten des Switches von 4B verwendete Kommunikationsprotokoll;
7 ein Blockschaltbild eines Multiplexsystems für Eintrittsübertragungen, die mit dem Switch von 4B verknüpft sind.
Die folgende Beschreibung und die darin beschriebenen Ausführungsbeispiele werden als Darstellung eines Beispiels oder von Beispielen von bestimmten Ausführungsformen der Grundlagen der vorliegenden Erfindung angegeben. Diese Beispiele sind zur Erläuterung angeführt und nicht zur Beschränkung dieser Grundlagen der Erfindung. In der folgenden Beschreibung werden gleiche Teile durchgehend in Beschreibung und Zeichnungen mit den gleichen entsprechenden Bezugsziffern gekennzeichnet.
Grundlegende Merkmale des Systems
Das Folgende ist eine Beschreibung eines Systems in Verbindung mit einem Ausführungsbeispiel. Kurz gesagt, stellt das System eine Master-Slave-Anordnung von Einrichtungen in einem Kommunikations-Switch zur Verfügung, bei der ein Controller als Mastercontroller eingerichtet ist und wobei eine Vielzahl von Einrichtungen als Slaveeinrichtungen dienen.
Bezug nehmend auf 1 ist der Switch 100 ein Mehrfachprotokoll-Backbone System, das sowohl ATM Zellen als auch IP Datenverkehr durch die gleiche Switching Fabric an daran angeschlossene Teilnehmerendgeräte CPE ( = Customer Premise Equipment) 102 durchleiten kann. Durch eine Vielzahl von Karten und Verarbeitungsmodulen versorgt der Switch 100 die Teilnehmerendgeräte CPE 102 mit Zugang zu seiner Switching Fabric 104, die den Kern des Switches 100 darstellt. Die Switching Fabric 104 stellt eine Matrix bereit, die jeder CPE 102 ermöglicht, zu anderen Einrichtungen verbunden zu werden, die an den Switch 100 angeschlossen sind. Bei dem vorliegenden Ausführungsbeispiel ermöglicht der Switch 100 das Anpassen der Switching Fabric Kapazität von 50 Gbps bis 450 Gbps in Schritten von 14,4 Gbps durch Einsatz zusätzlicher Einschübe im Switch 100.
Die CPEs 102 sind mit dem Switch 100 über optische Verbindungen 106 mit den I/O Karten 108 (I/O = Input/Output = Eingang/Ausgang) verbunden. Die I/O Karten 108 stellen die Haupt-Eingangs- und Ausgangsschnittstelle für die Umsetzung der Kommunikation zwischen den CPEs 102 und dem Switch 100 dar. Die I/O Karten 108 stellen ein minimales intelligentes Verarbeiten der durchgeleiteten Kommunikation zur Verfügung. Die I/O Karten 108 sind mit den Netzkarten 110 über Mittenebenenverbinder 112 verbunden. Jede Netzkarte 110 stellt OC-192 Funktionalität, Bandbreitebereitstellung und ATM Verarbeitung von Zellen zwischen dem Kern des Switches 100 und jeder CPE 102 zur Verfügung. Jede Netzkarte ist auch mit einer Fabric-Schnittstellenkarte (FIC = Fabric Interface Card) 114 verbunden, die die Signale in ein optisches Signal umwandelt und eine Schnittstelle für die Kommunikation mit dem Kern 104 bildet.
Dementsprechend kann die FIC die Bedingungen, die die Netzkarte 110 meldet, überwachen und darauf reagieren. Zum Beispiel kann die FIC 114 Fehler, die ihre Netzkarte 110 meldet, analysieren und beantworten, Sanity Checks an Daten durchführen, die von ihrer Netzkarte 110 empfangen werden und Berichte signalaufwärts an einen Einschubcontroller senden (der später beschrieben wird).
Die FICs 114 kommunizieren mit LPC 110 (Netzkarte) über Mittenebenenverbinder 116 und mit dem Kern 104 über Verbindung 118. Die Schnittstelle zum Kern 104 für jede FIC 114 ist eine Switchzugangskarte (SAC = Switch Access Card) 120.
Für eine verbesserte Zuverlässigkeit ist der Switch 100 als ein redundantes Quellensystem ausgelegt. Dementsprechend hat jede I/O Karte 108, Netzkarte 110 und FIC 114 ein redundantes Gegenstück, das mit einem 'b' Anhang gekennzeichnet ist.
Dementsprechend stellen die Mittenebenenverbinder 112 und 116 Querverbindungen zwischen den redundanten und den Primäreinrichtungen her. Zum Beispiel sind die I/O Karten 108 und 108b mit den Netzkarten 110 und 110b verbunden und die Netzkarten 110 und 110b sind mit den FICs 114 und 114b verbunden.
Zur Bildung einer modularen physikalischen Gruppierung der Elemente sind die I/O Karte 108, Netzkarte 110 und FIC Karte 114 auf einem einzigen Hochgeschwindigkeitsumgebungseinschub (HSPS = High Speed Peripheral Shelf) 122 zusammengefasst. Jeder HSPS 122 hat zwei Sätze von I/O Kartengruppen in den Steckplätzen 126, um Redundanz zwischen den Gruppen von Einschüben herzustellen. Der Switch 100 ermöglicht die Verwendung von mehreren HSPS 122, um verbesserte Erweiterungsmöglichkeiten für den Switch bereitzustellen. Somit kann bei zu Gruppen zusammengefassten Elementen eine Anzahl von einzelnen Einschüben in einem Switch 100 untergebracht sein, um modulare Funktionalität für den Switch 100 zur Verfügung zu stellen. Die Anwendung eines modularen Systems erfordert jedoch, dass Steuersignale für jeden Einschub je nach Bedarf auch in den Modulen bereitgestellt werden. Das bedeutet getrennte Verdrahtung von gebündelten Steuersignalen zu jedem Einschub an einem Kommunikationspunkt an jedem Einschub. Vom Kommunikationspunkt werden individuelle Signale für einzelne Elemente abgetrennt und entsprechend weitergeleitet.
Jede I/O Kartengruppe 108 im HSPS 122 muss gesteuert und mit den anderen I/O Karten 108 im HSPS 122 koordiniert werden. Dementsprechend umfasst das Ausführungsbeispiel einen Einschubcontroller 124, der die Betriebsabläufe der an ihn angeschlossenen Einschübe 122 steuert. Solche Steuerungsvorgänge schließen das Verwalten von Steuerungs- und Statusfunktionen für den Einschub (wie Überwachung der Steckplätze und Steuerung der Lüftereinheit), Steuerung der FIC Konfiguration für jede Netzkarte 108, Überwachung der Stromversorgung und Überwachung des Taktsignals ein.
Der Einschubcontroller 124 stellt Vernetzung der Steuerung über eine (nicht gezeigte) spezielle Steuerdienstverbindung zur Verfügung. Die auf der Steuerdienstverbindung übertragenen Daten steuern die Konfiguration signalabwärts und das Downloaden von Software, das Einfügen von Zeitstempeln und die Taktsynchronisation.
Auf einem mit dem Switch 100 verbundenen Terminal 128 läuft Steuersoftware, die einem Betreiber ermöglicht, die Arbeitsweise des Switches 100 zu ändern und zu steuern.
Mit Bezugnahme auf 2 umfasst der Switch 100 physikalisch ein Chassis 200, das den HSPS 122 in dem Raum 202 aufnimmt. Der HSPS 122 ist untergebracht in dem Gehäuse 204, das in einem Abschnitt des Raumes 202 sitzt. Der Einschubcontroller 124 ist oberhalb des Raumes 202 angeordnet. Jedes Gehäuse 204 enthält eine Mittenebene 206, die eine physikalische Stützkonstruktion darstellt und ermöglicht, dass dort Netzkarten 110, FICs 114 und I/O Karten 108 gesteckt werden können. Die Verbindungen 112 und 116 (siehe 1) werden durch entsprechende elektrische Leitungen zwischen den Verbindern in der Mittenebene 206 hergestellt.
Mit Bezugnahme auf 3 zeigt die Ansicht 300 eine Netzkarte 110, I/O Karte 108, FIC Karte 114 und Mittenebene 206 für das Gehäuse 204. Karten, die eine optische Schnittstelle haben, nämlich die I/O Karte 108 und die FIC Karte 114, sind auf einer Seite der Mittenebene 206 angeordnet, und die Netzkarte 110 ist auf der anderen Seite der Mittenebene 206 angeordnet.
Die Verbinder 208 bilden die physikalische Schnittstelle zur Mittenebene 206. Zwischen der I/O Karte 108 und der Netzkarte 110 und der FIC Karte 114 werden bestimmte Verbindungen über die Stifte der verschiedenen Verbinder durch die Mittenebene 206 hergestellt.
Es versteht sich, dass Begriffe wie "Routingswitch", "Kommunikationsswitch", "Kommunikationseinrichtung", "Switch", "Netzwerkelement" und andere, aus dem Stand der Technik bekannte Begriffe benutzt werden können, um den Switch 100 zu beschreiben. Weiterhin versteht sich, dass, während das Ausführungsbeispiel für den Switch 100 beschrieben wird, das hierbei beschriebene System und Verfahren an jedes Switching System angepasst werden kann.
Bezug nehmend auf 1 besteht bei einer großen Anzahl von I/O Karten 108 ein Bedarf, einen Mechanismus zu haben, der Instruktionen vom Einschubcontroller 124 zu jeder Netzkarte 110 überträgt. Traditionell war entweder die Remote Line Card nicht intelligent und hatte keine Verarbeitungsfähigkeiten, wie z.B. eine typische I/O Karte, oder alternativ dazu war die gesamte Intelligenz auf der Netzkarte untergebracht, wie z.B. einer typischen Netzkarte oder einer FIC. Durch das verschieben der Verarbeitungs-Intelligenz von entweder vollständig auf der Karte oder vollständig entfernt von der Karte wird jedoch die erforderliche Rechenleistung am Verarbeitungsende zu groß für die Prozessoreinheit.
Dementsprechend benutzt das Ausführungsbeispiel ein System, bei dem die Rechenkapazität zwischen FIC 114 und Einschubcontroller 124 aufgeteilt ist. Auf einer breiten Ebene identifiziert der Einschubcontroller 124, welche Vorgänge von einer FIC 114 übernommen werden müssen und sendet entsprechende Instruktionen an die FIC 114. Jede FIC 114 empfängt und verarbeitet seine Instruktion und stellt dem Einschubcontroller 124 eine geeignete Antwort zur Verfügung. Bei dieser Ansicht ist das "Master" Element das operative Element im Einschubcontroller 124 und das "Slave" Element ist die FIC 114. Der Begriff "Master" wird wechselweise auch für den "Einschubcontroller" verwendet und die Begriffe "Slave" und "FIC" sind in dieser Beschreibung auch austauschbar. Es versteht sich, dass bei anderen Ausführungsbeispielen die Netzkarte 110 der Slave sein kann, oder jede andere Einrichtung signalabwärts vom Master.
Mit Bezug auf die 4A, 4B und 5 stellt das Ausführungsbeispiel ein Ausgangskommunikationssystem 400 für jeden HSPS 122 und Einschubcontroller 124 bereit. Im Einschubcontroller 124 erzeugt der Mastercontroller 402 getrennte Befehle für jede FIC 114 in jedem Untereinschub 122.
Die Kommunikationscontroller 404 im Einschubcontroller 124 empfangen jeden Befehl für jede FIC oder Slave 114 und lässt sie zu jedem Slave 114 senden. Jeder HDLC Kommunikationscontroller 404 kommuniziert mit den FIC Karten im Slave 114 zur Anforderung von Schreib/Lesezugriff zu den (nicht gezeigten) FIC Registern. Beispielsweise kann ein Mastercontroller 402 auf einen "Lese" Befehl Statusdaten über die Slaveeinrichtung 114a anfordern. In dem verteilten System erzeugt der Mastercontroller 402 einen Lesebefehl für ein bestimmtes Flag der Slaveeinrichtung 114a. Der Kommunikationscontroller 404a empfängt den Befehl vom Mastercontroller 402 und lässt den Befehl senden, schlussendlich zur Slaveeinrichtung 114a, die den Lesebefehl empfängt und verarbeitet. Nachdem der Lesebefehl von der Slaveeinrichtung 114a abgearbeitet ist, wird eine Antwort erzeugt und zurück zum Mastercontroller 402 über ein Eingangskommunikationssystem 700 gesendet, das eine Eingangskommunikationsverbindung von jeder Slaveeinrichtung 114a zum Controller 404a darstellt.
Jeder Controller 402 verwendet das HDLC (High Level Data Link Control = Datenverbindungssteuerung auf hoher Ebene) Protokoll. HDLC ist ein bekanntes und von ISO und ITU-T genormtes Verbindungsebenenprotokoll, das bei Punkt-zu-Punkt und Multipunkt Kommunikation verwendet wird. HDLC ermöglicht bitorientierte synchrone Übertragung von Rahmen variabler Länge. Bei dem Ausführungsbeispiel hat der Master 124 unsymmetrische Verbindungen zu den Slaves 114. Dementsprechend fragt der Master 124 jeden Slave 114 nach Bedarf ab, und jeder Slave 114 antwortet mit Informationsrahmen. Der Master 124 bestätigt dann den Empfang der Rahmen vom Slave. Es ist selbstverständlich, dass andere Kommunikationsprotokolle verwendet werden können. Es versteht sich, dass, weil es einen zugeordneten gemeinsamen Master für jeden Slave gibt, gleichzeitiges Abfragen unter allen Slaves durchgeführt werden kann.
Nachfolgend wird ein HDLC Rahmen gezeigt, wie er vom Eingangssystem des Ausführungsbeispiels von 4A benutzt wird.
Die Feldlänge (in Bits) ist variabel, abhängig vom HDLC Controllfeld. Beispielsweise könnte der Master 404 von einem Slave 114 anfordern, mit einem Bericht über den Status aller Interrupts auf der Slave Karte 114 zu antworten. Demzufolge würde der Slave 114 alle seine Register lesen, die einen Interruptstatus enthalten. Ein Interruptstatus kann beispielsweise die Änderung der Statusinformation eines optischen Signals speichern, das von einer PIN Diode empfangen wird. Der Slave 114 sammelt die Registerinformation und überträgt sie zum Master 402 mittels des dafür bestimmten Kommunikationsprotokolls. Es versteht sich, dass dieses verteilte Meldungssystem insgesamt eine schnellere Antwortzeit ermöglicht als wenn ein Master mit jeder Slaveeinrichtung getrennt kommuniziert und deren Registerstatus liest. Weil jeder Slave 114 nur Kenntnisse betreffend seinen lokalen Status hat, kann der Master des Weiteren alle Slave 114 Information sammeln, dann eine Antwort auf Basis des Nettostatus aller Slaveregister bereitstellen. Mit Bezug auf das vorherige Beispiel eines Lesezyklus bei dem Ausführungsbeispiel, bei dem, wenn der Mastercontroller 402 von einem bestimmten Slave 114a anfordert, wird das Controlfeld durch Software im Mastercontroller 402 auf 000000000 gesetzt und das Datenfeld als 32 Bits definiert, die eine eingelagerte 16 Bit Slaveadresse enthält, wie unten gezeigt.
Bezug nehmend auf 4A eines Ausführungsbeispiels wird verständlich, dass es bei einem Master/Slave-System möglich ist, ein Kommunikationssystem zu haben, bei dem jeder Kommunikationscontroller 404 zu jedem Slave 114 mit Verbindungen 405 fest verdrahtet ist. Bei einem weiteren Ausführungsbeispiel wird zur Reduzierung der Anzahl der physikalischen Kommunikationsverbindungen zwischen den Kommunikationscontrollern 402 und den Slaves 114 Multiplexen der Signalverbindungen sowohl in der Eingangs- als auch in der Ausgangsrichtung angewandt. Das wird in 4B gezeigt.
Dementsprechend empfängt mit Bezug auf 4B und 5 jeder Kommunikationscontroller 404 für das Multiplexen der Signale Instruktionen vom Mastercontroller 402; jeder HDLC Controller 404 ist mit dem Multiplexer 406 verbunden und produziert einen seriellen Datenstrom, der N Datenkanäle auf der seriellen Verbindung 408 umfasst.
Jeder Kommunikationscontroller 404 und Mastercontroller 402 ist in einem Mikroprozessor 420 enthalten. Bei einem Ausführungsbeispiel ist der Mikroprozessor 420 ein MPC 8260 Power PC Power QUICC II programmierbarer Prozessor, erhältlich von Motorola, Inc. Der Mikroprozessor 420 verfügt über einen programmierbaren Multikanal-Controller (MCC). Bei dem Ausführungsbeispiel wird der MCC so konfiguriert, dass er 16 Kommunikationscontroller 404 bereitstellt. Der Mikroprozessor 420 hat auch einen internen Multiplexer 406 zum Erzeugen eines einzelnen Datenstroms 408 aus den Datenströmen, die von den Kommunikationscontrollern 404 produziert werden. Der Mikroprozessor 420 hat ebenfalls eine Zeitschlitzzuordnungseinrichtung 421, die jedem der Controller 404 einen 8-Bit Zeitschlitz des TDM Stroms 408 zuteilt. Der TDM Strom enthält sechzehn 8-Bit Schlitze und wird mit 8,25 MHz betrieben. Dementsprechend umfasst der TDM Strom in der Verbindung 408 16 serielle Packets, wie unten gezeigt:
Es ist wünschenswert, die HDLC Zeitschlitze auf minimaler Länge zu halten (und somit den TDM Strom auf minimaler Länge), um die Latenzzeit für zeitkritische Information im TDM Strom (wie den Interruptstatus) zu verringern.
Die serielle Verbindung 408 wird zu einem Gruppendemultiplexer 410 geführt, der die N Kanäle gemeinsam in M Kanäle 412 gruppiert. Der Demultiplexer 410 ist ausgeführt als ein feldprogrammierbares Gatearray (FPGA = Field Programmable Gate Array) 410.
Die Steuerung für den Demultiplexer 410 ist fest, und das Demultiplexen wird bei verschiedenen Bedingungen nicht geändert. Wie weiter unten beschrieben wird, sind mit dem TDM Strom ein Bitzählersignal und ein Kanalzählersignal verknüpft.
Das Bitzählersignal und das Kanalzählersignal werden vom Demultiplexer 410 benutzt, um zu identifizieren, welche Bits von den Controllern 404 (oder welche Bits von den Registern innerhalb des FPGA 410) in welchen Kanal 412 in den korrekten Rahmen eingefügt sind.
Das FPGA 410 stellt die folgenden Funktionen für den Mikroprozessor 420 bereit. Als erstes enthält der TDM Strom 408 zwischen dem Mikroprozessor 420 und FPGA 410 HDLC Schnittstellen für FIC Kommunikation. Das FPGA teilt den TDM Strom 408 auf in einzelne M TDM Ströme 412 für jeden der HSPS Untereinschübe 122. Durch das FPGA 410 werden Steuersignale in den TDM Strom 408 eingebettet. Zweitens können Steuersignale für FIC, wie Netzkartenanwesenheit, Untereinschubnummer, FIC Interruptstatus usw. zwischen dem Mikroprozessor 420 und dem Slave 110 übertragen werden bei Verwendung des Signalmultiplex-Schemas und des FPGA 410. Der Mikroprozessor 420 stellt eine Anforderung für Steuersignale für ein FIC an FPGA 410, die über den 60 × Bus 422 gesendet wird. Das FPGA 410 fügt eine entsprechende Anforderung in den betreffenden Zeitschlitz für den angeforderten Slave 114 in den entsprechenden Ausgangsdatenstrom 412 ein. Der angesprochene Slave antwortet auf die Anforderung und überträgt den Status an das FPGA 410 über den Multiplex-Eingangsstrom. Die Ergebnisse werden in FPGA Registern gespeichert, auf die der Mikroprozessor 420 über den Bus 422 zugreifen kann. Das FPGA 410 kann auch auf eine Statusänderung eines Steuersignals einen (maskierbaren) Interrupt an den Mikroprozessor 420 senden. Drittens führt das FPGA 410 einen digitalen Phasenvergleich der ausgewählten Taktquellen vom Einschub 124 durch und vergleicht diese mit der Systemquelle, die zu dem Einschub gesendet wird.
Vom FPGA 410 verbinden vier TDM Ströme 412 den Einschubcontroller mit jedem der vier Untereinschübe. Bei dem Ausführungsbeispiel hat der zweite TDM Strom sechzehn mit 8,25 MHz betriebene Zeitschlitze für jeden Untereinschub 122. Jeder M Kanal 412 wird jedem Untereinschub 122 zugeleitet. Jeder der vier TDM Unterströme 412 (einer zu jedem Untereinschub) ist ein bei 8,25 MHz betriebener Rahmen mit 16 Zeitschlitzen.
Ähnlich dem Demultiplexer 410 verwendet der TDM Demultiplexer 414 das Bitzählersignal und das Kanalzählersignal zur Bestimmung, welcher eingehende Teil des Datenstroms auf dem Kanal 412 auf welchen ausgehenden Kanal 416 gesendet wird.
Bei jedem Untereinschub 122 empfängt der Demultiplexer 414 jeden Kanal 412 und erzeugt N/M getrennte Kommunikationsverbindungen 416, von denen jede zu jedem Slave 114 geleitet wird. Jede Slaveeinrichtung 114 verfügt über ein HDLC Schnittstellenmodul 418, das die HDLC codierten Datenströme 416 umsetzt in ein Format, das von jedem Slave 114 genutzt werden kann. Jeder Kommunikationscontroller 404 hat einen ihm zugeteilten Zeitschlitz im TDM Strom. Ähnlich hat jede Slaveeinrichtung 114 einen ihr zugeteilten Zeitschlitz zum Senden von Information an den Mastercontroller. Auch die Slaveeinrichtungen 114 können den Mastercontroller 124 bei Bedarf jederzeit unterbrechen.
Weil ein Kommunikationscontroller 124 und entsprechende Steuerbandbreite für jede Slaveeinrichtung 114 zur Verfügung steht, ist sichergestellt, dass Steuerbefehle vom Mastercontroller 402 von den Slaveeinrichtungen 114 innerhalb einer vorbestimmbaren Zeitspanne empfangen werden.
Mit Bezug auf 7 wird ein System 700 für das Multiplexen der Signale in Eingangsrichtung beschrieben. Dabei erzeugt jeder Slave 114 eine Antwort oder ein Signal, das für den Mastercontroller 402 bestimmt ist. Jeder Slave 114 ist mit dem Multiplexer 702 verbunden, der einen seriellen Datenstrom mit N/M Datenkanälen auf der seriellen Verbindung 704 erzeugt.
Die serielle Verbindung 704 wird zum FPGA 410 geleitet, das die Information der N/M Kanäle verarbeitet und bei Bedarf eine entsprechende Antwort für den Mastercontroller über den 60 × Bus 422 bereitstellt.
Weil jede Slaveeinrichtung 114 ihren eigenen Zeitschlitz hat, während dessen sie mit dem Controller 402 kommunizieren kann, werden Informationen von den Slaveeinrichtungen 114 den Mastercontroller 402 innerhalb einer vorbestimmten Zeitspanne erreichen. Das ermöglicht, dass bidirektionale Kommunikation zwischen den Slaveeinrichtungen und dem Mastercontroller innerhalb einer garantierten Latenz abgewickelt werden kann. Dementsprechend ermöglicht das Ausführungsbeispiel, dass eine Mehrfacheinschub-Plattform einen Fehler innerhalb von 10 msec erkennen und innerhalb von 50 msec um den Fehler herum routen kann, wodurch die Anforderungen eines Carrier-Grade Systems erfüllt werden.
Es ist ersichtlich, dass das Eingangs-Multiplexsystem 700 funktionale Ähnlichkeiten mit dem Eingangssystem 400 hat. Zusätzlich erzeugen jedoch die Netzkarten 110 und die I/O Karten 108 einige Statussignale als (nicht gezeigte) Gleichstromsignale, die zu deren CPLD 702 geleitet werden. Jeder CPLD kann diese Signale in den Datenstrom des betreffenden Kanals 704 einfügen. Beim FPGA 706 können diese eingefügten Signale abgetrennt werden und lokal je nach Bedarf verarbeitet werden. Sie können beispielsweise anderen Karten und Systemen, die mit dem FPGA verbunden sind, zur Verfügung gestellt werden.
Bei dem Ausführungsbeispiel wird auch ein Eingangs-Signalisierungssystem bereitgestellt, das ähnlich dem Eingangssystem 400 ist und später beschrieben wird.
Mit Bezug auf 6 wird jeder TDM Bus entsprechend der folgenden Zeitparameter konfiguriert. Jeder Multiplexer hat Zugang zu diesen Taktsignalen. Ein gemeinsamer Taktgeber 602 wird bei 8,25 MHz betrieben, und ein Rahmenpuls (FP = Frame Pulse) 604 arbeitet mit 64,45 kHz. Die Anstiegsflanke des FP 604 wird abgeglichen mit der Anstiegsflanke des Takts 602. Der FP definiert einen Rahmen für ein Byte übertragener Information.
Innerhalb jedes Rahmenpulses gibt es 16 Zeitschlitze, je einen Zeitschlitz für jede Slaveeinrichtung. Die aktuelle Zeitschlitznummer im TDM Strom wird vom Zeitschlitzsignal 608 angezeigt. Um das System mit einer früheren Anzeige des Eintreffens des nächsten Zeitschlitzes zu versorgen, wird ein Zeitschlitzzählersignal 608 erzeugt, das das gleiche Zählersignal ist wie das Zeitschlitzsignal 606, es wird aber einen halben Taktzyklus früher erzeugt.
In jedem Zeitschlitz gibt es acht Bitpositionen. Die gegenwärtige Bitposition wird angezeigt vom Bitpositionssignal 610. Wie bei dem Zeitschlitzsignal 606 wird als ein Partner zum Bitpositionssignal 610 ein Bitpositionszählersignal 612 erzeugt, um das System mit einer früheren Anzeige des Eintreffens der nächsten Bitposition zu versorgen.
Diese Signale werden von dem FPGA 410 (nicht gezeigt) erzeugt. Das erste Bit des ersten Zeitschlitzes (Bit 7 von Zeitschlitz 0) ist das MSB und trifft mit der Anstiegsflanke des FP 406 zusammen. Da es 8 Datenbits pro Zeitschlitz gibt, werden für Datentransaktionen, die Datenfelder mit mehr als 8 Bit betreffen, mehr als ein TDM Zeitschlitz benötigt. Nachfolgend erforderliche Zeitschlitze werden im nächsten TDM Superrahmen bereitgestellt.
Das Timing der Signale, die zwischen dem Einschubcontroller 124 zu jedem der Untereinschübe gesendet werden, erfordert auch, dass keine Zellen verworfen werden. Die Zeitsteuerung wird wie folgt durchgeführt.
Mit Bezug auf 4B wird für jeden Controller 404 jeder HDLC Strom mit einer Taktrate von 8,25/16 MHz, d.h. ungefähr 516 kHz (oder "R" für "Rate") zum Multiplexer 406 übertragen.
Nachdem alle der 16 TDM Ströme in einen einzigen TDM Strom beim Multiplexer 406 zusammengeführt wurden, wird der gemeinsame Datenstrom mit getaktet 16 × R auf der seriellen Verbindung 408, um sicherzustellen, dass keine aufeinander folgende Packets von jedem Controller 404 in aufeinander folgenden Rahmen nicht verloren gehen. Der gemeinsame Datenstrom auf der Verbindung 408 wird zu dem FPGA 410 geleitet, der den Datenstrom in vier getrennte Datenströme auf den Kanälen 412 aufteilt. Jeder getrennte Datenstrom auf jedem Kanal 412 enthält Datenströme für 4 HDLC Schlitze, bestimmt für die Demultiplexer 414, die mit jedem Untereinschub 122 verbunden sind. Die Taktrate für jeden Datenstrom auf jedem Kanal 412 ist immer noch 16 × R. Dementsprechend steht bei jedem Datenstrom auf jedem Kanal 412 zusätzliche Bandbreite zur Verfügung, weil nur vier Zeitschlitze in dem Zeitrahmen benötigt werden, der 16 Zeitschlitze enthält. Dementsprechend werden vom FPGA 410 12 Steuerschlitze in jeden Datenstrom in jedem Kanal 412 eingefügt. Die Steuerschlitze enthalten Information, die FPGA 410 dort eingefügt hat.
Von jedem Demultiplexer 414 wird jeder Datenstrom zu einem CPLD im Demultiplexer 414 geleitet, der einiges aus der Steuerinformation aus dem Datenstrom für die FIC 114 oder Netzkarte 110 abtrennen kann. Die CPLD ist auf der Mittenebene 206 untergebracht. Die CPLD trennt den Datenstrom weiter auf in vier Unterdatenströme auf Kanälen 416, je 1 Kanal 416 pro Slaveeinrichtung 114. Bei jeder Slaveeinrichtung 114 kann eine zweite CPLD (#2) weitere Steuerinformation aus dem empfangenen Datenstrom abtrennen. Der empfangene HDLC Datenstrom wird dann heruntergetaktet auf die ursprüngliche Rate von 8,25 MHz/16, d.h. ungefähr 516 kHz (R). Die von einer Slaveeinrichtung 114 empfangenen, für die Übertragung heruntergetakteten Daten enthalten die ursprüngliche Information, die von ihrem entsprechenden Controller 404a in den TDM Strom eingegeben wurde.
Es ist ersichtlich, dass bei der obigen Taktauslegung das Timing für die Datenrate aufrecht erhalten bleibt und zusätzliche Steuerinformation in jedem Datenstrom bereitgestellt wird, ohne "echte" Bandbreite auf der Master-Slave-Kommunikationsverbindung zu belegen.
Das folgende ist ein Beispiel für die Latenzaspekte des Systems. Bei dem Ausführungsbeispiel gibt es 16 Zeitschlitze im TDM Strom 408, der mit 12,5 MHz (einem anderen R als oben) getaktet wird. Dementsprechend werden 10,24 μsec benötigt, um den gesamten TDM Strom 408 zu übertragen. Ein mittlerer Schreib- oder Lesezyklus des Mikroprozessors 420 auf der FIC ist 200 nsec (4-Taktzyklen Zugriff bei 20 MHz). Wenn der FIC Mikroprozessor einen lokalen Interrupt erhält, führt er 11 Lesezyklen (im worst Case) durch, um die Quelle festzustellen (1 Interruptursachenregister, dann 10 Register). Demnach ist die Bearbeitungszeit: 11 × 200 nsec = 2,2 μsec
Der Mikroprozessor muss auch den Inhalt dieser 10 Register in die HDLC FIFOs schreiben, das erfordert 10 × 200 nsec = 2 μsec
Bei einem Worst Case Szenarium eines 120-Bit HDLC Rahmens sind für den HDLC Rahmen 120 Bits erforderlich (siehe den Rahmen weiter unten) und es werden 8 Bits des HDLC Rahmens in jedem TDM Strom übertragen, so werden 15 TDM Ströme benötigt, um diesen HDLC Rahmen zurück zum HSCC zu transportieren.
Wenn ein Faktor für Empfängerlatenz 2 TDM Rahmen 2 × 15,5 = 31 μsecist, werden 2,2 + 2 + 153,6 + 31 = 188,8 μsecbenötigt.
Wie zuvor erwähnt, ist jede HDLC Verbindung zugeordnet, so dass, wenn alle 16 FIC 114 an ihre entsprechenden Master 404 berichten, die gesamte maximale Servicezeit immer noch 188,8 μsec ist.
Es ist zu erwähnen, dass ein Fachmann auf diesem Gebiet versteht, dass verschiedene Modifikationen von Einzelheiten an dem vorliegenden Ausführungsbeispiel gemacht werden können, die alle in den Schutzbereich der vorliegenden Erfindung fallen.

Claims

Master-Slave Steuersystem für eine Nachrichtenvermittlung, bestehend aus: – einem Mastercontroller (402), der zum Erzeugen von Befehlen betrieben werden kann; – einer Vielzahl von Slaveeinrichtungen (114), verbunden mit dem besagten Mastercontroller (402), wobei jede Slaveeinrichtung (114) aus der besagten Vielzahl von Slaveeinrichtungen eingerichtet ist, die besagten Befehle zu empfangen und lokale Befehle als Antwort auf die besagten Befehle auszuführen, wobei das System dadurch gekennzeichnet ist, dass es weiterhin umfasst: – für jede Slaveeinrichtung (114) – einen Kommunikationscontroller (404), der so betrieben werden kann, dass er die besagten Befehle von dem besagten Mastercontroller (402) empfängt und Befehle über eine Nachrichtenverbindung (405) sendet, die mit dem besagten Kommunikationscontroller (404) und der besagten Slaveeinrichtung (114) verknüpft ist, wobei die besagte Nachrichtenverbindung (405) so betreibbar ist, dass sie die besagten Befehle von dem besagten Kommunikationscontroller (402) empfängt und die besagten Befehle zu einem Schnittstellenmodul (418) überträgt, das mit der besagten Nachrichtenverbindung (405) verbunden ist und so betrieben werden kann, dass es die besagten Befehle von der besagten Nachrichtenverbindung (405) empfängt und die besagten Befehle an die besagte Slaveeinrichtung (114) überträgt.
Master-Slave Kommunikationssystem nach Anspruch 1, wobei: – der besagte Mastercontroller eingerichtet ist zum Empfangen von Statussignalen; – jede Slaveeinrichtung (114) aus der besagten Vielzahl von Slaveeinrichtungen eingerichtet ist, die besagten Statussignale für den besagten Mastercontroller (402) zu erzeugen; und – das besagte System für jede der besagten Slaveeinrichtungen (114) eine Kommunikationsanordnung für Signale umfasst, die zwischen dem besagten Mastercontroller (402) und der besagten Slaveeinrichtung (114) übertragen werden, bestehend aus: – dem besagten Kommunikationscontroller (404), verbunden mit dem besagten Mastercontroller (402), wobei der besagte Kommunikationscontroller (404) eingerichtet ist, die besagten Statussignale zu empfangen und Information, die sich auf die besagten Statussignale bezieht, für den besagten Mastercontroller (402) bereitzustellen, und – einer Nachrichtenverbindung, an die der besagte Kommunikationscontroller (404) und jede besagte Slaveeinrichtung (114) angeschlossen sind, wobei – die besagte Nachrichtenverbindung eingerichtet ist, die besagten Statussignale zu dem besagten Kommunikationscontroller (404) zu übertragen.
Master-Slave Kommunikationssystem nach Anspruch 1 oder 2, weiterhin umfassend: – eine Nachrichtenverbindung signalabwärts, die ein Multiplexsignal umfasst, das die Kommunikation von jedem der besagten Kommunikationscontroller (404) zusammenfasst zu einem einzigen Multiplex-Signalstrom; und – Demultiplex- und Splittingmittel (410, 414) zum Bereitstellen eines Demultiplexsignals, abgeteilt aus dem besagten einzigen Multiplex-Signalstrom, für jede besagte Slaveeinrichtung (114).
Master-Slave Kommunikationssystem nach einem der Ansprüche 1 bis 3, weiterhin umfassend: – eine Nachrichtenverbindung signalaufwärts, die ein Multiplexsignal umfasst, das die Kommunikation von jeder besagten Slaveeinrichtung (114) zusammenfasst zu einem zweiten einzigen Multiplex-Signalstrom; und – zweite Demultiplex- und Splittingmittel (421) zum Bereitstellen eines Demultiplexsignals, abgeteilt aus dem besagten zweiten einzigen Multiplex-Signalstrom, für jeden besagten Kommunikationscontroller (404).
Master-Slave Kommunikationssystem nach Anspruch 4, weiterhin umfassend Mittel zur Synchronisation der Kommunikation, die in der besagten Nachrichtenverbindung signalabwärts und in der besagten Nachrichtenverbindung signalaufwärts übertragen wird
Master-Slave Steuersystem für eine Nachrichtenvermittlung nach einem der Ansprüche 3 bis 5, wobei jeder Kommunikationscontroller (404), der zu einer entsprechenden Slaveeinrichtung (114) gehört, betreibbar ist, um ihnen Befehle entsprechend einem vorbestimmten Protoll zu senden, wobei das besagte System umfasst: – einen Zeitmultiplexer (421) TDM (= Time Division Multiplex ), gekoppelt an jeden der Kommunikationscontroller (404) und betreibbar, einen TDM Datenstrom aus den Befehlen zu bilden, wobei im TDM Datenstrom jedem Kommunikationscontroller (404) ein entsprechender Zeitschlitz zugeordnet ist; – einen Zeitdemultiplexer (410), der mit dem Zeitmultiplexer (421) über eine serielle Verbindung (422) verbunden ist und betreibbar ist, um den TDM Datenstrom zu empfangen und Befehle von einem Kommunikationscontroller (404) an seine entsprechende Slaveeinrichtung (114) entsprechend dem diesem Kommunikationscontroller (404) zugeordneten Zeitschlitz zu senden, wobei die besagte Vielzahl von Slaveeinrichtungen (114) an den Zeitdemultiplexer (410, 414) angeschlossen ist und jede Slaveeinrichtung (114) eingerichtet ist, um Befehle entsprechend dem vorbestimmten Protokoll zu empfangen und auf besagte Befehle zu reagieren.
Master-Slave Steuersystem für eine Nachrichtenvermittlung nach einem der Ansprüche 3 bis 6, wobei die besagte Nachrichtenverbindung signalabwärts folgendes umfasst: – eine TDM Anordnung, verbunden mit dem Kommunikationscontroller (404), wobei die besagte TDM Anordnung betreibbar ist, aus den besagten Befehlen einen TDM Datenstrom für eine serielle Verbindung zu bilden und wobei in dem besagten TDM Datenstrom ein Zeitschlitz zugeordnet ist einem Kommunikationspaar bestehend aus dem besagten Kommunikationscontroller (404) und der besagten wenigstens einen Slaveeinrichtung (114), und – einem TDM Demultiplexer (410, 414), verbunden mit der besagten seriellen Verbindung und der besagten wenigstens einen Slaveeinrichtung (114), wobei der besagte TDM Demultiplexer (410, 414) betreibbar ist, den besagten TDM Datenstrom zu empfangen, Nachrichten aus dem besagten Strom abzutrennen und besagte Nachricht an die besagte wenigstens eine Slaveeinrichtung (114) zu übertragen.
Master-Slave Steuersystem für eine Nachrichtenvermittlung nach einem der Ansprüche 3 bis 7, wobei die besagte Nachrichtenverbindung signalaufwärts folgendes umfasst: – eine TDM Anordnung, verbunden mit der Slaveeinrichtung (114) wobei die besagte TDM Anordnung betreibbar ist, aus den besagten Statussignalen einen TDM Datenstrom für eine serielle Verbindung (708) zu bilden und wobei in dem besagten TDM Datenstrom ein Zeitschlitz zugeordnet ist einem Kommunikationspaar bestehend aus dem besagten Kommunikationscontroller (404) und der besagten Slaveeinrichtung (114), und – einem TDM Demultiplexer (406), verbunden mit der besagten seriellen Verbindung (708) und dem besagten Kommunikationscontroller (404), wobei der besagte TDM Demultiplexer (406) betreibbar ist, den besagten TDM Datenstrom zu empfangen, Nachrichten aus dem besagten Strom abzutrennen und besagte Nachricht an den besagten Kommunikationscontroller (404) zu übertragen.
Master-Slave Steuersystem nach einem der Ansprüche 1 bis 8, wobei jede aus der besagten Vielzahl von Slaveeinrichtungen (114) auf einem getrennten Einschub (122, 124) des besagten Mastercontrollers (402) angeordnet werden kann.
Master-Slave Steuersystem nach einem der Ansprüche 1 bis 9, wobei wenigstens eine aus der besagten Vielzahl von Slaveeinrichtungen (114) eine Fabric Schnittstellenkarte (114) ist.
Master-Slave Steuersystem nach einem der Ansprüche 1 bis 10, wobei wenigstens eine aus der besagten Vielzahl von Slaveeinrichtungen (114) eine Netzkarte (110) ist.