DE4226070C2 - Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes - Google Patents

Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes

Info

Publication number
DE4226070C2
DE4226070C2 DE4226070A DE4226070A DE4226070C2 DE 4226070 C2 DE4226070 C2 DE 4226070C2 DE 4226070 A DE4226070 A DE 4226070A DE 4226070 A DE4226070 A DE 4226070A DE 4226070 C2 DE4226070 C2 DE 4226070C2
Authority
DE
Germany
Prior art keywords
signal
predetermined
memory cell
spare
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4226070A
Other languages
English (en)
Other versions
DE4226070A1 (de
Inventor
Akio Nakayama
Kazutoshi Hirayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4226070A1 publication Critical patent/DE4226070A1/de
Application granted granted Critical
Publication of DE4226070C2 publication Critical patent/DE4226070C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine Halbleiterspeichereinrichtung nach dem Oberbegriff des Anspruchs 1 und ein Verfahren zum Bestimmen der Benutzung eines Ersatz­ speicherzellenfeldes.
In letzter Zeit ist aufgrund des Anstiegs der Speicherkapazität von Halbleiterspeichereinrichtungen die Anzahl der Speicherzellen, die in einem Halbleiterspeicher auf einem Chip gebildet werden, erheblich größer geworden. Durch einen solchen Anstieg der Anzahl von Speicherzellen ist das Verhältnis von Produkten ohne Fehler in ihren Speicherzellenfeldbereichen zu allen hergestellten Halbleiterspeicherchips (die sogenannte "Ausbeute") erheblich gesunken.
Daher weisen die meisten neueren Halbleiterspeichereinrichtungen zusätzlich zu den Speicherzellenfeldern, die ursprünglich benutzt werden sollen (im weiteren als normale Speicherzellenfelder bezeichnet), Speicherzellenfelder auf (im weiteren als Ersatzspeicherzellenfelder bezeichnet), die anstelle der normalen Speicherzellenfelder verwendet werden sollen, wenn Defekte auftreten, die ihre Ursache in der Herstellung haben.
Tatsächlich wird eine der Speicherzellenzeilen oder Speicherzellenspalten in einem Ersatzspeicherzellenfeld anstelle einer Speicherzellenzeile oder Speicherzellenspalte benutzt, zu der eine defekte Speicherzelle in einem normalen Speicherzellenfeld gehört.
Fig. 10 zeigt ein schematisches Blockdiagramm der Gesamtkonfiguration einer herkömmlichen Halbleiterspeichereinrichtung mit Ersatzspeicherzellenfeldern. Fig. 10 zeigt hauptsächlich die Schaltungsabschnitte zur Steuerung des Betriebs der normalen Speicherzellenfelder und Ersatzspeicherzellenfelder als Peripherieschaltkreise dieser Speicherzellenfelder.
Unter Bezugnahme auf die Fig. 10 erfolgt nun eine Beschreibung der Konfiguration der herkömmlichen Halbleiterspeichereinrichtung. Beschrieben wird hauptsächlich der Schaltkreisbetrieb der Halbleiterspeichereinrichtung zum Zweck der geeigneten Benutzung der normalen Speicherzellenfelder und der Ersatzspeicherzellenfelder.
Jedes der Mehrzahl normaler Speicherzellenfelder 31 -1 bis 31-n weist zwei Arten von Ersatzspeicherzellenfeldern (32 -1 bis 32-n, 33 -1 bis 33-n auf.
Fig. 11 zeigt ein Diagramm der Konfiguration eines beliebigen der normalen Speicherzellenfelder 31 -1 bis 31-n und der hinzugefügten Ersatzspeicherzellenfelder.
Wie in Fig. 11 gezeigt ist, weist jedes der normalen Speicherzellenfelder 31 -1 bis 31-n Speicherzellen MC, die in einer Mehrzahl von Zeilen und Spalten angeordnet sind, Wortleitungen WL, die jeweils entsprechend den Speicherzellenzeilen gebildet sind, und Bitleitungen (oder Bitleitungspaare) BL, die jeweils entsprechend den Speicherzellenspalten gebildet sind, auf. Jede der Wortleitungen WL ist mit allen Speicherzellen MC verbunden, die in der entsprechenden Speicherzellenzeile enthalten sind, und jede Bitleitung (oder jedes Bitleitungspaar) BL ist mit allen Speicherzellen MC verbunden, die in der entsprechenden Speicherzellenspalte gebildet sind.
Jedes der Ersatzspeicherzellenfelder 32 -1 bis 32-n weist die Mehrzahl von Wortleitungen WL zusammen mit einem entsprechenden der normalen Speicherzellenfelder 31 -1 bis 31-n auf, und umfaßt ferner unabhängig vom entsprechenden der normalen Speicherzellenfelder 31 -1 bis 31-n mindestens eine (oder ein Paar von) Ersatzbitleitung (oder Ersatzbitleitungen) SBL. Eine Ersatzspeicherzellenspalte mit Ersatzspeicherzellen SMC derselben Anzahl wie die Zahl der Wortleitungen WL ist entsprechend jeder Ersatzbitleitung (oder Ersatzbitleitungspaar) SBL gebildet. Jede der Ersatzspeicherzellen SMC ist mit einer entsprechenden Ersatzbitleitung (oder Ersatzbitleitungspaar) SBL und einer entsprechenden der Wortleitungen WL verbunden.
Jedes der Ersatzspeicherzellenfelder 33 -1 bis 33-n weist eine Mehrzahl von Bitleitungen (oder Bitleitungspaaren) BL zusammen mit einem entsprechenden der normalen Speicherzellenfelder 31 -1 bis 31-n auf, und umfaßt ferner unabhängig vom entsprechenden der normalen Speicherzellenfelder 31 -1 bis 31-n mindestens eine Ersatzwortleitung SWL. Eine Ersatzspeicherzellenzeile mit Ersatzspeicherzellen SMC derselben Anzahl wie die Zahl der Bitleitungen (oder Bitleitungspaare) BL ist entsprechend jeder Ersatzwortleitung SWL gebildet. Jede der Ersatzspeicherzellen SMC ist mit einer entsprechenden Bitleitung (oder Bitleitungspaar) SL und einer entsprechenden der Ersatzwortleitungen SWL verbunden.
Wie in den Fig. 10 und 11 dargestellt ist, sind die normalen Zeilendekoder 25 -1 bis 25-n und die normalen Spaltendekoder 42 -1 bis 42-n entsprechend den normalen Speicherzellenfeldern 31 -1 bis 31-n gebildet, und es sind Ersatzzeilendekoder 24 -1 bis 24-n und Ersatzspaltendekoder 41 -1 bis 41-n entsprechend den Ersatzspeicherzellenfeldern 33 -1 bis 33-n bzw. Ersatzspeicherzellenfeldern 32 -1 bis 32-n geschaffen.
Jeder der normalen Zeilendekoder 25 -1 bis 25-n aktiviert selektiv eine der Wortleitungen WL in einem entsprechenden der normalen Speicherzellenfelder 31 -1 bis 31-n. Das ermöglicht die Übertragung eines Datensignals zwischen den jeweiligen Speicherzellen MC, die mit der einen Wortleitung WL verbunden sind, und einer entsprechenden Bitleitung BL.
Jeder der normalen Spaltendekoder 42 -1 bis 42-n ermöglicht es, ein Signal von einer der Bitleitungen (oder Bitleitungspaare) BL in einem entsprechenden der normalen Speicherzellenfelder 31 -1 bis 31-n abzunehmen und ein externes Datensignal an die eine Bitleitung (oder Bitleitungspaar) BL anzulegen. Entsprechend wird es möglich, Daten in eine Speicherzelle MC unter den mit der einen Bitleitung (oder Bitleitungspaar) BL verbundenen Speicherzellen MC, die mit der aktivierten Wortleitung WL verbunden ist, zu schreiben oder Daten aus ihr zu lesen.
Jeder der Ersatzzeilendekoder 24 -1 bis 24-n aktiviert selektiv eine der Ersatzwortleitungen SWL in einem entsprechenden der Ersatzspeicherzellenfelder 33 -1 bis 33-n. Das ermöglicht die Übertragung eines Datensignals zwischen den jeweiligen Ersatzspeicherzellen MC, die mit der einen Ersatzwortleitung SWL verbunden sind, und einer entsprechenden Bitleitung BL.
Jeder der Ersatzspaltendekoder 41 -1 bis 41-n ermöglicht es, ein Datensignal von einer der Ersatzbitleitungen (oder Ersatzbitleitungspaare) SBL in einem entsprechenden der Ersatzspeicherzellenfelder 32 -1 bis 32-n abzunehmen und ein externes Datensignal an die eine Bitleitung (oder Bitleitungspaar) SBL anzulegen.
Ein jeder der normalen Zeilendekoder 25 -1 bis 25-n und ein entsprechender der Ersatzzeilendekoder 24 -1 bis 24-n arbeiten jedoch nicht gleichzeitig, und sie werden so gesteuert, daß nur einer von ihnen arbeitet. In gleicher Weise arbeiten ein jeder der normalen Spaltendekoder 42 -1 bis 42-n und ein entsprechender der Ersatzspaltendekoder 41 -1 bis 41-n nicht gleichzeitig, und sie werden so gesteuert, daß nur einer von ihnen arbeitet.
Zum Beispiel ist es für den Fall, daß es in derselben Zeile oder einer der Wortleitungen WL in einem beliebigen der normalen Speicherzellenfelder 31 -1 bis 31-n zwei oder mehr defekte Speicherzellen gibt, erforderlich, daß eine der Ersatzspeicherzellenzeilen in einem der Ersatzspeicherzellenfelder 33 -1 bis 33-n, das entsprechend diesem normalen Speicherzellenfeld gebildet ist, anstelle der Speicherzellenzeile, die die defekten Speicherzellen enthält, oder die Speicherzellenzeile, die entsprechend der defekten Wortleitung WL gebildet ist, verwendet wird.
In einem solchen Fall wird daher vom normalen Zeilendekoder und dem Ersatzzeilendekoder entsprechend diesem normalen Speicherzellenfeld mit der defekten Speicherzellenzeile der Ersatzzeilendekoder in Abhängigkeit von einem externen Adreßsignal aktiviert, das die defekte Speicherzellenzeile angibt.
Gleichzeitig wird es in einem der Ersatzspeicherzellenfelder 32 -1 bis 32-n entsprechend diesem normalen Speicherzellenfeld möglich, ein Datensignal zwischen den jeweiligen Ersatzspeicherzellen SMC, die mit einer der Wortleitungen WL verbunden sind, die durch den Betrieb eines entsprechenden der normalen Zeilendekoder 25 -1 bis 25- n aktiviert ist, und einer entsprechenden der Ersatzbitleitungen (oder Bitleitungspaare) SBL zu übertragen. Daher wird es möglich, Daten statt in die defekte Speicherzellenzeile zu schreiben oder aus ihr zu lesen in eine der Ersatzspeicherzellenzeilen in einem der Ersatzspeicherzellenfelder 33 -1 bis 33-n, die entsprechend den normalen Speicherzellenfeldern gebildet sind, zu schreiben oder daraus zu lesen. Genauer gesagt wird die defekte Speicherzellenzeile durch eine nicht-defekte Ersatzspeicherzellenzeile ersetzt.
In gleicher Weise ist es für den Fall, daß es in derselben Spalte zwei oder mehr defekte Speicherzellen MC gibt, oder eine der Bitleitungen BL in einem beliebigen der normalen Speicherzellenfelder 31 -1 bis 31-n defekt ist, erforderlich, das eine der Ersatzspeicherzellenspalten in einem der Ersatzspeicherzellenfelder 32 -1 bis 32-n, das entsprechend diesem normalen Speicherzellenfeld gebildet ist, anstelle der Speicherzellenspalte, die die defekte Speicherzelle MC enthält, oder die Speicherzellenspalte, die entsprechend der defekten Bitleitung BL gebildet ist, verwendet wird.
In einem solchen Fall wird daher von einem der normalen Spaltendekoder 42 -1 bis 42-n und einem der Ersatzzeilendekoder 41 -1 bis 41-n entsprechend dem normalen Speicherzellenfeld mit dieser Speicherzellenspalte der Ersatzzeilendekoder in Abhängigkeit von einem externen Adreßsignal aktiviert, das die defekte Speicherzellenspalte angibt.
Gleichzeitig ermöglicht es in einem der Ersatzspeicherzellenfelder 33 -1 bis 33-n entsprechend diesem normalen Speicherzellenfeld der Betrieb eines entsprechenden der normalen Spaltendekoder 42 -1 bis 42-n Daten in diejenige Ersatzspeicherzelle SMC aller Ersatzspeicherzellen SMC, die mit einer Bitleitung (oder Bitleitungspaar) SBL verbunden sind, zu schreiben oder aus dieser zu lesen, die mit der aktivierten Ersatzwortleitung SWL verbunden ist. Daher wird es möglich, Daten statt in die defekte Speicherzellenspalte zu schreiben oder aus ihr zu lesen in eine nicht-defekte Ersatzspeicherzellenspalte zu schreiben oder daraus zu lesen. Genauer gesagt wird die defekte Speicherzellenspalte durch eine nicht-defekte Ersatzspeicherzellenspalte ersetzt.
Somit wird eine defekte Speicherzellenzeile und eine defekte Speicherzellenspalte in jedem der normalen Speicherzellenfelder 31 -1 bis 31-n ersetzt durch eine Ersatzspeicherzellenzeile in einem der ersten Ersatzspeicherzellenfelder 33 -1 bis 33-n, die entsprechend dem normalen Speicherzellenfeld gebildet ist, bzw. durch eine Ersatzspeicherzellenspalte in einem der zweiten Ersatzspeicherzellenfelder 32 -1 bis 32-n, die entsprechend dem normalen Speicherzellenfeld gebildet ist.
Um diese Ersetzung auszuführen, sind, wie in Fig. 10 gezeigt ist, Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n entsprechend jeweils den Ersatzzeilendekodern 24 -1 bis 24-n und Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44-n entsprechend jeweils den Ersatzspaltendekodern 41 -1 bis 41-n gebildet.
Jeder der Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n gibt ein Steuersignal (SRE1-SREn) in Abhängigkeit von einem Ausgangssignal des Zeilenadreßpuffers 20 aus zum Aktivieren eines entsprechenden der Ersatzzeilendekoder 24 -1 bis 24-n oder eines der normalen Zeilendekoder 25 -1 bis 25-n, der diesem Ersatzzeilendekoder entspricht, und zum Deaktivieren des anderen.
In gleicher Weise gibt jeder der Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n ein Steuersignal (SCE1-SCEn) in Abhängigkeit von einem Ausgangssignal des Spaltenadreßpuffers 40 aus zum Aktivieren eines entsprechenden der Ersatzspaltendekoder 41 -1 bis 41-n oder eines der normalen Zeilendekoder 42 -1 bis 42-n, der diesem Ersatzzeilendekoder entspricht, und zum Deaktivieren des anderen.
Der Zeilenadreßpuffer 20 puffert ein Zeilenadreßsignal aus den externen Adreßsignalen, die über externe Anschlüsse 23 zugeführt werden, das angibt, in welcher Zeile in den normalen Speicherzellenfeldern 31 -1 bis 31-n Daten in eine darin angeordnete Speicherzelle geschrieben oder aus ihr gelesen werden sollen, und führt das Signal den normalen Zeilendekodern 25 -1 bis 25-n, den Ersatzzeilendekodern 24 -1 bis 24-n und den Ersatzzeilendekoder- Aktivierungsschaltkreisen 21 -1 bis 21-n zu.
Der Spaltenadreßpuffer 40 puffert ein Spaltenadreßsignal aus den oben angeführten externen Adreßsignalen, das angibt, in welcher Spalte in den normalen Speicherzellenfeldern 31 -1 bis 31-n Daten in eine darin angeordnete Speicherzelle geschrieben oder aus ihr gelesen werden sollen, und führt das Signal den normalen Spaltendekodern 42 -1 bis 42-n, den Ersatzspaltendekodern 41 -1 bis 41-n und den Ersatzspaltendekoder-Aktivierungsschaltkreisen 44 -1 bis 44-n zu.
Für den Fall, daß das Spaltenadreßsignal vom Spaltenadreßpuffer 40 eine defekte Speicherzellenspalte in einem der normalen Speicherzellenfelder 31 -1 bis 31-n angibt, aktiviert der entsprechende der Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44-n einen entsprechenden der Ersatzspaltendekoder 41 -1 bis 41-n während der entsprechende der normalen Spaltendekoder 42 -1 bis 42-n deaktiviert wird. Im anderen Fall, daß das Spaltenadreßsignal vom Spaltenadreßpuffer 40 eine nicht-defekte Speicherzellenspalte angibt, deaktiviert jeder der Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n einen entsprechenden der Ersatzspaltendekoder 41 -1 bis 41-n und aktiviert einen entsprechenden der normalen Spaltendekoder 42 -1 bis 42-n.
Für den Fall, daß das Zeilenadreßsignal vom Zeilenadreßpuffer 20 eine defekte Speicherzellenzeile in einem der normalen Speicherzellenfelder 31 -1 bis 31-n angibt, aktiviert in gleicher Weise der entsprechende der Ersatzzeilendekoder- Aktivierungsschaltkreise 21 -1 bis 21-n einen entsprechenden der Ersatzzeilendekoder 24 -1 bis 24-n während der entsprechende der normalen Zeilendekoder 25 -1 bis 25-n deaktiviert wird. Im anderen Fall, daß das Zeilenadreßsignal vom Zeilenadreßpuffer 20 eine nicht- defekte Speicherzellenzeile angibt, deaktiviert jeder der Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n einen entsprechenden der Ersatzzeilendekoder 24 -1 bis 24-n und aktiviert einen entsprechenden der normalen Zeilendekoder 25 -1 bis 25-n.
Jeder der Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44- n weist eine Mehrzahl von Schmelzsicherungen auf. In jedem der Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44-n ist eine der Mehrzahl von Schmelzsicherungen vorher selektiv abgeschmolzen, so daß sein Ausgangssignal (SCE1-SCEn) einen entsprechenden der Ersatzspaltendekoder 41 -1 bis 41-n aktiviert, wenn ihm vom Spaltenadreßpuffer 40 ein Spaltenadreßsignal, das eine defekte Speicherzellenspalte in einem der normalen Speicherzellenfelder 31 -1 bis 31-n angibt, zugeführt wird.
In gleicher Weise weist jeder der Ersatzzeilendekoder- Aktivierungsschaltkreise 21 -1 bis 21-n eine Mehrzahl von Schmelzsicherungen auf. In jedem der Ersatzzeilendekoder- Aktivierungsschaltkreise 21 -1 bis 21-n ist eine der Mehrzahl von Schmelzsicherungen vorher selektiv abgeschmolzen, so daß sein Ausgangssignal (SRE1-SREn) einen entsprechenden der Ersatzzeilendekoder 24 -1 bis 24-n nur dann aktivieren kann, wenn ihm vom Zeilenadreßpuffer 20 ein Zeilenadreßsignal, das eine defekte Speicherzellenzeile in einem der normalen Speicherzellenfelder 31 -1 bis 31-n angibt, zugeführt wird.
Jeder der Ersatzspaltendekoder 41 -1 bis 41-n ermöglicht es, in Abhängigkeit von einem Spaltenadreßsignal vom Spaltenadreßpuffer 40 während einer Zeitspanne, in der der Ersatzspaltendekoder von einem entsprechenden der Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44-n aktiviert wird, ein externes Datensignal der Ersatzbitleitung SBL zuzuführen, die einer der Speicherzellenspalten in einem entsprechenden der Ersatzspeicherzellenfelder 32 -1 bis 32-n entspricht, und ein Datensignal von der Ersatzbitleitung SBL abzunehmen.
In gleicher Weise aktiviert jeder der Ersatzzeilendekoder 24 -1 bis 24-n in Abhängigkeit von einem Zeilenadreßsignal vom Zeilenadreßpuffer 20 während einer Zeitspanne, in der der Ersatzzeilendekoder von einem entsprechenden der Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n aktiviert wird, eine der Ersatzwortleitungen SWL, die entsprechend einer der Ersatzspeicherzellenzeilen in einem entsprechenden der Ersatzspeicherzellenfelder 33 -1 bis 33-n gebildet sind.
Um es zu ermöglichen, die sogenannten Redundanzschaltkreise wie z. B. die Ersatzspeicherzellenfelder 32 -1 bis 32-n, 33 -1 bis 33-n, die Ersatzspaltendekoder 41 -1 bis 41-n und die Ersatzzeilendekoder 24 -1 bis 24-n, die die zum Ersetzen der normalen Speicherzellenfelder 31- 1 bis 31-n, normalen Spaltendekoder 42 -1 bis 42-n bzw. normalen Zeilendekoder 25 -1 bis 25-n, auch tatsächlich zu benutzen, wird wie oben beschrieben eine Schaltung (Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n und Ersatzzeilendekoder- Aktivierungsschaltkreise 21 -1 bis 21-n), die zur Aktivierung dieser Redundanzschaltkreise unter bestimmten Bedingungen gebildet sind, z. B. durch Abschmelzen von Sicherungen während der Herstellung in einen bestimmten Zustand versetzt.
Ob solche redundanten Schaltkreise benutzt werden sollen oder nicht, stellt nun eine wichtige Information für die Ausführung einer Fehleranalyse in einer Halbleiterspeichereinrichtung nach der Herstellung dar. Daher weist eine Halbleiterspeichereinrichtung mit einem Redundanzschaltkreis im allgemeinen einen Redundanzerfassungsschaltkreis 22 auf, um zu erfassen, ob von der Halbleiterspeichereinrichtung nach der Herstellung die Redundanzschaltkreise benutzt werden oder nicht.
Der Redundanzerfassungsschaltkreis 22 ist in der Umgebung eines externen Anschlusses 23 gebildet und gibt an diesen externen Anschluß ein Signal ab, das anzeigt, ob die Redundanzschaltkreise benutzt werden oder nicht.
Fig. 12 zeigt ein schematisches Diagramm der Konfiguration eines herkömmlichen Redundanzerfassungsschaltkreises 22. Unter Bezugnahme auf die Fig. 12 wird nun im folgenden die Konfiguration und der Betrieb des herkömmlichen Redundanzerfassungsschaltkreises 22 beschrieben.
Ein herkömmlicher Redundanzerfassungsschaltkreis weist einen N-Kanal MOS-Transistor 2, der zwischen einem vorbestimmten externen Anschluß 23 und Masse gebildet ist, und eine Reihenschaltung aus einer Schmelzsicherung 4 und einem N-Kanal MOS-Transistor 3, die parallel zum Transistor 2 geschaltet ist, auf. Die Gates der Transistoren 2 und 3 liegen auf Masse.
Der externe Anschluß 23 ist ursprünglich zum Übertragen eines Signals zwischen einem anderen Schaltkreisabschnitt als dem Redundanzerfassungsschaltkreis 22 und der Umgebung gebildet und empfängt eine vorbestimmte negative Spannung zum Betreiben des Redundanzerfassungsschaltkreises 22 nur dann, wenn geprüft werden soll, ob die Redundanzschaltkreise benutzt werden oder nicht.
Für den Fall, daß einer der Redundanzschaltkreise verwendet wird, d. h. für den Fall, daß eine der Sicherungen in den Ersatzspaltendekoder-Aktivierungsschaltkreisen 44 -1 bis 44-n und Ersatzzeilendekoder-Aktivierungsschaltkreisen 21 -1 bis 21-n, die in Fig. 11 gezeigt sind, vorher abgeschmolzen wurde, ist auch die Schmelzsicherung 4 im Redundanzerfassungsschaltkreis durchtrennt.
Nun wird zuerst der Betrieb des Redundanzerfassungsschaltkreises 22 für den Fall beschrieben, daß die Schmelzsicherung 4 nicht durchtrennt ist.
Wenn an den externen Anschluß 23 eine negative Spannung angelegt wird, deren Absolutwert VF allmählich ansteigt, beginnt in der Verdrahtung A, die den externen Anschluß 23 mit dem Transistor 2 und der Sicherung 4 verbindet, zu dem Zeitpunkt ein Strom zu fließen, wenn der Absolutwert VF größer als die jeweiligen Schwellenspannungen Vth der Transistoren 2 und 3 wird. Anschließend steigt der Stromfluß in der Verbindung A entsprechend der Erhöhung des Absolutwerts VF an.
Fig. 13 zeigt einen Graphen der Beziehung zwischen dem Absolutwert VF der negativen Spannung, die an den externen Anschluß 23 angelegt wird, und dem Stromfluß in der Verdrahtung A. In Fig. 13 ist der Absolutwert VF auf der Abszisse und die Stärke IF des Stromflusses in der Verdrahtung A auf der Ordinate angegeben.
Wie in den Fig. 12 und 13 gezeigt ist, sind die beiden Transistoren 2 und 3 gesperrt , so daß kein Strom zwischen dem externen Anschluß 23 und Masse GND fließt, bis der Absolutwert VF der negativen Spannung, die an den externen Anschluß 23 angelegt wird, die jeweiligen Schwellenspannungen Vth der Transistoren 2 und 3 erreicht. Wenn der Absolutwert VF jedoch die jeweiligen Schwellenspannungen Vth der Transistoren 2 und 3 übersteigt, werden die Transistoren 2 und 3 beide durchgeschaltet, so daß ein Strom mit einer Stärke der Summe des Stroms zwischen Source und Drain des Transistors 2 und des Stroms zwischen Source und Drain des Transistors 3 in der Verdrahtung A in Richtung von der Masse GND zum externen Anschluß 23 fließt. Wenn der Absolutwert VF des Potentials des externen Anschlusses 23 angehoben wird, steigt auch das Potential zwischen Gate und Source der Transistoren 2 und 3 an, so daß der Stromfluß in der Verdrahtung A proportional zum Absolutwert VF größer wird, wie durch die Linie 1 in Fig. 13 dargestellt ist.
Nun wird der Betrieb des Redundanzerfassungsschaltkreises 22 für den Fall beschrieben, daß die Schmelzsicherung 4 durchtrennt ist.
Weil die Sicherung 4 durchtrennt ist, fließt unabhängig von der Polarität und dem Absolutwert des Potentials am externen Anschluß 23 kein Strom von der Masse GND über die Sicherung 4 und den Transistor 3 zur Verdrahtung A. Wenn eine negative Spannung an den externen Anschluß 23 angelegt wird, deren Absolutwert VF allmählich ansteigt, ist der Transistor 2 gesperrt, so daß entsprechend in der Verdrahtung A kein Strom fließt, bis der Absolutwert VF die Schwellenspannung Vth des Transistors 2 erreicht. Wenn der Absolutwert VF jedoch die Schwellenspannung Vth des Transistors 2 erreicht, wird der Transistor 2 durchgeschaltet, so daß ein Strom mit einer Stärke entsprechend dem Strom zwischen Source und Drain des Transistors 2 in der Verdrahtung A in einer Richtung von der Masse GND zum externen Anschluß 23 fließt. Wenn der Absolutwert VF des Potentials am externen Anschluß 23 in den Bereich der Schwellenspannung Vth des Transistors oder darüber angehoben wird, wird die Stärke des Stromflusses in der Verdrahtung A proportional zum Absolutwert VF gesteigert, wie durch die Linie 2 in Fig. 13 dargestellt ist.
Wie oben beschrieben worden ist unterscheidet sich der Stromfluß in der Verdrahtung A für den Fall, daß eine negative Spannung mit einem Absolutwert Vin kleiner als die jeweiligen Schwellenspannungen Vth der Transistoren 2 und 3 an den externen Anschluß 23 angelegt wird, in Abhängigkeit davon, ob die Sicherung 4 unterbrochen ist oder nicht. Genauer gesagt wird vom externen Anschluß 23 erfaßt, daß der Strom I1 für den Fall, daß die Sicherung 4 unterbrochen ist, kleiner ist als der Strom I0, der in der Verdrahtung A fließt, wenn die Sicherung 4 nicht unterbrochen ist.
Für den Fall, daß in der Halbleiterspeichereinrichtung nach der Herstellung geprüft wird, ob die Redundanzschaltkreise benutzt werden oder nicht, wird daher eine negative Spannung mit einem vorbestimmten Absolutwert Vin, der größer als die jeweiligen Schwellenspannungen Vth der Transistoren 2 und 3 ist, dem externen Anschluß 23 zugeführt, der mit dem Redundanzerfassungsschaltkreis 22 verbunden ist. Dann wird die Stärke des Stromflusses im externen Anschluß 23 erfaßt. Wenn die erfaßte Stromstärke kleiner als ein vorbestimmter Referenzwert ist, wird die Sicherung 4 als unterbrochen betrachtet, so daß es möglich ist, zu bestimmen, daß einer der Redundanzschaltkreise in der Halbleiterspeichereinrichtung benutzt wird. Falls umgekehrt die erfaßte Stromstärke größer als der vorbestimmte Referenzwert ist, wird die Sicherung 4 als nicht unterbrochen angesehen, so daß es möglich ist, zu bestimmen, daß die Redundanzschaltkreise in der Halbleiterspeichereinrichtung nicht benutzt werden.
Der Referenzwert wird beispielsweise auf die Stärke I1 des Stromflusses im externen Anschluß 23 gesetzt, der gemessen wird durch Anlegen einer negativen Spannung mit einem Absolutwert Vin an einen externen Anschluß einer anderen Halbleiterspeichereinrichtung, in der die Sicherung 4 nicht unterbrochen ist.
Der Referenzwert wird beispielsweise auf die Stärke des Stromflusses zwischen einem Referenzschaltkreis derselben Struktur wie des Redundanzerfassungsschaltkreises 22, der entsprechend einem anderen externen Anschluß als dem mit dem Redundanzerfassungsschaltkreis 22 verbundenen externen Anschluß 23 gebildet ist, und dem anderen externen Anschluß als dem externen Anschluß 23 in der Halbleiterspeichereinrichtung mit dem Redundanzerfassungsschaltkreis 22 eingestellt.
Genauer gesagt wird die im Referenzschaltkreis enthaltene Sicherung unabhängig davon, ob die Redundanzschaltkreise benutzt werden oder nicht, nicht abgeschmolzen. Eine negative Spannung mit einem Absolutwert Vin wird an den externen Anschluß angelegt, der mit dem Referenzschaltkreis verbunden ist, und die Stärke des Stromflusses im externen Anschluß wird gemessen. Die gemessene Stromstärke wird als der oben beschriebene Referenzwert verwendet.
Wie oben beschrieben worden ist, weist die herkömmliche Halbleiterspeichereinrichtung mit den Redundanzschaltkreisen einen Redundanzerfassungsschaltkreis auf, so daß nach der Vollendung der Halbleiterspeichereinrichtung als Produkt geprüft werden kann, ob die Redundanzschaltkreise benutzt werden oder nicht. Der Redundanzerfassungsschaltkreis weist eine Sicherung auf, die während der Herstellung in Abhängigkeit davon selektiv durchtrennt wird, ob die Redundanzschaltkreise benutzt werden oder nicht.
Ob die Redundanzschaltkreise benutzt werden oder nicht wird durch selektives Durchtrennen einer Sicherung eingestellt, die in anderen als dem Redundanzerfassungsschaltkreis gebildet sind.
Wie in Fig. 10 gezeigt ist, wird die Tatsache, ob die Ersatzspeicherzellenfelder 32 -1 bis 32-n und 33 -1 bis 33-n benutzt werden oder nicht, beispielsweise in Abhängigkeit davon ermittelt, ob die Sicherungen in den Ersatzspaltendekoder- Aktivierungsschaltkreisen 44 -1 bis 44-n und den Ersatzzeilendekoder- Aktivierungsschaltkreisen 24 -1 bis 24-n während der Herstellung durchtrennt worden sind.
Entsprechend sollte ein Herstellungsprozeß für die herkömmliche Halbleiterspeichereinrichtung mit den Redundanzschaltkreisen den lästigen Schritt der Durchtrennung der Sicherung in der Redundanzerfassungsschaltung zusätzlich zum Schritt des Durchtrennens der Sicherung aufweisen, um zu erfassen, ob die Redundanzschaltkreise benutzt werden oder nicht.
Darüber hinaus ist im Redundanzerfassungsschaltkreis der als Produkt vervollständigten Halbleiterspeichereinrichtung der Zustand der Sicherungen (ob durchtrennt oder nicht) bereits bestimmt. Daher stimmt der Referenzwert, der mit der Stromstärke verglichen werden soll, die durch Anlegen einer vorbestimmten negativen Spannung an den externen Anschluß, der mit dem Redundanzerfassungsschaltkreis verbunden ist, um zu ermitteln, ob die Redundanzschaltkreise benutzt werden oder nicht, gemessen wird, nicht mit einem Wert überein, der durch direktes Messen der Stärke des Stromflusses im externen Anschluß, der mit dem Redundanzerfassungsschaltkreis verbunden ist, ermittelt wird, wenn die Sicherung im Redundanzerfassungsschaltkreis nicht durchtrennt ist.
Wie oben beschrieben ist, wird genauer gesagt ein Wert benutzt, der gemessen wird durch Betreiben eines anderen Schaltkreises, der mit dem externen Anschluß verbunden ist, wie z. B. eines Redundanzerfassungsschaltkreises in einer anderen Halbleiterspeichereinrichtung, in der keine Sicherung durchtrennt ist, eines Referenzschaltkreises, der mit einem anderen externen Anschluß in derselben Halbleiterspeichereinrichtung verbunden ist und dieselbe Struktur wie der Redundanzerfassungsschaltkreis aufweist und in dem keine Sicherung durchtrennt ist, oder eines ähnlichen Schaltkreises.
Die Eingangsimpedanzen der externen Anschlüsse, die Kapazitäten der Verdrahtungen oder ähnliches stimmen jedoch selbst bei Schaltkreisen mit derselben Struktur nicht vollständig überein, so daß die Stromstärke, die durch Betreiben eines solchen anderen Schaltkreises gemessen wird, nicht mit der Stärke des Stroms übereinstimmt, der im externen Anschluß fließt, der mit dem Redundanzerfassungsschaltkreis verbunden ist und auch wirklich für die Bestimmung benutzt werden soll, ob die Redundanzschaltkreise benutzt werden oder nicht, wenn die Sicherung im Redundanzerfassungsschaltkreis nicht durchtrennt ist.
Daher ist entsprechend dem herkömmlichen Redundanzerfassungsschaltkreis der Referenzwert zum Ermitteln, ob die Redundanzschaltkreise benutzt werden oder nicht, inkorrekt, so daß es nicht immer möglich ist, korrekt zu erfassen, ob die Redundanzschaltkreise benutzt werden oder nicht.
Aus der EP 0 343 344 A2 ist eine Halbleiterspeichereinrichtung nach dem Oberbegrif des Anspruches 1 bekannt.
Aus der EP 0 195 412 A2 und aus der EP 0 241 203 A2 sind jeweils Halbleiterspeichereinrichtungen bekannt, die die Anzahl einer redundanten Wortleitung erkennen und anzeigen können.
Es ist Aufgabe der Erfindung, eine Halbleiterspei­ chereinrichtung zu schaffen, bei der ohne die Notwendigkeit, Daten in das Speicherzellenfeld einzuschreiben oder auszulesen und ohne einen zusätzlichen Herstellungsschritt bei der Herstellung der Halbleiterspeichereinrichtung korrekt und schnell bestimmt werden kann, ob ein Redundanzschaltkreis verwendet wird oder nicht, und ein Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzel­ lenfeldes anzugeben.
Diese Aufgabe wird gelöst durch eine Halbleiterspeicherein­ richtung nach Anspruch 1 und ein Verfahren nach Anspruch 24.
Weil der Redundanzerfassungsschaltkreis so eingestellt ist, daß er ein elektrisches Signal mit einem vorbestimmten Logikpegel an den externen Anschluß in Abhängigkeit von der Zuführung des Steuersignals ausgibt, das zur Benutzung des Ersatzspeicherzellenfeldes erzeugt wird, wird ein elektrisches Signal mit einem vorbestimmten Logikpegel an den externen Anschluß ausgegeben, wenn die Halbleiterspeichereinrichtung so konstruiert ist, daß sie unter Bedingungen arbeitet, unter denen das Ersatzspeicherzellenfeld benutzt werden sollte. Nachdem die Halbleiterspeichereinrichtung unter Bedingungen arbeitet, bei denen das Ersatzspeicherzellenfeld benutzt werden soll, erscheint entsprechend ein elektrisches Signal am externen Anschluß entsprechend der Tatsache, ob das Ersatzspeicherzellenfeld benutzt wird oder nicht.
Weiterbildungen der Erfindung sind in den Unteran­ sprüchen gekennzeichnet.
Danach sind ein erster und ein zweiter Redundanzerfassungsschaltkreis so eingestellt, daß sie das erste und zweite elektrische Signal mit vorbestimmtem Logikpegel an den ersten bzw. zweiten externen Anschluß in Abhängigkeit von der Zuführung eines ersten und zweiten Steuersignals ausgeben, die jeweils zur Benutzung eines ersten und zweiten Ersatzspeicherzellenfeldes erzeugt werden. Wenn die Halbleiterspeichereinrichtung so konstruiert ist, daß sie unter Bedingungen arbeitet, unter denen das erste und/oder zweite Ersatzspeicherzellenfeld benutzt werden sollte, wird ein oder die bestimmten elektrischen Signale an den ersten und/oder zweiten externen Anschluß ausgegeben. Nachdem die Halbleiterspeichereinrichtung unter Bedingungen arbeitet, bei denen mindestens das erste oder das zweite Ersatzspeicherzellenfeld benutzt werden soll, erscheinen entsprechend elektrische Signale am ersten und zweiten externen Anschluß entsprechend der Tatsache, ob das erste Ersatzspeicherzellenfeld benutzt wird oder nicht und ob das zweite Ersatzspeicherzellenfeld benutzt wird.
Entsprechend dem Verfahren wird das Redundanzerfassungsschaltkreis, der ein Signal ausgibt, das anzeigt, daß das Ersatzspeicherzellenfeld benutzt wird, in Abhängigkeit vom Steuersignal aktiviert, das erzeugt wird, wenn das Ersatzspeicherzellenfeld tatsächlich verwendet wird. Entsprechend erscheint ein Signal am externen Anschluß, das angibt, ob das Ersatzspeicherzellenfeld benutzt wird oder nicht, wenn die Halbleiterspeichereinrichtung einen normalen Betrieb ausführt.
Daher wird es möglich, korrekt und einfach zu prüfen, ob ein Redundanzschaltkreis benutzt wird oder nicht, ohne Schmelzsicherungen zu bilden, die während der Herstellung selektiv in Abhängigkeit davon abgeschmolzen werden, ob der Redundanzschaltkreis benutzt wird oder nicht.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein schematisches Blockdiagramm, das die Gesamt­ konfiguration einer Halbleiterspeichereinrichtung nach einer Ausführungsform der Erfindung darstellt;
Fig. 2 ein schematisches Schaltbild der Struktur der Redundanzerfassungsschaltkreise von Fig. 1;
Fig. 3 ein Zeitdiagramm zur Erläuterung des Betriebs des Schaltkreises von Fig. 2;
Fig. 4 einen Graphen der Kennlinie eines Informationserfassungs- Halteschaltkreises von Fig. 2;
Fig. 5 ein schematisches Blockdiagramm, das die Gesamt­ konfiguration einer Halbleiterspeichereinrichtung nach einer weiteren Ausführungsform der Erfindung darstellt;
Fig. 6 ein schematisches Schaltbild der Struktur der Redundanzerfassungsschaltkreise von Fig. 5;
Fig. 7 ein schematisches Blockdiagramm, das die Gesamt­ konfiguration einer Halbleiterspeichereinrichtung nach einer weiteren Ausführungsform der Erfindung darstellt;
Fig. 8 ein schematisches Schaltbild der Struktur der Redundanzerfassungsschaltkreise von Fig. 7;
Fig. 9 ein schematisches Diagramm der Struktur eines Informationserfassungs-Ausgabeschaltkreises in einem Redundanzerfassungsschaltkreis nach einer weiteren Ausführungsform der Erfindung;
Fig. 10 ein schematisches Blockdiagramm der Gesamtkonfiguration einer herkömmlichen Halbleiterspeichereinrichtung mit Redundanzschaltkreisen;
Fig. 11 ein Diagramm zur Erläuterung der Strukturen eines normalen Speicherzellenfeldes und eines Ersatzspeicherzellenfeldes von Fig. 10;
Fig. 12 ein schematisches Diagramm der Struktur eines Redundanzerfassungsschaltkreises von Fig. 10; und
Fig. 13 einen Graphen der Kennlinien des Schaltkreises von Fig. 12.
In Fig. 1 sind nur die Strukturen des Hauptabschnitts der Halbleiterspeichereinrichtung dargestellt.
Wie im Fall der in Fig. 10 gezeigten herkömmlichen Halbleiterspeichereinrichtung weist die in Fig. 1 dargestellte Halbleiterspeichereinrichtung eine Mehrzahl von normalen Speicherzellenfeldern 31 -1 bis 31-n, zwei Arten von Ersatzspeicherzellenfeldern 32 -1 bis 32-n und 33 -1 bis 33-n, die entsprechend den jeweiligen normalen Speicherzellenfeldern gebildet sind, normale Spaltendekoder 42 -1 bis 42-n und normale Zeilendekoder 25 -1 bis 25-n, die entsprechend den jeweiligen normalen Speicherzellenfeldern gebildet sind, Ersatzspaltendekoder 41 -1 bis 41-n, die jeweils entsprechend den Ersatzspeicherzellenfeldern 32 -1 bis 32-n gebildet sind, und Ersatzzeilendekoder 24 -1 bis 24-n, die jeweils entsprechend den Ersatzspeicherzellenfeldern 33 -1 bis 33-n gebildet sind, auf. Die Halbleiterspeichereinrichtung weist ferner Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n, die jeweils entsprechend den Ersatzzeilendekodern 24 -1 bis 24-n gebildet sind, Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44-n, die jeweils entsprechend den Ersatzspaltendekodern 32 -1 bis 32-n gebildet sind, einen Zeilenadreßpuffer 20 und einen Spaltenadreßpuffer 40 auf.
Konfiguration und Betrieb dieser Schaltkreisabschnitte in der Halbleiterspeichereinrichtung stimmen mit denen der in Fig. 10 gezeigten herkömmlichen Halbleiterspeichereinrichtung überein. Genauer gesagt wird der Zugriff auf eine defekte Speicherzellenspalte oder eine defekte Speicherzellenzeile in den normalen Speicherzellenfeldern 31 -1 bis 31-n durch einen Zugriff auf eine Ersatzspeicherzellenspalte in den Speicherzellenfeldern 32 -1 bis 32-n oder eine Ersatzspeicherzellenzeile in den Speicherzellenfeldern 33 -1 bis 33-n ersetzt.
Um diese Ersetzung auszuführen wird in einem Herstellungsprozeß für die Halbleiterspeichereinrichtung eine (nicht dargestellte) Schmelzsicherung im jeweiligen der Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n und im jeweiligen der Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n selektiv unterbrochen. Ein Ersatzzeilendekoder-Aktivierungsschaltkreis, in dem keine Schmelzsicherung unterbrochen ist, arbeitet so, daß unabhängig von einem Zeilenadreßsignal vom Zeilenadreßpuffer 20 stets ein entsprechender der Ersatzzeilendekoder deaktiviert wird, während ein entsprechender der normalen Zeilendekoder aktiviert wird.
Die Halbleiterspeichereinrichtung weist ferner Redundanzerfassungsschaltkreise 22a-1 bis 22a-n, die jeweils entsprechend einem der Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n gebildet sind, zum Erfassen, ob die Schmelzsicherung im entsprechenden Ersatzzeilendekoder-Aktivierungsschaltkreis unterbrochen ist oder nicht, d. h. ob ein entsprechendes der Ersatzspeicherzellenfelder (eines von 24 -1 bis 24-n) entsprechend dem Ersatzzeilendekoder-Aktivierungsschaltkreis benutzt wird oder nicht, und Redundanzerfassungsschaltkreise 22b-1 bis 22b-n, die jeweils entsprechend einem der Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n gebildet sind, zum Erfassen, ob die Schmelzsicherung im entsprechenden Ersatzspaltendekoder- Aktivierungsschaltkreis unterbrochen ist oder nicht, d. h. ob ein entsprechendes der Ersatzspeicherzellenfelder 32 -1 bis 32-n entsprechend dem Ersatzspaltendekoder-Aktivierungsschaltkreis benutzt wird oder nicht, auf.
Im Unterschied zum herkömmlichen Redundanzerfassungsschaltkreis 20, der in Fig. 10 gezeigt ist, empfangen die Redundanzerfassungsschaltkreise 22a-1 bis 22a-n und 22b-1 bis 22b-n die Ausgangssignale SRE1-SREn der entsprechenden Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis- 21-n bzw. die Ausgangssignale SCE1-SCEn der entsprechenden Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n.
Unter Bezugnahme auf die Fig. 1 und 2 werden nun Struktur und Betrieb der Redundanzerfassungsschaltkreise 22a-1 bis 22a-n und 22b- 1 bis 22b-n beschrieben.
In der folgenden Beschreibung wird angenommen, daß die Ersatzspaltendekoder 41 -1 bis 41-n in Abhängigkeit von den jeweiligen Ausgangssignalen SCE1-SCEn auf hohem Pegel von den entsprechenden Ersatzspaltendekoder-Aktivierungsschaltkreisen 44 -1 bis 44-n aktiviert werden, und daß die Ersatzzeilendekoder 24 -1 bis 24-n in Abhängigkeit von den jeweiligen Ausgangssignalen SRE1-SREn auf hohem Pegel von den entsprechenden Ersatzzeilendekoder- Aktivierungsschaltkreisen 21 -1 bis 21-n aktiviert werden. Ferner wird angenommen, daß ein Ersatzzeilendekoder- Aktivierungsschaltkreis, in dem eine der Schmelzsicherungen unterbrochen ist, so arbeitet, daß er in Abhängigkeit von einem bestimmten Zeilenadreßsignal vom Zeilenadreßpuffer 20 ein Signal mit hohem Pegel ausgibt, und daß ein Ersatzspaltendekoder- Aktivierungsschaltkreis, in dem eine der Schmelzsicherungen unterbrochen ist, so arbeitet, daß er in Abhängigkeit von einem bestimmten Spaltenadreßsignal vom Spaltenadreßpuffer 40 ein Signal mit hohem Pegel ausgibt.
Ferner wird angenommen, daß die normalen Spaltendekoder 42 -1 bis 42- n in Abhängigkeit von den Signalen SCE1-SCEn auf hohem Pegel von den entsprechenden Ersatzspaltendekoder-Aktivierungsschaltkreisen 44 -1 bis 44-n deaktiviert werden, und die normalen Zeilendekoder 25 -1 bis 25-n in Abhängigkeit von den Signalen SRE1-SREn auf hohem Pegel von den entsprechenden Ersatzzeilendekoder-Aktivierungsschaltkreisen 21 -1 bis 21-n deaktiviert werden.
Fig. 2 zeigt ein schematisches Diagramm der Struktur eines jeden der Redundanzerfassungsschaltkreise 22a-1 bis 22a-n, 22b-1 bis 22b-n. Fig. 2 zeigt repräsentativ die Struktur eines beliebigen der Redundanzerfassungsschaltkreise.
Fig. 3 zeigt ein Zeitdiagramm zur Erläuterung des Betriebs des Redundanzerfassungsschaltkreises von Fig. 2.
Wie in Fig. 2 gezeigt ist, weist jeder der Redundanzerfassungsschaltkreise 22a-1 bis 22a-n, 22b-1 bis 22b-n einen Informationserfassungs-Halteschaltkreis 8, der ein Ausgangssignal (SRE1-SREn) eines entsprechenden der Ersatzzeilendekoder- Aktivierungsschaltkreise 21 -1 bis 21-n oder ein Ausgangssignal (SCE1-SCEn) eines entsprechenden der Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n empfängt, und einen Erfassungsinformations-Ausgabeschaltkreis 10 zum Ausgeben eines Ausgangssignals des Informationserfassungs-Halteschaltkreises 8 nach außen auf.
Der Informationserfassungs-Halteschaltkreis 8 weist ein 2-Eingangs- NOR-Gatter 6, das ein Ausgangssignal (SRE1-SREn) eines entsprechenden der Ersatzzeilendekoder-Aktivierungsschaltkreise oder ein Ausgangssignal (SCE1-SCEn) eines entsprechenden der Ersatzspaltendekoder-Aktivierungsschaltkreise als Eingangssignal empfängt, ein 3-Eingangs-UND-Gatter 7 vom Eingangsinversionstyp und einen Inverter 11, der das Ausgangssignal des NOR-Gatters 6 invertiert, auf. Ein Eingangsanschluß des UND-Gatters 7 liegt auf Masse und ein anderer Eingangsanschluß empfängt das Ausgangssignal des UND-Gatters 6. Ein weiterer Eingangsanschluß empfängt das Ausgangssignal des Einschaltrückstellsignal-Erzeugungsschaltkreises 300. Das NOR-Gatter 6 empfängt ein Ausgangssignal (SRE1-SREn) eines entsprechenden der Ersatzzeilendekoder-Aktivierungsschaltkreise oder ein Ausgangssignal (SCE1-SCEn) eines entsprechenden der Ersatzspaltendekoder-Aktivierungsschaltkreise und das Ausgangssignal des UND-Gatters 7 als Eingangssignale.
Das NOR-Gatter 6 arbeitet als Inverter, der das Ausgangssignal des UND-Gatters 7 invertiert, wenn das Ausgangssignal (eines von SRE1- SREn oder SCE1-SCEn) des entsprechenden Aktivierungsschaltkreises auf niedrigem Pegel liegt. Genauer gesagt, wird in einer Zeitspanne, in der das Potential des Knotens N1 auf niedrigem Pegel liegt, der Ausgangslogikpegel des NOR-Gatters 6 durch den Ausgangslogikpegel des UND-Gatters 7 bestimmt.
Ein Eingangsanschluß des UND-Gatters 7 empfängt stets ein Potential mit niedrigem Pegel (dem Massepotential).
Ein Ausgangssignal des Einschaltrückstellsignal- Erzeugungsschaltkreises 300 wird an einen Eingangsanschluß des UND- Gatters 7 angelegt.
Der Einschaltrückstellsignal-Erzeugungsschaltkreis 300 ist herkömmlicherweise in vielen Arten von integrierten Halbleiterschaltkreiseinrichtungen gebildet, um das Potential eines vorbestimmten Knotens unmittelbar nach dem Einschalten der Spannungsversorgung zu initialisieren. Der Einschaltrückstellsignal- Erzeugungsschaltkreis 300 ist in den Fig. 1 und 10 zur Vereinfachung der Zeichnungen nicht dargestellt. Der Einschaltrückstellsignal- Erzeugungsschaltkreis 300 gibt einen Einzelimpuls mit hohem oder niedrigem Pegel aus unmittelbar nachdem der Schalter der Stromversorgung eingeschaltet ist (siehe Fig. 3(f)). Bei dieser Ausführungsform wird angenommen, daß der Einzelimpuls einen hohen Pegel aufweist und das Potential des Ausgangsknotens N3 des UND- Gatters 7 durch den Einzelimpuls auf niedrigen Pegel initialisiert wird.
Wenn der Schalter der Spannungsversorgung für diese Halbleiterspeichereinrichtung eingeschaltet wird und die Versorgungsspannung Vcc (Fig. 3(a)) ansteigt, wird das Potential des Knotens N3 wegen des Anstiegs des Ausgangssignals vom Einschaltrückstellsignal-Erzeugungsschaltkreis 300 entsprechend auf niedrigem Pegel fixiert, wie in Fig. 3(d) gezeigt ist. Das Potential des Knotens N3 befindet sich auf niedrigem Pegel, so daß das NOR- Gatter 6 das Potential mit niedrigem Pegel an einem Eingangsanschluß empfängt, um ein Potential mit hohem Pegel auszugeben.
Wenn das Potential des Knotens N3 auf niedrigem Pegel fixiert ist, fährt das NOR-Gatter 6 damit fort, ein Potential mit hohem Pegel auszugeben, bis das Potential des Knotens N1 auf hohem Pegel liegt. Entsprechend wird das Potential des Knotens N2 (Fig. 3(c)) auf hohem Pegel gehalten, das das Anfangspotential darstellt, bis das Ausgangssignal (Fig. 3(b)) des entsprechenden Aktivierungsschaltkreises auf einen hohen Pegel geändert wird. Daher wird das Ausgangspotential des Inverters 11 nach dem Anstieg der Versorgungsspannung Vcc auf niedrigem Pegel gehalten, bis das Potential des Knotens N1 auf hohem Pegel ist, wie in Fig. 3(e) gezeigt ist.
Wenn das Potential des Knotens N1 zum Zeitpunkt t2 auf einen hohen Pegel geändert wird, wie in Fig. 3(b) gezeigt ist, gibt das NOR- Gatter 6 unabhängig vom Potentialpegel des Knotens N3 ein Signal mit niedrigem Pegel aus. Daher fällt das Potential des Knotens N2 als Reaktion auf den Anstieg des Potentials am Knoten N1 auf niedrigen Pegel ab, wie in Fig. 3(c) dargestellt ist.
Wenn das Potential des Knotens N2 auf niedrigen Pegel gebracht wird, liegen die an das UND-Gatter 7 angelegten drei Signale auf niedrigem Pegel, so daß das UND-Gatter 7 ein Signal mit hohem Pegel ausgibt. Wie in Fig. 3(d) gezeigt ist, steigt das Potential des Knotens N3 daher in Abhängigkeit vom Abfall des Potentials am Knoten N2 auf den hohen Pegel an.
Wenn das Potential des Knotens N3 auf hohen Pegel gebracht wird, gibt das NOR-Gatter 6 unabhängig vom Potentialpegel des Knotens N1 ein Potential mit niedrigem Pegel aus. Entsprechend gibt das NOR- Gatter 6 zu einem beliebigen Zeitpunkt t3, nachdem das Potential des Knotens N1 auf einen niedrigen Pegel zurückgekehrt ist, wie in Fig. 3(b) dargestellt ist, weiter ein Potential mit niedrigem Pegel aus. Wie in Fig. 3(c) gezeigt ist, ist das Potential des Knotens N2 genauer gesagt auf niedrigem Pegel fixiert, nachdem das Potential des Knotens N1 ansteigt.
Wie in Fig. 3(e) gezeigt, ist das Ausgangspotential des Inverters 11 daher auf hohem Pegel fest, wenn das Potential einmal angestiegen ist.
Das Potential des Knotens N1 liegt nur während derjenigen Zeitspanne auf hohem Pegel, in der ein entsprechender der Aktivierungsschaltkreise in Abhängigkeit vom bestimmten Zeilenadreßsignal vom Zeilenadreßpuffer oder vom bestimmten Spaltenadreßsignal vom Spaltenadreßpuffer 40 ein Signal mit hohem Pegel ausgibt.
Genauer gesagt gibt in einem Fall, in dem eine der Speicherzellenzeilen in einem der Speicherzellenfelder 31 -1 bis 31-n defekt ist, ein entsprechender der Ersatzzeilendekoder- Aktivierungsschaltkreise 21 -1 bis 21-n ein Signal (SRE1-SREn) mit hohem Pegel nur als Reaktion auf ein Zeilenadreßsignal, das die defekte Speicherzellenzeile angibt, aus, um einen entsprechenden der Ersatzzeilendekoder 24 -1 bis 24-n für eine bestimmte Zeitspanne zu aktivieren, so daß ein entsprechendes der Ersatzspeicherzellenfelder 33 -1 bis 33-n anstelle der defekten Speicherzellenzeile benutzt wird.
In gleicher Weise gibt in einem Fall, in dem eine der Speicherzellenspalten in einem der Speicherzellenfelder 31 -1 bis 31- n defekt ist, ein entsprechender der Ersatzspaltendekoder- Aktivierungsschaltkreise 44 -1 bis 44-n ein Signal (SCE1-SCEn) mit hohem Pegel nur als Reaktion auf ein Spaltenadreßsignal, das die defekte Speicherzellenspalte angibt, aus, um einen entsprechenden der Ersatzspaltendekoder 41 -1 bis 41-n für eine bestimmte Zeitspanne zu aktivieren, so daß ein entsprechendes der Ersatzspeicherzellenfelder 32 -1 bis 32-n anstelle der defekten Speicherzellenspalte benutzt wird.
Damit wird jeder der Aktivierungsschaltkreise 21 -1 bis 21-n, 44 -1 bis 44-n in Abhängigkeit von einem bestimmten externen Adreßsignal nur in einem Fall auf hohen Pegel gebracht, wenn ein entsprechendes der Ersatzspeicherzellenfelder 32 -1 bis 32-n, 33 -1 bis 33-n benutzt wird, d. h. in einem Fall, wenn eine der darin enthaltenen Schmelzsicherungen im Herstellungsprozeß unterbrochen worden ist. Wenn externe Adreßsignale, die alle normale Speicherzellenzeilen und normale Speicherzellenspalten angeben, nacheinander der Halbleiterspeichereinrichtung nach dem Anlegen der Versorgungsspannung und vor dem Ausführen eines normalen Schreibens und Lesens von Daten zugeführt werden, wird das Ausgangspotential von einem der Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44-n oder der Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n, der entsprechend einem im normalen Schreiben und Lesen zu benutzenden Ersatzspeicherzellenfeld gebildet ist, mindestens einmal auf hohen Pegel gebracht.
Zum Zeitpunkt, wenn alle externen Adreßsignale zugeführt worden sind, ist daher nur das Ausgangspotential des Informationserfassungs-Halteschaltkreises 8 im Redundanzerfassungsschaltkreis auf hohem Pegel fixiert, der ein Ausgangssignal von einem der Ersatzzeilendekoder- Aktivierungsschaltkreise (einem von 21 -1 bis 21-n), der entsprechend dem zu benutzenden Ersatzspeicherzellenfeld (einem von 31 -1 bis 31-n) gebildet ist, und dem Ersatzzeilendekoder (einem von 24 -1 bis 24-n) der Redundanzerfassungsschaltkreise 22a-1 bis 22a-n empfängt.
Der Erfassungsinformations-Ausgabeschaltkreis 10 weist eine Reihenschaltung aus einem N-Kanal MOS-Transistor 5, der das Ausgangssignal des entsprechenden Informationserfassungs- Halteschaltkreises 8 an seinem Gate empfängt, und einen N-Kanal MOS- Transistor 3, der als Diode geschaltet ist, und einen parallel dazu geschalteten N-Kanal MOS-Transistor 2 auf. Sowohl die Reihenschaltung als auch der Transistor 2 sind zwischen Masse und einem der externen Anschlüsse 23 von Fig. 1 gebildet. Das Gate des Transistors 2 liegt auf Masse.
Wie im herkömmlichen Fall ist der externe Anschluß 23, der mit dem Redundanzerfassungsschaltkreis verbunden ist, ursprünglich zum Übertragen eines Signals zwischen anderen Schaltkreisabschnitten und der Umgebung gebildet, und es wird eine negative Spannung mit einem vorbestimmten Absolutwert extern an diesen angelegt, wenn geprüft werden soll, ob die Redundanzschaltkreise benutzt werden oder nicht.
Unter Bezugnahme auf die Fig. 4 wird nun der Betrieb des Erfassungsinformations-Ausgabeschaltkreises 10 in einem Fall beschrieben, wenn eine negative Spannung an den externen Anschluß 23 angelegt wird, dessen Absolutwert VF allmählich ansteigt. Fig. 4 ist ein Graph, der die Beziehung zwischen der Stärke IF des Stromflusses in der Verdrahtung A von Fig. 2 und dem Absolutwert VF der negativen Spannung, die an den in Fig. 2 dargestellten externen Anschluß angelegt wird, angibt.
Zuerst wird der Betrieb des Erfassungsinformations- Ausgabeschaltkreises 10 in einem Fall beschrieben, wenn das Ausgangspotential des Informationserfassungs-Halteschaltkreises 8 auf niedrigem Pegel liegt.
Wenn an den externen Anschluß 23 eine negative Spannung angelegt wird, deren Absolutwert VF allmählich ansteigt, befinden sich alle Transistoren 2, 3 und 5 in einem gesperrten Zustand, so daß in der Verdrahtung A kein Strom fließt, bis der Absolutwert VF die jeweiligen Schwellenspannungen Vth der Transistoren 2, 3 und 5 erreicht.
Wenn der Absolutwert VF jedoch die Schwellenspannung Vth erreicht hat, wird Transistor 2 leitend, so daß der Stromfluß von der Masse GND über den Transistor 2 zum externen Anschluß 23 anschließend mit konstanter Rate ansteigt, wenn sich der Absolutwert VF weiter erhöht, wie durch die durchgezogene Linie 1 in Fig. 4 dargestellt ist.
Wenn der Absolutwert VF die Summe der Schwellenspannungen der Transistoren 3 und 5 erreicht, d. h. 2*Vth, schalten auch die Transistoren 3 und 5 durch, so daß anschließend in der Verdrahtung A ein Strom mit einer Stärke entsprechend der Summe des Stromflusses zwischen Source und Drain von Transistor 2 und des Stromflusses in der Reihenschaltung der Transistoren 3 und 5 in Richtung von der Masse GND zum externen Anschluß 23 fließt. Daher steigt im Bereich, in dem der Absolutwert VF gleich oder höher als die oben angeführte Summe 2*Vth der Schwellenspannungen ist, der Stromfluß in der Verdrahtung A mit einer Rate an, die größer als zuvor ist, wenn der Absolutwert VF angehoben wird, wie durch die durchgezogene Linie 1 in Fig. 4 dargestellt ist.
Nun wird der Betrieb des Erfassungsinformations-Ausgabeschaltkreises 10 für den Fall beschrieben, daß das Ausgangspotential des Informationserfassungs-Halteschaltkreises 8 auf hohem Pegel liegt. In diesem Fall ist der Transistor 5 unabhängig vom Potential des externen Anschlusses 23 leitend. Wenn eine negative Spannung an den externen Anschluß 23 angelegt wird, deren Absolutwert VF allmählich ansteigt, befinden sich entsprechend die Transistoren 2 und 3 beide in einem gesperrten Zustand, so daß kein Strom in der Verdrahtung A fließt, bis der Absolutwert VF die jeweiligen Schwellenspannungen Vth der Transistoren 2 und 3 erreicht.
Wenn der Absolutwert VF jedoch die Schwellenspannung Vth erreicht, werden die Transistoren 2 und 3 beide leitend, so daß ein Strom mit einer Stärke entsprechend der Summe des Stroms zwischen Source und Drain des Transistors 2 und dem Strom in der Reihenschaltung der Transistoren 3 und 5 beginnt, in der Verdrahtung von der Masse GND zum externen Anschluß 23 zu fließen. Dieser Strom steigt anschließend mit konstanter Rate an, wenn der Absolutwert VF vergrößert wird, wie durch die durchgezogene Linie 2 in Fig. 4 dargestellt ist.
Damit ist der Stromfluß in der Verdrahtung A im Bereich, in dem der Absolutwert VF der an den externen Anschluß 23 angelegten Spannung gleich oder niedriger als die Summe (2*Vth) der Schwellenspannungen von zwei MOS-Transistoren ist, nur vom Transistor 2 zugeführt, wenn das Ausgangspotential des Informationserfassungs-Halteschaltkreises 8 auf niedrigem Pegel liegt, und er wird nicht nur vom Transistor 2, sondern auch von der Reihenschaltung 3 und 5 zugeführt, wenn das Ausgangspotential des Informationserfassungs-Halteschaltkreises 8 auf hohem Pegel ist.
Wenn eine negative Spannung mit einem vorbestimmten Absolutwert Vin gleich oder größer als die Summe (2*Vth) der Schwellenspannung des Transistors 3 und der Schwellenspannung des Transistors 5 an den externen Anschluß 23 angelegt wird, unterscheidet sich entsprechend die Stärke des Stromflusses zum externen Anschluß 23, wenn das Ausgangspotential des entsprechenden Informationserfassungs- Halteschaltkreises 8 auf hohem Pegel (I1) liegt, von dem Fall, wenn es auf niedrigem Pegel (I0) ist.
Wenn das Ausgangspotential des Informationserfassungs- Halteschaltkreises 8 im jeweiligen der Redundanzerfassungsschaltkreise 22a-1 bis 22a-n, 22b-1 bis 22b-n auf niedrigem Pegel liegt und eine negative Spannung mit einem Absolutwert Vin an den externen Anschluß 23 angelegt wird, der mit dem Redundanzerfassungsschaltkreis verbunden ist, und die Stärke I0 des Stromflusses zum externen Anschluß 23 als Referenzwert benutzt wird, ist es möglich, zu ermitteln, ob die Ersatzspeicherzellenfelder 32 -1 bis 32-n, 33 -1 bis 33-n verwendet werden.
Genauer gesagt werden externe Adreßsignale, die alle Speicherzellenzeilen und alle Speicherzellenspalten angeben, nacheinander der Halbleiterspeichereinrichtung zugeführt, und dann wird der Stromfluß in den jeweiligen externen Anschlüssen 23 mit einem Tester oder einem ähnlichen Gerät gemessen, wobei eine negative Spannung mit einem Absolutwert Vin den externen Anschlüssen 23 zugeführt, die jeweils mit den Redundanzerfassungsschaltkreisen 22a-1 bis 22a-n, 22b-1 bis 22b-n verbunden sind, und der gemessene mit dem Referenzwert verglichen wird. Wenn der an einem bestimmten externen Anschluß 23 gemessene Wert größer als der Referenzwert I₀ ist, wird das Ausgangspotential des Informationserfassungs- Halteschaltkreises 8 im Redundanzerfassungsschaltkreis, der mit diesem externen Anschluß verbunden ist, als auf hohem Pegel befindlich angesehen, so daß es möglich ist, zu bestimmen, daß das Ersatzspeicherzellenfeld entsprechend dem Redundanzerfassungsschaltkreis benutzt wird. Wenn der gemessene Wert umgekehrt gleich dem Referenzwert I0 ist, wird das Ausgangspotential des Informationserfassungs-Halteschaltkreises 8 als auf niedrigem Pegel befindlich betrachtet, so daß es möglich ist, zu bestimmen, daß das Ersatzspeicherzellenfeld entsprechend dem Redundanzerfassungsschaltkreis nicht benutzt wird.
Um diesen Referenzwert zu erhalten, wird dieselbe negative Spannung wie diejenige, die dem jeweiligen externen Anschluß 23 zum Prüfen, ob der Redundanzschaltkreis benutzt wird oder nicht, zugeführt wird, an den jeweiligen externen Anschluß 23 angelegt, und der Stromfluß im externen Anschluß 23 wird mit einem Tester oder einem ähnlichen Gerät zu dem Zeitpunkt (t1 in Fig. 3) gemessen, wenn kein externes Adreßsignal an die Halbleiterspeichereinrichtung angelegt ist.
Zum Zeitpunkt t1 in Fig. 3 ist das Ausgangspotential des Informationserfassungs-Halteschaltkreises 8 im jeweiligen der Redundanzerfassungsschaltkreise 22a-1 bis 22a-n, 22b-1 bis 22b-n auf niedrigem Pegel fixiert, so daß der Wert von I0 in Fig. 4 vom jeweiligen externen Anschluß 23 durch Ausführen einer solchen Messung erhalten wird.
Wie oben beschrieben worden ist, wird entsprechend dieser Ausführungsform auf der Basis der Ausgangssignale der Ersatzzeilendekoder-Aktivierungsschaltkreise und der Ersatzspaltendekoder-Aktivierungsschaltkreise, die nur in Fällen auf einen vorbestimmten Logikpegel (den hohen Pegel) gebracht werden, wenn die Redundanzschaltkreise verwendet werden, ermittelt, ob die Redundanzschaltkreise benutzt werden oder nicht. Damit ist es unnötig, im Herstellungsprozeß für die Halbleiterspeichereinrichtung den Schritt des selektiven Unterbrechens von Schmelzsicherungen in den Redudanzerfassungsschaltkreisen in Abhängigkeit davon zu bilden, ob die Redundanzschaltkreise benutzt werden oder nicht, wie das herkömmlicherweise der Fall ist.
Darüber hinaus werden die Ausgangssignale der Ersatzzeilendekoder- Aktivierungsschaltkreise und der Ersatzspaltendekoder- Aktivierungsschaltkreise nicht auf den vorbestimmten Logikpegel gebracht, bis ein bestimmtes Zeilenadreßsignal und ein bestimmtes Spaltenadreßsignal extern zugeführt werden. Wenn eine Zeitspanne, in der der Halbleiterspeichereinrichtung kein externes Adreßsignal zugeführt wird, benutzt wird, ist es daher möglich, einen Referenzwert am jeweiligen externen Terminal 23, der mit den Redundanzerfassungsschaltkreisen 22a-1 bis 22a-n, 22b-1 bis 22b-n zur Bestimmung, ob das Ersatzspeicherzellenfeld verwendet wird oder nicht, verbunden ist, zu messen, um zu bestimmen, ob jedes der Ersatzspeicherzellenfelder 32 -1 bis 32-n, 33 -1 bis 33-n benutzt wird oder nicht. Entsprechend ist es im Gegensatz zum herkömmlichen Fall möglich, einen Referenzwert zur Bestimmung, ob ein Redundanzschaltkreis benutzt wird oder nicht, korrekt zu messen, so daß es auch korrekter als im herkömmlichen Fall möglich ist, zu ermitteln, ob der Redundanzschaltkreis benutzt wird oder nicht.
In der oben angeführten Ausführungsform ist ein Redundanzerfassungsschaltkreis für jeden Ersatzzeilendekoder- Aktivierungsschaltkreis und jeden Ersatzspaltendekoder- Aktivierungsschaltkreis gebildet, um individuell feststellen zu können, ob das jeweilige Speicherzellenfeld benutzt wird oder nicht, und jeder Redundanzerfassungsschaltkreis ist mit einem externen Anschluß verbunden, der von den externen Anschlüssen verschieden ist, mit denen die anderen Redundanzerfassungsschaltkreise verbunden sind. Wie in Fig. 1 gezeigt ist, kann jedoch in einem Fall, bei dem nur geprüft werden soll, welche Art von Ersatzspeicherzellenfeld der zwei Arten von Speicherzellenfeldern (32 -1 bis 32-n und 33 -1 bis 33-n), die entsprechend den jeweiligen normalen Speicherzellenfeldern 31 -1 bis 31-n gebildet sind, benutzt wird, ein Redundanzerfassungsschaltkreis entsprechend allen Ersatzzeilendekoder-Aktivierungsschaltkreisen 21 -1 bis 21-n und ein Redundanzerfassungsschaltkreis entsprechend allen Ersatzspaltendekoder-Aktivierungsschaltkreisen 44 -1 bis 44-n gebildet sein.
Fig. 5 zeigt ein schematisches Blockdiagramm der Gesamtkonfiguration einer Halbleiterspeichereinrichtung für einen solchen Fall. Fig. 5 stellt eine weitere Ausführungsform der vorliegenden Erfindung dar.
Fig. 6 zeigt ein schematisches Diagramm der Strukturen der Redundanzerfassungsschaltkreise 22c und 22d von Fig. 5.
Wie in Fig. 6 gezeigt ist, weist der Redundanzerfassungsschaltkreis 22c einen Informationserfassungs-Halteschaltkreis 8, der Halteschaltkreisblöcke 80 jeweils entsprechend den Ersatzzeilendekoder-Aktivierungsschaltkreisen 21 -1 bis 21-n besitzt, ein NOR-Gatter 50, das Ausgangssignale aller Halteschaltkreisblöcke 80 empfängt, einen Inverter 51, der das Ausgangssignal des NOR- Gatters 50 empfängt, und einen Erfassungsinformations- Ausgabeschaltkreis 10 auf.
In gleicher Weise weist der Redundanzerfassungsschaltkreis 22d einen Informationserfassungs-Halteschaltkreis 8, der Halteschaltkreisblöcke 80 jeweils entsprechend den Ersatzspaltendekoder-Aktivierungsschaltkreisen 44 -1 bis 44-n besitzt, ein NOR-Gatter 50, das Ausgangssignale aller Halteschaltkreisblöcke 80 empfängt, einen Inverter 51, der das Ausgangssignal des NOR-Gatters 50 empfängt, und einen Erfassungsinformations-Ausgabeschaltkreis 10 auf.
Jeder der Halteschaltkreisblöcke 80 besitzt dieselbe Struktur wie der in Fig. 2 gezeigte Informationserfassungs-Halteschaltkreis 8. Zum Zeitpunkt, wenn alle externen Adreßsignale nacheinander an die Halbleiterspeichereinrichtung angelegt worden sind, ist entsprechend nur das Ausgangspotential desjenigen Halteschaltkreisblocks 80 auf hohem Pegel fixiert, der entsprechend einem der Ersatzzeilendekoder- Aktivierungsschaltkreise (einem von 21 -1 bis 21-n) oder einem der Ersatzspaltendekoder-Aktivierungsschaltkreise (einem von 44 -1 bis 44-n) entsprechend dem zu benutzenden Ersatzspeicherzellenfeld gebildet ist.
In jedem der Redundanzerfassungsschaltkreise 22c, 22d gibt das NOR- Gatter 50 ein Potential mit niedrigem Pegel aus, wenn das Ausgangspotential von mindestens einem der Halteschaltkreisblöcke 80 auf hohem Pegel liegt. Daher legt der Ausgang des Inverters 51 ein Potential mit hohem Pegel an den Erfassungsinformations- Ausgabeschaltkreis 10 an, wenn das Ausgangspotential von mindestens einem der Halteschaltkreisblöcke 80 auf hohem Pegel ist.
Jeder Erfassungsinformations-Ausgabeschaltkreis 10 besitzt nach dieser Ausführungsform dieselbe Struktur wie der in Fig. 2 gezeigte Erfassungsinformations-Ausgabeschaltkreis 10.
Wenn die Zuführung aller externen Adreßsignale an diese Halbleiterspeichereinrichtung abgeschlossen ist, zeigt nur der Erfassungsinformations-Ausgabeschaltkreis 10 in einem der Redundanzerfassungsschaltkreise (einem von 22c und 22d), der entsprechend dem benutzten Ersatzspeicherzellenfeld der zwei Arten von Ersatzspeicherzellenfeldern (32 -1 bis 32-n und 33 -1 bis 33-n) gebildet ist, die durch die durchgezogene Linie 2 in Fig. 4 dargestellte Kennlinie. Wenn bei der in Fig. 5 gezeigten Struktur der Strom an den externen Anschlüssen 23 in gleicher Weise wie bei der vorherigen Ausführungsform gemessen wird, mit dem die Redundanzerfassungsschaltkreise 22c bzw. 22d verbunden sind, ist es entsprechend möglich, zu bestimmen, welches der zwei Typen von Ersatzspeicherzellenfeldern benutzt wird.
Wenn nur die Information erforderlich ist, ob eines der Ersatzspeicherzellenfelder 32 -1 bis 32-n, 33 -1 bis 33-n benutzt wird oder nicht, kann ferner auch nur ein Redundanzerfassungsschaltkreis gemeinsam für alle Ersatzzeilendekoder-Aktivierungsschaltkreise 21 -1 bis 21-n und alle Ersatzspaltendekoder-Aktivierungsschaltkreise 44 -1 bis 44-n gebildet sein. Fig. 7 zeigt ein schematisches Blockdiagramm der Gesamtkonfiguration einer Halbleiterspeichereinrichtung in einem solchen Fall. Fig. 7 stellt eine weitere Ausführungsform der vorliegenden Erfindung dar.
Fig. 8 zeigt ein schematisches Diagramm einer Struktur des Redundanzerfassungsschaltkreises 22e von Fig. 7. Wie in Fig. 8 gezeigt ist, weist der Redundanzerfassungsschaltkreis 22e einen Informationserfassungs-Halteschaltkreis 8, der Halteschaltkreisblöcke 80 besitzt, die entsprechend den jeweiligen Ersatzzeilendekoder-Aktivierungsschaltkreisen 21 -1 bis 21-n und den jeweiligen Ersatzspaltendekoder-Aktivierungsschaltkreisen 44 -1 bis 44-n gebildet sind, ein NOR-Gatter 60, das die Ausgangssignale aller Halteschaltkreisblöcke empfängt, einen Inverter 61, der das Ausgangssignal des NOR-Gatters 60 invertiert, und einen Erfassungsinformations-Ausgabeschaltkreis 10 auf.
Jeder der Halteschaltkreisblöcke 80 besitzt dieselbe Struktur wie der in Fig. 2 gezeigte Inform 07369 00070 552 001000280000000200012000285910725800040 0002004226070 00004 07250ationserfassungs-Halteschaltkreis 8. Zum Zeitpunkt, wenn alle externen Adreßsignale an die Halbleiterspeichereinrichtung angelegt worden sind, ist entsprechend nur das Ausgangspotential desjenigen Inverters 61 durch das Ausgangspotential des Halteschaltkreisblocks 80 auf hohem Pegel fixiert, der entsprechend einem benutzten Ersatzspeicherzellenfeld gebildet ist. Die Kennlinie des Erfassungsinformations- Ausgabeschaltkreises 10 ist nur dann auf diejenige eingestellt, die durch die durchgezogene Linie 2 in Fig. 4 dargestellt ist, wenn ein Ersatzspeicherzellenfeld benutzt wird.
Mit der in Fig. 7 gezeigten Struktur ist es möglich, zu bestimmen, ob eines der Ersatzspeicherzellenfelder in der Halbleiterspeichereinrichtung benutzt wird oder nicht, indem man in derselben Weise wie bei den oben angeführten zwei Ausführungsformen den Stromfluß am externen Anschluß 23 erfaßt, der mit dem Redundanzerfassungsschaltkreis 22e verbunden ist.
In allen oben angeführten Ausführungsformen ist der Erfassungsinformations-Ausgabeschaltkreis in einem Redundanzerfassungsschaltkreis so konstruiert, daß sich die Stärke des Stromflusses in einem externen und damit verbundenen Anschluß unterscheidet, je nachdem, ob ein Redundanzschaltkreis benutzt wird oder nicht. Die Struktur des Erfassungsinformations- Ausgabeschaltkreises ist jedoch nicht auf eine solche Struktur beschränkt.
Fig. 9 zeigt ein schematisches Diagramm eines Erfassungsinformations-Ausgabeschaltkreises, der so konstruiert ist, daß sich der an einem externen Anschluß erscheinende Potentialpegel unterscheidet, je nachdem, ob ein Redundanzschaltkreis benutzt wird oder nicht. Fig. 9 stellt eine weitere Ausführungsform der Erfindung dar.
Wie in Fig. 9 gezeigt ist, weist ein Erfassungsinformations- Ausgabeschaltkreis 70 ein 2-Eingangs-NAND-Gatter 72, das das Ausgangssignal eines (nicht dargestellten) Informationserfassungs- Halteschaltkreises und ein vorbestimmtes Taktsignal Φ empfängt, einen Inverter 71, der das Ausgangssignal des entsprechenden Informationserfassungs-Halteschaltkreises invertiert, ein 2- Eingangs-NAND-Gatter 73, das das Ausgangssignal des Inverters 71 und das oben angeführte vorbestimmte Taktsignal Φ als Eingangssignale empfängt, Inverter 74 und 75, die die Ausgangssignale der NAND- Gatter 72 bzw. 73 invertieren, und N-Kanal MOS-Transistoren 76 und 77, die die Ausgangssignale der Inverter 74 bzw. 75 an ihren Gates empfangen, auf.
Die Transistoren 76 und 77 sind zwischen der Versorgungsspannung Vcc und Masse GND in Reihe geschaltet, und der Verbindungspunkt der Transistoren 76 und 77 ist mit einem vorbestimmten externen Anschluß 23 verbunden.
Das Taktsignal Φ stellt ein Steuersignal dar, das nur dann auf hohen Pegel gebracht wird, wenn geprüft wird, ob ein Redundanzschaltkreis benutzt wird oder nicht. Sonst ist es auf niedrigem Pegel. Das Taktsignal Φ kann direkt von außen zugeführt oder in der Halbleiterspeichereinrichtung erzeugt werden.
Wenn das Taktsignal Φ auf hohem Pegel liegt, werden die Ausgangspotentiale der NAND-Gatter 72 und 73 auf niedrigen bzw. hohen Pegel gebracht, wenn sich das Ausgangspotential des entsprechenden Informationserfassungs-Halteschaltkreises auf hohem Pegel befindet, und sie werden auf hohen bzw. niedrigen Pegel gebracht, wenn das Ausgangspotential des entsprechenden Informationserfassungs-Halteschaltkreises auf niedrigem Pegel liegt.
Wenn eines der Ersatzspeicherzellenfelder entsprechend dem Redundanzerfassungsschaltkreis benutzt wird, der den Erfassungsinformations-Ausgabeschaltkreis 70 enthält, empfängt der Transistor 76 entsprechend ein Potential mit hohem Pegel vom Inverter 74 und wird in einen durchgeschalteten Zustand gebracht, so daß das Versorgungspotential Vcc am externen Anschluß 23 erscheint. Wenn jedoch keines der Ersatzspeicherzellenfelder entsprechend dem Redundanzerfassungsschaltkreis benutzt wird, empfängt der Transistor 77 ein Potential mit hohem Pegel vom Inverter 75 und wird in einen durchgeschalteten Zustand gebracht, so daß das Massepotential GND am externen Anschluß 23 erscheint.
Wenn dieser Erfassungsinformations-Ausgabeschaltkreis 70 anstelle des in den Fig. 2, 6 und 8 gezeigten Erfassungsinformations- Ausgabeschaltkreises 10 verwendet wird, ist es genauer gesagt möglich, zu ermitteln, ob ein Ersatzspeicherzellenfeld entsprechend einem Redundanzerfassungsschaltkreis, der mit einem externen Anschluß 23 verbunden ist, benutzt wird oder nicht, indem man das Potential des externen Anschlusses mit einem auf hohem Pegel liegenden Taktsignal Φ erfaßt, nachdem externe Adreßsignale an die Halbleiterspeichereinrichtung angelegt worden sind, die alle normalen Speicherzellenzeilen und alle normalen Speicherzellenspalten angeben.
Innerhalb einer Zeitspanne, in der das Taktsignal Φ auf niedrigem Pegel ist, sind die Ausgangspotentiale der NAND-Gatter 72 und 73 unabhängig vom Ausgangspotential des entsprechenden Informationserfassungs-Halteschaltkreises beide auf hohem Pegel fixiert. Entsprechend sind die Ausgangspotentiale der Inverter 74 und 75 beide auf niedrigem Pegel fest, und als Ergebnis werden die Transistoren 76 und 77 beide in einen gesperrten Zustand gebracht. Genauer gesagt wird während der Zeit, in der das Taktsignal Φ auf niedrigem Pegel liegt, der externe Anschluß 23 elektrisch vom entsprechenden Redundanzerfassungsschaltkreis getrennt.
In Übereinstimmung mit dieser Ausführungsform unterscheidet sich damit das Potential, das an einem vorbestimmten externen Anschluß erscheint, je nachdem, ob ein Redundanzschaltkreis benutzt wird oder nicht, so daß es unnötig ist, einen Referenzwert wie im Fall der vorherigen Ausführungsformen zu messen.
Ferner ist es auch unnötig, die gesamte Halbleiterspeichereinrichtung durch Zuführen eines externen Signals in einen besonderen Modus zu versetzen, das z. B. einen anderen Pegel oder Änderungszeitpunkt als im normalen Fall aufweist, um zu prüfen, ob ein Redundanzschaltkreis benutzt wird oder nicht. Damit ist es möglich, einen solchen Test auf einfache Weise auszuführen.
Ferner ist die vorliegende Erfindung auch auf eine Halbleiterspeichereinrichtung anwendbar, die nur einen Typ eines Ersatzspeicherzellenfeldes aufweist, d. h. eine Halbleiterspeichereinrichtung mit nur einem Ersatzzeilendekoder- Aktivierungsschaltkreis oder einem Ersatzspaltendekoder- Aktivierungsschaltkreis.
Die vorliegende Erfindung ist besonders dann effektiv, wenn sie z. B. auf ein DRAM (dynamischer Direktzugriffsspeicher) angewandt wird.

Claims (24)

1. Halbleiterspeichereinrichtung mit
einem normalen Speicherzellenfeld (31 -1 bis 31-n) mit einer Mehr­ zahl von normalen Speicherzellen (MC),
einem Ersatzspeicherzellenfeld (32 -1 bis 32-n, 33 -1 bis 33-n) mit Ersatzspeicherzellen (SMC), die jeweils eine der Mehrzahl normaler Speicherzellen (MC) ersetzen können,
einer normalen Auswahleinrichtung (25 -1 bis 25-n, 42 -1 bis 42-n) zum Auswählen von einer der Mehrzahl normaler Speicherzellen (MC) zum Schreiben und Lesen von Daten,
einer Ersatzauswahleinrichtung (24 -1 bis 24-n, 41 -1 bis 41-n) zum Auswählen von einer der Ersatzspeicherzellen (SMC) anstelle von einer der Mehrzahl normaler Speicherzellen (MC),
einer Steuersignal-Ausgabeeinrichtung (21 -1 bis 21-n, 44 -1 bis 44-n) zum Ausgeben eines Steuersignals, das die Ersatzauswahlein­ richtung (24 -1 bis 24-n, 41 -1 bis 41-n) aktiviert und die normale Auswahleinrichtung (25 -1 bis 25-n, 42 -1 bis 42-n) deaktiviert, um das Ersatzspeicherzellenfeld (32 -1 bis 32-n, 33 -1 bis 33-n) zu benutzen, und
einem Redundanzerfassungsschaltkreis (22a-1 bis 22a-n, 22b-1 bis 22b-n, 22c, 22d, 22e),
dadurch gekennzeichnet, daß der Redundanzerfassungsschaltkreis ein elektrisches Signall mit einem vorbestimmten Logikpegel hält und an einen vorbestimmten externen Anschluß (23) in Abhängigkeit vom Steuersignal (SRE1-SREn, SCE1-SCEn) ausgibt.
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Redundanzerfassungsschaltkreis (22a-1 bis 22a-n, 22b-1 bis 22b-n, 22c, 22d, 22e)
eine Halteeinrichtung (8, 80), die vom Steuersignal (SRE1-SREn, SCE1-SCEn) abhängig ist, zum Halten eines Signals auf dem vorbe­ stimmten Logikpegel, und
eine Ausgabeeinrichtung (10, 70), die vom Signal auf dem vorbe­ stimmten Logikpegel abhängig ist, das von der Halteeinrichtung (8, 80) gehalten wird, zum Ausgeben des vorbestimmten elektri­ schen Signals an den vorbestimmten externen Anschluß (23) auf­ weist.
3. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (10, 70) eine Stromerzeugungseinrichtung (2), die vom Anlegen eines vorbestimmten Potentials an den vorbestimmten externen Anschluß (23) abhängig ist, zum Erzeugen eines Stroms, der zwischen dem vorbestimmten externen Anschluß (23) und der Ausgabeeinrichtung (10) fließt, und
eine Stromvergrößerungseinrichtung (3, 5), die vom Signal auf dem vorbestimmten Logikpegel abhängig ist, das von der Halteeinrichtung (8) gehalten wird, zum Vergrößern des Stroms aufweist.
4. Halbleiterspeichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Stromerzeugungseinrichtung (2) eine erste Einrichtung (2) aufweist, die vom Anlegen des vorbestimmten Potentials an den vorbestimmten externen Anschluß (23) abhängig ist, zum Bilden eines ersten elektrischen Pfads zwischen dem vorbestimmten externen Anschluß (23) und einer vorbestimmten Potentialquelle (GND), und daß die Stromvergrößerungseinrichtung (3, 5) eine zweite Einrichtung (3, 5) aufweist, die vom Signal auf dem vorbestimmten Logikpegel, das in der Halteeinrichtung (8) gehalten wird, und dem Anlegen des vorbestimmten Potentials an den vorbestimmten externen Anschluß (23) abhängig ist, zum Bilden eines zweiten elektrischen Pfads zwischen dem vorbestimmten externen Anschluß (23) und der vorbestimmten Potentialquelle (GND).
5. Halbleiterspeichereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Einrichtung (2) ein erstes Feldeffekt-Halbleiterelement (2) aufweist, mit einem ersten Lei­ tungsanschluß, der mit dem vorbestimmten externen Anschluß (23) verbunden ist, einem zweiten Leitungsanschluß, der mit der vor­ bestimmten Potentialquelle (GND) verbunden ist, und einem Steuer­ anschluß, der mit der vorbestimmten Potentialquelle (GND) verbunden ist.
6. Halbleiterspeichereinrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die zweite Einrichtung (3, 5) ein zweites Feldeffekt-Halbleiterelement (3) mit einem ersten Leitungsanschluß, der mit dem vorbestimmten externen Anschluß (23) verbunden ist, einem zweiten Leitungsanschluß und einem Steueranschluß, der mit dem zweiten Leitungsanschluß verbunden ist, und
ein drittes Feldeffekt-Halbleiterelement (5) mit einem ersten Leitungsanschluß, der mit dem zweiten Leitungsanschluß des zwei­ ten Feldeffekt-Halbleiterelements (3) verbunden ist, einem zwei­ ten Leitungsanschluß, der mit der vorbestimmten Potentialquelle (GND) verbunden ist, und einem Steueranschluß zum Empfangen des Signals, das in der Halteeinrichtung (8) gehalten wird, aufweist.
7. Halbleiterspeichereinrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Polarität des vorbestimmten Potentials negativ, das Potential der vorbestimmten Potentialquelle (GND) ein Massepotential (0V) und die Polarität des ersten Feldeffekt-Halbleiterelements (2) vom N-Typ ist.
8. Halbleiterspeichereinrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Polarität des vorbestimmten Potentials negativ, das Potential der vorbestimmten Potentialquelle (GND) ein Massepotential (0V), der vorbestimmte Logikpegel ein hoher Pegel und die Polarität des zweiten und dritten Feldeffekt-Halbleiterelements (3, 5) vom N-Typ ist.
9. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (10, 70) eine Anlegepotential-Umschalteinrichtung (70) aufweist, zum Anlegen eines ersten Logikpegels an den vorbestimmten externen Anschluß (23), wenn das in der Halteeinrichtung (8) gehaltene Signal ein Signal auf dem vorbestimmten Logikpegel ist, und zum Anlegen eines Potentials auf einem zweiten Logikpegel an den vorbestimmten externen Anschluß (23), wenn das gehaltene Signal ein Signal auf einem anderen Pegel ist.
10. Halbleiterspeichereinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Anlegepotential-Umschalteinrichtung (70) eine erste Schalteinrichtung (76), die zwischen ein Potential auf dem ersten Logikpegel und den vorbestimmten externen Anschluß (23) geschaltet ist, eine zweite Schalteinrichtung (77), die zwischen ein Potential auf dem zweiten Logikpegel und den vorbestimmten externen Anschluß (23) geschaltet ist, und eine Steuereinrichtung (71-73) aufweist, die vom Signal abhängig ist, das in der Halteeinrichtung (8) gehalten wird, zum Steuern der ersten und zweiten Schalteinrichtung.
11. Halbleiterspeichereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Steuereinrichtung (71-73) vom Signal auf dem vorbestimmten Logikpegel abhängig ist, das in der Halteeinrichtung (8) gehalten wird, zum Durchschalten der ersten Schalteinrichtung (76) und zum Sperren der zweiten Schalteinrichtung (77).
12. Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Steuereinrichtung (71-73) in Abhängigkeit von einem vorbestimmten Aktivierungssignal (Φ) aktiviert wird.
13. Halbleiterspeichereinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Steuereinrichtung (71-73)
eine erste Logikschaltkreiseinrichtung (72, 74) zum Bilden eines logischen Verknüpfungssignals aus dem Signal, das in der Halteeinrichtung (8) gehalten wird, und dem vorbestimmten Aktivierungssignal (Φ), eine Invertereinrichtung (71) zum Invertieren des Signals, das in der Halteeinrichtung (8) gehalten wird, und
eine zweite Logikschaltkreiseinrichtung (73, 75) zum Bilden eines logischen Verknüpfungssignals aus dem Signal, das von der Invertereinrichtung (71) invertiert wird, und dem vorbestimmten Aktivierungssignal (Φ), aufweist, wobei die erste Schalteinrichtung (76) vom Signal gesteuert wird, das von der ersten Logikschaltkreiseinrichtung (72, 74) gebildet wird, und die zweite Schalteinrichtung (77) vom Signal gesteuert wird, das von der zweiten Logikschaltkreiseinrichtung (73, 75) gebildet wird.
14. Halbleiterspeichereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß
die erste Schalteinrichtung (76) ein erstes Feldeffekt- Halbleiterelement (76) aufweist, mit einem ersten Leitungsanschluß zum Empfangen eines Potentials auf dem ersten Logikpegel, einem zweiten Leitungsanschluß, der mit dem vorbestimmten externen Anschluß (23) verbunden ist, und einem Steueranschluß, der das Signal empfängt, das von der ersten Logikschaltkreiseinrichtung (72, 74) gebildet wird, und daß
die zweite Schalteinrichtung (77) ein zweites Feldeffekt- Halbleiterelement (77) aufweist, mit einem ersten Leitungsanschluß zum Empfangen eines Potentials auf dem zweiten Logikpegel, einem zweiten Leitungsanschluß, der mit dem vorbestimmten externen Anschluß (23) verbunden ist, und einem Steueranschluß, der das Signal empfängt, das von der zweiten Logikschaltkreiseinrichtung (73, 75) gebildet wird.
15. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch gekennzeichnet, daß der erste Logikpegel ein hoher Pegel, der zweite Logikpegel ein niedriger Pegel und die Polarität des ersten und zweiten Feldeffekt- Halbleiterelements vom N-Typ ist.
16. Halbleiterspeichereinrichtung nach einem der Ansprüche 13-15, dadurch gekennzeichnet, daß die erste und zweite Logikschaltkreiseinrichtung (72-75) jeweils ein 2-Eingangs-NAND-Gatter (72, 73) und einen Inverter (74, 75) zum Invertieren des Ausgangssignals des NAND- Gatters (72, 73) aufweist.
17. Halbleiterspeichereinrichtung nach einem der Ansprüche 2-16, dadurch gekennzeichnet, daß die Halteeinrichtung (8) einen ersten Knoten (N1) zum Empfangen eines Ausgangssignals der Steuersignal-Ausgabeeinrichtung (21 -1 bis 21-n, 44 -1 bis 44-n), einen zweiten Knoten (N4), einen dritten Knoten (N3), eine Steuersignal-Erfassungseinrichtung (6) zum Anlegen eines Signals auf dem vorbestimmten Logikpegel an den zweiten Knoten N4, wenn das Potential von mindestens dem ersten Knoten (N1) oder dem dritten Knoten (N3) denselben Pegel besitzt wie der Pegel des Steuersignals (SRE1-SREn, SCE1-SCEn), und eine Fixierungseinrichtung (7), die davon abhängig ist, daß das Potential des zweiten Knotens (N4) den vorbestimmten Logikpegel erreicht, zum Fixieren des Potentials des dritten Knotens (N3) auf demselben Pegel wie der Pegel des Steuersignals (SRE1-SREn, SCE1-SCEn) aufweist.
18. Halbleiterspeichereinrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die Steuersignal-Erfassungseinrichtung (6) eine erste Logikschaltkreiseinrichtung (6, 11) zum Bilden eines logischen Verknüpfungssignals aus dem Potential des ersten Knotens und dem Potential des dritten Knotens aufweist, und daß die Fixierungseinrichtung (7) eine zweite Logikschaltkreiseinrichtung (7) zum Bilden eines logischen Verknüpfungs­ signals aus dem Potential des zweiten Knotens (N4) und dem Potential auf dem vorbestimmten Logikpegel aufweist.
19. Halbleiterspeichereinrichtung nach Anspruch 17 oder 18, gekennzeichnet durch eine Rückstelleinrichtung (300) zum Rückstellen des Potentials des zweiten Knotens auf einen Logikpegel, der dem vorbestimmten Logikpegel entgegengesetzt ist, wenn die Halbleiterspeichereinrichtung zu arbeiten beginnt.
20. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 13, mit
dem normalen Speicherzellenfeld (31 -1 bis 31-n) mit einer Mehr­ zahl von normalen Speicherzellen (MC), die in einer Mehrzahl von Zeilen und Spalten angeordnet sind,
wobei das Ersatzspeicherzellenfeld ein erstes Ersatzspeicherzel­ lenfeld (33 -1 bis 33-n) mit ersten Ersatzspeicherzellen (SMC), die die Speicherzellen in einer der Mehrzahl von Zeilen ersetzen können, und
ein zweites Ersatzspeicherzellenfeld (32 -1 bis 32-n) mit zweiten Ersatzspeicherzellen (SMC), die die normalen Speicherzellen (MC) in einer der Mehrzahl von Spalten ersetzen können,
die normale Auswahleinrichtung eine erste normale Auswahleinrich­ tung (25 -1 bis 25-n) zum Auswählen von einer der normalen Spei­ cherzellen (MC), die in einer der Mehrzahl von Zeilen angeordnet sind, zum Schreiben und Lesen von Daten, und
eine zweite normale Auswahlschaltung (42 -1 bis 42-n) zum Auswäh­ len von einer der normalen Speicherzellen (MC), die in einer der Mehrzahl von Spalten angeordnet sind, zum Schreiben und Lesen von Daten,
die Ersatzauswahleinrichtung eine erste Ersatzauswahleinrichtung (24 -1 bis 24-n) zum Auswählen von einer der ersten Ersatzspei­ cherzellen (SMC) anstelle von einer der Mehrzahl normaler Spei­ cherzellen (MC), und
eine zweite Ersatzauswahleinrichtung (41 -1 bis 41-n) zum Auswäh­ len von einer der zweiten Ersatzspeicherzellen (SMC) anstelle von einer der Mehrzahl normaler Speicherzellen (MC),
die Steuersignal-Ausgabeeinrichtung eine erste Steuersignal-Aus­ gabeeinrichtung (21 -1 bis 21-n) zum Ausgeben eines ersten Steuer­ signals (SRE1-SREn), das die erste Ersatzauswahleinrichtung (24 -1 bis 24-n) aktiviert und die erste normale Auswahleinrichtung (25 -1 bis 25-n) deaktiviert, um das erste Ersatzspeicherzellen­ feld (33 -1 bis 33-n) zu benutzen, und
eine zweite Steuersignal-Ausgabeeinrichtung (44 -1 bis 44-n) zum Ausgeben eines zweiten Steuersignals (SCE1-SCEn), das die zweite Ersatzauswahleinrichtung (41 -1 bis 41-n) aktiviert und die zweite normale Auswahleinrichtung (42 -1 bis 42-n) deaktiviert, um das zweite Ersatzspeicherzellenfeld (32 -1 bis 32-n) zu benutzen, und der Redundanzerfassungsschaltkreis einen ersten Redundanzerfas­ sungsschaltkreis (22a-1 bis 22a-n, 22c), der so eingestellt ist, daß sie ein bestimmtes erstes elektrisches Signal mit einem vorbestimmten Logikpegel an einen ersten externen Anschluß (23) in Abhängigkeit vom ersten Steuersignal (SRE1-SREn) ausgibt, und
einen zweiten Redundanzerfasssungsschaltkreis (22b-1 bis 22b-n, 22d), der so eingestellt ist, daß er ein zweites elektrisches Signal mit einem vorbestimmten Logikpegel an einen zweiten ex­ ternen Anschluß (23) in Abhängigkeit vom zweiten Steuersignal (SCE1-SCEn) ausgibt, aufweist.
21. Halbleiterspeichereinrichtung nach Anspruch 20, dadurch gekennzeichnet, daß der erste Redundanzerfassungsschalt­ kreis (22a-1 bis 22a-n)
eine erste Halteeinrichtung (80), die vom ersten Steuersignal (SRE1-SREn) abhängig ist, zum Halten des Signals auf dem vorbe­ stimmten Logikpegel, und
eine erste Ausgabeeinrichtung (10) , die von einem Signal auf dem vorbestimmten Logikpegel abhängig ist, das in der ersten Halte­ einrichtung (80) gehalten wird, zum Ausgeben des ersten elektrischen Signals an den ersten externen Anschluß (23) aufweist, und daß
der zweite Redundanzerfassungsschaltkreis (22b-1 bis 22b-n) eine zweite Halteeinrichtung (80), die vom zweiten Steuersignal (SCE1-SCEn) abhängig ist, zum Halten des Signals auf dem vorbe­ stimmten Logikpegel, und
eine zweite Ausgabeeinrichtung (10), die vom Signal auf dem vorbestimmten Logikpegel abhängig ist, das in der zweiten Halte­ einrichtung (80) gehalten wird, zum Ausgeben des zweiten elektrischen Signals an den zweiten externen Anschluß (23) aufweist.
22. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 19, mit
dem normalen Speicherzellenfeld (31 -1 bis 31-n) mit einer Mehr­ zahl von normalen Speicherzellen (MC), die in einer Mehrzahl von Zeilen und Spalten angeordnet sind,
wobei das Ersatzspeicherzellenfeld ein erstes Ersatzspeicherzel­ lenfeld (33 -1 bis 33-n) mit ersten Ersatzspeicherzellen (SMC), die die Speicherzellen in einer der Mehrzahl von Zeilen ersetzen können, und
ein zweites Ersatzspeicherzellenfeld (32 -1 bis 32-n) mit zweiten Ersatzspeicherzellen (SMC), die die normalen Speicherzellen (MC) in einer der Mehrzahl von Spalten ersetzen können,
die normale Auswahleinrichtung eine erste normale Auswahleinrich­ tung (25 -1 bis 25-n) zum Auswählen der normalen Speicherzellen (MC), die in einer der Mehrzahl von Zeilen angeordnet sind, zum Schreiben und Lesen von Daten, und
eine zweite normale Auswahlschaltung (42 -1 bis 42-n) zum Auswäh­ len der normalen Speicherzellen (MC), die in einer der Mehrzahl von Spalten angeordnet sind, zum Schreiben und Lesen von Daten,
die Ersatzauswahleinrichtung eine erste Ersatzauswahleinrichtung (24 -1 bis 24-n) zum Auswählen von einer der ersten Ersatzspei­ cherzellen (SMC) anstelle von einer der Mehrzahl normaler Spei­ cherzellen (MC) und,
eine zweite Ersatzauswahleinrichtung (41 -1 bis 41-n) zum Auswäh­ len von einer der zweiten Ersatzspeicherzellen (SMC) anstelle von einer der Mehrzahl normaler Speicherzellen (MC),
die Steuersignal-Ausgabeeinrichtung eine erste Steuersignal-Aus­ gabeeinrichtung (21 -1 bis 21-n) zum Ausgeben eines ersten Steuer­ signals (SRE1-SREn), das die erste Ersatzauswahleinrichtung (24 -1 bis 24-n) aktiviert und die erste normale Auswahleinrichtung (25 -1 bis 25-n) deaktiviert, um das erste Ersatzspeicherzellen­ feld (33 -1 bis 33-n) zu benutzen,
eine zweite Steuersignal-Ausgabeeinrichtung (44 -1 bis 44-n) zum Ausgeben eines zweiten Steuersignals (SCE1-SCEn), das die zweite Ersatzauswahleinrichtung (41 -1 bis 41-n) aktiviert und die zweite normale Auswahleinrichtung (42 -1 bis 42-n) deaktiviert, um das zweite Ersatzspeicherzellenfeld (32 -1 bis 32-n) zu benutzen, aufweist, und
dem Redundanzerfasssungsschaltkreis (22e), der das elektrische Signal mit einem vorbestimmten Logikpegel an einen ersten exter­ nen Anschluß (23) in Abhängigkeit vom ersten Steuersignal (SRE1-SREn) und zweiten Steuersignal (SCE1-SCEn) ausgibt.
23. Halbleiterspeichereinrichtung nach Anspruch 22, dadurch gekennzeichnet, daß der Redundanzerfassungsschaltkreis (22e)
eine erste Halteeinrichtung (80), die vom ersten Steuersignal (SRE1-SREn) abhängig ist, zum Halten eines Signals auf dem vorbe­ stimmten Logikpegel,
eine zweite Halteeinrichtung (80), die vom zweiten Steuersignal (SCE1-SCEn) abhängig ist, zum Halten eines Signals auf dem vorbe­ stimmten Logikpegel,
eine Erfassungseinrichtung (60) zum Erfassen, daß mindestens eines der Signale, die in der ersten Halteeinrichtung (80) und der zweiten Halteeinrichtung (80) gehalten werden, ein Signal auf dem vorbestimmten Logikpegel darstellt, und
eine Ausgabeeinrichtung (10), die von einem Erfassungsausgangs­ signal der Erfassungseinrichtung (60) abhängig ist, zum Ausgeben des vorbestimmten elektrischen Signals an den vorbestimmten ex­ ternen Anschluß (23) aufweist.
24. Verfahren zum Bestimmen, ob ein Ersatzspeicher­ zellenfeld (32 -1 bis 32-n, 33 -1 bis 33-n) aus einem Signal, das einem externen Anschluß (23) in einer Halbleiterspeichereinrich­ tung nach einem der Ansprüche 1 bis 23 zugeführt wird, gekennzeichnet durch den Schritt:
Eingeben externer Adreßsignale in die Halbleiterspeichereinrich­ tung, wobei beim Erzeugen eines Steuersignals (31 -1 bis 31-n), das die Ersatzauswahleinrichtung (24-1 bis 24-n, 41-1 bis 41-n) aktiviert und die normale Auswahleinrichtung deaktiviert, um das Ersatzspeicherzellenfeld (32 -1 bis 32-n, 33 -1 bis 33-n) zu be­ nutzen, der Redundanzerfassungsschaltkreis in Abhängigkeit vom Steuersignal betrieben wird und das Signal mit einem vorbestimm­ ten Logikpegel an den externen Anschluß (23) gibt.
DE4226070A 1991-12-06 1992-08-06 Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes Expired - Fee Related DE4226070C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32273491 1991-12-06

Publications (2)

Publication Number Publication Date
DE4226070A1 DE4226070A1 (de) 1993-06-09
DE4226070C2 true DE4226070C2 (de) 1995-06-01

Family

ID=18147032

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4226070A Expired - Fee Related DE4226070C2 (de) 1991-12-06 1992-08-06 Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes

Country Status (2)

Country Link
US (1) US5343429A (de)
DE (1) DE4226070C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640437A1 (de) * 1995-10-04 1997-04-10 Samsung Electronics Co Ltd Spaltenredundanzschaltkreis einer Halbleiterspeichervorrichtung mit Benutzung von dekodierten Schmelzsicherungen

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396124A (en) * 1992-09-30 1995-03-07 Matsushita Electric Industrial Co., Ltd. Circuit redundancy having a variable impedance circuit
JP2570589B2 (ja) * 1993-08-26 1997-01-08 日本電気株式会社 ロールコール回路
DE69320824T2 (de) * 1993-12-09 1999-05-12 St Microelectronics Srl Integrierte Schaltung zur Überwachung der Benutzung von Redunanzspeicherbauelementen in einer Halbleiterspeichereinrichtung
US5708601A (en) * 1993-12-09 1998-01-13 Sgs-Thomson Microelectronics S.R.L. Integrated circuitry for checking the utilization rate of redundancy memory elements in a semiconductor memory device
KR0145223B1 (ko) * 1995-04-24 1998-08-17 김광호 리던던시 기능을 가지는 반도체 메모리 장치
JP3774500B2 (ja) * 1995-05-12 2006-05-17 株式会社ルネサステクノロジ 半導体記憶装置
KR0145222B1 (ko) * 1995-05-20 1998-08-17 김광호 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
JP3865828B2 (ja) * 1995-11-28 2007-01-10 株式会社ルネサステクノロジ 半導体記憶装置
US5970002A (en) * 1996-04-24 1999-10-19 Samsung Electronics Co., Ltd. Semiconductor memory device having redundancy function
US5798974A (en) * 1996-05-15 1998-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device realizing high speed access and low power consumption with redundant circuit
US6134176A (en) * 1998-11-24 2000-10-17 Proebsting; Robert J. Disabling a defective element in an integrated circuit device having redundant elements
JP3219148B2 (ja) * 1998-11-26 2001-10-15 日本電気株式会社 データメモリ装置
JP2001143494A (ja) * 1999-03-19 2001-05-25 Toshiba Corp 半導体記憶装置
US6115302A (en) * 1999-04-07 2000-09-05 Proebsting; Robert J. Disabling a decoder for a defective element in an integrated circuit device having redundant elements
DE19956069A1 (de) * 1999-11-22 2001-05-31 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen und Referenzzellen
KR100498610B1 (ko) * 1999-12-22 2005-07-01 주식회사 하이닉스반도체 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로
JP2002279794A (ja) 2001-03-21 2002-09-27 Mitsubishi Electric Corp 半導体記憶装置
US20020196687A1 (en) * 2001-06-08 2002-12-26 Sauvageau Anthony J. Methods and apparatus for analyzing and repairing memory
JP2005092963A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性記憶装置
JP4424952B2 (ja) * 2003-09-16 2010-03-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
WO2006129345A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置及びプログラムデータ冗長方法
KR20140010718A (ko) * 2012-07-16 2014-01-27 삼성전자주식회사 Ｃｍｏｓ 이미지 센서를 위한 램프 신호 생성기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982002793A1 (en) * 1981-02-02 1982-08-19 Otoole James E Semiconductor memory redundant element identification circuit
DE3650034T2 (de) * 1985-03-18 1995-03-30 Nec Corp Integrierte Schaltung mit eingebauter Anzeige interner Reparatur.
EP0241203A3 (de) * 1986-04-03 1989-08-09 Advanced Micro Devices, Inc. Erkennung von reparierten Speichergeräten
JPH07105157B2 (ja) * 1987-09-10 1995-11-13 日本電気株式会社 冗長メモリセル使用判定回路
US4866676A (en) * 1988-03-24 1989-09-12 Motorola, Inc. Testing arrangement for a DRAM with redundancy
JPH01245497A (ja) * 1988-03-28 1989-09-29 Nec Corp 半導体メモリ
JPH02146195A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体記憶装置
US5195099A (en) * 1989-04-11 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having improved error correcting circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640437A1 (de) * 1995-10-04 1997-04-10 Samsung Electronics Co Ltd Spaltenredundanzschaltkreis einer Halbleiterspeichervorrichtung mit Benutzung von dekodierten Schmelzsicherungen
DE19640437B4 (de) * 1995-10-04 2006-01-19 Samsung Electronics Co., Ltd., Suwon Spaltenredundanzschaltkreis

Also Published As

Publication number Publication date
US5343429A (en) 1994-08-30
DE4226070A1 (de) 1993-06-09

Similar Documents

Publication Publication Date Title
DE4226070C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes
DE4022157C2 (de)
DE19513789C2 (de) Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung
DE4344233C2 (de) Halbleitervorrichtung
DE4017616C2 (de)
DE4214970C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE19813706A1 (de) Integrierte Halbleiter-Schaltungsvorrichtung
DE102012104648B4 (de) Techniken zur Verifikation einer Verlässlichkeit eines Speichers
DE10220970A1 (de) Halbleiterspeichervorrichtung
DE19724276C2 (de) Schaltkreis und Verfahren für einen Wafereinbrenntest für eine Halbleiterspeichervorrichtung
DE4127688C2 (de)
DE60311117T2 (de) Verfahren und schaltkreise zum identifizieren schwacher bit in einem mram
DE19501537B4 (de) Multibit-Testschaltung für ein Halbleiterspeicherbauelement
DE10200671A1 (de) Halbleitereinrichtung mit elektrischem Schmelzverbindungselement
DE10250192A1 (de) Integrierte Halbleiterschaltungs-Vorrichtung mit einer externes Einstellen eines internen Versorgungspotentials erlaubenden internen Potential-Erzeugerschaltung
DE10126878B4 (de) Halbleitervorrichtung
DE19758068A1 (de) Schaltung zum Treiben/Steuern eines Erfassungsverstärkers
DE10156722A1 (de) Halbleiterspeichervorrichtung mit Redundanzsystem
DE10246229A1 (de) Halbleiterspeichervorrichtung, die einen Burn-in-Test mit hoher Geschwindigkeit ausführen kann
DE19632830C2 (de) Halbleiterspeichervorrichtung
DE4018669C2 (de)
DE10033519A1 (de) Integrierte Schaltung mit Testbetriebsmodus und Verfahren zum Testen von integrierten Schaltungen
EP1163678B1 (de) Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen
DE102004010838B4 (de) Verfahren zum Bereitstellen von Adressinformation über ausgefallene Feldelemente und das Verfahren verwendende Schaltung
DE60212103T2 (de) Strukturierter speicherzellentest

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee