DE4220296A1 - Narrow-band interference suppression circuit esp. for car radio - employs PLL and shifter to generate compensation signal at frequency of interference component but with opposite phase - Google Patents

Narrow-band interference suppression circuit esp. for car radio - employs PLL and shifter to generate compensation signal at frequency of interference component but with opposite phase

Info

Publication number
DE4220296A1
DE4220296A1 DE19924220296 DE4220296A DE4220296A1 DE 4220296 A1 DE4220296 A1 DE 4220296A1 DE 19924220296 DE19924220296 DE 19924220296 DE 4220296 A DE4220296 A DE 4220296A DE 4220296 A1 DE4220296 A1 DE 4220296A1
Authority
DE
Germany
Prior art keywords
signal
frequency
circuit arrangement
arrangement according
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19924220296
Other languages
German (de)
Other versions
DE4220296B4 (en
Inventor
Thomas Form
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Blaupunkt Werke GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Blaupunkt Werke GmbH filed Critical Blaupunkt Werke GmbH
Priority to DE19924220296 priority Critical patent/DE4220296B4/en
Publication of DE4220296A1 publication Critical patent/DE4220296A1/en
Application granted granted Critical
Publication of DE4220296B4 publication Critical patent/DE4220296B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

The IF signal (uN) degraded by interference (uS) is added (2) to a compensation signal (uK) generated in a two-quadrant multiplier (6) of an antiphase equiv. of the interference component (uKO) and the result (um) of multiplying (7) the latter by the degraded input (1), with low-pass filtering (8). The antiphase signal is produced from the input by a phase-locked loop (4) whose output is shifted (5) by a further 90 deg. The amplitude and phase of the compensation signal may be regulated by additional loops incorporating integrators. ADVANTAGE - More effective suppression of interference from clocked electronic equipment harmonics possible without detriment to reception of useful signal.

Description

Die Erfindung geht aus von einer Schaltungsanordnung nach der Gattung des Hauptanspruchs.The invention is based on a circuit arrangement the genus of the main claim.

Der Empfang von Rundfunksendungen, insbesondere mit Autoradios, kann durch Störsignale beeinflußt werden, welche von elektronischen Geräten mit Taktfrequenzen erzeugt werden, die oder deren Oberwellen im Bereich des jeweils zu empfangenen Frequenzbandes liegen. Zur Unterdrückung derartiger Störsignale ist eine Schaltungsanordnung bekanntgeworden (DE 38 40 999 A1), bei welcher das ZF-Signal über ein Kerbfilter mit einem schmalen Durchlaßbereich geleitet wird. Dabei wird die Frequenz des ZF-Signals derart umgesetzt, daß das Störsignal mit der Mittenfrequenz des Kerbfilters übereinstimmt.The reception of radio broadcasts, especially with Car radios can be affected by interference signals generated by electronic devices with clock frequencies be the or their harmonics in the range of each received frequency band. For suppression such interference signals is a circuit arrangement become known (DE 38 40 999 A1), in which the IF signal via a notch filter with a narrow pass band is directed. The frequency of the IF signal becomes such implemented that the interference signal with the center frequency of Notch filter matches.

Ein praktisch realisierbares Kerbfilter hat jedoch auch bei der Mittenfrequenz eine endliche Dämpfung, so daß bei der bekannten Schaltungsanordnung die Dämpfung des Störsignals begrenzt ist.However, a notch filter that can be practically implemented also has the center frequency a finite damping, so that at known circuit arrangement, the attenuation of the interference signal is limited.

Aufgabe der erfindungsgemäßen Schaltungsanordnung ist es, eine gegenüber der bekannten Schaltungsanordnung stärkere Unterdrückung des Störsignals zu ermöglichen.The object of the circuit arrangement according to the invention is a stronger than the known circuit arrangement To enable suppression of the interference signal.

Die Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß eine weitgehende Unterdrückung des Störsignals möglich ist, ohne das Nutzsignal zu beeinträchtigen.The circuit arrangement with the characteristic features of the main claim has the advantage that an extensive Suppression of the interference signal is possible without that Affect the useful signal.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich.By the measures listed in the subclaims advantageous developments and improvements in Main claim specified invention possible.

Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:Embodiments of the invention are in the drawing represented with several figures and in the following Description explained in more detail. It shows:

Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels, Fig. 1 is a block diagram of a first embodiment;

Fig. 2 ein zweites Ausführungsbeispiel mit einer Regelung der Amplitude des Kompensationssignals, Fig. 2 shows a second embodiment with a control of the amplitude of the compensation signal,

Fig. 3 ein drittes Ausführungsbeispiel, bei dem sowohl die Phasenlage als auch die Amplitude des Kompensationssignals geregelt werden, Fig. 3 shows a third embodiment in which both the phase position are controlled and the amplitude of the compensation signal,

Fig. 4 ein viertes Ausführungsbeispiel, bei welchem ein zur Kompensation erzeugtes Störsignal in zwei Komponenten aufgespalten wird, deren Amplitude jeweils geregelt wird, Fig. 4 shows a fourth embodiment in which a generated to compensate for interference signal whose amplitude is regulated in each case is split into two components,

Fig. 5 ein erstes Ausführungsbeispiel zur Ermittlung der Frequenz des Kompensationssignals, Fig. 5 shows a first embodiment for determining the frequency of the compensation signal,

Fig. 6 ein Ausführungsbeispiel einer intelligenten Störfrequenzregelung, Fig. 6 shows an embodiment of an intelligent Störfrequenzregelung,

Fig. 7 ein weiteres Ausführungsbeispiel einer intelligenten Störfrequenzregelung, Fig. 7 shows a further embodiment of an intelligent Störfrequenzregelung,

Fig. 8 Zeitdiagramme zur Erläuterung des Verhaltens der intelligenten Störfrequenzregelung nach den Fig. 4 und 5 und Fig. 8 time diagrams to explain the behavior of the intelligent interference frequency control according to Figs. 4 and 5 and

Fig. 9 ein Zustandsdiagramm zur Erläuterung der intelligenten Störfrequenzregelung. Fig. 9 is a state diagram for explaining the intelligent interference frequency control.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.Identical parts are given the same reference symbols in the figures Mistake.

Einem Eingang 1 der Schaltungsanordnung nach Fig. 1 ist das ZF-Signal bestehend auf dem Nutzsignal uN und dem Störsignal uS zuführbar. Es wird über einen Addierer 2 zum Ausgang 3 geleitet, an den in an sich bekannter Weise ein Demodulator angeschlossen werden kann. Dem Addierer 2 wird ferner ein Kompensationssignal uK zugeführt, das bezüglich der Frequenz und der Amplitude möglichst genau dem Störsignal uS entsprechen soll. Außerdem ist es zur möglichst vollständigen Unterdrückung des Störsignals erforderlich, daß zwischen dem Kompensationssignal uK und dem Störsignal uS eine Phasendifferenz von 180° besteht.The IF signal consisting of the useful signal u N and the interference signal u S can be fed to an input 1 of the circuit arrangement according to FIG. 1. It is passed via an adder 2 to the output 3 , to which a demodulator can be connected in a manner known per se. The adder 2 is also supplied with a compensation signal u K , which should correspond as closely as possible to the interference signal u S in terms of frequency and amplitude. In addition, in order to suppress the interference signal as completely as possible, there must be a phase difference of 180 ° between the compensation signal u K and the interference signal u S.

In einer Schaltung 4 wird ein Signal gewonnen, das mit der Frequenz des Störsignals uS übereinstimmt und gegenüber dem Störsignal um π/2 phasengedreht ist. Einzelheiten dieser Schaltung werden später im Zusammenhang mit den Fig. 5 bis 9 näher erläutert. Da ein wesentliches Element der Schaltung eine Frequenz- und Phasenregelschaltung ist, ist die Schaltung in Fig. 1 mit der Abkürzung PLL versehen. In a circuit 4 , a signal is obtained which corresponds to the frequency of the interference signal u S and is phase-shifted relative to the interference signal u m π / 2. Details of this circuit will be explained later in connection with FIGS. 5 to 9. Since an essential element of the circuit is a frequency and phase control circuit, the circuit in FIG. 1 is given the abbreviation PLL.

Das Ausgangssignal der Schaltung 4 wird in einem Phasendrehglied 5 um weitere π/2 gedreht, so daß ein Signal uK0 entsteht, dessen Frequenz gleich dem Störsignal uS ist und das gegenüber dem Störsignal uS eine Phasendrehung von π bzw. 180° aufweist. In einem Zweiquadranten-Multiplizierer 6 wird das Signal uK0 mit einem Signal um multipliziert, wodurch ein auch bezüglich der Amplitude dem Störsignal gleichendes Kompensationssignal uK gewonnen wird. Das Signal um wird mit Hilfe eines Multiplizierers 7 und eines Tiefpaßfilters 8 aus dem ZF-Signal und dem Signal uK0 gewonnen.The output signal of the circuit 4 is rotated by a further π / 2 in a phase rotator 5 , so that a signal u K0 is generated, the frequency of which is equal to the interference signal u S and which has a phase rotation of π or 180 ° with respect to the interference signal u S. In a two-quadrant multiplier 6 , the signal u K0 is multiplied by a signal by, whereby a compensation signal u K , which is also the same as the interference signal, is obtained. The signal is obtained with the aid of a multiplier 7 and a low-pass filter 8 from the IF signal and the signal u K0 .

Um eine hohe Dämpfung des Störsignals zu erzielen, sind eine genaue Phasenlage des Signals uK0 sowie eine genaue Steuerung der Amplitude des Signals uK erforderlich. Schaltungen mit einer derart hohen Genauigkeit bzw. Stabilität lassen sich zwar mit entsprechend großem Aufwand realisieren - insbesondere mit digitaler Signalverarbeitung. Eine Schaltungsanordnung, bei welcher sich durch eine Regelung eine genaue Amplitude des Kompensationssignals uK einstellt, ist jedoch in Fig. 2 dargestellt. Bei dieser Schaltungsanordnung wird das Ausgangssignal des Addierers 2 dem Multiplizierer 7 zugeführt, dessen Ausgang über einen Integralregler mit dem Zweiquadranten-Multiplizierer 6 verbunden ist. Durch die Verwendung eines Integralreglers wird sichergestellt, daß keine statische Regelabweichung verbleibt.In order to achieve a high attenuation of the interference signal, an exact phase position of the signal u K0 and a precise control of the amplitude of the signal u K are required. Circuits with such a high level of accuracy or stability can indeed be implemented with correspondingly great effort - in particular with digital signal processing. A circuit arrangement, in which a precise amplitude of the compensation signal u K is set by a control, is shown in FIG. 2. In this circuit arrangement, the output signal of the adder 2 is fed to the multiplier 7 , the output of which is connected to the two-quadrant multiplier 6 via an integral controller. The use of an integral controller ensures that no static control deviation remains.

Entscheidenden Einfluß auf die Wirkung der Kompensation hat die Phase des Kompensationssignals uK. Bei den im folgenden anhand der Fig. 3 und 4 beschriebenen Ausführungsbeispielen wird daher außer der Amplitude auch die Phase des Kompensationssignals uK geregelt. Bei dem Ausführungsbeispiel nach Fig. 3 erfolgt die Regelung der Amplitude des Kompensationssignals uK in gleicher Weise wie bei dem Ausführungsbeispiel nach Fig. 2. Es ist lediglich ein Tiefpaßfilter zwischen den Multiplizierer 7 und den Integralregler 9 geschaltet. Zur Regelung der Phase des Signals uK wird dieses in einem Phasendrehglied 11 um π/2 verzögert und über einen Begrenzer 12 einem weiteren Multiplizierer 13 zugeführt, der außerdem das Signal uK0 erhält.The phase of the compensation signal u K has a decisive influence on the effect of the compensation. In the exemplary embodiments described below with reference to FIGS. 3 and 4, the phase of the compensation signal u K is therefore regulated in addition to the amplitude. In the embodiment according to FIG. 3, the amplitude of the compensation signal u K is regulated in the same way as in the embodiment according to FIG. 2. Only a low-pass filter is connected between the multiplier 7 and the integral controller 9 . To regulate the phase of the signal u K , it is delayed by π / 2 in a phase rotator 11 and fed via a limiter 12 to a further multiplier 13 , which also receives the signal u K0 .

Der Ausgang des weiteren Multiplizierers 13 ist über ein Tiefpaßfilter 14 und einen Integralregler 15 mit dem Steuereingang eines Phasenschiebers 16 verbunden, der die Phase des Signals uK0 verändert, bevor dieses dem Zweiquadranten-Multiplizierer 6 zugeführt wird. Der Regelkreis für die Phase des Kompensationssignals stellt als solcher zwar eine Regelung dar, diese ist jedoch nur für etwaige Toleranzen der Baugruppen 6 und 16 wirksam. Darüberhinaus wird jedoch eine Steuerung der Phasenlage des Signals uK dadurch vorgenommen, daß der Begrenzerverstärker 12 eine pegelabhängige Phasenverschiebung aufweist, die derjenigen eines gleichartigen Begrenzerverstärkers in der Schaltung 4 entspricht. Dadurch wird die pegelabhängige Phasenverschiebung des Signals uK0 kompensiert.The output of the further multiplier 13 is connected via a low-pass filter 14 and an integral controller 15 to the control input of a phase shifter 16 , which changes the phase of the signal u K0 before it is fed to the two-quadrant multiplier 6 . As such, the control loop for the phase of the compensation signal represents a control, but this is only effective for any tolerances of modules 6 and 16 . In addition, however, the phase position of the signal u K is controlled in that the limiter amplifier 12 has a level-dependent phase shift which corresponds to that of a similar limiter amplifier in the circuit 4 . This compensates for the level-dependent phase shift of the signal u K0 .

Bei dem Ausführungsbeispiel nach Fig. 4 wird das Ausgangssignal der Schaltung 4 einerseits direkt und andererseits um π/2 phasengedreht je einem Multiplizierer 21, 22 zugeführt und dort mit dem Ausgangssignal jeweils eines Integralreglers 26, 27 multipliziert. Die Integralregler erhalten Eingangssignale von je einem Multiplizierer 24, 25, der die zueinander um 90° phasenverschobenen Signale mit dem kompensierten Zwischenfrequenzsignal uS′+uN multipliziert. Die Ausgangssignale der Multiplizierer 21′, 22 werden bei 23 addiert und als Kompensationssignal uK dem Addierer 2 zugeführt. In the exemplary embodiment according to FIG. 4, the output signal of the circuit 4 is supplied on the one hand directly and on the other hand π / 2 phase-shifted to a multiplier 21 , 22 and multiplied there by the output signal of an integral controller 26 , 27 . The integral controllers receive input signals from a multiplier 24 , 25 , which multiplies the signals which are phase-shifted by 90 ° from one another by the compensated intermediate frequency signal u S '+ u N. The output signals of the multipliers 21 ', 22 are added at 23 and supplied to the adder 2 as a compensation signal u K.

Durch die Phasendrehung 25 und die Multiplikation mit Hilfe der Multiplizierer 21, 22 entstehen zwei Komponenten des Kompensationssignals, die unabhängig voneinander derart geregelt werden, daß ihre Summe die zur Unterdrückung des Störsignals erforderliche Amplitude und Phasenlage aufweist.The phase rotation 25 and the multiplication with the help of the multipliers 21 , 22 produce two components of the compensation signal, which are regulated independently of one another in such a way that their sum has the amplitude and phase position required to suppress the interference signal.

Bei dem Ausführungsbeispiel nach Fig. 5 wird ein steuerbarer Oszillator 33 auf die Frequenz fS des Störsignals mit Hilfe einer PLL-Schaltung geregelt. Dazu wird das ZF-Signal uN+uS über einen Eingang 34 und einen Begrenzer 35 einem Multiplizierer 36 zugeführt, mit dem das begrenzte ZF-Signal mit dem Ausgangssignal des Oszillators 33 multipliziert wird. Aus dem Produkt werden zunächst mit Hilfe eines Tiefpaßfilters, das gleichzeitig als Schleifenfilter dient, die unerwünschten Spiegelfrequenzen entfernt, so daß lediglich die Differenzfrequenzen verbleiben. Die Regelschleife wird durch einen Integrator 38 mit einem Proportionalanteil geschlossen.In the exemplary embodiment according to FIG. 5, a controllable oscillator 33 is regulated to the frequency f S of the interference signal with the aid of a PLL circuit. For this purpose, the IF signal u N + u S is fed via an input 34 and a limiter 35 to a multiplier 36 , with which the limited IF signal is multiplied by the output signal of the oscillator 33 . The unwanted image frequencies are first removed from the product with the aid of a low-pass filter, which also serves as a loop filter, so that only the difference frequencies remain. The control loop is closed by an integrator 38 with a proportional component.

Da das Störsignal irgendwo innerhalb des ZF-Bandes liegen kann und die PLL-Schaltung als solche aufgrund ihrer kleinen Bandbreite nicht in der Lage ist, auf die Frequenz des Störsignals einzurasten, ist auch hier ein Suchlauf erforderlich.Because the interference signal is somewhere within the IF band can and the PLL circuit as such due to its small size Bandwidth is unable to match the frequency of the Locking the interference signal is also a search run here required.

Im Suchlauf ist der Schalter 39 geschlossen, so daß die Regelschleife zwar geschlossen ist, der Oszillator 33 aber durch ein dem Regelsignal überlagertes Dreiecksignal über das gesamte ZF-Band geführt wird. Das Dreiecksignal entsteht durch das Zusammenwirken einer Schwellwertschaltung 40 mit dem Integrator 38 und einem Addierer 41.In the search run, the switch 39 is closed, so that the control loop is closed, but the oscillator 33 is guided over the entire IF band by a triangular signal superimposed on the control signal. The triangular signal arises from the interaction of a threshold circuit 40 with the integrator 38 and an adder 41 .

Es findet also eine Überlagerung aus der Regelung der PLL-Schaltung durch den Phasendiskriminator und aus einer Führung der PLL-Schaltung über die Rückkopplung des Schleifenfilters 38 statt. Durch die Verwendung eines Filters, dessen Übertragungsfunktion eine Polstelle bei f = 0 besitzt, stellt sich bei eingerasteter PLL-Schaltung und ohne Berücksichtigung des ebenfalls am Eingang der PLL-Schaltung anliegenden Nutzsignals immer eine Phasenverschiebung von π/2 zwischen dem Störsignal und dem Ausgangssignal des Oszillators ein.There is therefore a superimposition from the regulation of the PLL circuit by the phase discriminator and from guidance of the PLL circuit via the feedback of the loop filter 38 . By using a filter, the transfer function of which has a pole at f = 0, there is always a phase shift of π / 2 between the interference signal and the output signal of the PLL circuit when the PLL circuit is locked and without taking into account the useful signal that is also present at the input of the PLL circuit Oscillator.

Während des Suchlaufs überwacht eine Schaltung zur Einrasterkennung, ob der Oszillator 33 sich in der Nähe des potentiellen Störsignals befindet. Dazu wird das begrenzte ZF-Signal mit dem um π/2 phasenverschobenen Ausgangssignal bei 42 multipliziert und bei 43 tiefpaßgefiltert. Mit Hilfe einer Schwellwertschaltung wird aus dem Ausgangssignal des Tiefpaßfilters ein Steuersignal für den Schalter 39 abgeleitet. Bei Überschreiten eines Schwellwertes wird der Schalter 39 geöffnet, so daß nur noch der Phasendiskriminator 36 die PLL-Schaltung auf das Störsignal regelt. Fällt das Ausgangssignal des Tiefpaßfilters 43 wieder unter den Schwellwert, wird das Ausgangssignal der Schwellwertschaltung 40 wieder hinzugefügt und der Suchvorgang erneut eingeleitet.During the search run, a circuit for latching detection monitors whether the oscillator 33 is in the vicinity of the potential interference signal. For this purpose, the limited IF signal is multiplied by the π / 2 phase-shifted output signal at 42 and low-pass filtered at 43 . With the aid of a threshold circuit, a control signal for the switch 39 is derived from the output signal of the low-pass filter. When a threshold value is exceeded, the switch 39 is opened so that only the phase discriminator 36 regulates the PLL circuit to the interference signal. If the output signal of the low-pass filter 43 falls below the threshold value again, the output signal of the threshold value circuit 40 is added again and the search process is initiated again.

Im Phasenregelkreis (PLL) wird ein PI-Regler benutzt, denn nur ein derartiger Regler ist in der Lage, bei fehlendem Regelsignal die Frequenz des Oszillators 33 für kurze Zeit zu speichern. Ferner bewirkt dieser Regler eine von der Frequenz des Störsignals unabhängige konstante Phasenverschiebung um π/2 zwischen dem Störsignal und dem Ausgangssignal des Oszillators 33. Diese konstante Phasenverschiebung ist Voraussetzung für eine einwandfreie Funktion der Einrasterkennung mit Hilfe der Baugruppen 42 bis 44. Das Ausgangssignal des Oszillators 43 kann an einem Ausgang 46 entnommen werden und beispielsweise dem Phasendrehglied 5 (Fig. 1) zugeführt werden. A PI controller is used in the phase locked loop (PLL), because only such a controller is able to store the frequency of the oscillator 33 for a short time in the absence of a control signal. Furthermore, this controller effects a constant phase shift of π / 2, independent of the frequency of the interference signal, between the interference signal and the output signal of the oscillator 33 . This constant phase shift is a prerequisite for the correct function of the snap-in detection with the help of modules 42 to 44 . The output signal of the oscillator 43 can be taken from an output 46 and can be fed to the phase shifter 5 ( FIG. 1), for example.

Bei den in Fig. 5 dargestellten Ausführungsbeispiel ist bei einer Neuabstimmung des Radiolokaloszillators ein erneuter Suchvorgang nach der Frequenz des Störers erforderlich. Bei stark schwankenden Pegeln des Nutzsignals kann die Regelung der Störfrequenz ausrasten, so daß ebenfalls der aufwendige Suchvorgang erneut gestartet wird. Bei den im folgenden im Zusammenhang mit den Fig. 6 und 7 beschriebenen Ausführungsbeispielen wird die Tatsache ausgenutzt, daß die Störfrequenzen eines Kraftfahrzeugs sich im wesentlichen über die Zeit nicht ändern, abgesehen von dem gelegentlichen Ein- bzw. Ausschalten einzelner Aggregate. Dadurch ist es möglich, die Frequenzen sicher erkannter Störsignale in einer Störfrequenztabelle zum späteren Gebrauch abzulegen. Nach einer Neuabstimmung des Radios kann aufgrund der Kenntnis von in der Vergangenheit bereits sicher erkannten Störsignalen und deren absoluter Lage im UKW-Frequenzband die Frequenzregelung sofort auf ein potentielles Störsignal eingestellt werden.In the exemplary embodiment shown in FIG. 5, a new search for the frequency of the interferer is required when the radio local oscillator is retuned. In the case of strongly fluctuating levels of the useful signal, the regulation of the interference frequency can disengage, so that the complex search process is also started again. In the exemplary embodiments described below in connection with FIGS. 6 and 7, the fact is used that the interference frequencies of a motor vehicle do not essentially change over time, apart from the occasional switching on and off of individual units. This makes it possible to store the frequencies of reliably detected interference signals in an interference frequency table for later use. After re-tuning the radio, the frequency control can be immediately set to a potential interference signal based on the knowledge of interference signals that have already been reliably recognized in the past and their absolute position in the FM frequency band.

Ferner kann bei stark bzw. schnell schwankenden Nutzsignalpegeln während derjenigen Zeiten, in der ein Halten der Störfrequenz aufgrund des im Vergleich zum Störsignal zu hohen Nutzsignalpegels nicht mehr möglich ist, die Frequenzregelung so nahe an der Störfrequenz gehalten werden, daß ein sofortiges Einrasten der Regelung bei wieder fallenden Nutzsignalpegeln möglich ist. Außerdem kann die Schaltung zur Störsignalunterdrückung aus dem ZF-Signalweg herausgenommen werden, wenn kein Störsignal empfangen wird. Dieses wird im folgenden "intelligente Störfrequenzregelung" genannt.Furthermore, fluctuating strongly or rapidly Payload levels during those times when a Keep the interference frequency due to the compared to Interference signal at high useful signal levels is no longer possible, the frequency control is kept so close to the interference frequency be that an immediate snap of the scheme at again falling useful signal levels is possible. In addition, the Circuit for interference suppression from the IF signal path be removed if no interference signal is received. This is referred to as "intelligent interference frequency control" called.

Bei den Ausführungsbeispielen nach den Fig. 6 und 7 wird von der Regelung mit einer PLL-Schaltung nach Fig. 5 ausgegangen, die um ein Schaltwerk ergänzt ist. Kern des Schaltwerks ist ein Mikroprozessor 51, der über einen I2L-Busanschluß 52 den Zustand des Autoradios auswerten kann - das heißt, unter anderem AM- oder FM-Betrieb sowie die eingestellte Lokaloszillatorfrequenz. Das ZF-Signal wird über einen Eingang 53 zugeführt. Ein Amplitudendemodulator 54 und eine Schwellwertschaltung 55 dienen dazu, dem Mikroprozessor 51 Informationen über den Pegel des ZF-Signals zuzuführen. Derartige Informationen stehen an einem separaten Ausgang bei gebräuchlichen integrierten FM-Demodulatoren auch bereits zur Verfügung.In the exemplary embodiments according to FIGS. 6 and 7, control is assumed with a PLL circuit according to FIG. 5, which is supplemented by a switching mechanism. The core of the switching mechanism is a microprocessor 51 , which can evaluate the state of the car radio via an I 2 L bus connection 52 - that is, AM or FM operation, among other things, and the set local oscillator frequency. The IF signal is fed via an input 53 . An amplitude demodulator 54 and a threshold circuit 55 serve to supply the microprocessor 51 with information about the level of the IF signal. Such information is already available at a separate output in common integrated FM demodulators.

Mit der ZF-Pegelinformation ist es möglich, den notwendigen Arbeitsbereich der gesamten Schaltung einzuschränken, denn anhand von einmal gemessenen maximalen Störpegeln kann ein Nutzsignalpegel festgelegt werden, ab dem eine Störunterdrückung mit hoher Wahrscheinlichkeit nicht mehr nötig bzw. sogar unsinnig ist, da sie eventuell zu falschen Ergebnissen und damit zu zusätzlichen Störungen führt.With the ZF level information it is possible to make the necessary Restrict the working area of the entire circuit, because on the basis of maximum interference levels measured once, a Useful signal levels are set, from which one Noise rejection with a high probability is necessary or even nonsensical, since they may be wrong Results and thus leads to additional disruptions.

Den Zustand der Stärkefrequenzregelung kann das Schaltwerk über eine Einrasterkennungsschaltung abfragen, welche aus dem Phasendrehglied 56 einem Multiplizierer 57, einem Tiefpaßfilter 58 und einer Schwellwertschaltung 59 besteht. Wie bei den zuvor erläuterten Schaltungen wird das ZF-Signal über einen Frequenzer 60 geleitet. Die PLL-Schaltung besteht aus einem steuerbaren Oszillator 61, einem Multiplizierer 62, zwei Schleifenfiltern 63, 64, von denen mit Hilfe eines Umschalters 65 eines wahlweise in den Regelkreis eingeschaltet werden kann, und einem Integrator 66. Der Umschalter 65 wird vom Mikroprozessor 51 gesteuert, so daß zwei Regelkreisbandbreiten eingeschaltet werden können. Zum Einschwingen wird sinnvollerweise eine große Regelkreisbandbreite gewählt, anschließend kann auf eine kleinere Bandbreite umgeschaltet werden, um den Kreis unempfindlicher gegenüber Nutzsignaleinflüssen zu machen. Am Ausgang 67 des steuerbaren Oszillators 61 ist ein Signal mit der Störfrequenz fS abnehmbar. The switching mechanism can query the state of the strength frequency control via a snap-in detection circuit, which consists of the phase shifter 56, a multiplier 57 , a low-pass filter 58 and a threshold value circuit 59 . As with the circuits explained above, the IF signal is passed through a frequency 60 . The PLL circuit consists of a controllable oscillator 61 , a multiplier 62 , two loop filters 63 , 64 , of which one can optionally be switched into the control circuit with the aid of a switch 65 , and an integrator 66 . The switch 65 is controlled by the microprocessor 51 so that two control loop bandwidths can be switched on. A large control loop bandwidth is expediently selected for the transient response, after which it is possible to switch to a smaller bandwidth in order to make the loop less sensitive to the effects of useful signals. At the output 67 of the controllable oscillator 61 , a signal with the interference frequency f S can be removed.

Bei beiden Ausführungsbeispielen besteht die Möglichkeit, den Oszillator 61 durch den Mikroprozessor 51 auf eine bestimmte Frequenz zu setzen. Bei dem Ausführungsbeispiel nach Fig. 6 erfolgt dieses mit Hilfe eines Digital/Analog-Wandlers 68, dem vom Mikroprozessor die Frequenz festlegende digitale Signale zugeführt werden. Die Regelschleife wird dadurch unterbrochen, daß der Umschalter 65 in die untere Stellung gebracht wird. Unmittelbar nach dem Anlegen des entsprechenden Datenwortes an den Digital/Analog-Wandler stellt sich die gewünschte Frequenz des Oszillators 60 ein. Im Suchlauf werden die Datenwörter laufend inkrementiert.In both exemplary embodiments, it is possible to set the oscillator 61 to a specific frequency using the microprocessor 51 . In the exemplary embodiment according to FIG. 6, this takes place with the aid of a digital / analog converter 68 , to which digital signals defining the frequency are supplied by the microprocessor. The control loop is interrupted in that the changeover switch 65 is brought into the lower position. The desired frequency of the oscillator 60 is set immediately after the corresponding data word has been applied to the digital / analog converter. The data words are continuously incremented in the search.

Ist eine Störung erkannt, wird der Integrator freigegeben und übernimmt die Feinregelung, während der Digital/Analog-Wandler seinen Ausgangswert beibehält. Rastet die Regelschleife aus, so ist lediglich der Eingang des PI-Reglers 66 wieder auf 0 zurückzusetzen und der Oszillator 61 schwingt nach einer kurzen Zeit auf der durch den Digital/Analog-Wandler 68 vorgegebenen Frequenz. Dadurch bleibt die Frequenz in unmittelbarer Nähe der Störfrequenz. Hierbei handelt es sich jedoch um eine Steuerung, so daß auftretende Frequenzdriften des Oszillators 61 in Abhängigkeit von Zeit und Temperatur nicht bzw. nur mit großem Aufwand ausgeglichen werden können.If a fault is detected, the integrator is released and takes over the fine control, while the digital / analog converter maintains its output value. If the control loop disengages, then only the input of the PI controller 66 has to be reset to 0 and the oscillator 61 oscillates after a short time at the frequency predetermined by the digital / analog converter 68 . This keeps the frequency in the immediate vicinity of the interference frequency. However, this is a control system, so that frequency drifts of the oscillator 61 which occur as a function of time and temperature cannot be compensated for or only with great effort.

Diese Nachteile werden bei dem Ausführungsbeispiel nach Fig. 7 dadurch vermieden, daß anstelle eines Digital/Analog-Wandlers ein Synthesizer verwendet wird, der mit einem stabilen Referenzoszillator 70 aufgebaut ist. Bei diesem Ausführungsbeispiel steigen jedoch mit größerer Frequenzauflösung die Einschwingzeiten relativ stark an. Der Synthesizer besteht aus einem ersten Frequenzteiler 69, dessen Teilerverhältnis m vom Mikroprozessor steuerbar ist. Die Frequenz des Referenzoszillators 70 wird mit Hilfe eines weiteren Frequenzteilers 71 durch n geteilt. Die Ausgangssignale beider Frequenzteiler 69, 71 werden einem Multiplizierer 72 zugeführt, dessen Ausgang über ein Tiefpaßfilter 73 mit dem unteren Eingang des Umschalters 65 verbunden ist.These disadvantages are avoided in the exemplary embodiment according to FIG. 7 by using a synthesizer which is constructed with a stable reference oscillator 70 instead of a digital / analog converter. In this exemplary embodiment, however, the settling times increase relatively strongly with greater frequency resolution. The synthesizer consists of a first frequency divider 69 , whose divider ratio m can be controlled by the microprocessor. The frequency of the reference oscillator 70 is divided by n with the aid of a further frequency divider 71 . The output signals of both frequency dividers 69 , 71 are fed to a multiplier 72 , the output of which is connected to the lower input of the changeover switch 65 via a low-pass filter 73 .

Im Suchlauf sind der Oszillator 61 und das Tiefpaßfilter 73 in den Synthesizer eingebunden, so daß durch Variieren des Teilerverhältnisses in die Frequenz des Oszillators 61 laufend geändert bzw. voreingestellt wird. Bei erkanntem Störsignal erhält der PI-Regler 66 das Regelsignal nicht mehr aus der Synthesizerschleife, sondern von dem als Phasendiskriminator wirkenden Multiplizierer 62. Die eingestellte Frequenzinformation wird beim Umschalten voll übernommen, da der PI-Regler 66 in diesem Fall als Frequenzspeicher wirkt. Rastet die Regelschleife aus, wird der Eingang des PI-Reglers wieder über den Umschalter 65 mit der Synthesizerschleife verbunden, um den Oszillator 61 wieder auf die vorgegebene Frequenz zu steuern.In the search run, the oscillator 61 and the low-pass filter 73 are integrated in the synthesizer, so that the frequency of the oscillator 61 is continuously changed or preset by varying the divider ratio. When an interference signal is detected, the PI controller 66 no longer receives the control signal from the synthesizer loop, but from the multiplier 62, which acts as a phase discriminator. The set frequency information is fully adopted when switching, since in this case the PI controller 66 acts as a frequency memory. If the control loop disengages, the input of the PI controller is again connected to the synthesizer loop via the changeover switch 65 in order to control the oscillator 61 again at the predetermined frequency.

Die jeweils vorhandene Frequenz des Oszillators 61 kann über einen digitalen Frequenzmesser 74, der den jeweiligen Wert der Frequenz in ein digitales Signal umwandelt, dem Mikroprozessor 51 zugeführt werden. In dem Mikroprozessor 51 ist eine Frequenztabelle 75 abgelegt, die zuvor ermittelte Störfrequenzen in Abhängigkeit von der jeweiligen Empfangsfrequenz enthält. Über den Busanschluß 52 erhält der Mikroprozessor 51 Informationen über die jeweils eingestellte Empfangsfrequenz bzw. die Frequenz des Lokaloszillators, worauf der Mikroprozessor 51 aus der Frequenztabelle 75 die dort zu erwartende Frequenz des Störsignals ausliest und diese über den Digital/Analog-Wandler 68 (Fig. 6) bzw. über den steuerbaren Frequenzteiler 69 zum Setzen des Oszillators 61 ausgibt. The respectively existing frequency of the oscillator 61 can be fed to the microprocessor 51 via a digital frequency meter 74 , which converts the respective value of the frequency into a digital signal. A frequency table 75 is stored in the microprocessor 51 , which contains previously determined interference frequencies as a function of the respective reception frequency. Via the bus connection 52 , the microprocessor 51 receives information about the respectively set reception frequency or the frequency of the local oscillator, whereupon the microprocessor 51 reads the frequency of the interference signal to be expected there from the frequency table 75 and this via the digital / analog converter 68 ( FIG. 6) or via the controllable frequency divider 69 for setting the oscillator 61 .

Fig. 8 stellt zwei Zeitdiagramme dar, wobei das Diagramm a einen angenommenen Verlauf des Nutzsignals ûN(t) gegenüber dem zeitkonstanten Störsignal ûS(t) darstellt. Das Diagramm b zeigt den zeitlichen Verlauf der Frequenz fVCO des Oszillators 61. Zwischen dem Zeitpunkt t0 und t1 befindet sich die Regelung im Suchlauf. Bei der Frequenz fVO,dig erkennt die Einrasterkennung das Störsignal mit der Frequenz fS und schaltet in die analoge Frequenzregelung mit großer Regelbandbreite um. Fig. 8 shows two time diagrams, the diagram being a an assumed during the useful signal U N (t) over the time constant interference signal U s (t). Diagram b shows the time course of the frequency f VCO of the oscillator 61 . Between the time t 0 and t 1 , the control is in the search run. At the frequency f VO, dig , the snap-in detection detects the interference signal with the frequency f S and switches over to the analog frequency control with a large control bandwidth.

Nach Ablauf einer Zeit tu ist die Regelung weitgehend eingeschwungen und es wird die Regelkreisbandbreite über den Schalter 65 auf einen kleineren Wert umgeschaltet. Zum Zeitpunkt t2 ist der Nutzsignalpegel so groß geworden, daß die Einrasterkennung das Störsignal nicht mehr erkennen kann und der Mikroprozessor die Regelung in einen Zustand "digitales Halten" umschaltet. Die Frequenz des Oszillators 61 wird auf den gespeicherten Wert fVCO,dig gezogen. Zum Zeitpunkt t3 kann die Einrasterkennung das Störsignal wieder innerhalb des Nutzsignalspektrums erkennen, so daß das Schaltwerk wieder in den Zustand der analogen Frequenzregelung übergeht.After a time t u , the control has largely settled and the control loop bandwidth is switched to a smaller value via the switch 65 . At time t 2 , the useful signal level has become so large that the snap-in detection can no longer recognize the interference signal and the microprocessor switches the control into a "digital hold" state. The frequency of the oscillator 61 is pulled to the stored value f VCO, dig . At time t 3 , the snap-in detection can recognize the interference signal again within the useful signal spectrum, so that the switching mechanism changes back to the state of the analog frequency control.

Die jeweils vorhandene Frequenz fS des Störsignals ist bei beiden Ausführungsbeispielen (Fig. 6 und 7) entweder aus dem Datenwort des Digital/Analog-Wandlers, dem Teilerwert des Synthesizers oder aus dem Ausgangswert der Frequenzmeßeinrichtung 74 abzulesen. Um dafür zu sorgen, daß sich die Oszillatorfrequenz während des Empfangs eines hohen Nutzsignalspegels nicht weiter als der Fangbereich von der Frequenz des Störsignals entfernt, genügt an sich eine niedrige Auflösung bei der Messung der Frequenz des Störsignals. Da jedoch auch der Einschwingvorgang der Regelung bei bereits im Signalweg liegender Störunterdrückung störend ist, ist es vorteilhaft, dabei eine möglichst feine Frequenzauflösung vorzusehen. In both exemplary embodiments ( FIGS. 6 and 7), the respectively existing frequency f S of the interference signal can either be read from the data word of the digital / analog converter, the divisor value of the synthesizer or from the output value of the frequency measuring device 74 . In order to ensure that the oscillator frequency does not move any further away from the frequency of the interference signal than the catch range during the reception of a high useful signal level, a low resolution in itself is sufficient when measuring the frequency of the interference signal. However, since the settling process of the control is also disturbing when interference suppression is already in the signal path, it is advantageous to provide the frequency resolution that is as fine as possible.

Für beide Ausführungsbeispiele der intelligenten Störfrequenzregelung gilt das in Fig. 9 dargestellte vereinfachte Zustandsdiagramm. Wird das Radio auf einen neuen UKW-Sender abgestimmt (Sendersuchlauf 81), so wird bei 82 zunächst geprüft, ob innerhalb der ZF-Bandbreite um den neu abgestimmten Sender herum bereits früher Störsignale erkannt wurden und in die Tabelle eingetragen sind. Ist dieses nicht der Fall, wird bei 83 ein Suchlauf der PLL-Schaltung gestartet.The simplified state diagram shown in FIG. 9 applies to both exemplary embodiments of the intelligent interference frequency control. If the radio is tuned to a new FM transmitter (station search 81 ), it is first checked at 82 whether interference signals have previously been detected within the IF bandwidth around the newly tuned transmitter and are entered in the table. If this is not the case, a search of the PLL circuit is started at 83 .

Befinden sich jedoch ein oder mehrere entsprechende Störsignale in der Tabelle, ist anhand der eingestellten Lokaloszillatorfrequenz des Radios und der gespeicherten Frequenz des Störsignals deren vermutliche Lage im ZF-Spektrum zu berechnen, worauf der Oszillator 61 bei 84 nacheinander auf die berechneten Frequenzen abgestimmt wird. Daraufhin wird bei 85 geprüft, ob der ZF-Pegel zu groß ist. Falls dieses der Fall ist, beharrt das Schaltwerk in dem Zustand 85, bis der ZF-Pegel kleiner geworden ist. Danach wird bei 86 gefragt, ob die Regelschleife eingerastet bzw. ein Störsignal innerhalb der festgelegten Zeit gefunden worden ist. Ist dieses nicht der Fall, wird bei 87 gefragt, ob weitere Tabelleneinträge existieren. Ist dieses der Fall, werden die Schritte 84, 85 und 86 wiederholt.If, however, there are one or more corresponding interference signals in the table, the presumed position in the IF spectrum must be calculated on the basis of the set local oscillator frequency of the radio and the stored frequency of the interference signal, whereupon the oscillator 61 is tuned at 84 to the calculated frequencies. It is then checked at 85 whether the IF level is too high. If so, the switchgear remains in state 85 until the IF level has decreased. The question is then asked at 86 whether the control loop has engaged or whether an interference signal has been found within the specified time. If this is not the case, 87 is asked whether there are further table entries. If this is the case, steps 84 , 85 and 86 are repeated.

Existieren keine weiteren Tabelleneinträge, wird bei 83 ein analoger PLL-Suchlauf gestartet, bei dem laufend gefragt wird (88), ob ein Störsignal gefunden wurde. Erst wenn dieses der Fall ist, wird die Frequenz des Störsignals bei 89 in die Tabelle eingetragen.If there are no further table entries, an analog PLL search is started at 83, in which the question is continuously asked ( 88 ) whether an interference signal has been found. Only when this is the case is the frequency of the interference signal at 89 entered in the table.

Sowohl nach dem Schritt 89 als auch nach dem Schritt 86 beginnt ein analoges Halten der Oszillatorfrequenz des Störsignals bei 90, worauf bei 91 geprüft wird, ob der ZF-Pegel nicht zu groß ist. Solange dieses zutrifft, wird das Halten der Frequenz fortgesetzt. Trifft dieses jedoch nicht mehr zu, wird bei 92 die Frequenz digital gehalten (t2 bis t3 in Fig. 8b). Bei 93 wird geprüft, ob das digitale Halten bereits länger als eine vorgegebene Zeit Tmax dauert und der ZF-Pegel im zulässigen Bereich ist. Ist diese Bedingung nicht erfüllt, wird bei 91 nochmals gefragt, ob der ZF-Pegel nicht zu groß ist und ob der Regelkreis eingerastet ist. Ist jedoch die Bedingung erfüllt, wird bei 83 ein neuer analoger Suchlauf gestartet.Both after step 89 and after step 86 , an analog holding of the oscillator frequency of the interference signal begins at 90 , whereupon it is checked at 91 whether the IF level is not too high. As long as this is the case, the frequency will continue to be held. However, if this no longer applies, the frequency is held digitally at 92 (t 2 to t 3 in FIG. 8b). At 93 it is checked whether the digital hold has already lasted longer than a predetermined time T max and the IF level is in the permissible range. If this condition is not fulfilled, the question is asked again at 91 whether the IF level is not too high and whether the control loop is engaged. However, if the condition is met, a new analog search is started at 83 .

Mit der intelligenten Störfrequenzregelung kann auch verhindert werden, daß die Regelung fälschlicherweise beispielsweise auf einen momentan unmodulierten Träger oder dessen Stereohilfsträger einrastet. Da beim Suchlauf die aktuelle Frequenz des Oszillators der intelligenten Störfrequenzregelung immer bekannt ist, kann diese beispielsweise bestimmte Frequenzbereiche dadurch ausblenden, daß der Suchlauf der Störfrequenzregelung bei bestimmten Frequenzen nicht angehalten wird oder diese Bereiche übersprungen werden.With the intelligent interference frequency control, too prevent the scheme from being erroneously for example on a currently unmodulated carrier or whose stereo subcarrier snaps into place. Because the search current frequency of the oscillator of the intelligent Interference frequency control is always known, this can for example certain frequency ranges hide that the search of the interference frequency control at certain frequencies is not stopped or this Areas to be skipped.

Claims (16)

1. Schaltungsanordnung zur Unterdrückung schmalbandiger Störsignale beim Empfang von frequenzmodulierten Signalen, insbesondere in einem Autoradio, dadurch gekennzeichnet, daß ein Kompensationssignal mit der Frequenz des jeweils im Zwischenfrequenzsignal enthaltenen Störsignals erzeugt wird, welches mit einer derartigen Amplitude und Phasenlage zum Zwischenfrequenzsignal addiert wird, daß das im Zwischenfrequenzsignal enthaltene Störsignal unterdrückt wird.1. Circuit arrangement for suppressing narrow-band interference signals when receiving frequency-modulated signals, especially in a car radio, characterized in that a compensation signal is generated with the frequency of the interference signal contained in the intermediate frequency signal, which is added to the intermediate frequency signal with such an amplitude and phase position that the interference signal contained in the intermediate frequency signal is suppressed. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Störsignal mit im wesentlichen konstanter Amplitude von einem steuerbaren Oszillator (33), der Teil einer Phasenregelschleife (4) ist, erzeugt wird.2. Circuit arrangement according to claim 1, characterized in that the interference signal with a substantially constant amplitude from a controllable oscillator ( 33 ), which is part of a phase locked loop ( 4 ), is generated. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das vom Oszillator erzeugte Signal über ein steuerbares Übertragungsglied (6) einem Addierer (2) für das Zwischenfrequenzsignal zuführbar ist und daß das steuerbare Übertragungsglied (6) in Abhängigkeit vom Ausgangssignal des Addierers (2) gesteuert wird. 3. Circuit arrangement according to claim 2, characterized in that the signal generated by the oscillator via a controllable transmission element ( 6 ) an adder ( 2 ) for the intermediate frequency signal can be fed and that the controllable transmission element ( 6 ) in dependence on the output signal of the adder ( 2 ) is controlled. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Ausgangssignal des steuerbaren Oszillators (33) und das Ausgangssignal des Addierers (2) einem Multiplizierer (7) zuführbar sind, dessen Ausgang über einen Integralregler (8) mit einem Steuereingang des steuerbaren Übertragungsgliedes (6) verbunden ist.4. Circuit arrangement according to claim 3, characterized in that the output signal of the controllable oscillator ( 33 ) and the output signal of the adder ( 2 ) can be fed to a multiplier ( 7 ), the output of which via an integral controller ( 8 ) with a control input of the controllable transmission element ( 6 ) is connected. 5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß ferner ein Regelkreis (11 bis 16) für die Phasenlage des Kompensationssignals vorgesehen ist.5. Circuit arrangement according to claim 3, characterized in that a control circuit ( 11 to 16 ) is further provided for the phase position of the compensation signal. 6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Kompensationssignal aus zwei Komponenten gebildet wird, die vorzugsweise eine Phasendifferenz π/2 aufweisen, und daß über die Amplituden der Komponenten die Phase und die Amplitude des Kompensationssignals geregelt werden.6. Circuit arrangement according to claim 1, characterized characterized in that the compensation signal consists of two Components is formed, which is preferably a Have phase difference π / 2, and that on the amplitudes of the components the phase and the amplitude of the Compensation signal are regulated. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß von einem steuerbaren Oszillator (33) mit einem Phasenregelkreis ein Signal mit der Frequenz des Störsignals im Zwischenfrequenzsignal erzeugt wird, daß das Ausgangssignal des steuerbaren Oszillators (33) über ein Phasendrehglied (5) einem ersten Multiplizierer (21) und direkt einem zweiten Multiplizierer (22) zuführbar ist, deren Ausgänge über einen Addierer (23) mit dem Addierer (2) für das Zwischenfrequenzsignal verbunden sind und daß das Ausgangssignal des Addierers (2) für das Zwischenfrequenzsignal über je einen Eingang je eines weiteren Multiplizierers (24, 25) und über je einen Integralregler (26, 27) dem ersten und dem zweiten Multiplizierer (21, 22) zuführbar sind, wobei das bezüglich der Phase gedrehte und das bezüglich der Phase nicht gedrehte Ausgangssignal des steuerbaren Oszillators (33) weiteren Eingängen der weiteren Multiplizierer (24, 25) zuführbar sind.7. Circuit arrangement according to claim 6, characterized in that a signal with the frequency of the interference signal in the intermediate frequency signal is generated by a controllable oscillator ( 33 ) with a phase locked loop that the output signal of the controllable oscillator ( 33 ) via a phase shifter ( 5 ) a first Multiplier ( 21 ) and directly to a second multiplier ( 22 ) can be fed, the outputs of which are connected via an adder ( 23 ) to the adder ( 2 ) for the intermediate frequency signal and that the output signal of the adder ( 2 ) for the intermediate frequency signal has one input each A further multiplier ( 24 , 25 ) and an integral controller ( 26 , 27 ) each can be fed to the first and second multipliers ( 21 , 22 ), the output signal of the controllable oscillator which is rotated in phase and not rotated in phase ( 33 ) further inputs of the further multipliers ( 24 , 25 ) can be fed. 8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung des Kompensationssignals ein steuerbarer Oszillator (33) vorgesehen ist, der Teil einer Frequenz und Phasenregelschleife (36, 37, 38) ist, welcher ein begrenztes Zwischenfrequenzsignal zuführbar ist und welche den steuerbaren Oszillator (33) auf die Frequenz fS des Störsignals regelt.8. Circuit arrangement according to claim 1, characterized in that a controllable oscillator ( 33 ) is provided for generating the compensation signal, which is part of a frequency and phase-locked loop ( 36 , 37 , 38 ) which can be supplied with a limited intermediate frequency signal and which is the controllable oscillator ( 33 ) regulates the frequency f S of the interference signal. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Frequenzregelschleife einen Regler (8) mit mindestens einem Integralanteil enthält und daß eine schaltbare Gegenkopplung über eine Schwellwertschaltung (40) vorgesehen ist, die in Abhängigkeit vom Ausgangssignal einer Einrasterkennungsschaltung (42 bis 45) wirksam oder unwirksam ist.9. Circuit arrangement according to claim 8, characterized in that the frequency control loop contains a controller ( 8 ) with at least one integral component and that a switchable negative feedback is provided via a threshold circuit ( 40 ), which is effective as a function of the output signal of a snap-in detection circuit ( 42 to 45 ) or is ineffective. 10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Einrasterkennungsschaltung einen Multiplizierer (42) enthält, welcher einerseits das begrenzte Zwischenfrequenzsignal und andererseits das um eine viertel Periode gedrehte Ausgangssignal des steuerbaren Oszillators (33) zuführbar ist, und daß das Ausgangssignal des Multiplizierers (42) über ein Tiefpaßfilter (43) und eine Schwellwertschaltung (44) der Frequenzregelschleife zuführbar ist.10. Circuit arrangement according to claim 9, characterized in that the snap-in detection circuit contains a multiplier ( 42 ) which on the one hand the limited intermediate frequency signal and on the other hand the output signal of the controllable oscillator ( 33 ) rotated by a quarter period can be supplied, and in that the output signal of the multiplier ( 42 ) via a low-pass filter ( 43 ) and a threshold circuit ( 44 ) can be fed to the frequency control loop. 11. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß zur Erzeugung der Umsetzfrequenz aus der Frequenz des steuerbaren Oszillators (33) ein Synthesizer (102 bis 115) vorgesehen ist, der auf einer quarzstabilen Referenzfrequenz durch in Abhängigkeit von der Frequenz des Oszillators (33) steuerbare Frequenzteilung die Umsetzfrequenz (fS+f0) erzeugt. 11. Circuit arrangement according to claim 9, characterized in that for generating the conversion frequency from the frequency of the controllable oscillator ( 33 ) a synthesizer ( 102 to 115 ) is provided, which is based on a quartz-stable reference frequency as a function of the frequency of the oscillator ( 33 ) controllable frequency division generates the conversion frequency (f S + f 0 ). 12. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der steuerbare Oszillator (61) von einem Mikroprozessor (51) auf jeweils eine von mehreren in einer Frequenztabelle (75) abgelegte Frequenzen setzbar ist, daß der Mikroprozessor (51) eine Umschaltung zwischen Suchlauf und Regelbetrieb vornimmt und daß dem Mikroprozessor (51) das Ausgangssignal einer Einrasterkennung (56 bis 59) zuführbar ist.12. Circuit arrangement according to claim 8, characterized in that the controllable oscillator ( 61 ) from a microprocessor ( 51 ) to one of several in a frequency table ( 75 ) stored frequencies is settable that the microprocessor ( 51 ) a switch between seek and Control operation and that the microprocessor ( 51 ), the output signal of a snap detection ( 56 to 59 ) can be fed. 13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß in der Frequenztabelle (75) die zuvor ermittelten Frequenzen von Störsignalen abgelegt sind und daß in Abhängigkeit von der Abstimmung des Radios jeweils eine oder mehrere in den jeweiligen Empfangsbereich fallende Frequenzen von Störsignalen aus der Tabelle (75) auslesbar sind.13. Circuit arrangement according to claim 12, characterized in that the previously determined frequencies of interference signals are stored in the frequency table ( 75 ) and that, depending on the tuning of the radio, one or more frequencies of interference signals falling in the respective reception range from the table ( 75 ) can be read out. 14. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der steuerbare Oszillator (61) vom Mikroprozessor (51) mittels eines Digital/Analog-Wandlers (68) auf die jeweilige Frequenz setzbar ist, wobei der Ausgang des Digital/Analog-Wandlers (68) mit einer Regelschleife (62 bis 66) des steuerbaren Oszillators (61) verbunden ist.14. Circuit arrangement according to claim 12, characterized in that the controllable oscillator ( 61 ) from the microprocessor ( 51 ) by means of a digital / analog converter ( 68 ) can be set to the respective frequency, the output of the digital / analog converter ( 68 ) is connected to a control loop ( 62 to 66 ) of the controllable oscillator ( 61 ). 15. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der steuerbare Oszillator (61) vom Mikroprozessor (51) mittels eines Synthesizers (69 bis 73) auf die jeweilige Frequenz setzbar ist, wobei der Ausgang des Synthesizers anstelle eines Schleifenfilters (63, 64) mit dem Eingang des Reglers (66) verbindbar ist.15. Circuit arrangement according to claim 12, characterized in that the controllable oscillator ( 61 ) from the microprocessor ( 51 ) by means of a synthesizer ( 69 to 73 ) can be set to the respective frequency, the output of the synthesizer instead of a loop filter ( 63 , 64 ) can be connected to the input of the controller ( 66 ). 16. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Pegel des Zwischenfrequenzsignals dem Mikroprozessor (51) zuführbar ist.16. Circuit arrangement according to claim 12, characterized in that the level of the intermediate frequency signal to the microprocessor ( 51 ) can be supplied.
DE19924220296 1992-06-20 1992-06-20 Circuit arrangement for the suppression of narrowband interference signals Expired - Fee Related DE4220296B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924220296 DE4220296B4 (en) 1992-06-20 1992-06-20 Circuit arrangement for the suppression of narrowband interference signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924220296 DE4220296B4 (en) 1992-06-20 1992-06-20 Circuit arrangement for the suppression of narrowband interference signals

Publications (2)

Publication Number Publication Date
DE4220296A1 true DE4220296A1 (en) 1993-12-23
DE4220296B4 DE4220296B4 (en) 2004-06-03

Family

ID=6461497

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924220296 Expired - Fee Related DE4220296B4 (en) 1992-06-20 1992-06-20 Circuit arrangement for the suppression of narrowband interference signals

Country Status (1)

Country Link
DE (1) DE4220296B4 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025436A1 (en) * 1998-10-27 2000-05-04 Bae Systems Canada Inc. A narrowband interference canceller for a direct-sequence spread-spectrum communications system
US6215812B1 (en) 1999-01-28 2001-04-10 Bae Systems Canada Inc. Interference canceller for the protection of direct-sequence spread-spectrum communications from high-power narrowband interference
EP1158676A2 (en) * 2000-05-25 2001-11-28 Sony Corporation Interference reducing circuit and television broadcasting receiver
DE10221990A1 (en) * 2002-05-17 2003-12-04 Audi Ag Circuit for reducing noise caused by at least one data bus signal in auto radios with bus connections, has subtraction device for subtracting at least one data bus signal from antenna signal
GB2538226A (en) * 2015-04-20 2016-11-16 Robert Connor Frank Active noise filter

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10757485B2 (en) 2017-08-25 2020-08-25 Honda Motor Co., Ltd. System and method for synchronized vehicle sensor data acquisition processing using vehicular communication
US11163317B2 (en) 2018-07-31 2021-11-02 Honda Motor Co., Ltd. System and method for shared autonomy through cooperative sensing
US11181929B2 (en) 2018-07-31 2021-11-23 Honda Motor Co., Ltd. System and method for shared autonomy through cooperative sensing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320535A (en) * 1979-10-03 1982-03-16 Bell Telephone Laboratories, Incorporated Adaptive interference suppression arrangement
DE3278542D1 (en) * 1982-06-15 1988-06-30 Selenia Ind Elettroniche System for the cancellation of intentional disturbance applied to a monopulse phased array radar
DE3840999A1 (en) * 1988-12-06 1990-06-07 Blaupunkt Werke Gmbh CIRCUIT ARRANGEMENT FOR SUPPRESSING NARROW-BAND INTERFERENCE SIGNALS

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025436A1 (en) * 1998-10-27 2000-05-04 Bae Systems Canada Inc. A narrowband interference canceller for a direct-sequence spread-spectrum communications system
US6215812B1 (en) 1999-01-28 2001-04-10 Bae Systems Canada Inc. Interference canceller for the protection of direct-sequence spread-spectrum communications from high-power narrowband interference
EP1158676A2 (en) * 2000-05-25 2001-11-28 Sony Corporation Interference reducing circuit and television broadcasting receiver
EP1158676A3 (en) * 2000-05-25 2003-12-10 Sony Corporation Interference reducing circuit and television broadcasting receiver
DE10221990A1 (en) * 2002-05-17 2003-12-04 Audi Ag Circuit for reducing noise caused by at least one data bus signal in auto radios with bus connections, has subtraction device for subtracting at least one data bus signal from antenna signal
DE10221990B4 (en) * 2002-05-17 2006-10-12 Audi Ag Reduction of noise on car radios with bus connections
GB2538226A (en) * 2015-04-20 2016-11-16 Robert Connor Frank Active noise filter
GB2538226B (en) * 2015-04-20 2021-08-04 Robert Connor Frank Active noise filter

Also Published As

Publication number Publication date
DE4220296B4 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
DE19954255B4 (en) Phase Lock Loop and related procedure
DE2902680C2 (en) Band pass filter circuit
DE3723778A1 (en) CIRCUIT FOR THE AUTOMATIC SETTING OF TIME CONSTANTS FOR A FILTER CIRCUIT
DE60022159T2 (en) Transmitter with closed feedback for modulation
EP1433249A2 (en) Compensating method for a pll circuit that functions according to the two-point principle, and pll circuit provided with a compensating device
DE4200816A1 (en) FREQUENCY AND PHASE MODULATOR FOR DIGITAL MODULATORS OR DIGITAL TRANSMISSION, IN PARTICULAR FOR RADIO TRANSMISSION
DE4220228B4 (en) Circuit arrangement for the suppression of narrowband interference signals
DE4220296B4 (en) Circuit arrangement for the suppression of narrowband interference signals
DE3202733C2 (en)
DE2442985C2 (en)
DE102004050411B4 (en) Modulator with controlled transmission bandwidth and corresponding method for controlling the transmission bandwidth
DE2943510C2 (en) Phase-controlled high frequency oscillator
DE3046540A1 (en) PHASE CONTROL CIRCUIT
DE2913172B2 (en) Receiver for high-frequency electromagnetic oscillations with frequency readjustment
DE3208480C2 (en)
EP0076981B1 (en) Pilot signal demodulator for stereo television reception
DE69827922T2 (en) Filter for a mobile phone
EP0342740B1 (en) Circuit arrangement for the synchronisation of a frequency controlled oscillator
DE2910892A1 (en) CIRCUIT ARRANGEMENT FOR CONVERTING ANALOGUE TO DIGITAL INFORMATION
EP1093219B1 (en) Circuit to demodulate an intermediate frequency video signal
DE3015484A1 (en) METHOD FOR FREQUENCY STABILIZING A HIGH FREQUENCY VIBRATING OSCILLATOR
DE2801525A1 (en) ANGLE MODULABLE OSCILLATOR
EP0957635B1 (en) Filtering circuit
DE2849447C2 (en)
DE2912710B2 (en) Tuning circuit for a receiver, the tuning position of which is determined by the reading of a counter

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee