DE4219172A1

DE4219172A1 - Data transfer circuit between data processing and transmission systems - handles data in two separate data memories with higher order address provided by common unit and lower order by separate units

Info

Publication number: DE4219172A1
Application number: DE19924219172
Authority: DE
Inventors: Christian Ehmer
Original assignee: Wincor Nixdorf International GmbH
Current assignee: Wincor Nixdorf International GmbH
Priority date: 1992-06-11
Filing date: 1992-06-11
Publication date: 1993-02-11

Abstract

A bus system (BUS) handles data transfers between different data processors. The data is transmitted in bursts consisting of words. The circuit used has a pair of data banks (DB1,DB), with each location handling words. A common address unit (AX) is used for the higher value address locations, while the lower values are handled by separate addresses (A1,A2) relating to the two data banks. The addressing units are in the form of binary counters. Transfer takes place with write enable (WE) and output enable (OE) signals. ADVANTAGE - High transfer handling rates at economical cost.

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Daten transfer zwischen einem mit einem Systemtakt arbeitenden Datenverarbeitungssystem und einem Datenübertragungssy stem, auf dem Daten in Blöcken einer Länge von wenigstens einem Wort übertragbar sind.The invention relates to a circuit arrangement for data transfer between a person working with a system clock Data processing system and a data transfer system stem on which data in blocks of at least length are transferable to a word.

In modernen Datenverarbeitungsanlagen kommt es darauf an, daß die Verarbeitungszeiten sehr kurz sind. Eine Datenver arbeitungsanlage besteht aus mehreren Datenverarbeitungs systemen, die über ein Datenübertragungssystem miteinander verbunden sind. Je schneller nun Daten zwischen den ein zelnen Datenverarbeitungssystemen ausgetauscht werden kön nen, umso schneller wird die Verarbeitungsgeschwindigkeit der gesamten Datenverarbeitungsanlage. Es werden deshalb besonders schnelle Schnittstellen zwischen den Datenverar beitungssystemen und dem Datenübertragungssystem verwen det. Die zu übertragenden Daten können in Blöcke von meh reren Worten zusammengefaßt werden. Dabei entspricht die Wortbreite im allgemeinen der vom Datenübertragungssystem verarbeitbaren Wortbreite, z. B. 16 oder 32 Bit. Die zu einem Block gehörigen Worte werden in möglichst kurzen Zeitabständen zueinander dem Datenübertragungssystem zuge führt oder entnommen. Diese Zeitabstände zueinander lassen sich durch Verwendung von mehreren parallelen Datenbänken an den Schnittstellen zwischen Datenverarbeitungssystem und Datenübertragungssystem verringern. Die Zeit zwischen der Übertragung zweier Worte ist dann maßgeblich durch die Technologie der verwendeten Datenbänke bestimmt. Datenbän ke sich Speicher, deren Speicherplätze meist Wortbreite aufweisen und einzeln adressierbar sind. Durch die verwen dete Technologie einer Datenbank sind dann die Zeiten be stimmt, die vergehen, bis eine an die Datenbank angelegte Adresse in der Datenbank gültig adressiert ist und bis Da ten aus dem adressierten Speicherplatz gelesen oder einge schrieben sind. Zum Vergleich: mit einer DRAN-Speicher technologie für die Datenbank erreicht man eine Zugriffs zeit zu einem Speicherplatz von ca. 60 nsec und bei Ver wendung der SRAM-Speichertechnologie wird eine Speicher platzzugriffszeit von ca. 15 nsec erreicht.In modern data processing systems, it is important that the processing times are very short. A data ver workstation consists of several data processing systems systems that communicate with one another via a data transmission system are connected. The faster data between the one now individual data processing systems can be exchanged the faster the processing speed becomes the entire data processing system. Therefore it will particularly fast interfaces between the data processing processing systems and the data transmission system det. The data to be transferred can be divided into blocks of several are summarized. The corresponds to Word length in general that of the data transmission system processable word width, e.g. B. 16 or 32 bits. The too Words belonging to a block are expressed in the shortest possible Intervals between the data transmission system leads or removed. Leave these intervals between each other by using multiple parallel databases at the interfaces between the data processing system and reduce data transmission system. The time between the transfer of two words is then decisive by the Technology of the databases used determines. Databases ke itself memory, the storage spaces mostly word length have and are individually addressable. By using The technology of a database is then the time true that pass until one is added to the database Address in the database is validly addressed and up to Da read or switched on from the addressed memory location are written. For comparison: with a DRAN memory technology for the database is accessed time to a storage space of approx. 60 nsec and with Ver application of SRAM memory technology becomes a memory space access time of approx. 15 nsec reached.

Bei bekannten Schnittstellen zwischen Datenübertragungssy stemen und Datenverarbeitungssystemen werden Datenbänke mit einer Technologie verwendet, die den jeweiligen Erfor dernissen angepaßt sind. Die Datenbänke werden dabei ge meinsam von einer Adressiereinrichtung adressiert. Die Adressiereinrichtung legt eine Adresse an sämtliche Daten banken an, wartet die nötige Zeit, bis der Speicherplatz innerhalb einer Datenbank gültig adressiert ist und gibt dann den adressierten Speicherplatz dieser Datenbank zum Datentransfer frei. Mit Beendigung des Datentransfers legt die Adressiereinrichtung eine weitere Adresse an sämtliche Datenbanken an. Ist diese Adressierung gültig von einer Datenbank übernommen, dann wird deren Speicherplatz zum Datentransfer freigegeben. Dieser Vorgang wiederholt sich, bis sämtliche Worte eines Blocks übertragen sind. Die be schriebene Vorgehensweise ist als sogenannter "Burst" be kannt. Um die zugehörige Burstrate und damit die Übertra gungsgeschwindigkeit zu erhöhen, wird ständig die Techno logie der Datenbänke verbessert. Diese verbesserte Techno logie ist gegenüber der jeweils älteren Technologie meist teurer.With known interfaces between data transmission systems systems and data processing systems become databases used with a technology that meets the respective requirements are adapted. The databases are ge addressed jointly by an addressing device. The Addressing device puts an address on all data banks, waits for the necessary time until the storage space is and is validly addressed within a database then the addressed storage space of this database Data transfer free. When the data transfer ends the addressing device a further address to all Databases. Is this addressing valid from one Database, then its storage space becomes Data transfer released. This process is repeated until all the words in a block have been transferred. The be The procedure described is a so-called "burst" knows. To the associated burst rate and thus the transfer Techno is constantly increasing Improved database logic. This improved techno Compared to the older technology, logic is mostly expensive.

Der vorliegenden Erfindung liegt deshalb die Aufgabe zu grunde, den Datentransfer zwischen einem Datenverarbei tungssystem und einem Datenübertragungssystem ohne Verän derung der Technologie der verwendeten Datenbänke auf ko stengünstige Weise zu beschleunigen. The present invention therefore has the object reasons, the data transfer between a data processing system and a data transmission system without changes change the technology of the databases used to ko most affordable way to speed up.

Diese Aufgabe wird erfindungsgemäß durch die im Patentan spruch 1 angegebenen Merkmale gelöst.This object is achieved by the in the patent claim 1 specified features solved.

Die erfindungsgemäße Schaltungsanordnung ermöglicht einen ineinander verzahnten Betrieb der Datenbänke. Während ein Speicherplatz einer Datenbank mit Hilfe der dieser Daten bank zugeordneten Adressiereinrichtung adressiert wird, kann ein Speicherplatz einer anderen Datenbank mit einer anderen, von der dieser anderen Datenbank zugeordneten Adressiereinrichtung angesprochener Speicherplatz einen Datentransfer durchführen. Die Steuereinrichtung gibt jeweils den Befehl zum Datentransfer an eine Datenbank, wenn ein Speicherplatz dieser Datenbank gültig adressiert ist. Durch das Abrücken von der üblichen Schaltungsanord nung mit einer Adressiereinrichtung für sämtliche Daten bänke werden Zeitverluste kompensiert, die durch die War tezeiten entstehen, die vom Anlegen einer Adresse an eine Datenbank bis zum tatsächlichen Zugriff auf einen Spei cherplatz dieser Adresse innerhalb der Datenbank entste hen. Es kann deshalb bei Verwendung der erfindungsgemäßen Schaltungsanordnung und gleichen Zeitanforderungen an die Schnelligkeit des Datentransfers zwischen Datenverarbei tungssystem und Datenübertragungssystem eine Technologie für die Datenbänke verwendet werden, die vergleichsweise längere Zugriffszeiten auf ihre Speicherplätze aufweist und dennoch können die geforderten Übertragungsgeschwin digkeiten erfüllt werden. Dies führt zu einer erheblichen Kosteneinsparung.The circuit arrangement according to the invention enables one interlocking operation of the databases. During a Storage space of a database with the help of this data addressing device assigned to the bank is addressed, can a storage space of another database with a other, from that associated with that other database Addressing device addressed storage space Carry out data transfer. The control device gives the command for data transfer to a database, if a memory location of this database is validly addressed is. By moving away from the usual circuit arrangement with an addressing device for all data banks are compensated for loss of time caused by the war Times arise from the creation of an address to a Database up to the actual access to a memory location of this address within the database hen. It can therefore be used when using the invention Circuit arrangement and same time requirements for the Speed of data transfer between data processing system and data transmission system a technology for the databases that are used comparatively has longer access times to their storage locations and yet the required transmission speed skills are met. This leads to a significant one Cost saving.

In Unteransprüchen sind Ausgestaltungen und Weiterbildun gen der Erfindung angegeben. Im folgenden wird ein Bei spiel der Erfindung anhand der Zeichnung näher erläutert. Dabei zeigen Refinements and further training are in the subclaims indicated against the invention. The following is a case game of the invention explained in more detail with reference to the drawing. Show

Fig. 1 eine Schaltungsanordnung bestehend aus Steuerein richtung, Adressiereinrichtung und Datenbänken gemäß der Erfindung, Fig. 1 shows a circuit arrangement direction consisting of Steuerein, addressing and data bases according to the invention,

Fig. 2 ein Impulsdiagramm des Datentransfers und Fig. 2 is a timing diagram of the data transfer and

Fig. 3 ein Impulsdiagramm von aus einem Grundtakt abge leiteten Übergabe- bzw. Übernahmebefehlen. Fig. 3 is a timing diagram of derived from a basic clock transfer or takeover commands.

Fig. 1 zeigt ein Blockschaltbild einer Schaltungsanord nung zum Datentransfer zwischen einem Datenverarbeitungs system und einem Datenübertragungssystem BUS. Dieses Da tenübertragungssystem BUS dient der Verbindung mehrerer Datenverarbeitungssysteme. Auf dem Datenübertragungssystem BUS werden Daten in Form von Bursts übertragen. Ein Burst besteht dabei aus einer Anzahl von Worten. Jedes Wort hat eine Breite von einigen Bits. Die Schaltungsanordnung zum Datentransfer erzeugt die Bursts oder nimmt Bursts auf. Fig. 1 shows a block diagram of a circuit arrangement for data transfer between a data processing system and a data transmission system BUS. This data transmission system BUS is used to connect several data processing systems. Data in the form of bursts are transmitted on the data transmission system BUS. A burst consists of a number of words. Each word is a few bits wide. The circuit arrangement for data transfer generates the bursts or takes bursts.

Die Schaltungsanordnung verfügt über eine erste Datenbank DB1 und eine zweite Datenbank DB2. Die Datenbänke DB1, DB2 sind durch elektronische Speicher realisiert, deren Spei cherplätze Wortbreite aufweisen und einzeln adressierbar sind. Die Adressierung der höherwertigen Adreßbestandteile erfolgt über eine für beide Datenbänke DB1, DB2 gemeinsame Adressiereinrichtung AX. Die niederwertigen Adreßbestand teile werden für jede Datenbank DB1, DB2 getrennt bereit gestellt. Eine erste Adressiereinrichtung A1 erzeugt die niederwertigen Adreßbestandteile für die erste Datenbank DB1 und eine zweite Adressiereinrichtung A2 erzeugt die niederwertigen Adreßbestandteile für die zweite Datenbank DB2. Eine Steuerung C erzeugt aus einem Grundtakt GT einen Systemtakt ST und Übergabebefehle OE sowie Übernahmebefeh le WE. Die Übergabe- bzw. Übernahmebefehle OE, WE werden für jede Datenbank DB1, DB2 getrennt bereitgestellt. Er hält eine Datenbank DB1, DB2 einen Übergabebefehl OE1, OE2, dann übergibt sie Daten aus dem aktuell adressierten Speicherplatz an das Datenübertragungssystem BUS. Erhält eine Datenbank DB1, DB2 einen Übernahmebefehl WE1, WE2, dann übernimmt sie Daten vom Datenübertragungssystem BUS in den aktuell adressierten Speicherplatz.The circuit arrangement has a first database DB 1 and a second database DB 2 . The databases DB 1 , DB 2 are implemented by electronic memories, the memory locations of which are word-wide and can be individually addressed. The higher-value address components are addressed via an addressing device AX common to both data banks DB 1 , DB 2 . The low-value address parts are provided separately for each database DB 1 , DB 2 . A first addressing device A 1 generates the low-value address components for the first database DB 1 and a second addressing device A 2 generates the low-value address components for the second database DB 2 . A controller C generates a system clock ST and transfer commands OE and takeover commands WE from a basic clock GT. The handover or takeover commands OE, WE are provided separately for each database DB 1 , DB 2 . It holds a database DB 1 , DB 2, a transfer command OE 1 , OE 2 , then it transfers data from the currently addressed memory location to the data transmission system BUS. If a database DB 1 , DB 2 receives a takeover command WE 1 , WE 2 , then it takes over data from the data transmission system BUS into the currently addressed memory location.

Im Impulsdiagramm der Fig. 2 sind die Zeitzusammenhänge zwischen Datenübergabe bzw. Datenübernahme und der Adres sierung der beteiligten Speicherplätze dargestellt. In der ersten Zeile ist der Signalverlauf der ersten Adressier einrichtung A1 dargestellt, in der zweiten Zeile ist der Signalverlauf der zweiten Adressiereinrichtung A2 darge stellt, in der dritten Zeile ist der Signalverlauf des Übernahme- bzw. Übergabesignals der ersten Datenbank DB1 dargestellt und in der vierten Zeile ist der Signalverlauf des Übernahme- bzw. Übergabesignals für die zweite Daten bank DB2 dargestellt. Das Impulsdiagramm erstreckt sich über die Zeitpunkte B1 bis B7. Zum Zeitpunkt B1 legt die erste Adressiereinrichtung A1 eine Adresse an die erste Datenbank DB1 an. An die zweite Datenbank DB2 wird zum Zeitpunkt B2 von der zweiten Adressiereinrichtung A2 eine Adresse angelegt. Zum Zeitpunkt B3 ist die an die erste Datenbank DB1 angelegte Adresse gültig. Die Steuerung C gibt durch eine positive Flanke einen Übernahmebefehl WE1 an die erste Datenbank DB1. Mit erfolgter Übernahme legt die erste Adressiereinrichtung A1 eine weitere Adresse an die erste Datenbank DB1 an. Zum Zeitpunkt B4 ist die an der zweiten Datenbank DB2 anliegende Adresse gültig. Die Steuerung C gibt durch eine positive Taktflanke den Über nahmebefehl WE2 an die zweite Datenbank DB2. Anschließend wird durch die zweite Adressiereinrichtung A2 eine neue Adresse an die zweite Datenbank DB2 angelegt. Zum Zeit punkt B5 ist die zum Zeitpunkt B3 an die erste Datenbank angelegte Adresse gültig. Die Steuerung C übermittelt an die erste Datenbank wiederum einen Übernahmebefehl WE1. Anschließend wird wieder eine neue Adresse an die erste Datenbank DB1 gelegt, die zum Zeitpunkt B7 gültig ist. Zu diesem Zeitpunkt B7 werden wiederum Daten aus dem Daten übertragungssystem BUS in die erste Datenbank DB1 übernom men. Zum Zeitpunkt B6 ist die zum Zeitpunkt B4 an die zweite Datenbank DB2 angelegte Adresse gültig und wird durch einen Übernahmebefehl WE2 übernommen. Anschließend wird durch die zweite Adressiereinrichtung A2 wieder eine neue Adresse an die zweite Datenbank DB2 gelegt. Dieser Vorgang wird solange wiederholt, bis ein ganzer Burst, be stehend aus sieben Worten transferiert ist. Sollen Daten aus den Datenbänken DB1, DB2 zum Datenübertragungssystem transferiert werden, dann werden Übergabebefehle OE1, OE2 entsprechend der oben für die Übernahmebefehle WE1, WE2 beschriebenen Weise von der Steuerung C an die Datenbanken DB1, DB2 gelegt.In the timing chart of Fig. 2, the time relationship between data transfer and data transfer and the Adres are tion of the memory locations involved shown. The signal line of the first addressing device A 1 is shown in the first line, the signal line of the second addressing device A 2 is shown in the second line, the signal line of the takeover or transfer signal of the first database DB 1 is shown in the third line and The fourth line shows the signal curve of the takeover or transfer signal for the second database DB 2 . The pulse diagram extends over the times B 1 to B 7 . At time B 1 1 sets the first addressing A to an address of the first database DB. 1 An address is applied to the second database DB 2 at the time B 2 by the second addressing device A 2 . At time B 3 , the address created in the first database DB 1 is valid. The controller C issues a takeover command WE 1 to the first database DB 1 by means of a positive edge. When the transfer has taken place, the first addressing device A 1 creates a further address in the first database DB 1 . At time B 4 , the address present in the second database DB 2 is valid. The controller C issues the takeover command WE 2 to the second database DB 2 by means of a positive clock edge. The second addressing device A 2 then creates a new address in the second database DB 2 . At time B 5 , the address created at time B 3 in the first database is valid. The controller C in turn transmits a takeover command WE 1 to the first database. A new address is then placed in the first database DB 1 , which is valid at time B 7 . At this point in time B 7 , data from the data transmission system BUS are in turn transferred to the first database DB 1 . At time B 6 , the address created at time B 4 in the second database DB 2 is valid and is accepted by a takeover command WE 2 . The second addressing device A 2 then places a new address in the second database DB 2 . This process is repeated until an entire burst consisting of seven words has been transferred. If data from the databases DB 1 , DB 2 are to be transferred to the data transmission system, then transfer commands OE 1 , OE 2 are sent from the control C to the databases DB 1 , DB 2 in accordance with the manner described above for the transfer commands WE 1 , WE 2 .

Die Adressiereinrichtungen A1, A2 sind durch Zähler reali siert, deren Zählerstände von Taktflanken eines Grundtak tes GT erhöht oder erniedrigt werden. Auch der Systemtakt ST wird aus dem, dem Datenverarbeitungssystem zur Verfü gung gestellten Grundtakt GT abgeleitet. Bedingt durch Laufzeiten entsteht bei der Ableitung eines Taktes in einen anderen Takt oder einer Denerierung von Übergabe bzw. Übernahmebefehlen OE, WE mit Hilfe eines Taktes ein Zeitversatz Z (siehe Fig. 3). Es ist deshalb vorteilhaft, die Übergabe- bzw. Übernahmebefehle OE, WE direkt vom Grundtakt GT abzuleiten, da dann ein Zeitversatz Z zwi schen dem Steuertakt ST und den Übergabe- bzw. Übernahme befehlen OE, WE nicht entsteht. Dies hat zur Folge, daß unmittelbar bei Gültigkeit der Adressen A in den Datenban ken DB1, DB2 der entsprechende Übergabe- bzw. Übernahmebe fehl WE, OE ohne Zeitversatz Z erfolgt. Der Datentransfer wird deshalb zusätzlich beschleunigt. Die Ableitung des Systemtaktes ST vom Grundtakt GT ist besonders einfach zu realisieren, wenn die Frequenz des Grundtaktes GT ein Vielfaches des Systemtaktes ST ist.The addressing devices A 1 , A 2 are realized by counters whose counter readings are increased or decreased by clock edges of a basic clock GT. The system clock ST is also derived from the basic clock GT provided to the data processing system. Due to the running times, a time offset Z arises when a clock is derived into another clock or when the transfer or takeover commands OE, WE are denied using a clock (see FIG. 3). It is therefore advantageous to derive the transfer or takeover commands OE, WE directly from the basic clock GT, since then a time offset Z between the control clock ST and the transfer or takeover commands OE, WE does not occur. The consequence of this is that the corresponding transfer or takeover error WE, OE takes place without a time offset Z when the addresses A in the databases DB 1 , DB 2 are valid. The data transfer is therefore further accelerated. The derivation of the system clock ST from the basic clock GT is particularly easy to implement if the frequency of the basic clock GT is a multiple of the system clock ST.

Claims

1. Circuit arrangement for data transfer between a data processing system operating with a system clock (ST) and a data transmission system (BUS) on which data can be transmitted in blocks of a length of at least one word; with at least two databases (DB) which, on the basis of transfer or takeover commands (DE, WE), transfer data to a control device (C) directly to the data transfer system (BUS) or take over from the data transfer system (BUS); and each with an addressing device (A 1 , A 2 ) for addressing memory locations of each database (DB 1 , DB 2 ).

2. Circuit arrangement according to claim 1, characterized in that the Adressiereinrich device (A 1 , A 2 ) for the memory locations of a database (DB 1 , DB 2 ) is a counter.

3. Circuit arrangement according to one of the preceding claims, characterized in that the databases (DB 1 , DB 2 ) higher-value address bits supplied by a common addressing device (AX), while one addressing device for each lower-order address bit (A 1 , A 2 ) per database (DB 1 , DB 2 ) is provided.

4. Circuit arrangement according to one of the preceding An sayings, characterized, that the handover or takeover commands (OE, WE) in the Control (C) immediately from a basic cycle (GT) from which the system clock (ST) is derived becomes.

5. Circuit arrangement according to claim 4, characterized characterized that the frequency of the reason clock (GT) a multiple of the frequency of the system clock (ST) is.