DE4031814A1 - Power semiconductor package with semiconductor support - has metal core with insulated conductor track structures for semiconductor coupling - Google Patents

Power semiconductor package with semiconductor support - has metal core with insulated conductor track structures for semiconductor coupling

Info

Publication number
DE4031814A1
DE4031814A1 DE4031814A DE4031814A DE4031814A1 DE 4031814 A1 DE4031814 A1 DE 4031814A1 DE 4031814 A DE4031814 A DE 4031814A DE 4031814 A DE4031814 A DE 4031814A DE 4031814 A1 DE4031814 A1 DE 4031814A1
Authority
DE
Germany
Prior art keywords
power semiconductor
metal core
semiconductor
conductor track
track structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4031814A
Other languages
German (de)
Inventor
Walter Dipl I Roethlingshoefer
Ulrich Dr Goebel
Elmar Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4031814A priority Critical patent/DE4031814A1/en
Publication of DE4031814A1 publication Critical patent/DE4031814A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

The package contains an integrated power semiconductor on a support, connectable via conductors, such as bond wires, to adjacent, surrounding contact points. The support is formed by a metal core (23) with insulated conductive track structures, with the power semi-conductor (22) directly secured to it. The semiconductor has an electric coupling to the conductive track structures (24,25,27,28) of the metal core. Pref. the semiconductor is directly glued to the metal core. The semiconductor may be coupled to the conductor track structures (24,27) by bond wires (26), with the structures leading to external, bondable contacts. USE/ADVANTAGE - For hybrid circuits. Suitable for high temp. regions.

Description

Stand der TechnikState of the art

Die Erfindung betrifft eine Leistungshalbleiter- Verpackung mit einem integrierten Leistungshalblei­ ter, der auf einem Träger angeordnet und über Lei­ tungsverbindungen, insbesondere in Form von Bond­ drähten, mit umgebenden benachbarten Kontaktpunkten verbindbar ist.The invention relates to a power semiconductor Packaging with an integrated power semi-conductor ter, which is arranged on a support and via Lei tion connections, in particular in the form of bonds wires, with surrounding adjacent contact points is connectable.

Insbesondere beim Einsatz bei hohen Umgebungstempe­ raturen müssen Leistungshalbleiter so montiert wer­ den, daß sie sehr kleinen Wärmewiderstand gegenüber der Umgebung aufweisen. Zudem muß die elektrische Kontaktierung zur Ansteuerschaltung sehr zuverläs­ sig sein.Especially when used at high ambient temperatures Power semiconductors must be installed in this way the that they have very small thermal resistance the surrounding area. In addition, the electrical Contact to the control circuit very reliable be sig.

Es wurde bereits eine Leistungshalbleiter-Verpac­ kung vorgeschlagen, wie sie in Fig. 1 dargestellt ist. In Fig. 1 ist ein Leistungsbaustein für Lei­ stungstransistoren dargestellt, bei dem ein Chip 1 auf einem Kupfer-Block 2 angeordnet ist. Der Kup­ fer-Block 2 ist auf einem Substrat 4 angebracht, wobei zwischen dem Kupfer-Block 2 und dem Substrat 4 bei Bedarf eine Isolation 3 vorhanden sein kann. Das Substrat 4 besteht aus Aluminium. Die elektri­ sche Verbindung zwischen dem Chip 1 und einer auf dem Substrat 4 angeordneten Hybridschaltung 6 er­ folgt über Dickdraht-Bonddrähte 5.A power semiconductor package, as shown in FIG. 1, has already been proposed. In Fig. 1, a power module for Lei power transistors is shown, in which a chip 1 is arranged on a copper block 2 . The Kup fer block 2 is mounted on a substrate 4 , wherein an insulation 3 may be present between the copper block 2 and the substrate 4 if necessary. The substrate 4 is made of aluminum. The electrical connection between the chip 1 and a hybrid circuit 6 arranged on the substrate 4 , it follows via thick wire bonding wires 5 .

Ein solcher Leistungsbaustein, bei dem eine direkte Bondung des Chips mit Dickdraht vorliegt, ist z. B. für den Einsatz in Kraftfahrzeug-Hybridzündungen geeignet. Eine solche Schaltungsanordnung ist je­ doch nur für dickdrahtbondfähige Chips geeignet, nicht aber für mehrpolige integrierte Leistungsbau­ steine.Such a power module, in which a direct Bonding the chip with thick wire is z. B. for use in automotive hybrid ignitions suitable. Such a circuit arrangement is ever but only suitable for thick wire bondable chips, but not for multi-pole integrated power engineering stones.

Weiterhin wurde bereits vorgeschlagen, einen inte­ grierten Leistungsbaustein auf einer mit Kupfer be­ schichteten Keramikplatte, d. h. auf einer DBC-Plat­ te (direkt gebondetes Kupfer auf Keramik) anzuord­ nen. Diese Ausgestaltung ist in den Fig. 2 und 3 gezeigt.Furthermore, it has already been proposed to arrange an integrated power module on a copper-coated ceramic plate, ie on a DBC plate (directly bonded copper on ceramic). This configuration is shown in FIGS. 2 and 3.

In Fig. 2 ist ein Chip 7 dargestellt, der auf einer kupferbeschichteten Keramikplatte 8 angebracht ist. Der Chip 7 ist über Dickdraht-Bonddrähte 9 und Dünndraht-Bonddrähte 10 mit Anschlußflächen 11 bis 16 verbunden, die auf der Keramikplatte 8 ausgebil­ det sind.A chip 7 is shown in FIG. 2, which is attached to a copper-coated ceramic plate 8 . The chip 7 is connected via thick wire bonding wires 9 and thin wire bonding wires 10 to pads 11 to 16 , which are ausgebil det on the ceramic plate 8 .

Die Anschlußflächen 11 bis 16 sind ihrerseits über Dickdraht-Bonddrähte 17 mit entsprechenden Ans­ chlußflächen einer benachbarten Hybridschaltung 18 elektrisch verbunden.The pads 11 to 16 are in turn electrically connected via thick wire bond wires 17 to corresponding connection surfaces of an adjacent hybrid circuit 18 .

Wie aus Fig. 3 ersichtlich, die einen Querschnitt durch die in Fig. 2 gezeigte Leistungshalbleiter- Verpackung zeigt, können die Hybridschaltung 18 und die Keramikplatte 8 auf einem gemeinsamen Substrat 21 aus Aluminium angeordnet sein, wobei sich zwi­ schen der Keramikplatte 8 und dem Substrat 21 eine Kupferschicht 20 befindet. Auch zwischen dem Chip 7 und der Keramikplatte 8 befindet sich eine Kupfer­ schicht 19.As can be seen from FIG. 3, which shows a cross section through the power semiconductor packaging shown in FIG. 2, the hybrid circuit 18 and the ceramic plate 8 can be arranged on a common substrate 21 made of aluminum, wherein between the ceramic plate 8 and the substrate 21 there is a copper layer 20 . There is also a copper layer 19 between the chip 7 and the ceramic plate 8 .

Dieser integrierte Leistungsbaustein eignet sich für den Einsatz bei Hybridzündungen. Er besitzt je­ doch Nachteile dahingehend, daß sein Leistungsbe­ reich begrenzt ist. Weiterhin ist seine Handhabung problematisch. Auch besteht die Gefahr von Beschä­ digungen des Leistungsbausteins bei seiner Handha­ bung. Ferner sind die Herstellungskosten hoch, da das Keramikmaterial teuer und aufgrund seiner Sprö­ digkeit bruchgefährdet ist.This integrated power module is suitable for use with hybrid ignitions. He owns but disadvantages in that its performance is richly limited. Furthermore, its handling problematic. There is also a risk of damage the power module in his hand exercise. Furthermore, the manufacturing cost is high because the ceramic material is expensive and due to its brittle is at risk of breakage.

Vorteile der ErfindungAdvantages of the invention

Die erfindungsgemäße Leistungshalbleiter-Verpackung mit den im Hauptanspruch angegebenen Merkmalen hat demgegenüber die Vorteile, daß sie auch für höhere Leistungsbereiche geeignet ist und sowohl mit dick­ drahtbondfähigen Chips als auch mit dünndrahtbond­ fähigen Chips, d. h., beispielsweise mehrpoligen in­ tegrierten Leistungsbausteinen, ausgestattet sein kann. The power semiconductor packaging according to the invention with the features specified in the main claim in contrast, the advantages that they are also for higher Performance ranges is suitable and both with thick wire-bondable chips as well as with thin wire bond capable chips, d. i.e., multi-pole in integrated power modules can.  

Durch die direkte Anbringung des Leistungshalblei­ ters auf dem Metallkern ist weiterhin gewährlei­ stet, daß der Leistungshalbleiter sehr kleinen Wär­ mewiderstand gegenüber der Umgebung aufweist, so daß die erfindungsgemäße Leistungshalbleiter-Ver­ packung auch bei hohen Umgebungstemperaturen pro­ blemlos und funktionszuverlässig einsetzbar ist. Damit ist die erfindungsgemäße Leistungshalbleiter- Verpackung unter anderem auch für die Verwendung bei Kraftfahrzeug-Hybridzündungen sehr gut geeig­ net.By directly attaching the power semi-conductor ters on the metal core is still guaranteed stet that the power semiconductor very small Wär resistance to the environment, so that the power semiconductor Ver pack even at high ambient temperatures per can be used easily and reliably. The power semiconductor according to the invention is thus Packaging also for use very suitable for hybrid vehicle ignition systems net.

Über die isolierten Leiterbahnstrukturen des Me­ tallkerns können die einzelnen Leistungshalbleiter- Anschlüsse gezielt mit externen Kontaktpunkten, beispielsweise einer externen Ansteuerschaltung kontaktiert werden, wozu vorzugsweise Bonddrähte eingesetzt werden. Dies hat den Vorteil, daß eine zuverlässige elektrische Kontaktierung sicherge­ stellt ist und auch die für die Hybridtechnik be­ sonders vorteilhafte Bondkontaktierung ermöglicht ist. Darüber hinaus sind die Herstellungskosten verhältnismäßig gering. Ferner ist die erfindungs­ gemäße Leistungshalbleiter-Verpackung gut und ohne Beschädigungsprobleme handhabbar und kompakt aufge­ baut.Via the isolated conductor track structures of the Me tallkerns can the individual power semiconductors Connections with external contact points, for example an external control circuit be contacted, for which purpose preferably bond wires be used. This has the advantage that a reliable electrical contacting is and also for hybrid technology enables particularly advantageous bond contacting is. In addition, the manufacturing cost relatively small. Furthermore, the invention appropriate power semiconductor packaging well and without Damage problems manageable and compact builds.

Vorzugsweise ist der Leistungshalbleiter direkt auf den Metallkern aufgelötet. Damit ist eine sehr in­ nige Verbindung zwischen dem Leistungshalbleiter (Chip) und dem Metallkern gewährleistet, so daß ei­ nerseits die mechanische Stabilität sehr hoch ist und andererseits der Wärmeübergangswiderstand äu­ ßerst geringe Werte besitzt. Aufgrund der guten Wärmeleitung der Lötschicht und des Metallkerns ist der Leistungshalbleiter thermisch spannungsfrei ge­ halten und paßt sich in seiner Temperatur homogen den Metallkern-Temperaturen bzw. der Umgebungstem­ peratur an. Dies ermöglicht problemlosen Einsatz auch bei sehr hohen Umgebungstemperaturen.The power semiconductor is preferably directly on soldered the metal core. So that's a very in little connection between the power semiconductor (Chip) and the metal core ensures that egg on the other hand, the mechanical stability is very high and on the other hand the heat transfer resistance has extremely low values. Because of the good Thermal conduction of the solder layer and the metal core is the power semiconductor is thermally stress-free  keep and adapts its temperature homogeneously the metal core temperatures or the ambient temperature temperature. This enables problem-free use even at very high ambient temperatures.

Alternativ kann der Leistungshalbleiter auch direkt auf den Metallkern aufgeklebt sein. Dies hat den Vorteil, daß die für den Lötvorgang erforderlichen höheren Löttemperaturen entfallen können, so daß der Leistungshalbleiter beim Aufbringen auf den Me­ tallkern keinen erhöhten Temperaturen ausgesetzt werden muß. Damit können keine thermischen Instabi­ litätsprobleme auftreten. Dennoch läßt sich durch die Klebschicht eine äußerst innige Verbindung zwi­ schen Leistungshalbleiter und Metallkern mit sehr geringem Wärmeübergangswiderstand gewährleisten.Alternatively, the power semiconductor can also be used directly be glued to the metal core. This has the Advantage that the necessary for the soldering process higher soldering temperatures can be omitted, so that the power semiconductor when applied to the me tallkern not exposed to elevated temperatures must become. This means that no thermal instabi problems occur. Still lets through the adhesive layer an extremely intimate connection between power semiconductors and metal core with very Ensure low heat transfer resistance.

Die Kontaktierung des Leistungshalbleiters mit den Leiterbahnstrukturen des Metallkerns erfolgt vor­ zugsweise über Bonddrähte, die je nach der erfor­ derlichen Strombelastung als Dünndraht- oder Dick­ draht-Bonddrähte ausgebildet sind. Der Metallkern besitzt somit neben seiner Funktion der Temperatur­ vergleichmäßigung auch noch die weitere Funktion als Träger für die isolierten Leiterbahnstrukturen, über die die elektrische Kontaktierung des Lei­ stungshalbleiters realisiert wird.The contacting of the power semiconductor with the Conductor structures of the metal core take place before preferably via bond wires, which, depending on the current load as thin wire or thick wire bond wires are formed. The metal core thus has, besides its function, the temperature equalization also the other function as a carrier for the isolated conductor track structures, through which the electrical contacting of the Lei device semiconductor is realized.

Vorzugsweise führen die Leiterbahnstrukturen des Metallkerns zu außen liegenden bondbaren Kontakten. Dies bringt den Vorteil, daß die Leiterbahnstruktu­ ren des Metallkerns (und damit die mit diesen ver­ bundenen Anschlüsse des Leistungshalbleiters) in äußerst einfacher Weise mit benachbarten Schaltun­ gen, beispielsweise Ansteuerschaltungen verbunden werden können. Dies erfolgt dann durch entsprechen­ de Bonddraht-Verbindungen. Aufgrund dieser Gestal­ tung ist die erfindungsgemäße Leistungshalbleiter- Verpackung optimal für Hybridanwendungen geeignet, d. h., ermöglicht eine elektrisch zuverlässige und einfach kontaktierbare Verbindung mit benachbarten Hybridschaltungen.The conductor track structures of the Metal core to externally bondable contacts. This has the advantage that the conductor track structure the metal core (and thus the ver connected connections of the power semiconductor) in extremely simple way with neighboring circuits gene, for example, control circuits connected can be. This is then done by conforming  de bond wire connections. Because of this shape device is the power semiconductor according to the invention Packaging ideal for hybrid applications, d. h., enables an electrically reliable and easy contactable connection with neighboring Hybrid circuits.

Insbesondere wenn die Hybridschaltung auf einem Substrat angebracht ist, das auch den Metallkern trägt, ist die Handhabbarkeit der Gesamtschaltung sehr gut, wobei auch keine Gefahr des Bruchs der Kontaktierungsdrähte besteht.Especially if the hybrid circuit on a Substrate is attached, which is also the metal core is the manageability of the overall circuit very good, with no risk of breaking the Contact wires exist.

Vorteilhaft ist es, den Leistungshalbleiter und die von ihm abgehenden Bonddrahtverbindungen mit einer Vergußmasse zu umhüllen. Damit ist der Leistungs­ halbleiter einschließlich seiner Innenverdrahtung, d. h. der Verdrahtung zwischen ihm und den Leiter­ bahnstrukturen des Metallkerns, sehr gut handhab­ bar, ohne daß Beschädigungsgefahr gegeben ist. Das gesamte Bauelement wird damit handlingfest. Gleich­ zeitig bewirkt die Vergußmasse eine Passivierung sowie einen Schutz des Chips, so daß die Schal­ tungscharakteristika dauerstabil bleiben.It is advantageous to use the power semiconductor and the outgoing bond wire connections with a To encapsulate casting compound. So that's the performance semiconductors including its internal wiring, d. H. the wiring between it and the conductor path structure of the metal core, very easy to handle bar without risk of damage. The The entire component is thus handling-resistant. Soon the casting compound causes passivation at an early stage as well as protecting the chip so that the scarf remain stable over time.

Wenn eine Rückseitenisolation des Bauelements er­ forderlich ist, wird vorzugsweise ein rücksei­ tenisolierter Metallkern verwendet. Hierdurch wird in einfacher und zuverlässiger Weise eine elektri­ sche Isolation des Leistungshalbleiters gegenüber dem den Metallkern tragenden Substrat erreicht.When backside insulation of the device he is required, preferably a back insulated metal core used. This will an electri in a simple and reliable manner insulation of the power semiconductor from reached the substrate supporting the metal core.

Die erfindungsgemäße Leistungshalbleiter-Verpackung ist somit optimal für Hybridanwendungen geeignet, kompakt und robust. Ferner ist der Montageprozeß bei der Fertigung der erfindungsgemäßen Leistungs­ halbleiter-Verpackung problemlos automatisierbar, insbesondere bei Streifenmontage.The power semiconductor packaging according to the invention is therefore ideal for hybrid applications, compact and robust. Furthermore, the assembly process in the manufacture of the power according to the invention  semiconductor packaging can be easily automated, especially with strip assembly.

Als Metallkern mit isolierten Leiterbahnstrukturen kann in solchen Fällen vorzugsweise eine Hybridme­ tallkern-Leiterplatte verwendet werden. Bei der Montage der erfindungsgemäßen Leistungshalbleiter- Verpackung lassen sich dabei die gängigen Halblei­ terverpackungsmaschinen einsetzen, so daß der Fer­ tigungsprozeß sehr rasch und ohne größere Maschi­ nenumstellungen durchführbar ist.As a metal core with insulated conductor structures In such cases, a hybrid me Tall core circuit board can be used. In the Assembly of the power semiconductor according to the invention Packaging can be the usual semi-egg Use packaging machines so that the Fer process very quickly and without major machinery is not possible.

Zeichnungdrawing

Die Erfindung wird im folgenden anhand der Figuren näher erläutert. Es zeigen:The invention is described below with reference to the figures explained in more detail. Show it:

Fig. 1 einen bereits vorgeschlagenen Leistungs­ baustein für Leistungstransistoren, Fig. 1 shows a previously proposed power component for power transistors,

Fig. 2 einen bereits vorgeschlagenen, auf eine Keramikplatte montierten integrierten Lei­ stungsbaustein, Figure 2 is a stungsbaustein already proposed, mounted on a ceramic plate integrated Lei.,

Fig. 3 eine schematische Seitenansicht des in Fig. 2 gezeigten integrierten Leistungs­ bausteins, Fig. 3 is a schematic side view of the integrated power shown in Fig. 2 block,

Fig. 4 ein Ausführungsbeispiel der erfindungsge­ mäßen Leistungshalbleiter-Verpackung, Fig. 4 shows an embodiment of the erfindungsge MAESSEN power semiconductor packaging,

Fig. 5 ein abgeändertes Ausführungsbeispiel der erfindungsgemäßen Leistungshalbleiter-Ver­ packung, Fig. 5 a modified embodiment of the power semiconductor Ver inventive package,

Fig. 6 eine Draufsicht auf eine Ausführungsform eines mit isolierten Leiterbahnstrukturen versehenen Metallkerns und Fig. 6 is a plan view of an embodiment of an insulated conductor track structures provided with the metal core, and

Fig. 7 eine Draufsicht auf eine abgeänderte Aus­ führungsform des Metallkerns. Fig. 7 is a plan view of a modified form from the metal core.

Beschreibung der AusführungsbeispieleDescription of the embodiments

In Fig. 4 ist ein Ausführungsbeispiel der erfin­ dungsgemäßen Leistungshalbleiter-Verpackung darge­ stellt.In FIG. 4, an embodiment of to the invention OF INVENTION Power semiconductor packaging is Darge provides.

Ein Leistungshalbleiter 22 in Form eines Chips, der z. B. Leistungstransistoren enthalten kann, ist di­ rekt auf einem Metallkern 23 aufgebracht, der als Träger für den Chip dient. Der Leistungshalbleiter 23 ist direkt auf den Metallkern 23 aufgelötet oder aufgeklebt.A power semiconductor 22 in the form of a chip, the z. B. may contain power transistors, is di rectly applied to a metal core 23 which serves as a carrier for the chip. The power semiconductor 23 is soldered or glued directly onto the metal core 23 .

Der Metallkern 23 trägt auf der dem Leistungshalb­ leiter 22 zugewandten Oberfläche isolierte Leiter­ bahnstrukturen, die aus einer Isolationsschicht 25, 28 und darauf aufgebrachten Leiterbahnen 24, 27 be­ stehen. Aufgrund der Zwischenlage der Isolations­ schicht 25, 28 sind die Leiterbahnen 24, 27 elek­ trisch gegenüber dem Metallkern 23 isoliert.The metal core 23 carries on the power semiconductor 22 facing surface insulated conductor track structures, which consist of an insulation layer 25 , 28 and conductor tracks 24 , 27 applied thereon. Due to the intermediate layer of the insulation layer 25 , 28 , the conductor tracks 24 , 27 are electrically isolated from the metal core 23 .

Die Anschlüsse des Leistungshalbleiters 22 sind über Bonddrähte 26 mit zugeordneten Leiterbahnen der Leiterbahnstrukturen elektrisch verbunden. Die Bonddrähte 26 sind je nach Strombelastung als Dünn­ draht-Bonddrähte oder als Dickdraht-Bonddrähte aus­ gebildet.The connections of the power semiconductor 22 are electrically connected to associated conductor tracks of the conductor track structures via bond wires 26 . Depending on the current load, the bond wires 26 are formed as thin wire bond wires or as thick wire bond wires.

Die mit den Bonddrähten 26 verbundenen Leiterbahnen führen vorzugsweise zu außenliegenden bondbaren Kontakten, zu denen unter anderem auch die in Fig. 4 gezeigte Leiterbahn 27 zählt. Vorzugsweise sind die außenliegenden bondbaren Kontakte im wesentli­ chen in einer Reihe angeordnet, was die elektrische Kontaktierung mit externen Schaltungen erleichtert.The interconnects connected to the bond wires 26 preferably lead to external bondable contacts, which also include the interconnect 27 shown in FIG. 4. Preferably, the external bondable contacts are essentially arranged in a row, which facilitates electrical contacting with external circuits.

Anstelle der für die Innenverdrahtung des Lei­ stungshalbleiters 26 mit den umgebenden Leiterbahn­ strukturen eingesetzten Bonddrähte können auch an­ dere elektrische Verbindungstechniken oder andere Drähte eingesetzt werden. Unabhängig von der kon­ kreten Art der elektrischen Kontaktierung der Lei­ stungshalbleiter-Anschlüsse ergibt sich der Vor­ teil, daß die Ausgestaltung sehr variabel ist, da die Zuordnung zwischen den einzelnen Kontaktpunkten des Leistungshalbleiters 22 und dem hiermit elek­ trisch verbundenen außenliegenden Kontakten durch einfache Veränderung der Zuordnung zwischen Lei­ stungshalbleiter-Anschlüssen und jeweils kontak­ tierter Leiterbahn 24, 27 abänderbar ist.Instead of the used for the internal wiring of the power semiconductor 26 with the surrounding conductor structures, bond wires can also be used at other electrical connection techniques or other wires. Regardless of the specific type of electrical contacting of the power semiconductor connections, the result is that the design is very variable, since the assignment between the individual contact points of the power semiconductor 22 and the external contacts connected to it electrically by simply changing the assignment between Lei power semiconductor connections and each contact-connected conductor 24 , 27 is changeable.

Der Metallkern 23 dient somit sowohl als Träger für die isolierten Leiterbahnstrukturen und die hiermit verbundenen oder ebenfalls durch sie gebildeten außenliegenden Kontakten, als auch aufgrund seiner direkten Kontaktierung mit dem Leistungshalbleiter 22 zugleich zur effektiven Wärmespreizung. Es wird folglich eine effektive und rasche Temperaturver­ gleichmäßigung sichergestellt. Diese ist insbeson­ dere bei Direktlötung des Leistungshalbleiters auf den Metallkern sehr hoch. The metal core 23 thus serves both as a carrier for the insulated conductor track structures and the external contacts connected to them or also formed by them, and also because of its direct contact with the power semiconductor 22 for effective heat spreading. An effective and rapid temperature equalization is consequently ensured. This is particularly high when the power semiconductor is directly soldered to the metal core.

Die außenliegenden Kontakte auf dem Metallkern 23 sind über Bonddrähte 29 mit einer Hybridschaltung 30 elektrisch verbunden. Die Verbindung kann durch Dickdraht-Bonddrähte erfolgen. Alternativ ist es selbstverständlich auch möglich, die Verdrahtung zwischen den Ausgangsanschlüssen auf dem Metallkern 23 und den angrenzenden Schaltungskomponenten in anderer Weise vorzunehmen. Die bei dem Ausführungs­ beispiel vorgesehene Bonddraht-Verbindung ist je­ doch optimal für Hybridanwendungen.The external contacts on the metal core 23 are electrically connected to a hybrid circuit 30 via bond wires 29 . The connection can be made using thick wire bonding wires. Alternatively, it is of course also possible to carry out the wiring between the output connections on the metal core 23 and the adjacent circuit components in a different way. The bond wire connection provided in the embodiment example is ever optimal for hybrid applications.

Der Metallkern 23 und die Hybridschaltung 30 sind auf einem gemeinsamen Substrat 31 angeordnet. Das Substrat 31 kann aus Metall, vorzugsweise aus Alu­ minium bestehen. Bei Bedarf ist zwischen dem Me­ tallkern 23 und dem Substrat 31 eine elektrische Isolationsschicht 32 vorhanden, so daß der Metall­ kern 23 und damit auch der Leistungshalbleiter 22 elektrisch gegenüber dem Substrat 31 isoliert ist.The metal core 23 and the hybrid circuit 30 are arranged on a common substrate 31 . The substrate 31 can consist of metal, preferably of aluminum. If necessary, an electrical insulation layer 32 is present between the metal core 23 and the substrate 31 , so that the metal core 23 and thus also the power semiconductor 22 is electrically insulated from the substrate 31 .

Das in Fig. 5 gezeigte Ausführungsbeispiel stimmt weitestgehend mit dem in Fig. 4 dargestellten Aus­ führungsbeispiel überein. Hier ist jedoch eine zu­ sätzliche Umhüllung in Form einer Vergußmasse 33 vorhanden, die den Leistungshalbleiter 22 sowie die von ihm abgehenden Bonddrähte 26 und einen Teil der isolierten Leiterbahnstrukturen 24, 25, 27, 28 vollständig einhüllt. Die Vergußmasse 33 schützt den Halbleiter 22 sowie die Bonddrähte 26 und die eingehüllten Leiterbahnstrukturen gegenüber Beschä­ digungen und passiviert diese Komponenten zugleich.The exemplary embodiment shown in FIG. 5 largely corresponds to the exemplary embodiment shown in FIG. 4. Here, however, there is an additional covering in the form of a sealing compound 33 , which completely encases the power semiconductor 22 and the bond wires 26 emanating from it and part of the insulated conductor track structures 24 , 25 , 27 , 28 . The potting compound 33 protects the semiconductor 22 and the bond wires 26 and the encapsulated conductor track structures from damage and passivates these components at the same time.

Die Vergußmasse 33 läßt die außenliegenden bondba­ ren Kontakte, die teilweise durch die Leiterbahnen 27 gebildet werden, frei, so daß diese für eine spätere Verdrahtung zugänglich bleiben. Dies hat den Vorteil, daß der Metallkern 23 mit aufgesetztem Leistungshalbleiter 22 und vollständig durch ver­ bundener Innenkontaktierung (über die Bonddrähte 26) eine insoweit fertig verdrahtete Einheit dar­ stellt, die aufgrund der Vergußmasse völlig pro­ blemlos handhabbar ist. Diese Einheit bildet somit eine sehr kompakte und robuste Leistungshalbleiter- Verpackung, die auch lagerstabil ist.The sealing compound 33 leaves the external bondba ren contacts, which are partially formed by the conductor tracks 27 , free, so that they remain accessible for later wiring. This has the advantage that the metal core 23 with the attached power semiconductor 22 and completely connected by internal connection (via the bonding wires 26 ) represents a fully wired unit, which is completely problem-free due to the sealing compound. This unit thus forms a very compact and robust power semiconductor packaging that is also stable in storage.

Da die Vergußmasse 33 die außenliegenden Kontakte auf dem Metallkern 23 freiläßt, können diese bei Einsatz der erfindungsgemäßen Leistungshalbleiter- Verpackung in einfacher, üblicher Weise über die Bonddrähte 29 mit den benachbarten Schaltungskompo­ nenten, hier der Hybridschaltung 30, verbunden wer­ den. Vorzugsweise wird die Leistungshalbleiter-Ver­ packung vor dieser elektrischen Verdrahtung mit der Hybridschaltung 30 auf dem Substrat 31 befestigt, ebenso wie die Hybridschaltung 30. Damit unterlie­ gen die Bonddrähte 29 keinen nachträglichen mecha­ nischen Spannungen oder Verwindungen mehr, da die Leistungshalbleiter-Verpackung und die Hybridschal­ tung in fester räumlicher Zuordnung gehalten wer­ den.Since the sealing compound 33 leaves the external contacts on the metal core 23 free, these can be used in a simple, customary manner via the bonding wires 29 with the adjacent circuit components, here the hybrid circuit 30 , when using the power semiconductor packaging according to the invention. Preferably, the power semiconductor package is attached to the substrate 31 before the electrical wiring with the hybrid circuit 30 , as is the hybrid circuit 30 . Thus, the bond wires 29 are no longer subject to mechanical stresses or twists, since the power semiconductor packaging and the hybrid circuit device are kept in a fixed spatial assignment.

In Fig. 6 ist eine Draufsicht auf einen Metallkern mit isolierten Leiterbahnstrukturen gezeigt, der als Leiterrahmen 34 ausgebildet ist. Der Metallkern mit isolierten Leiterbahnstrukturen kann aus Kupfer bestehen, das mit Keramik und Kupfer-Bahnen be­ schichtet ist. Es ist jedoch auch emailliertes Kup­ fer oder Metall mit organischer Isolation geeignet, wie etwa die Leiterplatte Denka-Hit-Plate oder Po­ wer-Plate von Texas Instruments. Allgemein sind auch Hybrid-Metallkern-Leiterplatten für die Aus­ bildung der mehrpoligen Leiterbahnstrukturierung einschließlich Metallkernen geeignet. FIG. 6 shows a top view of a metal core with insulated conductor track structures, which is designed as a lead frame 34 . The metal core with insulated conductor track structures can consist of copper, which is coated with ceramic and copper tracks. However, enamelled copper or metal with organic insulation is also suitable, such as the circuit board Denka-Hit-Plate or Power-Plate from Texas Instruments. In general, hybrid metal core printed circuit boards are also suitable for the formation of the multi-pole conductor structure, including metal cores.

Der in Fig. 6 gezeigte, den Metallkern 23 mit iso­ lierten Leiterbahnstrukturen bildende Leiterrahmen 34 besteht aus mehreren identisch ausgebildeten Feldern, die als Träger für einzelne Leistungshalb­ leiter dienen können. Aufgrund der Formgestaltung des in Fig. 6 gezeigten Leiterrahmens 34 lassen sich bei der Montage die gängigen Halbleiter-Ver­ packungsmaschinen verwenden, z. B. wenn man auf ei­ nen entsprechenden Mehrfachnutzen arbeitet. Der in Fig. 6 gezeigte Leiterrahmen 34 entspricht dem Lei­ terrahmen TO 218 Leadframe.The shown in Fig. 6, the metal core 23 with iso liert conductor path structures forming lead frame 34 consists of several identically designed fields that can serve as carriers for individual power semiconductors. Due to the shape of the lead frame 34 shown in FIG. 6, the common semiconductor packaging machines can be used during assembly, e.g. B. if one works on egg N corresponding multiple benefits. The lead frame 34 shown in FIG. 6 corresponds to the Lei terrahmen TO 218 lead frame.

In Fig. 7 ist eine abgeänderte Ausführungsform ei­ nes Leiterrahmens 35 dargestellt, dessen einzelne Felder sich gleichfalls als Träger für jeweils ei­ nen oder mehrere Leistungshalbleiter eignen. Die in Fig. 7 gezeigten einzelnen Abschnitte des Leiter­ rahmens 35 bilden dabei jeweils (nach ihrer Zertei­ lung) einen Metallkern 23 mit isolierten Leiter­ bahnstrukturen aus.In Fig. 7, a modified embodiment of egg nes lead frame 35 is shown, the individual fields are also suitable as a carrier for each egg NEN or more power semiconductors. The individual sections of the lead frame 35 shown in FIG. 7 each form a metal core 23 with insulated conductor track structures (according to their design).

Auch beim Einsatz des in Fig. 7 gezeigten Leiter­ rahmens lassen sich bei der Montage die gängigen Halbleiter-Verpackungsmaschinen einsetzen.Even when using the lead frame shown in Fig. 7, the usual semiconductor packaging machines can be used for assembly.

Die einzelnen Leitungshalbleiter 22 werden bei der Montage vorzugsweise unmittelbar auf die entspre­ chenden Felder der Leiterrahmen 34 oder 35 aufgelö­ tet, wonach dann die elektrische Innenverdrahtung mit den umgebenden, vorab gefertigten Leiterbahn­ strukturen auf dem Metallkern 23 erfolgt.The individual line semiconductors 22 are preferably solved directly on the corresponding fields of the lead frames 34 or 35 during assembly, after which the electrical internal wiring with the surrounding, pre-fabricated conductor track structures takes place on the metal core 23 .

Claims (8)

1. Leistungshalbleiter-Verpackung mit einem inte­ grierten Leistungshalbleiter, der auf einem Träger angeordnet und über Leitungsverbindungen, insbeson­ dere in Form von Bonddrähten, mit umgebenden be­ nachbarten Kontaktpunkten verbindbar ist, dadurch gekennzeichnet, daß der Träger als mit isolierten Leiterbahnstrukturen versehener Metallkern (23) ausgebildet ist, auf den der Leistungshalbleiter (22) direkt aufgebracht ist, und daß der Leistungs­ halbleiter (22) elektrisch mit den Leiterbahnstruk­ turen (24, 25, 27, 28) des Metallkerns (23) verbun­ den ist.1. Power semiconductor packaging with an integrated power semiconductor, which is arranged on a carrier and can be connected via line connections, in particular in the form of bonding wires, to surrounding contact points, characterized in that the carrier is provided with an insulated conductor track structure metal core ( 23 ) is formed, on which the power semiconductor ( 22 ) is applied directly, and that the power semiconductor ( 22 ) electrically with the conductor track structures ( 24 , 25 , 27 , 28 ) of the metal core ( 23 ) is the verbun. 2. Leistungshalbleiter-Verpackung nach Anspruch 1, dadurch gekennzeichnet, daß der Leistungshalbleiter (22) direkt auf den Metallkern (23) aufgeklebt ist.2. Power semiconductor packaging according to claim 1, characterized in that the power semiconductor ( 22 ) is glued directly to the metal core ( 23 ). 3. Leistungshalbleiter-Verpackung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Leistungshalbleiter (22) über Bonddrähte (26) mit den Leiterbahnen (24, 27) der isolierten Leiterbahnstrukturen (24, 25, 27, 28) verbunden ist.3. Power semiconductor packaging according to one of the preceding claims, characterized in that the power semiconductor ( 22 ) via bond wires ( 26 ) with the conductor tracks ( 24 , 27 ) of the insulated conductor track structures ( 24 , 25 , 27 , 28 ) is connected. 4. Leistungshalbleiter-Verpackung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Leiterbahnstrukturen (24, 25, 27, 28) zu außenliegenden bondbaren Kontakten füh­ ren.4. Power semiconductor packaging according to one or more of the preceding claims, characterized in that the conductor track structures ( 24 , 25 , 27 , 28 ) lead to external bondable contacts. 5. Leistungshalbleiter-Verpackung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Leiterbahnstrukturen (24, 25, 27, 28) über Bonddrähte (29) mit einer Hybridschal­ tung (30) verbunden sind, die vorzugsweise auf ei­ nem auch den Metallkern (23) tragenden Substrat (31) angebracht ist.5. Power semiconductor packaging according to one or more of the preceding claims, characterized in that the conductor structures ( 24 , 25 , 27 , 28 ) via bond wires ( 29 ) with a hybrid circuit device ( 30 ) are connected, which preferably also on egg nem the metal core ( 23 ) carrying substrate ( 31 ) is attached. 6. Leistungshalbleiter-Verpackung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß der Leistungshalbleiter (22) und die von ihm abgehenden Bonddrähte (26) mit einer Vergußmasse (33) umhüllt sind.6. Power semiconductor packaging according to one or more of the preceding claims, characterized in that the power semiconductor ( 22 ) and the bond wires ( 26 ) coming from it are encased with a sealing compound ( 33 ). 7. Leistungshalbleiter-Verpackung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß der Metallkern (23) eine rücksei­ tige Isolierschicht (32) trägt.7. Power semiconductor packaging according to one or more of the preceding claims, characterized in that the metal core ( 23 ) carries a rear insulating layer ( 32 ). 8. Leistungshalbleiter-Verpackung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß der Metallkern (23) als Hybridme­ tallkern-Leiterplatte ausgebildet ist.8. Power semiconductor packaging according to one or more of the preceding claims, characterized in that the metal core ( 23 ) is formed as Hybridme tallkern circuit board.
DE4031814A 1990-10-08 1990-10-08 Power semiconductor package with semiconductor support - has metal core with insulated conductor track structures for semiconductor coupling Ceased DE4031814A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4031814A DE4031814A1 (en) 1990-10-08 1990-10-08 Power semiconductor package with semiconductor support - has metal core with insulated conductor track structures for semiconductor coupling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4031814A DE4031814A1 (en) 1990-10-08 1990-10-08 Power semiconductor package with semiconductor support - has metal core with insulated conductor track structures for semiconductor coupling

Publications (1)

Publication Number Publication Date
DE4031814A1 true DE4031814A1 (en) 1992-04-09

Family

ID=6415820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4031814A Ceased DE4031814A1 (en) 1990-10-08 1990-10-08 Power semiconductor package with semiconductor support - has metal core with insulated conductor track structures for semiconductor coupling

Country Status (1)

Country Link
DE (1) DE4031814A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789397A3 (en) * 1996-02-07 1998-05-13 Hitachi, Ltd. Circuit board and semiconductor device using the circuit board
DE10213648A1 (en) * 2002-03-27 2003-10-23 Semikron Elektronik Gmbh The power semiconductor module
WO2007071216A1 (en) * 2005-12-19 2007-06-28 Infineon Technologies Ag Power semiconductor module, method for fabricating it, and use in a switched-mode power supply
DE102010038130A1 (en) * 2010-10-12 2012-04-12 Technische Universität Berlin Thick wire bonding assembly and method of manufacture

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789397A3 (en) * 1996-02-07 1998-05-13 Hitachi, Ltd. Circuit board and semiconductor device using the circuit board
DE10213648A1 (en) * 2002-03-27 2003-10-23 Semikron Elektronik Gmbh The power semiconductor module
DE10213648B4 (en) * 2002-03-27 2011-12-15 Semikron Elektronik Gmbh & Co. Kg The power semiconductor module
WO2007071216A1 (en) * 2005-12-19 2007-06-28 Infineon Technologies Ag Power semiconductor module, method for fabricating it, and use in a switched-mode power supply
DE102010038130A1 (en) * 2010-10-12 2012-04-12 Technische Universität Berlin Thick wire bonding assembly and method of manufacture
DE102010038130B4 (en) * 2010-10-12 2012-04-19 Technische Universität Berlin Thick wire bonding assembly and method of manufacture
WO2012062300A2 (en) 2010-10-12 2012-05-18 Technische Universität Berlin Thick-wire bond arrangement and method for producing
US9992861B2 (en) 2010-10-12 2018-06-05 Technische Universität Berlin Heavy-wire bond arrangement and method for producing same

Similar Documents

Publication Publication Date Title
DE10201781B4 (en) High frequency power device and high frequency power module and method of making the same
DE102005054872B4 (en) Vertical power semiconductor device, semiconductor device and method of making the same
DE102006008632B4 (en) Power semiconductor device and method for its production
DE102006050291B4 (en) Electronic assembly and method to populate them
DE102011053871B4 (en) Multichip semiconductor packages and their assembly
EP0221399B1 (en) Semiconductor power module
DE10013255B4 (en) Resin encapsulated electronic device for use in internal combustion engines
DE102006060768B4 (en) Housing assembly, wafer scale DBC plant and device with a housing assembly for high power density devices
DE102006037118B3 (en) Semiconductor switching module for vehicle electrical systems with a plurality of semiconductor chips, use of such a semiconductor switching module and method for producing the same
DE69832359T2 (en) SEMICONDUCTOR DEVICE ARRANGEMENT AND CIRCUITS
DE19700963C2 (en) Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components
DE102007001455A1 (en) Electronic component and method for its assembly
DE102006034679A1 (en) Semiconductor module with power semiconductor chip and passive component and method for producing the same
DE102012112769A1 (en) Module with a discrete device mounted on a DCB substrate
DE102018115957A1 (en) Molded package with a chip carrier having brazed electrically conductive layers
DE102008023127A1 (en) Semiconductor device
DE102007012986B4 (en) Electronic component and method for its production
DE102009026480A1 (en) Module with a sintered joint
DE112021001976T5 (en) SEMICONDUCTOR COMPONENT
DE102005031836B4 (en) Semiconductor power module with SiC power diodes and method of making the same
DE102006012007B4 (en) Power semiconductor module with surface-mountable flat external contacts and method of making the same and its use
DE10157362B4 (en) Power module and method for its production
DE102017101185B4 (en) A semiconductor module comprising transistor chips, diode chips and driver chips, arranged in a common plane, method for its production and integrated power module
DE4031814A1 (en) Power semiconductor package with semiconductor support - has metal core with insulated conductor track structures for semiconductor coupling
DE10303103B4 (en) Semiconductor component, in particular power semiconductor component

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection