DE4007953A1 - DC=DC converter using switched capacitors - Google Patents

DC=DC converter using switched capacitors

Info

Publication number
DE4007953A1
DE4007953A1 DE4007953A DE4007953A DE4007953A1 DE 4007953 A1 DE4007953 A1 DE 4007953A1 DE 4007953 A DE4007953 A DE 4007953A DE 4007953 A DE4007953 A DE 4007953A DE 4007953 A1 DE4007953 A1 DE 4007953A1
Authority
DE
Germany
Prior art keywords
capacitors
voltage
switching
switching elements
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4007953A
Other languages
German (de)
Other versions
DE4007953C2 (en
Inventor
Fumio Prof Ueno
Takashiro Prof Inoue
Ichiro Prof Ota
Katsuhiko Naka
Tohoru Umeno
Hisatsugu Ishizu
Yuko Oshino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Publication of DE4007953A1 publication Critical patent/DE4007953A1/en
Application granted granted Critical
Publication of DE4007953C2 publication Critical patent/DE4007953C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

The DC-DC converter uses switched capacitors (C1, C2) charged from a DC source (10) and coupled to a further smoothing capacitor (C3). This is charged via the switched capacitors (C1,C2) and is coupled to the load (11). The switching device has a number of switch elements (1..8) between the switched capacitors (C1,C2) and the DC source (10) and between theses capacitors (C1,C2) and the smoothing capacitor (C3). The switch elements allow the switched capacitors (C1,C2) to be connected in series in a sequence which is varied periodically, an amplifier allowing the DC source (10) to be coupled directly to the smoothing capacitor (C3).

Description

Die Erfindung betrifft einen Gleichspannungs-Gleich­ spannungs-Konverter (im folgenden als DC-DC-Konverter bezeichnet) mit geschalteten Kondensatoren. Bei dem mit geschalteten Kondensatoren versehenen DC-DC-Konverter werden mehrere in Reihe geschaltete Kondensatoren mit Versorgungs-Gleichstrom geladen, wobei die Abfolge der Reihenschaltung durch Schaltelemente geschaltet, d. h. geändert wird. Folglich wird ein Glättungskondensator durch die zuvor genannten ersten Kondensatoren alter­ nierend mit der Ladeenergie geladen, um hinter dem Glättungskondensator ein Gleichspannungs-Ausgangssignal zu erhalten.The invention relates to a DC voltage DC voltage converter (hereinafter referred to as DC-DC converter designated) with switched capacitors. The one with switched capacitors provided DC-DC converter several capacitors connected in series Supply DC is charged, the sequence of Series connection connected by switching elements, d. H. will be changed. Consequently, a smoothing capacitor through the aforementioned first capacitors of old charged with the charging energy to behind the Smoothing capacitor a DC output signal to obtain.

In letzter Zeit haben geschaltete Spannungsregler (Schaltregler) wegen ihrer geringen Abmessungen, ihres geringen Gewichtes und ihrer hohen Effizienz weite Verbreitung als DC-DC-Konverter gefunden. Es ist zu erwarten, daß die Anforderungen an Schaltregler noch steigen werden, wenn diese in tragbaren Geräten ver­ wendet werden. Der derzeit hauptsächlich verwendete Schaltregler ist jedoch mit magnetischen Teilen, etwa einem Transformator, einer Drosselspule und dgl., ver­ sehen, so daß er sich nachteiligerweise nur unter Schwierigkeiten als integrierte Schaltung herstellen läßt, d. h. die Abmessungen des Schaltreglers lassen sich nur begrenzt verkleinern.Lately have switched voltage regulators (Switching regulator) because of their small dimensions, their light weight and high efficiency Widely used as a DC-DC converter. It's closed still expect the requirements for switching regulators  will increase if they ver in portable devices be applied. The main one currently used Switching regulator is, however, with magnetic parts, for example a transformer, a choke coil and the like, ver see, so that he is disadvantageously only under Create difficulties as an integrated circuit lets, d. H. leave the dimensions of the switching regulator shrink to a limited extent.

Als Gegenmaßnahme zu diesem Problem wird in der japa­ nischen Offenlegungsschrift Nr. 58-58 863 ein DC-DC- Konverter mit geschalteten Kondensatoren vorgeschlagen, der aus mehreren Schalttransistoren und einer ganz­ zahligen Anzahl von Kondensatoren besteht, wodurch sich der Konverter leicht integrieren läßt.As a countermeasure to this problem, the japa Nos. 58-58 863 a DC-DC Converter with switched capacitors proposed that of several switching transistors and one whole number of capacitors, which results in the converter can be easily integrated.

Fig. 1 ist ein Schaltbild eines DC-DC-Konverters mit geschalteten Kondensatoren. Eine Gleichspannungsquelle 10 lädt Kondensatoren C1 und C2. Die Kondensatoren C1 und C2 werden alternierend entladen, um einen Glät­ tungskondensator C3 zu laden, dessen Endspannung einer Last 11 zugeführt wird. Schaltelemente 1, 2, . . ., 8 schalten die Kondensatoren C1 und C2 in Reihe und bestimmen durch ihren Schaltzustand die Abfolge der Reihenschaltung. Den Schaltelementen 1, 4, 6 und 7 wird ein Impulssignal Φa und den Schaltelementen 2, 3, 5 und 8 wird ein Impulssignal Φb übermittelt, wobei die in Fig. 2 gezeigten Impulssignale Φa und Φb jeweils Steuersignale zum Schalten der Schalter in deren leitende Zustände sind. Die Hochpegelphase der Impuls­ signale Φa und Φb entspricht der Leitendphase der Schaltelemente. Die Impulssignale Φa und Φb erreichen nicht gleichzeitig den hohen Pegel (HIGH-Pegel). Wenn die Schaltelemente 1, 4, 6 und 7 bei sich auf HIGH- Pegel befindlichem Impulssignal Φa im Einschaltzustand sind, ergibt sich die in Fig. 3 gezeigte Schaltung. Wenn die Schaltelemente 5, 8, 2 und 3 bei sich auf HIGH-Pegel befindlichem Impulssignal Φb im Einschalt­ zustand sind, ergibt sich die in Fig. 4 gezeigte Schaltung. In der in Fig. 3 gezeigten Schaltung wird der Kondensator C1 geladen, und der Kondensator C2 wird entladen, um den Kondensator C3 zu laden. Fig. 4 zeigt den Fall, daß das Laden und Entladen der Kondensatoren C1 und C2 in umgekehrter Reihenfolge durchgeführt wer­ den. Indem der obengenannte Vorgang wiederholt wird, wird der Last 11 Energie von dem Kondensator C3 zuge­ führt. Fig. 1 is a circuit diagram of a DC-DC converter with switched capacitors. A DC voltage source 10 charges capacitors C 1 and C 2 . The capacitors C 1 and C 2 are alternately discharged to charge a smoothing capacitor C 3 , the end voltage of which is fed to a load 11 . Switching elements 1 , 2 ,. . ., 8 connect the capacitors C 1 and C 2 in series and determine the sequence of the series connection by their switching state. The switching elements 1 , 4 , 6 and 7 are given a pulse signal Φa and the switching elements 2 , 3 , 5 and 8 are given a pulse signal Φb, the pulse signals Φa and Φb shown in FIG. 2 each being control signals for switching the switches into their conductive states are. The high level phase of the pulse signals Φa and Φb corresponds to the leading phase of the switching elements. The pulse signals Φa and Φb do not simultaneously reach the high level (HIGH level). If the switching elements 1 , 4 , 6 and 7 are in the switched-on state when the pulse signal Φa is at a HIGH level, the circuit shown in FIG. 3 results. If the switching elements 5 , 8 , 2 and 3 are in the on state when the pulse signal Φb is at a HIGH level, the circuit shown in FIG. 4 results. In the circuit shown in FIG. 3, the capacitor C 1 is charged and the capacitor C 2 is discharged to charge the capacitor C 3 . Fig. 4 shows the case that the charging and discharging of the capacitors C 1 and C 2 carried out in reverse order who. By repeating the above process, the load 11 is supplied with energy from the capacitor C 3 .

Das Umsetzungsverhältnis des mit geschalteten Konden­ satoren versehenen DC-DC-Konverters ist prinzipiell ein ganzzahliges Verhältnis. Wenn bei dem Konverter bei­ spielsweise die Eingabespannung 12 V und die Ausgabe­ spannung 5 V beträgt, ist das Umsetzungsverhältnis 2 : 1. Deshalb sind prinzipiell 10 V oder eine höhere Spannung nötig, um eine Ausgangsspannung von 5 V zu erhalten. Eine übermäßige Eingangsspannung läßt sich durch Umschalten des Tastverhältnisses (HIGH/LOW-Verhältnis) steuern, d. h. des Tastverhältnisses der Impulssignale Φa und Φb. Andererseits sind 10 V oder mehr auch zum Erzielen der zulässigen geringsten Eingangsspannung nötig, da aufgrund des Leitwiderstandes des Schalt­ transistors ein Spannungsabfall erzeugt wird. Da der Spannungsabfall durch das Produkt des Leitwiderstandes des Schalttransistors und eines durch den Schalttran­ sistor fließenden Laststroms bestimmt wird, muß der untere Grenzwert der Eingangsspannung höher eingestellt werden, wenn der Laststrom stärker wird. Wie bereits erwähnt, wird die Ausgangsspannung durch Veränderung des Tastverhältnisses gesteuert. Wenn jedoch ein kleines Tastverhältnis vorliegt, wird ein Verhältnis zur Lieferung von Spannung durch einen Glättungskon­ densator am Ausgang größer, wodurch die Welligkeits­ anteilsrate größer wird. Aus diesem Grund ist es bei einem derartigen DC-DC-Konverter schwierig, die Aus­ gangsspannung stabil zu halten, wenn der Konverter eine Ausgangsleistung von 50 W oder mehr hat, wodurch der Verwendungsbereich des Konverters auf 5 W oder weniger beschränkt ist. Als Gegenmaßnahme zu diesem Problem wurde in Betracht gezogen, die Schaltfrequenz des Schalttransistors höher einzustellen, oder einen höher­ wertigen Kondensator als Glättungskondensator zum Erhalten der Ausgangsspannung zu verwenden und dgl. Wenn jedoch die Schaltfrequenz erhöht wird, steigt der Schaltverlust des Schalttransistors an. Zudem besteht das Problem, daß das Gerät kostenaufwendig wird, wenn die Leistung des Glättungskondensators erhöht wird.The conversion ratio of the with switched condens DC-DC converter provided is basically a integer ratio. If at the converter for example the input voltage 12 V and the output voltage is 5 V, the conversion ratio is 2: 1. Therefore, in principle, 10 V or a higher voltage necessary to obtain an output voltage of 5 V. An excessive input voltage can be caused Switching the duty cycle (HIGH / LOW ratio) control, d. H. the duty cycle of the pulse signals Φa and Φb. On the other hand, 10 V or more is also used Achieve the lowest allowable input voltage necessary because of the switching conductance transistor a voltage drop is generated. Since the Voltage drop due to the product of the resistance of the switching transistor and one through the switching train sistor flowing load current is determined, the lower limit of the input voltage set higher become when the load current increases. As before the output voltage is mentioned by change  controlled the duty cycle. However, if one If there is a small duty cycle, it becomes a ratio for supplying voltage through a smoothing con capacitor at the output larger, causing the ripple share rate increases. Because of this, it is at such a DC-DC converter difficult, the off to keep the output voltage stable when the converter is a Has an output power of 50 W or more, which makes the Usage range of the converter to 5 W or less is limited. As a countermeasure to this problem was considered the switching frequency of the Switch transistor set higher, or one higher valuable capacitor as smoothing capacitor for Getting the output voltage to use and the like. However, if the switching frequency is increased, the Switching loss of the switching transistor. There is also the problem that the device becomes expensive if the performance of the smoothing capacitor is increased.

Es ist die Aufgabe der Erfindung, einen DC-DC-Konverter zu schaffen, bei dem der untere Grenzwert der zuläs­ sigen Eingangsspannung niedriger als beim Stand der Technik ist (d. h. bei dem ein weiter Bereich zulässiger Eingangsspannungen besteht), indem die Gleichspannungs­ quelle direkt mit einem Glättungskondensator gekoppelt wird.It is the object of the invention to provide a DC-DC converter to create at which the lower limit of the admissible input voltage lower than at the state of the Technology (i.e. a wide range is allowed Input voltages) by the DC voltage source coupled directly to a smoothing capacitor becomes.

Diese Aufgabe wird erfindungsgemäß durch einen DC-DC- Konverter gelöst, der alternativ die Merkmale der Ansprüche 1, 4, 10 oder 15 aufweist; vorteilhafte Aus­ gestaltungen der Erfindung ergeben sich jeweils aus den Unteransprüchen.According to the invention, this object is achieved by a DC-DC Solved converter, which alternatively features the Claims 1, 4, 10 or 15; advantageous off designs of the invention result from the Subclaims.

Die Erfindung schafft einen kleinformatigen DC-DC- Konverter, der die Ausgangsspannung durch Steuern des Leitwiderstandes der Schaltelemente steuert und bei dem die Welligkeit der Ausgangsspannung gering ist.The invention creates a small-format DC-DC Converter that controls the output voltage by controlling the  Control resistance of the switching elements and controls the ripple of the output voltage is low.

Bei dem erfindungsgemäßen DC-DC-Konverter wird der untere Grenzwert der zulässigen Eingangsspannung nie­ driger als beim Stand der Technik eingestellt, indem alle Schaltelemente eingeschaltet werden.In the DC-DC converter according to the invention lower limit of the permissible input voltage never driger than set in the prior art by all switching elements are switched on.

Die Erfindung schafft einen mit hoher Effizienz arbei­ tenden DC-DC-Konverter, indem eine Spule (Induktivität, Induktor) an der Eingangsstufe vorgesehen ist.The invention creates one with high efficiency tendency DC-DC converter by a coil (inductance, Inductor) is provided at the input stage.

Im folgenden werden bevorzugte Ausführungsformen der Erfindung im Zusammenhang mit den Zeichnungen näher erläutert.Preferred embodiments of the Invention in connection with the drawings explained.

Es zeigtIt shows

Fig. 1 ein Schaltbild eines herkömmlichen DC-DC- Konverters mit geschalteten Kondensatoren, Fig. 1 is a circuit diagram of a conventional DC-DC converter with switched capacitors,

Fig. 2 ein Wellenform-Diagramm des Impulssignals zum Steuern des Konverters, Fig. 2 is a waveform diagram of the pulse signal for controlling the converter,

Fig. 3 und 4 Schaltbilder des herkömmlichen DC-DC- Konverters, FIGS. 3 and 4 are circuit diagrams of the conventional DC-DC converter,

Fig. 5 ein Schaltbild einer ersten Ausführungsform der Erfindung, Fig. 5 is a circuit diagram of a first embodiment of the invention,

Fig. 6 ein Schaltbild einer Schaltungssteuereinheit der ersten Ausführungsform, Fig. 6 is a circuit diagram of a circuit control unit of the first embodiment,

Fig. 7 ein Schaltbild einer zweiten Ausführungsform, Fig. 7 is a circuit diagram of a second embodiment,

Fig. 8 ein Diagramm, das den Zeitverlauf dreier aus­ gewählter Signale bei der ersten Ausführungs­ form zeigt, Fig. 8 is a diagram of three dimensionally shows the time course of selected signals at the first execution,

Fig. 9 ein Wellenform-Diagramm der Signale bei der ersten Ausführungsform, Fig. 9 is a waveform diagram of signals in the first embodiment,

Fig. 10 ein Schaltbild einer dritten Ausführungsform, Fig. 10 is a circuit diagram of a third embodiment,

Fig. 11 ein Schaltbild einer Schaltungssteuereinheit der dritten Ausführungsform, Fig. 11 is a circuit diagram of a circuit control unit of the third embodiment,

Fig. 12 ein Diagramm der Charakteristiken eines MOSFET-Transistors, Fig. 12 is a diagram of the characteristics of a MOSFET transistor,

Fig. 13 und 14 Wellenform-Diagramme der Signale bei der dritten Ausführungsform, Fig. 13 and 14 are waveform diagrams of the signals in the third embodiment,

Fig. 15 ein Schaltbild einer vierten Ausführungsform, Fig. 15 is a circuit diagram of a fourth embodiment,

Fig. 16 ein Schaltbild einer Schaltungssteuereinheit der vierten Ausführungsform, Fig. 16 is a circuit diagram of a circuit control unit of the fourth embodiment,

Fig. 17 ein Wellenform-Diagramm der Signale bei der vierten Ausführungsform, Fig. 17 is a waveform diagram of signals in the fourth embodiment,

Fig. 18 ein Schaltbild einer fünften Ausführungsform, Fig. 18 is a circuit diagram of a fifth embodiment,

Fig. 19 ein Schaltbild einer Schaltungssteuereinheit der fünften Ausführungsform, Fig. 19 is a circuit diagram of a circuit control unit of the fifth embodiment,

Fig. 20 ein Wellenform-Diagramm der Signale bei der fünften Ausführungsform, Fig. 20 is a waveform diagram of signals in the fifth embodiment,

Fig. 21 ein Schaltbild einer sechsten Ausführungsform, Fig. 21 is a circuit diagram of a sixth embodiment,

Fig. 22 ein Wellenform-Diagramm der Signale bei der sechsten Ausführungsform. Fig. 22 is a waveform diagram of the signals in the sixth embodiment.

Fig. 5 zeigt ein Schaltbild der ersten Ausführungsform. Fig. 5 shows a circuit diagram of the first embodiment.

Fig. 6 zeigt ein Schaltbild der Schaltungssteuereinheit dieser Ausführungsform. An die Spannungseingangsan­ schlüsse t1 und t2 ist eine aus einer Batterie oder dgl. bestehende DC-Energiequelle 10 angeschlossen. Der positive Spannungseingangsanschluß t1 ist mit einem positiven Spannungsausgangsanschluß t10 über eine Parallelschaltung mit einer Reihenschaltung aus den Schaltelementen 1 und 2 und einem zum Verstärken (Anheben der Ausgangsspannung V0) vorgesehenen Schalt­ element 9 verbunden. Der negative Spannungseingangs­ anschluß t2 ist direkt mit einem negativen Spannungs­ ausgangsanschluß t20 verbunden. Dem Schalter 2 paral­ lelgeschaltet ist eine Reihenschaltung aus dem ersten Kondensator C1 und dem Schaltelement 4. Der Verbin­ dungspunkt zwischen dem Kondensator C1 und dem Schalt­ element 4 ist über ein Schaltelement 3 mit dem nega­ tiven Spannungseingangsanschluß t2 verbunden. Der negative Spannungseingangsanschluß t2 ist mit dem positiven Spannungsausgangsanschluß t10 über eine aus den Schaltelementen 7 und 8 bestehende Reihenschaltung verbunden. Dem Schaltelement 8 parallelgeschaltet ist eine Reihenschaltung aus einem weiteren ersten Konden­ sator C2 und einem Schaltelement 6. Der Verbindungs­ punkt des Schaltelements 6 und des Kondensators C2 ist durch ein Schaltelement 5 mit dem positiven Spannungs­ eingangsanschluß t1 verbunden. Der positive Spannungs­ ausgangsanschluß t10 ist mit dem negativen Spannungs­ ausgangsanschluß t20 verbunden durch einen Glättungs­ kondensator C3, der den zweiten Kondensator darstellt, wobei eine Last 11 zwischen den Spannungsausgangs­ anschlüssen t10 und t20 geschaltet ist. Die Schalt­ elemente 1, 2, 3, . . . und 9 sind beispielsweise MOSFET-Transistoren. Auch Transistoren eines anderen Typs können an deren Stelle verwendet werden. Als Schaltelemente 1, 5 und 9 werden P-Kanal-MOSFET-Tran­ sistoren verwendet, und für die Schaltelemente mit Ausnahme der soeben genannten werden N-Kanal-MOSFET- Transistoren verwendet. Der Grund liegt darin, daß bei Verwendung von N-Kanal-MOSFET-Transistoren als Schalt­ elemente 1, 5 und 9 der Strom nicht 0 A wird, da die Quelle bei Abschaltung floatet. Wie Fig. 7 zeigt, können auch Dioden anstelle der MOSFET-Transistoren- Schaltelemente 3, 4, 7 und 8 verwendet werden. Es ist auch möglich, nur die Schaltelemente 4 und 8 durch Dioden zu ersetzen (vgl. Fig. 18). Jegliche Kombination von Schaltelementen und Dioden ist akzeptabel, solange diese in der Lage ist, eine Reihenschaltung der ersten Kondensatoren C1 und C2 zu bilden, die Abfolge dieser Reihenschaltung zu ändern und einen Rückkehrstrom von dem zweiten Kondensator C3 zu den ersten Kondensatoren C1 und C2 zu verhindern. Obwohl bei dem MOSFET-Tran­ sistor, dessen Leitwiderstand gering ist, die elektri­ sche Umsetzungseffizienz des Konverters höher ist als bei Verwendung von Dioden, ist die Verwendung von Dioden kostengünstiger. Wenn die Schaltung als inte­ grierte Schaltung ausgebildet ist, kann durch die Dioden im Vergleich zu den Transistoren Leitungsraum gespart werden. Die Eingangsspannung Vi an dem posi­ tiven Spannungseingangsanschluß t1 und die Ausgangs­ spannung Vo an dem negativen Spannungsausgangsanschluß t10 werden einer im folgenden zu beschreibenden Schaltungssteuereinheit zugeführt. Fig. 6 shows a circuit diagram of the circuit control unit of this embodiment. Connected to the voltage input connections t 1 and t 2 is a DC energy source 10 consisting of a battery or the like. The positive voltage input terminal t 1 is connected to a positive voltage output terminal t 10 via a parallel connection with a series circuit comprising the switching elements 1 and 2 and a switching element 9 provided for amplifying (raising the output voltage V 0 ). The negative voltage input terminal t 2 is connected directly to a negative voltage output terminal t 20 . A parallel connection of the first capacitor C 1 and the switching element 4 is connected in parallel with the switch 2 . The connec tion point between the capacitor C 1 and the switching element 4 is connected via a switching element 3 with the nega tive voltage input terminal t 2 . The negative voltage input terminal t 2 is connected to the positive voltage output terminal t 10 via a series circuit consisting of the switching elements 7 and 8 . The switching element 8 is connected in parallel with a series circuit comprising a further first capacitor C 2 and a switching element 6 . The connection point of the switching element 6 and the capacitor C 2 is connected by a switching element 5 to the positive voltage input terminal t 1 . The positive voltage output terminal t 10 is connected to the negative voltage output terminal t 20 through a smoothing capacitor C 3 , which is the second capacitor, a load 11 being connected between the voltage output terminals t 10 and t 20 . The switching elements 1 , 2 , 3 ,. . . and 9 are, for example, MOSFET transistors. Transistors of another type can also be used in their place. P-channel MOSFET transistors are used as switching elements 1 , 5 and 9 , and N-channel MOSFET transistors are used for the switching elements with the exception of those just mentioned. The reason is that when using N-channel MOSFET transistors as switching elements 1 , 5 and 9, the current does not become 0 A because the source floats when switched off. As FIG. 7 shows, diodes can also be used instead of the MOSFET transistor switching elements 3 , 4 , 7 and 8 . It is also possible to replace only the switching elements 4 and 8 with diodes (see FIG. 18). Any combination of switching elements and diodes is acceptable as long as it is able to form a series connection of the first capacitors C 1 and C 2 , change the sequence of this series connection and a return current from the second capacitor C 3 to the first capacitors C 1 and to prevent C 2 . Although in the MOSFET transistor, whose conducting resistance is low, the electrical conversion efficiency of the converter is higher than when using diodes, the use of diodes is less expensive. If the circuit is designed as an integrated circuit, line space can be saved by the diodes compared to the transistors. The input voltage V i at the positive voltage input terminal t 1 and the output voltage V o at the negative voltage output terminal t 10 are supplied to a circuit control unit to be described below.

Wie Fig. 6 zeigt, gibt eine Referenzspannungseinheit 101 auf der Basis der Eingangsspannung Vi eine Refe­ renzspannung Vr an eine Steuereinheit SR für einen Schaltregler aus. Die Ausgangsspannung V0 wird jeweils in einen positiven Eingangsanschluß 102a und 107 des Differentialverstärkers 102 bzw. 107 eingegeben. An dem negativen Eingangsanschluß 102b des Differentialver­ stärkers 102 existiert die Referenzspannung V1, die durch einen Spannungsteiler aus den Reihenwiderständen R1 und R2 erzeugt wird, und an dem negativen Eingangs­ anschluß 107b existiert die Referenzspannung V2, die durch einen Spannungsteiler aus den Reihenwiderständen R3 und R4 erzeugt wird. Die Referenzspannung Vr wird beiden Spannungsteilern zugeführt. Die Referenzspannung V1 entspricht der gewünschten Ausgangsspannung 0. Die Referenzspannung V2 ist geringfügig niedriger einge­ stellt als V1 = 0. Das Ausgangssignal des Differen­ tialverstärkers 102 wird in einen Komparator 104 und das Ausgangssignal des Differentialverstärkers 107 wird in einen Komparator 108 eingegeben. In die Komparatoren 104 und 108 wird das Ausgangssignal eines Dreieck­ wellenoszillators 103 eingegeben. Die von Spannungs­ teilern 109a und 109b erzeugten Referenzspannungen V3 bzw. V4 werden in die Komparatoren 104 bzw. 108 ein­ gegeben. Die Ausgangssignale der Komparatoren 104 und 108 werden an die Basis von Transistoren Tr1 bzw. Tr2 angelegt. Das Impulsausgangssignal des Transistors Tr1 wird in eine Impulsaufspaltungsschaltung 105 eingegeben und in Impulssignale Φa und Φb aufgespaltet, die zuein­ ander um 180° phasenversetzt sind, und diese Impuls­ signale werden dann in die Treiberschaltungen 106a bzw. 106b eingegeben. Die Impulssignale Φa und Φb gleichen den in Fig. 2 gezeigten Signalen. Das in die Treiber­ schaltung 106a eingegebene Impulssignal Φa wird ver­ stärkt und den Schaltelementen 4, 6 bzw. 7 zugeführt (nur dem Schaltelement 6 bei der in Fig. 7 gezeigten Ausführungsform). Dem Schaltelement 1 wird das Signal Φa durch eine (nicht gezeigte) Inversionsschaltung übermittelt. Das in die Treiberschaltung 106b ein­ gegebene Impulssignal Φb wird verstärkt und den Schalt­ elementen 3, 5 bzw. 8 übermittelt (nur dem Schalt­ element 2 bei der in Fig. 7 gezeigten Ausführungsform). Dem Schaltelement 5 wird das Signal Φb übermittelt. Ein Impulssignal Φc des Transistors Tr2 wird der Treiber­ schaltung 106c zugeführt, um invertiert und verstärkt zu werden, und als Signal Φc an das zur Verstärkung vorgesehene Schaltelement 9 übermittelt. Als Steuer­ einheit SR für den Schaltregler, der versehen ist mit der Referenzspannungseinheit 101, dem Dreieckwellen­ oszillator 103, den Differentialverstärkern 102 und 107 und den Komparatoren 104 und 108 läßt sich z. B. der von Texas Instruments Co. Ltd. hergestellte Dual-Schalt­ reglersteuerer TL1451 verwenden.As shown in FIG. 6, a reference voltage unit 101 outputs a reference voltage V r to a control unit SR for a switching regulator based on the input voltage V i . The output voltage V 0 107 of the differential amplifier is in each case in a positive input terminal 102 and input 102 and a 107th At the negative input terminal 102 b of the Differentialver amplifier 102, there is the reference voltage V 1 , which is generated by a voltage divider from the series resistors R 1 and R 2 , and at the negative input terminal 107 b, the reference voltage V 2 exists, which consists of a voltage divider the series resistors R 3 and R 4 is generated. The reference voltage V r is supplied to both voltage dividers. The reference voltage V 1 corresponds to the desired output voltage 0 . The reference voltage V 2 is set slightly lower than V 1 = 0 . The output signal of the differential amplifier 102 is input to a comparator 104 and the output signal of the differential amplifier 107 is input to a comparator 108 . In the comparators 104 and 108 , the output signal of a triangular wave oscillator 103 is input. The reference voltages V 3 and V 4 generated by voltage dividers 109 a and 109 b are input into the comparators 104 and 108 , respectively. The output signals of comparators 104 and 108 are applied to the bases of transistors T r1 and T r2 , respectively. The pulse output of the transistor T r1 is input to a pulse splitting circuit 105 and split into pulse signals .phi.a and Øb which are phase-shifted zuein other by 180 °, and these pulse signals are then input to the driver circuits 106 a and 106 b. The pulse signals Φa and Φb are the same as the signals shown in FIG. 2. The input into the driver circuit 106 a pulse signal Φa is amplified ver and supplied to the switching elements 4 , 6 and 7 (only the switching element 6 in the embodiment shown in Fig. 7). The signal Φa is transmitted to the switching element 1 by an inversion circuit (not shown). The driving circuit 106 in the pulse signal b given a Øb is amplified and the switching elements 3, 5 or 8 transmitted (only the switching element 2 in the embodiment shown in Fig. 7). The signal Φb is transmitted to the switching element 5 . A pulse signal Φc of the transistor T r2 is the driver circuit 106 c supplied to be inverted and amplified, and transmitted as a signal Φc to the switching element 9 provided for amplification. As a control unit SR for the switching regulator, which is provided with the reference voltage unit 101 , the triangular wave oscillator 103 , the differential amplifiers 102 and 107 and the comparators 104 and 108 , for. B. that of Texas Instruments Co. Ltd. Use the TL1451 dual switching controller controller.

Der Differentialverstärker 102 gibt eine Spannung S1 ab, die die Differenz zwischen der Ausgangsspannung V0 und der Referenzspannung V1 ist, d. h. die gewünschte Ausgangsspannung 0 bildet. Der Komparator 104 ver­ gleicht die Spannung S1 und die von dem Dreieckswellen­ oszillator 103 ausgegebene Dreieckswellenspannung S2 und gibt ein Impulssignal S3 aus, das dann, wenn die Dreieckswellenspannung S2 höher als die Spannung S1 ist, den HIGH-Pegel aufweist. Die Referenzspannung V3 wird in den Differentialverstärker 104 als Sperr­ spannungseinstellwert zum Überspannungsschutz eingege­ ben. Das Impulssignal S3 wird ein impulsbreitenmodu­ liertes Signal, dessen Impulsbreite sich in Abhängig­ keit vom Pegel der Spannung S1 ändert. Das Signal S3 wird über den Transistor Tr1 in die Impulsaufspaltungs­ schaltung 105 eingegeben. Die Impulsaufspaltungs­ schaltung 105 spaltet einen Impuls des eingegebenen Impulssignals S3 nacheinander und abwechselnd in zwei Ausgangssignale und gibt, wie Fig. 9 zeigt, Impuls­ signale Φa und Φb aus, die um 180° zueinander versetzt sind. Wenn die Impulssignale Φa und Φb wie beschrieben durch Dissoziation des Impulssignals S3 in zwei Signale erzeugt werden, beträgt das Tastverhältnis 50% oder weniger. Folglich werden die Impulssignale Φa und Φb nicht gleichzeitig "high". Dies bedeutet, daß nicht alle Schaltelemente 1 bis 8 zur gleichen Zeit in den Einschaltzustand gelangen.The differential amplifier 102 outputs a voltage S 1 , which is the difference between the output voltage V 0 and the reference voltage V 1 , ie forms the desired output voltage 0 . The comparator 104 compares the voltage S 1 and the triangular wave voltage output by the triangular wave oscillator 103 S 2 and outputs a pulse signal S 3 which, when the triangular wave voltage S 2 is higher than the voltage S 1 , has the HIGH level. The reference voltage V 3 is entered into the differential amplifier 104 as a blocking voltage setting value for overvoltage protection. The pulse signal S 3 is a pulse width modulated signal, the pulse width of which changes as a function of the level of the voltage S 1 . The signal S 3 is input through the transistor T r1 in the pulse splitting circuit 105 . The pulse splitting circuit 105 splits a pulse of the input pulse signal S 3 successively and alternately into two output signals and, as shown in FIG. 9, outputs pulse signals Φa and Φb which are offset by 180 ° to one another. When the pulse signals Φa and Φb are generated as described by dissociating the pulse signal S 3 into two signals, the duty cycle is 50% or less. As a result, the pulse signals Φa and Φb do not become "high" at the same time. This means that not all switching elements 1 to 8 come into the switched-on state at the same time.

Der Differentialverstärker 107 gibt eine Spannung ab, die der Differenz zwischen der Ausgangsspannung V0 und der unter 0 liegenden Spannung V2 entspricht. Das Ausgangssignal wird in den Komparator 108 eingegeben. Der Komparator 108 gibt in gleicher Weise wie der Komparator 104 ein Impulssignal aus, das in der Phase, in der das Ausgangssignal des Differentialverstärkers 107 die Dreieckswellenspannung S2 überschreitet, einen hohen Pegel einnimmt. Der Transistor Tr2, dem dieser Impuls zugeführt wird, gibt das in Fig. 9 gezeigte Impulssignal Φc aus. Die Referenzspannung V4 wird in den Differentialverstärker 107 als Sperrspannung-Ein­ stellwert zum Überspannungsschutz eingegeben.The differential amplifier 107 outputs a voltage which corresponds to the difference between the output voltage V 0 and the voltage V 2 below 0 . The output signal is input to comparator 108 . In the same way as the comparator 104 , the comparator 108 outputs a pulse signal which assumes a high level in the phase in which the output signal of the differential amplifier 107 exceeds the triangular wave voltage S 2 . The transistor T r2 , to which this pulse is supplied, outputs the pulse signal Φc shown in FIG. 9. The reference voltage V 4 is input into the differential amplifier 107 as a reverse voltage setting value for overvoltage protection.

Im folgenden wird die Arbeitsweise des DC-DC-Konverters erläutert.The following is the operation of the DC-DC converter explained.

Unter der Annahme, daß die Eingangsspannung 12 V be­ trägt, beträgt die spezifische Ausgangsspannung des DC-DC-Konverters 5 V, und der Zulässigkeitsbereich der erforderlichen Eingangsspannung ist 7 bis 16 V. Wenn die Eingangsspannung ungeachtet des Spannungsabfalls der Schaltelemente 10 V oder mehr beträgt, werden die den Schaltelementen 1, 2, 3, 4, . . . und 8 zuzuführenden Impulssignale Φa, Φb, Φa und Φb wie erwähnt entsprechend der Differenz zwischen V2 und V0 impulsbreitenmodu­ liert, wodurch eine stabile Ausgangsspannung von 5 V erzielt wird. Dies bedeutet, daß in dem Falle, daß die Eingangsspannung 10 V oder mehr beträgt (z. B. 12 V), die Schaltelemente 1, 4, 6 und 7 und die Schaltelemente 2, 3, 5 und 8 alternierend betrieben (angesteuert) werden. Wenn die Schaltelemente 1, 4, 6 und 7 in den Einschalt­ zustand und die Schaltelemente 2, 3, 5 und 8 in den Abschaltzustand gelangen, ergibt sich ein Zustand wie in der in Fig. 3 gezeigten Schaltung. Folglich wird der Kondensator C1 mit der Potentialdifferenz V1-V0 (= 12-5 = 7 V) geladen, wobei der Last 11 durch Entladen der Speicherenergie des Kondensators C2 Energie zuge­ führt wird. Zu dem Zeitpunkt, an dem der Impuls des Pulssignals 180° überschritten hat (nach der halben Periodendauer), gelangen die Schaltelemente 1, 4, 6 und 7 in den Ausschaltzustand und die Schaltelemente 2, 3, 5 und 8 in den Einschaltzustand. Dieser Zustand ist durch die in Fig. 4 gezeigte Äquivalenzschaltung ver­ anschaulicht, bei der die Abfolge der Reihenschaltung der Kondensatoren C1 und C2 umgekehrt ist. Somit wird der zuvor entladene Kondensator C2 in der beschrie­ benen Weise mit der Potentialdifferenz V1-V0 geladen. Der zuvor geladene Kondensator C1 wird entladen, um der Last 11 Strom zuzuführen. Indem dieser Vorgang mit der Frequenz der Impulssignale Φa und Φb wiederholt wird, wird der Last 11 sukzessive Energie zugeführt. Hierbei glättet der Glättungskondensator C3 die Spannungs­ schwankungen bzw. -spitzen, die durch die Frequenz der Impulssignale oder durch die Hochfrequenz aufgrund des Ein- und Ausschaltens der Schaltelemente erzeugt wird. Die Ausgangsspannung V0 wird durch die Stromspannung Vi und die Last 11 bestimmt. Wenn die Ausgangsspannung V0 aufgrund eines Eingangsspannungsabfalls bzw. starker Belastung geringer als V1 = 0 ist, wird das Impuls­ signal S3 regelmäßig angehoben, wodurch das Tastver­ hältnis der Impulssignale Φa und Φb ebenfalls ver­ größert wird. Wenn jedoch die Ausgangsspannung V0 auf­ grund eines Eingangsspannungsanstiegs bei geringer Belastung größer als V1 = 0 ist, verringert sich das Tastverhältnis der Impulssignale Φa und Φb. Fig. 9(a) bzw. 9(b) zeigen die Impulssignale Φa und Φb bei starker bzw. geringer Belastung.Assuming that the input voltage is 12 V, the specific output voltage of the DC-DC converter is 5 V, and the allowable range of the required input voltage is 7 to 16 V. If the input voltage is 10 V or more regardless of the voltage drop of the switching elements , The switching elements 1 , 2 , 3 , 4 ,. . . and 8 to be supplied pulse signals Φa, Φb, Φa and Φb as mentioned according to the difference between V 2 and V 0 pulse width modulated, whereby a stable output voltage of 5 V is achieved. This means that in the event that the input voltage is 10 V or more (e.g. 12 V), the switching elements 1 , 4 , 6 and 7 and the switching elements 2 , 3 , 5 and 8 are operated alternately (controlled) . If the switching elements 1 , 4 , 6 and 7 are in the on state and the switching elements 2 , 3 , 5 and 8 are in the off state, the result is a state as in the circuit shown in FIG. 3. Consequently, the capacitor C 1 is charged with the potential difference V 1 -V 0 (= 12-5 = 7 V), the load 11 being supplied with energy by discharging the storage energy of the capacitor C 2 . At the point in time at which the pulse of the pulse signal has exceeded 180 ° (after half the period), switching elements 1 , 4 , 6 and 7 come into the switched-off state and switching elements 2 , 3 , 5 and 8 into the switched-on state. This state is illustrated by the equivalent circuit shown in FIG. 4, in which the sequence of the capacitors C 1 and C 2 is reversed. Thus, the previously discharged capacitor C 2 is charged in the manner described with the potential difference V 1 -V 0 . The previously charged capacitor C 1 is discharged to supply current to the load 11 . By repeating this process with the frequency of the pulse signals Φa and Φb, the load 11 is successively supplied with energy. Here, the smoothing capacitor C 3 smoothes the voltage fluctuations or peaks that are generated by the frequency of the pulse signals or by the high frequency due to the switching elements on and off. The output voltage V 0 is determined by the current voltage V i and the load 11 . When the output voltage V 0 response to an input voltage drop or heavy load is less than V 1 = 0, the pulse signal S is raised regularly 3, whereby the pulse duty factor of the pulse signals and .phi.a Øb also enlarges ver. However, if the output voltage V 0 is greater than V 1 = 0 due to an input voltage rise under low load, the pulse duty factor of the pulse signals Φa and Φb is reduced. Fig. 9 (a) and 9 (b) show the pulse signals Φa and beib at high and low loads.

Da bei diesem Konverter die Kondensatoren C1 und C2 in Reihe geschaltet sind, kann die Ausgangsspannung V0 den Wert von 5 V nicht beibehalten, wenn die Eingangsspan­ nung Vi 10 V oder weniger beträgt. Wenn die Spannung Vi geringfügig höher als 10 V ist, ist V0 geringer als 5 V, da ein Spannungsabfall über den Schaltelementen 1, 2, . . . erfolgt. Wenn die Ausgangsspannung V0 kleiner als V2 ist, gibt der Komparator 107a eine Spannung aus, wodurch das in Fig. 9(c) gezeigte Impulssignal Φc er­ zeugt wird. Das Schaltelement 9 ist aufgrund des Im­ pulssignals im Einschaltzustand, die Gleichspan­ nungsquelle 10 ist direkt mit dem Glättungskondensator C3 gekoppelt, und die Spannung am Glättungskondensator C3 wird erhöht, so daß auch die Ausgangsspannung V0 ansteigt. Da die Spannung der Gleichspannungsquelle 10 den Wert 5 V übersteigt, nimmt V0 den Wert V2 oder einen höheren Wert als V1 = 0 an. Die verlangte Aus­ gangsspannung wird durch diese Verstärkungsschaltung zuverlässig aufrechterhalten, selbst wenn die Eingangs­ spannung abfällt oder eine starke Belastung zugeschal­ tet wird.Since the capacitors C 1 and C 2 are connected in series in this converter, the output voltage V 0 cannot maintain the value of 5 V if the input voltage V i is 10 V or less. If the voltage V i is slightly higher than 10 V, V 0 is less than 5 V, since a voltage drop across the switching elements 1 , 2 ,. . . he follows. When the output voltage V 0 is less than 2 V, the comparator 107 from a voltage, which is evidence in Fig. 9 (c) shown pulse signal .phi.C it. The switching element 9 is due to the pulse signal in the on state, the DC voltage source 10 is directly coupled to the smoothing capacitor C 3 , and the voltage across the smoothing capacitor C 3 is increased, so that the output voltage V 0 also increases. Since the voltage of the DC voltage source 10 exceeds the value 5 V, V 0 assumes the value V 2 or a value higher than V 1 = 0 . The required output voltage is reliably maintained by this amplification circuit, even if the input voltage drops or a heavy load is switched on.

Wie beschrieben, ist der DC-DC-Konverter versehen mit dem zur Verstärkung dienenden Schaltelement 9, über das der Glättungs-Kondensator C3 unmittelbar mit Energie aus der Energiequelle geladen wird.As described, the DC-DC converter is provided with the switching element 9 serving for amplification, via which the smoothing capacitor C 3 is charged directly with energy from the energy source.

Bei der ersten und der zweiten Ausführungsform, die in Fig. 5 bzw. 7 gezeigt sind, wird die Ausgangsspannung V0 durch das Tastverhältnis der Impulse Φa und Φb gesteuert. Der Steuervorgang wird, wie im Zusammenhang mit Fig. 1 und Fig. 2 erläutert, auf die gleiche Weise wie bei einem herkömmlichen Konverter ausgeführt. Da dabei der zweite Kondensator, d. h. der Glättungskon­ densator C3, das Laden und Entladen wiederholt, erhält die Ausgangsspannung V0 Wellencharakter. Das Problem der Welligkeit wird durch Verwendung mit hoher Effi­ zienz arbeitenden Glättungskondensators C3 gelöst, aber es bestehen Grenzen hinsichtlich der Kosten und des technischen Aufwandes. Zudem besteht im Fall eines kleinen Tastverhältnisses eine Tendenz zu größerer Welligkeit.In the first and second embodiments shown in Figs. 5 and 7, respectively, the output voltage V 0 is controlled by the duty cycle of the pulses Φa and Φb. The control process, as explained in connection with FIG. 1 and FIG. 2, is carried out in the same way as in a conventional converter. Since the second capacitor, ie the Glättungskon capacitor C 3 , repeats the charging and discharging, the output voltage V 0 receives a wave character. The ripple problem is solved by using high efficiency smoothing capacitor C 3 , but there are limits on cost and engineering. In addition, in the case of a small duty cycle, there is a tendency toward greater ripple.

Bei der in Fig. 10 und 11 gezeigten dritten Ausfüh­ rungsform werden Transistoren als Schaltelemente ver­ wendet, und die Ausgangsspannung V0 wird durch deren Leitwiderstände reguliert. Das Tastverhältnis kann auf einen geringfügig unter 0,5 liegenden Wert fixiert werden, so daß es anschließend nicht mehr nötig ist, das Tastverhältnis auf diesen Wert einzustellen. Somit wird die Welligkeit reduziert.In the third embodiment shown in FIGS . 10 and 11, transistors are used as switching elements, and the output voltage V 0 is regulated by their resistances. The pulse duty factor can be fixed to a value slightly below 0.5, so that it is then no longer necessary to set the pulse duty factor to this value. This reduces the ripple.

Im folgenden wird die dritte Ausführungsform genauer erläutert. Der Aufbau der in Fig. 10 gezeigten Schal­ tung unterscheidet sich von der in Fig. 5 gezeigten Schaltung lediglich dadurch, daß das zur Verstärkung dienende Schaltelement 9 nicht vorgesehen ist und sich das Impulssignal, das das Ein-(und Aus-)Schalten der Schaltelemente steuert, von demjenigen der ersten oder zweiten Ausführungsform unterscheidet. Fig. 11 zeigt eine Schaltung zum Erzeugen des Impulssignals.The third embodiment will be explained in more detail below. The structure of the scarf device shown in Fig. 10 differs from the circuit shown in Fig. 5 only in that the amplifying switching element 9 is not provided and the pulse signal that the switching on and off of the switching elements controls differs from that of the first or second embodiment. Fig. 11 shows a circuit for generating the pulse signal.

Gemäß Fig. 11 wird die Eingangsspannung Vi einer Refe­ renzspannungseinheit 112, einer Überspannungserken­ nungsschaltung 113 und einer Impulserzeugungsschaltung 114 zugeführt. Die Referenzspannungseinheit 112 ist gebildet durch eine Reihenschaltung aus einer Diode 109, einem Widerstand 110 und einer Zener-Diode 111, wobei die Kathode der Diode 109 mit der Kathode der Zener-Diode 111 verbunden ist. Wenn die Überspannungs­ erkennungsschaltung 113 eine überhöhte Eingangsspannung Vi erkennt, wird das Ausgangssignal der Überspannungs­ erkennungsschaltung 113 an die Impulserzeugungsschal­ tung 114 übermittelt, um die Ausgabe des von der Impulserzeugungsschaltung 114 erzeugten Impulssignals zu unterbinden. Das von der Impulserzeugungsschaltung 114 erzeugte Impulssignal wird in eine Impulsaufspal­ tungsschaltung 115 eingegeben. Die Impulsaufspaltungs­ schaltung 115 gibt zwei Impulssignale Φa und Φb aus, die zueinander um 180° phasenversetzt sind und deren Tastverhältnis kleiner als 50% ist. Das Impulssignal Φa wird eingegeben in eine Treiberschaltung 118a0, eine UND-Schaltung 120, eine Treiberschaltung 118a2 und eine ODER-Schaltung 121. Die Treiberschaltung 118a0 ist eine Inversionsverstärkungsschaltung und gibt das Impuls­ signal aus. Das Impulssignal Φb wird eingegeben in eine Treiberschaltung 118b0, eine Treiberschaltung 118b1, eine ODER-Schaltung 122 und eine UND-Schaltung 123. Die Treiberschaltung 118b0 ist eine Inversions­ verstärkungsschaltung und gibt das Impulssignal aus. Die Referenzspannung Vr wird an dem Verbindungspunkt des Widerstandes 110 mit der Zener-Diode 111 der Referenzspannungseinheit 112 erhalten. Die Referenz­ spannung V2, die aufgrund der Referenzspannung Vr durch einen Spannungsteiler von Widerständen R1 und R2 erzeugt wird, wird in den negativen Eingangsanschluß 119b eines Differentialverstärkers 119 eingegeben, und die Referenzspannung Vi, die aufgrund der Referenzspan­ nung Vr durch einen Spannungsteiler von Widerständen R1 und R2 erzeugt wird, wird in den positiven Eingangs­ anschluß 116a eines Differentialverstärkers 116 ein­ gegeben. Die Spannung, die aufgrund der Eingangsspan­ nung Vi durch einen Spannungsteiler aus den Wider­ ständen R5 und R6 (R5 ≒ R6) erzeugt wird, wird in den positiven Eingangsanschluß 119a des Differentialver­ stärkers 119 eingegeben, und die Ausgangsspannung V0 wird in den negativen Eingangsanschluß 116b des Dif­ ferentialverstärkers 116 eingegeben.Referring to FIG. 11, the input voltage V i is a Refe rence voltage unit 112, a Überspannungserken voltage circuit 113 and supplied to a pulse generating circuit 114. The reference voltage unit 112 is formed by a series connection of a diode 109 , a resistor 110 and a Zener diode 111 , the cathode of the diode 109 being connected to the cathode of the Zener diode 111 . When the overvoltage detection circuit 113, an excessive input voltage V i detects the output signal of the overvoltage detection circuit 113 to the pulse generating TIC transmitted 114 to the output of the pulse signal generated by the pulse generating circuit 114 to stop. The pulse signal generated by the pulse generating circuit 114 is input to a pulse splitting circuit 115 . The pulse splitting circuit 115 outputs two pulse signals Φa and Φb, which are 180 ° out of phase with each other and whose duty cycle is less than 50%. The pulse signal Φa is input to a driver circuit 118 a 0 , an AND circuit 120 , a driver circuit 118 a 2 and an OR circuit 121 . The driver circuit 118 a 0 is an inversion amplification circuit and outputs the pulse signal. The pulse signal Φb is input to a driver circuit 118 b 0 , a driver circuit 118 b 1 , an OR circuit 122 and an AND circuit 123 . The driver circuit 118 b 0 is an inversion gain circuit and outputs the pulse signal. The reference voltage V r is obtained at the connection point of the resistor 110 with the Zener diode 111 of the reference voltage unit 112 . The reference voltage V 2, which is generated due to the reference voltage V r by a voltage divider of resistors R 1 and R 2, b is in the negative input terminal 119 of a differential amplifier 119 input and the reference voltage V i, the result of the reference clamping voltage V r is generated by a voltage divider of resistors R 1 and R 2, for connection to the positive input 116 of a differential amplifier 116, where a a. The voltage levels of initial clamping voltage V i by a voltage divider from the reflection R 5 and R 6 (R 5 ≒ R 6) is generated, is input a of Differentialver stärkers 119 to the positive input terminal 119, and the output voltage V 0 is in the negative input terminal 116 of the input b Dif ferentialverstärkers 116th

Durch die Referenzspannung Vi wird auf gleiche Weise wie bei der ersten Ausführungsform die erforderliche Ausgangsspannung 0 eingestellt. Die Referenzspannung V2 wird auf einen Wert eingestellt, der geringfügig kleiner ist als die Spannung 0. Das Ausgangssignal des Differentialverstärkers 119 wird in jeweilige Binäri­ sierungsschaltungen (Vergleicher) 124, 125, 126 und 127 eingegeben. Die Binärisierungsschaltungen 124, 125, 126 und 127 geben Signale mit HIGH-(LOW-)Pegel aus, wenn die Eingangsspannung niedriger (höher) als ein Schwell­ pegel ist. Die jeweiligen Ausgangssignale der Binäri­ sierungsschaltungen 124, 125, 126 und 127 werden ein­ gegeben in eine ODER-Schaltung 121, eine UND-Schaltung 120, eine ODER-Schaltung 122 und eine UND-Schaltung 123. Die von den Binärisierungsschaltungen 125 und 127 kommenden Eingangssignale der UND-Schaltungen 120 und 123 sind von niedriger Aktivität. Das Ausgangssignal der ODER-Schaltung 121 wird in eine Treiberschaltung 118a3 eingegeben, das Ausgangssignal der UND-Schaltung 120 wird in eine Treiberschaltung 118a1 eingegeben, das Ausgangssignal der ODER-Schaltung 122 wird in eine Treiberschaltung 118b2 eingegeben, und das Ausgangs­ signal der UND-Schaltung 123 wird in eine Treiber­ schaltung 118b3 eingegeben. Das Ausgangssignal des Differentialverstärkers 116 wird in eine Steuerspan­ nungsschaltung 117 eingegeben, und die das Ausgangs­ signal der Steuerspannungsschaltung 117 bildende Steuerspannung Vs wird den Treiberschaltungen 118a2 und 118b1 zugeführt. Die Steuerspannungsschaltung 117 gibt die erforderliche Steuerspannung (Gate-Spannung des MOSFET-Transistors), die den Leitwiderstand des be­ treffenden MOSFET-Transistors der Schaltelemente 2 und 6 steuert, an deren Eingang aus. Dies bedeutet, daß die Steuerspannung Vs dem MOSFET-Transistor als Gate- Source-Spannung VGS des in Fig. 12 gezeigten MOSFET- Transistors zuführt. Der Spannungsbereich der Steuer­ spannung Vs ist so eingestellt, daß die Spannung den Leitwiderstand (oder Drain-Strom I0) des MOSFET-Tran­ sistors steuern kann. Die Impulssignale , Φa, Φa1 und Φa, die von den jeweiligen Treiberschaltungen 118a0, 118a1, 118a2 und 118a3 ausgegeben werden, werden an die betreffenden Schaltelemente 1, 4, 6 und 7 übermittelt, und die Impulssignale , Φb1, Φb und Φb, die von den Treiberschaltung 118b0, 118b1, 118b2 und 118b3 ausge­ geben werden, werden an die betreffenden Schaltelemente 5, 2, 3 und 8 übermittelt. The required output voltage 0 is set by the reference voltage V i in the same way as in the first embodiment. The reference voltage V 2 is set to a value that is slightly less than the voltage 0 . The output signal of the differential amplifier 119 is input to respective binary circuits (comparators) 124 , 125 , 126 and 127 . The binarization circuits 124 , 125 , 126 and 127 output signals at a HIGH (LOW) level when the input voltage is lower (higher) than a threshold level. The respective output signals of the binarization circuits 124 , 125 , 126 and 127 are input to an OR circuit 121 , an AND circuit 120 , an OR circuit 122 and an AND circuit 123 . The input signals from AND circuits 120 and 123 coming from binarization circuits 125 and 127 are of low activity. The output signal of the OR circuit 121 is input to a driver circuit 118 a 3 , the output signal of the AND circuit 120 is input to a driver circuit 118 a 1 , the output signal of the OR circuit 122 is input to a driver circuit 118 b 2 , and that Output signal of the AND circuit 123 is entered into a driver circuit 118 b 3 . The output signal of the differential amplifier 116 is converted into a control voltage clamping circuit input 117, and the output signal of the control voltage circuit 117 forms control voltage V s is supplied to a 2 and b 1 to the driver circuits 118 118th The control voltage circuit 117 outputs the required control voltage (gate voltage of the MOSFET transistor), which controls the conduction resistance of the relevant MOSFET transistor of the switching elements 2 and 6 , at the input thereof. This means that the control voltage V s supplies the MOSFET transistor as the gate-source voltage V GS of the MOSFET transistor shown in FIG. 12. The voltage range of the control voltage V s is set so that the voltage can control the lead resistance (or drain current I 0 ) of the MOSFET transistor. The pulse signals, Φa, Φa 1 and Φa, which are output from the respective driver circuits 118 a 0 , 118 a 1 , 118 a 2 and 118 a 3 , are transmitted to the relevant switching elements 1 , 4 , 6 and 7 , and the pulse signals , Φb 1 , Φb and Φb, which are output by the driver circuit 118 b 0 , 118 b 1 , 118 b 2 and 118 b 3 , are transmitted to the relevant switching elements 5 , 2 , 3 and 8 .

Fig. 12 zeigt eine Charakteristik eines N-Kanal-MOSFET- Transistors, der für die Schaltelemente 2, 3, 4, 6, 7 und 8 verwendet wird. Wenn die Gate-Source-Spannung VGS 4 V oder mehr beträgt, fließt ein ausreichender Drain- Strom, und wenn die Spannung VGS unter 4 V liegt, fließt ein Drain-Strom, der dem Wert der Spannung VGS entspricht. Bei dieser Ausführungsform steuern die Impulssignale Φa und Φb das Ein- und Ausschalten der Schaltelemente in Abhängigkeit davon, ob die Gate- Source-Spannung von 4 V oder mehr zugeführt wird oder nicht. Die Impulssignale Φa1 und Φb1 steuern nicht nur das Ein- und Ausschalten der Schaltelemente, sondern auch den Leitwiderstand (oder Drain-Strom) der Schalt­ elemente durch Zuführen einer Spannung von 4 V oder weniger. Fig. 12 shows a characteristic of an N-channel MOSFET transistor used for the switching elements 2 , 3 , 4 , 6 , 7 and 8 . When the gate-source voltage V GS is 4 V or more, a sufficient drain current flows, and when the voltage V GS is below 4 V, a drain current flows corresponding to the value of the voltage V GS . In this embodiment, the pulse signals Φa and Φb control the switching on and off of the switching elements depending on whether the gate-source voltage of 4 V or more is supplied or not. The pulse signals Φa 1 and Φb 1 not only control the switching on and off of the switching elements, but also the resistance (or drain current) of the switching elements by supplying a voltage of 4 V or less.

Im folgenden wird die Arbeitsweise des beschriebenen DC-DC-Konverters erläutert.The following describes the operation of the DC-DC converter explained.

Unter der Annahme, daß die Eingangsspannung 12 V be­ trägt, ist der DC-DC-Konverter auf eine spezifische Ausgangsspannung von 5 V eingestellt, und der Zulässig­ keitsbereich der erforderlichen Eingangsspannung be­ trägt 7 bis 16 V. Wenn die Eingangsspannung ungeachtet des Spannungsabfalls aufgrund des Leitwiderstandes der Schaltelemente 10 V oder mehr beträgt, läßt sich eine stabile Ausgangsspannung von 5 V erzielen, indem die Impulssignale Φa, , Φa1, Φb, und Φb1 an die Schaltelemente 1, 2, 3, 4, . . . und 8 abgegeben werden. Hierbei ist die Spannung der Impulssignale höher als 4 V. Der Differentialverstärker 116 vergleicht die Aus­ gangsspannung V0 mit V1 = 0. Wenn sich die Ausgangs­ spannung V0 ändert, gibt der Differentialverstärker 116 an die Steuerspannungsschaltung 117 eine der Spannungs­ änderung entsprechende Spannung ab. Die Steuerspan­ nungsschaltung 117 gibt eine Steuerspannung Vs, die auf der Spannungsdifferenz zwischen der Ausgangsspannung V0 und der Referenzspannung V1 basiert, an die Treiber­ schaltungen 118a2 und 118b1 ab. Die Impulssignale Φa und Φb werden an die Treiberschaltungen 118a2 und 118b1 übermittelt, und die Treiberschaltungen 118a2 und 118b1 geben gemäß Fig. 13(c) und (d) die Impulssignale Φa1 und Φb1 ab, deren Amplituden sich als Antwort auf die Steuerspannung Vs ändern. Wenn die durch die Wider­ stände R5 und R6 geteilte Eingangsspannung Vi höher als V2 ist, gibt der Differentialverstärker 119 ein Signal mit hohem Pegel ab, wobei alle Ausgangssignale der Binärisierungsschaltungen 124, 125, 126 und 127 auf niedrigem Pegel (LOW-Pegel) sind und die Treiberschal­ tungen 118a3 und 118a1 ein Impulssignal Φa gemäß Fig. 13(a) abgeben. Die Treiberschaltungen 118b2 und 118b3 geben ein Impulssignal Φb gemäß Fig. 13(b) ab. Die MOSFET-Transistoren der Schaltelemente 6 und 2, die Impulssignale Φa1 bzw. Φb1 erhalten haben, führt die Leitwiderstandssteuerung aus. Somit wird mittels der Leitwiderstandssteuerung durch den MOSFET-Transistor der Schaltelemente 6 und 2 der dem Glättungskondensator C3 zugeführte Ladestrom gesteuert, um so die Ladespan­ nung des Glättungskondensators C3 zu steuern. Dies bedeutet, daß, wenn die Ausgangsspannung V0 aufgrund einer starken Belastung absinkt, die Steuerspannung Vs ansteigt und, wie in Fig. 13(c) und (d) durch die gestrichelte Linie gezeigt ist, die Amplitude der Impulssignale Φa1, Φb1 größer wird. Wenn die Ausgangs­ spannung aufgrund geringer Belastung ansteigt, wird die Amplitude der Impulssignale Φa1, Φb2, wie durch die durchgezogene Linie dargestellt wird, kleiner, wodurch die Schaltelemente 6 und 2 ein- und ausgeschaltet werden und die Leitwiderstandssteuerung erfolgt, damit der Ladestrom des Glättungskondensators C3 gesteuert wird und somit die Ausgangsspannung V0 auf den Wert 0 stabilisiert wird.Assuming that the input voltage is 12 V, the DC-DC converter is set to a specific output voltage of 5 V, and the permissible range of the required input voltage is 7 to 16 V. If the input voltage regardless of the voltage drop due to the Conductivity of the switching elements is 10 V or more, a stable output voltage of 5 V can be achieved by the pulse signals Φa,, Φa 1 , Φb, and Φb 1 to the switching elements 1 , 2 , 3 , 4 ,. . . and 8 are delivered. Here, the voltage of the pulse signals is higher than 4 V. The differential amplifier 116 compares the output voltage V 0 with V 1 = 0 . When the output voltage V 0 changes, the differential amplifier 116 outputs to the control voltage circuit 117 a voltage corresponding to the voltage change. The control voltage circuit 117 outputs a control voltage V s , which is based on the voltage difference between the output voltage V 0 and the reference voltage V 1 , to the driver circuits 118 a 2 and 118 b 1 . The pulse signals Φa and Φb are transmitted to the driver circuits 118 a 2 and 118 b 1 , and the driver circuits 118 a 2 and 118 b 1 output the pulse signals Φa 1 and Φb 1 according to FIG. 13 (c) and (d) Amplitudes change in response to the control voltage V s . When the input voltage V i divided by the resistors R 5 and R 6 is higher than V 2 , the differential amplifier 119 outputs a high level signal, with all the output signals of the binarization circuits 124 , 125 , 126 and 127 at a low level (LOW- Level) are and the driver circuits 118 a 3 and 118 a 1 emit a pulse signal Φa as shown in FIG. 13 (a). The driver circuits 118 b 2 and 118 b 3 emit a pulse signal Φb as shown in FIG. 13 (b). The MOSFET transistors of the switching elements 6 and 2 , which have received pulse signals Φa 1 and Φb 1 , perform the control of the lead resistance. Thus, the charge current supplied to the smoothing capacitor C 3 is controlled by means of the control resistance control by the MOSFET transistor of the switching elements 6 and 2 , so as to control the charging voltage of the smoothing capacitor C 3 . This means that when the output voltage V 0 drops due to a heavy load, the control voltage V s increases and, as shown in Fig. 13 (c) and (d) by the broken line, the amplitude of the pulse signals Φa 1 , Φb 1 gets bigger. If the output voltage rises due to low load, the amplitude of the pulse signals Φa 1 , Φb 2 , as shown by the solid line, becomes smaller, as a result of which the switching elements 6 and 2 are switched on and off and the control resistance control takes place so that the charging current of the smoothing capacitor C 3 is controlled and thus the output voltage V 0 is stabilized at a value of 0.

Auch bei der dritten Ausführungsform läßt sich in dem Fall, daß die Eingangsspannung Vi auf 10 V oder weniger verringert wird, die Ausgangsspannung von 5 V nicht erzielen. Wenn die Eingangsspannung Vi verringert wird undAlso in the third embodiment, if the input voltage V i is reduced to 10 V or less, the output voltage of 5 V cannot be obtained. When the input voltage V i is decreased and

kleiner ist als die Referenzspannung V2, erzeugt der Differentialverstärker eine Spannung, die den Binärisierungsschaltungen 124, 125, 126 und 127 zugeführt wird. Sämtliche Ausgangssignale der Binäri­ sierungsschaltungen haben einen hohen Pegel. Folglich werden die Ausgangssignale der ODER-Schaltungen 121 und 122, wie Fig. 14(a) zeigt, stets "high", wodurch beide Schaltelemente 7 und 3 im Einschaltzustand bleiben. Die Ausgangssignale der UND-Schaltungen 120 und 123 werden, wie Fig. 14(b) zeigt, stets "low", wodurch die Schaltelemente 4 und 8 im abgeschalteten Zustand gehalten werden. Die Impulssignale Φa und Φb, die gemäß Fig. 14(c) und (d) in die Treiberschaltungen 118a0 und 118b0 eingegeben werden, sind die gleichen wie in Fig. 13. Wie Fig. 14(e) und (f) zeigt, ändert sich die Amplitude der Impulssignale Φa und Φb der Treiber­ schaltungen 118a2 und 118b1 in Abhängigkeit von der Steuerspannung Vs, und beide Schaltelemente 6 und 2 führen die Leitwiderstandssteuerung aus. Auf diese Weise wird erreicht, daß, wenn die Eingangsspannung Vi derart absinkt, daß die erforderliche Ausgangsspannung V0 nicht erzielt wird, beide Schaltelemente 3 und 7 einschalten, beide Schaltelemente 4 und 8 ausschalten, die Schaltelemente 1 und 2 abwechselnd ein- und aus­ schalten und die Schaltelemente 5 und 6 abwechselnd ein- und ausschalten (Sämtliche genannten Schaltele­ mente sind in Fig. 10 gezeigt) und dadurch die Kon­ densatoren C1 und C2 direkt oder abwechselnd mit der Eingangsspannung Vi geladen werden. Da die geladene Energie über die Schaltelemente 2 und 6 dem Glättungs­ kondensator C3 zugeführt wird, wird ein mit dem Ab­ sinken der Eingangsspannung Vi einhergehendes Absinken der Ausgangsspannung V0 verhindert. Der zulässige Ein­ gangsspannungsbereich kann vergrößert werden. Da der von den Kondensatoren C1 und C2 zu dem Kondensator C3 fließende Ladestrom durch den Leitwiderstand der Schaltelemente 2 und 6 gesteuert wird, erhält man eine geeignete Ladespannung, wodurch sich auch eine geeignete Ausgangsspannung V0 ergibt.is smaller than the reference voltage V 2 , the differential amplifier generates a voltage which is supplied to the binarization circuits 124 , 125 , 126 and 127 . All output signals of the binaryization circuits are at a high level. As a result, the output signals of the OR circuits 121 and 122 always become "high" as shown in Fig. 14 (a), whereby both switching elements 7 and 3 remain in the on state. The output signals of the AND circuits 120 and 123 always become "low", as shown in FIG. 14 (b), whereby the switching elements 4 and 8 are kept in the switched-off state. The pulse signals Φa and Φb that are input to the driver circuits 118 a 0 and 118 b 0 as shown in FIG. 14 (c) and (d) are the same as in FIG. 13. As shown in FIG. 14 (e) and (f ) shows, the amplitude of the pulse signals Φa and Φb of the driver circuits 118 a 2 and 118 b 1 changes as a function of the control voltage V s , and both switching elements 6 and 2 carry out the control resistance control. In this way it is achieved that when the input voltage V i drops such that the required output voltage V 0 is not achieved, switch on both switching elements 3 and 7 , switch off both switching elements 4 and 8 , switching elements 1 and 2 alternately on and off switch and switch the switching elements 5 and 6 alternately on and off (all the switching elements mentioned are shown in Fig. 10) and thereby the capacitors C 1 and C 2 are loaded directly or alternately with the input voltage V i . Since the charged energy is supplied to the smoothing capacitor C 3 via the switching elements 2 and 6 , a decrease in the output voltage V 0 associated with the drop in the input voltage V i is prevented. The permissible input voltage range can be increased. Since the charging current flowing from the capacitors C 1 and C 2 to the capacitor C 3 is controlled by the lead resistance of the switching elements 2 and 6 , a suitable charging voltage is obtained, which also results in a suitable output voltage V 0 .

Es ist vorteilhaft, die Energie des Glättungskonden­ sators C3 der Last 11 zuzuleiten, nachdem diese Energie zum Beseitigen von Peak-Rauschen einer aus einer Wicklung und einem Kondensator bestehenden Glättungs­ schaltung zugeführt worden ist.It is advantageous to supply the energy of the smoothing capacitor C 3 to the load 11 after this energy has been supplied to a smoothing circuit consisting of a winding and a capacitor in order to eliminate peak noise.

Bei dieser Ausführungsform wird der Leitwiderstand des N-Kanal-MOSFET-Transistors gesteuert. Der gleiche Effekt wird erzielt, wenn der Leitwiderstand des P-Kanal-MOSFET-Transistors (Schaltelemente 1 und 5) gesteuert wird. In diesem Fall wird nicht der dem Lade­ strom des Kondensators C3, sondern der den Kondensa­ toren C1 und C2 zufließende Ladestrom gesteuert. Es ist auch möglich, die Leitwiderstände mehrerer Schaltele­ mente zu steuern, die gleichzeitig einschalten. Ferner können bei der in Fig. 7 gezeigten zweiten Ausführungs­ form die Schaltelemente 3, 4, 7 und 8 oder lediglich die Schaltelemente 4 und 8 durch Dioden ersetzt werden. In this embodiment, the lead resistance of the N-channel MOSFET transistor is controlled. The same effect is achieved when the lead resistance of the P-channel MOSFET transistor (switching elements 1 and 5 ) is controlled. In this case, the charging current of the capacitor C 3 , but the capacitors C 1 and C 2 flowing in, is not controlled. It is also possible to control the resistances of several switching elements that switch on at the same time. Furthermore, in the second embodiment shown in FIG. 7, the switching elements 3 , 4 , 7 and 8 or only the switching elements 4 and 8 can be replaced by diodes.

Bei der in Fig. 10 gezeigten Ausführungsform werden die ersten Kondensatoren C1 und C2 zu dem Zeitpunkt mit der Spannung Vi geladen, zu dem die Eingangsspannung Vi verringert ist, und der zweite Kondensator C3 wird mit der genannten Ladung geladen. Es ist auch eine Anord­ nung möglich, bei der ein zur Verstärkung vorgesehenes Schaltelement 9 wie bei der Ausführungsform gemäß Fig. 5 vorgesehen ist und der Kondensator C3 direkt mit der dessen Eingangsspannung Vi geladen wird.In the embodiment shown in FIG. 10, the first capacitors C 1 and C 2 are charged with the voltage V i at the point in time at which the input voltage V i is reduced, and the second capacitor C 3 is charged with the said charge. It is also possible to arrange an arrangement in which a switching element 9 is provided for amplification, as in the embodiment according to FIG. 5, and the capacitor C 3 is charged directly with its input voltage V i .

Fig. 15 und 16 zeigen eine vierte Ausführungsform. Die in Fig. 15 gezeigte Ausführungsform gleicht im wesent­ lichen der Ausführungsform mit der in Fig. 5 gezeigten Schaltung. Der Aufbau der in Fig. 16 gezeigten Schal­ tungssteuereinheit unterscheidet sich geringfügig von der in Fig. 11 gezeigten Anordnung, d. h. die auf die Ausgänge der Differentialverstärker 116 und 119 fol­ genden Schaltanordnungen und der Ausgang der Impuls­ erzeugungsschaltungen 114 sind unterschiedlich. Im folgenden werden diese Teile beschrieben. FIGS. 15 and 16 show a fourth embodiment. The embodiment shown in FIG. 15 is substantially the same as the embodiment with the circuit shown in FIG. 5. The circuit control unit shown in FIG. 16 differs slightly from the arrangement shown in FIG. 11, that is, the switching arrangements following the outputs of the differential amplifiers 116 and 119 and the output of the pulse generating circuits 114 are different. These parts are described below.

Wenn die Impulserzeugungsschaltung 114 ein Impulssignal ausgibt, wird dieses der Impulsaufspaltungsschaltung 115, die derjenigen in der dritten Ausführungsform gleicht, und der UND-Schaltung 130 zugeführt. Die Impulsaufspaltungsschaltung 115 gibt die Impulssignale Φa und Φb ab, die denjenigen bei den übrigen Ausfüh­ rungsformen gleichen. Das Impulssignal Φa wird in die Treiberschaltungen 138a0 und 138a1 eingegeben, und das Impulssignal Φb wird in die Treiberschaltungen 138b0 und 138b1 eingegeben. Das Ausgangssignal des Differen­ tialverstärkers 119 wird der UND-Schaltung 130 zuge­ führt, und dessen Ausgangssignal wird in die Treiber­ schaltung 138c eingegeben. Das Ausgangssignal des Differentialverstärkers 116 wird in eine erste Steuer­ spannungsschaltung 117 und eine zweite Steuerspannungs­ schaltung 131 eingegeben. Die erste Steuerspannungs­ schaltung 117 gibt die erforderliche Steuerspannung Vs ab, die den Leitwiderstand des MOSFET-Transistors der jeweiligen Schaltelemente 2 und 6 steuert.When the pulse generating circuit 114 outputs a pulse signal, it is supplied to the pulse splitting circuit 115 similar to that in the third embodiment and the AND circuit 130 . The pulse splitting circuit 115 outputs the pulse signals Φa and Φb, which are the same as those in the other embodiments. The pulse signal Φa is input to the driver circuits 138 a 0 and 138 a 1 , and the pulse signal Φb is input to the driver circuits 138 b 0 and 138 b 1 . The output signal of the differential amplifier 119 is fed to the AND circuit 130 , and its output signal is input to the driver circuit 138 c. The output signal of the differential amplifier 116 is input to a first control voltage circuit 117 and a second control voltage circuit 131 . The first control voltage circuit 117 outputs the required control voltage V s , which controls the resistance of the MOSFET transistor of the respective switching elements 2 and 6 .

Die Steuerspannung Vs wird in die jeweilige Treiber­ schaltung 138a1 und 138b1 eingegeben. Die zweite Steuerspannungsschaltung 131 gibt eine Steuerspannung Vso ab und arbeitet auf die gleiche Weise wie die Steuerspannungsschaltung 117. Die Steuerspannung Vso wird in die Treiberschaltung 138c eingegeben. Das von der Treiberschaltung 138a1 ausgegebene Impulssignal Φa1 wird dem Schaltelement 6 zugeführt, das von der Trei­ berschaltung 138a0 ausgegebene Impulssignal Φa wird den Schaltelementen 4 und 7 zugeführt, und das invertierte Impulssignal wird dem Schaltelement 1 zugeführt. Das von der Treiberschaltung 138b0 ausgegebene Impulssignal Φb wird den Schaltelementen 3 und 8 zugeführt, und das invertierte Impulssignal wird dem Schaltelement 5 zugeführt. Das von der Treiberschaltung 138b1 ausgege­ bene Impulssignal Φb wird dem Schaltelement 2 zuge­ führt. Die UND-Schaltung 130 gibt ein Impulssignal in die Treiberschaltung 138c ein, indem sie den Ausgangs­ impuls der Impulserzeugungsschaltung 114, der auf der Basis des Ausgangssignals des Differentialverstärkers 119 erzeugt wird, durch die Treiberschaltung 138c leitet, wenn die Eingangsspannung Vi kleiner ist als die Referenzspannung V2. Das von der Treiberschaltung 138c kommende Impulssignal Φc wird dem Schaltelement 9 zugeführt. Die Treiberschaltungen 138a1, 138b1 und 138c ändern die Amplitude des eingegebenen Impulssignals entsprechend dem high/low-Zustand der Steuerspannung Vs und Vso auf einen größeren oder kleineren Wert. The control voltage V s is input into the respective driver circuit 138 a 1 and 138 b 1 . The second control voltage circuit 131 outputs a control voltage V so and operates in the same way as the control voltage circuit 117 . The control voltage V so is input into the driver circuit 138 c. The from the driver circuit 138 output a 1 pulse signal .phi.a 1 is supplied to the switching element 6 of the dri berschaltung 138 a 0 output pulse signal .phi.a 4 and 7 supplied to the switching elements, and the inverted pulse signal is supplied to the switching element. 1 The pulse signal φ b output by the driver circuit 138 b 0 is supplied to the switching elements 3 and 8 , and the inverted pulse signal is supplied to the switching element 5 . The output from the driver circuit 138 b 1 bene pulse signal Φ b is supplied to the switching element 2 . The AND circuit 130 inputs a pulse signal into the driver circuit 138 c by passing the output pulse of the pulse generating circuit 114 , which is generated on the basis of the output signal of the differential amplifier 119 , through the driver circuit 138 c when the input voltage V i is lower than the reference voltage V 2 . The c coming from the driver circuit 138 øC pulse signal is supplied to the switching element. 9 The driver circuits 138 a 1 , 138 b 1 and 138 c change the amplitude of the input pulse signal in accordance with the high / low state of the control voltage V s and V so to a larger or smaller value.

Im folgenden wird die Arbeitsweise der vierten Ausfüh­ rungsform erläutert. Der Arbeitsablauf, der erfolgt, wenn das EingangssignalThe following is the operation of the fourth embodiment tion form explained. The workflow that takes place if the input signal

des Differentialver­ stärkers 119 höher ist als die Referenzspannung V2, ist der gleiche wie bei der dritten Ausführungsform, wobei die Ladeströme der Kondensatoren C1 und C2, die abwech­ selnd geladen und entladen werden, durch den Leit­ endwiderstand der Schaltelemente 2 und 6 gesteuert werden und somit die durch V1 bestimmte Spannung, z.B. die Ausgangsspannung von 5 V, stabil erhalten wird. Fig. 17(a) bis (d) zeigt Φa, Φb sowie Φa1 und Φb1 bei Änderung der Amplitude.of Differentialver amplifier 119 is higher than the reference voltage V 2 , is the same as in the third embodiment, the charging currents of the capacitors C 1 and C 2 , which are alternately charged and discharged, controlled by the lead end resistance of the switching elements 2 and 6 and thus the voltage determined by V 1 , for example the output voltage of 5 V, is stably obtained. Fig. 17 (a) to (d) shows Φa, Φb and Φa 1 and Φb 1 when the amplitude changes.

WennIf

kleiner als V2 ist, gibt der Differential­ verstärker 119 ein Signal mit hohem Pegel ab, das der UND-Schaltung 130 zugeführt wird.is smaller than V 2 , the differential amplifier 119 outputs a high level signal, which is supplied to the AND circuit 130 .

Die UND-Schaltung 130 gibt das von der Impulserzeu­ gungsschaltung 114 eingegebene Impulssignal Φc ab. Die Treiberschaltung 118c gibt das in Fig. 17(e) gezeigte Impulssignal Φc zum Ein-/Aus-Schalten des zur Verstär­ kung vorgesehenen Schaltelementes 9 ab. In der Phase, in der das Schaltelement 9 im Einschaltzustand ist, ist die Gleichspannungsquelle 10 direkt mit dem Glättungs­ kondensator C3 gekoppelt, um dessen Spannung zu er­ höhen; dadurch wird verhindert, daß die Ausgangsspan­ nung V0, die der Last 11 zugeführt wird, absinkt. Die Amplitude des Impulssignals Φc wird größer, wie in Fig. 17(e) durch die unterbrochene Linie gezeigt ist, wenn die Eingangsspannung Vi unter den vorbestimmten Wert der Ausgangsspannung V0 absinkt, wobei die Steuerspan­ nung Vso als Reaktion auf die Ausgangsspannung V0 aus­ gegeben wird. Dadurch nimmt der dem Kondensator C3 zugeführte Ladestrom als Reaktion auf die Eingangs­ spannung Vi zu oder ab, wodurch die Ausgangsspannung V0 selbst dann stabilisiert wird, wenn die Eingangsspan­ nung Vi absinkt; somit wird der Bereich der zulässigen Eingangsspannung vergrößert.The AND circuit 130 outputs the pulse signal Φc input from the pulse generation circuit 114 . The driver circuit 118 c outputs the pulse signal Φc shown in FIG. 17 (e) for switching the on / off switching element 9 provided for amplification. In the phase in which the switching element 9 is in the on state, the DC voltage source 10 is directly coupled to the smoothing capacitor C 3 in order to increase its voltage; this prevents the output voltage V 0 supplied to the load 11 from dropping. The amplitude of the pulse signal Φc becomes larger as shown by the broken line in FIG. 17 (e) when the input voltage V i falls below the predetermined value of the output voltage V 0 , the control voltage V thus in response to the output voltage V 0 is output. As a result, the charging current supplied to the capacitor C 3 increases or decreases in response to the input voltage V i , whereby the output voltage V 0 is stabilized even when the input voltage V i drops; this increases the range of the permissible input voltage.

Bei der fünften Ausführungsform, die in Fig. 18 gezeigt ist, sind die Schaltelemente 4 und 8 der ersten Aus­ führungsform durch Dioden 40 und 80 ersetzt, und an der Ausgangsstufe ist ein Tiefpaßfilter vorgesehen, der aus einer Spule L0 und einem Kondensator C0 besteht. Beim Schalten der Schaltelemente wird an den Vorder- und Hinterflanken der Impulssignale Φa und Φb Peak-Rauschen erzeugt. Der Tiefpaßfilter absorbiert das Peak-Rau­ schen, und somit wird an die Last 11 eine Gleichspan­ nung abgegeben, bei der Peak-Rauschen und Welligkeit gering sind. Durch die Verwendung der Dioden 40 und 80 ist diese Ausführungsform kostengünstig.In the fifth embodiment shown in FIG. 18, the switching elements 4 and 8 of the first embodiment are replaced by diodes 40 and 80 , and a low-pass filter is provided at the output stage, which consists of a coil L 0 and a capacitor C 0 consists. When switching the switching elements, peak noise is generated on the leading and trailing edges of the pulse signals Φa and Φb. The low-pass filter absorbs the peak noise, and thus a DC voltage is delivered to the load 11 , in which the peak noise and ripple are low. This embodiment is inexpensive through the use of diodes 40 and 80 .

Wenn bei dieser Ausführungsform die Eingangsspannung Vi das Zweifache der erforderlichen Ausgangsspannung 0 übersteigt, erfolgt auf die gleiche Weise wie bei der ersten Ausführungsform ein Steuervorgang zum Erzeugen von 0, bei dem das Tastverhältnis der Impulssignale Φa und Φb zu 50% oder weniger gemacht wird, und in dem Fall, daß die Eingangsspannung Vi kleiner ist als das Zweifache der erforderlichen Ausgangsspannung 0, erfolgt ein Steuervorgang zum Erzeugen von 0, bei dem das Tastverhältnis der Impulssignale Φa und Φb zu 0 bis 100% gemacht wird. Wenn das Tastverhältnis der Impuls­ signale Φa und Φb 50% übersteigt, tritt eine Phase ein, in der beide Impulssignale Φa und Φb einen hohen Pegel aufweisen. In dieser Phase sind die Kondensatoren C1 und C2 parallelgeschaltet und werden mit der Ein­ gangsspannung Vi geladen. Folglich ist die erforder­ liche Ausgangsspannung 0 gewährleistet.In this embodiment, when the input voltage V i exceeds twice the required output voltage 0 , a control operation to generate 0 is performed in the same manner as in the first embodiment, in which the duty cycle of the pulse signals Φa and Φb is made 50% or less, and in the event that the input voltage V i is less than twice the required output voltage 0 , a control operation to generate 0 takes place in which the duty cycle of the pulse signals Φa and Φb is made 0 to 100%. If the pulse duty factor of the pulse signals Φa and Φb exceeds 50%, a phase occurs in which both pulse signals Φa and Φb are at a high level. In this phase, the capacitors C 1 and C 2 are connected in parallel and are charged with the input voltage V i . Consequently, the required output voltage 0 is guaranteed.

Fig. 19 ist ein Schaltbild der Schaltsteuereinheit der in Fig. 18 gezeigten Schaltung, wobei die mit Fig. 6 identischen Teile gleiche Bezugszeichen haben. Das Ausgangssignal S1 des Differentialverstärkers 102 wird dem Komparator 104 und einer Pegelumsetzungsschaltung 1020 zugeführt. Das Ausgangssignal S2 des Dreieck­ wellenoszillators 103 wird ebenfalls in die Pegel­ umsetzungsschaltung 1020 eingegeben. Wie noch zu be­ schreiben ist, gibt die Pegelumsetzungsschaltung 1020 ein Signal S1 ab, das durch Anheben des Spannungspegels des Signals S1 erzeugt worden ist, und führt das Signal S1 dem Komparator 108 zu. Die übrigen Eingangssignale der Komparatoren 194 und 108 bestehen aus einem Drei­ eckwellensignal S2. Die Ausgangssignale S3′ und S3 der Komparatoren 108 und 104 werden den Transistoren Tr1 bzw. Tr2 zugeführt, woraufhin die Impulssignale Φa und erzeugt werden. Das Impulssignal Φa wird in einer Treiberschaltung 106a und einer Inversionstreiber­ schaltung 106a′ verstärkt, wobei das Ausgangssignal Φa der Treiberschaltung 106a den Schaltelementen 6 und 7 zugeführt wird und das Ausgangssignal der Inver­ sionstreiberschaltung 106a′ dem Schaltelement 1 zuge­ führt wird. Das Impulssignal wird in einer Treiber­ schaltung 106b und einer Inversionstreiberschaltung 106b′ verstärkt, wobei das Ausgangssignal der Trei­ berschaltung 106b dem Schaltelement 5 zugeführt wird und das Ausgangssignal Φb der Inversionstreiberschal­ tung 106b′ den Schaltelementen 2 und 3 zugeführt wird. Fig. 20(a) zeigt die Wellenformen und die Pegel der jeweiligen Signale in dem Fall, daß Vi das Zweifache der durch die Referenzspannung Vr an dem Spannungs­ teiler der Widerstände R1 und R2 erhaltenen Spannung V1 (=0) übersteigt, das Ausgangssignal S3 des Komparators 104, der das die Differenz zwischen V0 und V1 repräsen­ tierende Signal S1 mit der Dreieckwelle S2 vergleicht, erhält abbildungsgemäß ein Tastverhältnis von 50% oder weniger, wobei die Spannungen Φb, wie beschrieben erzeugt werden. Die Pegelumsetzungsschaltung 1020 errechnet die Differenz ΔVs (= Vs1-Vs) zwischen der Spannung Vs1 des Signals Sr und der Gleichspannungs­ komponente Vs des Signals S2, und gibt das Signal S1′ mit dem Pegel Vs1′ = Vs-ΔVs ab. Folglich ist das Aus­ gangssignal S3′ des Komparators 108, der das Signal S1′ und die Dreieckwelle S2 vergleicht, wie in der Abbil­ dung beschaffen, wobei das Inversionssignal in bezug auf das Signal S3 um 180° phasenverschoben ist. Wenn die Transistoren Tr2 und Tr1 die Eingangssignale S3′ bzw. S3 invertieren, werden die Ausgangssignale Φa und erzeugt. Fig. 19 is a circuit diagram of the switching control unit of the circuit shown in Fig. 18, with the parts identical to Fig. 6 having the same reference numerals. The output signal S 1 of the differential amplifier 102 is fed to the comparator 104 and a level conversion circuit 1020 . The output signal S 2 of the triangular wave oscillator 103 is also input to the level conversion circuit 1020 . As will be described later, the level conversion circuit 1020 outputs a signal S 1 , which has been generated by raising the voltage level of the signal S 1 , and supplies the signal S 1 to the comparator 108 . The remaining input signals of the comparators 194 and 108 consist of a triangular wave signal S 2 . The output signals S 3 'and S 3 of the comparators 108 and 104 are fed to the transistors T r1 and T r2 , whereupon the pulse signals Φa and are generated. The pulse signal .phi.a is in a driver circuit 106 a and an inversion driving circuit 106 a 'amplified, wherein the output signal .phi.a the driver circuit 106 is a switching elements 6 and 7 is supplied and the output of the Inver sion driver circuit 106 a' to the switching element 1 is supplied. The pulse signal is circuit in a driver 106 b and an inversion driving circuit 106 b 'amplified, the output signal of the dri berschaltung 106 b to the switching element 5 is fed and the output signal Øb the inversion driver TIC 106 b' to the switching elements is supplied. 2 and 3 Fig. 20 (a) shows the waveforms and levels of the respective signals in the case that V i exceeds twice the voltage V 1 (= 0 ) obtained by the reference voltage V r across the voltage divider of the resistors R 1 and R 2 , the output signal S 3 of the comparator 104 which compares the difference between V 0 and V 1 represen animal signal S 1 with the triangular wave S 2 is illustration according to a duty ratio of 50% or less, wherein the voltages Øb are generated as described . The level conversion circuit 1020 calculates the difference ΔV s (= V s1 -V s ) between the voltage V s1 of the signal Sr and the DC component Vs of the signal S 2 , and outputs the signal S 1 'with the level V s1 ' = V s -ΔV s from. Consequently, the output signal S 3 'of the comparator 108 , which compares the signal S 1 ' and the triangular wave S 2 , as shown in the Figil tion, the inversion signal being out of phase with respect to the signal S 3 by 180 °. When the transistors T r2 and T r1 invert the input signals S 3 'and S 3 , the output signals Φa and are generated.

Wenn die Eingangsspannung Vi absinkt, sinkt V0 in stär­ kerem Maße als V1 ab, wobei das Ausgangssignal S1 des Komparators 102 wie in Fig. 20(b) gezeigt abfällt. Folglich wird das Verhältnis zwischen S1 und S1′ um­ gekehrt zu dem in Fig. 20 (a) gezeigten, wodurch S3 (Φb) und (Φa) eine Wellenform mit einem Tastver­ hältnis von 50% oder mehr erhalten.When the input voltage V i drops, V 0 drops more than V 1 , and the output signal S 1 of the comparator 102 drops as shown in Fig. 20 (b). Consequently, the ratio between S 1 and S 1 ' is reversed to that shown in Fig. 20 (a), whereby S 3 (Φb) and (Φa) obtain a waveform with a duty ratio of 50% or more.

Bei dieser Ausführungsform erfolgt das Laden durch Parallelverbindung der Kondensatoren C1 und C2 mit der Spannungsquelle 10, während bei der dritten Ausfüh­ rungsform das Laden durch einzelnes Schalten der Kon­ densatoren C1 und C2 erfolgt. Bei der fünften Ausfüh­ rungsform ist es auch möglich, die Leitwiderstand­ steuerung eines der Schaltelemente so durchzuführen, daß dadurch der Ladestrom gesteuert wird.In this embodiment, the charging is carried out by connecting the capacitors C 1 and C 2 in parallel with the voltage source 10 , while in the third embodiment, the charging is carried out by switching the capacitors C 1 and C 2 individually. In the fifth embodiment, it is also possible to carry out the control of one of the switching elements in such a way that the charging current is controlled thereby.

Bei der in Fig. 21 gezeigten sechsten Ausführungsform sind der Kondensator C1 und die Spule Li an der Ein­ gangsstufe vorgesehen. Die übrige Anordnung gleicht derjenigen bei der fünften Ausführungsform. Fig. 22 ist ein Wellenformdiagramm der sechsten Ausführungsform. Bei der Schaltung der sechsten Ausführungsform ist es wesentlich, daß im Vergleich zu der Spannung Vi der Gleichspannungsquelle 10 die Eingangsspannung Vl der Schalteinheit um den Spannungsabfall verringert ist, der durch eine Spule Li verursacht wird. Die Effizienz e der Leistungsübermittlung des DC-DC-Konverters wird durch die folgende Gleichung repräsentiert:In the sixth embodiment shown in FIG. 21, the capacitor C 1 and the coil L i are provided at the input stage. The other arrangement is the same as that in the fifth embodiment. Fig. 22 is a waveform diagram of the sixth embodiment. In the circuit of the sixth embodiment, it is essential that, compared to the voltage V i of the DC voltage source 10, the input voltage V l of the switching unit is reduced by the voltage drop caused by a coil L i . The efficiency e of the power transmission of the DC-DC converter is represented by the following equation:

Wenn die Eingangsspannung z. B. 12 V und die Ausgangs­ spannung 5 V beträgt und dabei die Kondensatoren C1 und C2 in Reihe geschaltet sind, wird e durch die folgende Gleichung repräsentiert:If the input voltage z. B. 12 V and the output voltage is 5 V and the capacitors C 1 and C 2 are connected in series, e is represented by the following equation:

Wenn die Eingangsspannung Vi 10 V oder weniger beträgt, z. B. 9 V, wird e durch die folgende Gleichung repräsen­ tiert:If the input voltage V i is 10 V or less, e.g. B. 9 V, e is represented by the following equation:

Da sich bei der sechsten Ausführungsform die Eingangs­ spannung statt auf die Spannung der Gleichspannungs­ quelle 10 auf die Spannung Vl einstellen läßt, welche niedriger als die Spannung der Gleichspannungsquelle 10 ist, wird der Nenner der Gleichung (1) um die Differenz zwischen der Spannung der Gleichspannungsquelle 10 und der Spannung Vl verkleinert, wodurch sich eine hohe Effizienz e der Leistungsübermittlung erzielen läßt. Auch bei der ersten bis zur fünften Ausführungsform können der Kondensator Ci und die Spule Li an der Ein­ gangsstufe vorgesehen sein.Since voltage, the input in the sixth embodiment instead of source to the voltage of the DC voltage 10 can be set to the voltage V L which is lower than the voltage of the DC voltage source 10, the denominator of the equation (1) is the the difference between the voltage DC voltage source 10 and the voltage V l reduced, whereby a high efficiency e of the power transmission can be achieved. In the first to the fifth embodiment, the capacitor C i and the coil L i can be provided at the input stage.

Claims (18)

1. DC-DC-Konverter mit geschalteten Kondensatoren (C1, C2), gekennzeichnet durch
mehrere erste Kondensatoren (C1, C2), die von einer Gleichspannungsquelle (10) geladen werden,
einen zur Glättung vorgesehenen zweiten Kondensator (C3), der von den ersten Kondensatoren (C1, C2) geladen wird und mit einer Last (11) verbunden ist,
eine Schalteinheit, die mit mehreren Schaltelementen (1-8) versehen ist, welche zwischen den ersten Konden­ satoren (C1, C2) und der Gleichspannungsquelle (10) sowie zwischen den ersten Kondensatoren (C1, C2) und dem zweiten Kondensator (C3) geschaltet sind, und die die ersten Kondensatoren (C1, C2) in Reihe schaltet und die Abfolge der Reihenschaltung entsprechend der Ein-/Aus- Schaltkombination der Schaltelemente ändert,
eine Schaltsteuereinheit, die die Abfolge der Reihenschaltung periodisch ändert, und
ein zur Verstärkung vorgesehenes Schaltelement (9), das die Gleichspannungsquelle (10) direkt mit dem zweiten Kondensator (C3) koppelt.1. DC-DC converter with switched capacitors (C 1 , C 2 ), characterized by
several first capacitors (C 1 , C 2 ), which are charged by a DC voltage source ( 10 ),
a second capacitor (C 3 ) provided for smoothing, which is charged by the first capacitors (C 1 , C 2 ) and is connected to a load ( 11 ),
a switching unit, which is provided with a plurality of switching elements ( 1-8 ) which between the first capacitors (C 1 , C 2 ) and the DC voltage source ( 10 ) and between the first capacitors (C 1 , C 2 ) and the second capacitor (C 3 ) are connected and which connects the first capacitors (C 1 , C 2 ) in series and changes the sequence of the series connection in accordance with the on / off switching combination of the switching elements,
a switching control unit that periodically changes the sequence of the series connection, and
a switching element ( 9 ) provided for amplification, which couples the direct voltage source ( 10 ) directly to the second capacitor (C 3 ). 2. DC-DC-Konverter nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Schalteinheit mit Dioden (3, 4, 7, 8) versehen ist, die einen Rückkehrstrom von dem zweiten Kondensator (C3) zu den ersten Kondensatoren (C1, C2) verhindern.2. DC-DC converter according to claim 1, characterized in that the switching unit is provided with diodes ( 3 , 4 , 7 , 8 ) which a return current from the second capacitor (C 3 ) to the first capacitors (C 1 , C 2 ) prevent. 3. DC-DC-Konverter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Spule (Li) zwischen die Gleichspannungsquelle (10) und die ersten Kondensatoren (C1, C2) geschaltet ist.3. DC-DC converter according to claim 1 or 2, characterized in that a coil (L i ) between the DC voltage source ( 10 ) and the first capacitors (C 1 , C 2 ) is connected. 4. DC-DC-Konverter mit geschalteten Kondensatoren (C1, C2), gekennzeichnet durch
mehrere erste Kondensatoren (C1, C2), die von einer Gleichspannungsquelle (10) geladen werden,
einen zur Glättung vorgesehenen zweiten Kondensator (C3), der von den ersten Kondensatoren (C1, C2) geladen wird und mit einer Last (11) verbunden ist,
eine Schalteinheit, die mit mehreren Halbleiter- Schaltelementen (1-8) versehen ist, welche zwischen den ersten Kondensatoren (C1, C2) und der Gleichspannungs­ quelle (10) sowie zwischen den ersten Kondensatoren (C1, C2) und dem zweiten Kondensator (C3) geschaltet sind, und die die ersten Kondensatoren (C1, C2) in Reihe schaltet und die Abfolge der Reihenschaltung entspre­ chend der Ein-/Aus-Schaltkombination der Halbleiter- Schaltelemente ändert, und
eine Schaltsteuereinheit, die die Abfolge der Rei­ henschaltung periodisch durch Ein-/Aus-Schalten der Halbleiter-Schaltelemente ändert und deren Leitwider­ stand steuert.4. DC-DC converter with switched capacitors (C 1 , C 2 ), characterized by
several first capacitors (C 1 , C 2 ), which are charged by a DC voltage source ( 10 ),
a second capacitor (C 3 ) provided for smoothing, which is charged by the first capacitors (C 1 , C 2 ) and is connected to a load ( 11 ),
a switching unit which is provided with a plurality of semiconductor switching elements ( 1-8 ) which between the first capacitors (C 1 , C 2 ) and the DC voltage source ( 10 ) and between the first capacitors (C 1 , C 2 ) and second capacitor (C 3 ) are connected, and which connects the first capacitors (C 1 , C 2 ) in series and changes the sequence of the series connection accordingly to the on / off switching combination of the semiconductor switching elements, and
a switching control unit, which changes the sequence of the series circuit periodically by switching the semiconductor switching elements on and off, and controls their line resistance. 5. DC-DC-Konverter nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Schaltelemente, deren Leitwiderstand gesteuert wird, zwischen der Gleichspannungsquelle (10) und den ersten Kondensatoren (C1, C2) angeordnet sind.5. DC-DC converter according to claim 4, characterized in that the switching elements whose resistance is controlled between the DC voltage source ( 10 ) and the first capacitors (C 1 , C 2 ) are arranged. 6. DC-DC-Konverter nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Schaltelemente, deren Leitwiderstand gesteuert wird, zwischen den ersten Kondensatoren (C1, C2) und dem zweiten Kondensator (C3) angeordnet sind.6. DC-DC converter according to claim 4, characterized in that the switching elements, whose resistance is controlled, are arranged between the first capacitors (C 1 , C 2 ) and the second capacitor (C 3 ). 7. DC-DC-Konverter nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Schalteinheit mit Dioden (3, 4, 7, 8) versehen ist, die einen Rückkehrstrom von dem zweiten Kondensator (C3) zu den ersten Kon­ densatoren (C1, C2) verhindern.7. DC-DC converter according to one of claims 4 to 6, characterized in that the switching unit is provided with diodes ( 3 , 4 , 7 , 8 ) which a return current from the second capacitor (C 3 ) to the first con prevent capacitors (C 1 , C 2 ). 8. DC-DC-Konverter nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß eine Spule (Li) zwischen die Gleichspannungsquelle (10) und die ersten Konden­ satoren (C1, C2) geschaltet ist.8. DC-DC converter according to one of claims 4 to 7, characterized in that a coil (L i ) between the DC voltage source ( 10 ) and the first capacitors (C 1 , C 2 ) is connected. 9. DC-DC-Konverter nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß ein zur Verstärkung vor­ gesehenes Schaltelement (9) die Gleichspannungsquelle (10) direkt mit dem zweiten Kondensator (C3) koppelt.9. DC-DC converter according to one of claims 4 to 8, characterized in that one for amplification before seen switching element ( 9 ) couples the DC voltage source ( 10 ) directly to the second capacitor (C 3 ). 10. DC-DC-Konverter mit geschalteten Kondensatoren (C1, C2), gekennzeichnet durch
mehrere erste Kondensatoren (C1, C2), die von einer Gleichspannungsquelle (10) geladen werden,
einen zur Glättung vorgesehenen zweiten Kondensator (C3), der durch die ersten Kondensatoren (C1, C2) ge­ laden wird und mit einer Last (11) verbunden ist,
eine Schalteinheit, die mit mehreren Halbleiter- Schaltelementen (1-8) versehen ist, welche zwischen den ersten Kondensatoren (C1, C2) und der Gleichspannungs­ quelle (10) sowie zwischen den ersten Kondensatoren (C1, C2) und dem zweiten Kondensator (C3) geschaltet sind, und die die ersten Kondensatoren (C1, C2) in Reihe schaltet und die Abfolge der Reihenschaltung ändert oder die ersten Kondensatoren (C1, C2) entsprechend der Ein-/Aus-Schaltkombination der Halbleiter-Schaltele­ mente parallelschaltet, und
eine Schaltsteuereinheit, die die Abfolge der Rei­ henschaltung periodisch durch Ein-/Aus-Schalten der Halbleiter-Schaltelemente ändert, den Leitwiderstand der Halbleiter-Schaltelemente steuert und die ersten Kondensatoren (C1, C2) in einem vorbestimmten Fall durch Ein-/Aus-Schalten der Halbleiter-Schaltelemente paral­ lelschaltet.10. DC-DC converter with switched capacitors (C 1 , C 2 ), characterized by
several first capacitors (C 1 , C 2 ), which are charged by a DC voltage source ( 10 ),
a second capacitor (C 3 ) provided for smoothing, which is charged by the first capacitors (C 1 , C 2 ) and is connected to a load ( 11 ),
a switching unit which is provided with a plurality of semiconductor switching elements ( 1-8 ) which between the first capacitors (C 1 , C 2 ) and the DC voltage source ( 10 ) and between the first capacitors (C 1 , C 2 ) and second capacitor (C 3 ) are connected, and which connects the first capacitors (C 1 , C 2 ) in series and changes the sequence of the series connection or the first capacitors (C 1 , C 2 ) according to the on / off switching combination of Semiconductor switching elements in parallel, and
a switching control unit which changes the sequence of the series circuit periodically by switching the semiconductor switching elements on / off, controls the line resistance of the semiconductor switching elements and the first capacitors (C 1 , C 2 ) in a predetermined case by switching on / off -Switching the semiconductor switching elements in parallel. 11. DC-DC-Konverter nach Anspruch 10, dadurch gekenn­ zeichnet, daß die Schaltelemente, deren Leitwiderstand gesteuert wird, zwischen der Gleichspannungsquelle (10) und den ersten Kondensatoren (C1, C2) angeordnet sind.11. DC-DC converter according to claim 10, characterized in that the switching elements, whose resistance is controlled, are arranged between the DC voltage source ( 10 ) and the first capacitors (C 1 , C 2 ). 12. DC-DC-Konverter nach Anspruch 10, dadurch gekenn­ zeichnet, daß die Schaltelemente, deren Leitwiderstand gesteuert wird, zwischen den ersten Kondensatoren (C1, C2) und dem zweiten Kondensator (C3) angeordnet sind.12. DC-DC converter according to claim 10, characterized in that the switching elements, the control resistance of which is controlled, are arranged between the first capacitors (C 1 , C 2 ) and the second capacitor (C 3 ). 13. DC-DC-Konverter nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Schalteinheit mit Dioden (3, 4, 7, 8) versehen ist, die einen Rückkehrstrom von dem zweiten Kondensator (C3) zu den ersten Kon­ densatoren (C1, C2) verhindern. 13. DC-DC converter according to one of claims 10 to 12, characterized in that the switching unit is provided with diodes ( 3 , 4 , 7 , 8 ) which a return current from the second capacitor (C 3 ) to the first con prevent capacitors (C 1 , C 2 ). 14. DC-DC-Konverter nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß eine Spule (Li) zwischen die Gleichspannungsquelle (10) und die ersten Konden­ satoren (C1, C2) geschaltet ist.14. DC-DC converter according to one of claims 10 to 13, characterized in that a coil (L i ) between the DC voltage source ( 10 ) and the first capacitors (C 1 , C 2 ) is connected. 15. DC-DC-Konverter mit geschalteten Kondensatoren (C1, C2), gekennzeichnet durch
mehrere erste Kondensatoren (C1, C2), die von einer Gleichspannungsquelle (10) geladen werden,
einen zur Glättung vorgesehenen zweiten Kondensator (C3), der von den ersten Kondensatoren (C1, C2) geladen wird und mit einer Last (11) verbunden ist,
eine Schalteinheit, die mit mehreren Schaltelementen (1-8) versehen ist, welche zwischen den ersten Konden­ satoren (C1, C2) und der Gleichspannungsquelle (10) sowie zwischen den ersten Kondensatoren (C1, C2) und dem zweiten Kondensator (C3) geschaltet sind, und die die ersten Kondensatoren (C1, C2) in Reihe an die Strom­ quelle (10) anschließt und die Abfolge der Reihen­ schaltung ändert oder die ersten Kondensatoren (C1, C2) entsprechend der Ein-/Aus-Schalt-Kombination der ersten Kondensatoren (C1, C2) einzeln an die Stromquelle (10) anschließt, und
eine Schaltsteuereinheit, die die Abfolge der Rei­ henschaltung periodisch durch Ein-/Aus-Schalten der Schaltelemente ändert und die ersten Kondensatoren (C1, C2) in einem vorbestimmten Fall mit der Stromquelle (10) verbindet.15. DC-DC converter with switched capacitors (C 1 , C 2 ), characterized by
several first capacitors (C 1 , C 2 ), which are charged by a DC voltage source ( 10 ),
a second capacitor (C 3 ) provided for smoothing, which is charged by the first capacitors (C 1 , C 2 ) and is connected to a load ( 11 ),
a switching unit, which is provided with a plurality of switching elements ( 1-8 ) which between the first capacitors (C 1 , C 2 ) and the DC voltage source ( 10 ) and between the first capacitors (C 1 , C 2 ) and the second capacitor (C 3 ) are connected, and the first capacitors (C 1 , C 2 ) are connected in series to the current source ( 10 ) and the sequence of the series circuit changes or the first capacitors (C 1 , C 2 ) corresponding to the on - On / off switching combination of the first capacitors (C 1 , C 2 ) individually connects to the current source ( 10 ), and
a switching control unit which changes the sequence of the series circuit periodically by switching the switching elements on / off and connects the first capacitors (C 1 , C 2 ) to the current source ( 10 ) in a predetermined case. 16. DC-DC-Konverter nach Anspruch 15, dadurch gekenn­ zeichnet, daß die Schalteinheit mit Dioden (3, 4, 7, 8) versehen ist, die einen Rückkehrstrom von dem zweiten Kondensator (C3) zu den ersten Kondensatoren (C1, C2) verhindern. 16. DC-DC converter according to claim 15, characterized in that the switching unit is provided with diodes ( 3 , 4 , 7 , 8 ) which a return current from the second capacitor (C 3 ) to the first capacitors (C 1 , C 2 ) prevent. 17. DC-DC-Konverter nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß eine Induktivität (Li) zwischen die Gleichspannungsquelle (10) und die ersten Kondensatoren (C1, C2) geschaltet ist.17. DC-DC converter according to claim 15 or 16, characterized in that an inductor (L i ) between the DC voltage source ( 10 ) and the first capacitors (C 1 , C 2 ) is connected. 18. DC-DC-Konverter nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß ein Teil oder alle der Schaltelemente Halbleiter-Schaltelemente sind und die Schaltsteuereinheit den Leitwiderstand der Halbleiter- Schaltelemente steuert.18. DC-DC converter according to one of claims 15 to 17, characterized in that some or all of the Switching elements are semiconductor switching elements and the Switching control unit the lead resistance of the semiconductor Controls switching elements.
DE19904007953 1990-03-09 1990-03-13 DC-DC converter with switched capacitors Expired - Fee Related DE4007953C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9003031A FR2659507B1 (en) 1990-03-09 1990-03-09 DIRECT CURRENT TO DIRECT CURRENT CONVERTER.

Publications (2)

Publication Number Publication Date
DE4007953A1 true DE4007953A1 (en) 1991-09-19
DE4007953C2 DE4007953C2 (en) 1994-05-26

Family

ID=9394573

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904007953 Expired - Fee Related DE4007953C2 (en) 1990-03-09 1990-03-13 DC-DC converter with switched capacitors

Country Status (2)

Country Link
DE (1) DE4007953C2 (en)
FR (1) FR2659507B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2778286A1 (en) * 1998-04-30 1999-11-05 Sgs Thomson Microelectronics Voltage converter for 110 volts or under circuits.
EP1221760A2 (en) * 2001-01-05 2002-07-10 Nokia Corporation Voltage combiner circuit for electrical loads
DE102010013375A1 (en) * 2010-03-30 2011-10-06 Deutsches Zentrum für Luft- und Raumfahrt e.V. Switch-mode power supply for halving or doubling input voltage, has two capacitors switched between input contact and ground potential, and output contact provided between capacitors for measuring halved or doubled output voltage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
CN101689801A (en) * 2007-06-13 2010-03-31 半导体元件工业有限责任公司 Charge pump controller and method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55144772A (en) * 1979-04-26 1980-11-11 Sanyo Electric Co Ltd Step-down circuit
JPS5858863A (en) * 1981-10-01 1983-04-07 Nec Corp Switched capacitor transformer
US4389704A (en) * 1979-10-19 1983-06-21 Casio Computer Co., Ltd. Power source supply system
EP0386261A1 (en) * 1988-08-30 1990-09-12 Kabushiki Kaisha Enu-Esu Electrostatic transformer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868560A (en) * 1973-12-17 1975-02-25 Ibm Capacitive voltage reducer
JPS5367826A (en) * 1976-11-29 1978-06-16 Seiko Epson Corp Boosting circuit
JPH0667181B2 (en) * 1984-10-08 1994-08-24 シャープ株式会社 DC / DC converter
US4868908A (en) * 1988-10-18 1989-09-19 Ventritex Power supply down-conversion, regulation and low battery detection system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55144772A (en) * 1979-04-26 1980-11-11 Sanyo Electric Co Ltd Step-down circuit
US4389704A (en) * 1979-10-19 1983-06-21 Casio Computer Co., Ltd. Power source supply system
JPS5858863A (en) * 1981-10-01 1983-04-07 Nec Corp Switched capacitor transformer
EP0386261A1 (en) * 1988-08-30 1990-09-12 Kabushiki Kaisha Enu-Esu Electrostatic transformer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F. UENO,T. INOUE,I. OATA,T. UMENO, Analysis and Application of Switched-Capacitor Transformers by Formulation, in: Electronics and Communi- cations in Japan, Part 2, Vol.73, No.9, 1990, S.91-103 *
Patents Abstr. of Japan, Sect.E, 1981, Vol.5, Nr.15 (E-43) & JP 55-144772 A *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2778286A1 (en) * 1998-04-30 1999-11-05 Sgs Thomson Microelectronics Voltage converter for 110 volts or under circuits.
US6147888A (en) * 1998-04-30 2000-11-14 Stmicroelectronics S.R.L. Voltage converting circuit
EP1221760A2 (en) * 2001-01-05 2002-07-10 Nokia Corporation Voltage combiner circuit for electrical loads
EP1221760A3 (en) * 2001-01-05 2002-11-13 Nokia Corporation Voltage combiner circuit for electrical loads
DE102010013375A1 (en) * 2010-03-30 2011-10-06 Deutsches Zentrum für Luft- und Raumfahrt e.V. Switch-mode power supply for halving or doubling input voltage, has two capacitors switched between input contact and ground potential, and output contact provided between capacitors for measuring halved or doubled output voltage

Also Published As

Publication number Publication date
FR2659507B1 (en) 1995-03-31
DE4007953C2 (en) 1994-05-26
FR2659507A1 (en) 1991-09-13

Similar Documents

Publication Publication Date Title
DE10214190B4 (en) Power supply with several parallel switching power supplies
DE112005000026T5 (en) DC-DC converter and converter device
DE10345651A1 (en) DC converter
CH651985A5 (en) CIRCUIT FOR DELIVERING A REGULATED LOOP CURRENT TO A 2-WIRE SUBSCRIBER LINE.
DE19962523A1 (en) DC voltage converter and method for operating a DC voltage converter
DE102009041217A1 (en) Voltage transformer and voltage conversion method
EP0639308B1 (en) Drive circuitry for a mos field effect transistor
DE3713540A1 (en) COMBINED SECONDARY SWITCH
DE10050496A1 (en) Direct voltage converter has switches connecting electrodes of charge pump capacitors not connected to output to intermediate stage outputs and/or to input voltage to maximize efficiency
DE112019007632T5 (en) CONSTANT DUTY CYCLE BUCK CONVERTER WITH CALIBRATED RIPPLE INJECTION WITH IMPROVED TRANSIENT RESPONSE AT LIGHT LOAD AND REDUCED OUTPUT CAPACITOR SIZE
DE102005002570A1 (en) Control circuit for buck converter, has signal converter designed so that absolute difference value between one control signal and amplitude value of sinusoidal signal relates to difference of another signal and amplitude value
DE102007015567A1 (en) DC / DC converter of the multi-output type
EP0111729A1 (en) Circuit arrangement for supplying electricity consumers with a DC voltage
DE112017005404T5 (en) DC-DC converter
DE60101694T2 (en) Feedback loop for power converters
DE10231158A1 (en) DC converter
EP0205630A1 (en) Switched-mode controller and its application
DE3122527C2 (en) Power supply arrangement with a high-level switching amplifier arrangement
DE102006032418A1 (en) Voltage converter i.e. direct current-direct current-voltage converter for generating active voltage supply, has terminal provided for connecting inductor, and switches connecting terminal with input, outputs and ground line
DE4421249A1 (en) Switched-mode power supply device having a snubber circuit
EP0099596A1 (en) Power supply circuit
DE102006004267B4 (en) On-board network for a vehicle
DE4007953C2 (en) DC-DC converter with switched capacitors
DE4021385C2 (en)
EP0590304A2 (en) Method for the pilot control of a switched power supply for the compensation of variations of the distribution voltage

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee