DE3704318A1

DE3704318A1 - Method and arrangement for monitoring the function of a microprocessor

Info

Publication number: DE3704318A1
Application number: DE19873704318
Authority: DE
Inventors: Wolfgang Reisch
Original assignee: Mannesmann VDO AG
Current assignee: Mannesmann VDO AG
Priority date: 1987-02-12
Filing date: 1987-02-12
Publication date: 1988-08-25
Anticipated expiration: 2007-02-13
Also published as: DE3704318C2

Abstract

In a method and arrangements for monitoring the function of a microprocessor, test points are provided in a program for the microprocessor. When the program is running correctly, it passes through the test points within predefined time intervals, and at these test points, predefined data is output by the microprocessor. The data which is output each time a test point is reached is compared to stored data by a test device.

Description

Die Erfindung betrifft ein Verfahren zur Überwachung der Funktion eines Mikroprozessors und Anordnungen zur Durchführung des Verfahrens.The invention relates to a method for monitoring the function of a microprocessor and devices to carry out the procedure.

Bei elektronischen Steuergeräten mit einem Mikropro zessor ist es wichtig, die ordnungsgemäße Funktion des Mikroprozessors zu überwachen. Dieses trifft insbesondere für Steuergeräte in Kraftfahrzeugen zu, die sicherheitsrelevante Funktionen ausführen.For electronic control units with a micropro It is important for the processor to function properly monitor the microprocessor. This hits especially for control units in motor vehicles, perform the safety-related functions.

Eine bekannte Schaltungsanordnung zur Überwachung eines Mikroprozessors besteht darin, daß eine mono stabile Kippschaltung mit einem Ausgang verbunden ist, über welchen der Mikroprozessor bei ordnungsge mäßer Funktion innerhalb vorgegebener Zeitintervalle Impulse abgibt. Unterbleibt ein Impuls, so gerät die Kippschaltung in ihren stabilen Zustand, worauf ein Fehlersignal erzeugt, ein Reset des Mikroprozessors durchgeführt oder auf ein redundantes System umge schaltet werden kann.A known circuit arrangement for monitoring a microprocessor is that a mono stable toggle switch connected to an output is, via which the microprocessor at order according to function within specified time intervals Gives impulses. If there is no impulse, it gets Toggle switch in its stable state, what a Error signal generated, a reset of the microprocessor carried out or to a redundant system can be switched.

Bei dieser bekannten Schaltungsanordnung kann es - beispielsweise durch Störungen beim Programmablauf - vorkommen, daß die rechtzeitige Abgabe von Impulsen an die monostabile Kippschaltung erfolgt, obwohl eine Funktionsstörung des Steuergerätes vorliegt. Eine solche Störung wird von der bekannten Überwa chungsschaltung nicht erfaßt.In this known circuit arrangement, it may happen - for example due to malfunctions in the program sequence - that the timely delivery of pulses to the monostable multivibrator occurs even though there is a malfunction in the control unit. Such a disturbance is not detected by the known monitoring circuit.

Aufgabe der vorliegenden Erfindung ist es daher, die Sicherheit bei der Überwachung eines Mikroprozessors zu erhöhen.The object of the present invention is therefore that Security when monitoring a microprocessor to increase.

Das erfindungsgemäße Verfahren ist dadurch gekenn zeichnet, daß in einem Programm für den Mikroprozes sor Prüfstellen vorgesehen sind, welche bei ordnungs gemäßem Programmablauf innerhalb vorgegebener Zeitab stände durchlaufen werden und an denen vom Mikropro zessor vorgegebene Daten abgegeben werden, und daß durch eine Prüfeinrichtung bei Erreichen jeweils einer Prüfstelle die dann abgegebenen Daten mit ge speicherten Daten verglichen werden.The method according to the invention is thereby characterized records that in a program for the microprocesses sor inspection bodies are provided, which, when properly according to the program sequence within a specified time through the stands and at those of the Mikropro processor given data are given, and that by a test facility on reaching each a test center the data then submitted with ge stored data are compared.

Das erfindungsgemäße Verfahren weist den Vorteil auf, daß weitgehend der gesamte Programmablauf über wacht wird.The method according to the invention has the advantage on that largely the entire program flow over is woken up.

Eine Weiterbildung des erfindungsgemäßen Verfahrens besteht darin, daß die vorgegebenen Daten von Prüf stelle zu Prüfstelle verschieden sind, daß die Prüf stellen bei ordnungsgemäßem Programmablauf in einer festgelegten Reihenfolge durchlaufen werden und daß bei Erreichen der Prüfstellen jeweils ein Impuls vom Mikroprozessor abgegeben wird. A further development of the method according to the invention consists in the fact that the given data of test are different from the inspection body that the inspection if the program is running correctly in a specified order are run through and that once the test points are reached, a pulse from Microprocessor is released.

Das erfindungsgemäße Verfahren hat ferner den Vor teil, daß es mit einem geringen zusätzlichen Schal tungsaufwand durchführbar ist. Eine Anordnung zur Durchführung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, daß an Ausgänge des Mikropro zessors eine erste Gruppe von Eingängen einer Ver gleichsschaltung und an einen weiteren Ausgang des Mikroprozessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit Adressenein gängen eines Nur-Lese-Speichers (PROM) verbunden sind, daß Ausgänge des Nur-Lese-Speichers an eine zweite Gruppe von Eingängen der Vergleichsschaltung angeschlossen sind und daß ein Ausgang der Ver gleichsschaltung über eine Torschaltung mit dem Aus gang der Anordnung verbunden ist, wobei einem weite ren Eingang der Torschaltung der vom weiteren Aus gang des Mikroprozessors abgegebene Impuls zugeführt ist.The method according to the invention also has the intention part that it with a little additional scarf effort is feasible. An order for Implementation of the method according to the invention characterized in that at the outputs of the Mikropro cessors a first group of inputs of a ver DC circuit and to another output of the Microprocessor connected to a counter circuit is that outputs of the counter circuit are with addresses a read-only memory (PROM) connected are that outputs of the read-only memory to a second group of inputs of the comparison circuit are connected and that an output of Ver synchronization with a gate circuit with the off Gang of the arrangement is connected, with a wide Ren input of the gate circuit from the further off output of the microprocessor delivered pulse is.

Der Speicher für die vorgegebenen Daten und die Ver gleichsschaltungen können jedoch auch in vorteilhaf ter Weise gemäß einer anderen Weiterbildung dadurch realisiert werden, daß an Ausgänge des Mikroprozes sors Eingänge einer Logikschaltung und an einen wei teren Ausgang des Mikroprozessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit weiteren Eingängen der Logikschaltung verbunden sind und daß ein Ausgang der Logikschaltung mit dem Ausgang der Anordnung verbunden ist.The memory for the given data and the ver however, synchronizing circuits can also be advantageous ter way according to another training be realized that at outputs of the microprocess sors inputs of a logic circuit and to a white tere output of the microprocessor a counter circuit is connected that outputs of the counter circuit connected to further inputs of the logic circuit are and that an output of the logic circuit with the Output of the arrangement is connected.

Weiterbildungen der erfindungsgemäßen Anordnung ver hindern ein Abgeben einer Fehlermeldung, die dadurch entstehen kann, daß die Zählschaltung während des gesamten Intervalls zwischen zwei Impulsen konstant die gleichen Daten an die Eingänge der Kippschaltung gibt, während an den Ausgängen des Mikroprozessors laufend wechselnde Werte anliegen. Dementsprechend kann vorgesehen sein, daß der weitere Ausgang des Mikroprozessors mit einem weiteren Eingang der Logik schaltung verbunden ist.Further developments of the arrangement according to the invention prevent an error message from being issued can arise that the counter circuit during the entire interval between two pulses constant the same data to the inputs of the flip-flop there while at the outputs of the microprocessor constantly changing values. Accordingly can be provided that the further output of the Microprocessor with another logic input circuit is connected.

Es kann jedoch anstelle dessen vorgesehen sein, daß an den Ausgang der Logikschaltung ein erster Eingang einer Torschaltung angeschlossen ist und daß der weitere Ausgang des Mikroprozessors gegebenenfalls über einen Impulsformer mit einem zweiten Eingang der Torschaltung verbunden ist.However, it can instead be provided that a first input to the output of the logic circuit a gate circuit is connected and that the further output of the microprocessor if necessary via a pulse shaper with a second input the gate circuit is connected.

Als weitere Möglichkeit kann die erfindungsgemäße Anordnung derart weitergebildet sein, daß die Ausgän ge des Mikroprozessors über Zwischenspeicher an die Eingänge der Logikschaltung angeschlossen sind.As a further possibility, the invention Arrangement be further developed such that the outputs microprocessor via buffer to the Logic circuit inputs are connected.

Eine andere Weiterbildung der erfindungsgemäßen Anordnung besteht darin, daß ferner eine an sich bekannte Schaltung zur Überwachung eines Mikroprozes sors mit einer monostabilen Kippschaltung vorgesehen ist.Another development of the invention Arrangement is that further one in itself known circuit for monitoring a microprocess Sors provided with a monostable multivibrator is.

Zweckmäßige Ausgestaltungen sehen vor, daß die Logik schaltung eine programmierbare Logikschaltung (PLA, PLD, PAL) ist oder von einem Nur-Lese-Speicher (PROM) gebildet ist.Appropriate configurations provide that the logic circuit a programmable logic circuit (PLA, PLD, PAL) or from a read-only memory (PROM) is formed.

Die zu vergleichenden Daten entsprechen denjenigen Daten, die zusammen mit dem Programm im Programmspei cher (ROM) des Mikroprozessors abgelegt sind und von Prüfstelle zu Prüfstelle aufgerufen Herden. Dabei ist es möglich, jeweils einem Programm ein PROM mit Vergleichsdaten zuzuordnen. Dieses hat jedoch den Nachteil, daß zu jedem Typ eines bereits programmier ten Gerätes ein spezielles PROM für die Überwachung geliefert und als Ersatzteil bereitgehalten werden muß. Dieser Nachteil kann dadurch vermieden werden, daß ein PROM mit Vergleichsdaten programmiert wird, welche bezüglich ihrer Anzahl, ihres Wertes und ihrer Reihenfolge bei verschiedenen Programmen für den Mikroprozessor berücksichtigt werden.The data to be compared correspond to those Data that is included in the program with the program cher (ROM) of the microprocessor are stored and by Test center to test center called herds. Here it is possible to have a PROM with one program at a time Assign comparison data. However, this has the Disadvantage that already programmed for each type a special PROM for monitoring delivered and kept ready as a spare part got to. This disadvantage can be avoided by that a PROM is programmed with comparison data, which regarding their number, their value and their order in different programs for the microprocessor.

Sollte dieses im Einzelfall nicht zweckmäßig sein, kann gemäß einer anderen Weiterbildung der Erfindung vorgesehen sein, daß an Ausgänge des Mikroprozessors eine erste Gruppe von Eingängen einer Vergleichs schaltung und an einen weiteren Ausgang des Mikropro zessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit Adresseneingängen eines Schreib-Lese-Speichers (RAM) verbunden sind, daß Ausgänge des Schreib-Lese-Speichers an eine zwei te Gruppe von Eingängen der Vergleichsschaltung ange schlossen sind und daß in einem dem Mikroprozessor zugeordneten Nur-Lese-Speicher gespeicherte Daten beim Start des Programms in den Schreib-Lese-Spei cher einschreibbar sind.If this is not practical in individual cases, can according to another development of the invention be provided that at outputs of the microprocessor a first group of inputs of a comparison circuit and to another output of the Mikropro cessors a counter circuit is connected that Outputs of the counter circuit with address inputs a read-write memory (RAM) are connected, that outputs of the random access memory to a two te group of inputs of the comparison circuit are closed and that in a the microprocessor associated read-only memory stored data at the start of the program in the read / write memory are inscribable.

Mit einer anderen Weiterbildung der Erfindung können unterschiedliche Laufzeiten von Prüfstelle zu Prüf stelle bei der Überwachung berücksichtigt werden. Diese sieht vor, daß im Nur-Lese-Speicher ferner den Prüfstellen zugeordnete vorgegebene Zeitabstände abgelegt sind, daß ein weiterer Zähler mit vom Mikro prozessor unabhängig erzeugten Zählimpulsen versorgt ist, daß von jedem vom weiteren Ausgang des Mikropro zessors abgegebenen Impuls der weitere Zähler auf einen dem zugehörigen Zeitabstand entsprechenden Wert gesetzt wird und daß Mittel zur Abgabe eines Signals vorgesehen sind, wenn der Zählerstand des weiteren Zählers einen vorgegebenen Wert erreicht.With another development of the invention Different run times from test center to test be taken into account in the monitoring. This provides that in the read-only memory also the Predetermined time intervals assigned to test centers are stored that another counter with the micro processor independently generated counts supplied is that everyone from the further exit of the Mikropro cessors emitted pulse the further counter a corresponding to the associated time interval Value is set and that means to deliver a Signals are provided when the count of the another counter reaches a predetermined value.

Die Erfindung läßt zahlreiche Ausführungsformen zu. Drei davon sind schematisch in der Zeichnung an Hand mehrerer Figuren dargestellt und nachfolgend be schrieben. Es zeigt:The invention allows numerous embodiments. Three of these are shown schematically in the drawing shown several figures and below be wrote. It shows:

Fig. 1 ein erstes Ausführungsbeispiel mit einer Vergleichsschaltung, Fig. 1 shows a first embodiment with a comparison circuit,

Fig. 2 ein zweites Ausführungsbeispiel mit einer Logikschaltung, Fig. 2 shows a second embodiment of a logic circuit,

Fig. 3 ein drittes Ausführungsbeispiel ebenfalls mit einer Logikschaltung und Fig. 3 shows a third embodiment also with a logic circuit and

Fig. 4 ein viertes Ausführungsbeispiel, bei welchem auch verschiedene Zeitabstände zwischen den Prüfstellen überwacht werden. Fig. 4 shows a fourth embodiment in which different time intervals between the test points are also monitored.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.The same parts are the same in the figures Provide reference numerals.

Die Figuren stellen Blockschaltbilder dar und dienen im wesentlichen dazu, die Erfindung zu erläutern. Eine Abwandlung im Rahmen des Fachmännischen ist durchaus möglich, beispielsweise können die einzel nen Baugruppen je nach Gegebenheiten im Einzelfall (beispielsweise die Breite der Bitströme) durch ein oder mehrere käufliche Bauelemente realisiert wer den. The figures represent block diagrams and serve essentially to illustrate the invention. A variation in the context of the professional is quite possible, for example, the individual depending on the circumstances in the individual case (e.g. the width of the bit streams) by a or realized several commercial components the.

Der zu überwachende Mikroprozessor 1 ist mit anderen Baugruppen Teil eines nicht dargestellten Steuersy stems. Als Beispiel für andere Baugruppen sind ledig lich ein Nur-Lese-Speicher 2, der zur Speicherung des für den Mikroprozessor 1 vorgesehenen Programms dient, sowie ein Schreib-Lese-Speicher 3 und eine Ein/Ausgabeeinheit 4 dargestellt, welche durch ein Bussystem 5 verbunden sind. Der Übersichtlichkeit halber wurde lediglich ein Bussystem dargestellt, das den Adressenbus, den Datenbus und einen Steuer bus umfaßt.The microprocessor 1 to be monitored is part of a control system (not shown ) with other modules. As an example of other modules, only a read-only memory 2 , which is used to store the program provided for the microprocessor 1 , as well as a read-write memory 3 and an input / output unit 4 , which are connected by a bus system 5 , are shown are. For the sake of clarity, only a bus system was shown, which comprises the address bus, the data bus and a control bus.

Das Bussystem 5 stellt Ausgänge dar, die zur Durch führung des erfindungsgemäßen Verfahrens mit einer ersten Gruppe 6 von Eingängen eines Komparators 7 verbunden sind.The bus system 5 represents outputs which are connected to a first group 6 of inputs of a comparator 7 for carrying out the method according to the invention.

Ein weiterer Ausgang 8 des Mikroprozessors 1 ist mit dem Zähleingang eines Zählers 9 verbunden, dessen parallele Ausgänge 10 mit Adreßeingängen eines Nur- Lese-Speichers (PROM) 11 verbunden sind. Ausgänge des Nur-Lese-Speichers 11 sind an eine zweite Gruppe 12 von Eingängen der Vergleichsschaltung 7 ange schlossen. Ein Ausgang der Vergleichsschaltung 7, der bei Abweichungen der Signale an beiden Gruppen von Eingängen eine Eins abgibt, ist einem ersten Ein gang einer UND-Schaltung 13 zugeführt, deren Ausgang über eine ODER-Schaltung 18 mit einem Flip-Flop 14 verbunden ist, dessen einer Ausgang den Ausgang 15 der Anordnung bildet. Ein zweiter Eingang der UND- Schaltung 13 ist über einen Impulsformer 16 mit dem Ausgang 8 des Mikroprozessors 1 verbunden. Außerdem ist an den Ausgang 8 des Mikroprozessors in an sich bekannter Weise eine monostabile Kippschaltung 17 angeschlossen, deren Ausgangssignal mit Hilfe einer ODER-Schaltung 18 mit dem Ausgangssignal der UND- Schaltung 13 verknüpft wird.Another output 8 of the microprocessor 1 is connected to the counter input of a counter 9 , the parallel outputs 10 of which are connected to address inputs of a read-only memory (PROM) 11 . Outputs of the read-only memory 11 are connected to a second group 12 of inputs of the comparison circuit 7 . An output of the comparison circuit 7 , which outputs a one in the event of deviations in the signals at both groups of inputs, is fed to a first input of an AND circuit 13 , the output of which is connected via an OR circuit 18 to a flip-flop 14 , the an output forms the output 15 of the arrangement. A second input of the AND circuit 13 is connected to the output 8 of the microprocessor 1 via a pulse shaper 16 . In addition, a monostable multivibrator 17 is connected to the output 8 of the microprocessor in a manner known per se, the output signal of which is linked with the output signal of the AND circuit 13 by means of an OR circuit 18 .

In dem Programm des Mikroprozessors 1 sind Prüfstel len vorgesehen, an welchen der Mikroprozessor einer seits veranlaßt wird über den Ausgang 8 einen Impuls abzugeben und bei welchen andererseits für die jewei lige Prüfstelle typische Daten an das Bussystem und damit an die Eingänge 6 der Vergleichsschaltung gege ben werden. Bei der Erstellung des Programms ist darauf zu achten, daß einerseits die Prüfstellen innerhalb vorgegebener Zeitabstände durchlaufen wer den und daß andererseits unabhängig von Verzweigun gen und Schleifen die Reihenfolge der Prüfstellen eingehalten wird. Am besten sind sogenannte struktu rierte Programme dafür geeignet.In the program of the microprocessor 1 Prüfstel len are provided, to which the microprocessor is prompted to emit a pulse via the output 8 and which, on the other hand, is given to the bus system and thus to the inputs 6 of the comparison circuit typical data for the respective test center will. When creating the program, it is important to ensure that, on the one hand, the test centers pass through within specified time intervals and that, on the other hand, the sequence of the test centers is observed regardless of branching and loops. So-called structured programs are best suited for this.

Der am Ausgang 8 abgegebene Impuls schaltet den Zäh ler 9 jeweils um eins weiter, so daß die Ausgangssig nale des Zählers 9 die jeweilige Prüfstelle bezeich nen und als Adresse für die im Nur-Lese-Speicher 11 gespeicherten Daten dienen.The pulse emitted at the output 8 switches the counter 9 by one each, so that the output signals of the counter 9 denote the respective test point and serve as an address for the data stored in the read-only memory 11 .

Der Nur-Lese-Speicher 11 enthält die jeweils für eine Prüfstelle typischen Daten und gibt diese an die Eingänge 12 der Vergleichsschaltung 7. Solange die den Eingängen der Vergleichsschaltung zugeführ ten Daten übereinstimmen, gibt die Vergleichsschal tung eine Null an die UND-Schaltung 13, so daß kein Signal an den Setzeingang des Flip-Flops 14 gelangt und somit auch kein Fehlersignal am Ausgang 15 an liegt. Dabei wird vorausgesetzt, daß die monostabile Kippschaltung 17 in ihrem instabilen Zustand ver bleibt, da am Ausgang 8 innerhalb vorgegebener Zeit intervalle Impulse auftreten. Ist dieses nicht der Fall, so wird von der monostabilen Kippschaltung 17 über die ODER-Schaltung 18 das Flip-Flop 14 gesetzt und am Ausgang 15 entsteht ein Fehlersignal.The read-only memory 11 contains the data that are typical for a test station and passes them to the inputs 12 of the comparison circuit 7 . As long as the data supplied to the inputs of the comparison circuit match, the comparison circuit gives a zero to the AND circuit 13 , so that no signal arrives at the set input of the flip-flop 14 and thus there is also no error signal at the output 15 . It is assumed that the monostable multivibrator 17 remains in its unstable state, since intervals occur at the output 8 within a predetermined time. If this is not the case, flip-flop 14 is set by monostable multivibrator 17 via OR circuit 18 and an error signal is generated at output 15 .

Die Ausführungsbeispiele nach den Fig. 2 und 3 unterscheiden sich vom Ausführungsbeispiel nach Fig. 1 dadurch, daß anstelle des Nur-Lese-Speichers 11 und des Vergleichers 7 eine programmierbare Logik schaltung 20 verwendet wird. Diese ist derart pro grammiert, daß nur bei einer passenden Kombination des Zählerstandes mit den Daten des Bussystems 5 am Ausgang eine Null ansteht.The embodiments of FIGS. 2 and 3 differ from the embodiment of FIG. 1 in that a programmable logic circuit 20 is used instead of the read-only memory 11 and the comparator 7 . This is programmed in such a way that a zero is only pending at the output if the counter reading is properly combined with the data of the bus system 5 .

Anstelle der programmierbaren Logikschaltung kann bei den Ausführungsbeispielen nach den Fig. 2 und 3 auch ein programmierbarer Nur-Lese-Speicher (PROM) verwendet werden, welchem der Zählerstand und die Daten des Bussystems als Adressen zugeführt werden.Instead of the programmable logic circuit, a programmable read-only memory (PROM) can also be used in the exemplary embodiments according to FIGS. 2 and 3, to which the counter reading and the data of the bus system are supplied as addresses.

Zur Vermeidung von falschen Fehlermeldungen, die dadurch entstehen, daß nach jedem Zählimpuls die Ausgänge des Zählers 9 ihren Wert bis zum nächsten Impuls behalten, das Bussystem 5 jedoch laufend andere Werte ausgibt, wird der Zählimpuls bei dem Ausführungsbeispiel nach Fig. 2 einem weiteren Ein gang der Logikschaltung 20 zugeführt. Die Logikschal tung 20 ist derart programmiert, daß zwischen den Zählimpulsen unabhängig von den Werten an den ande ren Eingängen eine Null am Ausgang ansteht.To avoid false error messages that result from the fact that the outputs of the counter 9 retain their value until the next pulse after each count pulse, but the bus system 5 continuously outputs other values, the count pulse in the exemplary embodiment according to FIG. 2 becomes a further input supplied to the logic circuit 20 . The logic circuit 20 is programmed in such a way that a zero is present at the output between the counting pulses, regardless of the values at the other inputs.

Bei dem Ausführungsbeispiel nach Fig. 3 dient zur Vermeidung von falschen Fehlermeldungen ein Zwischen speicher 21, in welchen die Daten des Bussystems 5 mit jedem Zählimpuls eingeschrieben werden und dann ebenso wie der Zählerstand bis zum nächsten Zähl impuls an den Eingängen der Logikschaltung 20 anlie gen.In the embodiment according to FIG. 3, an intermediate memory 21 is used to avoid false error messages, in which the data of the bus system 5 are written with each count pulse and then, like the count up to the next count pulse, are present at the inputs of the logic circuit 20 .

Das Ausführungsbeispiel gemäß Fig. 4 ist ähnlich wie das in Fig. 1 dargestellte aufgebaut. Die Reihenfol ge der Prüfstellen wird genauso überwacht. Die Über wachung bezüglich der vorgegebenen Zeitabstände er folgt bei dem Ausführungsbeispiel nach Fig. 4 jedoch dadurch, daß im Nur-Lese-Speicher 23 ferner der jeweils einer Prüfstelle zugeordnete Zeitabstand abgelegt ist.The embodiment of Fig. 4 is similar to that in Fig. 1 constructed as shown. The order of the inspection bodies is also monitored. The monitoring with respect to the predetermined time intervals, it follows in the embodiment according to FIG. 4, however, in that the time interval assigned to a test point is also stored in the read-only memory 23 .

Dieser vorgegebene Zeitabstand ist um einen Toleranz wert größer als die bei normaler Funktion des Mikro prozessors bis zur folgenden Prüfstelle benötigte Zeit, die von Prüfstelle zu Prüfstelle verschieden sein kann.This predetermined time interval is around a tolerance value greater than that with normal function of the microphone processor up to the following test center Time that differs from test center to test center can be.

Bei jedem Zählimpuls, der vom Mikroprozessor abgege ben wird, wird ein weiterer Zähler 24 auf einen dem jeweiligen Zeitabstand entsprechenden Wert gesetzt. Dazu wird einem Enable-Eingang des weiteren Zählers, der als Abwärtszähler ausgebildet ist, über einen Impulsformer 25 der vom Mikroprozessor abgegebene Zählimpuls zugeführt.With each count pulse that is emitted by the microprocessor, a further counter 24 is set to a value corresponding to the respective time interval. For this purpose, the enable input of the further counter, which is designed as a down counter, is supplied with the count pulse emitted by the microprocessor via a pulse shaper 25 .

Der weitere Zähler 24 wird von einem Signal getak tet, das unabhängig vom Mikroprozessor erzeugt wird. Bei normaler Funktion des Mikroprozessors wird der Zähler wieder gesetzt, bevor er den Wert 0 erreicht. Fällt der Mikroprozessor jedoch aus oder bleibt er in einer Programmschleife hängen, so zählt der wei tere Zähler 24 bis 0 und an einem Ausgang wird eine 1 abgegeben, die über die ODER-Schaltung 18 zum Aus gang geleitet wird. The further counter 24 is clocked by a signal which is generated independently of the microprocessor. When the microprocessor is functioning normally, the counter is reset before it reaches the value 0. However, if the microprocessor fails or it gets stuck in a program loop, the further counter counts 24 to 0 and a 1 is output at an output, which is passed via the OR circuit 18 to the output.

Bei den Ausführungsbeispielen nach den Fig. 2, 3 und 4 wurde auf eine Speicherung des Fehlersignals verzichtet, wie sie bei dem Ausführungsbeispiel nach Fig. 1 mit Hilfe des Flip-Flops 14 vorgenommen wird. Es ist durchaus möglich, auch kurze Fehlersignale auszuwerten, beispielsweise damit einen Reset des Mikroprozessors 1 durchzuführen, wie es in Fig. 2 mit der gestrichelten Linie angedeutet ist. Es sind verschiedene Reaktionen auf die Fehlermeldung mög lich, z. B.:In the exemplary embodiments according to FIGS. 2, 3 and 4, the error signal was not stored, as is done with the aid of the flip-flop 14 in the exemplary embodiment according to FIG. 1. It is also possible to evaluate even short error signals, for example to reset the microprocessor 1 , as is indicated in FIG. 2 by the dashed line. There are various reactions to the error message possible, e.g. B .:

1. auf ein redundantes System umschalten,1. switch to a redundant system,

2. das fehlerhafte System ganz abschalten und eine Warnlampe einschalten (dann muß der Anwender ent scheiden),2. switch off the faulty system completely and one Switch on the warning lamp (then the user must divorce),

3. Reset des Systems, erneuter Versuch,3. Reset the system, try again,

4. es kann eine bestimmte Anzahl von Neustartver suchen des Systems zugelassen werden.4. There can be a certain number of reboots search of the system.

Claims

1. A method for monitoring the function of a microprocessor, characterized in that test centers are provided in a program for the microprocessor, which will run through within a predetermined time interval when the program is running properly and to which the data specified by the microprocessor will be delivered, and that by a When a test facility is reached, the test device is then compared with the data then delivered with stored data.

2. The method according to claim 1, characterized in that the predetermined data are different from test center to test center,
that the test centers are run through in a specified sequence when the program is running properly and
that a pulse is emitted by the microprocessor when the test points are reached.

3. Arrangement for performing the method according to claim 2, characterized in that at outputs ( 5 ) of the microprocessor ( 1 ) a first group of inputs ( 6 ) of a comparison circuit ( 7 ) and at a further output ( 8 ) of the microprocessor ( 1 ) a counter circuit ( 9 ) is connected,
that outputs of the counter circuit ( 9 ) are connected to address inputs of a read-only memory (PROM) ( 11 ),
that outputs of the read-only memory ( 11 ) to a second group of inputs ( 12 ) of the comparison circuit ( 7 ) are connected and
that an output of the comparison circuit ( 7 ) is connected via a gate circuit ( 13 ) to the output ( 15 ) of the order, with a further input of the gate circuit ( 13 ) supplied by the further output ( 8 ) of the microprocessor ( 1 ) pulse is.

4. Arrangement for performing the method according to claim 2, characterized in that at outputs ( 5 ) of the microprocessor ( 1 ) inputs of a logic circuit ( 20 ) and at a further output ( 8 ) of the microprocessor ( 1 ) a counting circuit ( 9 ) is connected that outputs of the counter circuit ( 9 ) with further inputs of the logic circuit ( 20 ) are connected and that an output of the logic circuit ( 20 ) is connected to the output ( 19 ) of the arrangement.

5. Arrangement according to claim 4, characterized in that the further output ( 8 ) of the microprocessor ( 1 ) is connected to a further input of the logic circuit ( 20 ).

6. Arrangement according to claim 4, characterized in that a first input of a gate circuit is connected to the output of the logic circuit ( 20 ) and that the further output ( 8 ) of the microprocessor ( 1 ) optionally via a pulse shaper with a second input of the gate circuit connected is.

7. Arrangement according to claim 4, characterized in that the outputs ( 5 ) of the microprocessor ( 1 ) via latches ( 21 ) to the inputs of the logic circuit ( 20 ) are connected.

8. Arrangement according to one of claims 3 to 7, characterized in that a known circuit for monitoring a microprocessor sensor ( 1 ) with a monostable multivibrator ( 17 ) is also provided.

9. Arrangement according to one of claims 4 to 8, characterized in that the logic circuit ( 20 ) is a programmable logic circuit (PLA, PLD, PAL).

10. Arrangement according to one of claims 4 to 8, characterized in that the logic circuit ( 20 ) is formed by a read-only memory (PROM).

11. Arrangement for performing the method according to claim 2, characterized in that at outputs ( 5 ) of the microprocessor ( 1 ) a first group of inputs ( 6 ) of a comparison circuit ( 7 ) and at a further output ( 8 ) of the microprocessor ( 1 ) a counter circuit ( 9 ) is connected,
that outputs of the counter circuit ( 9 ) are connected to address inputs of a read-write memory (RAM),
that outputs of the read-write memory are connected to a second group of inputs ( 12 ) of the comparison circuit ( 7 ) and
that in a read-only memory ( 2 ) assigned to the microprocessor, stored data can be written into the read-write memory ( 11 ) at the start of the program.

12. The arrangement according to claim 3, characterized in that in the read-only memory ( 23 ) further the test points assigned predetermined time intervals are stored abge,
that a further counter ( 24 ) is supplied with counting pulses generated independently by the microprocessor ( 1 ), that each additional pulse ( 24 ) output by the further output of the microprocessor ( 1 ) sets the further counter ( 24 ) to a value corresponding to the associated time interval and
that means are provided for emitting a signal when the counter reading of the further counter ( 24 ) reaches a predetermined value.