DE3640432A1 - Microprocessor-controlled keyboard - Google Patents
Microprocessor-controlled keyboardInfo
- Publication number
- DE3640432A1 DE3640432A1 DE19863640432 DE3640432A DE3640432A1 DE 3640432 A1 DE3640432 A1 DE 3640432A1 DE 19863640432 DE19863640432 DE 19863640432 DE 3640432 A DE3640432 A DE 3640432A DE 3640432 A1 DE3640432 A1 DE 3640432A1
- Authority
- DE
- Germany
- Prior art keywords
- microprocessor
- line
- data
- key matrix
- external unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
Description
Die Erfindung betrifft eine mikroprozessorgesteuerte Tastatur nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a microprocessor-controlled keyboard according to the preamble of claim 1.
Moderne Tastaturen zur Dateneingabe an Datenverarbeitungsanla gen bilden sowohl räumlich als auch von der schaltungstechni schen Konzeption her eine vom Rest der Anlage weitgehend abge trennte Einheit. Der Wunsch nach modularem Aufbau und die stän dige Forderung nach höherer Verarbeitungsgeschwindigkeit einer Anlage machten es unumgänglich, die Datenverarbeitungsanlage von peripheren Aufgaben zu entlasten und auch für die in einer Tastatur anfallenden Probleme ein eigenes Mikroprozes sorsystem einzusetzen. Zusammen mit einem Tastenfeld und etwai gen Signalgebern bildet es die modulare Einheit "Tastatur", die z. B. über ein Kabel mit der eigentlichen Datenverarbeitungsan lage, einem Personal-Computer oder einem Datensichtgerät elek trisch verbunden ist. Über dieses Kabel werden die von dem Mi kroprozessorsystem der Tastatur aufbereiteten Daten gemäß einer Schnittstellenvereinbarung an die Datenverarbeitungsanlage wei tergereicht.Modern keyboards for data entry to data processing systems genes form both spatially and from the circuit technology concept is largely different from the rest of the system separated unity. The desire for a modular structure and the constant demand for higher processing speed System made it inevitable, the data processing system to relieve of peripheral tasks and also for those in problems associated with a keyboard have their own microprocess system. Along with a keypad and something It forms the modular unit "keyboard" against signaling devices e.g. B. over a cable with the actual data processing location, a personal computer or a data display device elek is connected. The Mi croprocessor system of the keyboard processed data according to a Interface agreement to the data processing system knows handed.
Um Benutzern eine Tastatur mit hohem Komfort zur Verfügung zu stellen und andererseits die Datenverarbeitungsanlage dadurch möglichst wenig belasten zu müssen, wurden viele Tastaturen mit erheblichem schaltungstechnischem Aufwand realisiert. Die daraus resultierende hohe Anzahl von Bauelementen trägt nicht nur zu hohen Materialkosten, sondern auch zu einer hohen Feh leranfälligkeit der gesamten Tastatur bei.To provide users with a keyboard with great convenience and on the other hand the data processing system Many keyboards have had to put as little strain as possible realized with considerable circuitry complexity. The resulting high number of components does not support only at high material costs, but also at a high level vulnerability of the entire keyboard.
Aufgabe der Erfindung ist es deshalb, eine mikroprozessorge steuerte Tastatur nach dem Oberbegriff des Patentanspruchs 1 so zu verbessern, daß zur Identifizierung gedrückter Tasten, zur Steuerung der Datenübergabe und zur Ansteuerung von Signal gebern möglichst wenig digitale Bauelemente benötigt werden. The object of the invention is therefore a microprocessor controlled keyboard according to the preamble of claim 1 to improve so that to identify pressed keys, to control the data transfer and to control the signal as few digital components as possible are required.
Gelöst wird die Aufgabe erfindungsgemäß durch die im kenn zeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale.The object is achieved according to the invention in the kenn Drawing part of claim 1 specified features.
Mit der Erfindung lassen sich preisgünstige und langlebige Ta staturen erstellen, denen es nicht an Komfort mangelt, die aber geringen Platzbedarf und niedrigen Stromverbrauch aufweisen.With the invention, inexpensive and durable Ta create keyboards that are not lacking in comfort, but that are have a small footprint and low power consumption.
Vorteilhafte Ausbildungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous embodiments of the invention result from the Subclaims.
Ein Ausführungsbeispiel wird im folgenden anhand der Zeichnung näher erläutert.An embodiment is shown below with reference to the drawing explained in more detail.
Dabei zeigtIt shows
Fig. 1 eine Schaltungsanordnung mit mehreren gemäß der Erfindung angeschlossenen Datenausgabeleitungen eines Mikroprozessors. Fig. 1 shows a circuit arrangement with several data output lines of a microprocessor connected according to the invention.
Fig. 2 ein beispielhaftes Zeitdiagramm mit den für das Verständ nis der Funktion des Mikroprozessorsystems relevanten Signalen. Fig. 2 shows an exemplary timing diagram with the signals relevant to the understanding of the function of the microprocessor system.
In der Fig. 1 ist schematisch ein Mikroprozessor MP mit Daten ausgabeleitungen DOl, . . ., DOx, . . ., DOm und Dateneingabeleitungen DIl, . . ., DIy, . . ., DIz, . . ., DIn dargestellt, die mit Zeilen- und Spaltenlei tungen ZL, SL einer Tastenmatrix TM verbunden sind, wobei die Datenausgabeleitungen DOl, . . ., DOx, . . ., DOm noch an Signalgebern SG und einer ebenfalls schematisch dargestellten externen Einheit EE angeschlossen sind.In Fig. 1 is a microprocessor MP with data output lines DOl ,. . ., DOx,. . ., DOm and data input lines DIl,. . ., DIy,. . ., DIz,. . ., DIn shown, which are connected to row and column lines ZL, SL of a key matrix TM , the data output lines DO1,. . ., DOx,. . ., DOm are still connected to signal transmitters SG and an external unit EE , also shown schematically.
Als Mikroprozessor MP ist ein Standardmikroprozessor mit inter nem Programm und Datenspeicher vorgesehen. Über eine Anzahl Datenein- und -ausgabeleitungen, die in Ein- und Ausgabekanäle (ports) gegliedert sein können, steht er mit zu steuernder Pe ripherie in Verbindung.A standard microprocessor with internal program and data memory is provided as the microprocessor MP . It is connected to the peripherals to be controlled via a number of data input and output lines, which can be divided into input and output channels (ports).
Die Tastenmatrix TM kann in bekannter Weise aus Tastschaltern S bestehen, die den Kreuzungspunkten einer Anzahl von Zeilen- und einer Anzahl von Spaltenleitungen ZL, SL zugeordnet und in Se rie mit jeweils einer Entkopplungsdiode an die dem jeweiligen Kreuzungspunkt entsprechende Zeilen- und Spaltenleitung ZL, SL angeschlossen sind.The key matrix TM can consist in a known manner of key switches S , which assign the crossing points to a number of row and a number of column lines ZL, SL and in series with a decoupling diode to the row and column line ZL, SL corresponding to the respective crossing point are connected.
Die externe Einheit EE stellt die Datenverarbeitungsanlage dar, an die bei Betätigen einer Taste der Tastenmatrix TM die der Position einer jeweiligen Taste zugeordnete logische Informa tion weitergeleitet wird. Dazu sind die Datenübergabeleitungen DÜl, . . ., DÜx, . . ., DÜm der externen Einheit EE an die entsprechenden Datenausgabeleitungen DOl, . . ., DOx, . . ., DOm des Mikroprozessors MP angeschlossen.The external unit EE represents the data processing system to which the logical information assigned to the position of a respective key is forwarded when a key of the key matrix TM is actuated. The data transfer lines DÜl,. . ., DÜx,. . ., DÜm of the external unit EE to the corresponding data output lines DOl,. . ., DOx,. . ., DOm of the microprocessor MP connected.
Jeder Zeilenleitung ZL der Tastenmatrix TM ist zudem eine Da tenausgabeleitung DO zugeordnet und mit dieser verbunden. An jede Datenausgabeleitung DOl, . . ., DOx, . . ., DOm kann je nach Bedarf jeweils ein optischer Signalgeber SG angeschlossen sein, der mit seinem jeweiligen anderen Anschluß unmittelbar oder über einen Vorwiderstand R mit der Spannungsversorgung SV verbunden ist. Auch akustische Signalgeber könnten in gleicher Weise an geschlossen werden.Each row line ZL of the key matrix TM is also assigned a data output line DO and connected to it. To each data output line DOl. . ., DOx,. . ., DOm an optical signal generator SG can be connected as required, which is connected to its respective other connection directly or via a series resistor R to the voltage supply SV . Acoustic signal generators could also be closed in the same way.
Außer über die Datenausgabeleitungen DOl, . . ., DOx, . . ., DOm ist der Mikroprozessor MP noch über jeweils eine Sende- und eine Emp fangsbereitschaftssignalleitung SB, EB mit der externen Einheit EE verbunden.Except via the data output lines DOl,. . ., DOx,. . ., DOm , the microprocessor MP is still connected to the external unit EE via a transmission and a reception signal signal line SB, EB .
Wie diese Schaltungsanordnung die an eine Tastatur gestellten Aufgaben löst, wird in einem Beispiel anhand der Fig. 2 erläu tert. Sie zeigt aus Gründen der Vereinfachung nur Impulsdia gramme für die der ersten Zeilen- und der ersten Spaltenleitung der Tastenmatrix TM zugeordnete Datenausgabe- und Dateneingabe leitungen DOl und DIl, sowie die zugehörigen zeitlichen Verläu fe des Sende- und Empfangsbereitschaftssignals SB und EB.How this circuit arrangement solves the tasks placed on a keyboard is explained in an example with reference to FIG. 2. For the sake of simplification, it shows only pulse diagrams for the data output and data input lines DO1 and DI1 assigned to the first row and the first column line of the key matrix TM , and the associated time profiles of the ready to send and receive signals SB and EB .
Zur Suche nach einer betätigten Taste der Tastenmatrix TM be aufschlagt der Mikroprozessor MP in zyklischer Reihenfolge nacheinander jeweils genau eine der Datenausgabeleitungen DOl, . . ., DOx, . . ., DOm mit einem Abfrageimpuls I in Form eines elektri schen Low-Pegels. Mit jedem Abfrageimpuls I wird die an den Dateneingabeleitungen DIl, . . ., DIy, . . ., DIz, . . . DIn anliegende digitale Information ausgewertet. Sobald auf diese Weise ein elektri scher Low-Pegel auf einer der Dateneingabeleitungen DIl, . . ., DIy, . . ., DIz, . . ., DIn erkannt wird, ist eine Taste betätigt worden, deren Position vom Mikroprozessor MP eindeutig anhand der digitalen Information auf den Datenein- und Datenausgabeleitungen ermit telt werden kann. In der Fig. 2 wird das Betätigen der im Kreu zungspunkt der ersten Zeilen- und der ersten Spaltenleitung an geordneten Taste Sl erkannt. Eine beispielhafte Betätigungs dauer der Taste Sl ist durch einen Doppelpfeil angedeutet.In order to search for an actuated key of the key matrix TM, the microprocessor MP successively opens exactly one of the data output lines DO1,. . ., DOx,. . ., DOm with an interrogation pulse I in the form of an electrical low level. With each interrogation pulse I, the data input lines DI1,. . ., DIy,. . ., DIz,. . . The digital information present is evaluated. As soon as an electrical low level on one of the data input lines DI1,. . ., DIy,. . ., DIz,. . ., DIn is recognized, a key has been pressed, the position of which can be determined clearly by the microprocessor MP on the basis of the digital information on the data input and output lines. In Fig. 2, the actuation of the crossing point of the first row and the first column line on the arranged key Sl is recognized. An exemplary actuation duration of the key Sl is indicated by a double arrow.
Nach Erkennung einer betätigten Taste S wird die der Taste zu geordnete digitale Information vom Mikroprozessor MP intern be reitgestellt und die Sendebereitschaftssignalleitung SB akti viert. Die externe Einheit EE veranlaßt daraufhin durch Akti vierung der Empfangsbereitschaftssignalleitung EB den Mikropro zessor MP, die Datenausgabeleitungen DO, . . ., DOx, . . ., DOm mit der in tern bereitgestellten digitalen Information in üblicher binärer Wertigkeit zu beaufschlagen. Im Beispiel ist dieser Zeitpunkt II mit einem Low-Pegel auf der binär niederwertigsten Datenaus gabeleitung DOl angedeutet. Mit Deaktivierung der Sendebereit schaftssignalleitung SB übernimmt die externe Einheit EE die digitale Information und deaktiviert daraufhin ihre Empfangs bereitschaftssignalleitung EB. Ein über eine betätigte Taste S an eine Dateneingabeleitung DI weitergegebener elektrischer Low Pegel ist nicht störend, da die Dateneingabeleitungen DIl, . . ., DIy, . . ., DIz, . . ., DIn zum Zeitpunkt einer Datenübertragung II nicht ausgewertet werden.After detection of an actuated key S , the digital information assigned to the key is internally provided by the microprocessor MP and the ready-to-send signal line SB is activated. The external unit EE then causes the microprocessor MP , the data output lines DO, by activating the ready-to-receive signal line EB . . ., DOx,. . ., DOm to be charged with the digital information provided internally in the usual binary value. In the example, this point in time II is indicated with a low level on the binary least significant data output line DO1 . When the ready-to-send signal line SB is deactivated, the external unit EE takes over the digital information and then deactivates its ready-to-receive signal line EB . An electrical low level passed on to a data input line DI via an actuated key S is not disturbing, since the data input lines DI1,. . ., DIy,. . ., DIz,. . ., DIn cannot be evaluated at the time of a data transmission II.
Wie aus Fig. 2 ersichtlich, sind die auf den Datenausgabelei tungen DOl, . . ., DOx, . . ., DOm ausgegebenen Abfrageimpulse I unterein ander und von den Zeitpunkten einer Datenübertragung II zeit lich beabstandet. Die durch diese Abstände entstehenden zeit lichen Lücken können zur Ansteuerung von Signalgebern SG ge nützt werden. Dazu wird jede an einen anzusteuernden Signalge ber SG angeschlossene Datenausgabeleitung DO in den zeitlichen Lücken mit einem Ansteuerimpuls III in Form eines elektrischen Low-Pegels beaufschlagt.As can be seen from FIG. 2, the lines on the data output lines DO1,. . ., DOx,. . ., DOm output query pulses I one another and spaced apart from the times of a data transmission II. The time gaps resulting from these distances can be used to control signal transmitters SG . For this purpose, each data output line DO connected to a signal generator to be controlled via SG is acted upon in the time gaps with a control pulse III in the form of an electrical low level.
Jeder elektrische Low-Pegel auf einer Datenausgabeleitung DO bewirkt einen durch einen angeschlossenen Signalgeber SG fließenden Strom. Die meisten Signalgeber SG weisen jedoch eine ge wisse Trägheit auf, so daß kurze und beabstandete Stromimpulse, wie sie durch die Abfrage I und die Datenübertragung II ent stehen, nicht dazu führen können, einen Signalgeber SG zu akti vieren. Erst mit den Ansteuerimpulsen III, die in der Regel auch zeitlich länger sind als die Abfrage I und die Datenüber tragung II, wird ein betreffender Signalgeber SG zur Aktivie rung gebracht. Reichen die Ansteuerimpulse III nicht aus, einen extrem trägen Signalgeber SG zu aktivieren, so kann dem betref fenden Signalgeber SG ein Kondensator C parallelgeschaltet wer den, der als Energiespeicher wirkt.Each electrical low level on a data output line DO causes a current flowing through a connected signal generator SG . However, most signal generators SG have a certain inertia, so that short and spaced current pulses, such as those created by interrogation I and data transmission II, cannot result in activating a signal generator SG . Only with the control pulses III, which are usually also longer in time than the query I and the data transmission II, is a signal generator SG in question activated. Range III the drive pulses is not sufficient to enable an extremely sluggish signal generator SG so the Subject Author fenden signal generator SG, a capacitor C connected in parallel who acting as the energy storage.
Die Tatsache, daß durch betätigte Tasten die Ansteuerimpulse III auf den Datenausgabeleitungen DOl, . . ., DOx, . . ., DOm auf die Da teneingabeleitungen DIl, . . ., DIy, . . ., DIz, . . ., DIn übertragen werden können, stört ebenso wenig, wie das Beaufschlagen der Daten übernahmeleitungen DÜl, . . ., DÜx, . . ., DÜm mit Abfrage- und Ansteuerim pulsen I und III, da sichergestellt ist, daß eine Abfrage I, eine Datenübergabe II oder eine Ansteuerung III jeweils zu einem anderen Zeitpunkt erfolgt.The fact that the actuation pulses III on the data output lines DO1,. . ., DOx,. . ., DOm on the data input lines DIl,. . ., DIy,. . ., DIz,. . ., DIn can be transmitted, just as little disturbing as the loading of the data transfer lines DÜl,. . ., DÜx,. . ., DÜm with query and control pulses I and III, since it is ensured that a query I, data transfer II or control III takes place at a different time.
Da die meisten digitalen Bauelemente an ihren Ausgängen einen elektrischen Low-Pegel erzeugen können, der zum einen span nungsmäßig näher dem Massepotential liegt, als ein High-Pegel der Betriebsspannung, und zum anderen die Ausgänge bei Low-Pegel mit einem höheren Strom belastbar sind, werden Impulse für Ab frage I, Datenübertragung II und Ansteuerung III mit einem elektrischen Low-Pegel realisiert. Demzufolge sind die Spalten leitungen SL über jeweils einen Widerstand RSL vorzugsweise an die Spannungsversorgung SV und nicht an das Massepotential an geschlossen. Auch die Signalgeber SG sind mit einem Anschluß entweder direkt oder über jeweils einen Vorwiderstand R mit der Spannungsversorgug SV verbunden. Durch diese Anordnung wird auch ein besserer Störabstand zwischen dem elektrischen High- und Low-Pegel auf den Dateneingabeleitungen DIl, . . ., DIy, . . ., DIz, . . ., DIn erreicht und die Signalgeber SG werden bei Ansteuerung III mit einer höheren Spannung versorgt.Since most of the digital components can generate an electrical low level at their outputs, which is on the one hand closer to the ground potential in terms of voltage than a high level of the operating voltage, and on the other hand the outputs can be loaded with a higher current at low level, impulses for query I, data transmission II and control III are realized with an electrical low level. Accordingly, the column lines SL are each connected via a resistor RSL, preferably to the voltage supply SV and not to the ground potential. The signal generators SG are also connected to the voltage supply SV either directly or via a series resistor R. This arrangement also improves the signal-to-noise ratio between the electrical high and low levels on the data input lines DI1,. . ., DIy,. . ., DIz,. . ., DIn is reached and the signal transmitters SG are supplied with a higher voltage with control III.
Claims (3)
daß wenigstens eine Datenausgabeleitung (DOl, . . ., DOx, . . ., Dom) des Mikroprozessors (MP) sowohl an eine Zeilenleitung (ZL) der Ta stenmatrix (TM) und an eine Datenübergabeleitug (DÜl, . . ., DÜx, . . ., DÜm) der externen Einheit (EE), als auch an den ersten Eingang eines der optischen oder akustischen Signalgeber (SG) ange schlossen ist,
daß jede Spaltenleitung (SL) der Tastenmatrix (TM) mit jeweils einer Dateneingabeleitung (DIl, . . ., DIy, . . ., DIz, . . ., DIn) des Mikropro zessors (MP) verbunden ist und
daß für die Datenübergabesteuerung an die externe Einheit (EE) diese jeweils über eine Sende- und eine Empfangsbereitschafts signalleitung (SB, EB) mit dem Mikroprozessor (MP) verbunden ist.1. Microprocessor-controlled keyboard with the intersection of a number of rows and column lines associated keys of a key matrix, with a data transfer control to an external unit, and with optical and / or acoustic signal transmitters, characterized in that
that at least one data output line (DOl,..., DOx,..., Dom) of the microprocessor (MP) both to a row line (ZL) of the key matrix (TM) and to a data transfer line (DÜl,..., DÜx, .., DÜm) of the external unit (EE) , as well as being connected to the first input of one of the optical or acoustic signal transmitters (SG) ,
that each column line (SL) of the key matrix (TM) is each connected to a data input line (DI1,..., DIy,..., DIz,..., DIn) of the microprocessor (MP) and
that for the data transfer control to the external unit (EE) this is connected to the microprocessor (MP) via a transmission and a reception ready signal line (SB, EB) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863640432 DE3640432A1 (en) | 1986-11-27 | 1986-11-27 | Microprocessor-controlled keyboard |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863640432 DE3640432A1 (en) | 1986-11-27 | 1986-11-27 | Microprocessor-controlled keyboard |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3640432A1 true DE3640432A1 (en) | 1988-06-09 |
DE3640432C2 DE3640432C2 (en) | 1988-11-03 |
Family
ID=6314832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863640432 Granted DE3640432A1 (en) | 1986-11-27 | 1986-11-27 | Microprocessor-controlled keyboard |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3640432A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0360414A1 (en) * | 1988-08-25 | 1990-03-28 | Acer Incorporated | Keyboard |
US5070330A (en) * | 1989-01-12 | 1991-12-03 | Acer Incorporated | Keyboard scanning matrix |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3101157A1 (en) * | 1980-11-29 | 1982-08-19 | Innova Gesellschaft zur Innovationsförderung mbH, 6057 Dietzenbach | Pocket calculator |
US4502039A (en) * | 1981-05-07 | 1985-02-26 | Honeywell Information Systems Italia | Keyboard coding apparatus |
US4554530A (en) * | 1981-12-21 | 1985-11-19 | At&T Bell Laboratories | Method and apparatus for scanning a matrix of switchable elements |
-
1986
- 1986-11-27 DE DE19863640432 patent/DE3640432A1/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3101157A1 (en) * | 1980-11-29 | 1982-08-19 | Innova Gesellschaft zur Innovationsförderung mbH, 6057 Dietzenbach | Pocket calculator |
US4502039A (en) * | 1981-05-07 | 1985-02-26 | Honeywell Information Systems Italia | Keyboard coding apparatus |
US4554530A (en) * | 1981-12-21 | 1985-11-19 | At&T Bell Laboratories | Method and apparatus for scanning a matrix of switchable elements |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0360414A1 (en) * | 1988-08-25 | 1990-03-28 | Acer Incorporated | Keyboard |
US5070330A (en) * | 1989-01-12 | 1991-12-03 | Acer Incorporated | Keyboard scanning matrix |
Also Published As
Publication number | Publication date |
---|---|
DE3640432C2 (en) | 1988-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2247704C3 (en) | Bit-subdivided data processing system constructed from monolithically integrated circuits | |
DE2254340B2 (en) | DATA ENTRY SYSTEM WITH A CAPACITIVE KEYPAD | |
DE2364408B2 (en) | Circuit arrangement for addressing the memory locations of a memory consisting of several chips | |
DE2648225C2 (en) | Data storage device | |
DE2006987A1 (en) | Automatic testing device for computer systems | |
DE3640432C2 (en) | ||
DE2403669B2 (en) | Special computer | |
DE19645057C2 (en) | Device for the selection of address words by means of demultiplex decoding | |
DE2233164A1 (en) | CIRCUIT ARRANGEMENT FOR HIDING ANY SELECTABLE AREA OF A BIT SEQUENCE WHEN TRANSFERRED BETWEEN TWO REGISTERS | |
DE2062084A1 (en) | Circuit arrangement | |
DE2527236C3 (en) | Arrangement for inserting data in a register | |
DE3913216C2 (en) | ||
EP0782077A1 (en) | Method and arrangement for converting memory addresses into memory control signals | |
EP0262636B1 (en) | Circuit arrangement for selecting and/or aligning data units in data processors | |
DE1424756B2 (en) | Circuit arrangement for the error-proof introduction or reintroduction of programs into the main memory of a data processing system | |
DE2717065C3 (en) | Device for checking the assignment of a secret number to a card number stored on a card | |
DE1474041C3 (en) | Arrangement for sorting information bit groups recorded in random order | |
DE3912335C2 (en) | Method and arrangement for testing multi-wire data transmission paths | |
DE2942741A1 (en) | RAM with bit addressing - has eight memory stages for bit storage individually accessed by decoded three bit address | |
DE2111519C3 (en) | Input device, in particular for electronic desktop computers | |
EP0346813B1 (en) | Memory system consisting of a plurality of memory modules arranged side by side | |
DE3641528C2 (en) | ||
DE1161710B (en) | Interrogation device for magnetic memory | |
EP0110257A2 (en) | Circuitry for addressing component groups | |
DE1105206B (en) | Parity bit generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |