DE3605359C2 - Computer system with several computers - Google Patents
Computer system with several computersInfo
- Publication number
- DE3605359C2 DE3605359C2 DE19863605359 DE3605359A DE3605359C2 DE 3605359 C2 DE3605359 C2 DE 3605359C2 DE 19863605359 DE19863605359 DE 19863605359 DE 3605359 A DE3605359 A DE 3605359A DE 3605359 C2 DE3605359 C2 DE 3605359C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- computer system
- error signal
- computer
- receiving computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
Die Erfindung geht aus von einem Rechnersystem mit mehreren Rechnern gemäß der Gattung des Hauptanspruchs. Rechnersysteme, bei denen zwischen den einzelnen Rechnern Daten in Form von Datenblöcken seriell übertragen werden, können beispielsweise in elektronischen Steuergeräten Anwendung finden. Dabei soll auf möglichst einfache Weise festgestellt werden können, ob die Übertragung der Daten fehlerlos und ohne Störungen erfolgt. Die kommunizierenden Rechner können auch in unterschiedlichen Steuergeräten untergebracht sein, wobei auch hier eine Überprüfung der einwandfreien Übertragung bzw. der Funktion des sendenden Rechners gewünscht wird.The invention is based on a computer system with several Computers according to the genus of the main claim. Computer systems, where data between the individual computers in the form of Data blocks can be transmitted serially, for example in electronic control units find application. Doing so as simple as possible can be determined whether the The data is transferred without errors and without interference. The communicating computers can also be in different Control units are housed, and here too Checking the flawless transmission or the function of the sending computer is desired.
Zur Überprüfung der empfangenen Daten können jeweils zusätzliche Prüfbits vorgesehen sein, die sich aus den Daten berechnen lassen. Die erforderlichen Berechnungen und die Übertragung der zusätzlichen Prüfbits stellen dabei einen beträchtlichen Mehraufwand dar. Eine andere Prüfmöglichkeit besteht darin, die empfangenen Daten nochmals zum sendenden Rechner zurückzuübertragen, um einen Datenvergleich vornehmen zu können. Diese Art der Datenüberprüfung verschlingt einen beträchtlichen Teil der zur Verfügung stehenden Rechnerzeit, weshalb diese Art der Überprüfung für viele Anwendungsfälle keinesfalls geeignet ist.Additional data can be checked to check the data received Check bits are provided, which are calculated from the data to let. The necessary calculations and the transfer of the additional check bits represent a considerable amount Another effort is to check the received data again to the sending computer transmitted back to be able to make a data comparison. This type of data verification takes a considerable amount of time Part of the available computing time, which is why this type the check is in no way suitable for many applications is.
Aus der Zeitschrift "Automatik", Oktober 1967, Seite 347 bis 350, 352 bis 354 und 356 ist eine Methode für die Absicherung der Datenübertragung bei Fernscheibnetzen bekannt. Darin wird vorgeschlagen, zusätzlich zu den sieben Zeichen eines Datenblocks ein Kontrollzeichen zu senden, das stets die "1"-Zustände in den einzelnen Kanälen zur Geradzahligkeit ergänzt. Dafür ist in jedem Kanal ein Kanalzähler vorgesehen. Nachdem jeweils sieben Zeichen des Datenblocks empfangen wurden, werden die Kanalzähler, die in Stellung "1" stehen veranlaßt, einen Impuls abzugeben. Aus diesen Impulsen setzt sich das Kontrollzeichen zusammen. Nach dem Empfang der sieben Zeichen der Datensendung plus dem Kontrollzeichen wird überprüft, ob alle Kanalzähler eine "0" registriert haben. Wenn dies nicht der Fall ist, wird der Datenblock als fehlerhaft markiert.From the magazine "Automatik", October 1967, page 347 to 350, 352 to 354 and 356 is a method of hedging of data transmission in tele-disc networks. In it suggested, in addition to the seven characters of a Data blocks to send a control character that always "1" states in the individual channels for even numbers added. A channel counter is provided for this in each channel. After seven characters of the data block have been received, the channel counters in position "1" are prompted to give an impulse. It is based on these impulses Checkmark together. After receiving the seven characters the data transmission plus the control symbol is checked whether all channel counters have registered a "0". If not If so, the data block is marked as faulty.
Aus der US 4 390 989 ist eine Anordnung bekannt, bei der die Datenübertragung zwischen zwei Computern mit Hilfe von Checksummen überprüft wird.From US 4,390,989 an arrangement is known in which the Data transfer between two computers using Checksums is checked.
Es ist Aufgabe der Erfindung den Datenaustausch zwischen zwei oder mehr Rechnern auf einfache Art und Weise abzusichern, wobei insbesondere das korrekte Aussenden der Daten seitens des sendenden Rechners überwacht werden soll. Die genannte Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.It is an object of the invention to exchange data between two secure more or more computers in a simple way, whereby especially the correct sending of the data by the sending computer to be monitored. The task mentioned is solved by the features of claim 1.
Das erfindungsgemäße Rechnersystem mit den Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß durch eine einfache Maßnahme, nämlich dadurch, daß am Anfang eines Datenblocks ein Markierungsbit übertragen wird und daß der empfangende Rechner bei Erreichen eines Zählerstandes, der das Ende eines Datenblocks anzeigt, überprüft, ob das nächste empfangene Datum das Markierungsbit enthält und so eine Überprüfung der Datenübertragung erfolgen kann. Da die Datenblöcke zyklisch übertragen werden, kann mit dem jeweiligen Auftreten des Markierungsbits am Anfang eines Datenblocks schon erkannt werden, daß der sendende Rechner ordnungsgemäß arbeitet. The computer system according to the invention with the features of The main claim has the advantage that a simple measure, namely that at the beginning of a Data block a marker bit is transmitted and that the receiving computer on reaching a counter reading that Indicates end of a data block, checks if the next one received date contains the marker bit and thus one Checking the data transfer can be done. Since the Data blocks can be transmitted cyclically with the respective The marking bit already occurs at the beginning of a data block recognized that the sending computer is working properly.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Rechnersystems möglich. So ist es besonders vorteilhaft, daß der empfangende Rechner das Auftreten der Markierungsbits innerhalb vorgegebener Zeitabschnitte, die größer oder gleich der Zyklus zeit sind, überwacht und beim Ausbleiben eines Markierungsbits ein Fehlersignal erzeugt. Das daraufhin erzeugte Fehlersignal kann eine Notfunktion einleiten, wodurch beispielsweise Ersatzwerte für die zu empfangenden Daten weiterverarbeitet werden. Gleichzeitig kann auch ein Warnsignal akustischer oder optischer Art ausgelöst werden.By the measures listed in the subclaims advantageous further developments and improvements of the Main claim specified computer system possible. That's the way it is particularly advantageous that the receiving computer the occurrence of the marker bits within predetermined periods of time are greater than or equal to the cycle time, monitored and at Failure of a marker bit generates an error signal. The then generated error signal can initiate an emergency function, whereby, for example, substitute values for the data to be received to be processed further. At the same time, a warning signal can be given be triggered acoustically or optically.
Das Rechnersystem überprüft die Datenübertragung ständig, also auch dann, wenn eine vorübergehende Störung aufgetreten ist. Sobald wieder ein korrekter Datenempfang festgestellt wird, geht der Rechnerbetrieb auf Normalfunktion über.The computer system constantly checks the data transmission, that is even if a temporary malfunction has occurred. As soon as correct data reception is determined again, goes the computer operation over normal function.
Die Erfindung wird nachfolgend anhand eines in der Zeich nung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:The invention is based on a in the drawing voltage illustrated embodiment explained in more detail. Show it:
Fig. 1 ein vereinfachtes Blockschaltbild eines erfin dungsgemäßen Rechnersystems, Fig. 1 is a simplified block diagram of a computer system OF INVENTION to the invention,
Fig. 2 ein Flußdiagramm zur Verdeutlichung der Über prüfung der Datenanzahl und Fig. 2 is a flow chart to illustrate the review of the number of data and
Fig. 3 ein Flußdiagramm zur Verdeutlichung der zyklischen Überprüfung des Markierungsbits. Fig. 3 is a flow chart to illustrate the cyclic check of the marker bit.
Das in Fig. 1 dargestellte Steuergerät SG besitzt ein Rechnersystem mit zwei Rechnern C1, C2, die über Steuer leitungen S1, S2 mit einer Warnsignalanzeige W verbun den sind. Untereinander tauschen die beiden Rechner C1, C2 über einen Datenbus D seriell Daten aus, die zu Daten blöcken mit Daten gleicher Anzahl zusammengefaßt sind. Für jeden Datenblock ist eine vorgegebene Anzahl A von Daten vorgesehen. Der jeweils empfangende Rechner C1 oder C2 zählt die empfangenen Daten und überprüft am Ende des Datenblocks, ob die vorgegebene Anzahl A mit der tat sächlich übertragenen Anzahl Z übereinstimmt. Bei Nicht übereinstimmung wird beispielsweise über die zugehörige Steuerleitung S1 oder S2 ein Fehlersignal FS abgegeben. Das Fehlersignal FS kann auch intern im Rechner zum Ab ruf einer Notfunktion verwendet werden.The control unit SG shown in Fig. 1 has a computer system with two computers C1, C2, the control lines S1, S2 with a warning signal display W are the. The two computers C1, C2 exchange data serially with one another via a data bus D, which are combined into data blocks with data of the same number. A predetermined number A of data is provided for each data block. The receiving computer C1 or C2 counts the received data and checks at the end of the data block whether the predetermined number A matches the number Z actually transmitted. If there is a mismatch, an error signal FS is emitted, for example, via the associated control line S1 or S2. The error signal FS can also be used internally in the computer to call up an emergency function.
Anhand von dem in Fig. 2 dargestellten Flußdiagramm wird der Ablauf der im empfangenden Rechner vorgenom menen Prüfung nachfolgend erläutert.Based on the flowchart shown in Fig. 2, the flow of the check performed in the receiving computer is explained below.
Der Zähler des empfangenden Rechners wird ausgehend von einem Zählerstand ZS durch jedes eintreffende Datum um 1 verringert, bis der Zählerstand ZS = 0 ist. So lange der Zählerstand den Wert 0 nicht erreicht, wird ständig überprüft, ob das empfangene Datum ein Markie rungsbit B ist. Falls nicht, wird weiterhin der Zähler stand dekrementiert, bis der Wert ZS = 0 erreicht ist. Daraufhin wird der Zählerstand ZS auf den Wert A ge setzt der die pro Datenblock vorgegebene Anzahl von Daten darstellt. Es wird dann überprüft, ob das nächste empfangene Datum das Markierungsbit B ist und wenn ja, wird ein Merkbit M auf 1 gesetzt. Der Zählerstand ZS wird nunmehr wieder durch weitere eintreffende Daten dekre mentiert, bis wiederum der Zählerstand ZS = 0 ist.The counter of the receiving computer is going out from a meter reading ZS through each incoming date reduced by 1 until the counter reading ZS = 0. Like this as long as the counter reading does not reach the value 0 constantly checks whether the date received is a markie bit B is. If not, the counter continues to be was decremented until the value ZS = 0 is reached. The counter reading ZS is then changed to the value A. sets the number of Represents data. It is then checked whether the next one received date is flag bit B and if so, a flag M is set to 1. The counter reading is ZS decre now again by further incoming data mented until the counter reading ZS = 0 again.
Bei fehlerhafter Funktion wird beim Zählerstand ZS = 0 ebenfalls zunächst der Zählerstand auf den Wert A ge setzt, jedoch wird das nächste empfangene Datum im Stö rungsfall nicht das Markierungsbit B enthalten, so daß das Merkbit M auf Null gesetzt und ein Fehlersignal FS aus gelöst wird. Das Fehlersignal FS kennzeichnet die fehler hafte Übertragung und leitet entsprechende Notfunktionen oder Warnsignale ein.If the function is faulty, the meter reading ZS = 0 also first the counter reading to the value A ge sets, however the next received date is in the fault Example not contain the marker bit B, so that Merkbit M set to zero and an error signal FS off is solved. The error signal FS identifies the errors transmission and directs corresponding emergency functions or warning signals.
Bei einer Störung, während der Zählerstand ZS noch nicht gleich Null ist, löst ein auftretendes Markierungsbit B ebenfalls das Fehlersignal FS aus. Auch in diesem Fall wird der Zählerstand zunächst auf den Anfangswert A gesetzt und das Merkbit M gelöscht.In the event of a fault, the meter reading ZS is not yet is zero, an occurring marker bit B triggers also the error signal FS off. In this case, too the counter reading is initially set to the initial value A set and the Merkbit M deleted.
Auf diese Weise wird die tatsächlich empfangene Anzahl Z von Daten mit der vorgegebenen Anzahl A verglichen und bei Nichtübereinstimmung ein Fehlersignal ausgelöst. Bei Nichtübereinstimmung tritt nämlich das Markierungsbit B in bezug auf den jeweiligen Zählerstand an falschen Stellen auf, was als Fehlfunktion erkannt wird.In this way, the actually received number Z of data compared with the predetermined number A and if there is a mismatch, an error signal is triggered. At This is because the marker bit B does not match wrong with regard to the respective meter reading Establish what is recognized as a malfunction.
Entsprechend dem in Fig. 3 dargestellten Diagramm kann gleichzeitig das zyklische Auftreten des Merkbits M überwacht werden. Dabei kann stets nach Ablauf einer festen Zeitspanne, beispielsweise alle 50 ms, geprüft werden, ob das Merkbit M gelöscht ist. Falls dies der Fall ist, liegt eine Fehlfunktion vor, da bedingt durch die zyklische Datenübertragung beispielsweise innerhalb von 50 ms wenigstens ein Merkbit M zur Kennzeichnung eines Datenblockanfangs gesetzt werden muß. Ist also nach Ablauf dieses beispielsweise festgelegten Zeitraums das Merkbit M immer noch gleich Null, so wird das Fehlersignal FS ausgelöst.According to the diagram shown in FIG. 3, the cyclic occurrence of the flag M can be monitored at the same time. It can always be checked after a fixed period of time, for example every 50 ms, whether flag bit M has been deleted. If this is the case, there is a malfunction because, due to the cyclical data transmission, for example within 50 ms, at least one flag M must be set to identify the beginning of a data block. If the flag M is still equal to zero after the expiry of this, for example, defined period of time, the error signal FS is triggered.
Ist dagegen das Merkbit M ungleich Null, so bedeutet dies, daß die Normalfunktion N bezüglich der Merkbitübertragung M vorliegt.If, on the other hand, the flag bit M is not equal to zero, this means that that the normal function N with respect to the bit transfer M is present.
Durch die Kombination der Überwachung des Merkbits M und der Überwachung der empfangenen Anzahl Z von Daten kann für viele Anwendungen eine ausreichende Überprüfung auf Funktionstüchtigkeit des Rechnersystems durch sehr einfache Maßnahmen vorgenommen werden.By combining the monitoring of the flag M and monitoring the received number Z of data can provide adequate verification for many applications on functionality of the computer system by very simple measures can be taken.
Claims (4)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863605359 DE3605359C2 (en) | 1986-02-20 | 1986-02-20 | Computer system with several computers |
JP62033589A JPS62200432A (en) | 1986-02-20 | 1987-02-18 | Computer unit having multiple computers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863605359 DE3605359C2 (en) | 1986-02-20 | 1986-02-20 | Computer system with several computers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3605359A1 DE3605359A1 (en) | 1987-08-27 |
DE3605359C2 true DE3605359C2 (en) | 1995-03-16 |
Family
ID=6294493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863605359 Expired - Fee Related DE3605359C2 (en) | 1986-02-20 | 1986-02-20 | Computer system with several computers |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS62200432A (en) |
DE (1) | DE3605359C2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0625751A1 (en) * | 1993-05-14 | 1994-11-23 | Siemens Aktiengesellschaft | Method of transmitting safe information on a bus |
US5916296A (en) * | 1995-06-05 | 1999-06-29 | Nippondenso Co., Ltd. | Dual processor automotive control system having flexible processor standardization |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53137603A (en) * | 1977-05-07 | 1978-12-01 | Omron Tateisi Electronics Co | Error detection system |
SE417760B (en) * | 1979-05-15 | 1981-04-06 | Ellemtel Utvecklings Ab | SET ON DATA TRANSMISSION BETWEEN A SENDING COMPUTER AND A RECEIVING COMPUTER MONITORING ERRORS AND DEVICE FOR IMPLEMENTATION OF THE SET |
JPS5852712A (en) * | 1981-09-25 | 1983-03-29 | Nec Corp | Data transfer processor |
-
1986
- 1986-02-20 DE DE19863605359 patent/DE3605359C2/en not_active Expired - Fee Related
-
1987
- 1987-02-18 JP JP62033589A patent/JPS62200432A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JPS62200432A (en) | 1987-09-04 |
DE3605359A1 (en) | 1987-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2148178B1 (en) | Digital, bidirectional data transfer method | |
DE3111555C2 (en) | Method and apparatus for storing information using prior recording | |
DE3605359C2 (en) | Computer system with several computers | |
DE2108496A1 (en) | Circuit arrangement for the continuous functional control of the information processing and the output of data telegrams, especially in the case of computer-controlled railway signal systems | |
DE10318068A1 (en) | Method and device for the packet-oriented transmission of security-relevant data | |
EP0182134B1 (en) | Method for operating a fail-safe multi-computer system with some not fail-safe input/output units | |
EP0009600B1 (en) | Method and interface device for carrying out maintenance operations over an interface between a maintenance processor and a plurality of individually testable functional units of a data processing system | |
EP0410270B1 (en) | Method for operating a secure signal transmission interface | |
DE3616556C2 (en) | CIRCUIT ARRANGEMENT FOR DETERMINING THE SYNCHRONOUS STATE OF A DATA TRANSMISSION SYSTEM | |
EP0106985B1 (en) | Operation monitoring of digital transmission links | |
EP0306736A2 (en) | Method for the transmission of connection information stored in a telecommunication exchange to an information-processing installation | |
DE4125812C2 (en) | Process for secure data transmission | |
DE3725128C2 (en) | ||
DE3436414A1 (en) | Arrangement for interrogating signal transmitters | |
DE2920809A1 (en) | PCM time multiplex data transmission system - uses synchronisation system with shift register and equaliser with AND=gates and OR=gate | |
EP0193835A1 (en) | Apparatus for collecting monitoring information in transmission systems | |
EP0872974A2 (en) | Bit error pattern detection circuit | |
DE2349534C2 (en) | Method for the transmission of messages with repeated transmission of faulty message parts | |
EP0236818B1 (en) | Method and circuit arrangement for monitoring subscribers' lines connected to a data switching or data transmission installation | |
DE2608566A1 (en) | LOGICAL OPERATIONAL SAFETY MONITORING SYSTEMS | |
DE102007007537A1 (en) | Control system of a technical system | |
DE2020666C3 (en) | Circuit for determining the location and type of error in transmission errors in a serial communication system | |
DD211194B1 (en) | CIRCUIT ARRANGEMENT FOR THE ANALYSIS OF A SERIAL DIGITAL DATA STREAM | |
DE102013204371A1 (en) | Method and bus system for protocol-independent transmission of standard data packets with security data | |
DE10137835A1 (en) | Interface for serial transmission of digital data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |