DE3536447C2

DE3536447C2 - Short-circuit and overload-proof transistor output stage

Info

Publication number: DE3536447C2
Application number: DE19853536447
Authority: DE
Inventors: Gerhard Dipl Ing Kretschmer; Reimar Dipl Ing Kunert; Edgar Dipl Ing Polly; Berthold Dipl Ing Zeyer
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1985-10-12
Filing date: 1985-10-12
Publication date: 1993-10-21
Anticipated expiration: 2005-10-13
Also published as: DE3536447A1

Description

Die Erfindung bezieht sich auf eine kurzschluß- und überlastfeste Transistorausgangsstufe mit einem in Reihe mit einem Meßwiderstand angeordneten Transistor, der eine Last speist, und mit einer vom Spannungsabfall am Meßwiderstand beaufschlagten ersten Überwachungseinrichtung, deren Ausgang an die Steuerelektrode des Transistors gelegt ist, sowie mit einer wenigstens vom Spannungsabfall am Transistor beaufschlagten zweiten Überwachungseinrichtung, deren Ausgangssignal über ein Zeitverzögerungsglied ein bei Überströmen den Transistor steuerndes Signal liefert.The invention relates to a short-circuit and overload-proof Transistor output stage with one in series with a measuring resistor arranged transistor, which feeds a load, and with one of the Voltage drop across the measuring resistor applied first Monitoring device, whose output to the control electrode of the Transistor is placed, as well as with at least one of the voltage drop applied to the transistor second monitoring device whose Output signal via a time delay element in the event of overcurrents Transistor controlling signal delivers.

Eine derartige Transistorausgangsstufe ist bekannt (EP 0 111 028 A2). Bei dieser bekannten Transistorausgangsstufe ist die zweite Überwachungseinrichtung in einer Mitkopplungsschaltung mit der ersten Überwachungseinrichtung verbunden. Die Transistorausgangsstufe, die einen Leistungstransistor enthält, soll mit sehr geringer Steuerleistung betätigt werden und im Kurzschluß- und Überlastungsfall keine nennenswerte Verlustleistung erzeugen.Such a transistor output stage is known (EP 0 111 028 A2). In this known transistor output stage is the second Monitoring device in a positive feedback circuit with the first Monitoring device connected. The transistor output stage, the contains a power transistor, is said to have very low control power are actuated and none in the event of a short circuit or overload generate significant power loss.

Bekannt ist auch ein integrierter Treiberverstärker mit einer Überwachungseinrichtung, die bei einem Überstrom, bei einer Unterbrechung oder bei einem Kurzschluß in der Lastschaltung ein Fehlersignal erzeugt. In Reihe mit einem Darlington-Transistor ist ein Meßwiderstand angeordnet, der über die Überwachungseinrichtung mit der Basis des bipolaren Darlington-Transistors verbunden ist, die weiterhin mit einer Treiberschaltung verbunden ist (DE 34 11 900 A1).An integrated driver amplifier with a is also known Monitoring device in the event of an overcurrent Interruption or in the event of a short circuit in the load circuit Error signal generated. In series with a Darlington transistor is one Measuring resistor arranged with the Base of the Darlington bipolar transistor is connected, which continues is connected to a driver circuit (DE 34 11 900 A1).

Schließlich sind Schaltungsanordnungen mit Transistoren bekannt, die bei Kurzschluß oder Überlast mittels einer den Spannungsabfall an einem den Ausgangsstrom an einem Widerstand messenden Überwachungsschaltung den Strom über den Transistor begrenzen (JP 59-2190190 A, Patents Abstr. of Japan, Sect. E. Vol. 9 (1985), Nr. 89, GB 21 38 644 A).Finally, circuit arrangements with transistors are known in the event of a short circuit or overload, the voltage drop across a the output current at a resistance monitoring circuit limit the current through the transistor (JP 59-2190190 A, Patents Abstr. of Japan, Sect. E. Vol. 9 (1985), No. 89, GB 21 38 644 A).

Der Erfindung liegt die Aufgabe zugrunde, eine Transistorausgangsstufe der eingangs beschriebenen Gattung derart weiterzuentwickeln, daß mit geringer Ansteuerleistung und im Kurzschlußfall schneller Ausgangsstrombegrenzung beim Einschalten des Leistungstransistors eine schnelle Sättigung erreicht wird und beim Abschalten induktive oder induktivitätsbehaftete Lasten schnell entregt werden.The invention has for its object a transistor output stage to further develop the genus described at the beginning such that with low drive power and faster in the event of a short circuit Output current limit when switching on the power transistor rapid saturation is achieved and when switching off inductive or inductive loads can be quickly de-excited.

Die Aufgabe wird erfindungsgemäß durch die Merkmale im Patentanspruch 1 gelöst. Durch den Einsatz eines Metalloxid-Feldeffekttransistors als Ausgangstransistor wird trotz hoher Ausgangsströme nur ein geringer Ansteuerstrom benötigt. Damit wird zugleich die Verlustleistung in den Ansteuerstromkreisen vermindert. Die Ansteuerstromkreise können deshalb als integrierte Schaltung ausgebildet werden. Im Kurzschlußfall speist die Überwachungs- und Steueranordnung ein Strombegrenzungspotential unmittelbar in die Gate-Elektrode ein, so daß der über den MOSFET fließende Strom sehr schnell begrenzt wird. Im Überlastfall setzt die zeitverzögerte Strombegrenzung erst ein, wenn nach dem Abklingen von durch kapazitive Belastung hervorgerufenen Stromspitzen festgestellt wird, daß der zulässige Ausgangsstrom überschritten wird.The object is achieved by the features in claim 1 solved. By using a metal oxide field effect transistor as Output transistor becomes only a small one despite high output currents Driving current required. This also reduces the power loss in the Control circuits reduced. The control circuits can therefore be formed as an integrated circuit. In the event of a short circuit, feeds the monitoring and control arrangement has a current limiting potential directly into the gate electrode so that the via the MOSFET flowing current is limited very quickly. In the event of an overload, the Delayed current limitation only when, after the decay of current peaks caused by capacitive loading the permissible output current is exceeded.

Da bei einem Ansteuersignal über die Treiberstufe ein höheres Potential als Betriebspotential des MOSFET der Gate-Elektrode zugeführt wird, wird der MOSFET daher stark gesättigt, so daß eine möglichst niedrige Drain-Source-Spannung entsteht. Damit werden die Verlustleistungen des MOSFET auch bei höheren Strömen gering. Wenn induktive Lasten oder induktivitätsbehaftete Lasten mit dem MOSFET abgeschaltet werden, treten am Anschluß für die Last negative Spannungen auf. Diese Spannungen werden zur Beaufschlagung der Gate-Elektrode mit negativem Potential ausgenutzt, um den MOSFET zur Schnellentregung induktiver Lasten heranzuziehen. Vorzugsweise ist die zwischen dem negativen Pol der Betriebsspannungsquelle und dem einen Betriebsspannungsanschluß angeordnete Diode eine Zener-Diode. Since there is a higher potential for a control signal via the driver stage is supplied as the operating potential of the MOSFET of the gate electrode MOSFET therefore highly saturated, so that the lowest possible Drain-source voltage arises. The power losses of the MOSFET low even at higher currents. If inductive loads or Inductive loads are switched off with the MOSFET negative voltages at the connection for the load. These tensions are used to apply negative potential to the gate electrode exploited to the MOSFET for quick de-excitation of inductive loads to use. Preferably, that between the negative pole is the Operating voltage source and the one operating voltage connection arranged diode a zener diode.

Mit der Zener-Diode wird die beim Abschalten von induktiven Lasten am Betriebsspannungsanschluß auftretende Spannung auf einen für die Treiberschaltung und die Drain-Source-Elektrode des MOSFET ungefährlichen, jedoch für die schelle Entregung induktiver Lasten optimalen Wert begrenzt. The Zener diode is used when switching off inductive loads Operating voltage connection occurring voltage to one for the Driver circuit and the drain-source electrode of the MOSFET harmless, but for the rapid de-excitation of inductive loads limited optimal value.

Eine besonders günstige Ausführungsform ist im Anspruch 4 beschrieben. Mit den im Anspruch 4 angegebenen Maßnahmen kann der MOSFET bei von außen auf die Stufe über die Last bzw. die Verbindungsleitungen zur Last eingekoppelten negativen Störspannungen vor Zerstörung geschützt werden. Negative Störspannungspulse, die am Anschluß der Transistor ausgangsstufe auftreten, führen zu einer Umkehr der Polaritäten der Spannungen an den Eingängen der ersten Überwachungseinrichtung, so daß die der Strombegrenzung dienende erste Überwachungseinrichtung unwirksam wird. Damit wird eine Zerstörung durch Überschreitung der zulässigen Sperrspannungen vermieden.A particularly favorable embodiment is described in claim 4. With the measures specified in claim 4, the MOSFET can at outside to the step via the load or the connecting lines to Load coupled negative interference voltages protected from destruction will. Negative interference voltage pulses that are connected to the transistor output stage, lead to a reversal of the polarities of the Voltages at the inputs of the first monitoring device, so that the first monitoring device serving to limit the current becomes ineffective. This will result in destruction by exceeding the permissible reverse voltages avoided.

Eine andere bevorzugte Ausführungsform wird im Anspruch 5 erläutert. Mit dieser Ausführungsform läßt sich eine auf einem Überstrom beruhende Störung erfassen, indem im Störungsfalle ein Speicher gesetzt wird, während zugleich die Ansteuerung des MOSFET unterbrochen wird. Die Störung kann mittels einer dem Speicher nachgeschalteten optischen und/oder akustischen Einrichtung gemeldet werden. Durch die Zurück setzung des Speichers wird nach der Beseitigung der Störung die Aus gangsstufe wieder für den Betrieb freigegeben.Another preferred embodiment is explained in claim 5. With this embodiment, one based on an overcurrent can Record the fault by setting a memory in the event of a fault, while at the same time the control of the MOSFET is interrupted. The Disturbance can be achieved by means of an optical downstream of the memory and / or acoustic device can be reported. Through the back After the fault has been remedied, the memory is reset gear stage released for operation again.

Vorzugsweise wird das positive Betriebspotential für die Treiberschal tung aus der Betriebsspannung für die Last mit einem Rechteckgenera tor und einer Spannungserhöhungsschaltung erzeugt, als deren einer Kondensator die Kapazität zwischen der Gate-Elektrode und der Source- Elektrode des MOSFET ausgenutzt wird, wobei die Gate-Elektrode über einen von der Treiberschaltung an negatives Betriebspotential anschaltbaren Widerstand mit einer Diode der Spannungserhöhungsschaltung verbunden ist. Bei dieser Anordnung wird die Aufladung der Gate-Source-Kapazität beim Umschalten des MOSFET vom nichtleitenden in den leitenden Zustand durch den Widerstand mitbestimmt. Die Kapazität lädt sich nicht sofort auf. Durch die gemäß einer vorgegebenen Zeitkonstante ablaufende Aufladung wird eine Abflachung der Anstiegsflanken der Lastströme erzielt. Dies ist für die Beanspruchung der Transistorausgangsstufe, insbesondere bei kapazitiven Lasten am Ausgang, günstig.The positive operating potential for the driver scarf is preferred from the operating voltage for the load with a rectangular generator tor and a booster circuit generated, as one Capacitor the capacitance between the gate electrode and the source Electrode of the MOSFET is used, the gate electrode over a switchable from the driver circuit to negative operating potential Resistor is connected to a diode of the booster circuit. With this arrangement, the charging of the gate-source capacitance at Switching the MOSFET from the non-conductive to the conductive state co-determined the resistance. The capacity does not load immediately on. By the one running according to a predetermined time constant Charging becomes a flattening of the rising edges of the load currents achieved. This is for the stress on the transistor output stage, Particularly favorable with capacitive loads at the output.

Die Erfindung wird im folgenden anhand eines in einer Zeichnung dargestellten Ausführungsbeispiels näher beschrieben, aus dem sich weitere Merkmale sowie Vorteile ergeben.The invention is described below with reference to a drawing illustrated embodiment described in detail, from which further features and advantages result.

Es zeigtIt shows

Fig. 1 ein Blockschaltbild einer kurzschluß- und überlastfesten Transistorausgangsstufe, Fig. 1 is a block diagram of a short circuit and overload solid transistor output stage,

Fig. 2 Einzelheiten der in Fig. 1 dargestellten Transistorausgangs stufe. Fig. 2 details of the transistor output stage shown in Fig. 1.

Ein Leistungs-MOSFET 1 ist mit seiner Drain-Elektrode an den positi ven Pol 2 einer Betriebsspannungsquelle 3 angeschlossen. Die Source- Elektrode des MOSFET 1 ist mit einem Meßwiderstand 4 verbunden, der in Reihe mit der Drain-Source-Strecke des MOSFET 1 an einen Ausgang 5 der in Fig. 1 dargestellten Transistorausgangsstufe 6 angeschlossen ist. An den Ausgang 5 ist mit einem Anschluß die eine induktive Last 7 gelegt. Der andere Anschluß der Last 7 ist mit dem negativen Pol 8 der Betriebsspannungsquelle 3 verbunden. Der Pol 8 ist z. B. an Masse gelegt. Die Gate-Elektrode des MOSFET 1 ist sowohl mit dem Ausgang einer Treiberschaltung 9 als auch mit dem Ausgang einer ersten Überwachungseinrichtung 10 verbunden. Die Treiberschaltung 9 steht eingangsseitig mit einer UND-Torschaltung 11 in Verbindung, die zwei Eingänge 12, 13 aufweist, von denen der Eingang 12 mit einem Ansteuersignal zur Steuerung des MOSFET 1 in den leitenden Zustand beaufschlagbar ist.A power MOSFET 1 is connected with its drain electrode to the positive pole 2 of an operating voltage source 3 . The source electrode of the MOSFET 1 is connected to a measuring resistor 4, which is connected in series with the drain-source path of the MOSFET 1 to an output 5 of the transistor output stage 6 shown in FIG. 1. An inductive load 7 is connected to the output 5 with a connection. The other connection of the load 7 is connected to the negative pole 8 of the operating voltage source 3 . The pole 8 is e.g. B. grounded. The gate electrode of MOSFET 1 is connected both to the output of a driver circuit 9 and to the output of a first monitoring device 10 . The driver circuit 9 is connected on the input side to an AND gate circuit 11 which has two inputs 12 , 13 , of which the input 12 can be supplied with a control signal for controlling the MOSFET 1 in the conductive state.

Die erste Überwachungseinrichtung 10 ist mit einem ersten, nicht be zeichneten Eingang an das mit der Source-Elektrode des MOSFET 1 ver bundene Ende des Widerstands 4 und mit einem zweiten, nicht bezeich neten Eingang mit dem einen Ende eines Widerstands 14 verbunden, dessen anderes Ende zusammen mit dem Widerstand 4 an den Ausgang 5 angeschlossen ist.The first monitoring device 10 is connected to a first, not designated input to the ver connected to the source electrode of the MOSFET 1 end of the resistor 4 and to a second, not designated input to the one end of a resistor 14 , the other end is connected to the output 5 together with the resistor 4 .

Die Treiberschaltung 9 ist mit ihrem Betriebsspannungsanschluß 15 für positive Spannung über eine Spannungserhöhungsschaltung 16 mit dem Pol 2 verbunden. Der Betriebsspannungsanschluß 17 der Treiber schaltung 9 für negative Spannung ist über eine gegenüber dem Poten tial des Pols 2 in Durchlaßrichtung gepolte Diode 18 mit dem Wider stand 14 bzw. dem einen Eingang der ersten Überwachungseinrichtung 10 verbunden. Weiterhin ist der Betriebsspannungsanschluß 17 mit der Anode einer Zener-Diode 19 verbunden, deren Kathode an den Pol 8 angeschlossen ist. Eine zweite Überwachungseinrichtung 20 enthält zwei nicht näher bezeichnete Eingänge, von denen einer mit der Drain-Elektrode des MOSFET 1 und einer mit dem an den Ausgang 5 ange schlossenen Ende des Widerstands 4 verbunden ist. Die zweite Über wachungseinrichtung 20 speist ausgangsseitig einen Eingang einer UND-Torschaltung 21, deren anderer Eingang mit dem Ausgang der UND- Torschaltung 11 verbunden ist. Der Ausgang der UND-Torschaltung 21 ist an den Eingang eines Zeitverzögerungsglieds 22 gelegt, dessen Ausgang mit dem Setzeingang eines Speichers 23 verbunden ist, dessen Rücksetzeingang 24 wahlweise mit einem extern erzeugten Rücksetzsi gnal beaufschlagbar ist. Der Ausgang des Speichers 23 ist mit dem Eingang der UND-Torschaltung 11 verbunden. Die Überwachungseinrichtung 10 spricht an, wenn die an ihren Ein gängen anstehende Spannung eine gewisse Schwelle überschreitet, d. h. wenn die Spannung an der Source-Elektrode des MOSFET 1 um einen Schwellenwert höher als die Spannung am Anschluß 5 ist. Durch das Ansprechen der ersten Überwachungsschaltung 10 wird das Potential der Gate-Elektrode des MOSFET 1 so beaufschlagt, daß der Strom über den MOSFET auf einen konstanten Grenzwert geregelt wird.The driver circuit 9 is connected to its operating voltage connection 15 for positive voltage via a step-up circuit 16 with the pole 2 . The operating voltage connection 17 of the driver circuit 9 for negative voltage is via a potential opposite the potential of the pole 2 in the forward direction polarized diode 18 with the opposing stand 14 or the one input of the first monitoring device 10 . Furthermore, the operating voltage connection 17 is connected to the anode of a Zener diode 19 , the cathode of which is connected to the pole 8 . A second monitoring device 20 contains two inputs, not specified, one of which is connected to the drain electrode of the MOSFET 1 and one to the end of the resistor 4 which is connected to the output 5 . The second monitoring device 20 feeds an input of an AND gate circuit 21 on the output side, the other input of which is connected to the output of the AND gate circuit 11 . The output of the AND gate circuit 21 is connected to the input of a time delay element 22 , the output of which is connected to the set input of a memory 23 , the reset input 24 of which can be acted upon with an externally generated reset signal. The output of the memory 23 is connected to the input of the AND gate circuit 11 . The monitoring device 10 responds when the voltage present at its inputs exceeds a certain threshold, ie when the voltage at the source electrode of the MOSFET 1 is higher than the voltage at the terminal 5 by a threshold value. The response of the first monitoring circuit 10 acts on the potential of the gate electrode of the MOSFET 1 in such a way that the current through the MOSFET is regulated to a constant limit value.

Eine einfache Realisierungsmöglichkeit für die Überwachungseinrichtung 10 besteht darin, einen bipolaren Transistor zu verwenden, der mit seiner Basis an die Source-Elektrode des MOSFET 1 gelegt ist und dessen Emitter über den Wider stand 14 mit dem Anschluß 5 verbunden ist, während der Kollektor an die Gate-Elektrode des MOSFET 1 angeschlossen ist. Über den MOSFET 1 fließen beispielsweise 2 A, die zur Betätigung eines Magnetventils benötigt werden. Der Widerstand 4 ist so bemessen, daß bei einem Kurzschluß am Ausgang 5 ein Spannungsabfall am Widerstand 4 auf tritt, der die Basis-Emitter-Schwellenspannung überschreitet und damit den Transistor leitend steuert. Bei einem Nennstrom von 2 A überschreitet der Spannungsabfall am Widerstand 4 die Schwellenspan nung nicht, so daß der Transistor nichtleitend ist. Im Kurzschluß fall gelangt ein niedriges Potential über die Emitter-Kollektor- Strecke des Transistors zur Gate-Elektrode des MOSFET 1 und verur sacht damit eine Begrenzung des über den MOSFET 1 fließenden Stroms auf einen zulässigen Wert. Die Beaufschlagung der Gate-Elektrode des MOSFET 1 ist in diesem Falle unabhängig von dem Ausgangspo tential der Treiberschaltung 9, d. h. die erste Überwachungseinrich tung 10 zieht das für die Steuerung des MOSFET 1 in den leitenden Zustand von der Treiberschaltung 9 erzeugte Signal auf den niedrigen Pegel herab, der für die Strombegrenzung notwendig ist.A simple implementation option for the monitoring device 10 is to use a bipolar transistor which is placed with its base on the source electrode of the MOSFET 1 and the emitter of which was connected via the counter 14 to the terminal 5 , while the collector is connected to the Gate electrode of MOSFET 1 is connected. For example, 2 A flow through the MOSFET 1 , which are required to actuate a solenoid valve. The resistor 4 is dimensioned such that in the event of a short circuit at the output 5, a voltage drop across the resistor 4 occurs which exceeds the base-emitter threshold voltage and thus controls the transistor in a conductive manner. At a rated current of 2 A, the voltage drop across resistor 4 does not exceed the threshold voltage, so that the transistor is non-conductive. In the event of a short circuit, a low potential passes via the emitter-collector path of the transistor to the gate electrode of MOSFET 1 and thus gently limits the current flowing through MOSFET 1 to a permissible value. The application of the gate electrode of the MOSFET 1 in this case is independent of the output potential of the driver circuit 9 , ie the first supervising device 10 pulls the signal generated for the control of the MOSFET 1 into the conductive state by the driver circuit 9 to the low level down, which is necessary for the current limitation.

Die Spannungserhöhungsschaltung 16 versorgt den Betriebsspannungsan schluß 15 der Treiberschaltung 9 mit einem Potential, das mindestens um die Gate-Source-Sättigungsspannung des MOSFET 1 höher als die Betriebsspannung der Spannungsquelle 3 ist. Wenn ein die Einschaltung des MOSFET 1 in den leitenden Zustand auslösendes Signal über den Eingang 12 der UND-Torschaltung 11 zur Treiberschaltung 9 gelangt, wird dieses höhere Potential an die Gate-Elektrode des MOSFET 1 gelegt. Der MOSFET 1 wird daher gesättigt, so daß der Spannungsabfall an der Drain-Source-Strecke gering ist. Hierbei ergeben sich auch nur kleine Verlustleistungen, wodurch eine unerwünscht hohe Erwärmung des MOSFET 1 vermieden wird.The voltage boost circuit 16 supplies the operating voltage connection 15 of the driver circuit 9 with a potential which is at least higher than the operating voltage of the voltage source 3 by the gate-source saturation voltage of the MOSFET 1 . When a signal which triggers the switching on of the MOSFET 1 into the conductive state reaches the driver circuit 9 via the input 12 of the AND gate circuit 11 , this higher potential is applied to the gate electrode of the MOSFET 1 . The MOSFET 1 is therefore saturated, so that the voltage drop across the drain-source path is small. This also results in only small power losses, as a result of which undesirably high heating of the MOSFET 1 is avoided.

Um den MOSFET 1 in den nichtleitenden Zustand zu steuern, wird das Potential am Betriebsspannungsanschluß 15 durch den Wegfall des über den Eingang 12 eingespeisten Ansteuersignal gesperrt, während zugleich eine leitende Verbindung zwischen der Gate-Elektrode des MOSFET 1 und dem Betriebsspannungsanschluß 17 hergestellt wird. Bei Lasten, die zumindest teilweise induktiv sind, treten durch die Verminderung des Laststroms negative Spannungen am Anschluß 5 auf. In order to control the MOSFET 1 in the non-conductive state, the potential at the operating voltage connection 15 is blocked by the elimination of the drive signal fed in via the input 12 , while at the same time a conductive connection is established between the gate electrode of the MOSFET 1 and the operating voltage connection 17 . For loads that are at least partially inductive, negative voltages occur at connection 5 due to the reduction in the load current.

Diese negativen Spannungen gelangen über den Widerstand 14 und die Diode 18 zur Zener-Diode 19, die für einen bestimmten negativen Pegel sorgt, der über den Betriebsspannungsanschluß 17 und die Treiberschaltung 9 die Gate-Elektrode des MOSFET 1 beaufschlagt. Eine negative durch die Zenerdiode 19 begrenzte Gate-Spannung begrenzt auch die negativen Spannungen am Anschluß 5. Mit der negativen Spannung ist eine schnellere Entregung induktiver Lasten verbunden, so daß wiederum der Übergang des MOSFET 1 in den nichtleitenden Zustand schneller abläuft. Ein wesentlicher Vorteil der oben beschriebenen Anordnung ist demnach darin zu sehen, daß ohne eine eigene negative Betriebsspannungsquelle der MOSFET 1 schneller in den nichtleitenden Zustand umschaltet. Die Treiber schaltung 5 besteht zweckmäßigerweise aus einem bipolaren Transistor, dessen Emitter-Kollektor-Strecke zwischen dem Betriebsspannungsan schluß 17 und dem Betriebsspannungsanschluß 15 angeordnet ist, während der Ausgang über einen Widerstand mit dem Betriebsspannungsanschluß 15 verbunden ist. Die Basis dieses bipolaren Transistors ist an den Ausgang der UND-Torschaltung 11 angeschlossen. Je nach dem, ob das Ansteuersignal vorhanden ist oder nicht, wird der bipolare Tran sistor nichtleitend oder leitend gesteuert, wodurch die leitende Verbindung zwischen dem Betriebsspannungsanschluß 15 oder dem Be triebsspannungsanschluß 17 hergestellt wird.These negative voltages pass through the resistor 14 and the diode 18 to the Zener diode 19 , which provides a certain negative level, which acts on the gate electrode of the MOSFET 1 via the operating voltage connection 17 and the driver circuit 9 . A negative gate voltage limited by the zener diode 19 also limits the negative voltages at the terminal 5 . A faster de-excitation of inductive loads is associated with the negative voltage, so that the transition of the MOSFET 1 to the non-conductive state takes place more quickly. A major advantage of the arrangement described above can therefore be seen in the fact that the MOSFET 1 switches more quickly to the non-conductive state without its own negative operating voltage source. The driver circuit 5 advantageously consists of a bipolar transistor, the emitter-collector path between the operating voltage connection 17 and the operating voltage connection 15 is arranged, while the output is connected via a resistor to the operating voltage connection 15 . The base of this bipolar transistor is connected to the output of the AND gate circuit 11 . Depending on whether the drive signal is present or not, the bipolar transistor is controlled in a non-conductive or conductive manner, as a result of which the conductive connection between the operating voltage connection 15 or the operating voltage connection 17 is established.

Wenn bei sperrendem MOSFET 1 eine negative Störspannung beispielsweise über die Leitungen zu der Last 7 eingekoppelt wird, führt dies bei der oben erläuterten Anordnung zur Spannungsbegrenzung, um in einem solchen Fall einen Spannungsdurchbruch des MOSFET 1 zu vermeiden. An der ersten Überwachungseinrichtung 10 kehrt sich im Falle einer eingekoppelten negativen Störspannung auf den Ausgang 5 die Polarität der Spannungen an den Eingängen im Vergleich zur Betriebsweise bei leitendem MOSFET 1 um. Deshalb gibt die Überwachungseinrichtung 10 ein Ausgangssignal mit hohem Pegel ab, durch das der MOSFET 1 leitend gesteuert wird. Damit wird die Spannungsbeanspruchung des MOSFET 1 auf unschädliche Werte herabgesetzt.If a negative interference voltage is coupled in, for example, via the lines to the load 7 when the MOSFET 1 is blocking, this leads to voltage limitation in the arrangement explained above, in order to avoid a voltage breakdown of the MOSFET 1 in such a case. In the case of a coupled negative interference voltage at the output 5, the polarity of the voltages at the inputs is reversed at the first monitoring device 10 in comparison to the mode of operation when the MOSFET 1 is conductive. Therefore, the monitoring device 10 outputs an output signal with a high level, by means of which the MOSFET 1 is controlled to be conductive. The voltage stress on the MOSFET 1 is thus reduced to harmless values.

Die an der Drain-Source-Strecke des MOSFET 1 und dem Meßwiderstand 4 abfallende Spannung hängt von der Höhe des Stroms ab, der bei lei tendem MOSFET 1 fließt. Die zweite Überwachungseinrichtung 20, die als Schmitt-Trigger ausgebildet sein kann, ist in ihrer Ansprechschwelle auf einen Spannungsabfall eingestellt, der bei einem für den MOSFET 1 unzulässig hohen Dauerstrom an der Drain-Source-Strecke und dem Meßwider stand 4 auftritt. In diesem Fall gibt die zweite Überwachungsschal tung ein Ausgangssignal ab, das in Verbindung mit dem Ausgangssignal der UND-Torschaltung 11 bei vorhandenem Ansteuersignal am Eingang 12 die UND-Torschaltung 21 durchlässig steuert. Hierdurch wird das Zeit glied 22 angestoßen, durch das nach Ablauf einer eingestellten Ver zögerungszeit der Speicher 23 gesetzt wird. Das Ausgangssignal des Speichers 23 sperrt die UND-Torschaltung 11, so daß die Treiberschal tung 9 ein Sperrsignal an die Gate-Elektrode des MOSFET 1 abgibt. Durch die Sperrung des MOSFET 1 wird der Stromfluß und damit der unzu lässig hohe Überstrom abgeschaltet. Kurzzeitige Stromimpulse, die den Wert des zulässigen Dauerstroms überschreiten, kommen aufgrund von kapazi tiven Ladeströmen beim Einschalten zustande. Diese Ströme führen nicht zur Zerstörung des MOSFET 1. Um zu verhindern, daß der MOSFET 1 bei solchen Strömen abgeschaltet wird, ist das Zeitverzöge rungsglied 22 vorgesehen, dessen Verzögerungszeit auf die Dauer dieser Ströme abgestimmt ist.The voltage drop across the drain-source path of the MOSFET 1 and the measuring resistor 4 depends on the amount of current which flows when the MOSFET 1 is running. The second monitoring device 20 , which can be designed as a Schmitt trigger, is set in its response threshold to a voltage drop which occurred at an impermissibly high continuous current on the drain-source path and the measuring resistor 4 for the MOSFET 1 . In this case, the second monitoring circuit outputs an output signal which, in conjunction with the output signal of the AND gate circuit 11 , controls the AND gate circuit 21 in a permeable manner when there is a control signal at the input 12 . As a result, the timer 22 is triggered by the memory 23 is set after a set delay time Ver. The output signal of the memory 23 blocks the AND gate circuit 11 , so that the driver circuit 9 outputs a blocking signal to the gate electrode of the MOSFET 1 . By blocking the MOSFET 1 , the current flow and thus the impermissibly high overcurrent is switched off. Short-term current pulses that exceed the value of the permissible continuous current occur due to capacitive charging currents when switched on. These currents do not destroy the MOSFET 1 . In order to prevent the MOSFET 1 from being switched off in the case of such currents, the time delay element 22 is provided, the delay time of which is matched to the duration of these currents.

Die zweite Überwachungseinrichtung 20 enthält vorzugsweise einen bipo laren Transistor, dessen Basis mit einer konstanten Spannung beauf schlagt wird, während der Emitter über eine Diode an den Anschluß 5 gelegt ist. Die Basisspannung ist so eingestellt, daß der Transistor bei zulässigen Strömen im MOSFET 1 sperrt. Bei Überströmen wird der Transistor leitend und beaufschlagt die UND-Torschaltung 21 mit einem Signal, das diese durchlässig steuert.The second monitoring device 20 preferably contains a bipolar transistor, the base of which is subjected to a constant voltage while the emitter is connected to the terminal 5 via a diode. The base voltage is set so that the transistor blocks at permissible currents in MOSFET 1 . In the event of overcurrents, the transistor becomes conductive and applies a signal to the AND gate circuit 21 , which controls it in a permeable manner.

Die in Fig. 2 näher dargestellte Spannungserhöhungsschaltung 16 ent hält einen Rechteckgenerator 24, der von der Betriebsspannungsquelle 3 mit Betriebsspannung versorgt wird. Die vom Generator 24 erzeugten Rechtecksignale werden über einen Kondensator 25, zwei Dioden 26, 27 zugeführt, von denen eine mit ihrer Anode an den Pol 2 der Betriebs spannungsquelle 3 gelegt ist. Die Kathode der Diode 26 und die Anode der Diode 27 ist jeweils mit einer Seite des Kondensators 25 verbunden. Der Diode 27 sind zwei in Reihe angeordnete Widerstände 28, 29 nach geschaltet. An den Widerstand 29 ist die Gate-Elektrode des MOSFET 1 angeschlossen, dessen Drain-Elektrode an das Potential des Pols 2 gelegt ist. Die gemeinsame Verbindungsstelle der Widerstände 28, 29 ist an den Betriebsspannungsanschluß 15 gelegt. Durch den Konden sator 25, die Gate-Drain-Kapazität des MOSFET 1 und die Dioden 26, 27 wird eine Spannungserhöhungsschaltung gebildet.The voltage boost circuit 16 shown in Fig. 2 ent holds a square wave generator 24 , which is supplied by the operating voltage source 3 with operating voltage. The square wave signals generated by the generator 24 are fed via a capacitor 25 , two diodes 26 , 27 , one of which is connected to the pole 2 of the operating voltage source 3 with its anode. The cathode of the diode 26 and the anode of the diode 27 are each connected to one side of the capacitor 25 . The diode 27 is followed by two resistors 28 , 29 arranged in series. The gate electrode of the MOSFET 1 is connected to the resistor 29 , the drain electrode of which is connected to the potential of the pole 2 . The common connection point of the resistors 28 , 29 is connected to the operating voltage connection 15 . A voltage boost circuit is formed by the capacitor 25 , the gate-drain capacitance of the MOSFET 1 and the diodes 26 , 27 .

Der Ladezustand der Gate-Drain-Kapazität des MOSFET 1 wird im übri gen durch die Treiberschaltung 9 und die erste Überwachungseinrich tung 10 bestimmt. Wenn eine Entladung z. B. über die Treiberschal tung 9 oder die Überwachungseinrichtung 10 stattgefunden hat, dann wird die Aufladung infolge der Widerstände 28, 29 allmählich vor sich gehen. Es wird deshalb die Flanke des über den MOSFET 1 fließen den Stroms etwas abgeflacht. Dies ist für die Arbeitsweise der oben beschriebenen Schaltung günstig.The state of charge of the gate-drain capacitance of the MOSFET 1 is determined in the rest by the driver circuit 9 and the device 10 , the first monitoring device. If a discharge z. B. on the driver circuit device 9 or the monitoring device 10 has taken place, then the charging will gradually proceed as a result of the resistors 28 , 29 . The edge of the current flowing through the MOSFET 1 is therefore somewhat flattened. This is favorable for the operation of the circuit described above.

Claims

1. Short-circuit and overload-proof transistor output stage with a transistor arranged in series with a measuring resistor that feeds a load, and with a first monitoring device acted upon by the voltage drop across the measuring resistor, the output of which is connected to the control electrode of the transistor, and with at least one of the voltage drop across Transistor applied second monitoring device, the output signal via a time delay element supplies a signal controlling the transistor in the event of overcurrents, characterized in that the transistor is a MOSFET ( 1 ) controlled by a driver circuit ( 9 ) that the output of the first monitoring device ( 10 ) together with the output of the driver circuit ( 9 ) is connected to the gate electrode of the MOSFET ( 1 ), and that the time delay element ( 22 ) is connected to a gate circuit ( 11 ) which blocks the output signal of the driver circuit ( 9 ) in the event of overcurrents, di e driver circuit with an operating voltage connection ( 15 ) at a higher potential than the operating potential of the transistor output stage and with the other operating voltage connection ( 17 ) on the one hand via a polarity of the operating voltage in the reverse direction polarized first diode ( 18 ) to the connection ( 5 ) for the Load ( 7 ) and, on the other hand, is connected to the negative pole of the operating voltage source via a second diode ( 19 ) which is polarized in the forward direction with respect to the negative potential of the operating voltage source ( 3 ).

2. Transistor output stage according to claim 1, characterized in that the potential of the one operating voltage connection ( 15 ) by the gate-source saturation voltage is higher than the potential of the transistor output stage.

3. Transistor output stage according to claim 1, characterized in that the second diode is a Zener diode ( 19 ).

4. Transistor output stage according to claim 1, characterized in that an input of the first monitoring device ( 10 ) is connected via a resistor ( 14 ) to the connection ( 5 ) for the load ( 7 ) and that the first monitoring device ( 10 ) when the Polarities of the voltages at the input connected to the connection ( 5 ) for the load ( 7 ) and at the other input connected to the measuring resistor ( 4 ) do not emit a signal blocking the MOSFET ( 1 ).

5. Transistor output stage according to one of the preceding claims, characterized in that the output of the second monitoring device ( 20 ) in conjunctive link ( 21 ) with the output signal of an AND gate circuit ( 11 ) to the time delay element ( 22 ) is placed, at the output of which Set input of an externally resettable memory ( 23 ) is connected, the output of which is fed back to an input of the AND gate circuit ( 11 ), the other input ( 12 ) of which can be acted upon by a control signal and the output of which is connected to the driver circuit ( 9 ) .

6. Transistor output stage according to one of the preceding claims, characterized in that the positive potential for the driver circuit ( 9 ) from the operating voltage for the load with a rectangular generator containing voltage boosting circuit ( 16 ) is generated, as a capacitor, the capacitance between the gate and Drain electrode of the MOSFET ( 1 ) is used, and that the gate electrode of the MOSFET ( 1 ) is connected via a resistor ( 28 , 29 ) connected to the driver circuit ( 9 ) to a diode ( 27 ) of the step-up circuit ( 16 ) .

7. Transistor output stage according to one of the preceding claims, characterized in that the first monitoring device ( 10 ) is a bipolar transistor, the collector of which is connected to the gate electrode of the MOSFET ( 1 ), while in each case the base to the source electrode and the emitter are connected to the connection for the load ( 7 ) via a resistor ( 14 ).

8. Transistor output stage according to one of the preceding claims, characterized in that the driver circuit ( 9 ) is a bipolar transistor, the base of which is connected to the AND gate circuit ( 11 ), while in each case the collector is connected to a tap of voltage divider resistors in the step-up circuit and Emitters are connected to the second diode.

9. Transistor output stage according to one of the preceding claims, characterized in that the second monitoring device is a bipolar transistor, the emitter of which is connected via a diode to the connection ( 5 ) for the load ( 7 ), while the base is supplied with a constant voltage and that the collector is connected to the AND gate circuit ( 21 ).