DE3535436C2 - - Google Patents

Info

Publication number
DE3535436C2
DE3535436C2 DE19853535436 DE3535436A DE3535436C2 DE 3535436 C2 DE3535436 C2 DE 3535436C2 DE 19853535436 DE19853535436 DE 19853535436 DE 3535436 A DE3535436 A DE 3535436A DE 3535436 C2 DE3535436 C2 DE 3535436C2
Authority
DE
Germany
Prior art keywords
unit
value
bus
arbitration
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19853535436
Other languages
English (en)
Other versions
DE3535436A1 (de
Inventor
Hiroshi Yamashita
Nobuyuki Oohira
Shungo Kobe Hyogo Jp Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP20796784A external-priority patent/JPS6186858A/ja
Priority claimed from JP20796684A external-priority patent/JPS6187448A/ja
Priority claimed from JP415285A external-priority patent/JPS61163458A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3535436A1 publication Critical patent/DE3535436A1/de
Application granted granted Critical
Publication of DE3535436C2 publication Critical patent/DE3535436C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Description

Die Erfindung betrifft ein dezentrales Arbitrationssystem für einen Datenbuszugriff mit mehreren, an einem gemeinsamen Bus verbundenen Modulen, die Identifikations­ ziffern aufweisen, die den jeweiligen Prioritätspegel darstellen, wobei jedes Modul eine Setzeinheit zum Setzen der Identifikationsziffer, eine Verriegelungseinheit zum Halten des Wertes einer von der Setzeinheit gesetzten Identifikationsziffer, eine Arbitrationseinheit, die den Prioritätspegel des Moduls mit denen anderer Module auf der Grundlage des Wertes der gehaltenen Identifikationsziffer vergleicht und ein Signal abgibt, das den Erwerb des Rechts der Benutzung des Busses anzeigt, wenn die Entscheidung getroffen wurde, daß der Prioritätspegel des mit ihr verbundenen Moduls der höchste ist, und eine Änderungseinrichtung enthält, die den Wert der von der Verriegelungseinheit gehaltenen Identifikationszif­ fer ändert, wenn die Arbitrationseinheit ein Busbele­ gungssignal abgibt.
Ein solches Arbitrationssystem ist in der Zeitschrift "Electronic", 1980, Heft 8, Seiten 65 bis 68 beschrie­ ben. In diesem bekannten System enthält jedes Modul ein Masken-Register, das als adressierbares Latch ausgeführt ist. Nachdem ein bestimmtes Modul Bus-Master geworden ist, muß das gesamte Masken-Register dieses Moduls ge­ löscht, d. h. auf "0" gesetzt werden, während in den Masken-Registern aller anderen Module dasjenige Masken- Bit, das der Anforderungsleistung des augenblicklichen Bus-Masters zugeordnet ist, gleich "1" gesetzt wird. Auf diese Weise wird erreicht, daß dieses Modul nun die niedrigste Priorität hat, so daß alle anderen Module nicht mehr auf Anforderungen dieses Moduls Rücksicht nehmen müssen; sie haben damit höhere Priorität. Dieses bekannte Arbitrationssystem ermöglicht zwar eine faire Bus-Zuteilung; jedoch ist die hierfür realisierte Schal­ tung recht aufwendig und erfordert zur Veränderung der Priorität aller Module mindestens zwei Schritte, nämlich (1.) Setzen des gesamten Masken-Registers des Bus-Ma­ sters auf "0" und (2.) Setzen des der Anforderungslei­ tung des augenblicklichen Bus-Masters zugeordneten Masken- Bits aller anderen Module auf "1". Eine solche Vor­ gehensweise erfordert nicht nur eine recht aufwendige Verwaltung des Arbitrationssystems, sondern auch recht viel Zeit, was sich insbesondere bei der Übertragung großer Datenmengen negativ auswirkt.
Aufgabe der Erfindung ist es daher, das eingangs genann­ te Arbitrationssystem so weiterzuentwickeln bzw. abzu­ wandeln, daß die Veränderung der Prioritäten der teil­ nehmenden Module einfacher und schneller erfolgt.
Diese Aufgabe wird dadurch gelöst, daß das Arbitrations­ system der eingangs genannten Art mit den Merkmalen aus dem kennzeichnenden Teil der Ansprüche 1, 2 oder 3 ver­ sehen wird.
Im Gegensatz zum Stand der Technik wird die Änderung der Prioritäten sämtlicher teilnehmender Module nur in einem einzigen Schritt vollzogen. Dies wird gemäß der Ansprü­ che 1 und 2 dadurch erreicht, daß bei jedem Arbitra­ tionszyklus der Wert der Identifikationsziffer des au­ genblicklichen Bus-Masters durch die Substraktionseinheit von dem Wert der Identifikationsziffern sämtlicher teil­ nehmender Module einschließlich des augenblicklichen Bus-Masters substrahiert wird, um die Identifikationszif­ fern und somit die Priorität aller teilnehmenden Module für den nächsten Arbitrationszyklus zu ändern. Die Ände­ rung der Prioritäten aller Module erfolgt somit erfin­ dungsgemäß in einem einzigen Schritt, wodurch das Arbi­ trationssystem nicht nur schneller, sondern auch dessen Verwaltung vereinfacht wird.
In gleicher Weise kann das Arbitrationssystem erfin­ dungsgemäß vereinfacht werden, wenn anstelle der Sub­ traktionseinheit ein Dekrementierer entsprechend An­ spruch 3 vorgesehen wird. Auch bei dieser Ausführung wird zur Veränderung der Priorität nur ein einziger Schritt benötigt, wobei hier nicht die Identifikations­ ziffern sämtlicher Module, sondern lediglich die Identi­ fikationsziffer des augenblicklichen Bus-Masters verän­ dert wird, in dem die Identifikationsziffer des augen­ blicklichen Bus-Masters dekrementiert wird, während die Identifikationsziffern der übrigen teilnehmenden Module unverändert bleiben.
Nachfolgend werden bevorzugte Ausführungen der Erfindung an Hand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild eines mit dem Bus-Arbitrationssystem versehen Mo­ duls;
Fig. 2 ein Blockschaltbild der Verbindung der Module mit einem Bus; und
Fig. 3 und 4 Blockschaltbilder von Modulen, die mit ver­ schiedenen Bus-Arbitrations­ systemen versehen sind.
In der in Fig. 1 dargestellten Anordnung setzt eine Setzeinheit 1 Identifikationsziffern, die nachstehend als "ID-Ziffern" bezeichnet werden und den Modulen zuge­ ordnet sind, und sendet diese an eine Arbitrationsein­ heit 2. Mit dem Empfang eines Arbitrationsbefehlssignals führt die Arbitrationseinheit 2 einen Arbitrationszyklus entsprechend der Reihenfolge der ID-Ziffern durch und gibt dann ein Busbelegungssignal 4 ab, wenn die Herr­ schaft über den Bus erlangt wurde. Mit der Bezugsziffer 5 ist ein Anschluß zur Verbindung der Arbitrationsein­ heit 2 mit dem Bus bezeichnet.
Zur Vereinfachung wird angenommen, daß drei Module 6, 7 und 8, die jeweils eine in Fig. 1 dargestellte Arbitra­ tionseinheit enthalten, mit einem Bus 9 gemäß Fig. 2 verbunden sind.
In dem Blockschaltbild gemäß Fig. 1 ist zusätzlich eine Selektoreinheit 10, eine Verriegelungseinheit 11, die an sie von der Selektoreinheit 10 abgegebene Signale spei­ chert, und eine Substraktionseinheit 12 vorgesehen, die ein über den Anschluß 5 abgegebenes Signal von dem Aus­ gangssignal der Verriegelungseinheit 11 subtrahiert, um eine Identifikationsziffer zu erhal­ ten. Die ebenfalls diese Einheiten aufweisenden Module 6 bis 8 sind in Übereinstimmung mit dem Blockschaltbild gemäß Fig. 2 mit dem Bus 9 verbunden.
Nachstehend soll die Funktionsweise der Module näher er­ läutert werden. Im Ausgangszustand jedes der Module 6, 7 und 8 wählt die Selektoreinheit 10 ein Signal aus den von der Setzeinheit 1 abgegebenen Signalen ID0 bis ID4 aus und speichert das ausgewählte Signal als die Identi­ fikationsziffer des Moduls in der Verriegelungseinheit 11. In einem Arbitrationszyklus wird die in der Ver­ riegelungseinheit gespeicherte ID-Ziffer über die Arbi­ trationseinheit 2 an einen Bus 9 abgegeben. Die Arbi­ trationseinheit 2 vergleicht die ID-Ziffern miteinander und entscheidet die Priorität des Moduls in bekannter Weise. Nur das Busbelegungssignal 4 des Moduls, das die höchste Priorität aufweist und Kontrolle über den Bus 9 erlangt hat, wird signifikant. Der Bus 9 und der An­ schluß 5 haben einen Wert, der der Inversion des Wertes der ID-Ziffer des Moduls entspricht, das Herrschaft über den Bus besitzt. Darüber hinaus subtrahiert die Substraktionseinheit 12 jedes der Module 6, 7 und 8 einen der Inversion des Wertes am Anschluß 5 ent­ sprechenden Wert von dem Wert der ID-Ziffer, d. h. dem Wert des Ausgangs der Verriegelungseinheit 11. Das Er­ gebnis der Subtraktion wird in der Verriegelungseinheit 11 gespeichert. In einem nach dem Anfangszustand liegen­ den Zustand wählt die Selektoreinheit 10 den Ausgang der Subtraktionseinheit 12. Zu jedem Arbitrationszyklus wird der Wert der ID-Ziffer des Moduls, das die Kontrolle über den Bus 9 erlangt hat, von dem Wert der in den Modulen 6, 7 und 8 gespeicherten ID-Ziffern sub­ trahiert, um die ID-Ziffern der Module 6, 7 und 8 für den nächsten Arbitrationszyklus zu ändern.
Als Beispiel wird angenommen, daß die Werte der ID- Ziffern der Module 6, 7 und 8 gleich 10, 8 bzw. 5 sind und daß die Module 7 und 8, die die ID-Ziffern mit den Werten 8 und 5 aufweisen, einen Arbitrationszykus aus­ führen. Soweit erlangt das Modul 7, das den größeren Wert der ID-Ziffer, nämlich 8, aufweist, Zugriff zum Bus 9 und der Wert 8 wird von den Werten der ID-Ziffern der Mo­ dule 6, 7 und 8 für die nächste Arbitration subtra­ hiert. Demzufolge werden die Werte 10, 8 und 5 zu Werten 2, 0 bzw. -3 reduziert. Da die Subtraktionser­ gebnisse Vorzeichenbits ignorieren, wird -3 als 13 ange­ sehen und der Wert 13 als ID-Ziffer für den nächsten Ar­ bitrationszyklus gespeichert. Da der Wert der ID-Ziffer des Moduls, das 8 als Wert der ID-Ziffer im vorange­ gangenen Arbitrationszyklus hatte und Zugriff zum Bus erlangte, 0 (Null) wird, ist die Priorität dieses Mo­ duls beim nächsten Arbitrationszyklus die niedrigste, während der Wert der ID-Ziffer des Moduls, das 5 als Nummer für die ID-Ziffer in dem vorangegangenen Arbi­ trationszyklus hatte zu 13 beim nächsten Arbitrationszy­ klus, so daß dieses Modul die höchste Priorität beim nächsten Arbitrationszyklus hat.
Bei diesem Ausführungsbeispiel können 32 Werte, nämlich von 0 bis 31, entsprechend 5 Bits als Werte für die ID- Ziffern gesetzt werden, es kann aber auch jede belie­ bige Zahl von Bits entsprechend der Anzahl der Module gesetzt werden.
Aus der vorstehenden Beschreibung des Ausführungsbei­ spieles kann entnommen werden, daß die ID-Ziffer, die den Dringlichkeitspegel der mit dem Bus verbundenen Mo­ dule repräsentiert, mit jedem Arbitrationszyklus aktualisiert wird und die höchste Priorität dem Modul zugeordnet wird, das den größten Wert der ID-Ziffer hat. Demzufolge wird die Gelegenheit, Zugriff zum Bus zu erlangen, nicht für bestimmte Module erleichtert bzw. diesen Modulen leichter ermöglicht, sondern allen Mo­ dulen wird die gleiche Gelegenheit gegeben.
In Fig. 3 ist ein weiteres Ausführungsbeispiel darge­ stellt, wobei die in Fig. 3 verwendeten Bezugsziffern, die mit den in Fig. 1 verwendeten Bezugsziffern über­ einstimmen, gleiche Teile wie Fig. 1 bezeichnen. In dem in Fig. 3 dargestellten Modul ist die im Modul gemäß Fig. 1 verwendete Subtraktionseinheit 12 durch einen Dekrementierer 31 ersetzt worden. Der Dekrementierer 31 empfängt ein Signal von der Verriegelungseinheit 11 und gibt ein Ausgangssignal an die Selektoreinheit 10 ab.
Nachstehend soll die Funktionsweise dieses Ausführungs­ beispieles beschrieben werden. Befinden sich die Module 6, 7 und 8 im Ausgangszustand, so wählt die Selektorein­ heit 10 ein Signal aus den Signalen ID0 bis ID4 aus, die von einer Setzeinheit 1 abgegeben werden und über­ trägt das ausgewählte Signal an eine Verriegelungsein­ heit 11, die das an sie abgegebene Signal als ID-Ziffer des Moduls speichert. Wird eine Verbindung zu dem Bus gewünscht, so wird die in der Verriegelungseinheit 11 gespeicherte ID-Ziffer über eine Arbitrationseinheit 2 an den Anschluß 5 als ID-Ziffer abgegeben. Die Arbi­ trationseinheit entscheidet den Prioritätspegel des Mo­ duls auf der Grundlage der ID-Ziffer in der vorbeschrie­ benen Weise. Nur das Busbelegungssignal 4 des Moduls mit dem höchsten Prioritätspegel, beispielsweise das Modul 6, das Kontrolle über den Bus 9 erlangt, wird signifikant. Mit der Entscheidung, daß das Busbelegungs­ signal 4 signifikant wird, reduziert der Dekrementierer den Wert der ID-Ziffer um einen Wert, beispielsweise um 1 (Eins), um die ID-Ziffer zu aktualisieren. Diese aktualisierte ID-Ziffer wird in der Verriegelungsein­ heit 11 des Moduls 6 für den nächsten Arbitrationszyklus gespeichert. In einem anderen Zustand als im An­ fangszustand wählt die Selektoreinheit 10 den Ausgang des Dekrementierers 31. Da die ID-Ziffer der anderen Mo­ dule 7 und 8, die noch nicht Zugriff zum Bus erlangen konnten, unverändert gehalten wurden, hat entweder das Modul 7 oder das Modul 8 den höchsten Prioritätspegel für den nächsten Arbitrationszyklus.
In Fig. 4 ist ein weiteres Ausführungsbeispiel der vor­ liegenden Erfindung dargestellt, in dem der Ausgangsan­ schluß der Setzeinheit 1 sowohl mit einem Eingang der Eingangsanschlüsse einer anderen Subtrationseinheit 42 als auch mit einem mit einem Bus verbundenen Anschluß 40 verbunden ist. Der Anschluß 40 ist darüber hinaus mit dem Eingangsanschluß einer Verriegelungseinheit 41 ver­ bunden. Der Ausgangsanschluß der Verriegelungseinheit 41 ist mit dem anderen Eingangsanschluß der Subtrak­ tionseinheit 42 verbunden. Damit ist die Subtraktions­ einheit 42 in der Lage, den Wert einer in der Verriege­ lungseinheit 41 gespeicherten ID-Ziffer von dem Wert einer von der Setzeinheit 1 gesetzten ID-Ziffer zu sub­ trahieren. Das Ergebnis der Subtraktion wird an die Arbitrationseinheit 2 übertragen. Die Funktion der Arbi­ trationseinheit 2 ist dieselbe wie die der in den Aus­ führungsbeispielen gemäß den Fig. 1 und 3 dargestellten und erläuterten Arbitrationseinheiten.
Die Setzeinheit 1 eines Moduls, das Kontrolle über den Bus 9 erlangt hat, gibt ein signifikantes Signal an einen Anschluß 40 ab. Eine Verriegelungseinheit 41 hält bzw. verriegelt den Wert des signifikanten Signals. Die Subtraktionseinheit 42 subtrahiert das Signal der Ver­ riegelungseinheit von dem Signal der Setzeinheit 1 und gibt den Rest als Ausgangssignal ab, das als ID-Ziffer der Module 6 bis 8 beim nächsten Arbitrationszyklus ver­ wendet wird. In einem Arbitrationszyklus wird die von der Subtraktionseinheit 42 abgegebene ID-Ziffer über die Arbitrationseinheit 2 an den Bus 9 abgegeben. Die Arbitrationseinheit 2 führt einen Vergleich und die Ent­ scheidung über den Prioritätspegel in bekannter Weise durch. Nur das Busbelegungssignal 4 eines Moduls, das die höchste Priorität hat und Zugriff zum Bus erlangt hat, wird signifikant und die von der Setzeinheit 1 an den Anschluß 40 abgegebene ID-Ziffer wird so übertragen wie sie ist. Die Verriegelungseinheit 41 wird in den An­ fangszustand zurückgesetzt.
Somit wird bei jedem Arbitrationszyklus die ID-Ziffer des Moduls, das Kontrolle über den Bus erlangt hat, von den ID-Ziffern der Module 6, 7 und 8 subtrahiert, um den Modulen unterschiedliche ID-Ziffern für den nächsten Arbitrationszyklus zuzuführen.
Nimmt man beispielsweise an, daß die Werte der ID- Ziffern der Module 6, 7 und 8 gleich 3, 5 bzw. 10 sind und die Module 7 und 8 mit den Werten 5 und 10 der ID- Ziffern in einen Arbitrationszyklus eintreten, während das Modul 6 Kontrolle über den Bus 9 im vorangegangenen Arbitrationszyklus erlangt hatte, so wird der Wert 3 der ID-Ziffer des Moduls 6 von der Verriegelungseinheit 41 gehalten. Anschließend betragen die Werte der Sub­ traktionseinheiten 42 der Module 7 und 8 gleich 2 und 7 und demzufolge erlangt das Modul 8 mit seiner größeren ID-Ziffer Kontrolle über den Bus 9. Die Verriegelungs­ einheit 41 jedes Moduls hält den Wert 10 der ID-Ziffer, die von der Setzeinheit 1 des Moduls 8 gesetzt wurde. Dem­ zufolge subtrahieren die Module 6, 7 und 8 den Wert 10 (Zehn) von den Werten ihrer ID-Ziffern, so daß die ID-Ziffern der Module 6, 7 und 8 zu -7, -5 und 0 werden. Da bei dieser Operation die Vorzeichen igno­ riert werden, werden die Werte -7 und -5 als Werte 9 bzw. 11 angesehen und die Werte 9 und 11 als Werte für den nächsten Arbitrationszyklus verwendet. Damit wird der Wert der ID-Ziffer des Moduls 8, das Kontrolle über den Bus 9 im vorangegangenen Arbitrationszyklus erlangt hatte zu 0 (Null) und demzufolge der Prioritätspegel des Moduls 8 im nächsten Arbitrationszyklus der niedrigste.
In diesem Ausführungsbeispiel können 32 Werte, nämlich von 0 bis 31, entsprechend 5 Bits als Werte für die ID- Ziffern gesetzt werden, jedoch ist dieses Ausführungs­ beispiel nicht auf diese Anzahl von Bits beschränkt.

Claims (3)

1. Dezentrales Arbitrationssystem für einen Datenbuszu­ griff mit mehreren, an einem gemeinsamen Bus (9) verbun­ denen Modulen (6 bis 8), die Identifikationsziffern aufweisen, die den jeweiligen Prioritätspegel darstel­ len, wobei jedes Modul (6; 7; 8)
eine Setzeinheit (1) zum Setzen der Identifikationszif­ fer,
eine Verriegelungseinheit (11) zum Halten des Wertes einer von der Setzeinheit (1) gesetzten Identifikations­ ziffer,
eine Arbitrationseinheit (2), die den Prioritätspegel des Moduls (6; 7; 8) mit denen anderer Module (6 bis 8) auf der Grundlage des Wertes der gehaltenen Identifika­ tionsziffer vergleicht und ein Signal abgibt, das den Erwerb des Rechts der Benutzung des Busses (9) anzeigt, wenn die Entscheidung getroffen wurde, daß der Priori­ tätspegel des mit ihr verbundenen Moduls der höchste ist, und
eine Änderungseinrichtung (12, 31, 42) enthält, die den Wert der von der Verriegelungseinheit (11) gehaltenen Identifikationsziffer ändert, wenn die Arbitrationsein­ heit (2) ein Busbelegungssignal abgibt; dadurch gekennzeichnet, daß
die Arbitrationseinheit (2) einen Wert an den Bus (9) abgibt, der der Inversion des Wertes einer von der Ver­ riegelungseinheit (11) an die Arbitrationseinheit (2) abgegebenen Identifikationsziffer entspricht; und
die Änderungseinrichtung (12, 31, 42) eine Subtraktionseinheit (12) aufweist, die den invertierten Werte von dem Wert der Identifikationsziffer subtrahiert, der von der Verriege­ lungseinheit (11) gehalten wird und die Verriegelungs­ einheit (11) veranlaßt, das Ergebnis der Subtraktion zu halten.
2. Dezentrales Arbitrationssystem nach dem Oberbegriff von Anspruch 1, dadurch gekennzeichnet, daß die Änderungseinrichtung (12, 31, 42) eine andere Subtraktionseinheit (42) aufweist, die den von der Verriegelungseinheit (11) gehaltenen Wert der Identifi­ kationsziffer von dem Wert einer von der Setzeinheit (1) gesetzten Identifikationsziffer subtrahiert.
3. Dezentrales Arbitrationssystem nach dem Oberbegriff von Anspruch 1, dadurch gekennzeichnet, daß die Änderungseinrichtung (12, 31, 42) einen Dekrementierer (31) aufweist, der den Wert der von der Verriegelungseinheit (11) gehaltenen Identifika­ tionsziffer um einen vorbestimmten Wert bei jedem Erwerb des Rechts zur Benutzung des Busses (9) durch die Arbi­ trationseinheit (2) reduziert.
DE19853535436 1984-10-05 1985-10-04 Arbitrationssystem fuer einen datenbus Granted DE3535436A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20796784A JPS6186858A (ja) 1984-10-05 1984-10-05 バス使用権獲得方式
JP20796684A JPS6187448A (ja) 1984-10-05 1984-10-05 バス調停方式
JP415285A JPS61163458A (ja) 1985-01-16 1985-01-16 バス調停方式

Publications (2)

Publication Number Publication Date
DE3535436A1 DE3535436A1 (de) 1986-04-10
DE3535436C2 true DE3535436C2 (de) 1991-12-05

Family

ID=27276141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853535436 Granted DE3535436A1 (de) 1984-10-05 1985-10-04 Arbitrationssystem fuer einen datenbus

Country Status (2)

Country Link
DE (1) DE3535436A1 (de)
GB (1) GB2165726B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19526378A1 (de) * 1995-07-19 1997-01-23 Telefunken Microelectron Datenbussystem

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01180626A (ja) * 1988-01-12 1989-07-18 Mitsubishi Electric Corp 優先順位分解器
WO1993002421A1 (en) * 1991-07-15 1993-02-04 Fizichesky Institut Imeni P.N.Lebedeva Akademii Nauk Sssr Method and device for forming a dynamic priority
US5515516A (en) * 1994-03-01 1996-05-07 Intel Corporation Initialization mechanism for symmetric arbitration agents
TW400483B (en) * 1994-03-01 2000-08-01 Intel Corp High performance symmetric arbitration protocol with support for I/O requirements
US6061599A (en) * 1994-03-01 2000-05-09 Intel Corporation Auto-configuration support for multiple processor-ready pair or FRC-master/checker pair
AT403629B (de) * 1994-03-24 1998-04-27 Keba Gmbh & Co Bus-system, insbesondere prioritätsorientiertes bus-system
GB2293943B (en) * 1994-10-04 1998-06-17 Motorola Israel Ltd Communications system with priority scheme for reduced access delay
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
DE19603442A1 (de) * 1996-01-31 1997-08-07 Siemens Ag Verfahren und Anordnung zum Zuteilen von Zugriffszyklen auf einen Bus eines Mikroprozessorsystems
US5761452A (en) * 1996-03-18 1998-06-02 Advanced Micro Devices, Inc. Bus arbiter method and system
US5805840A (en) * 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US5802330A (en) * 1996-05-01 1998-09-01 Advanced Micro Devices, Inc. Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms
EP1757034A1 (de) * 2004-04-28 2007-02-28 Freescale Semiconductor, Inc. Arbitrierer für ein serielles bussystem
US8494546B2 (en) 2006-10-16 2013-07-23 Stmicroelectronics, Inc. Method of inter-system communications dynamic spectrum access network systems-logical control connections
US7869400B2 (en) 2006-10-16 2011-01-11 Stmicroelectronics, Inc. Method of inter-system coexistence and spectrum sharing for dynamic spectrum access networks-on-demand spectrum contention
US8254922B2 (en) 2006-10-16 2012-08-28 Stmicroelectronics, Inc. Zero delay frequency switching with dynamic frequency hopping for cognitive radio based dynamic spectrum access network systems
US8824432B2 (en) 2008-01-16 2014-09-02 Stmicroelectronics, Inc. Beaconing period framing for efficient multi-channel inter-cell communications in cognitive radio networks
US8780882B2 (en) * 2008-01-16 2014-07-15 Stmicroelectronics, Inc. On-demand spectrum contention for inter-cell spectrum sharing in cognitive radio networks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488218A (en) * 1982-01-07 1984-12-11 At&T Bell Laboratories Dynamic priority queue occupancy scheme for access to a demand-shared bus
GB2117939A (en) * 1982-03-29 1983-10-19 Ncr Co Data communication network and method of communication
GB2125257B (en) * 1982-08-04 1986-03-26 Plessey Co Plc Improved local area network systems
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19526378A1 (de) * 1995-07-19 1997-01-23 Telefunken Microelectron Datenbussystem

Also Published As

Publication number Publication date
GB8524539D0 (en) 1985-11-06
DE3535436A1 (de) 1986-04-10
GB2165726B (en) 1988-07-27
GB2165726A (en) 1986-04-16

Similar Documents

Publication Publication Date Title
DE3535436C2 (de)
DE2731188C2 (de) Schaltungsanordnung zur Behandlung von Unterbrechungsanforderungen
DE2457312A1 (de) Datenbehandlungseinrichtung mit einem feldwaehler
EP0048767A1 (de) Prioritätsstufengesteuerte Unterbrechungseinrichtung
DE3228251T1 (de) Synchronbus-entscheidungsschaltung
DE2844357A1 (de) Speichererweiterung
DE2313724A1 (de) Elektronische datenverarbeitungsanlage
DE3232600C2 (de)
DE3300699A1 (de) Verfahren und schaltungsanordnung zur adressierung der speicher mehrerer datenverarbeitender einrichtungen in einem mehrfachleitungssystem
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE3043100C2 (de)
DE1774052B1 (de) Rechner
DE2212373A1 (de) Schnelles Sperrgatter
DE3508321A1 (de) Programmierbare schaltung zur steuerung einer fluessigkristallanzeige
DE102020107867A1 (de) Datenspeichervorrichtung, Datenverarbeitungssystem und Beschleunigungsvorrichtung dafür
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2758151A1 (de) Einrichtung zum sortieren von datensaetzen
DE2645341C2 (de)
DE1271433B (de) Adressiereinrichtung fuer einen Tabellenwertspeicher
DE1524181A1 (de) Abrufsystem fuer Ein- und Ausgabegeraete einer Datenverarbeitungsanlage
DE2311503A1 (de) Datenverarbeitungsanlage mit mehreren zentraleinheiten
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE4438416B4 (de) Entscheidungsvorrichtung zur sofortigen Modifizierung der Struktur
DE1424746A1 (de) Datenverarbeitungsanlage
EP0506988B1 (de) Verfahren zur Busarbitration eines Multimastersystems

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee