DE3535311A1

DE3535311A1 - Method of deriving a scanning cycle

Info

Publication number: DE3535311A1
Application number: DE19853535311
Authority: DE
Inventors: Reiner Noske
Original assignee: Robert Bosch GmbH
Current assignee: Philips GmbH
Priority date: 1985-10-03
Filing date: 1985-10-03
Publication date: 1987-04-09
Also published as: DE3535311C2

Abstract

A method of deriving the scanning cycle for reproduction of magnetically recorded video signals is given. To correct timing errors of these video signals, they are converted from analogue to digital and written into a buffer memory. The writing cycle and the scanning cycle for the analogue-digital conversion vary in the rhythm of the timing error which occurs in the video signals. They are read from this buffer memory with an extremely stable cycle. Instead of using a start-stop oscillator triggered by high frequency pulses, it is proposed that the scanning cycle for the analogue-digital conversion and for writing the analogue-digital converted video signals into the read-write memory should be derived by multiplying and then dividing a very stable output cycle. For this purpose, reset pulses which have the same timing errors as the video signals to be processed are fed to a divider.

Description

Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs. Es ist bekannt, die bei der Speicherung von Farbvideosignalen auf Magnetband auftretenden Zeitbasisfehler dadurch zu korrigieren, daß die Videosignale bei der Wiedergabe analog-digital gewandelt und als Digitalworte in einen Speicher eingeschrieben werden, aus dem sie anschließend mit einem festen Takt ausgelesen und nach Digital-Analog-Wandlung als zeitbasiskorrigierte Videosignale weiterverarbeitet werden können. Damit die Zeitbasis-Fehlerkorrektur stattfinden kann, ist es notwendig, daß der Abtasttakt für die A/D-Wandlung und für das Einschreiben in den Speicher mit dem Zeitbasisfehler schwankt, während der Lesetakt für das Auslesen des Signals aus dem Speicher ein starrer, beispielsweise studioverkoppelter, Takt ist. Zur Gewinnung des Abtasttaktes für die Analog-Digital-Wandlung und den Schreibtakt für das Einschreiben der analog-digitalgewandelten Signale in den Speicher wird im allgemeinen ein Start-Stop-Oszillator verwendet, der von den aus dem vom Band abgenommenen Videosignal abgeleiteten H-Impulsem angestoßen wird und für die Dauer der folgenden Zeile frei oder auch geregelt läuft. Damit die Abtastung der aktiven Zeile mit der notwendigen Genauigkeit erfolgt, muß der Start-Stop- Oszillator zwei gegensätzliche Forderungen erfüllen, deren gleichzeitige Verwirklichung erhebliche Schwierigkeit bereitet: Er muß innerhalb der kurzen Austastlücke ausschwingen und mit Beginn einer definierten Flanke ohne größere Einschwingvorgänge anlaufen und gleichzeitig eine große Frequenzkonstanz aufweisen. Die erstgenannte Forderung läßt sich mit LC-Oszillatoren erfüllen, die jedoch eine geringere Stabilität aufweisen als Quarz-Oszillatoren, die dafür langsamer einschwingen. Schlechte Frequenzkonstanz macht sich im wiedergegebenen Bild als wechselnde Zeilenlänge bemerkbar, so daß senkrechte Kanten zerrissen wirken (Mäusezähnchen-Effekt); besonders stark ist dieser Effekt am rechten Bildrand zu bemerken.The invention is based on a method according to the Genus of the main claim. It is known that at the Storage of color video signals occurring on magnetic tape Correct the time base error by: the video signals converted from analog to digital during playback and written into a memory as digital words from which they are then combined with a Fixed clock read out and after digital-to-analog conversion processed as time base corrected video signals can be. So that the time base error correction can take place, it is necessary that the Sampling clock for A / D conversion and for writing fluctuates in the memory with the time base error, during the reading cycle for reading out the signal the memory is a rigid, for example studio-coupled, Clock is. To obtain the sampling clock for the analog-digital conversion and the write cycle for the registration of the analog-digital converted Signals in the memory is generally one Start-stop oscillator used by the one from derived from the taped video signal H-Impulsem is initiated and for the duration of the following line runs freely or regulated. So that the scanning of the active line with the necessary Accuracy, the start-stop Oscillator meet two opposite requirements their simultaneous realization considerable difficulty prepares: It must be within the short blanking interval swing out and start a defined one Start the flank without major settling processes and at the same time a high frequency constancy exhibit. The first requirement can be met with LC oscillators meet, but a lower Have stability than quartz oscillators that for this, settle in more slowly. Bad frequency constancy makes up itself in the reproduced picture as changing line length noticeable so that vertical Edges appear torn (mouse tooth effect); especially this effect is strong on the right edge of the image to notice.

Ein solches Verfahren zur Gewinnung eines Abtasttaktes, der im Rhythmus der Zeitfehler des wiedergegebenen Signals schwankt, ist beispielsweise bekannt aus der GP-PS 21 39 833. Dabei wird aus dem Unterschied zwischen der gewünschten und der aktuellen Phase des Abtasttaktes ein Fehlersignal gewonnen und abhängig von der Größe des Fehlersignals die Phase des Abtastsignals in eine solche Richtung geschoben, daß der ermittelte Fehler gegen Null strebt.Such a method for obtaining a sampling clock, which is in rhythm with the time errors of the reproduced Signal fluctuates, is known for example from the GP-PS 21 39 833. The difference between the desired and the current phase of the sampling clock an error signal is obtained and dependent the phase based on the size of the error signal pushed the scanning signal in such a direction, that the determined error tends towards zero.

Advantages of the invention

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Patentanspruchs hat demgegenüber den Vorteil der großen Frequenzkonstanz durch die Ableitung des Abtasttaktes von einem quarzstabilen Grundtakt.The inventive method with the characteristic In contrast, features of the claim the advantage of the constant frequency through the Deriving the sampling clock from a quartz stable Basic clock.

drawing

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigenAn embodiment of the invention is in the Drawing shown and in the description below explained in more detail. Show it

Fig. 1 als Ausführungsbeispiel eine Schaltungsanordnung zur Gewinnung des Abtasttaktes F 1 bei der Wiedergabe, Fig. 1 as an embodiment of a circuit arrangement for obtaining the sample clock F 1 when playing,

Fig. 2 ein Zeitdiagramm der in Fig. 1 auftretenden Impulse. Fig. 2 is a timing diagram of the pulses occurring in Fig. 1.

Description of an embodiment

In Fig. 1 ist mit 1 ein Schreib-Lese-Speicher zur Speicherung digitaler Daten bezeichnet, der vorteilhaft nach dem FIFO-Prinzip (first in - first out) arbeitet. Damit ist die Arbeitsweise digitaler Speicher bezeichnet, die ähnlich wie Schieberegister zur vorübergehenden Speicherung analoger Datenwerte die Daten in der Reihenfolge, in der sie in den Schreibeingang 2 des Speichers 1 eingeschrieben werden, auch am Leseausgang 3 zur Verfügung stehen. Die vom Zeitfehler zu befreienden digitalen Videodaten 5 werden dem Dateneingang 2 des Speichers 1 zugeleitet und können dem Ausgang 3 als vom Zeitfehler befreite digitale Videosignale 8 entnommen werden. Dazu werden an einen ersten Takteingang 6 des Schreib- Lese-Speichers 1 zum Einschreiben der Videodaten 5 Schreibtaktimpulse angelegt, die aus dem mit Zeitfehlern behafteten Videodatensignal 5 abgeleitet und daher mit im wesentlichen dem gleichen Zeitfehler behaftet sind wie die Videodaten. In einem Taktgenerator 9 wird dazu ein quarzstabiler Abtasttakt f 2 von beispielsweise 13,5 MHz gewonnen, der zweckmäßigerweise mit einem zentralen Studiotakt verkoppelt ist. Der Abtasttakt f 2 wird einerseits einem Vervielfacher 10 zugeführt, der aus dem Abtasttakt f 2 von 13,5 MHz durch Vervielfachung mit einem ganzzahligen Faktor, z. B. dem Faktor 8 einen Takt f 3 von 108 MHz gewinnt. Der Takt f 3 von 108 MHz wird einem synchronen Teiler 11 zugeleitet, der den Takt f 3 mit dem gleichen Faktor n teilt, mit dem im Vervielfacher 10 der Takt f 2 vervielfacht wurde. Dem synchronen Teiler 11 werden jedoch am Rücksetzeingang 12 H-frequente Impulse zugeführt, die aus dem mit dem Zeitfehler behafteten Videosignal abgeleitet wurden und daher den gleichen Zeitfehler aufweisen wie die zu korrigierenden Videosignale.In Fig. 1, 1 denotes a read-write memory for storing digital data, which advantageously works according to the FIFO principle (first in - first out). This describes the mode of operation of digital memories which, like shift registers for temporarily storing analog data values, also make the data available at read output 3 in the order in which they are written into write input 2 of memory 1 . The digital video data 5 to be freed from the time error are fed to the data input 2 of the memory 1 and can be taken from the output 3 as digital video signals 8 freed from the time error. For this purpose, 5 write clock pulses are applied to a first clock input 6 of the read-write memory 1 for writing in the video data, which are derived from the video data signal 5 which is subject to time errors and therefore have the same time error as the video data. For this purpose, a quartz-stable sampling clock f 2 of, for example, 13.5 MHz is obtained in a clock generator 9 , which is expediently coupled to a central studio clock. The sampling clock f 2 is on the one hand fed to a multiplier 10 , which from the sampling clock f 2 of 13.5 MHz by multiplication by an integer factor, for. B. the factor 8 wins a clock f 3 of 108 MHz. The clock f 3 of 108 MHz is fed to a synchronous divider 11 , which divides the clock f 3 by the same factor n by which the clock f 2 was multiplied in the multiplier 10 . However, the synchronous divider 11 is supplied with H-frequency pulses at the reset input 12 , which were derived from the video signal with the time error and therefore have the same time error as the video signals to be corrected.

Der quarzstabile, gegebenenfalls studioverkoppelte Abtasttakt f 2 wird weiter dem Lesetakteingang 7 des Schreib-Lese-Speichers 1 zugeführt, so daß das Auslesen der in den Schreib-Lese-Speicher 1 eingebrachten digitalen Videodaten zeitfehlerfrei erfolgt.The quartz-stable, possibly studio-coupled sampling clock f 2 is further fed to the reading clock input 7 of the read-write memory 1 , so that the digital video data introduced into the read-write memory 1 is read out without time errors.

In Fig. 2a ist der vervielfachte Takt f 3 mit der Taktperiode Tau 3 dargestellt, die erheblich kleiner ist als der in Fig. 2c dargestellte Abtasttakt. Aus Gründen der Übersichtlichkeit ist in Fig. 2a der vervielfachte Takt f 3 nur mit doppelter Frequenz (n=2) gegenüber dem Abtasttakt dargestellt. In Fig. 2b ist eine erste Lage eines H-Impulses dargestellt, der dem Rücksetzeingang 12 des synchronen Teilers 11 zugeleitet ist und dessen Rückflanke den synchronen Teiler 11 mit dem Auftreten der ersten nachfolgenden positiven Flanke des vervielfachten Taktes f 3 loslaufen läßt (Fig. 2c). FIG. 2a shows the multiplied clock f 3 with the clock period Tau 3 , which is considerably smaller than the sampling clock shown in FIG. 2c. For the sake of clarity, the multiplied clock f 3 is shown in FIG. 2a only at twice the frequency (n = 2 ) compared to the sampling clock. In Fig. 2b, a first layer of H-pulse is shown, the 12 of the synchronous divider is fed 11 to the reset input and whose trailing edge of the synchronous divider 11 with the occurrence of the first subsequent rising edge of the multiplied clock f start running 3 leaves (Fig. 2c ).

In Fig. 2d ist eine andere Lage des am Rücksetzeingang 12 auftretenden Rücksetzimpulses angegeben. Mit dessen Rückflanke wird ebenfalls der Teiler 11 gestartet, wobei der Rücksetzimpuls zu den positiven Taktflanken des Taktes f 3 definierte Flanken erzeugt. Der Teiler 11 beginnt daher mit der ersten positiven Flanke des Taktes f 3 (Fig. 2a) nach der ansteigenden Flanke des Rücksetzimpulses nach Fig. 2d mit der Erzeugung des Abtasttaktes (Fig. 2e). Es ergibt sich also durch die definierten Startzeitpunkte des Teilers 11 zu den Zeiten der positiven Flanken des Taktes f 3 ein Restzeitfehler, der jedoch bei genügend hoher Frequenz des vervielfachten Taktes f 3 hinreichend klein ist. Der maximale Restzeitfehler entspricht im wesentlichen der Periode des vervielfachten Abtasttaktes f 3. Für das obengenannte Beispiel mit n= 8 und f 3= 108 MHz ergibt sich ein Restzeitfehler von τ 3 = = 9,25 nsec. Dieser Fehler ist praktisch nicht mehr im wiedergegebenen Bild sichtbar und auch weniger störend als eine nicht konstante Bildbreite.Another position of the reset pulse occurring at the reset input 12 is indicated in FIG. 2d. The divider 11 is also started with its trailing edge, the reset pulse generating defined edges to the positive clock edges of the clock f 3 . The divider 11 therefore begins with the first positive edge of the clock f 3 ( FIG. 2a) after the rising edge of the reset pulse according to FIG. 2d with the generation of the sampling clock ( FIG. 2e). The defined starting times of the divider 11 at the times of the positive edges of the clock f 3 thus result in a residual time error which, however, is sufficiently small if the frequency of the multiplied clock f 3 is sufficiently high. The maximum remaining time error essentially corresponds to the period of the multiplied sampling clock f 3 . For the above example with n = 8 and f 3 = 108 MHz, there is a residual time error of τ 3 = = 9.25 nsec. This error is practically no longer visible in the reproduced image and is also less disturbing than a non-constant image width.

Der mit der erfindungsgemäßen Schaltungsanordnung gewonnene Abtasttakt f 1 hat den großen Vorteil der Frequenzkonstanz über die Zeit einer Zeile und gewährleistet somit eine stabile Bildbreite.The sampling clock f 1 obtained with the circuit arrangement according to the invention has the great advantage of constant frequency over the time of a line and thus ensures a stable image width.

Claims

Method for obtaining the sampling clock during the reproduction of magnetically recorded video signals with a read-write memory to which the video signals taken from the magnetic memory are fed after analog-digital conversion, the write clock as well as the clock for the sampling in analog-digital -Conversion in the rhythm of the time error occurring in the video signals fluctuates and the read-out of the read-write memory takes place with a fixed clock, characterized in that the sampling clock ( f 1 ) for the analog-digital conversion and the writing of the analog-digital - Converted video signals in the read-write memory is obtained by multiplying and then dividing a highly stable output clock ( f 2 ), the divider being supplied with reset pulses which have the same time error as the video signals to be processed.