DE3439302A1

DE3439302A1 - Speichersteuerungsvorrichtung

Info

Publication number: DE3439302A1
Application number: DE19843439302
Authority: DE
Inventors: Kanji Hadano Kubo; Kenichi Odawara Shiozaki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-10-27
Filing date: 1984-10-26
Publication date: 1985-05-09
Also published as: US4683533A; JPS6321220B2; DE3439302C2; JPS6093563A

Description

HITACHI, LTD., Tokyo, Japan

Speichersteuerungsvorrichtung

Die Erfindung betrifft eine Speichersteuerungsvorrichtung, die mehrere Pufferadreßfelder^ insbesondere ein erstes Pufferadreßfeld als Inhaltsverzeichnis für einen Pufferspeicher, in das Adressen von Daten, die von einem von mehreren Prozessoren gemeinsam genutzten Speicher kopiert sind, eingetragen sind und ein zweites Pufferadreßfeld, das vom ersten Pufferadreßfeld unabhängig ist und für eine von einem weiteren Prozessor angeforderte Speicheradressprüfung vorgesehen ist, aufweist.

Ein Datenverarbeitungssystem liest Daten, wie Befehle und Operanden aus dem Hauptspeicher aus und verarbeitet sie. Der Hauptspeicher weist eine große Speicherkapazität und eine im Vergleich mit der Verarbeitungsgeschwindigkeit des Prozessors lange Zugriffszeit auf. Folglich kann ein benötigter Datenposten in der nachfolgend beschriebenen Weise mit höherer Geschwindigkeit zur Verfügung gestellt werden.

81-A9162-02/AtAl

Ein Prozessor weist dazu einen Pufferspeicher auf, der im Vergleich mit dem Hauptspeicher eine geringere Kapazität· und eine größere Zugriffsgeschwindigkeit hat , und der Prozessor greift zum Pufferspeicher zu, in dem eine Kopie derjenigen Daten aus dem Hauptspeicher steht, die häufiger gebraucht werden. Indem auf das als Inhaltsverzeichnis vorgesehene Pufferadreßfeld zurückgegriffen wird, wird entschieden, ob das benötigte Datum im Puffer steht (Im-Puffer-Zustand) oder nicht (Nicht-Im-Puffer-Zustand).

In einem Multiprozessorsystem, das mehrere Prozessoren aufweist, die solche Pufferspeicher haben und gemeinsam den Hauptspeicher nutzen, tritt ein Konflikt zwischen den Datenposten im Pufferspeicher und dem Hauptspeicher auf, falls ein Prozessor einen unter einer gegebenen Adresse im Hauptspeicher gespeicherten Datenposten auffrischt bzw. fort-.schreibt und falls dieser Datenposten im Pufferspeicher eines weiteren Prozessors steht.

Aus der US-PS 3 618 040 ist ein Multiprozessorsystem bekannt, in dem der Hauptspeicher gemeinsam von mehreren Prozessoren, die jeweils Pufferspeicher haben, genutzt wird. Bei diesem bekannten Multiprozessorsystem wird eine Speicheradresse unter der ein Datenposten abzuspeichern ist, den anderen Prozessoren gemeldet, die dann ein Pufferadreßfeld abfragen und bestimmen, ob die gemeldete Adresse bereits in das Pufferadreßfeld eingetragen ist. Falls dies so ist, wird die eingetragene Adresse gelöscht.

Aus der US-PS 4 056 844 ist bekannt, daß das obengenannte Pufferadreßfeld aus einem ersten Adreßfeld und einem zweiten Adreßfeld besteht, die beide dieselben Daten speichern. Auf eine von einem anderen Prozessor gemeldete Adresse wird auf deren Eintrag im zweiten Adreßfeld geprüft. Dadurch wird eine Blockierung des Zugriffs des betrachteten Prozessors zum ersten Adreßfeld wegen des Zugriffs zum gleichen Adreßfeld

auf die Meldung der Adresse des anderen Prozessors hin , vermieden.

Die ersten und zweiten Adreßfelder werden wie folgt aufgefrischt. Wenn das Datum auf eine angeforderte Adresse im Pufferspeicher nicht steht und ein Datenblock (beispielsweise 64 Byte) an Stellen, die die angeforderte Adresse enthalten, durch einen Blocktransfer vom Hauptspeicher zum Pufferspeicher ersetzt wird, wird die Adresse des ersetzten Datenblocks registriert, und wenn eine von einem anderen Prozessor gemeldete Adresse aufrechterhalten wird, wird die registrierte Adresse gelöscht (ungültig gemacht).

Üblicherweise werden die erste Steuertabelle (Adreßfeld) und die zweite Steuertabelle (Adreßfeld) in der folgenden Weise aktualisiert.

1. Für einen Blocktransfer wird eine Fortschreibeanforderung für das erste Adreßfeld ausgegeben, wenn der Datentransfer vom Hauptspeicher zum Pufferspeicher beendet ist, während eine Anforderung zum Fortschreiben des zweiten Adreßfelds ausgegeben wird, sobald eine Lese(Hol)-Anforderung an den Hauptspeicher ausgegeben wird. Gemäß dieser Ausführungen werden das erste und das zweite Adreßfeld unabhängig voneinander aktualisiert.

2. Wenn ein anderer Prozessor in den Hauptspeicher einschreibt (einspeichert) wird eine Fortschreibeanforderung zuerst an das zweite Adreßfeld ausgegeben, sobald eine Leseanforderung an den Hauptspeicher ausgegeben wird, danach wird das erste Adreßfeld fortgeschrieben.

3. Wenn sich die unter 1. und 2. beschriebenen Fortschreibevorgänge stören, wird das erste Adreßfeld ohne Rücksicht auf die Verarbeitungsfolge für den Hauptspeicher fortgeschrieben, während das zweite Adreßfeld entsprechend der Zugriffsfolge zum Hauptspeicher fortgeschrieben wird.

Beim herkömmlichen System ergeben sich folgende Schwierigkeiten. Beispielsweise führen in einem Programm, in dem der andere Prozessor eine Speicheranforderung in der Reihenfolge Adresse X und Adresse Y an einen Hauptspeicher, der mit dem anderen System verkehrt, ausgibt und der eigene Prozessor Daten an der Adresse X nach der Bestätigung, daß der andere Prozessor das Datum an der Adresse Y aktualisiert hat, holt (in diesem Programm wird natürlich angenommen, daß das Datum an der Adresse X bereits aktualisiert ist, wenn das Fortschreiben an der Adresse Y beendet ist), der andere Prozessor die Speicheroperation zuerst an der Adresse X und dann an der Adresse Y aus, wohingegen der eigene Prozessor zuerst das Datum der Adresse Y und dann das Datum der Adresse X ausliest. Für eine Ausleseanforderung des eigenen Prozessors wird mittels des ersten Adreßfeldes geprüft, ob das betrachtete Datum bereits im Pufferspeicher steht. Falls dies so ist, wird das Datum aus dem Pufferspeicher ausgelesen und andernfalls ein Blocktransfer vom Hauptspeicher zum Pufferspeicher ausgeführt. Falls die Anforderung des anderen Prozessors für das Abspeichern an der Adresse Y des Hauptspeicher in diesem Fall beendet ist, gibt der eigene Prozessor eine Anforderung zum Auslesen der an der Adresse X gespeicherten Daten, nachdem der Blooktransfer beendet ist, aus. Somit wird im ersten Adreßfeld geprüft, ob die betrachteten Daten im Pufferspeicher stehen. Falls das Löschen der Daten des zweiten Adreßfeldes aufgrund der Spe>icheranforderung für das Speichern an der Adresse X des Hauptspeichers vom anderen Prozessor verzögert wurde und noch nicht ausgeführt' ist, bleibt die X-Adresse , die zuvor in das erste Adreßfeld eingetragen wurde unverändert, und somit liest der eigene Prozessor die Daten aus dem Pufferspeicher. Die ausgelesenen Daten enthalten jedoch eine alte Information, d.h. , daß der eigene Prozessor einen ungültigen Datenposten erhalten hat.

Um solch ein Auslesen ungültiger Datenposten zu vermeiden, werden üblicherweise folgende Verfahren angewendet. Zwischen dem Auslesevorgang bei der Y-Adresse und dem Auslesevorgang bei der X-Adresse wird ein Befehl zur seriellen Verarbeitung eingefügt, um das Ende der durch eine Speicheranforderung des anderen Prozessors hervorgerufenen ungültigen Operation für den Pufferspeicher festzustellen, oder es wird im eigenen Prozessor verhindert, daß dieser zum Pufferspeicher zugreift, wenn eine ungültige Operation aufgrund des zweiten Adreßfelds und des ersten Adreßfelds (falls durch Prüfen des zweiten Adreßfelds festgestellt wird, daß die Daten eingetragen sind) aufgrund einer Speicheranforderung vom anderen Prozessor, der in den Hauptspeicher Daten einspeichern will, ausgeführt wird. Die zuerst genannte Methode bedeutet jedoch eine Einschränkung des Programmieres und der eingeführte Befehl zur seriellen Verarbeitung verringert die Leistungsfähigkeit, wohingegen die zweite Methode ebenfalls die Leistungsfähigkeit verringert, weil die Zugriffsoperation zum Pufferspeicher unbedingt verhindert wird. j

Es ist deshalb Aufgabe der Erfindung, eine Speichersteuerungs- \ vorrichtung zu ermöglichen, die eine ungültige Operation wegen ^ einer zeitweisen Dateninkonsistenz zwischen Pufferspeicher \ und dem gemeinsam genützten Hauptspeicher in Verbindung mit der \ Fortschreibeoperation der ersten und zweiten Adreßfelder und j auch die Verzögerung des Fortschreibevorgangs des ersten und zweiten Adreßfelds aufgrund einer Adreßmeldung vom anderen Prozessor im Vergleich mit einer Leseanforderung vom eigenen eigenen Prozessor verhindert.

Zur Lösung der obigen Aufgabe wird gemäß der Erfindung der Inhalt des zweiten Pufferadreßfeldes fortgeschrieben, wenn der eigene Prozessor Daten in den gemeinsamen Speicher speichert und danach der Inhalt des ersten Pufferadreßfelds fortgeschrieben, wodurch die Fortschreibeoperationen für das

3Λ39302

erste und zweite Pufferadreßfeld synchronisiert werden. Eine neuerliche Zugriffsanforderung vom eigenen Prozessor wird erst angenommen, wenn ein Blocktransfer vom gemeinsamen Speicher zum Pufferspeicher des eigenen Prozessor beendet und das erste Pufferadreßfeld in Verbindung mit dem Blocktransfer fortgeschrieben ist.

Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Ausführungsbeispiels;

Fig. 2 ein Blockschaltbild von Einzelheiten einer in Figur 1 dargestellten Steuereinrichtung für das zweite Adreßfeld;

Fig. 3 ein Blockschaltbild von Einzelheiten einer in Figur 1 dargestellten Steuereinrichtung für das erste Adreßfeld;

Fig. 4 ein Zeitdiagramm, das Operationen des herkömmlichen Systems erläutert; und

Fig. 5 ein Zeitdiagramm, das Operationen des Ausführungsbeispiels gemäß den Figuren 1 bis 3 erläutert.

In Fig. 1 ist ein Blockschaltbild eines Ausführungsbeispiels gemäß der Erfindung dargestellt. Ein Hauptspeicher (MS) 3 wird gemeinsam von zwei Prozessoren 1a und 1b über eine Speichersteuereinheit (SCU) 2 genutzt. Der Prozessor 1b ist mit dem Prozessor 1a identisch und die auf ihn bezogenen Bezugsziffern erhalten den Buchstaben b. Von ihm sind keine Einzelheiten dargestellt.

Der Prozessor 1a weist eine (nicht dargestellte) Befehlsverarbeitungseinheit (IPU) auf, die über eine Leitung 10a an

eine erste Steuereinrichtung 4a Lese- oder Schreibzugriffsanforderungen aussendet. Die erste Steuereinrichtung 4a weist ein erstes Pufferadreßfeld (BAA) 5a auf, das dasselbe sein kann, wie es in der US-PS 4 056 844 beschrieben ist.

Die erste Steuereinrichtung 4a prüft auf eine Zugriffsanforderung auf der Leitung 10a hin das BAA 5a und ermittelt, ob die benötigten Daten im Pufferspeicher (BS) 6a stehen. Wenn die Daten gelesen sind, überträgt sie der BS 6a über eine Leitung 12a zur IPU. Falls die angeforderten Daten nicht vorhanden sind (nicht im BS-Zustand) gibt die erste Steuereinrichtung 4a eine Leseanforderung über eine Leitung 13a an die SCU 2 aus, um Daten aus dem MS 3 auszulesen. Die zuvor beschriebenen Operationen werden im weiteren Blocktransfer bezeichnet. Eine über die Leitung 13a empfangene Blocktransferanforderung wird mit einer MS-Anforderung von anderen Prozessoren (einschließlich Eingabe/Ausgabeeinheiten) für den Zugriff zum MS 3 in der SCU 2 verglichen. Falls die Leitung 13a eine höhere Priorität hat, wird über eine Leitung 14 an den MS 3 eine Blocktransferanforderung ausgegeben. Nach dem Empfang dieser Anforderung überträgt der MS 3 einen Datenblock über eine Leitung 15a zum BS 6a, der den Datenblock abspeichert und gleichzeitig die Zieldaten über eine Leitung 12a der IPU überträgt.

Die SCU 2 ist mit einer Leitung 16a mit der ersten Steuereinrichtung 4a verbunden, die als Vorsignalleitung verwendet wird und einen Blocktransfer vom MS 3 zum BS 6a anzeigt.

Die SCU 2 ist mit einer zum Prozessor 1a gehörigen zweiten Steuereinrichtung 7a und mit einer zum Prozessor 1b gehörigen zweiten Steuereinrichtung 7b verbunden. Die Steuereinrichtungen 7a und 7b weisen jeweils zweite Pufferadreßfeider 8a und 8b auf, die ebenfalls Frontadreßfelder (FAA) heißen. Das FAA 8a kann mit dem aus der US-PS 4 056 844 bekannten identisch sein.

Wenn ein Blocktransfer vom MS 3 zum BS 6a des Prozessors 1a ausgeführt ist, wird die für den Blocktransfer gültige Adresse, die von der SCU 2 der zweiten Steuereinrichtung 7a übertragen wird, eingetragen. Wenn das FAA 8a in Verbindung mit dem Blocktransfer fortgeschrieben wird (die Adresse wird ersetzt), gibt die zweite Steuereinrichtung 7a über eine Leitung 19a der ersten Steuereinrichtung 4a eine Mitteilung zum Eintragen der für den Blocktransfer gültigen Adresse (das ist eine Aktualisierungsanforderung). Nach Beendigung des Blocktransfers und wenn die Bedingungen für die Aktualisierungsanforderung erfüllt sind, schreibt die erste Steuereinrichtung 4a den In-. halt des BAA 5a fort. Folglich speichern das BAA 5a und das FAA 8a dieselben Daten.

Andererseits wird , sobald eine Hauptspeicheranforderung vom anderen Prozessor 1b über eine Leitung 13b von der SCU 2 ausgewählt wird, eine Lese- oder Schreibanforderung von der SCU 2 dem MS 3 über die Leitung 14 in derselben zuvor beschriebenen Weise ausgegeben. Auf eine Leseanforderung hin werden die vom MS 3 ausgelesenen Daten über eine Leitung 15b zum anderen Prozessor 1b, der die Leseanforderung ausgegeben hat , übertragen. Wenn der Prozessor 1b eine Schreibanforderung ausgibt, werden die von der Leitung 14 empfangenen Daten in den MS 3 eingeschrieben und die SCU 2 gibt gleichzeitig eine Schreibadreß-Prüfanforderung über eine Leitung 18a an die zweite Steuereinrichtung 7a des Prozessorss 1a aus. Auf den Empfang der Schreibadreß-Prüfanforderung hin prüft die zweite Steuereinrichtung 7a, ob die relevante Adresse im FAA 8a steht. Falls dies so ist, wird die im betrachteten Bereich des FAA 8a gespeicherte Information ungültig gemacht (das heißt, der Adreßeintrag wird gelöscht) und gleichzeitig eine Löschanforderung für das BAA 5a über die Leitung 19a zur ersten Steuereinrichtung 4a ausgegeben. Auf den Empfang der Löschanforderung von der Leitung 19a macht die Steuereinrichtung 4a den betreffenden Bereich des BAA 5a ungültig.

Die erfindungsgemäß auszuführenden Operationen des BAA 5a und FAA 8a sind zuvor im einzelnen beschrieben worden. Die auf der Seite des Prozessors 1b auszuführenden Operationen sind genau dieselben wie beim Prozessor 1a. Der Prozessor 1b kann ein Eingabe/Ausgabe-Prozessor (IOP) sein, der keinen Pufferspeicher zur Steuerung der Eingabe/Ausgabevorrichtungen aufweist. In einer solchen Konfiguration enthält der Prozessor 1b weder die erste Steuereinrichtung 4b noch die zweite Steuereinrichtung 7b.

Fig. 2 stellt im einzelnen die zweite Steuereinrichtung 7a von Figur 1 dar. Die von der SCU 2 ausgegebenen FAA Fortschreibanforderungen werden in einem Anforderungsstapel 50 in der Reihenfolge ihres Empfangs gestapelt. Für eine Blocktransferanforderung vom eigenen Prozessor 1a wird eine Adresseneintragsmeldung zusammen mit einer Adresse für den Blocktransfer über die Leitung 17a an das FAA 8a übertragen. Für eine Schreibanforderung vom anderen Prozessor 1b zum Dateneinschreiben in den MS 3 wird eine Speicheradressenanforderung zusammen mit einer Speicheradresse über die Leitung 18a ausgegeben. Der Anforderungsstapel 50 wird im "first-in first-out"-Verfahren betrieben, das heißt, daß die Datenposten in der Reihenfolge ihres Empfangs gestapelt und ausgelesen werden. Das heißt, daß die Ausleseoperation einer Anforderung, die im Anforde rungs stapel 50 steht, nach dem mehrere Anforderungen bereits gestapelt sind; erst dann ausgeführt wird, nachdem die anderen Anforderungen bereits ausgelesen sind. Falls die vom Stapel 50 geholte Anforderung ein Eintragsbefehl wegen eines Blocktransfers ist, wird eine Ersetzanforderung über eine Leitung 56 an das FAA 8a ausgegeben und gleichzeitig in ein Eintragsanforderungsregister 58 gesetzt. Im FAA 8a wird die alte Adresse durch die zusammen mit der Ersetzanforderung empfangene Adresse ersetzt . Die Eintragsanforderung und die Adresse, die im Register 58 zwischengespeichert sind, werden in einem Lösch/Ersatzstapel 53 über ein ODER-Glied 59 gestapelt. Das herkömmliche System

ist nicht so aufgebaut, daß die Eintragsanforderung von der zweiten Steuereinrichtung 7a zur ersten Steuereinrichtung 4a geleitet wird.

Falls die vom Anforderungsstapel 50 ausgegebene Anforderung für die Speicheradreßprüfung ist , wird dem FAA 8a eine Zugriffsmeldung über eine Leitung 54 zugeführt, die gleichzeitig in ein Löschanforderungsregister 51 gesetzt wird. Das FAA 8a prüft, ob die zusammen mit der Zugriffsmeldung empfangene Adresse im FAA 8a steht. Wenn die Adresse gefunden ist, gibt das FAA 8a ein FAA-Erkennungssignal an eine Leitung 57 aus. Dieses Signal gibt ein UND-Glied 52 frei, so daß die Löschanforderung und die Adresse im Lösch/Ersatzstapel 53 gestapelt werden. Gleichzeitig wird der Ausgang des UND-Glieds 52 als eine Löschanforderung im Anforderungsstapel 50 gespeichert und als Löschanforderung der FAA 8a über eine Leitung 55 vom Stapel 50 zugeführt.

In Fig. 3 sind Einzelheiten der in Figur 1 dargestellten ersten Steuereinrichtung 4a dargestellt. In Figur 3 wird eine Speicherzugriffsanforderung von der IPU über die Leitung 10a einem UND-Glied 21 angelegt. Gemäß einer weiter unten folgenden Beschreibung wird die Speicherzugriffsanforderung von der IPU über das UND-Glied 21 einer Prioritätsschaltung 22 übertragen, falls ein Flip-Flop 26 seinen Normalzustand annimmt. Ein Setzausgangssignal von einem später beschriebenen Flip-Flop 29 wird der Prioritätsschaltung 22 zugeführt. Abhängig von der Bedingung wird einer dieser Eingänge angenommen. Für die Prioritätsschaltung 22 hat das Setzausgangssignal des Flip-Flops 29 Vorrang. Folglich nimmt die Prioritätsschaltung 22 eine Zugriffsanforderung von der IPU an, wenn das Flip-Flop 29 im rückgesetzten Zustand ist. Auf den Empfang der Zugriffsanforderung von der IPU hin gibt die Prioritätsschaltung 22 eine Bezugsanzeige über eine Leitung 39 an das BAA 5a. Zusammen mit der Bezugsanzeige wird die Adresse für die Zugriffsanforderung von der IPU dem BAA 5a

eingegeben, das daraufhin prüft, ob die Adresse eingetragen ist. Falls festgestellt wird, daß der "Im-BS"-Zustand gesetzt wurde, wird zum BS für eine Lese- oder Schreiboperation zugegriffen, wie dies in Figur 1 dargestellt ist. Falls für eine Leseanforderung auf einer Leitung 41 ein Signal "Nicht im BS" auftritt, wird ein Signal, das den "Nicht im BS"-Zustand anzeigt, über eine Leitung 42 vom BAA 5a abgegeben, das das UND-Glied 23 öffnet, so daß ein Blocktransfer der SCU 2 über die Leitung 13a mitgeteilt wird. Gleichzeitig wird das Flip-Flop 26 gesetzt und das UND-Glied 21 gesperrt, womit die folgende Zugriffsanforderung von der IPU blockiert wird. Falls die Zugriffsanforderung von der IPU eine Schreibanforderung ist, wird ein Signal, das die Schreibanforderung mitteilt, über eine Leitung 43 ausgegeben, sobald die Zugriffsmeldung zur Leitung 39 übertragen ist. Beim Zustand "Im BS" werden die Schreibdaten von der IPU in den BS 6a und den MS 3 eingespeichert. Beim Zustand "Nicht im BS" werden die Schreibdaten nur in den MS 3 eingespeichert. In einem System, bei dem der "store-in-BS"-Aufbau angewendet wird, werden im Zustand "Im-BS" die Daten in den BS 6a eingeschrieben und nur die Adresse für die Löschanforderung der SCU 2 übertragen, wodurch diese Adresse den anderen Prozessoren gemeldet werden kann.

Wenn von der SCU 2 auf eine Blocktransferanfrage hin ein Blocktransfer-Vorsignal über die Leitung 16a zurückgegeben wird, wird das Vorsignal durch einen Zähler 24 gezählt. Das heißt, daß ein Blocktransfer nach mehreren Übertragungsvorgängen beendet ist. Beispielsweise erfordert ein 64-Byte-Blocktransfer vier 16-Byte-Datenübertragungsvorgänge. Ein Vorsignal wird immer, wenn die Datenübertragung ausgeführt wird, geliefert. Mit der Annahme , daß ein Blocktransfer vier Datenübertragungsoperationen erfordert und vier Vorsignale zurückgegeben werden, wird mit einem Ausgang des Zählers 24 ein Blocktransferende-Flip-Flop 25 gesetzt.

Weil die SCU 2 eine Eintragsmeldung an die zweite Steuereinrichtung 7a gleichzeitig mit der Blocktransferoperation, wie sie oben beschrieben wurde, ausgibt, wird diese Eintragsmeldung (Ersatzanforderung) über die Leitung 19a von der zweiten Steuereinrichtung 7a zur ersten Steuereinrichtung übertragen, wenn das Fortschreiben des FAA 8a beendet ist. Eine Lösch- oder Ersatzanforderung wird durch ein Signal einer Leitung 45 gekennzeichnet. Durch eine Ersatzanfrage wird das Flip-Flop 29 gesetzt und falls das Signal auf der Leitung 45 "1" ist , wird in diesem Fall auch ein Flip-Flop 35 gesetzt. Ein Setzausgang des Flip-Flops 29 geht über eine Leitung 30 und die Prioritätsschaltung 22, und eine Ersatzanforderung geht über eine Leitung 37 über UND-Glieder 31 und 32 zum BAA 5a. Zur gleichen Zeit wird ein Ausgang des UND-Glieds 31 über ein Register 36 zum Flip-Flop 29 übertragen, wodurch das Flip-Flop 29 zurückgesetzt wird. Falls über die Leitung 37 eine Ersatzanforderung an das BAA 5a ergeht, wird gleichzeitig ein Flip-Flop 28 gesetzt. Mit dem vom Flip-Flop 25 gelieferten Setzausgang, der das Ende des Blocktransfers mitteilt, wird ein UND-Glied 27 geöffnet; das Flip-Flop, das einen Blocktransfer anforderte, wird zurückgesetzt, und das UND-Glied 21 wird zur Annahme der folgenden Speicherzugriffsanforderungen freigegeben. Die Flip-Flops 25 und 28 werden nach einer vorgegebenen Zeitdauer durch ein Register 40 zurückgesetzt.

Im Stand der Technik wird das Flip-Flop 26 gesetzt, wenn eine Blocktransfer-Anforderung zur SCU 2 übertragen wird, und das Ende des Blocktransfers wird durch den Zähler 24 angezeigt. Wenn der Blocktransfer beendet ist, wird das Flip-Flop 26 zurückgesetzt, damit die folgende Speicherzugriffsanforderung empfangen werden kann und gleichzeitig wird eine Eintragsmeldung dem BAA 5a geliefert, das heißt, die Fortschreibeoperation für das BAA 5a und das FAA 8a erfolgen asynchron.

Eine Löschanforderung für das BAA 5a wird in Verbindung mit der Schreibadreßprüfung für eine Schreibanforderung vom anderen Prozessor über die Leitung 19a von der zweiten Steuereinrichtung 7a übertragen. Diese Löschanforderung setzt das Flip-Flop 29. Die Unterscheidung Lösch- oder Ersatzanforderung wird mittels eines Signals auf einer Leitung 45 getroffen. Das Signal auf der Leitung 45 ist für eine Löschanforderung "0", und das Flip-Flop 35 wird zurückgesetzt. Ein Ausgang des Flip-Flops 29 geht über die Leitung 30 und die Prioritätsschaltung 22, so daß eine Löschanforderung der BAA 5a über die UND-Glieder 31, 32 und 33 eingegeben wird. Gleichzeitig geht das Ausgangssignal des UND-Glieds 31 über ein Register 36 und setzt das Flip-Flop 29 zurück.

Um einen besseren Einblick in die Operationen zu schaffen, ist in Eigur 4 ein Zeitdiagramm von Zugriffs- und Fortschreibeoperationen, die mit dem BAA und FAA auszuführen sind, gemäß dem Stand der Technik dargestellt. In diesem Diagramm stellen ST, F, STX und FX jeweils eine Schreibanforderung, eine Leseanforderung, eine Schreibanforderung für Adresse X und eine Leseanforderung für Adresse X dar. Wie zuvor beschrieben, stellt Fig. 4 ein Zeitdiagramm vom eigenen Prozessor für einenVerarbeitungsfluß, bei dem der andere Prozessor STX und STY anfordert und der eigene Prozessor FY und FX anfordert, dar. Der andere Prozessor gibt die Anforderungen für STX und STY zu den Zeitpunkten T_Q und T₁ aus. Diese Anforderungen bewirken jeweils eine Schreibanforderung an das MS. Die zweite Steuereinrichtung des eigenen Prozessors greift zum FAA mittels der Adresse X zum Zeitpunkt T₂ zu. Für ein Signal "Im FAA" wird die in der FAA eingetragene Adresse X zum Zeitpunkt T, gelöscht und gleichzeitig im Löschstapel gestapelt. Für die STY-Anforderung ist der Zustand "Nicht-im FAA" eingetragen, obwohl zum Zeitpunkt T. zum FAA zugegriffen wird. Wenn der eigene Prozessor

eine FY-Anforderung ausgibt, wird zum BAA zum Zeitpunkt T-, zugegriffen. Da das System im Zustand "Nicht im BS"

ist, wird ein Blocktransfer für vier Zyklen beginnend vom Zeitpunkt T, eingeleitet. Eine Ersatzoperation im FAA wird zur Zeit T₁- ausgeführt. Im Stand der Technik wird eine FX-Anforderung, die der FY-Anforderung folgt zum Zeitpunkt T_R angenommen und zum BAA zum Zeitpunkt Tq zugegriffen, da eine Ersatzoperation im BAA eingeleitet wird und der folgende Zugriff erst empfangen werden kann, wenn ein Blocktransfer beendet ist. Auf diese Weise bleibt, falls ein STX im Löschstapel und im Wartezustand wegen anderer zuvor gestapelter im Wartezustand befindlicher Anforderungen steht, bleibt beispielsweise bis zum Zeitpunkt T₁₇ die Adresse X im BAA eingetragen und der Zustand "Im BS" wird angezeigt. Somit wird ein alter Datenposten, der vor einem Schreibvorgang zum Zeitpunkt T₁Q gespeichert wurde, gelesen.

Dagegen zeigt Fig. 5 ein Zeitdiagramm von Bezugs- und Fortschreiboperationen des BAA und FAA gemäß einer Ausführungsform der Erfindung unter denselben Bedingungen wie für das Zeitdiagramm in Figur 4. Erfindungsgemäß erfolgen die Fortschreibeoperationen im BAA und FAA synchron und eine Bezugsoperation zum BAA für die folgende Speicherzugriffsanforderung des eigenen Prozessors wird verhindert, bis eine Ersatzoperation im BAA für die vorangehende Speicherzugriffsanforderung beendet ist. Aus Figur 5 kann man erkennen, daß eine Ersatzanforderung CT₅) für das FAA aufgrund einer einer FX-Anforderung vorangehender FY-Anforderung ebenfalls im Lösch/Ersatzstapel 53 gestapelt wird und daß die Adresse Y im BAA 5 durch eine von der FAA-Ersatzanforderung resultierenden Anforderung eingetragen wird. Die folgende FX-Anforderung wird angenommen, wenn der Blocktransfer von FY beendet ist und die BAA-Ersatzoperation fertig ist. Folglich ist das Löschen der Adresse X zum Zeitpunkt T₁₂ beendet, so daß der Zustand "Nicht im BS" gemeldet wird, wenn zum BAA 5a aufgrund der FX-Anforderung zum Zeitpunkt T₁- zugegriffen wird.

Als Ergebnis wird ein Blocktransfer vom Hauptspeicher ausgeführt und neue durch den anderen Prozessor eingespeicherte Daten verarbeitet.

Die Operationen des Prozessors 1a wurden anhand eines Ausführungsbeispiels beschrieben. Die Operationen des Prozessors 1b sind genau dieselben, wenn der Prozessor 1a als der andere Prozessor betrachtet wird.

Obwohl der Hauptspeicher als gemeinsamer Speicher im Ausführungsbeispiel dient, kann das System auch so aufgebaut sein, daß der Hauptspeicher von Figur 1 durch einen Zwischen-Pufferspeicher ersetzt wird und der Hauptspeicher eine höhere Systemhierarchie über dem Zwischen-Pufferspeicher einnimmt. Auf jeden Fall gibt die "Adresse" diejenige an, die dem Hauptspeicher zugeordnet ist.

-SO-

- Leerseite -

Claims

Patentansprüche

1. Speichersteuerungsvorrichtung für ein Datenverarbeitungssystem mit

einem gemeinsamen Speicher (3), der gemeinsam von mehreren Prozessoren (1a, 1b) genutzt wird, wobei mindestens einer der Prozessoren (1a) einen Pufferspeicher (6a) mit einer Kopie eines Teils der im gemeinsamen Speicher (3) gespeicherten Daten, enthält

dadurch gekennzeichnet,

daß in Verbindung mit zumindest einem Prozessor (1a) mit dem Pufferspeicher (6a) die Speichersteuerungsvorrichtung enthält:

ein erstes Pufferadreßfeld (5a), das Adressen von im Pufferspeicher (6a) gespeicherten Daten speichert und auf eine Zugriffsanforderung des eigenen Prozessors (1a) hin angibt, ob ein Datenposten im Pufferspeicher (6a) steht;

ein zweites Pufferadreßfeld (8a), das dieselben Adressen wie im ersten Pufferadreßfeld (5a) speichert;

eine Speichersteuereinheit (2), die den Inhalt des ersten Pufferadreßfeldes (5a) fortschreibt, nachdem der Inhalt des zweiten Pufferadreßfeldes in Verbindung mit einem Blocktransfer von dem gemeinsamen Speicher (3) zum

81-A9162-02/AtAl

Pufferspeicher (6a) des eigenen Prozessors (1a) und mit einer Speicheroperation des anderen Prozessors (1b) fortgeschrieben wurde; und

eine Prioritätseinrichtung (22), die eine neue Zugriffsanforderung vom eigenen Prozessor unter der Bedingung annimmt, daß der Blocktransfer zum eigenen Prozessor (1a) beendet ist und daß der Inhalt des ersten Pufferadreßfeldes (5a) in Verbindung mit dem Blocktransfer durch die Speichersteuereinheit (2) fortgeschrieben wurde.

2. Speichersteuerungsvorrichtung nach Anspruch 1,

dadurch gekennzeichnet, daß die Speichersteuereinheit (2) aufweist:

eine erste Steuereinrichtung (4a), die das Fortschreiben des ersten Pufferadreßßeldes (5a) steuert und

eine zweite Steuereinrichtung (7a), die den Zugriff zum zweiten Pufferadreßfeld (8a) auf eine Schreibadreßprüfanforderung in Verbindung mit einer vom eigenen Prozessor (1b) ausgeführten Schreiboperation für den gemeinsamen Speicher (3) steuert, und einen Löschvorgang der ersten Steuereinrichtung (4a) meldet, wenn eine Adresse für die Schreiboperation zuvor im zweiten Pufferadreßfeld (8a) eingetragen ist und die im zweiten Pufferadreßfeld (8a) eingetragene Adresse löscht.

3. Speichersteuerungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet,

daß die zweite Steuereinrichtung (7a) eine Stapeleinrichtung (50) aufweist, die eine im zweiten Pufferadreßfeld (8a) gespeicherte Adresse in Verbindung mit einer Ersatzmeldung für eine Blocktransferanforderung des eigenen Prozessors (1a) ersetzt und der ersten Steuereinrichtung (4a) eine Ersatzmeldung ausgibt.

4. Speichersteuerungsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Steuereinrichtung (7a) aufweist:

einen Anforderungsstapel (50), der gemäß dem "first-in first-out"-Prinzip die Schreibadreßprüfanforderung , die Ersatzmeldung und die Löschmeldung, die innerhalb der eigenen Steuereinrichtung (7a) auftritt, in der Reihenfolge ihres Empfangs stapelt und eine Bezugs-, Lösch- oder Ersatzmeldung dem zweiten Pufferadreßfeld (8a) entsprechend einer vom Stapel (50) ausgegebenen Anforderung ausgibt und

einen Lösch-/Ersatzstäpel (53), der gemäß dem "first-in first-out"-Prinzip eine an die erste Steuereinrichtung (4a) ausgegebene Löschmeldung und eine Ersatzmeldung in der Reihenfolge ihres Empfangs stapelt, wobei die zweite Steuereinrichtung (7a), wenn der Anforderungsstapel (50) eine Schreibadressenprüfanforderung ausgibt, eine Löschmeldung im Lösch/Ersatzstapel (53) in Ver- ■ bindung mit einer vom zweiten Pufferadreßfeld (8a) j ausgegebenen Meldung über die Anwesenheit einer mit der Schreibadressenprüfung verbundenen Adresse und außerdem eine Löschmeldung im Anforderungsstapel (50) und wenn eine Ersatzanforderung vom Anforderungsstapel (50) ausgeht, eine Ersatzmeldung im Lösch/Ersatzstapel (53) stapelt.

5. Speichersteuerungsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Steuereinrichtung (4a) aufweist:

eine Meldeeinrichtung (29), die eine Lösch- oder Ersatzmeldung auf eine Lösch- oder Ersatzmeldung von der zweiten Steuereinrichtung (7a) an das erste Pufferadreßfeld (5a) liefert,

eine Meldeeinrichtung (26), die meldet, daß ein Blocktransfer stattfindet,

eine Rücksetzeinrichtung (27), die beim Ende des Blocktransfers die von der Meldeeinrichtung (26) ausgegebene Blocktransfermeldung und eine Ersatzmeldung für das erste Pufferadreßfeld (5a), die die Meldeeinrichtung (29) ausgegeben hat, zurücksetzt und

eine Einrichtung (21) die im eigenen Prozessor (1a) verhütet, daß dieser eine Zugriffsanforderung annimmt, solange die Meldeeinrichtung (26) einen Blocktransfer meldet.